JP2005340554A - Manufacturing method of semiconductor memory device - Google Patents
Manufacturing method of semiconductor memory device Download PDFInfo
- Publication number
- JP2005340554A JP2005340554A JP2004158624A JP2004158624A JP2005340554A JP 2005340554 A JP2005340554 A JP 2005340554A JP 2004158624 A JP2004158624 A JP 2004158624A JP 2004158624 A JP2004158624 A JP 2004158624A JP 2005340554 A JP2005340554 A JP 2005340554A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- cleaning
- semiconductor memory
- manufacturing
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Weting (AREA)
- Semiconductor Memories (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
【課題】 カルコゲナイド系材料を用いた相変化メモリの製造工程において、シリコン基板の裏面及びベベル部に付着したカルコゲナイドによる汚染を短時間で効果的に除去すること。
【解決手段】 カルコゲナイドを成膜後及び所望の形状に加工した後に、まずフッ化水素と硝酸またはフッ化水素と硝酸と酢酸を含有した第1の洗浄液により基板を洗浄する。次いで、塩酸と過酸化水素またはフッ化水素と過酸化水素またはアンモニアと過酸化水素を含有した第2洗浄液で洗浄する。
【選択図】 図1
PROBLEM TO BE SOLVED: To effectively remove, in a short time, contamination with chalcogenide adhering to a back surface and a bevel portion of a silicon substrate in a manufacturing process of a phase change memory using a chalcogenide material.
After a chalcogenide film is formed and processed into a desired shape, a substrate is first cleaned with a first cleaning liquid containing hydrogen fluoride and nitric acid or hydrogen fluoride, nitric acid and acetic acid. Next, cleaning is performed with a second cleaning liquid containing hydrochloric acid and hydrogen peroxide, hydrogen fluoride and hydrogen peroxide, or ammonia and hydrogen peroxide.
[Selection] Figure 1
Description
本発明は半導体基板の洗浄技術に関し、特にカルコゲナイド系材料を使用した半導体記憶装置の製造方法に関する。 The present invention relates to a semiconductor substrate cleaning technique, and more particularly to a method for manufacturing a semiconductor memory device using a chalcogenide-based material.
読み書き可能なメモリとして、現在一般的に使用されているのはDRAM、SRAM、フラッシュメモリであるであるが、DRAMは高集積化が可能であるが揮発性でロジック回路との混載が困難、SRAMは書き換え時間は高速であるが揮発性で高集積化が困難、フラッシュメモリは不揮発性であるものの書き換え時間が遅く、書き換え回数が100万回以下というように、それぞれ欠点を抱えている。これらのメモリの長所を併せ持つ素子が実現できれば、現状混載しているメモリを1チップ化できるばかりでなく、現在の半導体メモリを置き換えることになるという点で画期的である。この様なメモリの一つとして、2001IEDM(International Electron Device Meeting)において相変化メモリがIntelより提案された。相変化メモリはカルコゲナイドという材料を記憶ノードとして用いるもので、カルコゲナイドは合金中の元素の結合状態が単結晶かアモルファスかで、その電気抵抗値が大きく異なり、単結晶状態では抵抗地が低く、アモルファス状態では抵抗値が高い性質を利用してデータを記録する不揮発性メモリである。カルコゲナイドはDVD-RAMやCD-RWの媒体に用いられている材料であり、少なくともアンチモン(Sb)とテルル(Te)を含むGe−Sb−Te系(Ge2Sb2Te5等)がその代表である。基本的なメモリセルはトランジスタとカルコゲナイドで構成されている。この構成は所謂DRAMセルと類似しており、キャパシタをカルコゲナイドに置き換えたものとみなすことができる。カルコゲナイドの結晶状態を変えるためには、電圧を印加することによって生じるジュール熱を利用する。アモルファス状態にするためにはカルコゲナイドを融点以上に過熱して溶解させ、急冷する。また結晶化するためには結晶化温度以上(融点以下)に加熱した後、冷却することによって、データを記録・消去することができる。データを読み出すためにはワード線をオンにし、共通グラウンド線とビット線の間を流れる電流により、2値の情報(0または1)を判別する。 Currently, DRAM, SRAM, and flash memory are commonly used as readable and writable memories, but DRAM can be highly integrated, but is volatile and difficult to mix with logic circuits. SRAM The flash memory has high speed but is volatile and difficult to integrate, and the flash memory is non-volatile, but the flash time is slow and the number of times of rewriting is less than 1 million times. If an element having the advantages of these memories can be realized, it is epoch-making in that the current semiconductor memory can be replaced as well as the currently mixed memory can be made into one chip. As one of such memories, Intel proposed a phase change memory in 2001 IEDM (International Electron Device Meeting). Phase change memory uses a material called chalcogenide as a storage node. Chalcogenide has a different resistance depending on whether the bonding state of the elements in the alloy is single crystal or amorphous, and the resistance is low in the single crystal state. It is a nonvolatile memory that records data using the property of high resistance in the state. Chalcogenide is a material used for DVD-RAM and CD-RW media. Ge-Sb-Te system (Ge 2 Sb 2 Te 5 and the like) containing at least antimony (Sb) and tellurium (Te) is a representative example. It is. A basic memory cell is composed of a transistor and a chalcogenide. This configuration is similar to a so-called DRAM cell, and can be regarded as a capacitor replaced with a chalcogenide. In order to change the crystal state of chalcogenide, Joule heat generated by applying a voltage is used. In order to obtain an amorphous state, chalcogenide is heated to a melting point or higher and dissolved, and then rapidly cooled. In order to crystallize, data can be recorded / erased by heating to a temperature above the crystallization temperature (below the melting point) and then cooling. In order to read data, the word line is turned on, and binary information (0 or 1) is discriminated by the current flowing between the common ground line and the bit line.
一方、半導体基板に付着した金属汚染を除去する従来の洗浄方法としては、フッ化水素酸、塩酸、硫酸硝酸、燐酸、硝酸等の酸性薬液や、特開平11−302877号公報に開示されているように、前記酸性液を複数種混合した混酸薬液及び、酸性液に過酸化水素水を酸化剤として加えたHPM(HCl/H2O2/H2O混合液)、SPM(H2SO4/H2O2混合液)、FPM(HF/H2O2/H2O混合液)及びDHF(HF/H2O混合液)等の洗浄液が一般的に用いられている。また、カルコゲナイドの構成元素であるGe、Sb、Teをエッチングする共通の薬液としては、フッ化水素酸/硝酸/酢酸の混合液等が知られている。 On the other hand, conventional cleaning methods for removing metal contamination adhered to a semiconductor substrate are disclosed in acidic chemicals such as hydrofluoric acid, hydrochloric acid, sulfuric acid nitric acid, phosphoric acid, and nitric acid, and JP-A-11-302877. As described above, a mixed acid chemical solution obtained by mixing a plurality of types of the acidic liquid, HPM (HCl / H 2 O 2 / H 2 O mixed liquid) in which hydrogen peroxide water is added to the acidic liquid as an oxidizing agent, and SPM (H 2 SO 4). / H 2 O 2 mixed solution), FPM (HF / H 2 O 2 / H 2 O mixed solution), and DHF (HF / H 2 O mixed solution) are generally used. As a common chemical solution for etching Ge, Sb, and Te, which are constituent elements of chalcogenide, a mixed solution of hydrofluoric acid / nitric acid / acetic acid is known.
また、半導体製造の各工程において、半導体基板のデバイス面以外の部分であるウェハ裏面、ベベル部(ウェハエッジ部及び周辺部)に金属汚染が発生することが知られているが、この様な金属汚染は基板の搬送、保管、処理の工程において他の基板のデバイス面に拡散し、デバイス特性を劣化させる可能性があるため、成膜工程やドライエッチング等による加工工程直後に完全に除去する必要がある。ウェハの裏面、周辺部及びエッジ部の金属汚染を除去するには、上記各種洗浄液を用いた枚葉スピン洗浄方法が広く採用されている。 In each process of semiconductor manufacturing, it is known that metal contamination occurs on the wafer back surface and bevel portion (wafer edge portion and peripheral portion) other than the device surface of the semiconductor substrate. May be diffused to the device surface of other substrates in the process of transporting, storing, and processing the substrate, which may degrade device characteristics. is there. In order to remove metal contamination on the back surface, the peripheral portion, and the edge portion of the wafer, a single wafer spin cleaning method using the above various cleaning liquids is widely employed.
しかし、上述したウェハの裏面及びベベル部の金属を洗浄、除去する枚葉スピン洗浄方法ではベベル部に金属汚染が残留しやすいことが知られており、従来の薬液を単数使用したカルコゲナイドの洗浄においては特にTeが残留する問題があった。 However, the single wafer spin cleaning method that cleans and removes the metal on the back surface and the bevel of the wafer described above is known to easily leave metal contamination on the bevel, and in conventional chalcogenide cleaning using a single chemical solution. In particular, there was a problem that Te remained.
ベベル部の洗浄性能を高めるためには、特開2002−184751号公報に開示されているように、枚葉スピン洗浄において薬液供給ノズルを複数有し、基板の中心部分とベベル部分に各一本配置した洗浄方法があるが、単数ノズルの洗浄装置と比較して機構が複雑なため、洗浄装置が大型化してしまう問題がある。 In order to improve the cleaning performance of the bevel portion, as disclosed in Japanese Patent Application Laid-Open No. 2002-184751, a plurality of chemical solution supply nozzles are provided in single-wafer spin cleaning, one for each of the central portion and the bevel portion of the substrate. Although there is a cleaning method arranged, there is a problem in that the cleaning device is enlarged because the mechanism is more complicated than that of a single nozzle cleaning device.
単数の薬液供給ノズルを用いた枚葉スピン洗浄においては、基板周辺部から内側の数mmに成膜しない領域を有した、所謂エッジカットウェハを用いることで洗浄における負荷を低減する方法がとられている。 In single wafer spin cleaning using a single chemical solution supply nozzle, a method of reducing the load in cleaning by using a so-called edge cut wafer having a region where no film is formed several mm inside from the periphery of the substrate is used. ing.
本発明は、洗浄装置の機構的にも簡便な単数の薬液供給ノズルを用いた枚葉スピン洗浄において、エッジカットウェハに限らず、ウェハ全面にカルコゲナイドを成膜した半導体基板であっても、ウェハ裏面及びベベル部のカルコゲナイドを除去する洗浄方法を有する半導体装置の製造方法を提供することにある。 The present invention is not limited to edge-cut wafers in single-wafer spin cleaning using a single chemical solution supply nozzle that is simple in terms of mechanism of the cleaning apparatus, and even a semiconductor substrate having a chalcogenide film formed on the entire wafer surface An object of the present invention is to provide a method for manufacturing a semiconductor device having a cleaning method for removing chalcogenide from the back surface and the beveled portion.
発明者による検討の結果、相変化メモリの製造方法におけるカルコゲナイドのウェット洗浄は、2種類の洗浄液を用いて段階的に洗浄することが有効であることが明らかとなった。 As a result of investigations by the inventors, it has been clarified that the chalcogenide wet cleaning in the method of manufacturing a phase change memory is effective to perform cleaning step by step using two types of cleaning liquids.
本発明は図1(a)に示すように、半導体製造プロセスにおいて、記憶ノードとなるカルコゲナイドを成膜した基板の裏面及びベベル部のカルコゲナイドを除去するために、第1洗浄液及び第2洗浄液を段階的に用いることを特徴とする(請求項1)。また図1(b)に示すように、基板上に成膜したカルコゲナイドをドライエッチング等で所望の形状に加工した後、基板の裏面及びベベル部のカルコゲナイドを除去するために、第1洗浄液及び第2洗浄液を段階的に用いることを特徴とする(請求項2)。 As shown in FIG. 1A, in the semiconductor manufacturing process, the first cleaning liquid and the second cleaning liquid are stepped in order to remove the chalcogenide on the back surface and bevel portion of the substrate on which the chalcogenide film serving as the storage node is formed. (Claim 1). Further, as shown in FIG. 1B, after the chalcogenide formed on the substrate is processed into a desired shape by dry etching or the like, the first cleaning liquid and the first cleaning solution and the first cleaning solution are removed in order to remove the chalcogenide on the back surface and bevel portion of the substrate. Two cleaning liquids are used in stages (claim 2).
前記第1洗浄液は次のいずれかの組成であることを特徴とする。第1洗浄液1はフッ化水素と硝酸から成り、フッ化水素を0.05重量%以上1.00重量%以下の濃度で含有し、硝酸を60.0重量%以上69.9重量%以下の濃度で含有する(請求項3)。また、第1洗浄液2はフッ化水素、硝酸及び酢酸から成り、フッ化水素を0.1重量%以上5.0重量%以下の濃度で含有し、硝酸を25.0重量%以上40.0重量%以下の濃度で含有し、酢酸を40.0重量%以上55.0重量%以下の濃度で含有する(請求項4)。
The first cleaning liquid has one of the following compositions. The first cleaning
前記第2洗浄液は次のいずれかの組成であることを特徴とする。第2洗浄液1は塩酸を0.1重量%以上12.0重量%以下の濃度で含有し、過酸化水素を0.1重量%以上10.0重量%以下の濃度で含有する(請求項5)。また、第2洗浄液2はフッ化水素を0.5重量%以上15.0重量%以下の濃度で含有し、過酸化水素を0.1重量%以上15.0重量%以下の濃度で含有することを特徴とする(請求項6)。また、第2洗浄液3はアンモニアを0.1重量%以上10.0重量%以下の濃度で含有し、過酸化水素を0.1重量%以上15.0重量%以下の濃度で含有することを特徴とする(請求項7)。
The second cleaning liquid has any one of the following compositions. The second cleaning
成膜後の基板裏面及びベベル部のカルコゲナイド(Ge2Sb2Te5)の各元素の初期濃度は最大1.0×1014atoms/cm2程度であるが、本発明に係る第1洗浄液を用いて基板裏面及びベベル部の洗浄を行った場合、少なくとも1分未満の洗浄時間で基板裏面のGe、Sb、Teは1.0×1010atoms/cm2以下まで除去できる。ベベル部に関してはGe、Sbは1.0×1010atoms/cm2以下まで除去できるが、5.0×1012atoms/cm2程度のTeが残留する。この残留したTeは本発明に係る第2洗浄液を用いることによって、少なくとも1分未満の洗浄時間で1.0×1010atoms/cm2以下まで除去できる。 The initial concentration of each element of the chalcogenide (Ge 2 Sb 2 Te 5 ) on the back surface of the substrate and the bevel portion after film formation is about 1.0 × 10 14 atoms / cm 2 at the maximum. When the back surface of the substrate and the bevel portion are cleaned using this, Ge, Sb, and Te on the back surface of the substrate can be removed to 1.0 × 10 10 atoms / cm 2 or less in a cleaning time of at least 1 minute. Regarding the bevel portion, Ge and Sb can be removed to 1.0 × 10 10 atoms / cm 2 or less, but Te of about 5.0 × 10 12 atoms / cm 2 remains. The remaining Te can be removed to 1.0 × 10 10 atoms / cm 2 or less in a cleaning time of less than 1 minute by using the second cleaning liquid according to the present invention.
本発明の半導体記憶装置の製造方法では、基板裏面及びベベル部のカルコゲナイドによる汚染を、2種類の洗浄液を段階的に使用することによって短時間で1.0×1010atoms/cm2以下まで除去できる。そのため、基板の搬送、保管、処理の工程において他の基板のデバイス面をカルコゲナイドで汚染することなく、高い歩留まりで半導体記憶装置を得ることが可能となる。 In the method for manufacturing a semiconductor memory device of the present invention, contamination by chalcogenide on the back surface of the substrate and the bevel portion is removed to 1.0 × 10 10 atoms / cm 2 or less in a short time by using two types of cleaning liquids in stages. it can. Therefore, a semiconductor memory device can be obtained with a high yield without contaminating the device surface of another substrate with chalcogenide in the steps of substrate transport, storage, and processing.
本発明に係る第1洗浄液のうち、第1洗浄液1はフッ化水素と硝酸から成り、フッ化水素を0.05重量%以上1.00重量%以下の濃度で含有し、硝酸を60.0重量%以上69.9重量%以下の濃度で含有する。好ましいフッ化水素の濃度は0.05重量%以上0.5重量%以下であり、硝酸の濃度は69.0重量%以上69.9重量%以下である。当該薬液は、例えば50重量%フッ化水素と70重量%硝酸を混合して得られ、好ましい混合比は体積比で50重量%フッ化水素が1に対し、70重量%硝酸は100〜600となる。硝酸の体積比が100未満の場合、相対的にフッ化水素の濃度が高くなるためシリコンウェハの面粗さがエッチングによって増大する不具合がある。硝酸の体積比が600を越えると、カルコゲナイドのエッチング速度が遅く、洗浄に時間を要する不具合がある。
Of the first cleaning liquid according to the present invention, the first cleaning
また、第1洗浄液2はフッ化水素、硝酸及び酢酸から成り、フッ化水素を0.1重量%以上5.0重量%以下の濃度で含有し、硝酸を25.0重量%以上40.0重量%以下の濃度で含有し、酢酸を40.0重量%以上55.0重量%以下の濃度で含有する。好ましいフッ化水素の濃度は0.25重量%以上0.5重量%以下、硝酸の濃度は30.0重量%以上35.0重量%以下、酢酸の濃度は40.0重量%以上50.0重量%以下である。当該薬液は、例えば50重量%フッ化水素、70重量%硝酸、99.9重量%酢酸を混合して得られ、好ましい混合比は体積比で70重量%硝酸、99.9重量%酢酸が共に50に対し、50重量%フッ化水素は0.5〜10となる。フッ化水素の混合比が10を越えるとシリコンウェハの面粗さががエッチングによって増大する不具合があり、0.5未満の場合はカルコゲナイドのエッチング速度が遅く、洗浄に時間を要する不具合がある。
The
本発明に係る第2洗浄液のうち、第2洗浄液1は塩酸を0.1重量%以上12.0重量%以下の濃度で含有し、過酸化水素を0.1重量%以上10.0重量%以下の濃度で含有する。好ましい塩酸の濃度は0.5重量%以上10.0重量%以下である。塩酸の濃度が12.0重量%を越えると、Teのイオン化傾向が水素よりも小さいために析出しやすくなり、基板を再汚染する可能性がある。0.5重量%未満の場合はTeに対するエッチング速度が遅く、洗浄に時間を要する不具合がある。
Of the second cleaning liquid according to the present invention, the
また、第2洗浄液2はフッ化水素を0.5重量%以上15.0重量%以下の濃度で含有し、過酸化水素を0.1重量%以上15.0重量%以下の濃度で含有する。好ましいフッ化水素の濃度は、0.5重量%以上10.0重量%以下であり、好ましい過酸化水素の濃度は0.5重量%以上5.0重量%以下である。フッ化水素及び過酸化水素の濃度が15.0重量%を越えると、シリコンウェハの面粗さがエッチングによって増大する不具合があり、フッ化水素の濃度が0.5重量%未満及び過酸化水素の濃度が0.1重量%未満の場合はTeに対するエッチング速度が遅く、洗浄に時間を要する不具合がある。
The
また、第2洗浄液3はアンモニアを0.1重量%以上10.0重量%以下の濃度で含有し、過酸化水素を0.1重量%以上15.0重量%以下の濃度で含有する。好ましいアンモニアの濃度は1.0重量%以上5.0重量%以下であり、過酸化水素の濃度は1.0重量%以上10.0重量%以下である。アンモニアの濃度が10.0重量%及び過酸化水素の濃度が15.0重量%を越えると、シリコンに対するエッチング速度が増大し、基板表面の面粗さが増大する不具合がある。アンモニアの濃度が0.1重量%及び過酸化水素の濃度が0.1重量%未満の場合はTeに対するエッチング速度が遅く、洗浄に時間を要する不具合がある。
The
以下に、図面を参照して本発明の実施例を説明するが、本発明はこれに限定されるものではない。 Examples of the present invention will be described below with reference to the drawings, but the present invention is not limited thereto.
図1(a)、(b)はカルコゲナイドを記憶ノードとした半導体記憶装置のメモリセルの製造工程を示した図である。記憶ノードへの書き込み、読み出しを制御するトランジスタ(図示せず)をシリコン基板(1)上に形成した後、絶縁膜(2)堆積し、通常の方法でセル配線(3)を形成する。本実施例において配線材料はタングステンを使用したが、この際タングステンの絶縁膜への拡散を防止する目的で、絶縁膜との間にTi/TiN等の金属窒化物との合金から成る拡散防止層(4)を形成してもよい。 FIGS. 1A and 1B are diagrams showing a manufacturing process of a memory cell of a semiconductor memory device using chalcogenide as a storage node. After a transistor (not shown) for controlling writing and reading to the storage node is formed on the silicon substrate (1), an insulating film (2) is deposited, and a cell wiring (3) is formed by a normal method. In this embodiment, tungsten is used as the wiring material. At this time, for the purpose of preventing diffusion of tungsten into the insulating film, a diffusion preventing layer made of an alloy with a metal nitride such as Ti / TiN is interposed between the insulating film and the insulating film. (4) may be formed.
次に、カルコゲナイド(Ge2Sb2Te5)(5)を基板全面に堆積した後、基板の裏面及びベベル部を枚葉スピン洗浄法で第1洗浄液及び第2洗浄液を用いた洗浄を行う。ここで、枚葉スピン洗浄法とは、ある回転数で回転するステージに基板裏面を上面にした状態で保持されたシリコンウェハに、その中央部上方に位置したノズルから、ある流量、温度に制御された洗浄液をウェハ中央部に落下させる洗浄法である。ウェハに接触した洗浄液は周辺に拡がりながらウェハ裏側の数mmまで回り込み、ベベル部の洗浄が行われる。 Next, after chalcogenide (Ge 2 Sb 2 Te 5 ) (5) is deposited on the entire surface of the substrate, the back surface and the bevel portion of the substrate are cleaned using the first cleaning solution and the second cleaning solution by the single wafer spin cleaning method. Here, the single wafer spin cleaning method is controlled to a certain flow rate and temperature from a nozzle located above the center of a silicon wafer held on a stage rotating at a certain rotational speed with the back surface of the substrate facing up. This is a cleaning method in which the cleaned cleaning liquid is dropped onto the center of the wafer. The cleaning solution that has come into contact with the wafer spreads to the periphery and reaches several millimeters on the back side of the wafer to clean the bevel.
図2及び図3に第1洗浄液を用いて薬液温度25℃で洗浄した場合の、洗浄時間に対するベベル部に残留したカルコゲナイド汚染濃度の推移を示す。なお、残留汚染濃度は誘導結合プラズマ質量分析法(ICP−MS;Inductively Coupled Plasma−Mass Spectrometry)により測定した。 FIG. 2 and FIG. 3 show the transition of the chalcogenide contamination concentration remaining in the bevel portion with respect to the cleaning time when the first cleaning solution is used for cleaning at a chemical temperature of 25 ° C. The residual contamination concentration was measured by inductively coupled plasma-mass spectrometry (ICP-MS; Inductively Coupled Plasma-Mass Spectrometry).
図2ではフッ化水素と硝酸を含有する第1洗浄液1を用いたが、当該洗浄液は市販の50重量%フッ化水素及び70重量%硝酸を体積比で1:300の割合で混合して調製した。図2によれば洗浄前(洗浄時間0秒)に1.0×1014atoms/cm2程度であったGe、Sb汚染濃度が10秒間以上の洗浄で1.0×1010atoms/cm2以下に低減されることを示している。Teに関しては洗浄前に1.0×1014atoms/cm2程度の汚染が5.0×1012atoms/cm2程度残留している。この残留したTeは後述する第2洗浄液を用いて除去する。なお、上記結果は50重量%フッ化水素及び70重量%硝酸を体積比で1:150及び1:600の割合で混合した場合においても同様の結果が得られる。
In FIG. 2, the
図3ではフッ化水素、硝酸及び酢酸を含有する第1洗浄液2を用いた。当該洗浄液は市販の50重量%フッ化水素、70重量%硝酸及び99.9重量%酢酸を体積比で1:10:10の割合で混合して調製した。図3によれば洗浄前に1.0×1014atoms/cm2程度であったGe、Sb汚染濃度が10秒間以上の洗浄で1.0×1010atoms/cm2以下に低減されることを示している。Teに関しては洗浄前に1.0×1014atoms/cm2程度の汚染が5.0×1012atoms/cm2程度残留している。この残留したTeは後述する第2洗浄液を用いて除去する。なお、上記結果は50重量%フッ化水素、70重量%硝酸及び99.9重量%酢酸を体積比で1:50:50及び1:5:5の割合で混合した場合においても同様の結果が得られる。
In FIG. 3, the
第1洗浄液による洗浄の後、第2洗浄液を用いて薬液温度25℃で洗浄した場合の、洗浄時間に対するベベル部に残留したTe濃度の推移を図4、図5及び図6に示す。 The transition of the Te concentration remaining in the bevel portion with respect to the cleaning time when the second cleaning solution is used and the chemical solution temperature is 25 ° C. after the cleaning with the first cleaning solution is shown in FIGS.
図4では塩酸と過酸化水素を含有する第2洗浄液1を用いたが、塩酸濃度は5.0重量%、過酸化水素濃度は4.0重量%(6)及び、塩酸濃度は0.5重量%、過酸化水素濃度は0.5重量%(7)の2種類の洗浄液を各々用いた結果である。図4によれば、第1洗浄液による洗浄で残留した5.0×1012atoms/cm2程度のTeが、少なくとも1分間以内の洗浄で1.0×1010atoms/cm2以下に低減されることを示している。
In FIG. 4, the
また、図5ではフッ化水素と過酸化水素を含有する第2洗浄液2を用いた。この時のフッ化水素濃度及び過酸化水素濃度は共に5.0重量%である。図5によれば、第1洗浄液による洗浄で残留した5.0×1012atoms/cm2程度のTeが、少なくとも1分間以内の洗浄で1.0×1010atoms/cm2以下に低減されることを示している。なお、上記結果はフッ化水素の濃度が0.5重量%以上15.0重量%以下及び過酸化水素の濃度が0.1重量%以上15.0重量%以下の範囲で同様の結果が得られる。
In FIG. 5, the
また、図6ではアンモニアと過酸化水素を含有する第2洗浄液3を用いた。この時のアンモニア濃度は3.0重量%及び過酸化水素濃度は6.0重量%である。図6によれば、第1洗浄液による洗浄で残留した5.0×1012atoms/cm2程度のTeが、少なくとも1分間以内の洗浄で1.0×1010atoms/cm2以下に低減されることを示している。なお、上記結果はアンモニアの濃度が0.1重量%以上10.0重量%以下及び過酸化水素の濃度が1.0重量%以上15.0重量%以下の範囲で同様の結果が得られる。
In FIG. 6, the
次にカルコゲナイド膜の上に上部電極となるタングステン等の金属(8)を堆積した後、記憶ノードとなるカルコゲナイド及び上部電極を形成するためのシリコン酸化膜等の犠牲膜(9)を堆積し、ドライエッチング等の通常の方法で所望の形状に加工する。この際、基板の裏面及びベベル部に再びカルコゲナイドが付着するが、付着量はカルコゲナイドを堆積した場合よりもはるかに少量であることは明らかなため、前述の第1洗浄液及び第2洗浄液を用いた洗浄方法で除去することが可能であることは言うまでもない。この洗浄工程を経た後、上部電極に導通可能な必要な配線を形成し、所望の半導体記憶装置を得ることができる。 Next, after depositing a metal (8) such as tungsten serving as the upper electrode on the chalcogenide film, a sacrificial film (9) such as a silicon oxide film for forming the chalcogenide serving as the storage node and the upper electrode is deposited, It is processed into a desired shape by a normal method such as dry etching. At this time, the chalcogenide again adheres to the back surface and bevel portion of the substrate, but it is clear that the amount of adhesion is much smaller than when chalcogenide is deposited, so the above-described first and second cleaning liquids were used. Needless to say, it can be removed by a cleaning method. After this cleaning step, necessary wiring that can be conducted to the upper electrode is formed, and a desired semiconductor memory device can be obtained.
本発明はカルコゲナイドを記憶ノードとした半導体記憶装置の製造方法に関するが、開示した洗浄液はカルコゲナイドを用いた工学部材の製造に応用することが可能である。 The present invention relates to a method for manufacturing a semiconductor memory device using chalcogenide as a storage node, but the disclosed cleaning liquid can be applied to manufacturing an engineering member using chalcogenide.
1…シリコン基板、2…絶縁膜、3…セル配線、4…拡散防止層、5…ガルコゲナイド、6…塩酸濃度5.0重量%、過酸化水素濃度4.0重量%を含有する第2洗浄液2を用いた場合の、洗浄時間に対する残留Te濃度の推移、7…塩酸濃度0.5重量%、過酸化水素濃度0.5重量%含有する第2洗浄液2を用いた場合の、洗浄時間に対する残留Te濃度の推移。
DESCRIPTION OF
Claims (8)
A semiconductor memory device using a chalcogenide-based material manufactured by the method for manufacturing a semiconductor memory device according to claim 1 as a storage node.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004158624A JP2005340554A (en) | 2004-05-28 | 2004-05-28 | Manufacturing method of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004158624A JP2005340554A (en) | 2004-05-28 | 2004-05-28 | Manufacturing method of semiconductor memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005340554A true JP2005340554A (en) | 2005-12-08 |
Family
ID=35493762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004158624A Pending JP2005340554A (en) | 2004-05-28 | 2004-05-28 | Manufacturing method of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005340554A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543351A (en) * | 2006-06-29 | 2009-12-03 | ラム リサーチ コーポレーション | Etching phase change alloys |
| KR101079634B1 (en) | 2009-11-04 | 2011-11-03 | 서울대학교산학협력단 | Method of etching chalcogenide thin film and cleaning apparatus for depositing chalcogenide thin film |
| JP2013084876A (en) * | 2011-09-30 | 2013-05-09 | Fujimi Inc | Polishing composition |
| KR101317966B1 (en) * | 2010-11-11 | 2013-10-14 | 마이크론 테크놀로지, 인크. | Chalcogenide containing semiconductors with chalcogenide gradient |
| US8598010B2 (en) | 2010-04-23 | 2013-12-03 | Samsung Electronics Co., Ltd. | Methods of forming variable-resistance memory devices and devices formed thereby |
| KR101426090B1 (en) | 2008-04-18 | 2014-08-06 | 에스케이하이닉스 주식회사 | Cleaning liquid composition for phase change memory device and method for manufacturing phase change memory device using the same |
| KR20210092297A (en) | 2018-11-22 | 2021-07-23 | 샌트랄 글래스 컴퍼니 리미티드 | Bevel treatment agent composition and manufacturing method of wafer |
-
2004
- 2004-05-28 JP JP2004158624A patent/JP2005340554A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009543351A (en) * | 2006-06-29 | 2009-12-03 | ラム リサーチ コーポレーション | Etching phase change alloys |
| KR101445402B1 (en) * | 2006-06-29 | 2014-09-26 | 램 리써치 코포레이션 | Phase change alloy etch |
| KR101426090B1 (en) | 2008-04-18 | 2014-08-06 | 에스케이하이닉스 주식회사 | Cleaning liquid composition for phase change memory device and method for manufacturing phase change memory device using the same |
| KR101079634B1 (en) | 2009-11-04 | 2011-11-03 | 서울대학교산학협력단 | Method of etching chalcogenide thin film and cleaning apparatus for depositing chalcogenide thin film |
| US8598010B2 (en) | 2010-04-23 | 2013-12-03 | Samsung Electronics Co., Ltd. | Methods of forming variable-resistance memory devices and devices formed thereby |
| KR101317966B1 (en) * | 2010-11-11 | 2013-10-14 | 마이크론 테크놀로지, 인크. | Chalcogenide containing semiconductors with chalcogenide gradient |
| JP2013084876A (en) * | 2011-09-30 | 2013-05-09 | Fujimi Inc | Polishing composition |
| KR20140071446A (en) * | 2011-09-30 | 2014-06-11 | 가부시키가이샤 후지미인코퍼레이티드 | Polishing composition |
| KR20210092297A (en) | 2018-11-22 | 2021-07-23 | 샌트랄 글래스 컴퍼니 리미티드 | Bevel treatment agent composition and manufacturing method of wafer |
| US11817310B2 (en) | 2018-11-22 | 2023-11-14 | Central Glass Company, Limited | Bevel portion treatment agent composition and method of manufacturing wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8263960B2 (en) | Phase change memory cell with filled sidewall memory element and method for fabricating the same | |
| TWI462160B (en) | Uniform critical dimension size pore for pcram application | |
| JP5281746B2 (en) | Semiconductor memory device | |
| US7791057B2 (en) | Memory cell having a buried phase change region and method for fabricating the same | |
| US8415651B2 (en) | Phase change memory cell having top and bottom sidewall contacts | |
| US8633464B2 (en) | In via formed phase change memory cell with recessed pillar heater | |
| US7619311B2 (en) | Memory cell device with coplanar electrode surface and method | |
| TWI416774B (en) | Semiconductor memory devices | |
| JP2011091433A (en) | Semiconductor memory device | |
| US7935564B2 (en) | Self-converging bottom electrode ring | |
| US8030635B2 (en) | Polysilicon plug bipolar transistor for phase change memory | |
| US7868312B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| CN101165936A (en) | Memory cell and method of forming the same | |
| US9219231B2 (en) | Phase change memory cells with surfactant layers | |
| JP2023509419A (en) | Protective sealant for chalcogenide materials and method for forming same | |
| JP2005340554A (en) | Manufacturing method of semiconductor memory device | |
| US20100210068A1 (en) | Method of forming phase change memory device | |
| JPWO2007148405A1 (en) | Semiconductor device | |
| CN101546706B (en) | Method for forming phase change material layer | |
| KR20080050098A (en) | Manufacturing method of phase change memory device | |
| JPWO2007099595A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN100583483C (en) | Phase change memory cell and method of making same | |
| CN102569647A (en) | Manufacturing method for phase change memory | |
| CN104051619B (en) | Memory cell with phase change element and method of forming the same | |
| JP2008130804A (en) | Semiconductor memory device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |