JP2005221682A - 表示装置 - Google Patents

Abstract

【課題】 横縞の発生を低減し、表示品位を向上させる。
【解決手段】 表示装置は、蛇行して列方向に延び、画像信号がそれぞれ供給される複数の信号線５と、複数の信号線５を覆う絶縁膜と、前記絶縁膜上に形成され、複数の信号線５から前記画像信号がそれぞれ入力される複数の画素電極７とを有する。列方向に隣り合う画素電極７，７間の距離Ｄ０は信号線５の線幅ｗ以上の長さである。
【選択図】 図７

Description

本発明は、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、無機または有機エレクトロルミネッセンス（ＥＬ）表示装置、発光ダイオード（ＬＥＤ）表示装置、蛍光表示管、電界放出型表示装置、電気泳動表示装置、エレクトロクロミック表示装置などの表示装置に関する。

アクティブマトリクス駆動のＬＣＤとして、薄膜トランジスタ（ＴＦＴ）を用いたカラーＬＣＤが挙げられる。このカラーＬＣＤは、アクティブマトリクス基板としてのＴＦＴ基板と、ＴＦＴ基板に対向して配置され、共通電極を備えた対向基板と、両基板間に介在する液晶層とを有する。ＴＦＴ基板は、ゲートラインおよびソースラインの交点近傍に形成されたＴＦＴと、ＴＦＴに接続された画素電極とを備える。各画素電極に対応して赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタが配置されることによって、各色の画素が形成される。画素の配列方法としては、例えば特許文献１に開示されたデルタ配列が挙げられる。

図１は、デルタ配列された画素を有するＬＣＤのＴＦＴ基板を模式的に示す平面図である。ＴＦＴ基板の表示部１には、ゲートドライバ２から延びたゲートライン４、ソースドライバ３から延びたソースライン５が形成されている。ゲートライン４とソースライン５との交点近傍にはＴＦＴ６が形成され、それぞれのＴＦＴ６には画素電極７が接続されている。ゲートライン４でアドレスされたＴＦＴ６を通して、各画素に対応した信号がソースライン５から画素電極７に供給される。これにより画素電極７と共通電極（不図示）との間に電圧が印加され、その画素の領域に対応する液晶層の光学特性が制御されて、表示が行なわれる。

図１に示すＴＦＴ基板では、ゲートライン４が行方向に直線状に延びているのに対して、ソースライン５は列方向に蛇行しながら延びている。また同一のソースライン５から信号が供給される画素電極７は、ソースライン５に対して一行毎に左右交互に、すなわち千鳥状に配置されている。

一方、画素の開口率を高める目的で、ソースラインを絶縁膜で覆い、この絶縁膜上に画素電極を形成した高開口率化ＬＣＤが開発されている。しかし、例えばデルタ配列を用いた高開口率化ＬＣＤでは、以下に示す問題が生じる。
特公平３−６４０４６号公報

図２は、図１に示すデルタ配列パネルにおけるソースラインと画素電極との間の容量を模式的に表した平面図である。図２に示すように、各画素７は行方向に隣り合うソースライン５に平面視において挟まれている。例えば図２に示す第１行目の緑画素７Ｇ１および第３行目の緑画素７Ｇ３は、緑画素７Ｇに画像信号ＰＳを入力するための緑画素用ソースライン５Ｇと、緑画素７Ｇと行方向に隣り合う青画素７Ｂに画像信号ＰＳを入力するための青画素用ソースライン５Ｂとに挟まれている。

一方、図２に示す第２行目の緑画素７Ｇ２および第４行目の緑画素７Ｇ４は、緑画素用ソースライン５Ｇと、緑画素７Ｇと行方向に隣り合う赤画素７Ｒに画像信号ＰＳを入力するための赤画素用ソースライン５Ｒとに挟まれている。言い換えれば、緑画素用ソースライン５Ｇと青画素用ソースライン５Ｂとに挟まれた緑画素７Ｇ１，７Ｇ３，と、緑画素用ソースライン５Ｇと赤画素用ソースライン５Ｒとに挟まれた緑画素７Ｇ２，７Ｇ４とが一行毎に交互に並んでいる。すなわち行方向に挟むソースライン５が異なる２種類の緑画素７Ｇが一行毎に交互に並んでいる。

図３は図２中の第２行目の緑画素７Ｇ２を中心とする画素配列の部分拡大図であり、図４は図３中のＡ−Ｂ線断面を模式的に示す図、図５は図３中のＣ−Ｄ線断面を模式的に示す図である。図４および図５に示すように、画素電極７とソースライン５は絶縁膜８を介して配置されているので、寄生容量であるソース・ドレイン間容量が存在する。ある画素電極７とその画素電極７に画像信号ＰＳを入力するソースライン５（言い換えれば、その画素電極７を駆動するソースライン５）との寄生容量を容量Csd1とし、ある画素電極７とその画素電極７に画像信号ＰＳを入力しないソースライン５（言い換えれば、その画素電極７を駆動しないソースライン５）との寄生容量を容量Csd2とする。例えば赤画素用ソースライン５Ｒと赤画素７Ｒとの間に容量Csd1が存在し、赤画素用ソースライン５Ｒと緑画素７Ｇまたは青画素７Ｂとの間に容量Csd2が存在する。これらの寄生容量Csd1，Csd2を介してソースライン５の電位変動により画素電極７の電位が引き込まれる。例えば赤画素用ソースライン５Ｒおよび緑画素用ソースライン５Ｇに挟まれた第２行目の緑画素７Ｇ２はこれらのソースライン５Ｒ，５Ｇにより電位が引き込まれ、緑画素用ソースライン５Ｇおよび青画素用ソースライン５Ｂに挟まれた第１行目の緑画素７Ｇ１はこれらのソースライン５Ｇ，５Ｂにより電位が引き込まれる。したがって、引き込み後の画素電極（例えば緑画素７Ｇ）の電位Vpixは下記の式で表すことができる。

Vpix＝Vsl ０＋(Csd１/Cpix) *ΔVsl １＋(Csd２/Cpix) *ΔVsl ２
（ただし、Vsl 0 は引き込み前の電位（緑画素７Ｇに画像信号を入力するためのソースライン５ＧからＴＦＴを介して印加された電位）、ΔVsl １は緑画素７Ｇに画像信号を入力するためのソースライン５Ｇの電圧振幅、ΔVsl ２は緑画素７Ｇには画像信号を入力しないソースライン５Ｒまたは５Ｂの電圧振幅、Cpixは緑画素７Ｇにかかる容量（寄生容量、補助容量等）の合計である。）

図６はソースライン５から緑画素７Ｇへの電位の引き込みを示す平面図である。図６中の上段の緑画素７Ｇ１は赤画素用ソースライン５Ｒおよび緑画素用ソースライン５Ｇにより電位が引き込まれ、図６中の下段の緑画素７Ｇ２は緑画素用ソースライン５Ｇおよび青画素用ソースライン５Ｂにより電位が引き込まれる。したがって、上段の緑画素７Ｇ１および下段の緑画素７Ｇ２は緑画素用ソースライン５Ｇによる引き込み電位が共通である。しかし、赤画素用ソースライン５Ｒによる引き込み電位と青画素用ソースライン５Ｂによる引き込み電位とが等しいとは限らないので、上段の緑画素７Ｇ１と下段の緑画素７Ｇ２とで引き込み電位の差が生じることがある。すなわち、緑画素７Ｇへの印加電圧が一行毎に異なることがあり得る。この場合、一行毎の画素の輝度差が横縞となって現れ、均一な表示が得られない。例えば赤画素７Ｒが白表示（透過率が最も高い状態）、緑画素７Ｇが中間調表示、青画素７Ｂが黒表示（透過率が最も低い状態）の場合、横縞が顕著に見える。

この現象は、緑画素７Ｇだけでなく、赤画素７Ｒおよび青画素７Ｂにも生じる。またデルタ配列だけでなく、モザイク配列、スクエア配列でも生じることがある。本発明の目的は、横縞の発生を低減し、表示品位を向上させることである。

例えば緑画素７Ｇでは、赤画素用ソースライン５Ｒによる引き込み電位と青画素用ソースライン５Ｂによる引き込み電位との間で差が生じることにより、横縞が発生する。すなわち、上記横縞の発生は、上記の式中の第３項の値が水平ラインごとで異なることによる。したがって、第３項中のＣsd２を小さくすることで、第３項の値が小さくなり、横縞を低減することができる。

本発明者らは、画素電極とその画素電極を駆動しないソースラインとの間の寄生容量Csd2、例えば緑画素７Ｇに対しては、赤画素用ソースライン５Ｒおよび青画素用ソースライン５Ｂによるソース・ドレイン容量Csd2をできる限り低減させることに着眼し、本発明の表示装置を完成させるに至った。

本発明の表示装置は、蛇行して列方向に延び、画像信号がそれぞれ供給される複数の信号線と、前記複数の信号線を覆う絶縁膜と、前記絶縁膜上に形成され、前記複数の信号線から前記画像信号がそれぞれ入力される複数の画素電極とを有する表示装置であって、列方向に隣り合う前記画素電極間の距離は前記信号線の線幅以上の長さである。

図７は本発明の表示装置における画素配列の模式的な平面図であり、図８は図７中のＡ−Ｂ線断面図である。本発明の表示装置は、列方向に信号線５を介して隣り合う画素電極７，７間の距離Ｄ０が信号線５の線幅ｗ以上の長さである。

本発明との対比説明のために、図９および図１０に比較例を示す。図９は比較例による画素配列の模式的な平面図であり、図１０は図９中のＡ−Ｂ線断面図である。比較例の表示装置は、列方向に信号線５を介して隣り合う画素電極７，７間の距離ｄが信号線５の線幅ｗよりも短い。したがって、比較例の表示装置は、信号線５の行方向に延びる部分と画素電極７，７とが平面視において重畳するので、信号線５による容量Csd2が大きい。

これに対して、本発明の表示装置では、信号線５の行方向に延びる部分と画素電極７，７とが平面視において重畳していないので、信号線５による容量Csd2が小さい。図６を参照しながら説明した通り、横縞は異なるソースライン間の引き込み電位の差により生じる。引き込み電位は寄生容量に起因して生じるので、寄生容量Csd2を減少させることにより、引き込み電位が減少し、異なるソースライン間の引き込み電位の差も減少する。したがって、横縞が低減された良好な表示品位が得られる。

好ましい態様では、前記信号線は、行方向において、前記信号線から前記画像信号が入力される第１画素電極と前記絶縁膜を介した第１容量を形成し、かつ前記信号線を介して前記第１画素電極と行方向に隣り合う第２画素電極と前記絶縁膜を介した第２容量を形成しており、前記第１容量は前記第２容量よりも大きい。

あるいは、前記信号線の一部は、行方向において、前記信号線から前記画像信号が入力される第１画素電極と平面視において重畳し、かつ前記信号線を介して前記第１画素電極と隣り合う第２画素電極と平面視において重畳しており、前記第１画素電極と前記信号線との重畳領域は、前記第２画素電極と前記信号線との重畳領域よりも面積が大きい。

図１１は好ましい態様の表示装置における画素配列の模式的な平面図であり、図１２は図１１中のＣ−Ｄ線断面図である。好ましい態様の表示装置は、信号線の列方向に延びる部分と行方向に隣り合う２つの画素電極との平面視における重畳領域の面積が両画素電極間で異なる。例えば図１１および図１２に示すように、緑画素用ソースライン５Ｇとこのソースライン５Ｇから画像信号が入力される緑画素７Ｇとが重畳する領域の幅Ｄ１は、緑画素用ソースライン５Ｇと赤画素７Ｒとが重畳する領域の幅Ｄ２よりも広い。言い換えれば、緑画素用ソースライン５Ｇと緑画素７Ｇとの間の第１容量Csd1は、緑画素用ソースライン５Ｇと赤画素７Ｒとの間の第２容量Csd2よりも大きい。

図６を参照しながら説明した通り、図６中の上段の緑画素７Ｇ１および下段の緑画素７Ｇ２は緑画素用ソースライン５Ｇによる引き込み電位が共通であるのに対して、他のソースライン５Ｒ，５Ｂによる引き込み電位が異なることにより、横縞が発生する。好ましい態様の表示装置によれば、他のソースライン５Ｒ，５Ｂによる容量Csd2が小さいので、他のソースライン５Ｒ，５Ｂによる引き込み電位の影響を小さくすることができる。したがって、図６中の上段の緑画素７Ｇ１と下段の緑画素７Ｇ２とで引き込み電位の差がさらに小さくなり、横縞の発生を抑えることができる。

別の好ましい態様では、平面視において、前記信号線の少なくとも一部は前記信号線から前記画像信号が入力される第１画素電極と重畳し、前記信号線は前記信号線を介して前記第１画素電極と隣り合う第２画素電極と重畳していない。この態様によれば、第２容量Csd2をさらに減少させることができるので、横縞の発生をさらに抑えることができる。

本発明の表示装置は、前記画素電極と前記信号線との間のスイッチング制御を行うスイッチ素子と、前記スイッチ素子を開閉制御するための走査信号が供給される走査線とをさらに有していても良い。また補助容量を形成するための補助容量線をさらに有していても良い。

前記走査線の形成領域または前記補助容量線の形成領域は、列方向に隣り合う前記画素電極間の領域を含んでいても良い。言い換えれば、列方向に信号線を介して隣り合う前記画素電極間の領域を前記走査線または前記補助容量線により遮光しても良い。

また前記走査線および前記補助容量線のいずれとも異なる遮光層をさらに有していても良い。例えば、前記走査線と同層に形成された遮光層、配線および電極のいずれとも接触していない遮光層、前記走査線と接続されている遮光層、前記補助容量線と接続されている遮光層をさらに有していても良い。

なお、本明細書において「行方向」および「列方向」は、必ずしも横方向と縦方向とを意味するものではない。また必ずしも相互に直交する二つの方向を意味するものでもなく、相互に交差する二つの方向を意味する。例えば、行方向に対して傾斜した方向に列方向が設定され得る。

本発明によれば、横縞の発生を低減し、表示品位を向上させることができる。

以下、図面を参照しながら本発明の実施形態を説明する。以下の実施形態では、ＬＣＤについて説明するが、本発明の表示装置は、ＬＣＤだけでなく、無機または有機ＥＬ表示装置、ＰＤＰ、ＬＥＤ表示装置、蛍光表示管、電界放出型表示装置、電気泳動表示装置、エレクトロクロミック表示装置などの各種の表示装置を包含する。

なお、本明細書で用いる参照符号において、同族的な構成要素を総括的に表すために、英字を省略して数字のみを表記することがある。例えば、赤画素用ソースライン５Ｒ、緑画素用ソースライン５Ｇおよび青画素用ソースライン５Ｂを総括的にソースライン５と表記することがある。

（実施形態１）
実施形態１のＬＣＤは、ＴＦＴ基板と、これに対向配置されたＣＦ（カラーフィルタ）基板と、両基板に挟まれた、ネマチック液晶材料などを含む液晶層とを有する。ＣＦ基板は、赤緑青の三色のカラーフィルタ層と、カラーフィルタ層を覆うＩＴＯ（インジウム錫酸化物）などからなる共通電極と、共通電極を覆う液晶配向膜を有する。なお、カラーフィルタ層がＴＦＴ基板に形成されることもある。

図１を参照しながら、本実施形態によるＴＦＴ基板を説明する。ＴＦＴ基板の表示部１には、ゲートドライバ２から延びた複数のゲートライン４、ソースドライバ３から延びた複数のソースライン５が形成されている。複数のゲートライン４と複数のソースライン５との各交点近傍には、スイッチ素子として複数のＴＦＴ６が形成され、それぞれのＴＦＴ６には画素電極７が接続されている。画素電極７上にはポリイミドなどからなる液晶配向膜が形成されている。ゲートライン４でアドレスされたＴＦＴ６を通して、ソースライン５から各画素に対応した信号（画像信号）が画素電極７に供給される。これにより画素電極７とＣＦ基板の共通電極との間に電圧が印加され、その画素の領域に対応する液晶層の光学特性が制御されて、表示が行なわれる。

本実施形態のＬＣＤにおいては、画素電極７と共通電極とが重畳する領域が画素となる。本明細書では、説明の便宜上、赤緑青の三色のカラーフィルタ層に対応する各画素を赤画素７Ｒ、緑画素７Ｇおよび青画素７Ｂと呼ぶ。また各色に対応する画素電極７を単に画素７と呼ぶこともある。例えば緑色に対応する画素電極７を緑画素７Ｇと呼ぶこともある。

図１に示すＴＦＴ基板では、行方向に赤画素７Ｒ、緑画素７Ｇおよび青画素７Ｂが周期的に直線状に配列されている。また一行毎に略１．５画素ピッチだけ行方向にずれて同色の画素７が配列されている。ゲートライン４は行方向に直線状に延びている。これに対して、ソースライン５は蛇行しながら、言い換えればクランク状または曲線状をなして列方向に延びている。同一のソースバスライン５から信号（画像信号）が供給される画素電極７は、ソースバスライン５に対して一行毎に左右交互に、すなわち千鳥状に配置されている。

図１３はＴＦＴ基板上の一画素を拡大して示す平面図であり、図１４は図１３中のＡ−Ｂ−Ｃ線断面図、図１５は図１３中のＤ−Ｅ線断面図である。図１３、図１４および図１５を参照しながら、本実施形態のＴＦＴ基板の製造工程を説明するとともに、ＴＦＴ基板の具体的な構成について説明する。

まず、ガラス基板１０の基板全面に、プラズマＣＶＤ（Chemical Vapor Deposition ）法により、ＳｉＯＮ膜（厚さ１００ｎｍ程度）を成膜することにより、ベースコート膜１１を形成する。ベースコート膜１１の全面に、プラズマＣＶＤ法により、原料ガスとしてジシラン（Ｓｉ₂ Ｈ₆ ）を用いてアモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜する。さらに加熱処理を行なうことにより、アモルファスシリコン膜を結晶化（ポリシリコン膜に変成）する。その後、フォトリソグラフィ法によりパターン形成することにより、半導体層１２を形成する。

半導体層１２が形成されたベースコート膜１１の全面に、プラズマＣＶＤ法により、ＳｉＯＮ膜（厚さ１１５ｎｍ程度）を成膜することにより、ゲート絶縁膜１３を形成する。ゲート絶縁膜１３の全面に、スパッタリング法により窒化タンタル膜（厚さ５０ｎｍ程度）およびタングステン膜（厚さ３７０ｎｍ程度）を順次成膜する。なお、窒化タンタル膜およびタングステン膜の積層膜に代わりに、タンタル、タングステン、チタン、モリブデン、アルミニウムおよび銅よりなる金属群から選ばれる少なくとも１種の金属元素、前記金属群から選ばれる少なくとも１種の金属元素を主成分とする合金材料または化合物材料を用いて、単層膜または積層膜を形成しても良い。

その後、フォトリソグラフィ法を用いてパターン形成することにより、ゲートライン４、ゲート電極４ａ、補助容量線１５および所望により遮光層（不図示）を形成する。なお、遮光層はゲートライン４、ゲート電極４ａおよび補助容量線１５のいずれかと接触（物理的に接続）していても良く、あるいはゲートライン４、ゲート電極４ａおよび補助容量線１５のいずれとも接触していなくても良い。また本実施形態では、２つのゲート電極４ａが形成されたマルチゲート型であるが、ゲート電極４ａが１つであっても良い。

ゲート電極４ａをマスクとして、ゲート絶縁膜１３を通して半導体層１２に不純物元素をドープすることにより、ゲート電極４ａに対応する部分にチャネル領域、その外側にソース電極領域およびドレイン電極領域を形成する。その後、加熱処理を行うことにより、ドープした不純物元素の活性化を行う。なお、不純物元素としてリンをドープすることによりＮチャネル型のＴＦＴ６が形成され、ボロンをドープすることによりＰチャネル型のＴＦＴ６が形成される。

ガラス基板１０上に、ＣＶＤ法により、窒化シリコン膜および酸化シリコン膜の二層構造からなる積層膜（厚さ９５０ｎｍ程度）を成膜することにより、層間絶縁膜１４を形成する。半導体層１２のソース電極領域に達するコンタクトホールＣＨ１をゲート絶縁膜１３および層間絶縁膜１４に形成すると共に、 半導体層１２のドレイン電極領域に達するコンタクトホールＣＨ２をゲート絶縁膜１３および層間絶縁膜１４に形成する。

層間絶縁膜１３の全面に、スパッタリング法により、チタン膜（厚さ１００ｎｍ程度）、アルミニウム膜（厚さ５００ｎｍ程度）およびチタン膜（厚さ１００ｎｍ程度）を順次成膜する。その後、フォトリソグラフィ法を用いてパターン形成することにより、ソースライン（ソース電極を含む）５およびドレイン電極１６を形成する。加熱処理を行なうことにより、半導体層１２を水素化する工程を行なう。この水素化工程は、 窒化シリコン膜などからなる層間絶縁膜１４に含まれる水素によって、半導体層１２中のシリコンのダングリングボンドを終端する工程である。 さらに、 層間絶縁膜１４上に、アクリル樹脂等の有機絶縁材料を膜厚１．６μｍ程度で塗布することにより、絶縁膜８を形成する。

ドレイン電極１６に達するコンタクトホールＣＨ３を絶縁膜８に形成する。絶縁膜８上に、スパッタリング法により、ＩＴＯ膜を厚さ１００ｎｍ程度で成膜した後、フォトリソグラフィ法を用いてパターン形成することにより、画素電極７を形成する。さらに、印刷法により、画素電極７および絶縁膜８上にポリイミド系樹脂の薄膜を成膜した後、ラビング処理を施すことにより、液晶配向膜を形成する。以上の工程により、本実施形態のＴＦＴ基板が形成される。

次に、ＣＦ基板および本実施形態のＬＣＤの製造工程について説明する。Cr（クロム）あるいは黒色樹脂のブラックマスク材料をガラス基板上に塗布し、フォトプロセスにて遮光層（厚さ１００ｎｍ程度）を形成する。赤緑青のそれぞれについて、カラーフィルタ膜のコーティング、フォトプロセスによる所定パターンの形成および焼成を行なうことにより、赤緑青のカラーフィルタ層（厚さ２μｍ程度）を形成する。カラーフィルタ層上に１μｍ程度の厚さでアクリル樹脂を塗布することにより、オーバコート層を形成する。オーバコート層上にマスクを介してＩＴＯ膜（厚さ１００ｎｍ程度）を成膜することにより、共通電極を形成する。ＴＦＴ基板と同様に、ＣＦ基板上に液晶配向膜を形成する。

ＴＦＴ基板またはＣＦ基板に球状スペーサを散布しあるいは柱状スペーサを形成する。周辺シール材を介して両基板を貼り合せ、焼成を行なう。貼り合わされた基板をパネル単位に分断する。分断されたパネルのセル内に例えばＴＮ（Twisted Nematic ）液晶材料を減圧法により注入し、封止することにより、液晶層が形成される。以上の工程により、本実施形態のＬＣＤが作成される。

本実施形態のＬＣＤは、図１３および図１５に示すように、列方向に信号線５を介して隣り合う画素電極７，７間の距離Ｄ０が信号線（ソースライン）５の線幅ｗ以上の長さである。なお、列方向に隣り合う画素電極７，７間の距離Ｄ０は、一方の画素電極７の端縁から列方向に信号線５を介して隣り合う他方の画素電極７の端縁までの最短距離である。また信号線（ソースライン）５の線幅ｗは、信号線５の幅方向（信号線５が延びる方向に対して直交する方向）における信号線５の両端縁間の距離である。

本実施形態のＬＣＤは、信号線５の行方向に延びる部分５ａと画素電極７，７とが平面視において重畳していないので、信号線５による寄生容量Csd2が小さい。これにより、信号線５による引き込み電位を低減することができ、横縞の発生を抑えることができる。

列方向に信号線５を介して隣り合う画素電極７，７間の距離Ｄ０が信号線（ソースライン）５の線幅ｗよりも長い場合、平面視において画素電極７と信号線５との間に隙間が生じ、この隙間から光漏れが生じるおそれがある。本実施形態では、列方向に信号線５を介して隣り合う画素電極７，７間の領域を少なくとも含む領域に、補助容量線１５が形成されている。この補助容量線１５が遮光層として機能するので、画素電極７と信号線５との隙間からの光漏れを防ぐことができる。なお、補助容量線１５は、層間絶縁膜１３を介して半導体層１２と補助容量を形成する。

本実施形態では、列方向に隣り合う画素電極７，７間の領域を少なくとも含む領域に、補助容量線１５が形成されているが、補助容量線１５に代えて走査線（ゲートライン）４が形成されていても良い。なお、所望により形成される遮光層は、列方向または行方向に隣り合う画素電極７，７間の領域を含む領域に配置され得る。

（実施形態２）
実施形態２のＬＣＤは、実施形態１のＬＣＤと同様に、ＴＦＴ基板と、これに対向配置されたＣＦ基板と、両基板に挟まれた液晶層とを有する。本実施形態のＬＣＤは、ＴＦＴ基板を除いて、実施形態１とＬＣＤと同様の構造を有する。図１６は本実施形態のＴＦＴ基板上の一画素を拡大して示す平面図である。図１６においては、実施形態１のＴＦＴ基板の構成要素と実質的に同じ機能を有する構成要素を同じ参照符号で示し、その説明を省略する。

本実施形態のＴＦＴ基板において、列方向に延びる信号線５は、行方向に信号線５を介して隣り合う２つの画素電極７，７のうち信号線５により駆動される画素電極７側にずれて配置されている。図１６を参照しながら、具体的に説明する。例えば緑画素７Ｇは緑画素用ソースライン５Ｇおよび青画素用ソースライン５Ｂに平面視において挟まれている。緑画素用ソースライン５Ｇの一部は、緑画素７Ｇおよび赤画素７Ｒと平面視においてそれぞれ重畳している。ただし、緑画素用ソースライン５Ｇと緑画素７Ｇとが重畳する領域の幅Ｄ１は、緑画素用ソースライン５Ｇと赤画素７Ｒとが重畳する領域の幅Ｄ２よりも広い。言い換えれば、緑画素用ソースライン５Ｇと緑画素７Ｇとの間の容量Csd1は、緑画素用ソースライン５Ｇと赤画素７Ｒとの間の容量Csd2よりも大きい。

同様に、青画素用ソースライン５Ｂと青画素７Ｂとが重畳する領域の幅Ｄ１は、青画素用ソースライン５Ｂと緑画素７Ｇとが重畳する領域の幅Ｄ２よりも広い。言い換えれば、青画素用ソースライン５Ｂと青画素７Ｂとの間の容量Csd1は、青画素用ソースライン５Ｂと緑画素７Ｇとの間の容量Csd2よりも大きい。したがって、列方向に延びるソースライン５が行方向に隣接する２つの画素電極７，７の中間に配置された場合と比べると、寄生容量Csd1は増加するが、寄生容量Csd2は減少する。

本実施形態によれば、容量Csd2に起因する引き込み電位が減少するので、実施形態１よりも行毎の引き込み電位の差がさらに小さくなり、横縞の発生を抑えることができる。

（実施形態３）
実施形態２のＬＣＤは、行方向において、画素電極７とその画素電極７を駆動しないソースライン５とが重畳している。しかし、容量Csd2をできる限り減少させるには、画素電極とその画素電極を駆動しないソースラインとが重畳していないことが望ましい。図１７は本実施形態のＴＦＴ基板上の一画素を拡大して示す平面図である。図１７においては、実施形態１のＴＦＴ基板の構成要素と実質的に同じ機能を有する構成要素を同じ参照符号で示し、その説明を省略する。

本実施形態のＴＦＴ基板において、列方向に延びる信号線５は、行方向に信号線５を介して隣り合う２つの画素電極７，７のうち一方の画素電極と一部が重畳し、他方の画素電極７とは重畳していない。図１７を参照しながら、具体的に説明する。例えば、緑画素用ソースライン５Ｇは一部が緑画素７Ｇと平面視において重畳しているが、行方向に緑画素用ソースライン５Ｇを介して緑画素７Ｇと隣り合う赤画素７Ｒとは重畳していない。同様に、青画素用ソースライン５Ｂは一部が青画素７Ｂと平面視において重畳しているが、行方向に青画素用ソースライン５Ｂを介して青画素７Ｂと隣り合う緑画素７Ｇとは重畳していない。本実施形態によれば、実施形態１および２よりも、信号線５と画素電極７との間に生じる寄生容量Csd2をさらに減少させることができる。したがって、容量Csd2に起因する引き込み電位がさらに減少するので、実施形態１および２よりも行毎の引き込み電位の差がさらに小さくなり、横縞の発生をさらに抑えることができる。

本実施形態では、行方向だけでなく、列方向においても画素電極７と信号線５との間に隙間が生じ、この隙間から光漏れが生じるおそれがある。したがって、行方向に信号線５を介して隣り合う画素電極７，７間の領域を少なくとも含む領域に、遮光層を形成することが望ましい。

（実施形態４）
実施形態１〜３では、各画素（電極）７の形状が矩形であるが、各画素（電極）７の形状はこれに限定されない。図１８は画素電極７の変形例を模式的に示す平面図である。例えば図１８に示すように、画素電極７の形状が六角形であっても良い。

図１８に示す画素配列では、実施形態１〜３と同様に、赤画素７Ｒ、緑画素７Ｇおよび青画素７Ｂが行方向に周期的に配列されている。また信号線は蛇行して列方向に延び、走査線は蛇行して行方向に延びている。

（他の実施形態）
実施形態１〜４では、一行毎に略１．５画素ピッチだけ行方向にずれて同色の画素７が配列されたデルタ配列について説明した。しかし本発明の表示装置は、デルタ配列に限定されず、モザイク配列、スクエア配列であっても良い。例えば、奇数行目の画素に対して、同じ信号線により駆動される偶数行目の画素が、画素幅（行方向における画素ピッチ）の３／２の範囲内で行方向にずれた配列であって良い。

実施形態１〜４のＬＣＤは透過型だけでなく、反射型や透過反射両用型であっても良い。例えば、画素領域の一部を反射画素電極で形成することによって、透過反射両用型ＬＣＤが得られる。透過型ＬＣＤでは走査線４や補助容量線１５などにより有効画素面積が低下する。しかし走査線４や補助容量線１５などの形成領域に反射画素電極を形成することによって、有効画素面積が向上する。

画素電極７と信号線５との間のスイッチング制御を行うスイッチ素子はＴＦＴに限定されず、例えばＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor - Field Effect Transistor
）などの他の三端子素子でも良い。あるいは三端子素子に代えて、ＭＩＭ(Metal Insulator Metal) などの非線型二端子素子を用いることもできる。

本発明の表示装置は、ＬＣＤ、ＰＤＰ、無機または有機ＥＬ表示装置、ＬＥＤ表示装置、蛍光表示管、電界放出型表示装置、電気泳動表示装置、エレクトロクロミック表示装置などの各種の表示装置に利用することができる。例えば、パソコンのディスプレイ、携帯端末のディスプレイ、カラーテレビなどに利用することができる。

デルタ配列された画素を有するＬＣＤのＴＦＴ基板を模式的に示す平面図である。 図１に示すデルタ配列パネルにおけるソースラインと画素電極との間の容量を模式的に表した平面図である。 図２中の第２行目の緑画素７Ｇ２を中心とする画素配列の部分拡大図である。 図３中のＡ−Ｂ線断面を模式的に示す図である。 図３中のＣ−Ｄ線断面を模式的に示す図である。 ソースライン５から緑画素７Ｇへの電位の引き込みを示す平面図である。 本発明の表示装置における画素配列の模式的な平面図である。 図７中のＡ−Ｂ線断面図である。 比較例による画素配列の模式的な平面図である。 図９中のＡ−Ｂ線断面図である。 好ましい態様の表示装置における画素配列の模式的な平面図である。 図１１中のＣ−Ｄ線断面図である。 ＴＦＴ基板上の一画素を拡大して示す平面図である。 図１３中のＡ−Ｂ−Ｃ線断面図である。 図１３中のＤ−Ｅ線断面図である。 実施形態２のＴＦＴ基板上の一画素を拡大して示す平面図である。 実施形態３のＴＦＴ基板上の一画素を拡大して示す平面図である。 画素電極７の変形例を模式的に示す平面図である。

符号の説明

１ 表示部
２ ゲートドライバ
３ ソースドライバ
４ ゲートライン
４ａ ゲート電極
５ ソースライン（信号線）
５Ｒ 赤画素用ソースライン
５Ｇ 緑画素用ソースライン
５Ｂ 青画素用ソースライン
６ ＴＦＴ
７ 画素（電極）
７Ｒ 赤画素
７Ｇ 緑画素
７Ｂ 青画素
８ 絶縁膜
１０ ガラス基板
１１ ベースコート膜
１２ 半導体層
１３ ゲート絶縁膜
１４ 層間絶縁膜
１５ 補助容量線
１６ ドレイン電極
ＰＳ 画像信号
Csd1 画素電極とその画素電極を駆動するソースラインとの間の寄生容量
Csd2 画素電極とその画素電極を駆動しないソースラインとの間の寄生容量
Ｄ０ 列方向に隣接する画素電極間の距離
ｗ 信号線の幅
Ｄ１ 画素電極とその画素電極を駆動するソースラインとが重畳する領域の幅
Ｄ２ 画素電極とその画素電極を駆動しないソースラインとが重畳する領域の幅
ＣＨ１，ＣＨ２，ＣＨ３ コンタクトホール

Claims (13)

1. 蛇行して列方向に延び、画像信号がそれぞれ供給される複数の信号線と、前記複数の信号線を覆う絶縁膜と、前記絶縁膜上に形成され、前記複数の信号線から前記画像信号がそれぞれ入力される複数の画素電極とを有する表示装置であって、
   列方向に隣り合う前記画素電極間の距離は前記信号線の線幅以上の長さである表示装置。
2. 前記信号線は、行方向において、前記信号線から前記画像信号が入力される第１画素電極と前記絶縁膜を介した第１容量を形成し、かつ前記信号線を介して前記第１画素電極と行方向に隣り合う第２画素電極と前記絶縁膜を介した第２容量を形成しており、前記第１容量は前記第２容量よりも大きい、請求項１に記載の表示装置。
3. 前記信号線の一部は、行方向において、前記信号線から前記画像信号が入力される第１画素電極と平面視において重畳し、かつ前記信号線を介して前記第１画素電極と隣り合う第２画素電極と平面視において重畳しており、前記第１画素電極と前記信号線との重畳領域は、前記第２画素電極と前記信号線との重畳領域よりも面積が大きい、請求項１に記載の表示装置。
4. 平面視において、前記信号線の少なくとも一部は前記信号線から前記画像信号が入力される第１画素電極と重畳し、前記信号線は前記信号線を介して前記第１画素電極と隣り合う第２画素電極と重畳していない、請求項１に記載の表示装置。
5. 前記画素電極と前記信号線との間のスイッチング制御を行うスイッチ素子と、前記スイッチ素子を開閉制御するための走査信号が供給される走査線とをさらに有する、請求項１から４のいずれか１項に記載の表示装置。
6. 補助容量を形成するための補助容量線をさらに有する、請求項１から５のいずれか１項に記載の表示装置。
7. 前記走査線の形成領域は列方向に隣り合う前記画素電極間の領域を含む、請求項５に記載の表示装置。
8. 前記補助容量線の形成領域は列方向に隣り合う前記画素電極間の領域を含む、請求項６に記載の表示装置。
9. 前記走査線と同層に形成された遮光層をさらに有する、請求項５または７に記載の表示装置。
10. 配線および電極のいずれとも接触していない遮光層をさらに有する、請求項１から９のいずれか１項に記載の表示装置。
11. 前記走査線と接続されている遮光層をさらに有する、請求項５、７または９に記載の表示装置。
12. 前記補助容量線と接続されている遮光層をさらに有する、請求項６または８に記載の表示装置。
13. 補助容量を形成するための補助容量線と、前記補助容量線と接続されている遮光層とをさらに有する、請求項５、７または９に記載の表示装置。

Images