JP2005218262A - 昇降圧チョッパ装置 - Google Patents
昇降圧チョッパ装置 Download PDFInfo
- Publication number
- JP2005218262A JP2005218262A JP2004024416A JP2004024416A JP2005218262A JP 2005218262 A JP2005218262 A JP 2005218262A JP 2004024416 A JP2004024416 A JP 2004024416A JP 2004024416 A JP2004024416 A JP 2004024416A JP 2005218262 A JP2005218262 A JP 2005218262A
- Authority
- JP
- Japan
- Prior art keywords
- rectifier diode
- switching element
- winding
- diode
- chopper device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004804 winding Methods 0.000 claims abstract description 46
- 239000003990 capacitor Substances 0.000 claims abstract description 13
- 238000011084 recovery Methods 0.000 abstract description 15
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】 整流ダイオードに発生する逆回復電流を少なくすることで、逆回復電流による損失を無くし、ノイズ発生を少なくすることができる昇降圧チョッパ装置を提供する。
【解決手段】 タイミングｔ１３〜ｔ１５では、スイッチング素子Ｑ１がオンとなり、電流はＶin→Ｎ１（Ｔ１）→Ｑ１→Ｖinと流れている。次に、タイミングｔ１５で、スイッチング素子Ｑ１がオフすると、１次巻線Ｎ１（Ｔ１）に蓄えられたエネルギーは、整流ダイオードＤ１，Ｄ２を通って出力コンデンサＣ１に流れるが、整流ダイオードＤ２にはインダクタンスＬ２が接続されているので、スイッチング素子Ｑ１がオフした直後は、タイミングｔ１５〜ｔ１６のように、整流ダイオードＤ１を通って電流が流れる。
【選択図】 図１
【解決手段】 タイミングｔ１３〜ｔ１５では、スイッチング素子Ｑ１がオンとなり、電流はＶin→Ｎ１（Ｔ１）→Ｑ１→Ｖinと流れている。次に、タイミングｔ１５で、スイッチング素子Ｑ１がオフすると、１次巻線Ｎ１（Ｔ１）に蓄えられたエネルギーは、整流ダイオードＤ１，Ｄ２を通って出力コンデンサＣ１に流れるが、整流ダイオードＤ２にはインダクタンスＬ２が接続されているので、スイッチング素子Ｑ１がオフした直後は、タイミングｔ１５〜ｔ１６のように、整流ダイオードＤ１を通って電流が流れる。
【選択図】 図１
Description
本発明は、整流ダイオードの逆回復電流による損失を無くし、ノイズの発生を少なくすることができる高効率、低ノイズな昇降圧チョッパ装置に関する。
従来の昇降圧チョッパ装置としては、特許文献１に記載さてた「昇降圧チョッパ方式ＤＣ−ＤＣコンバ−タ」が知られている。
また、この種の昇降圧チョッパ装置としては、図５に示す回路が一例として知られている。
この昇降圧チョッパ装置１０１は、入力電源Ｖinのマイナス端子側にスイッチング素子Ｑ１（電界効果トランジスタ）のソースが接続され、スイッチング素子Ｑ１のドレインと入力電源Ｖinの他方のプラス端子側との間にチョークコイルＬ１が接続され、チョークコイルＬ１の両端に整流ダイオードＤ２と出力コンデンサＣ１を直列接続した整流回路が接続されている。
さらに、出力コンデンサＣ１の両端に負荷１３が接続されており、ＰＷＭ制御回路１５は出力コンデンサＣ１の出力電圧Ｖout を検出して出力電圧が所定の電圧になるようにスイッチング素子Ｑ１のゲートに入力するパルス信号のオンオフ期間を制御している。
ここで、図６に示す動作波形を参照して、この昇降圧チョッパ装置１０１の動作を説明する。
タイミングｔ１０２〜ｔ１０４では、スイッチング素子Ｑ１がオンしており、電流はＶｉｎ→Ｌ１→Ｑ１→Ｖｉｎと流れ、整流ダイオードＤ２には入力電圧Ｖｉｎ＋出力電圧Ｖｏｕｔの逆電圧が印加される。
次いで、タイミングｔ１０４〜ｔ１０５では、スイッチング素子Ｑ１がオフしており、電流はＬ１→Ｄ２→Ｃ１→Ｌ１と流れ、整流ダイオードＤ２は順方向バイアスとなる。
特開平５−３２８７１２公報
しかしながら、この種の従来の昇降圧チョッパ装置では、再び、スイッチング素子Ｑ１がオンすると、タイミングｔ１０５〜ｔ１０６では、整流ダイオードＤ２には順方向に電流が流れているところで、Ｖｉｎ＋Ｖｏｕｔ分の逆バイアス（逆電圧）が急激に印加されるので、スイッチング素子Ｑ１には大きな逆回復電流が流れる。この結果、スイッチング素子Ｑ１，整流ダイオードＤ２で損失が発生し、ノイズも大きくなるといった欠点があった。
本発明は、上記に鑑みてなされたもので、その目的としては、整流ダイオードに発生する逆回復電流を少なくすることで、逆回復電流による損失を無くし、ノイズ発生を少なくすることができる昇降圧チョッパ装置を提供することにある。
請求項１記載の発明は、上記課題を解決するため、入力電源の片側にスイッチング素子の片側が接続され、前記スイッチング素子の他方の片側と前記入力電源の他方の片側との間にチョークコイルが接続され、前記チョークコイルの両端に、整流ダイオードと出力コンデンサを直列接続した整流回路が接続された昇降圧チョッパ装置において、前記チョークコイルと疎結合された巻線を設け、前記整流ダイオードと直列に接続し、前記整流ダイオードと巻線との直列回路に並列にダイオードを接続したことを要旨とする。
請求項２記載の発明は、前記チョークコイルと結合された巻線を設け、前記整流ダイオードと直列に前記巻線とインダクタンスを接続し、前記整流ダイオードと巻線とインダクタンスとの直列回路に並列にダイオードを接続したことを要旨とする。
請求項３記載の発明は、上記課題を解決するため、前記チョークコイルと直列にインダクタンスを接続し、前記チョークコイルと結合された巻線を設け、前記整流ダイオードと直列に接続し、前記整流ダイオードと巻線との直列回路に並列にダイオードを接続したことを要旨とする。
本発明によれば、整流ダイオードの逆回復電流を非常に少なくできるので、逆回復電流による損失を低減でき、また、回復電流によるノイズの発生も少なくすることができる。
以下、本発明を実施するための最良の形態を図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る昇降圧チョッパ装置１１の構成を示す図である。
図１は、本発明の第１の実施の形態に係る昇降圧チョッパ装置１１の構成を示す図である。
この昇降圧チョッパ装置１１は、入力電源Ｖinのマイナス端子側にスイッチング素子Ｑ１（電界効果トランジスタ）のソースが接続され、スイッチング素子Ｑ１のドレインと入力電源Ｖinの他方のプラス端子側との間にトランスＴ１の１次巻線Ｎ１（請求項に示すチョークコイルに相当する）が接続され、トランスＴ１の１次巻線Ｎ１の両端に整流ダイオードＤ１と出力コンデンサＣ１を直列接続した整流回路が接続されている。
また、トランスＴ１の１次巻線Ｎ１と結合された２次巻線Ｎ２を設け、この整流ダイオードＤ１と並列に、２次巻線Ｎ２とインダクタンスＬ２と整流ダイオードＤ２との直列回路が接続されている。
さらに、出力コンデンサＣ１の両端に負荷１３が接続されており、ＰＷＭ制御回路１５は出力コンデンサＣ１の出力電圧Ｖout を検出して出力電圧が所定の電圧になるようにスイッチング素子Ｑ１のゲートに出力するパルス信号のオンオフ期間を制御している。
次に、図２に示す動作波形を参照して、昇降圧チョッパ装置１１の動作を説明する。
まず、ＰＷＭ制御回路１５は、負荷１３における出力電圧を検出しており、出力電圧が所定の電圧になるようにスイッチング素子Ｑ１のゲートにオンオフ期間を有するパルス信号を出力している。
ここで、タイミングｔ１３〜ｔ１５では、スイッチング素子Ｑ１がオンとなり、電流はＶin→Ｎ１（Ｔ１）→Ｑ１→Ｖinと流れている。
次に、タイミングｔ１５で、スイッチング素子Ｑ１がオフすると、１次巻線Ｎ１（Ｔ１）に蓄えられたエネルギーは、整流ダイオードＤ１，Ｄ２を通って出力コンデンサＣ１に流れるが、整流ダイオードＤ２にはインダクタンスＬ２が接続されているので、スイッチング素子Ｑ１がオフした直後は、タイミングｔ１５〜ｔ１６のように、整流ダイオードＤ１を通って電流が流れる。
このとき、１次巻線Ｎ１の端子間に発生する電圧は（Ｖout＋ＶF(D1)）であるので、２次巻線Ｎ２の端子間には、（Ｎ２巻数／Ｎ１巻数）×（Ｖout＋ＶF(D1)）の電圧が発生している。
従って、インダクタンスＬ２に流れる電流ＩL2(t)は、
ＩL2(t)＝［（Ｎ２巻数／Ｎ１巻数）×（Ｖout＋ＶF(D1)）＋ＶF(D２) ］・ｔ／Ｌ２
で増加し、整流ダイオードＤ１の電流は、その分減少していく。整流ダイオードＤ１の電流がなくなると、１次巻線Ｎ１に蓄えられた電流が全て、整流ダイオードＤ２の方に流れるようになり、整流ダイオードＤ１に生じる電圧は、
ＩL2(t)＝［（Ｎ２巻数／Ｎ１巻数）×（Ｖout＋ＶF(D1)）＋ＶF(D２) ］・ｔ／Ｌ２
で増加し、整流ダイオードＤ１の電流は、その分減少していく。整流ダイオードＤ１の電流がなくなると、１次巻線Ｎ１に蓄えられた電流が全て、整流ダイオードＤ２の方に流れるようになり、整流ダイオードＤ１に生じる電圧は、
の逆バイアスとなる。
次いで、タイミングｔ１７〜ｔ１９のように、スイッチング素子Ｑ１が再びオンするときは、この状態なので、整流ダイオードＤ１は、逆バイアス状態であるので逆回復電流は流れない。
また、整流ダイオードＤ２にはインダクタンスＬ２が直列に接続されているので、スイッチング素子Ｑ１がオンすると、１次巻線Ｎ１にはＶinの電圧が印加されるので、２次巻線Ｎ２には、（Ｎ２巻数／Ｎ１巻数）・Ｖinの電圧が発生する。
また、インダクタンスＬ２に電流が流れているので、整流ダイオードＤ２は順バイアス電流が流れている。
従って、インダクタンスＬ２の電流ＩL2(t)は、
ＩL2(t)＝（Ｖout＋ＶF(D2) ＋（Ｎ２巻数／Ｎ１巻数）・Ｖin）・ｔ／Ｌ２
で減少していくので、逆回復電流は少ない。
ＩL2(t)＝（Ｖout＋ＶF(D2) ＋（Ｎ２巻数／Ｎ１巻数）・Ｖin）・ｔ／Ｌ２
で減少していくので、逆回復電流は少ない。
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る昇降圧チョッパ装置２１の構成を示す図である。図３に示す昇降圧チョッパ装置２１の構成は、図１に示す昇降圧チョッパ装置１１の構成を変形したものであり、その基本構成についての詳細な説明を省略する。
図３は、本発明の第２の実施の形態に係る昇降圧チョッパ装置２１の構成を示す図である。図３に示す昇降圧チョッパ装置２１の構成は、図１に示す昇降圧チョッパ装置１１の構成を変形したものであり、その基本構成についての詳細な説明を省略する。
この昇降圧チョッパ装置２１の特徴は、図１に示すインダクタンスＬ２をトランスＴ１と疎結合にすることで、トランスＴ１内にインダクタンスＬ２を取り入れたことにある。
次に、図２に示す動作波形を参照して、昇降圧チョッパ装置２１の動作を説明する。
まず、ＰＷＭ制御回路１５は、負荷１３における出力電圧を検出しており、出力電圧が所定の電圧になるようにスイッチング素子Ｑ１のゲートにオンオフ期間を有するパルス信号を出力している。
ここで、タイミングｔ１３〜ｔ１５では、スイッチング素子Ｑ１がオンとなり、電流はＶin→Ｎ１（Ｔ１）→Ｑ１→Ｖinと流れている。
次に、タイミングｔ１５で、スイッチング素子Ｑ１がオフすると、１次巻線Ｎ１（Ｔ１）に蓄えられたエネルギーは、整流ダイオードＤ１，Ｄ２を通って出力コンデンサＣ１に流れるが、整流ダイオードＤ２にはトランスＴ１の２次巻線N２が接続されているので、スイッチング素子Ｑ１がオフした直後は、タイミングｔ１５〜ｔ１６のように、整流ダイオードＤ１を通って電流が流れる。
このとき、１次巻線Ｎ１の端子間に発生する電圧は（Ｖout＋ＶF(D1)）であるので、２次巻線Ｎ２の端子間には、（Ｎ２巻数／Ｎ１巻数）×（Ｖout＋ＶF(D1)）の電圧が発生している。
従って、トランスＴ１の２次巻線N２に流れる電流ＩL2(t)は、
ＩＮ2(t)＝［（Ｎ２巻数／Ｎ１巻数）×（Ｖout＋ＶF(D1)）＋ＶF(D２) ］
・ｔ／（Ｎ２のリーケージインダクタンス値）
で増加し、整流ダイオードＤ１の電流は、その分減少していく。整流ダイオードＤ１の電流がなくなると、１次巻線Ｎ１に蓄えられた電流が全て、整流ダイオードＤ２の方に流れるようになり、整流ダイオードＤ１に生じる電圧は、
（Ｎ２巻数／（Ｎ２巻数＋Ｎ１巻数））×（Ｖout＋ＶF(D２)）−ＶF(D２)
の逆バイアスとなる。
ＩＮ2(t)＝［（Ｎ２巻数／Ｎ１巻数）×（Ｖout＋ＶF(D1)）＋ＶF(D２) ］
・ｔ／（Ｎ２のリーケージインダクタンス値）
で増加し、整流ダイオードＤ１の電流は、その分減少していく。整流ダイオードＤ１の電流がなくなると、１次巻線Ｎ１に蓄えられた電流が全て、整流ダイオードＤ２の方に流れるようになり、整流ダイオードＤ１に生じる電圧は、
（Ｎ２巻数／（Ｎ２巻数＋Ｎ１巻数））×（Ｖout＋ＶF(D２)）−ＶF(D２)
の逆バイアスとなる。
次いで、タイミングｔ１７〜ｔ１９のように、スイッチング素子Ｑ１が再びオンするときは、この状態なので、整流ダイオードＤ１は、逆バイアス状態であるので逆回復電流は流れない。
また、整流ダイオードＤ２にはトランスＴ１の２次巻線N２が直列に接続されているので、スイッチング素子Ｑ１がオンすると、１次巻線Ｎ１にはＶinの電圧が印加されるので、２次巻線Ｎ２には、（Ｎ２巻数／Ｎ１巻数）・Ｖinの電圧が発生する。
また、トランスＴ１の２次巻線N２に電流が流れているので、整流ダイオードＤ２は順バイアス電流が流れている。従って、トランスＴ１の２次巻線N２の電流ＩＮ2(t)は、
ＩＮ2(t)＝（Ｖout＋ＶF(D2) ＋（Ｎ２巻数／Ｎ１巻数）・Ｖin） ・ｔ／（Ｎ２のリーケージインダクタンス値）
で減少していくので、逆回復電流は少ない。
ＩＮ2(t)＝（Ｖout＋ＶF(D2) ＋（Ｎ２巻数／Ｎ１巻数）・Ｖin） ・ｔ／（Ｎ２のリーケージインダクタンス値）
で減少していくので、逆回復電流は少ない。
（第３の実施の形態）
図４は、本発明の第３の実施の形態に係る昇降圧チョッパ装置３１の構成を示す図である。図４に示す昇降圧チョッパ装置３１の構成は、図１に示す昇降圧チョッパ装置１１の構成を変形したものであり、その基本構成についての詳細な説明を省略する。
図４は、本発明の第３の実施の形態に係る昇降圧チョッパ装置３１の構成を示す図である。図４に示す昇降圧チョッパ装置３１の構成は、図１に示す昇降圧チョッパ装置１１の構成を変形したものであり、その基本構成についての詳細な説明を省略する。
この昇降圧チョッパ装置３１の特徴は、図１に示すインダクタンスＬ２を削除し、図４に示すように、トランスＴ１の１次巻線Ｎ１と直列に接続したことにある。
次に、図２に示す動作波形を参照して、昇降圧チョッパ装置３１の動作を説明する。
ここで、タイミングｔ１３〜ｔ１５では、スイッチング素子Ｑ１がオンしており、電流はＶin→Ｌ２→Ｎ１（Ｔ１）→Ｑ１→Ｖinと流れている。
次に、タイミングｔ１５で、スイッチング素子Ｑ１がオフすると、１次巻線Ｎ１（Ｔ１）とインダクタンスＬ２に蓄えられたエネルギーは、整流ダイオードＤ１，Ｄ２を通って出力コンデンサＣ１に流れるが、整流ダイオードＤ２には１次巻線Ｎ１と結合した２次巻線Ｎ２が接続されているので、スイッチング素子Ｑ１がオフした直後は整流ダイオードＤ１を通って電流が流れる。
このとき、１次巻線Ｎ１の端子間の電圧は０（Ｖ）であるので、２次巻線Ｎ２の端子間も０（Ｖ）である。
従って、タイミングｔ１５〜ｔ１６では、整流ダイオードＤ１に流れる電流ＩD1(t)は、
ＩD1(t)＝（Ｖout＋ＶF(D1)）・ｔ／Ｌ２
で減少し、整流ダイオードＤ２の電流はその分増加していく。整流ダイオードＤ１の電流がなくなると、１次巻線Ｎ１，インダクタンスＬ２に蓄えられた電流が全て、整流ダイオードＤ２の方に流れるようになり、整流ダイオードＤ１の電圧は、
ＩD1(t)＝（Ｖout＋ＶF(D1)）・ｔ／Ｌ２
で減少し、整流ダイオードＤ２の電流はその分増加していく。整流ダイオードＤ１の電流がなくなると、１次巻線Ｎ１，インダクタンスＬ２に蓄えられた電流が全て、整流ダイオードＤ２の方に流れるようになり、整流ダイオードＤ１の電圧は、
の逆バイアスとなる。
次に、タイミングｔ１７〜ｔ１９で、スイッチング素子Ｑ１が再びオンするときは、この状態なので、整流ダイオードＤ１は逆バイアス状態であるので逆回復電流は流れない。
また、整流ダイオードＤ２にはトランスＴ１の２次巻線Ｎ２が接続されていて、２次巻線Ｎ２と結合している１次巻線Ｎ１にインダクタンスＬ２が直列に接続されているので、スイッチング素子Ｑ１がオンすると、２次巻線Ｎ２には（Ｖin＋Ｖout＋ＶF(D2)）の電圧が印加されるので、１次巻線Ｎ１には、（Ｎ１巻数／Ｎ２巻数）・（Ｖin＋Ｖout＋ＶF(D2)）の電圧が発生する。
従って、整流ダイオードＤ２の電流ＩD2(t)は、
ＩD2(t)＝（Ｎ１巻数／Ｎ２巻数）・（Ｖin＋Ｖout＋ＶF(D2)）・ｔ／Ｌ２
で減少していくので、逆回復電流は少ない。
ＩD2(t)＝（Ｎ１巻数／Ｎ２巻数）・（Ｖin＋Ｖout＋ＶF(D2)）・ｔ／Ｌ２
で減少していくので、逆回復電流は少ない。
１１，２１，３１ 昇降圧チョッパ装置
１３ 負荷
１５ ＰＷＭ制御回路
Ｃ１ 出力コンデンサ
Ｄ１，Ｄ２ 整流ダイオード
Ｌ２ インダクタンス
Ｑ１ スイッチング素子
Ｔ１ トランス
Ｖin 入力電源（入力電圧）
ＶOUT 出力電圧
ＶF(D1) 整流ダイオードＤ１の順方向電圧
ＶF(D2) 整流ダイオードＤ２の順方向電圧
ｔ 時間
Ｌ２ インダクタンスＬ２のインダクタンス値
１３ 負荷
１５ ＰＷＭ制御回路
Ｃ１ 出力コンデンサ
Ｄ１，Ｄ２ 整流ダイオード
Ｌ２ インダクタンス
Ｑ１ スイッチング素子
Ｔ１ トランス
Ｖin 入力電源（入力電圧）
ＶOUT 出力電圧
ＶF(D1) 整流ダイオードＤ１の順方向電圧
ＶF(D2) 整流ダイオードＤ２の順方向電圧
ｔ 時間
Ｌ２ インダクタンスＬ２のインダクタンス値
Claims (3)
- 入力電源の片側にスイッチング素子の片側が接続され、前記スイッチング素子の他方の片側と前記入力電源の他方の片側との間にチョークコイルが接続され、前記チョークコイルの両端に、整流ダイオードと出力コンデンサを直列接続した整流回路が接続された昇降圧チョッパ装置において、
前記チョークコイルと疎結合された巻線を設け、前記整流ダイオードと直列に接続し、
前記整流ダイオードと巻線との直列回路に並列にダイオードを接続したことを特徴とする昇降圧チョッパ装置。 - 前記チョークコイルと結合された巻線を設け、前記整流ダイオードと直列に前記巻線とインダクタンスを接続し、
前記整流ダイオードと巻線とインダクタンスとの直列回路に並列にダイオードを接続したことを特徴とする請求項１記載の昇降圧チョッパ装置。 - 前記チョークコイルと直列にインダクタンスを接続し、
前記チョークコイルと結合された巻線を設け、前記整流ダイオードと直列に接続し、前記整流ダイオードと巻線との直列回路に並列にダイオードを接続したことを特徴とする請求項１記載の昇降圧チョッパ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004024416A JP2005218262A (ja) | 2004-01-30 | 2004-01-30 | 昇降圧チョッパ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004024416A JP2005218262A (ja) | 2004-01-30 | 2004-01-30 | 昇降圧チョッパ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005218262A true JP2005218262A (ja) | 2005-08-11 |
Family
ID=34907106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004024416A Pending JP2005218262A (ja) | 2004-01-30 | 2004-01-30 | 昇降圧チョッパ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005218262A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5971607B1 (ja) * | 2015-04-27 | 2016-08-17 | パナソニックＩｐマネジメント株式会社 | 電源回路 |
| CN114070048A (zh) * | 2020-07-31 | 2022-02-18 | 中兴通讯股份有限公司 | 非隔离软开关电路 |
-
2004
- 2004-01-30 JP JP2004024416A patent/JP2005218262A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5971607B1 (ja) * | 2015-04-27 | 2016-08-17 | パナソニックＩｐマネジメント株式会社 | 電源回路 |
| CN114070048A (zh) * | 2020-07-31 | 2022-02-18 | 中兴通讯股份有限公司 | 非隔离软开关电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102342007B (zh) | 用于功率转换器的控制器 | |
| JP6559081B2 (ja) | 電力変換装置 | |
| EP2421137A1 (en) | Switching power supply unit | |
| JP4229202B1 (ja) | 多出力スイッチング電源装置 | |
| CN101257257A (zh) | 离线同步切换调节器 | |
| JP2017051082A (ja) | 双方向ｄｃ／ｄｃコンバータ | |
| JP2009284667A (ja) | 電源装置、および、その制御方法ならびに半導体装置 | |
| JP2010154706A (ja) | スイッチングレギュレータの制御回路、方法、およびそれらを用いたスイッチングレギュレータ | |
| EP1879284A3 (en) | DC-DC converter and power supply apparatus | |
| JP2009022092A (ja) | 多出力電源回路 | |
| JP5217535B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US20140197809A1 (en) | Switching regulator including charge pump | |
| US20210006244A1 (en) | Drive circuit | |
| CN103997193A (zh) | 整流电路及电源电路 | |
| JP5584092B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2005218262A (ja) | 昇降圧チョッパ装置 | |
| KR20130083538A (ko) | 전원 장치 및 전원 회로 | |
| JP2005080406A (ja) | 降圧チョッパ装置 | |
| JP2016185045A (ja) | 電力変換装置 | |
| US20140185329A1 (en) | Power supply apparatus | |
| WO2020067051A1 (ja) | 電源装置 | |
| JP2018157728A (ja) | スイッチング制御装置 | |
| JP2009303357A (ja) | 同期整流回路 | |
| JP4753826B2 (ja) | 多出力電源装置 | |
| JP4522957B2 (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061129 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090721 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A977 | Report on retrieval |
Effective date: 20090723 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A02 | Decision of refusal |
Effective date: 20091117 Free format text: JAPANESE INTERMEDIATE CODE: A02 |