JP2005294754A - 電子ビーム描画装置、電子ビーム描画方法、電子ビーム描画プログラム及び直接描画方式を用いた半導体装置の製造方法 - Google Patents

Abstract

【課題】 直接描画方式で複数のロットを効率良く処理可能な電子ビーム描画装置を提供する。
【解決手段】 複数のアパーチャマスクを管理するアパーチャ管理手段９１と、対応したアパーチャマスクをそれぞれ用いる複数のロットの処理要求を取得する要求取得手段２１と、複数のロットのそれぞれに関する処理手順を格納する処理手順記憶部６２と、処理手順に基づいてそれぞれのロットに対応したアパーチャマスクを用いてロットを処理するのに必要な処理時間をそれぞれ算出する処理時間算出手段２２と、処理時間に基づいて複数のロットの処理順序を決定する処理順序決定手段２３と、処理順序に従いアパーチャマスクを用いて複数のロットをそれぞれ処理する描画手段９２とを備える。
【選択図】 図１

Description

本発明は、直接描画技術に関し、特に、直接描画に用いる電子ビーム（ＥＢ）描画装置、ＥＢ描画方法、ＥＢ描画プログラム及び直接描画方式を用いた半導体装置の製造方法に関する。

これまでの半導体デバイス製造の主流は、ＤＲＡＭなどの単一製品を大量製造する形式であり、チップを大量生産することで、フォトリソグラフィ工程で用いるマスクのコストを吸収できた。しかし、近年では生産の主流がＤＲＡＭ等の大量少品種型から、ＡＳＩＣ等の多品種小量ロット型に変わってきているために、マスクを用いた従来のフォトリソグラフィ方式から、ＥＢ描画装置による直接描画方式への転換がなされている。

ＥＢ描画装置を用いた直接描画方式では、スループットを向上させるために、キャラクタプロジェクション（ＣＰ）描画方式が用いられている。ＣＰ描画方式は、繰り返し使用される図形パターンが「キャラクタパターン」として作製されたＣＰアパーチャと呼ばれる穴開きマスクを用いて、複数のキャラクタパターンを一括して半導体ウェーハ上に描画する規則である。ＣＰ描画方式によれば、一括して描画することで、ショット数を削減し、スループットを向上させることができる（例えば、特許文献１参照。）。

しかしながら、ＣＰ描画方式において、多品種小量ロット型の製造を行う場合、現状では製品毎にキャラクタパターンを作製しているため、処理対象となる複数のロット毎にＣＰアパーチャを頻繁に交換する必要がある。このため、ＣＰアパーチャの交換時間や、ＣＰアパーチャの交換に伴って行われるビーム調整時間が必要となり、ＥＢ描画装置の稼働率が低下する場合がある。ハードウェア性能による大幅な処理能力が望めない現状では、複数のロットに対する処理（描画）順序のなるべく無駄のない生産スケジューリングを組むことが求められている。
特開２００１−１０２２９５号公報

本発明は、直接描画方式で複数のロットを効率良く処理可能なＥＢ描画装置、ＥＢ描画方法、ＥＢ描画プログラム及び直接描画方式を用いた半導体装置の製造方法を提供することを目的とする。

本発明の第１の特徴は、（イ）複数のアパーチャマスクを管理するアパーチャ管理手段と、（ロ）対応したアパーチャマスクをそれぞれ用いる複数のロットの処理要求を取得する要求取得手段と、（ハ）複数のロットのそれぞれに関する処理手順を格納する処理手順記憶部と、（ニ）処理手順に基づいてそれぞれのロットに対応したアパーチャマスクを用いてロットを処理するのに必要な処理時間をそれぞれ算出する処理時間算出手段と、（ホ）処理時間に基づいて複数のロットの処理順序を決定する処理順序決定手段と、（ヘ）処理順序に従いアパーチャマスクを用いて複数のロットをそれぞれ処理する描画手段とを備える電子ビーム描画装置であることを要旨とする。

本発明の第２の特徴は、（イ）要求取得手段が複数のロットの処理要求を取得する手順と、（ロ）処理時間算出手段が複数のロットのそれぞれに関する処理手順に基づいてそれぞれのロットに対応したアパーチャマスクを用いてロットを処理するのに必要な処理時間をそれぞれ算出する手順と、（ハ）処理順序決定手段が処理時間に基づいて複数のロットの処理順序を決定する手順と、（ニ）描画手段が処理順序に従いアパーチャマスクを用いて複数のロットをそれぞれ処理する手順とを含む電子ビーム描画方法であることを要旨とする。

本発明の第３の特徴は、コンピュータに、（イ）複数のロットの処理要求を要求取得手段により取得する手順と、（ロ）処理手順記憶部に格納された複数のロットのそれぞれに関する処理手順に基づいて、それぞれのロットに対応したアパーチャマスクを用いてロットを処理するのに必要な処理時間を処理時間算出手段によりそれぞれ算出する手順と、（ハ）処理時間に基づいて複数のロットの処理順序を処理順序決定手段により決定する手順と、（ニ）処理順序に従いアパーチャマスクを用いて複数のロットを描画手段によりそれぞれ処理する手順とを実行させる電子ビーム描画プログラムであることを要旨とする。

本発明の第４の特徴は、（イ）複数のロットのそれぞれのデバイスパターンのレイアウトデータを製造工程の各段階に対応した層毎に生成する工程と、（ロ）データ変換手段が複数のロットのそれぞれのレイアウトデータを描画データに変換する工程と、（ハ）要求取得手段がデバイスパターンの各層のパターンが描画される半導体ウェーハの複数のロットの処理要求を取得する工程と、（ニ）処理時間算出手段が複数のロットのそれぞれに関する処理手順に基づいてそれぞれのロットに対応したアパーチャマスクを用いて複数のロットをそれぞれ処理するのに必要な処理時間をそれぞれ算出し、処理順序決定手段が処理時間に基づいて複数のロットの処理順序を決定する工程と、（ホ）処理順序に従い、描画手段が描画データに基づいて対応したアパーチャマスクを用いて複数のロットのそれぞれの半導体ウェーハ上に順に描画することにより、複数のロットのそれぞれについて半導体ウェーハ上にデバイスパターンの各層のパターンを各段階に対応して順に処理する工程とを含む直接描画方式を用いた半導体装置の製造方法であることを要旨とする。

本発明によれば、直接描画方式で複数のロットを効率良く処理可能なＥＢ描画装置、ＥＢ描画方法、ＥＢ描画プログラム及び直接描画方式を用いた半導体装置の製造方法を提供することができる。

以下、本発明の実施の形態を説明する。図面の記載において同一或いは類似部分には同一或いは類似な符号を付している。

本発明の実施の形態に係る電子ビーム（ＥＢ）描画装置は、図１に示すように、設計データ記憶装置１０、アパーチャ情報記憶装置３、データ変換手段４、描画データ記憶装置５、管理用データ記憶装置６、スケジュール管理装置（ＣＰＵ）２、入力装置７、出力装置８、主記憶装置１１、アパーチャ管理手段９１、及び描画手段９２を備える。

アパーチャ情報記憶装置３は、アパーチャ管理手段９１により管理され、描画手段９２に搭載するためのＣＰアパーチャに関する情報（以下、「アパーチャ情報」という。）を格納する。「アパーチャ情報」とは、ＣＰアパーチャに作製されたキャラクタパターンを描画手段９２により半導体ウェーハ上に描画する場合の描画時間、及びＣＰアパーチャの使用頻度等の情報を含む。アパーチャ情報は、ＣＰアパーチャの種類ごとにセル名や固有のＩＤにより管理される。

アパーチャ管理手段９１により管理される複数のＣＰアパーチャはそれぞれ、描画対象となる半導体ウェーハ上に描画可能な複数のキャラクタパターンが形成されたマスクである。図１に示したＥＢ描画装置において、描画対象となる半導体ウェーハ上に、描画手段９２により直接描画方式でＣＰアパーチャの複数のキャラクタパターンが一括して描画される。ＣＰアパーチャとしては、例えば画像処理用ＬＳＩ、無線用ＬＳＩ及び音声処理用ＬＳＩ等のアプリケーション毎の製品群毎に用意されていても良い。また、ＣＰアパーチャは、例えば各アプリケーション毎に必要な機能ブロックを構成する固有のキャラクタパターン群、及び汎用的に使用される基本的な論理素子及びメモリや入出力（Ｉ／Ｏ）を構成するキャラクタパターン群を含んでも良い。また、ＣＰアパーチャは、例えば０．１８μｍルール、０．２５μｍルール、０．１μｍルール等のデバイス・ルール毎に用意しても良い。また、ＣＰアパーチャは、例えばトランジスタの素子領域層、ゲート層、コンタクトホール層、配線層等のデバイスのレイヤー毎に用意しても良い。また、複数のＣＰアパーチャは、例えば、最大ビームサイズが５μｍ、２μｍ、１μｍ等の、描画条件毎に用意しても良い。

設計データ記憶装置１０は、半導体ウェーハ上に形成されるＬＳＩパターンの設計データを格納する。データ変換手段４は、設計データ記憶装置１０に格納された設計データを描画データに変換する。データ変換手段４は、更にアパーチャ情報記憶装置３に格納されたアパーチャ情報に含まれる描画時間及びＣＰアパーチャの使用頻度等に基づいて、描画データのパターンを描画するのに最適な複数のＣＰアパーチャに関するアパーチャ情報をそれぞれ抽出する。描画データ記憶装置５は、データ変換手段４により生成された描画データ、及び描画データのパターンを描画するのに最適な複数のＣＰアパーチャに関するアパーチャ情報を格納する。

管理用データ記憶装置６は、要求記憶部６１、処理手順記憶部６２、スケジュール規則記憶部６３、管理用パラメータ記憶部６５、及び処理順序記憶部６６を備える。要求記憶部６１は、ＣＰＵ２の要求取得手段２１により取得されるロットの処理要求を格納する。ロットとは、一定期間内で描画手段９２により処理（描画）される半導体ウェーハの集まりを意味する。複数のロットは、互いに処理時間、描画に最適なＣＰアパーチャ、優先度、処理手順等がそれぞれ異なる。また、要求記憶部６１は、ロットをジョブとして登録する待ち行列リスト及び事象リストを含むジョブショップを格納する。

処理手順記憶部６２は、ロットの処理手順をロット毎に格納する。処理手順は、ロットの処理に用いるＣＰアパーチャの種類、ロットの優先度及びロットの描画条件等を含む。描画条件は、描画手段９２における主偏向領域サイズ、副偏向領域サイズ、レジストの描画量、多重描画回数、所望の描画精度、ビームサイズ、及びステージ駆動方法等のパラメータを含む。なお、ロットの優先度は、要求取得手段２１により取得され、要求記憶部６１に格納されるロットの処理要求に含まれていても良い。

スケジュール規則記憶部６３は、処理要求された複数のロットの処理順序を決定するためのスケジュール規則を格納する。スケジュール規則は、使用者等により入力装置７を介して任意に設定可能である。ここで、スケジュール規則としては、例えばディスパッチングルールと呼ばれる優先規則が使用可能である。ディスパッチングルールは、その特徴によって、例えば固定的規則と動的規則、段取り時間を考慮する規則（以下、「段取り規則」という。）等に分類できる。固定的規則は、ロットの進捗状況や要求記憶部６１内のジョブショップの状況と無関係にロット間の優先順位を定める規則である。更に、固定的規則は、生産指示が早く出されたロットを優先するショップ先着順規則、納期が最も早いロットを優先する最早納期規則、加工が行われるＥＢ描画装置に最も早く到着したロットを優先する先着順規則（ＦＩＦＯ規則）、加工が行われるＥＢ描画装置での作業時間が最小のロットを優先する最小作業時間規則（ＳＰＴ規則）を含む。また、処理手順記憶部６３に格納された処理手順に予め含まれる優先度が高いロットを優先する優先度指定規則も含まれる。

また、動的規則は、ロットの進捗状況やショップの状況に応じてロット間の優先順位を定めるものである。例えば、待ち行列の長いＥＢ描画装置で加工が行われたため進捗が遅れたロットは、順調に進捗しているロットより高い優先順位が与えられることが望ましい。更に、動的規則は、納期までの余裕（スラック）が最小のロットを優先する最小スラック規則、予定された作業のうち今後行わねばならない作業の所要時間が最大のロットを優先する最大残り作業量規則次の規則（ＭＷＫＲ規則）、及び今後行わねばならない作業の所要時間が最小のロットを優先する最小残り作業量規則（ＬＷＫＲ規則）を含む。また、リソグラフィ工程を経て、次層のＥＢ描画処理に再到着する時間を予測し、事前に必要なアパーチャに交換しておく再投入ロット予測規則も含まれる。

段取り規則は、段取り時間がＥＢ描画装置加工時間に比べて大きく、ロットサイズが可変である場合やそのＥＢ描画装置で処理するロットの順序によって段取り時間の長さが変わる場合に用いられる。更に、段取り規則は、段取り時間と作業時間の和が最小のロットを優先する修正最小作業時間規則、及び仕掛品在庫量が基準量に達した場合に現在生産中の品種から仕掛品在庫最小の品種に切り替える最小仕掛品在庫量規則を含む。修正最小作業時間規則は、同一の段取りで作業が行われる場合は段取り時間を０として扱うので、同一の段取りを要するロットの優先される可能性が高くなる。修正最小作業時間規則としては、アパーチャ交換時間を段取り時間として、アパーチャの交換回数が最小となるように処理順序を並び替えるアパーチャ最小交換規則も含まれる。更に、段取り規則には、ビーム調整時間等の予定時間を段取り時間として考慮して、予定時間を予め割り当てて、ロットの処理がビーム調整時間と重複しないようにロットを並べる時間指定規則も含まれる。ここで、「予定時間」は、例えば使用者により任意に指定された時間や、描画手段９２に対して行われる定期的なビーム調整の時間を含む。

管理用パラメータ記憶部６５は、描画手段９２に対して行われた前回のビーム調整からの経過時間、描画手段９２のビーム精度、及び予定時間等の管理用パラメータを格納する。定期的なビーム調整は、前回のビーム調整時間からの経過時間に基づいて予定される。

ＣＰＵ２は、要求取得手段２１、処理時間算出手段２２、処理順序決定手段２３、及び描画制御手段２４を備える。要求取得手段２１は、使用者から入力装置７を介して入力される、対応したＣＰアパーチャをそれぞれ用いる複数のロットの処理要求を取得する。複数のロットの処理要求は、図示を省略したホストコンピュータから入力されても良い。

処理時間算出手段２２は、要求取得手段２１により取得されたロットの処理要求を読み込んで、処理手順記憶部６２に格納された処理手順、及び描画データ記憶装置５に格納されている描画データ等に基づいて、それぞれのロットに対応したＣＰアパーチャを用いて複数のロットをそれぞれ処理するのに必要な処理時間を算出する。ここで、処理時間としては、描画手段９２に現在搭載されているＣＰアパーチャを用いてロットを処理するのに必要な処理時間、ＣＰアパーチャの交換時間、ビーム調整時間、及び交換可能なＣＰアパーチャを用いてロットを処理するのに必要な処理時間を含む。

処理順序決定手段２３は、スケジュール規則記憶部６３に格納されたスケジュール規則、要求記憶部６１に格納されたロットの処理要求、処理手順記憶部６２に格納された処理手順、処理時間算出手段２２により算出された処理時間、及び描画データ記憶装置５に格納されたアパーチャ情報に基づいて、シミュレーションを行い、処理要求された複数のロットに対して、ＣＰアパーチャ交換やビーム調整が必要であれば、ＣＰアパーチャ交換時間やビーム調整時間を組み込んで処理順序を決定する。

処理順序決定手段２３によるシミュレーションとしては、例えばディスパッチングルールを用いて、装置、機械、作業社の生産要素の前に生じている加工対象の待ち行列のなかからひとつを選び出し、加工を行うという手続きを繰り返してスケジューリングを行う方法が使用可能である。シミュレーションには、現在から未来に向かって計算を行うフォワード・シミュレーションと、未来から過去を逆算するバックワード・シミュレーションがある。実施の形態では、状態変化を引き起こす現象が生じた時刻のみを取り上げてジョブショップの変化が示すイベント駆動型シミュレーションを使用した。また、バックワード・シミュレーションを用いて、すべてのロットを構成する各作業の理想的な開始時刻を求め、その開始時刻によって各作業の優先順位を決める方法であるハイブリッド・シミュレーションを使用する。

処理順序決定手段２３は、例えば図２に示すように、初期状態作成部２３０ａ、ロット登録部２３０ｂ、クロックタイム更新部２３０ｃ、状態変更部２３０ｄ、規則判断部２３１及び処理順序決定部２３０を備える。初期状態作成部２３０ａは、図１に示した要求取得手段２１により取得されたロットの処理要求を読み込んで、処理要求されたロットをジョブとして、要求記憶部６１のジョブショップに登録することにより、ジョブショップの初期状態を作成する。ジョブショップ中のすべてのロットは、待ち行列中、現在加工中、及び搬送中のいずれかである。待ち行列中のロットは、ジョブショップ中の待ち行列リストに登録される。現在加工中のロットは、ジョブショップ中の事象リストのなかに終了事象のロットとして登録される。搬送中のロットは、到着予想時刻が算出され、やはり事象リストに終了事象のロットとして登録される。

図２に示したロット登録部２３０ｂは、図１に示した要求取得手段２１により取得された、外部からの到着が予定されるロットをジョブショップに登録する。外部から到着予定のロットは、到着予定時刻が算出され、到着事象のロットとして事象リストに登録される。外部から到着予定のロットは、シミュレーション開始時にすべて予定を決定してまとめて登録する方法、定期的に登録する方法、又はランダムに時刻を選択して登録する方法等が用いられる。

図２に示したクロックタイム更新部２３０ｃは、クロックタイムを事象リストの最早発生時刻まで進め、クロックタイムがシミュレーション終了時刻を超えているかどうか判断する。なお、複数の事象が同一時刻に発生することが生じうるが、その場合はクロックタイムを更新せずに処理が繰り返されるため、逐次事象の処理を行っても支障は生じない。

状態変更部２３０ｄは、到着したロットのデータを対応するＥＢ描画装置の待ち行列リストに記載する。ＥＢ描画装置が遊休状態にある場合は、待ち行列リストにはそのロットのみが記載されることになるから、そのロットはＥＢ描画装置に割り付けられる。更に、クロックタイムにそのロットの作業時間を加算し、終了事象の発生時刻としてロットを事象リストに再び記入する。一方、ＥＢ描画装置が遊休状態でない場合には、待ち行列の長さはこの到着によって１つ増加する。

更に、状態変後部２３０ｄは、終了した事象がそのロットの最終作業であれば、生産リードタイム、納期遅れなどの統計量を算定する。一方、最終作業でない場合は、クロックタイムに搬送時間を加算し、次作業を行うＥＢ描画装置での到着事象の発生時刻として、データを事象リストに再び記入する。更に、状態変更部２３０ｄは、作業の終了したＥＢ描画装置に待ち行列があるかどうかを判定する。

規則判断部２３１は、ＥＢ描画装置に待ち行列がある場合には、スケジュール規則記憶部６３に格納されたディスパッチングルール等のスケジュール規則を読み込んで、処理要求された複数のロットに対するスケジュール規則を判断する。ここで判断されるスケジュール規則としては、一つの種類のディスパッチングルールであっても、複数の種類のディスパッチングルールを１次結合（線形結合）したものであっても良い。

処理順序決定部２３０は、待ち行列中の複数のロットに対して、規則判断部２３１により判断されたスケジュール規則にしたがってロットの処理順序を決定する。処理順序決定部２３０は、例えば段取り規則用決定部２３２、固定的規則用決定部２３３、及び動的規則決定部２３９を備える。段取り規則用決定部２３２は、規則判断部２３１によりスケジュール規則が段取り規則と判断された場合、段取り時間を考慮してロットの処理順序を決定する。段取り規則用決定部２３２は、例えば規則判断部２３１によりスケジュール規則が段取り規則のうち、時間指定規則と判断された場合、管理用パラメータ記憶部６５に格納された予定時間を予め割り当て、割り当てた予定時間と重複しないように処理要求されたロットの処理を割り当てる。

段取り規則用決定部２３２は、時間指定規則にしたがって、例えば管理用パラメータ記憶部６５に格納された前回のビーム調整からの経過時間に基づいて、図３（ａ）に示すように、定期的なビーム調整の時刻Ｔ１４〜Ｔ１６を算出し、算出された時刻Ｔ１４〜Ｔ１６にステップＳ１０６の定期的なビーム調整を割り当てる。段取り規則用決定部２３２は更に、ステップＳ１０６の定期的なビーム調整の開始時刻Ｔ１４より前の時刻Ｔ１０〜Ｔ１１，Ｔ１１〜Ｔ１２，Ｔ１２〜Ｔ１３にそれぞれステップＳ１０１のロットＡの処理、ステップＳ１０２のＣＰアパーチャ交換及びビーム調整、ステップＳ１０３のロットＢの処理を割り当てる。段取り規則用決定部２３２は更に、ステップＳ１０８の定期的なビーム調整の開始時刻Ｔ１４までに処理が完了しないステップＳ１０４のＣＰアパーチャ交換及びビーム調整時間、ステップＳ１０５のロットＣの処理がある場合、ステップＳ１０４のビーム調整をステップＳ１０６の定期ビーム調整と合わせて、図３（ｂ）に示すようにステップＳ１０７のＣＰアパーチャ交換及び定期ビーム調整として、時刻Ｔ１３〜Ｔ１５に組み込み、時刻Ｔ１５〜Ｔ１７にロットＣの処理を割り当てる。

また、段取り規則用決定部２３２は、図３（ａ）に示したステップＳ１０６の定期的なビーム調整ステップを割り当てた後、Ｓ１０４のビーム調整をステップＳ１０６の定期ビーム調整と合わせて図３（ｃ）に示すようにステップＳ１０７のＣＰアパーチャ交換及び定期ビーム調整として時刻Ｔ１４〜Ｔ１５に割り当てても良い。段取り規則用決定部２３２は更に、時刻Ｔ１３〜１４に処理可能なロットＤの処理を割り当てても良い。この場合、段取り規則用決定部２３２は、ステップＳ１０５のロットＣの処理を時刻Ｔ１５〜Ｔ１６に割り当てる。

更に、段取り規則用決定部２３２は、修正最小作業時間規則にしたがって、段取り時間と作業時間の和が最小のロットを優先しても良い。或いは、段取り規則用決定部２３２は、最小仕掛品在庫量規則にしたがって、仕掛品在庫量が基準量に達した場合に現在生産中の品種から仕掛品在庫最小の品種に切り替えても良い。更に、段取り規則用決定部２３２は、修正最小作業時間規則のうちアパーチャ最小交換規則にしたがって、アパーチャ交換時間を段取り時間として、アパーチャの交換回数が最小となるように処理順序を並び替えても良い。

図２に示した固定的規則用決定部２３３は、固定的規則用決定部２３３は、規則判断部２３１によりスケジュール規則が固定的規則と判断された場合、固定的規則の種類にしたがって処理順序を決定する。固定的規則用決定部２３３は、例えば優先度指定規則にしたがって、図１に示した処理手順記憶部６２に格納された処理手順に含まれる優先度に基づいて、優先度の高いロットを抽出し、順に時間軸に割り当てる。固定的規則用決定部２３３は、例えば優先度を高い順に優先度Ａ，優先度Ｂ，優先度Ｃ，・・・・・とした場合、図４に示すように、時刻Ｔ２０〜Ｔ２１にステップＳ１２１の優先度ＡのロットＢの処理、時刻Ｔ２１〜Ｔ２２にステップＳ１２２のＣＰアパーチャ交換及びビーム調整、時刻Ｔ２２〜Ｔ２３にステップＳ１２３の優先度ＢのロットＡの処理、時刻Ｔ２３〜Ｔ２４にステップＳ１２４のＣＰアパーチャ交換及びビーム調整、時刻Ｔ２４〜Ｔ２５にステップＳ１２５の優先度ＣのロットＣの処理を割り当てる。

更に、図２に示した固定的規則用決定部２３３は、ショップ先着順規則にしたがって、生産指示が早く出されたロットを優先しても良い。或いは、固定的規則用決定部２３３は、最早納期規則にしたがって、納期が最も早いロットを優先しても良い。或いは、固定的規則用決定部２３３は、ＦＩＦＯ規則にしたがって、加工が行われるＥＢ描画装置に最も早く到着したロットを優先しても良い。或いは、固定的規則用決定部２３３は、ＳＰＴ規則にしたがって、加工が行われるＥＢ描画装置での作業時間が最小のロットを優先しても良い。

動的規則用決定部２３９は、例えば最小スラック規則にしたがって、納期までの余裕（スラック）が最小のロットを優先する。或いは、動的規則用決定部２３９は、ＭＷＫＲ規則にしたがって、予定された作業のうち今後行わねばならない作業の所要時間が最大のロットを優先しても良い。或いは、動的規則用決定部２３９は、ＬＷＫＲ規則にしたがって、今後行わねばならない作業の所要時間が最小のロットを優先しても良い。或いは、動的規則用決定部２３９は、再投入ロット予測規則にしたがって、リソグラフィ工程を経て、次層のＥＢ描画処理に再到着する時間を予測し、事前に必要なアパーチャに交換しても良い。

図１に示した描画制御手段２４は、処理順序決定手段２３により決定された処理順序、及び描画データ記憶装置５に格納された描画データに基づいて、アパーチャ管理手段９１及び描画手段９２に複数のロットの処理を制御する制御信号を出力する。アパーチャ管理手段９１は、描画手段９２に搭載可能な複数のＣＰアパーチャを管理し、描画制御手段２４から出力される制御信号に基づいて描画手段９２のＣＰアパーチャを交換する。また、描画手段９２は、描画制御手段２４から出力される制御信号に基づいて、直接描画方式でＣＰアパーチャの複数のキャラクタパターンを半導体ウェーハ上に一括して描画することにより、複数のロットを順に処理する。

入力装置７からは、複数のロットの処理要求や、決定及び変更されるスケジュール規則等が入力される。入力装置７としては、例えばキーボード、マウス、ＯＣＲ等の認識装置、イメージスキャナ等の図形入力装置、音声入力装置等の特殊入力装置が使用可能である。出力装置８は、ＣＰＵ２により決定された処理順序を画面（モニタ）に表示したり、印刷することが可能である。出力装置８としては、液晶ディスプレイ、ＣＲＴディスプレイ等の表示装置や、インクジェットプリンタ、レーザプリンタ等の印刷装置等を用いることができる。

主記憶装置１１には、ＲＯＭ及びＲＡＭが組み込まれている。ＲＯＭは、ＣＰＵ２において実行されるプログラムを格納しているプログラム記憶装置等として機能する（プログラムの詳細は後述する。）。ＲＡＭは、ＣＰＵ２におけるプログラム実行処理中に利用されるデータ等を一時的に格納したり、作業領域として利用される一時的なデータメモリ等として機能する。主記憶装置１１としては、例えば半導体メモリ、磁気ディスク、光ディスク、光磁気ディスクや磁気テープ等が採用可能である。

また、図１に示したＥＢ描画装置は、入力装置７、出力装置８等をＣＰＵ２につなぐ図示を省略した入出力制御装置（インターフェース）を備える。また、ＣＰＵ２は、図示を省略した記憶装置管理手段を備える。記憶装置及び記憶装置との入出力が必要な場合は、この記憶装置管理手段を介して必要なファイルの格納場所を探し、ファイルの読み出し・書き込み処理がなされる。

次に、図５に示した処理順序決定手段２３によるイベント駆動型シミュレーションの処理フローを図を参照しながら説明する。

（イ）図５のステップＳ２０１において、図２に示した初期作成部２０３ａは、図１に示した要求取得手段２１により取得されたロットのデータに基づいて、要求記憶部６１に予め格納されたジョブショップの初期状態を作成する。ステップＳ２０２において、図２に示したロット登録部２０３ｂは、図１に示した要求取得手段２１により取得された、外部からの到着が予定されるロットを登録する。

（ロ）ステップＳ２０３において、図２に示したクロックタイム更新部２０３ｃは、クロックタイムを事象リストの最早発生時刻まで進め、クロックタイムがシミュレーション終了時刻以内か判断する。クロックタイムがシミュレーション時刻を超えている場合には、ロット別に求めた統計量を集計したり、ガントチャートを作成するなどの処理を行ってシミュレーションを終了する。一方、クロックタイムがシミュレーション終了時刻を超えていなければステップＳ２０４に進む。

（ハ）ステップＳ２０４において、着目した事象が到着事象の場合には、データを主記憶装置１１に蓄えた後に事象リストからそのデータを削除してステップＳ２０５へ進む。ステップＳ２０５において、図２に示した状態変更部２３０ｄが、到着したロットを対応するＥＢ描画装置の待ち行列リストに登録する。ここで、ＥＢ描画装置が遊休状態にある場合は、待ち行列リストにはそのロットのみが登録されることになるから、そのロットはＥＢ描画装置に割り付けられる。更に、クロックタイムに作業時間が加算され、終了事象の発生時刻として事象リストに再び登録される。一方、ＥＢ描画装置が遊休状態でない場合は、待ち行列の長さはこの到着によって１つ増加する。いずれの場合もステップＳ２０３へ戻る。

（ニ）一方、ステップＳ２０４において、到着事象ではなく、終了事象と判断された場合には、データを主記憶装置１１に蓄えた後に事象リストからそのデータを削除してステップＳ２０６へ進む。ステップＳ２０６において、終了事象がそのロットの最終作業であるか否か判断される。終了事象がそのロットの最終作業であれば、ステップＳ２０８において、生産リードタイム、納期遅れなどの統計量を算定する。ステップＳ２０６で終了事象がそのロットの最終作業でなければ、ステップＳ２０７において、クロックタイムに搬送時間を加算し、次作業を行うＥＢ描画装置での到着事象の発生時刻として事象リストに再び登録する。

（ホ）ステップＳ２０９において、作業の終了したＥＢ描画装置に待ち行列があるかどうかを判断し、待ち行列がある場合には、規則判断部２３１によりスケジュール規則が判断される。更に、処理順序決定部２３０により、ディスパッチングルールを適用して１つのロットを選び、ＥＢ描画装置に割り付ける。待ち行列中に１つのロットしかない場合はそのロットが自動的に割り付けられる。これらの場合には、待ち行列リストから割り付けられたロットのデータを削除する。一方、待ち行列が０の状態にあった場合は、作業の終了したＥＢ描画装置は遊休状態に入る。終了事象の発生に伴う処理が終わればステップＳ２０３に戻り、待ち行列中のロットの抽出・割り付けを繰り返すことにより、複数のロットの処理順序を決定することができる。

次に、図１に示したＥＢ描画装置を用いたＥＢ描画方法の一例を図６のフローチャートを参照しながら説明する。なお、図１に示したＣＰＵ２における処理結果はそれぞれ、主記憶装置１１に逐次格納される。また、スケジュール規則記憶部６３には、一例として、段取り規則のうち時間指定規則が格納され、固定的規則のうち優先度指定規則が格納され、動的規則のうち最小スラック規則が格納されているものとする。

（イ）図６に示したステップＳ１において、図１に示したデータ変換手段４は、設計データ記憶装置１０に格納された設計データを描画データに変換する。更に、データ変換手段４は、アパーチャ情報記憶装置３に格納されたアパーチャ情報のうち、描画データを用いて描画する場合に最適なＣＰアパーチャに関するアパーチャ情報を描画データ毎に抽出する。描画データは、抽出されたアパーチャ情報を含めて、描画データ記憶装置５に格納される。図１に示した要求取得手段２１は、複数のロットの処理要求を入力装置７を介して取得する。ロットは、一定期間内で描画手段９２により処理される半導体ウェーハの集まりである。取得されたロットの処理要求は、要求記憶部６１に格納される。また、要求取得手段２１によりこの時点で取得されたロットについてのみスケジューリングの対象として考慮し、外部からのロットの到着はないものとする。

（ロ）ステップＳ２において、処理時間算出手段２２は、要求記憶部６１に格納されたそれぞれのロットの処理要求を読み込んで、描画データ記憶装置５に格納された描画データ、及び処理手順記憶部６２に格納された処理手順に基づいて、それぞれのロットに対応したＣＰアパーチャを用いてそれぞれのロットを処理するのに必要な処理時間をそれぞれ算出する。

（ハ）ステップＳ３１において、図２に示した規則判断部２３１等は、図１に示したスケジュール規則記憶部６３に格納されたスケジュール規則を読み込んで、時間指定規則であるか否か判断する。時間指定規則と判断された場合、ステップＳ４０１に進み、時間指定規則でないと判断された場合、ステップＳ３２に進む。ステップＳ３２において、図２に示した規則判断部２３１は、優先度指定規則であるか否か判断する。優先度指定規則と判断された場合には、ステップＳ４０２に進み、優先度指定規則でないと判断された場合には、最小スラック規則であり、ステップＳ４０３の手順に進む。

（ニ）ステップＳ４０１において、図５に手順を示したイベント駆動型シミュレーションが行われ、図２に示した段取り規則用決定部２３２は、図１に示した管理用パラメータ記憶部６５に格納された予定時間に基づいて、予定時間とそれぞれのロットの処理が重複しないように複数のロットの処理順序を決定する。また、ステップＳ４０２において、図５に示したイベント駆動型シミュレーションが行われ、図２に示した固定的規則用決定部２３３は、図１に示した処理手順記憶部６２に格納された処理手順に含まれる優先度に基づいて、優先度順に複数のロットの処理順序を決定する。一方、ステップＳ４０３において、図５に示したイベント駆動型シミュレーションが行われ、図２に示した動的規則用決定部２３９等は、 ロットの情報に含まれる納期に基づいて、納期までの余裕（スラック）が最小のロットを優先して処理順序を決定する。なお、ステップＳ４０１〜Ｓ４０３で決定された処理順序は、図１に示した処理順序記憶部６６に格納しても良く、出力装置８を用いて画面（モニタ）に表示したり印刷しても良い。

（ホ）ステップＳ５において、図１に示した描画制御手段２４は、ステップＳ４０１〜Ｓ４０３において決定された処理順序に従い、図１に示したアパーチャ管理手段９１及び描画手段９２に制御信号を出力する。アパーチャ管理手段９１及び描画手段９２は、描画制御手段２４から出力された制御信号に基づいて、直接描画方式でＣＰアパーチャの複数のキャラクタパターンを一括してロットの半導体ウェーハ上にそれぞれ描画することにより、複数のロットを順に処理する。

以上説明したように、本発明の実施の形態によれば、処理要求された複数のロットに対して、ＣＰアパーチャ交換時間やビーム調整時間を考慮して処理順序を自動で管理することができる。したがって、処理要求された複数のロットをを効率良く処理することができる。

また、図２に示した段取り規則用決定部２３２によれば、時間指定規則にしたがって予定時間の開始時刻前に処理可能なロットの処理を割り当てるので、予定時間前に処理するロット数を増加させることができる。また、固定的規則用決定部２３３によれば、新たなロットの処理要求が突発的に割り込んだ場合にも、処理優先度規則にしたがって高い優先度を付加させれば新たなロットを先に処理することができる。

図６に示した一連の手順、即ち：（イ）複数のロットの処理要求を取得する手順；（ロ）処理手順記憶部に格納された複数のロットのそれぞれに関する処理手順に基づいて、アパーチャ管理手段により管理されたＣＰアパーチャを用いて複数のロットをそれぞれ処理するのに必要な処理時間をそれぞれ算出する手順；（ハ）処理時間に基づいて複数のロットの処理順序を決定する手順；（ニ）処理順序に従いＣＰアパーチャを用いて複数のロットを描画手段により順に処理する手順等は、図６と等価なアルゴリズムのプログラムにより、図１に示したＣＰＵ２を制御して実行することができる。プログラムは、本発明のＥＢ描画装置を構成するコンピュータシステムの主記憶装置１１等に記憶させれば良い。また、プログラムは、コンピュータ読取り可能な記録媒体に保存し、保存した記録媒体を主記憶装置１１に読み込ませることにより、本発明の一連の手順を実行することができる。

ここで、「コンピュータ読取り可能な記録媒体」とは、例えばコンピュータの外部メモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録することができるような媒体などを意味する。具体的には、フレキシブルディスク、ＣＤ−ＲＯＭ，ＭＯディスク、カセットテープ、オープンリールテープなどが「コンピュータ読取り可能な記録媒体」に含まれる。例えば、情報処理装置の本体は、フレキシブルディスク装置（フレキシブルディスクドライブ）及び光ディスク装置（光ディスクドライブ）を内蔵若しくは外部接続するように構成できる。フレキシブルディスクドライブに対してはフレキシブルディスクを、また光ディスクドライブに対してはＣＤ−ＲＯＭを挿入口から挿入し、所定の読み出し操作を行うことにより、これらの記録媒体に格納されたプログラムを情報処理装置を構成するプログラム記憶装置にインストールすることができる。また、所定のドライブ装置を接続することにより、例えばゲームパック等に利用されているメモリ装置としてのＲＯＭや、磁気テープ装置としてのカセットテープを用いることもできる。更に、インターネット等の情報処理ネットワークを介して、プログラムをプログラム記憶装置に格納することが可能である。

次に、図７に示すチップ製造工程のバックエンドプロセスの具体的なモデルを用いて、イベント駆動型シミュレーションを実施する一例を説明する。モデル化の対象となるのは、新規に投入されるロット、再到着するロット、ＥＢ描画装置、ＣＰアパーチャ、キャラクタパターンである。また、外部として扱うものは、ホール工程及び配線工程である。ステップＳ６１において、ロットが投入される。ステップＳ６２において、ロットのウェーハに対して、図１に示したＥＢ装置の描画手段９２を用いてＥＢ描画処理が行われる。ステップＳ６３１において、次の工程が配線工程Ａ、ホール工程Ａ、配線工程Ｂ及びホール工程Ｂのうち、いずれであるか判断される。ステップＳ６３２〜Ｓ６３５のそれぞれにおいて、ＥＢ描画処理を終えたロットに対して、配線工程Ａ、ホール工程Ａ、配線工程Ｂ及びホール工程Ｂがそれぞれ実施される。ステップＳ６４において、配線／ホール工程を終えたロットが再投入され、次の層のＥＢ描画処理が実施される。

図７に示したモデルを、実施の形態のスケジュール手法で実装する。ロットとしては、例えば図８に示すように、１０種類の製品（製品名：A〜J）が設定される。ロットの製品名Ａ，Ｂ，Ｃ，・・・・・，Ｊと、製品名Ａ，Ｂ，Ｃ，・・・・・，Ｊに対応する配線層数８，５，８，・・・・・，７、対応するＣＰ情報３，２，３，・・・・・，２、１ウェーハ当たりのチップ個数２００，３００，４００，・・・・・，３００、及び１日当たりの処理が必要なロット数３，２，３，・・・・・，０．２等が含まれる。層の内訳の欄の３桁は、左からローカル配線、セミグローバル配線、及びグローバル配線を示す。各製品は、バックエンドプロセスで４〜８層の構造を有する。各製品は登録されたいずれかのＣＰアパーチャを使用し、製品によっては同種のＣＰアパーチャを使うものもある。ロットの納期は例えば７日間である。

また、製品名Ａ〜Ｊのロットのそれぞれの処理手順としては、例えば図９に示すように、加工層、最適なＣＰアパーチャの種類・キャラクタパターンの情報、及び１チップ当たりのショット数が記述されている。加工層の欄において、「Ｍ１」〜「Ｍ８」は配線層を示し、「Ｖ１」〜「Ｖ７」はビアを示す。ロットについて、配線層（４〜８層）の間に、ホールのためのビア層がある。また、最適なアパーチャの種類・キャラクタパターンの情報の欄において、「Ａ１」〜「Ａ４」はアパーチャの種類を示し、「ＣＰ１」〜「ＣＰ９」はキャラクタパターンの種類を示す。また、ショット数の欄において、１ショットは例えば５００ｎｓである。

また、アパーチャ情報としては、各ＣＰアパーチャの予備数、ＣＰアパーチャの交換処理時間（２０分）、メンテナンス頻度（５０００枚のウェーハを処理毎に実施）、ＣＰアパーチャメンテナンス時間（１日）が設定される。キャラクタパターンについては、１つのＣＰアパーチャに搭載されているキャラクタパターン数やキャラクタパターンの種類、及び描画前に実施するビーム調整時間（キャラクタパターン数×５分）が設定される。ＥＢ描画装置については、それぞれのＥＢ描画装置の特性（描画精度、描画スピード）、装置メンテナンス頻度（４時間／週）、ウェーハ搬送時間（５分）が設定される。

ディスパッチングルールとしては、例えば、ＦＩＦＯ規則、アパーチャ最小交換規則、再投入ロット予測規則、及びショップ先着順規則を選び、線形結合する。アパーチャ最小交換規則では、同種のアパーチャを使用するロットが優先されるため、発生頻度の少ないロットは後回しにされる。また、再投入ロット予測規則では、２層、３層先の再到着時刻は予測できない。また、ショップ先着順規則では、あるロットが別工程から戻ってきた場合、そのロットは新規ロットよりも優先される。

事象リストとしては、図１０に示すように、ロット到着、ビーム調整、ＥＢ描画処理、ＣＰアパーチャ交換、ＣＰアパーチャのメンテナンス、及びビーム調整等が設定される。

（イ）ステップＳ７１において、新規にロットが到着し、図１に示した要求取得手段は、ロットのデータを取得する。新規ロットは製品毎にランダムに到着する。処理時間算出手段２２は、取得されたロットの処理時間を算出する。ステップＳ７２において、処理順序決定手段２３は、スケジュール規則にしたがって、処理順序を決定する。ステップＳ７３において、決定された処理順序に基づいて、ＥＢ描画装置にロットが投入される。ステップＳ７４において、ＥＢ描画処理の直前に、次に描画すべきロットと装填されているＣＰアパーチャが一致しているか判断する。ＣＰアパーチャが一致していれば、ステップＳ７７に進む。一方、ＣＰアパーチャが一致していなければ、ステップＳ７５に進みＣＰアパーチャを交換し、ステップＳ７６に進みＣＰアパーチャの交換に伴うビーム調整が行われ、ステップＳ７７に進む。ステップＳ７７において、ＥＢ描画処理により、ＣＰアパーチャのキャラクタパターンをロットのウェーハに描画する。ロットあたりのウェーハ枚数分だけある層に対するＥＢ描画処理が終わると、ステップＳ７８に進む。

（ロ）ステップＳ７８において、ＣＰアパーチャのメンテナンスが必要か判断する。メンテナンスが不要な場合には、ステップＳ８２に進む。一方、メンテナンスが必要な場合には、ステップＳ７９に進みメンテナンスが行われ、ステップＳ８０に進み次に処理すべきロットに合わせたアパーチャ交換が行われ、ステップＳ８１においてビーム調整が行われ、ステップＳ８２に進む。ステップＳ８２において、ＥＢ描画処理が行われたロットは配線工程／ホール工程に進み、配線工程及びホール工程のいずれかが実施される。ステップＳ８３において、最終工程が終了していないロットは、数時間経った後、ステップＳ７１に戻り、ＥＢ描画装置に再到着する。一方、ステップＳ８３においてロットが最終工程を終了した場合には、バックエンド工程が完了する。

図１に示したＥＢ描画装置によれば、上述したようなイベント駆動型シミュレーションを行いスケジューリングを組むことができ、ロット処理のスループットを向上することができる。なお、スケジュール規則を線形結合してスケジューリングを行った結果、ＦＩＦＯ規則のみに基づいて処理順序を決定するよりも、平均納期遅れ、平均納期ずれ、納期遅れ発生率、条件つき平均納期遅れ、最大納期遅れ、平均生産リードタイム（平均ショップタイム）、及び総処理時間等の評価指標が改善した。なお、総処理時間は、少なくとも1つのロットの作業が開始されてから、すべてのロットが完了するまでの時間であり、通常は静的スケジューリング問題の評価尺度である。一例として、図１１にロット到着率とスループットの関係、及び図１２にロット到着率とターンアラウンドタイム（ＴＡＴ）の関係を示す。投入順に従って処理するＦＩＦＯ規則のみに比べて、スループットは２倍以上向上され、ＴＡＴは１／２以下に短縮されていることが分かる。

次に、図１に示したＥＢ描画装置を用いた直接描画方式による半導体装置（ＬＳＩ）の製造方法の一例を、図１３を参照して説明する。

実施の形態に係る直接描画方式による半導体装置の製造方法は、図１３に示すように、ステップＳ１００における複数のロットのそれぞれのデバイスパターンのレイアウトデータを製造工程の各段階に対応した層毎に生成する工程（設計工程）、ステップＳ１０１における図１に示したデータ変換手段４が複数のロットのそれぞれのレイアウトデータを描画データに変換する工程、ステップＳ１０２における要求取得手段２１が複数のロットの処理要求を取得する工程、ステップＳ１０３における処理時間算出手段２２が複数のロットのそれぞれに関する処理手順に基づいてそれぞれのロットに対応したＣＰアパーチャを用いて複数のロットをそれぞれ処理するのに必要な処理時間をそれぞれ算出する工程、ステップＳ１０４における処理順序決定手段２３が処理時間に基づいて複数のロットの処理順序を決定する工程、及びステップＳ３００における処理順序に従い、描画手段９２が描画データに基づいて対応したＣＰアパーチャを用いて複数のロットのそれぞれの半導体ウェーハ上に順に描画することにより、複数のロットのそれぞれについて半導体ウェーハ上にデバイスパターンの各層のパターンを各段階に対応して順に処理する工程（チップ製造工程）を含む。以下、各工程の詳細について説明する。

（イ）まず、図１３のステップＳ１００において、プロセス・マスクシミュレーションが実施される。プロセス・マスクシミュレーションの結果と各電極に入力される電流や電圧の各値から、デバイスシミュレーションがなされる。デバイスシミュレーションにより得られた電気的特性を用いてＬＳＩの回路シミュレーションが行われ、複数のロットのそれぞれの、製造工程の各段階に対応したデバイスパターンのレイアウトデータ（設計データ）を層毎に生成する。

（ロ）次に、ステップＳ１０１において、図１に示したＥＢ描画装置において、データ変換手段４が、ステップＳ１００で生成された複数のロットのそれぞれの、各層に対応するレイアウトデータをそれぞれ変換して描画データを生成する。ステップＳ１０２において、要求取得手段２１がデバイスパターンの各層のパターンが描画される半導体ウェーハの複数のロットの処理要求を取得する。ステップＳ１０３において、処理時間算出手段２２が、処理手順記憶部６２に格納された、ステップＳ１０２で取得した処理要求された複数のロットのそれぞれに関する処理手順に基づいて、それぞれのロットに対応したＣＰアパー
ーチャを用いて複数のロットをそれぞれ処理するのに必要な処理時間をそれぞれ算出する。ステップＳ１０４において、処理順序決定手段２３が、ステップＳ１０３で算出された処理時間に基づいて、必要であればＣＰアパーチャ交換やビーム調整を組み込んで、複数のロットの処理順序を決定する。

（ハ）次に、ステップＳ３０２におけるフロントエンド工程（基板工程）では、複数のロットのそれぞれに対して、ステップＳ３１０における酸化工程、ステップＳ３１１におけるレジスト塗布工程、ステップＳ３１２における直接描画方式によるフォトリソグラフィ工程、ステップＳ３１３におけるイオン注入工程及びステップＳ３１４における熱処理工程等が繰り返して実施される。ステップＳ３１３においては、半導体ウェーハ上に感光膜（フォトレジスト膜）が塗布される。ステップＳ３１２において、ステップＳ１０３で算出された処理順序に従い、図１に示した描画手段９２がステップＳ１０１で生成された描画データに基づいて、直接描画方式で対応したＣＰアパーチャの複数のキャラクタパターンをロットの半導体ウェーハ上に一括して描画する。更に、キャラクタパターンが描画されたフォトレジスト膜が現像されて加工用マスクが作製される。ステップＳ３１３においては、作製された加工用マスクを用いて半導体ウェーハが加工される。・・・・・一連の工程が終了すると、ステップＳ３０３へ進む。

（ニ）次に、ステップＳ３０３において、複数のロットのそれぞれに対して、基板表面に対して配線処理が施されるバックエンド工程（表面配線工程）が行われる。バックエンド工程では、ステップＳ３１５における化学気相成長（ＣＶＤ）工程、ステップＳ３１６におけるレジスト塗布工程、ステップＳ３１７における直接描画方式によるフォトリソグラフィ工程、ステップＳ３１８におけるエッチング工程、ステップＳ３１９における金属堆積工程等が繰り返し実施される。ステップＳ３１７においては、ステップＳ３１２と同様に、ステップＳ１０３で算出された処理順序に従い、図１に示した描画手段９２がステップＳ１０１で生成された描画データに基づいて、直接描画方式でＣＰアパーチャの複数のキャラクタパターンを半導体ウェーハ上のフォトレジストに一括して描画する。更に、フォトレジストを現像して、フォトレジストからなるエッチングマスクが形成される。・・・・・一連の工程が終了したら、ステップＳ３０４へ進む。

（ホ）多層配線構造が完成し、前工程が完了すれば、ステップＳ３０４において、ダイヤモンドブレード等のダイシング装置により、所定のチップサイズに分割される。そして、金属若しくはセラミックス等のパッケージング材料にマウントされ、チップ上の電極パッドとリードフレームのリードを金線で接続された後、樹脂封止などの所要のパッケージ組み立ての工程が実施される。

（ヘ）ステップＳ４００において、半導体装置の性能・機能に関する特性検査、リード形状・寸法状態、信頼性試験などの所定の検査を経て、半導体装置が完成される。ステップＳ５００において、以上の工程をクリアした半導体装置は、水分、静電気などから保護するための包装を施され、出荷される。

実施の形態に係る直接描画方式による半導体装置の製造方法によれば、ステップＳ３１２及びＳ３１７において、図１に示したＥＢ描画装置を用いて、ＣＰアパーチャ交換時間やビーム調整時間を考慮して、複数のロットの処理順序を管理して直接描画方式で複数のロットの半導体ウェーハを描画することにより、複数のロットを効率良く処理可能となる。

（第１の変形例）
本発明の実施の形態の第１の変形例に係るＥＢ描画装置は、図１４に示すように、図１に示した処理順序決定手段２３が処理順序決定手段２３ｘに変更されている点が異なる。スケジュール規則記憶部６３は、スケジュール規則として、段取り規則、固定的規則、動的規則に加えて、ロットに関係するパラメータに基づいて優先順位を決めるパラメータ指定規則、及びＣＰアパーチャの交換を避けるために使用する描画データを変更する描画データ変更規則を格納する。パラメータ指定規則は、描画条件指定規則、描画精度指定規則及びアパーチャ指定規則を含む。

処理順序決定手段２３ｘは、図１５に示すように、パラメータ指定用決定部２３４、及び描画データ変更用決定部２３５を更に備える処理順序決定部２３０ｘを備える点が、図２に示した処理順序決定部２３０を備える処理順序決定手段２３と異なる。パラメータ指定用決定部２３４は、規則判断部２３１によりスケジュール規則がパラメータ指定規則と判断される場合、図１４に示した処理手順記憶部６２に格納された処理手順に含まれるパラメータに基づいて処理順序を決定する。パラメータ指定用決定部２３４は、図１６に示すように、描画条件指定部２３６、描画精度指定部２３７、及びアパーチャ指定部２３８を備える。

描画条件指定部２３６は、規則判断部２３１によりスケジュール規則が描画条件指定規則と判断される場合、図１４に示した処理手順記憶部６２に格納された処理手順に含まれる描画条件が互いに同一のロットがあれば、描画条件が同一のロットを連続して処理順序を決定する。描画条件指定部２３６は、例えば図１７に示すように、時刻Ｔ３０〜Ｔ３１にステップＳ１３１の描画条件ＡのロットＡの処理、時刻Ｔ３１〜Ｔ３２にステップＳ１３２のＣＰアパーチャ交換及びビーム調整、時刻Ｔ３２〜Ｔ３３にステップＳ１３３の同一の描画条件ＡのロットＣの処理を割り当てる。描画条件指定部２３６は更に、描画条件Ａのロットが無ければ、時刻Ｔ３３〜Ｔ３４にステップＳ１３４のＣＰアパーチャ交換及びビーム調整、時刻Ｔ３４〜Ｔ３５にステップＳ１３５の描画条件と異なる描画条件ＢのロットＢの処理を割り当てる。

図１６に示した描画精度指定部２３７は、規則判断部２３１によりスケジュール規則が描画精度指定規則と判断される場合、図１４に示した管理用パラメータ記憶部６５に格納された描画手段９２の描画精度、及び処理手順記憶部６２に格納された処理手順に含まれる対応するロットに必要な描画精度に基づいて、高い描画精度が必要なロットの処理の次に、描画精度低くても良いロットの処理を割り当てる。描画精度指定部２３７は、例えば描画精度が高い順に描画精度Ａ，描画精度Ｂ，描画精度Ｃ，・・・・・として、図１８に示すように、時刻Ｔ４０〜Ｔ４１にステップＳ１４１の高い描画精度Ａが必要なロットＡの処理、時刻Ｔ４１〜Ｔ４２にステップＳ１４２のビーム調整が不要なロットＣの処理を割り当てる。更に、時刻Ｔ４２〜Ｔ４３にステップＳ１４３のＣＰアパーチャ交換及びビーム調整、時刻Ｔ４３〜Ｔ４４にステップＳ１４４の高い描画精度Ａが必要なロットＢの処理を割り当てる。

図１６に示したアパーチャ指定部２３８は、規則判断部２３１によりスケジュール規則がアパーチャ指定規則と判断される場合、図１に示した処理手順記憶部６２に格納された処理手順に含まれるＣＰアパーチャの種類に基づいて、互いに同一のＣＰアパーチャを使用するロットを連続させて割り当てる。アパーチャ指定部２３８は、例えば図１９に示すように、時刻Ｔ５０〜Ｔ５１にステップＳ１５１のＣＰアパーチャＡを使用するロットＡの処理、時刻Ｔ５１〜Ｔ５２にステップＳ１５２の同一のＣＰアパーチャＡを使用するロットＣの処理を割り当てる。更に、ＣＰアパーチャＡを用いる他のロットが無ければ、時刻Ｔ５２〜Ｔ５３，時刻Ｔ５３〜Ｔ５４，Ｔ５４〜Ｔ５５にそれぞれ、ステップＳ１５３のＣＰアパーチャ交換及びビーム調整、ステップＳ１５４のＣＰアパーチャＡと異なるＣＰアパーチャＢのロットＢの処理、及びステップＳ１５５のＣＰアパーチャDのロットDの処理を割り当てる。

図１５に示した描画データ変更用決定部２３５は、スケジュール規則が描画データ変更規則の場合、描画データ記憶装置５に格納された描画データを変更することにより、ＣＰアパーチャ交換を行わずに処理順序を決定する。ロットに最適なＣＰアパーチャを使用すれば、最短の描画時間で処理を行うことができるが、ＣＰアパーチャ交換及びビーム調整が必要である。

例えば、ロットＡ，Ｂ，Ｃに対して、ぞれぞれ最適なＣＰアパーチャＡ，Ｂ，Ｃを使用した場合の処理時間がそれぞれ１時間、２時間、１時間であり、ＣＰアパーチャ交換及びビーム調整にそれぞれ１時間を必要とするので、全体の処理時間は６時間となる。これに対して、描画データ変更用決定部２３５は、描画データに含まれる複数のＣＰアパーチャの候補のうち、前後するロットを含めて、処理時間が最短となる互いに同一のＣＰアパーチャZを使用するように、描画データを変更する。描画データ変更用決定部２３５は更に、図２０に示すように、時刻Ｔ６０〜Ｔ６１，時刻Ｔ６１〜Ｔ６２，Ｔ６２〜Ｔ６３にそれぞれ、ロットＡ，Ｂ，ＣにＣＰアパーチャZを用いる処理を割り当てる。ロットＡ，Ｂ，Ｃの処理時間がそれぞれ１．２５時間、２．２５時間、１．２５時間であれば、互いに同一のＣＰアパーチャZを使用するためＣＰ交換及びビーム調整が不要なので、全体の処理時間は４．７５時間となる。

なお、図１６に示したパラメータ指定用決定部２３４の描画条件指定部２３６、描画精度指定部２３７、及びアパーチャ指定部２３８等は、ビーム調整時間やアパーチャ交換時間を段取り時間として扱えるので、図１５に示した段取り規則決定部２３２に含まれていても良い。

次に、本発明の第１の変形例に係るＥＢ描画方法を図２１を用いて説明する。なお、図１４に示したスケジュール規則記憶部６３は、段取り規則の時間指定規則、固定的規則の優先度指定規則、動的規則の最小スラック規則と、パラメータ指定規則の描画条件指定規則、描画精度指定規則及びアパーチャ指定規則を格納しているものとする。

（イ）図２１のステップＳ１、Ｓ２及びＳ３１〜Ｓ３２の手順は、図６に示した手順と同様なので、重複した説明を省略する。ステップＳ３３において、図１５に示した規則判断部２３１は、スケジュール規則が最小スラック規則であるか否か判断する。最小スラック規則であると判断された場合にはステップＳ４０３の手順に進み、最小スラック規則でないと判断された場合にはステップＳ３４の手順に進む。ステップＳ３３において、規則判断部２３１は、スケジュール規則が描画データ変更規則であるか否か判断する。描画データ変更規則と判断された場合にはステップＳ４０３に進み、描画データ変更規則でないと判断された場合にはステップＳ３４に進む。ステップＳ３４において、規則判断部２３１は、スケジュール規則が描画精度指定規則であるか否か判断する。描画精度指定規則と判断された場合にはステップＳ４０４に進み、描画精度指定規則でないと判断された場合にはステップＳ３５に進む。ステップＳ３５において、規則判断部２３１は、スケジュール規則が描画条件指定規則であるか否か判断する。描画条件指定規則と判断された場合にはステップＳ４０５に進み、描画条件指定規則でないと判断された場合にはアパーチャ指定規則であるので、ステップＳ４０６に進む。

（ハ）ステップＳ４０１〜Ｓ４０３の手順は、図６に示した手順と同様なので、重複した説明を省略する。ステップＳ４０４において、図１５に示した描画データ変更用決定部２３５は、図１４に示した描画データ記憶装置５に格納された描画データを変更することにより、ＣＰアパーチャ交換を行わずに処理順序を決定する。ステップＳ４０５において、図１６に示した描画精度指定部２３７は、図１４に示した管理用パラメータ記憶部６５に格納された描画手段９２の描画精度、及び処理手順記憶部６２に格納された処理手順に含まれる対応するロットに必要な描画精度に基づいて、高い描画精度が必要なロットの処理の次に、描画精度低くても良いロットの処理を割り当てる。ステップＳ４０６において、描画条件指定部２３６は、図１４に示した処理手順記憶部６２に格納された処理手順に含まれる描画条件が互いに同一のロットがあれば、描画条件が同一のロットを連続して処理順序を決定する。ステップＳ４０７において、図１６に示したアパーチャ指定部２３８は、規則判断部２３１によりスケジュール規則が「アパーチャ指定規則」と判断される場合、図１４に示した処理手順記憶部６２に格納された処理手順に含まれるＣＰアパーチャの種類に基づいて、互いに同一のＣＰアパーチャを使用するロットを連続させて割り当てる。

（ニ）ステップＳ５において、図１４に示した描画制御手段２４は、ステップＳ４０１〜Ｓ４０７のいずれかにおいて決定された処理順序に従いアパーチャ管理手段９１及び描画手段９２に制御信号を出力する。アパーチャ管理手段９１及び描画手段９２は、描画制御手段２４から出力された制御信号に基づいて、ＣＰアパーチャを用いてロットを実行する。

以上説明したように、第１の変形例によれば、実施の形態と同様に、処理要求されたロットの処理順序を自動で管理することができ、多品種少量製造の場合でも、ＥＢ描画装置を効率良く運用できる。また、図１６に示した描画条件指定部２３６によれば、図１４に示した描画手段９２に対して設定した描画条件を連続で使用することにより、描画条件の変更によるビーム調整の時間を低減でき、全体の処理時間を短縮可能となる。また、図１６に示した描画精度指定部２３７によれば、高い描画精度が処理要求されるロットの処理後の高い描画精度が不要なロットＣの処理のビーム調整が不要となるので、ビーム調整時間を短縮することができる。また、アパーチャ指定部２３８によれば、連続するロット間でＣＰアパーチャ交換が不要となり、全体の処理時間を短縮することが可能となる。また、図１５に示した描画データ変更用決定部２３５によれば、ＣＰアパーチャ交換及びビーム調整に要する時間が不要となり、全体の処理時間を短縮可能となる。

（第２の変形例）
本発明の実施の形態の第２の変形例に係るＥＢ描画装置は、図２２に示すように、図１に示した管理用データ記憶装置６及び処理順序決定手段２３がそれぞれ管理用データ記憶装置６ｙ及び処理順序決定手段２３ｙに変更されている点が異なる。管理用データ記憶装置６ｙは、遺伝的情報記憶部６４を更に備える点が、図１に示した管理用データ記憶装置６と異なる点である。遺伝的情報記憶部６４は、増殖率、突然変異率、クロスオーバ率、及び世代数等の遺伝的アルゴリズム処理を行うのに必要な遺伝的情報を格納する（遺伝的アルゴリズム処理の詳細は後述する。）。スケジュール規則記憶部６３は、スケジュール規則として、段取り規則、固定的規則、及び動的規則に加えて、遺伝的処理指定規則を格納する。

処理順序決定手段２３ｙは、図２３に示すように、処理順序決定部２３０ｙを備える点が、図２に示した処理順序決定手段２３と異なる。処理順序決定部２３０ｙは、遺伝的処理用決定部２４０を更に備える点が、図２に示した処理順序決定部２３０と異なる。遺伝的処理用決定部２４０は、規則判断部２３１により判断されるスケジュールのスケジュール規則が遺伝的処理規則である場合、処理時間算出手段２２により算出された処理時間、及び遺伝的情報記憶部６４に格納された遺伝的情報に基づいて処理順序を決定する。遺伝的処理用決定部２４０は、図２４に示すように、候補生成部２４１、候補評価部２４２、遺伝的処理部２４３、及び候補抽出部２４４を備える。

候補生成部２４１は、図２２に示した要求記憶部６１に格納されたロットの処理要求を読み込んで、複数の処理順序の候補を生成させる。候補生成部２４１は、例えば処理要求されたロットが５個ある場合、図２６（ａ）に示すように、それぞれに番号「Ｋ１」，「Ｋ２」，「Ｋ３」，「Ｋ４」，「Ｋ５」順に割り付ける。候補生成部２４１は更に、図２６（ａ）に示した処理順序の候補の順番を、乱数を用いて例えば図２６（ｂ）に示すように、「Ｋ５」，「Ｋ２」，「Ｋ１」，「Ｋ４」，「Ｋ３」に任意に並び換える。

図２４に示した候補評価部２４２は、図２２に示した処理時間算出手段２２により予測された処理時間に基づいて、図２４に示した候補生成部２４１により生成した複数の処理順序の候補に対してロット順によりＣＰアパーチャの交換時間やビーム調整時間が必要な場合には割り当てて処理順序を決定し、全体の処理時間を評価値としてそれぞれ算出する。なお、評価値が小さい候補ほど、処理時間が短いので、評価が高い候補である。

遺伝的処理部２４３は、候補生成部２４１により生成された処理順序の候補、及び候補評価部２４２により算出された評価値に基づいて、評価が高くなるような候補を生成する遺伝的アルゴリズム処理を行う。遺伝的処理部２４３は、図２５に示すように、評価順整列部２４６、増殖処理部２４７、突然変異処理部２４８、及びクロスオーバ処理部２４９を備える。

評価順整列部２４６は、図２４に示した候補生成部２４１により生成された処理順序の候補を、候補評価部２４２により算出された評価値が低い順、即ち評価の高い順に並べ換える。評価順整列部２４６は、例えば５０個の処理順序の候補Ｋ１〜Ｋ５０がある場合、図２７（ａ）に示すように、候補Ｋ１（評価値７５），Ｋ２（評価値７７），・・・・・，Ｋ３９（評価値１２８），Ｋ４０（評価値１２９），Ｋ４１（評価値１２９），・・・・・Ｋ５０（評価値２７０）のように並び換える。

図２５に示した増殖処理部２４７は、図２２に示した遺伝的情報記憶部６４に格納された増殖率に基づいて、評価順整列部２４６により並び替えられた処理順序の候補のうち、評価の高い候補を複製して、複製させた分だけ評価の低い候補を削除する処理（増殖処理）を行う。増殖処理部２４７は、例えば増殖率が２０％の場合、図２７（ａ）に示した１０個の候補Ｋ１〜Ｋ１０をそれぞれ複製する。更に増殖処理部２４７は、複製させた分の１０個の候補Ｋ４１〜Ｋ５０を削除する。この結果、図２７（ｂ）に示すように、評価の高い候補Ｋ１〜Ｋ１０がそれぞれ２つずつ生成される。

図２５に示した突然変異処理部２４８は、図２２に示した遺伝的情報記憶部６４に格納された突然変異率に基づいて、増殖処理部２４７により増殖処理が行われた候補の任意のセル（ビット）を変換する処理（突然変異処理）を行う。突然変異処理部２４８は、例えば突然変異率が１％の場合、候補数が５０、それぞれの候補のセル数が６０であれば３０００セルあるので、３０セルに対して突然変異処理を行う。なお、突然変異処理が行われるセルは乱数を用いて任意に決定される。即ち、３０個体のそれぞれ１セルに対して突然変異処理が行われる場合もあり、１個体の３０セルに対して突然変異処理が行われる場合もある。

図２５に示したクロスオーバ処理部２４９は、図２２に示した遺伝的情報記憶部６４に格納されたクロスオーバ率に基づいて、突然変異処理部２４８により突然変異処理が行われた候補に対して２つの候補の任意のセルを相互に入れ替える処理（クロスオーバ処理）を行う。クロスオーバ処理部２４９は、例えばクロスオーバー率が１０％の場合、候補数が５０個であれば５個の候補に対して、任意のセルを入れ替える。クロスオーバ処理部２４９は、例えば図２８に示すような候補Ｋ１のセル「１１１１１」の後部の３セル「１１１」と、候補Ｋ２のセル「１２３２１」の後部の３セル「３２１」を入れ替える。この結果、図２９（ａ）に示すように候補Ｋ１が「１１３２１」、図２９（ｂ）に示すように候補Ｋ２が「１２１１１」となる。なお、クロスオーバ処理が行われるセルや入れ替え順序は乱数で決定する。なお、クロスオーバ処理では、２つ以上の候補について、同じ位置のセルを入れ替えるので、オーダ順序決定部のセルを含む場合でも、突然変異処理のような制約を考慮しなくても良い。
図２４に示した候補抽出部２４４は、突然変異処理部２４８により突然変異処理が行われたセルを含む候補のうち、最も評価の高い候補を抽出して、処理順序として決定する。他の構成は、図１に示したＥＢ描画装置と同様の構成であるので、重複した説明を省略する。

次に、本発明の第２の変形例に係るＥＢ描画方法を図３０及び図３１のフローチャートを参照しながら説明する。なお、図２２に示したスケジュール規則記憶部６３は、段取り規則の時間指定規則、固定的規則の優先度指定規則、動的規則の最小スラック規則、及び遺伝的処理規則を格納しているものとする。

（イ）図３０のステップＳ１、ステップＳ２、ステップＳ３１及びステップＳ３２の手順は同様であるので、重複した説明を省略する。ステップＳ３３において、図２３に示した規則判断部２３１により優先度指定規則でないと判断された場合、遺伝的処理規則であるので、図３１に示すステップＳ４１１の手順に進む。

（ロ）ステップＳ４１１において、図２４に示した候補生成部２４１は、図２２に示した要求記憶部６１に格納されたロットの処理要求を読み込んで、複数の処理順序の候補を生成させる。ステップＳ４１２において、図２４に示した候補評価部２４２は、ステップＳ４１１で生成された処理順序の候補に対して総描画時間を評価値としてそれぞれ算出する。ステップＳ４１３において、処理順序の候補が所定数より不足していれば、ステップＳ４１１及びステップＳ４１２の手順を繰り返す。一方、候補が所定数だけ生成していれば、ステップＳ４１４の手順に進む。

（ニ）ステップＳ４１４において、図２５に示した評価順整列部２４６は、Ｓ４１４で算出された評価値に基づいて、候補を評価の高い順に並べ換える。ステップＳ４１５において、図２５に示した増殖処理部２４７は、評価の高い候補を、増殖率に基づいて複製させ、複製させた分だけ評価の低い候補を削除する。ステップＳ４１６において、図２５に示した突然変異処理部２４８は、突然変異率に基づいて、候補の任意のセル（ビット）を変換する。ステップＳ４１７において、図２５に示したクロスオーバ処理部２４９は、クロスオーバ率に基づいて、２つの候補の任意のセルを入れ替える。

（ホ）ステップＳ４１８において、図２４に示した候補評価部２４２は、ステップＳ４１７の手順まで処理された候補に対して、ステップＳ４１２の手順と同様に評価値を算出する。ステップＳ４１９において、所定世代だけ遺伝的アルゴリズム処理が終了していなければ、ステップＳ４１４〜Ｓ４１８の手順が繰り返される。一方、所定の世代だけ遺伝的アルゴリズム処理が終了した場合、ステップＳ４２０に進む。

（ヘ）ステップＳ４２０において、図２４に示した候補抽出部２４４は、ステップＳ４１８において評価値が算出された候補のうち、最も評価の高い候補を採用して処理順序を決定する。ステップＳ５において、図１に示した描画制御手段２４は、ステップＳ４２０において決定された処理順序に従いアパーチャ管理手段９１及び描画手段９２に制御信号を出力する。アパーチャ管理手段９１及び描画手段９２は、描画制御手段２４から出力された制御信号に基づいて、ＣＰアパーチャを用いてロットを処理する。

以上説明したように、第２の変形例によれば、実施の形態と同様に、処理要求されたロットを装置へ実際に投入する処理順序と装置へ投入するタイミングのスケジュール設定を自動で管理可能にする。多品種少量製造に対応したＥＢ描画装置を効率良く運用できる。

また、図２４に示した遺伝的処理部２４３により遺伝的アルゴリズム処理を行うことにより、所定の世代分だけ演算を行うので、オーダ数が増えても、階乗で演算が増加しない。したがって、最良に近い評価の候補を比較的短時間で決定することができる。このため、候補の並べ変え順について、総当たり演算方法を用いて全ての膨大な数の候補の組合わせについて評価を求め評価を決定する必要がなくなり、現在の一般的なコンピュータの演算速度では実現可能となる。

（その他の実施の形態）
本発明は、実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、図３２に示すように、図１に示した処理順序決定部２３０を備える処理順序決定手段２３の代わりに、図３２に示すような処理順序決定部２３０ｚを備える処理順序決定手段２３ｚを備えていても良い。処理順序決定部２３０ｚは、段取り規則用決定部２３２、固定的規則用決定部２３３、パラメータ指定用決定部２３４、描画データ変更用決定部２３５、及び遺伝的処理用決定部２４０を備える。段取り規則用決定部２３２、固定的規則用決定部２３３、パラメータ指定用決定部２３４、描画データ変更用決定部２３５、及び遺伝的処理用決定部２４０はそれぞれ、規則判断部２３１により判断されたスケジュール規則に基づいて、処理順序を決定すれば良い。

また、遺伝的処理用決定部２４０は、規則判断部２３１が時間指定規則、優先度指定規則、パラメータ指定規則、及び描画データ変更規則等と判断した場合でも、段取り規則用決定部２３２、固定的規則用決定部２３３、パラメータ指定用決定部２３４、描画データ変更用決定部２３５、及び遺伝的処理用決定部２４０の代わりに処理順序を決定しても良い。例えば、図２４に示した候補評価部は、時間指定規則の場合、候補生成部２４１により生成した候補に対して予定時間とそれぞれのロットの処理が重複しているか判断し、重複していない候補を対象する。また、候補評価部２４２は、規則判断部２３１が優先度指定規則、パラメータ指定規則、及び描画データ変更規則等の場合でも、候補生成部２４１により生成した候補に対して優先度、パラメータ等の条件を満たしているか判断し、満たしている候補を対象とする。

また、図３３に示すＥＢ描画装置は、処理時間算出手段２２ｘが図１に示したＥＢ描画装置と異なる。処理時間算出手段２２ｘは、描画データ記憶装置５に格納された描画データに含まれるアパーチャ情報を読み込むのではなく、アパーチャ情報記憶装置３から直接、アパーチャ情報を読み込んで、それぞれのロットに対応したＣＰアパーチャを用いて複数のロットをそれぞれ処理するのに必要な処理時間を算出する。

また、図３４に示すＥＢ描画装置は、複数のアパーチャ管理手段９１，９１ｘ，９１ｙ及び描画手段９２，９２ｘ，９２ｙを備える点が、図１に示したＥＢ描画装置と異なる。複数のアパーチャ管理手段９１，９１ｘ，９１ｙ及び描画手段９２，９２ｘ，９２ｙを備える場合では、処理順序決定手段２３は、描画手段９２，９２ｘ，９２ｙに対してそれぞれ投入する複数のロットをそれぞれ判断し、各描画手段９２，９２ｘ，９２ｙ毎に複数のロットの処理順序をそれぞれ決定する。

図１に示したスケジュール管理装置２は、図３５に示すように、工場のホスト計算機１に組み込まれていても良い。なお、スケジュール管理装置２には、図１に示したアパーチャ情報記憶装置３、データ変換手段４、描画データ記憶装置５、管理用データ記憶装置６、入力装置７、出力装置８、設計データ記憶装置１０、及び主記憶装置１１等が図示を省略されて接続されている。スケジュール管理装置２は、複数のＥＢ描画装置９０，９０ｘに接続されている。ＥＢ描画装置９０，９０ｘのそれぞれは、図１に示したアパーチャ管理手段９１及び描画手段９２を含む。ホスト計算機１は、工場全体のＥＢ描画装置９０，９０ｘに対するスケジュールを管理する。ホスト計算機１は、処理すべきロット情報をスケジュール管理装置２に渡す。スケジュール管理装置２は、ホスト計算機１からの要求されたロット情報を自身が管理する待ち行列リストに加え、スケジューリングを開始する。最適なスケジュールが得られたら、ＥＢ描画装置９０，９０ｘに対し、個別に処理すべきロットの情報を送信し、ロット処理を指示する。ＥＢ描画装置９０，９０ｘは、スケジュール管理装置２の指示に従って、ロット処理を実施し、終了後にその旨をスケジュール管理装置２に通知する。図２７によれば、工場のホスト計算機１がスケジュール管理装置２を実装しているため、スケジュール管理装置２が再投入ロットの到着時間に関連する次工程の終了時間を容易に取得することができる。

また、図１に示したスケジュール管理装置２は、図３６に示すように、工場のホスト計算機１と複数のＥＢ描画装置９０，９０ｘの間に接続されていても良い。スケジュール管理装置２は、複数のＥＢ描画装置９０，９０ｘを管理する。スケジュール管理装置２は、各スケジュール管理装置２自身が管理するＥＢ描画装置９０，９０ｘの情報しか有していない点が、図２７に示したスケジュール管理装置２と異なる。このため、次工程からの戻り時間は、スケジュール管理装置２から工場のホスト計算機に要求して、取得する必要がある。

また、図１に示したスケジュール管理装置２、及びスケジュール管理装置２と同様の構成のスケジュール管理装置２ｘが、図３７に示すように、工場のホスト計算機１とＥＢ描画装置９０，９０ｘの間に接続されていても良い。複数のスケジュール管理装置２，２ｘは、個々のＥＢ描画装置９０，９０ｘを管理する。複数のスケジューリング装置２，２ｘが、それぞれが担当するＥＢ描画装置９０，９０ｘのスケジュールのみを管理する点が、図３５及び図３６に示したスケジュール管理装置２と異なる。

また、上記実施の形態では、キャラクタプロジェクション（ＣＰ）描画方式を用いたＥＢ描画装置を取り上げたが、他の描画方式に適用してもよい。例えば、ウェーハ直上に等倍のアパーチャマスクを置き、このアパーチャマスク上に低エネルギー電子ビームを走査して、ウェーハにパターンを焼き付ける低エネルギー電子ビーム投影方式の装置にも、本発明を適用することが可能である。また、チップサイズの４〜５倍のアパーチャマスクを用い、アパーチャマスクとウェーハを同期して駆動させるとともに、アパーチャマスク上に高エネルギー電子ビームを走査して、ウェーハにパターンを縮小転写する高エネルギー電子ビーム投影方式の装置にも、本発明を適用することが可能である。この場合、アパーチャマスクには、複数の機能ブロックを搭載しておけばよい。製品毎に必要なアパーチャマスクと機能ブロックの情報を、上述の実施の形態に記載したＣＰアパーチャとキャラクタパターンの情報に置き換えればよい。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論であり、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の実施の形態に係るＥＢ描画装置のブロック図である。 本発明の実施の形態に係る処理順序決定手段のブロック図である。 図３（ａ）〜図３（ｃ）は、本発明の実施の形態に係るスケジュールの一例を示す図（その１）である。 本発明の実施の形態に係るスケジュールの一例を示す図（その２）である。 本発明の実施の形態に係るスケジューリング方法の一例を示すフローチャートである。 本発明の実施の形態に係るＥＢ描画方法を説明するためのフローチャートである。 本発明の実施の形態に係るイベント駆動型シミュレーションで用いるモデルの一例を示すフローチャートである。 本発明の実施の形態に係るロットの情報の一例を示すグラフである。 本発明の実施の形態に係るＣＰアパーチャ情報の一例を示すグラフである。 本発明の実施の形態に係るイベント駆動型シミュレーションの一例を示すフローチャートである。 本発明の実施の形態に係るロット到着率とスループットの関係を示すグラフである。 本発明の実施の形態に係るロット到着率とターンアラウンドタイムの関係を示すグラフである。 本発明の実施の形態に係る半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施の形態の第１の変形例に係るＥＢ描画装置のブロック図である。 本発明の実施の形態の第１の変形例に係る処理順序決定手段のブロック図である。 本発明の実施の形態の第１の変形例に係るパラメータ指定用決定部のブロック図である。 本発明の実施の形態の第１の変形例に係るスケジュールの一例を示す図（その１）である。 本発明の実施の形態の第１の変形例に係るスケジュールの一例を示す図（その２）である。 本発明の実施の形態の第１の変形例に係るスケジュールの一例を示す図（その３）である。 本発明の実施の形態の第１の変形例に係るスケジュールの一例を示す図（その４）である。 本発明の実施の形態の第１の変形例に係るＥＢ描画方法を説明するためのフローチャートである。 本発明の実施の形態の第２の変形例に係るＥＢ描画装置のブロック図である。 本発明の実施の形態の第２の変形例に係る処理順序決定手段のブロック図である。 本発明の実施の形態の第２の変形例に係る遺伝的処理決定部のブロック図である。 本発明の実施の形態の第２の変形例に係る遺伝的処理部のブロック図である。 本発明の実施の形態の第２の変形例に係る遺伝的処理を説明するための図（その１）である。 図２７（ａ）及び図２７（ｂ）は、本発明の実施の形態の第２の変形例に係る遺伝的処理を説明するための図（その２）である。 本発明の実施の形態の第２の変形例に係る遺伝的処理を説明するための図（その３）である。 図２９（ａ）及び図２９（ｂ）は、本発明の実施の形態の第２の変形例に係る遺伝的処理を説明するための図（その４）である。 本発明の実施の形態の第２の変形例に係るＥＢ描画方法を説明するためのフローチャート（その１）である。 本発明の実施の形態の第２の変形例に係るＥＢ描画方法を説明するためのフローチャート（その２）である。 本発明の実施の形態のその他の実施の形態に係る処理順序決定手段のブロック図である。 本発明のその他の実施の形態に係るＥＢ描画装置の一例を示すブロック図である。 本発明のその他の実施の形態に係るＥＢ描画装置の他の一例を示すブロック図である。 本発明のその他の実施の形態に係るスケジュール管理装置、工場ホスト計算機及びＥＢ描画装置の関係を示すブロック図（その１）である。 本発明のその他の実施の形態に係るスケジュール管理装置、工場ホスト計算機及びＥＢ描画装置の関係を示すブロック図（その２）である。 本発明のその他の実施の形態に係るスケジュール管理装置、工場ホスト計算機及びＥＢ描画装置の関係を示すブロック図（その３）である。

符号の説明

１…ホスト計算機
２，２ｘ…スケジュール管理装置（ＣＰＵ）
３…アパーチャ情報記憶装置
４…データ変換手段
５…描画データ記憶装置
６，６ｙ…管理用データ記憶装置
７…入力装置
８…出力装置
１０…設計データ記憶装置
１１…主記憶装置
２１…要求取得手段
２２，２２ｘ…処理時間算出手段
２３，２３ｘ，２３ｙ，２３ｚ…処理順序決定手段
２４…描画制御手段
６１…処理手順記憶部
６１…要求記憶部
６２…処理手順記憶部
６３…スケジュール規則記憶部
６４…遺伝的情報記憶部
６５…管理用パラメータ記憶部
６６…処理順序記憶部
９０，９０ｘ…ＥＢ描画装置
９１，９１ｘ，９１ｙ…アパーチャ管理手段
９２，９２ｘ，９２ｙ…描画手段
２３０，２３０ｘ，２３０ｙ…処理順序決定部
２３０ａ…初期状態作成部
２３０ｂ…ロット登録部
２３０ｃ…クロックタイム更新部
２３０ｄ…状態変更部
２３１…規則判断部
２３２…段取り規則用決定部
２３３…固定的規則用決定部
２３４…パラメータ指定用決定部
２３５…描画データ変更用決定部
２３６…描画条件指定部
２３７…描画精度指定部
２３８…アパーチャ指定部
２３９…動的規則用決定部
２４０…遺伝的処理決定部
２４１…候補生成部
２４２…候補評価部
２４３…遺伝的処理部
２４４…候補抽出部
２４６…評価順整列部
２４７…増殖処理部
２４８…突然変異処理部
２４９…クロスオーバ処理部

Claims (5)

1. 複数のアパーチャマスクを管理するアパーチャ管理手段と、
   対応した前記アパーチャマスクをそれぞれ用いる複数のロットの処理要求を取得する要求取得手段と、
   前記複数のロットのそれぞれに関する処理手順を格納する処理手順記憶部と、
   前記処理手順に基づいてそれぞれの前記ロットに対応した前記アパーチャマスクを用いて前記複数のロットをそれぞれ処理するのに必要な処理時間をそれぞれ算出する処理時間算出手段と、
   前記処理時間に基づいて前記複数のロットの処理順序を決定する処理順序決定手段と、
   前記処理順序に従い前記アパーチャマスクを用いて前記複数のロットを順に処理する描画手段
   とを備えることを特徴とする電子ビーム描画装置。
2. 前記処理順序決定手段は、
   前記処理順序のスケジュール規則を判断する規則判断部と、
   前記判断されたスケジュール規則に応じて、前記処理時間に基づいて前記複数のロットの処理順序を決定する処理順序決定部
   とを備えることを特徴とする請求項１に記載の電子ビーム描画装置。
3. 要求取得手段が、複数のロットの処理要求を取得する手順と、
   処理時間算出手段が、前記複数のロットのそれぞれに関する処理手順に基づいて、それぞれの前記ロットに対応したアパーチャマスクを用いて前記複数のロットをそれぞれ処理するのに必要な処理時間をそれぞれ算出する手順と、
   処理順序決定手段が、前記処理時間に基づいて前記複数のロットの処理順序を決定する手順と、
   描画手段が、前記処理順序に従い前記アパーチャマスクを用いて前記複数のロットを順に処理する手順
   とを含むことを特徴とする電子ビーム描画方法。
4. コンピュータに、
   複数のロットの処理要求を取得する手順と、
   処理手順記憶部に格納された複数のロットのそれぞれに関する処理手順に基づいて、それぞれの前記ロットに対応したアパーチャマスクを用いて前記複数のロットをそれぞれ処理するのに必要な処理時間をそれぞれ算出する手順と、
   前記処理時間に基づいて前記複数のロットの処理順序を決定する手順と、
   前記処理順序に従い前記アパーチャマスクを用いて前記複数のロットを描画手段により順に処理する手順
   とを実行させることを特徴とする電子ビーム描画プログラム。
5. 複数のロットのそれぞれのデバイスパターンのレイアウトデータを製造工程の各段階に対応した層毎に生成する工程と、
   データ変換手段が、前記複数のロットのそれぞれの前記レイアウトデータを描画データに変換する工程と、
   要求取得手段が前記複数のロットの処理要求を取得する工程と、
   処理時間算出手段が、前記複数のロットのそれぞれに関する処理手順に基づいて、それぞれの前記ロットに対応したアパーチャマスクを用いて前記複数のロットをそれぞれ処理するのに必要な処理時間をそれぞれ算出する工程と、
   処理順序決定手段が前記処理時間に基づいて前記複数のロットの処理順序を決定する工程と、
   該処理順序に従い、描画手段が前記描画データに基づいて対応した前記アパーチャマスクを用いて前記複数のロットのそれぞれの半導体ウェーハ上に順に描画することにより、前記複数のロットのそれぞれについて前記半導体ウェーハ上に前記デバイスパターンの各層のパターンを前記各段階に対応して順に処理する工程
   とを含むことを特徴とする直接描画方式を用いた半導体装置の製造方法。

Images