JP2005294465A - Element mounting substrate and semiconductor device using the same - Google Patents
Element mounting substrate and semiconductor device using the same Download PDFInfo
- Publication number
- JP2005294465A JP2005294465A JP2004106228A JP2004106228A JP2005294465A JP 2005294465 A JP2005294465 A JP 2005294465A JP 2004106228 A JP2004106228 A JP 2004106228A JP 2004106228 A JP2004106228 A JP 2004106228A JP 2005294465 A JP2005294465 A JP 2005294465A
- Authority
- JP
- Japan
- Prior art keywords
- element mounting
- mounting substrate
- resin film
- type polymer
- containing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/0198—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W72/5449—
-
- H10W72/5522—
-
- H10W72/932—
-
- H10W74/00—
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】 カルド型ポリマー含有樹脂膜を用いることにより、信頼性を高め、かつ小型化された素子搭載基板を提供する。
【解決手段】 複数の特性をカルド型ポリマー含有樹脂膜が満たす場合には、カルド型ポリマー含有樹脂膜を含む基材３０２および絶縁樹脂膜３１２に要求される、薄膜化、機械的強度、耐熱性、他の部材との密着性、解像度、誘電特性、耐湿性などの諸特性がバランス良く実現される。そのため、信頼性に優れ、小型化された素子搭載基板が安定的に提供される。
【選択図】 図１０
PROBLEM TO BE SOLVED: To provide a device mounting substrate with improved reliability and reduced size by using a cardo type polymer-containing resin film.
SOLUTION: When a cardo type polymer-containing resin film satisfies a plurality of characteristics, the substrate 302 and the insulating resin film 312 including the cardo type polymer-containing resin film are required to have a thin film, mechanical strength, and heat resistance. Various properties such as adhesion to other members, resolution, dielectric properties, and moisture resistance are realized in a well-balanced manner. Therefore, an element mounting substrate that is excellent in reliability and reduced in size is stably provided.
[Selection] Figure 10
Description
本発明は、素子搭載基板およびそれを用いた半導体装置に関するものである。 The present invention relates to an element mounting substrate and a semiconductor device using the same.
携帯電話、ＰＤＡ、ＤＶＣ、ＤＳＣといったポータブルエレクトロニクス機器の高機能化が加速するなか、こうした製品が市場で受け入れられるためには小型・軽量化が必須となっており、その実現のために高集積のシステムＬＳＩが求められている。一方、これらのエレクトロニクス機器に対しては、より使い易く便利なものが求められており、機器に使用されるＬＳＩに対し、高機能化、高性能化が要求されている。このため、ＬＳＩチップの高集積化にともないそのＩ／Ｏ数が増大する一方でパッケージ自体の小型化要求も強く、これらを両立させるために、半導体部品の高密度な基板実装に適合した半導体パッケージの開発が強く求められている。こうした要求に対応するため、ＣＳＰ（Chip Size Package）と呼ばれるパッケージ技術が種々開発されている。 As portable electronic devices such as mobile phones, PDAs, DVCs, and DSCs are accelerating their functions, miniaturization and weight reduction are essential for their acceptance in the market. There is a need for a system LSI. On the other hand, these electronic devices are required to be easier to use and convenient, and higher functionality and higher performance are required for LSIs used in the devices. For this reason, as the number of I / Os increases with higher integration of LSI chips, there is a strong demand for miniaturization of the package itself. In order to achieve both of these, a semiconductor package suitable for high-density board mounting of semiconductor components Development is strongly demanded. In order to meet such demands, various package technologies called CSP (Chip Size Package) have been developed.
こうしたパッケージの例として、ＢＧＡ（Ball Grid Array）が知られている。ＢＧＡは、パッケージ用基板の上に半導体チップを実装し、それを樹脂モールディングした後、反対側の面に外部端子としてハンダボールをエリア状に形成したものである。ＢＧＡでは、実装エリアが面で達成されるので、パッケージを比較的容易に小型化することができる。また、回路基板側でも狭ピッチ対応とする必要がなく、高精度な実装技術も不要となるので、ＢＧＡを用いると、パッケージコストが多少高い場合でもトータルな実装コストとしては低減することが可能となる。 As an example of such a package, BGA (Ball Grid Array) is known. In the BGA, a semiconductor chip is mounted on a package substrate, resin-molded, and then solder balls are formed in an area as external terminals on the opposite surface. In BGA, since the mounting area is achieved in terms of surface, the package can be reduced in size relatively easily. In addition, it is not necessary to support narrow pitches on the circuit board side, and high-precision mounting technology is not required. Therefore, if BGA is used, the total mounting cost can be reduced even if the package cost is somewhat high. Become.
図１２は、一般的なＢＧＡの概略構成を示す図である。ＢＧＡ１００は、ガラスエポキシ基板１０６上に、接着層１０８を介してＬＳＩチップ１０２が搭載された構造を有する。ＬＳＩチップ１０２は封止樹脂１１０によってモールドされている。ＬＳＩチップ１０２とガラスエポキシ基板１０６とは、金属線１０４により電気的に接続されている。ガラスエポキシ基板１０６の裏面には、半田ボール１１２がアレイ状に配列されている。この半田ボール１１２を介して、ＢＧＡ１００がプリント配線基板に実装される。
FIG. 12 is a diagram showing a schematic configuration of a general BGA. The BGA 100 has a structure in which an
特許文献１には、他のＣＳＰの例が記載されている。同公報記載には、高周波用ＬＳＩを搭載するシステム・イン・パッケージが開示されている。このパッケージは、ベース基板上に、多層配線構造が形成され、その上に高周波用ＬＳＩをはじめとする半導体素子が形成されている。多層配線構造は、コア基板や絶縁樹脂層付銅箔などが積層された構造となっている。 Patent Document 1 describes another example of CSP. The publication discloses a system-in-package in which a high-frequency LSI is mounted. In this package, a multilayer wiring structure is formed on a base substrate, and semiconductor elements such as a high frequency LSI are formed thereon. The multilayer wiring structure has a structure in which a core substrate, a copper foil with an insulating resin layer, and the like are laminated.
しかし、上記公報記載の技術をはじめ、システム・イン・パッケージに用いられる絶縁樹脂層の線膨張係数などが異なる場合がある。このため、半導体装置の製造時または使用時におけるヒートサイクルなどにより、絶縁樹脂層と、その上下の層との膨張収縮度合いが異なる場合がある。したがって、絶縁樹脂層と、その上下の層との間の密着性の低下が生じる場合がある。また、絶縁樹脂層は、その層内に埋設される配線パターンの配線間絶縁膜としての役割を果たすため、寄生容量の低減が要求される。 However, the linear expansion coefficient of the insulating resin layer used in the system-in-package including the technique described in the above publication may differ. For this reason, the degree of expansion and contraction of the insulating resin layer and the upper and lower layers thereof may differ depending on the heat cycle during manufacture or use of the semiconductor device. Therefore, the adhesiveness between the insulating resin layer and the upper and lower layers may be reduced. Further, since the insulating resin layer plays a role as an inter-wiring insulating film of a wiring pattern embedded in the layer, reduction of parasitic capacitance is required.
また、パッケージの微細化の要求により、基材や絶縁樹脂層の薄膜化が求められる。 Further, according to the demand for miniaturization of the package, it is required to reduce the thickness of the base material and the insulating resin layer.
本発明は上記事情に鑑みなされたものであって、その目的とするところは、信頼性が高く、かつ小型化された素子搭載基板を提供することにある。 The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a highly reliable and miniaturized element mounting substrate.
本発明によれば、素子を搭載するための素子搭載基板であって、基材と、該基材上に設けられた絶縁膜とを含み、基材は、カルド型ポリマーを含むことを特徴とする素子搭載基板が提供される。 According to the present invention, an element mounting substrate for mounting an element includes a base material and an insulating film provided on the base material, and the base material includes a cardo type polymer. An element mounting substrate is provided.
本発明によれば、基材はカルド型ポリマーを含むことによって、剛性を保ちつつ、基材を薄膜化することが可能になる。したがって、信頼性が高く、かつ、小型化された素子搭載基板を提供することができる。 According to the present invention, since the base material contains a cardo type polymer, the base material can be thinned while maintaining rigidity. Therefore, it is possible to provide a highly reliable and miniaturized element mounting substrate.
本発明によれば、素子を搭載するための素子搭載基板であって、基材と、該基材上に設けられた絶縁膜とを含み、絶縁膜は、カルド型ポリマーを含むことを特徴とする素子搭載基板を提供することができる。 According to the present invention, an element mounting substrate for mounting an element includes a base material and an insulating film provided on the base material, and the insulating film includes a cardo type polymer. An element mounting substrate can be provided.
本発明によれば、絶縁膜はカルド型ポリマーを含むことによって、絶縁膜とその上下の層の層間密着性を向上させ、配線間の寄生容量を低減することにより、信頼性を向上させることができる。また、絶縁膜を薄膜化することが可能になる。したがって、信頼性が高く、かつ、小型化された素子搭載基板を提供することができる。 According to the present invention, the insulating film contains a cardo type polymer, thereby improving the interlayer adhesion between the insulating film and the upper and lower layers, and reducing the parasitic capacitance between the wirings, thereby improving the reliability. it can. In addition, the insulating film can be made thinner. Therefore, it is possible to provide a highly reliable and miniaturized element mounting substrate.
また、基材のガラス転移温度が１８０℃以上２２０℃以下であり、基材の周波数１ＭＨｚの交流電界を印加した場合の誘電正接が０．００１以上０．０４以下であってもよい。 Further, the glass transition temperature of the substrate may be 180 ° C. or higher and 220 ° C. or lower, and the dielectric loss tangent may be 0.001 or higher and 0.04 or lower when an AC electric field having a frequency of 1 MHz is applied.
また、基材のガラス転移温度以下の領域における線膨張係数が５０ｐｐｍ／℃以上８０ｐｐｍ／℃以下であってもよい。 Further, the linear expansion coefficient in the region below the glass transition temperature of the substrate may be 50 ppm / ° C. or more and 80 ppm / ° C. or less.
また、絶縁膜のガラス転移温度が１８０℃以上２２０℃以下であり、絶縁膜の周波数１ＭＨｚの交流電界を印加した場合の誘電正接が０．００１以上０．０４以下であってもよい。 Further, the glass transition temperature of the insulating film may be 180 ° C. or higher and 220 ° C. or lower, and the dielectric loss tangent may be 0.001 or higher and 0.04 or lower when an AC electric field having a frequency of 1 MHz is applied.
また、絶縁膜のガラス転移温度以下の領域における線膨張係数が５０ｐｐｍ／℃以上８０ｐｐｍ／℃以下であってもよい。 Further, the linear expansion coefficient in the region below the glass transition temperature of the insulating film may be 50 ppm / ° C. or more and 80 ppm / ° C. or less.
また、絶縁膜上に素子を接続する配線が設けられていてもよい。 Further, a wiring for connecting the element may be provided over the insulating film.
また、絶縁膜上に第２の絶縁膜が設けられ、配線が第２の絶縁膜により被覆されていてもよい。 In addition, a second insulating film may be provided over the insulating film, and the wiring may be covered with the second insulating film.
また、第２の絶縁膜は、カルド型ポリマーを含んでいてもよい。 The second insulating film may contain a cardo type polymer.
また、第２の絶縁膜のガラス転移温度が１８０℃以上２２０℃以下であり、第２の絶縁膜の周波数１ＭＨｚの交流電界を印加した場合の誘電正接が０．００１以上０．０４以下であってもよい。 Further, the glass transition temperature of the second insulating film is 180 ° C. or higher and 220 ° C. or lower, and the dielectric loss tangent of the second insulating film when an AC electric field having a frequency of 1 MHz is applied is 0.001 or higher and 0.04 or lower. May be.
また、第２の絶縁膜のガラス転移温度以下の領域における線膨張係数が５０ｐｐｍ／℃以上８０ｐｐｍ／℃以下であってもよい。 Further, the linear expansion coefficient in the region below the glass transition temperature of the second insulating film may be 50 ppm / ° C. or more and 80 ppm / ° C. or less.
本発明によれば、上記いずれかの素子搭載基板と、該素子搭載基板に搭載されている半導体素子とを備えることを特徴とする半導体装置が提供される。 According to the present invention, there is provided a semiconductor device comprising any one of the above element mounting substrates and a semiconductor element mounted on the element mounting substrate.
本発明によれば、信頼性が高く、かつ、小型化された素子搭載基板を備えることにより、信頼性が高く、かつ、小型化された半導体装置を提供することができる。 According to the present invention, a highly reliable and miniaturized semiconductor device can be provided by providing a highly reliable and miniaturized element mounting substrate.
なお、絶縁膜は単層絶縁膜でも多層絶縁膜でもよいものとする。 Note that the insulating film may be a single-layer insulating film or a multilayer insulating film.
なお、本発明において、素子搭載基板とは、ＬＳＩチップやＩＣチップなどの半導体素子を搭載するための基板を意味する。たとえば、後述するＩＳＢ（登録商標）構造におけるインターポーザー基板などが挙げられる。また、素子搭載基板は、シリコン基板などの剛性を有するコア基板を備えてもよいが、コア基板を有さず、絶縁樹脂膜からなる多層絶縁膜を備えるコアレス構造であってもよい。 In the present invention, the element mounting substrate means a substrate on which a semiconductor element such as an LSI chip or an IC chip is mounted. For example, an interposer substrate in an ISB (registered trademark) structure to be described later can be used. The element mounting substrate may include a rigid core substrate such as a silicon substrate, but may have a coreless structure including a multilayer insulating film made of an insulating resin film without the core substrate.
本発明によれば、信頼性が高く、かつ小型化された素子搭載基板を提供することができる。 According to the present invention, it is possible to provide a highly reliable and miniaturized element mounting substrate.
以下、本発明の実施の形態について説明するが、その前に、実施の形態で採用するＩＳＢ構造について説明する。ＩＳＢ（Integrated System in Board；登録商標）は、本出願人により開発された独自のパッケージである。ＩＳＢは、半導体ベアチップを中心とする電子回路のパッケージングにおいて、銅による配線パターンを持ちながら回路部品を支持するためのコア(基材)を使用しない独自のコアレスシステム・イン・パッケージである。 Hereinafter, an embodiment of the present invention will be described, but before that, an ISB structure employed in the embodiment will be described. ISB (Integrated System in Board; registered trademark) is a unique package developed by the present applicant. ISB is a unique coreless system-in-package that does not use a core (base material) for supporting circuit components while having a wiring pattern made of copper in packaging of electronic circuits centering on semiconductor bare chips.
図１はＩＳＢの一例を示す概略構成図である。ここではＩＳＢの全体構造をわかりやすくするため、単一の配線層のみ示しているが、実際には、複数の配線層が積層した構造となっている。このＩＳＢでは、ＬＳＩベアチップ２０１、Ｔｒベアチップ２０２およびチップＣＲ２０３が銅パターン２０５からなる配線により結線された構造となっている。ＬＳＩベアチップ２０１は、裏面に半田ボール２０８が設けられた引き出し電極や配線に対し、金線ボンディング２０４により導通されている。ＬＳＩベアチップ２０１の直下には、導電性ペースト２０６が設けられ、これを介してＩＳＢがプリント配線基板に実装される。ＩＳＢ全体はエポキシ樹脂などからなる樹脂パッケージ２０７により封止された構造となっている。
FIG. 1 is a schematic configuration diagram showing an example of an ISB. Here, only a single wiring layer is shown for easy understanding of the entire structure of the ISB, but in actuality, a structure in which a plurality of wiring layers are laminated is shown. This ISB has a structure in which an
このパッケージによれば、以下の利点が得られる。
(i)コアレスで実装できるため、トランジスタ、ＩＣ、ＬＳＩの小型・薄型化を実現できる。
(ii)トランジスタからシステムＬＳＩ、さらにチップタイプのコンデンサや抵抗を回路形成し、パッケージングすることができるため、高度なＳＩＰ(System in Package)を実現できる。
(iii)現有の半導体素子を組合せできるため、システムＬＳＩを短期間に開発できる。
(iv)半導体ベアチップが直下の銅材に直接マウントされており、良好な放熱性を得ることができる。
(v)回路配線が銅材でありコア材がないため、低誘電率の回路配線となり、高速データ転送や高周波回路で優れた特性を発揮する。
(vi)電極がパッケージの内部に埋め込まれる構造のため、電極材料のパーティクルコンタミの発生を抑制できる。
(vii)パッケージサイズはフリーであり、1個あたりの廃材を６４ピンのＳＱＦＰパッケージと比較すると、約１／１０の量となるため、環境負荷を低減できる。
(viii)部品を載せるプリント回路基板から、機能の入った回路基板へと、新しい概念のシステム構成を実現できる。
(ix)ＩＳＢのパターン設計は、プリント回路基板のパターン設計と同じように容易であり、セットメーカーのエンジニアが自ら設計できる。
According to this package, the following advantages are obtained.
(i) Since it can be mounted corelessly, it is possible to reduce the size and thickness of transistors, ICs and LSIs.
(ii) Since a circuit can be formed by forming a circuit from a transistor to a system LSI, and further a chip type capacitor and resistor, an advanced SIP (System in Package) can be realized.
(iii) Since existing semiconductor elements can be combined, a system LSI can be developed in a short time.
(iv) The semiconductor bare chip is directly mounted on the copper material directly below, and good heat dissipation can be obtained.
(v) Since the circuit wiring is made of copper and has no core material, the circuit wiring has a low dielectric constant and exhibits excellent characteristics in high-speed data transfer and high-frequency circuits.
(vi) Since the electrode is embedded in the package, the generation of particle contamination of the electrode material can be suppressed.
(vii) The package size is free, and the amount of waste per package is about 1/10 of the amount of SQFP package with 64 pins, so the environmental load can be reduced.
(viii) A new concept system configuration can be realized from a printed circuit board on which components are placed to a circuit board with functions.
(ix) ISB pattern design is as easy as printed circuit board pattern design, and can be designed by set manufacturer engineers.
次にＩＳＢの製造プロセス上のメリットについて説明する。図２は、従来のＣＳＰおよび本発明に係るＩＳＢの製造プロセスの対比図である。図２（Ｂ）は、従来のＣＳＰの製造プロセスを示す。はじめにベース基板上にフレームを形成し、各フレームに区画された素子形成領域にチップが実装される。その後、各素子について熱硬化性樹脂によりパッケージが設けられ、その後、素子毎に金型を利用して打ち抜きを行う。最終工程の打ち抜きでは、モールド樹脂およびベース基板が同時に切断されるようになっており、切断面における表面荒れなどが問題になる。また打ち抜きを終わった後の廃材が多量に生じるため、環境負荷の点で課題を有していた。 Next, advantages of the ISB manufacturing process will be described. FIG. 2 is a comparison diagram of manufacturing processes of a conventional CSP and an ISB according to the present invention. FIG. 2B shows a conventional CSP manufacturing process. First, a frame is formed on a base substrate, and a chip is mounted in an element formation region partitioned by each frame. Thereafter, a package is provided for each element by a thermosetting resin, and thereafter, punching is performed using a die for each element. In stamping in the final process, the mold resin and the base substrate are cut at the same time, and surface roughness on the cut surface becomes a problem. In addition, since a large amount of waste material is generated after punching, there is a problem in terms of environmental load.
一方、図２（Ａ）は、ＩＳＢの製造プロセスを示す図である。はじめに、金属箔の上にフレームを設け、各モジュール形成領域に、配線パターンを形成し、その上にＬＳＩなどの回路素子を搭載する。続いて各モジュール毎にパッケージを施し、スクライブ領域に沿ってダイシングを行い、製品を得る。パッケージ終了後、スクライブ工程の前に、下地となる金属箔を除去するので、スクライブ工程におけるダイシングでは、樹脂層のみの切断となる。このため、切断面の荒れを抑制し、ダイシングの正確性を向上させることが可能となる。 On the other hand, FIG. 2A is a diagram showing a manufacturing process of ISB. First, a frame is provided on a metal foil, a wiring pattern is formed in each module formation region, and a circuit element such as an LSI is mounted thereon. Subsequently, a package is applied to each module, and dicing is performed along the scribe region to obtain a product. After the package is completed, before the scribing process, the underlying metal foil is removed, so that dicing in the scribing process cuts only the resin layer. For this reason, it becomes possible to suppress roughening of the cut surface and improve the accuracy of dicing.
第一の実施の形態
図１０（ｂ）は、本実施形態に係る４層ＩＳＢ構造を備える素子搭載基板４００を示す断面図である。
First Embodiment FIG. 10B is a cross-sectional view showing an
本実施形態に係る素子搭載基板４００は、基材３０２の上面に、絶縁樹脂膜３１２、フォトソルダーレジスト層３２８を順に積層してなる構造を有する。また、基材３０２の下面に、絶縁樹脂膜３１２、フォトソルダーレジスト層３２８を順に積層してなる構造を有する。
The
ここで、４層ＩＳＢ構造とは、内部に配線層を４層有する構造のことであり、その配線層は絶縁膜３１２内およびフォトソルダーレジスト層３２８内に埋設されている。また、フォトソルダーレジスト層３２８は、その層内にビアホールを形成するプロセスの都合上、感光性を有することが求められる。
Here, the four-layer ISB structure is a structure having four wiring layers inside, and the wiring layers are embedded in the insulating
また、４層ＩＳＢ構造において、基材３０２を挟んで、上面の絶縁樹脂膜３１２と下面の絶縁樹脂膜３１２とを構成する材料として同じ材料を用いることができ、また、上面のフォトソルダーレジスト層３２８と下面のフォトソルダーレジスト層３２８とを構成する材料として同じ材料を用いることができるので、製造工程を簡略化することができるというプロセス上の利点がある。
In the four-layer ISB structure, the same material can be used as the material constituting the insulating
また、これらの基材３０２、絶縁樹脂膜３１２、フォトソルダーレジスト層３２８を貫通する貫通孔３２７が設けられている。
In addition, a through
また、基材３０２には、銅膜３０８からなる配線の一部、銅膜３２０からなる配線の一部、ビア３１１の一部などが埋め込まれている。絶縁樹脂膜３１２には、銅膜３０８からなる配線の一部、銅膜３２０からなる配線の一部、配線３０９、ビア３１１の一部、ビア３２３の一部などが埋め込まれている。フォトソルダーレジスト層３２８には、銅膜３２０からなる配線の一部、ビア３２３の一部などが埋め込まれている。また、フォトソルダーレジスト層３２８には、開口部３２６が設けられている。
Further, a part of the wiring made of the
ここで、基材３０２には、後述するカルド型ポリマー含有樹脂膜が用いられる。基材３０２の厚さは、たとえば、４０μｍ程度とする。
Here, a cardo polymer-containing resin film, which will be described later, is used for the
絶縁樹脂膜３１２には、加熱することにより軟化する樹脂材料であり、後述するカルド型ポリマー含有樹脂膜が用いられる。ここで、絶縁樹脂膜３１２には、フィラーまたは繊維等の充填材を含めることができる。フィラーとしては、たとえば粒子状または繊維状のＳｉＯ２やＳｉＮを用いることができる。絶縁樹脂膜３１２の厚さは、たとえば、２５μｍ程度とする。
The insulating
また、フォトソルダーレジスト層３２８には、たとえば、後述するカルド型ポリマー含有樹脂膜などを用いることができる。
For the photo solder resist
ここで、カルド型ポリマーは、嵩高い置換基が主鎖の運動を阻害することにより、優れた機械的強度、耐熱性および低い線膨張率を有する。よって、基材３０２、絶縁樹脂膜３１２およびフォトソルダーレジスト層３２８にカルド型ポリマー含有樹脂膜を用いることにより、ヒートサイクルにおいて、基材３０２、絶縁樹脂膜３１２、フォトソルダーレジスト層３２８間の密着性の低下または層間剥離などが抑制される。このため、本実施形態に係る素子搭載基板４００の信頼性が良好となる。また、基材３０２、絶縁樹脂膜３１２およびフォトソルダーレジスト層３２８に薄膜に成型可能なカルド型ポリマー含有樹脂膜を用いることにより、本実施形態に係る素子搭載基板４００を小型化することができる。
Here, the cardo type polymer has excellent mechanical strength, heat resistance, and a low linear expansion coefficient due to the bulky substituents inhibiting the movement of the main chain. Therefore, by using a cardo type polymer-containing resin film for the
また、上記の銅膜３０８からなる配線、銅膜３２０からなる配線、配線３０９、ビア３１１、ビア３２３などからなる多層配線構造としては、例えば銅配線などに限定されず、アルミニウム配線、アルミニウム合金配線、銅合金配線、ワイヤーボンディングされた金配線、金合金配線、またはこれらの混合配線などを用いることもできる。
The multilayer wiring structure including the wiring made of the
また、上記の４層ＩＳＢ構造の表面または内部には、トランジスタやダイオードなどの能動素子、キャパシタや抵抗などの受動素子が設けられていてもよい。これらの能動素子または受動素子は、４層ＩＳＢ中の多層配線構造に接続し、ビア３２３などを通じて外部の導電部材と接続可能としてもよい。 Further, an active element such as a transistor or a diode, or a passive element such as a capacitor or a resistor may be provided on the surface or inside of the four-layer ISB structure. These active elements or passive elements may be connected to a multilayer wiring structure in the four-layer ISB and connectable to an external conductive member through a via 323 or the like.
図３から図１０は、本実施形態に係る４層ＩＳＢ構造を備える素子搭載基板４００の工程断面図である。
3 to 10 are process cross-sectional views of the
まず、図３（ａ）に示すように、ドリルで直径１５０ｎｍ程度の孔を開口した銅箔３０４が圧着された基材３０２を用意する。ここで、基材３０２の厚さは、たとえば、４０μｍ程度とし、銅箔３０４の厚さは、たとえば、１０μｍから１５μｍ程度とする。
First, as shown in FIG. 3A, a
基材３０２には、後述するカルド型ポリマー含有樹脂膜が用いられる。
For the
図３（ｂ）に示すように、銅箔３０４の上面に、フォトエッチングレジスト層３０６をラミネートする。
As shown in FIG. 3B, a photoetching resist layer 306 is laminated on the upper surface of the
ついで、ガラスをマスクとして露光することでフォトエッチングレジスト層３０６をパターニングする。その後、図４（ａ）および（ｂ）に示すように、フォトエッチングレジスト層３０６をマスクとして、たとえば、薬液による化学エッチング加工によって、直径１００ｎｍ程度のビアホール３０７を形成する。その後、ビアホール３０７内をウェット処理により粗化および洗浄する。つづいて、図４（ｃ）に示すように、高アスペクト比対応の無電解めっき、次いで電解めっきにより、ビアホール３０７内を導電性材料で埋め込み、ビア３１１を形成した後に、全面に銅膜３０８を形成する。
Next, the photo-etching resist layer 306 is patterned by exposing with glass as a mask. Thereafter, as shown in FIGS. 4A and 4B, a via
ビア３１１は、たとえば以下のようにして形成することができる。まず、無電解銅めっきにより全面に０．５〜１μｍ程度の薄膜を形成した後、電解めっきにより約２０μｍ程度の膜を形成する。無電解めっき用触媒は、通常パラジウムを用いることが多く、可とう性の絶縁樹脂に無電解用めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって可とう性の絶縁基材表面にめっきを開始するための核を形成することができる。 The via 311 can be formed as follows, for example. First, after forming a thin film of about 0.5 to 1 μm on the entire surface by electroless copper plating, a film of about 20 μm is formed by electrolytic plating. The electroless plating catalyst is usually palladium, and in order to attach the electroless plating catalyst to a flexible insulating resin, palladium is included in an aqueous solution in a complex state, and the flexible insulating resin is used. It is possible to form a nucleus for initiating plating on the surface of a flexible insulating base material by dipping the base material to attach a palladium complex to the surface and reducing it to metallic palladium directly using a reducing agent. it can.
図５（ａ）に示すように、銅膜３０８の上下の表面にフォトエッチングレジスト層３１０をラミネートする。つづいて、図５（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトエッチングレジスト層３１０をマスクとして銅めっき層３０８をエッチングすることにより、銅からなる配線３０９を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅めっきをエッチング除去し、配線パターンを形成することができる。
As shown in FIG. 5A, a photoetching resist
次に、図６（ａ）に示すように、銅箔３１４付きの絶縁樹脂膜３１２を、配線３０９の上下から圧着する。ここで、絶縁樹脂膜３１２の厚さは、たとえば、２５μｍ程度とし、銅箔３１４の厚さは、たとえば、１０μｍ〜１５μｍ程度とする。
Next, as shown in FIG. 6A, the insulating
絶縁樹脂膜３１２には、加熱することにより軟化する樹脂材料であり、後述するカルド型ポリマー含有樹脂膜が用いられる。ここで、絶縁樹脂膜３１２には、フィラーまたは繊維等の充填材を含めることができる。フィラーとしては、たとえば粒子状または繊維状のＳｉＯ２やＳｉＮを用いることができる。
The insulating
圧着の方法としては、銅箔付き絶縁樹脂膜３１２を基材３０２および配線３０９に当接し、絶縁樹脂膜３１２内に基材３０２および配線３０９を嵌入する。次に、図６（ｂ）に示すように、絶縁樹脂膜３１２を真空下または減圧下で加熱して基材３０２および配線３０９に圧着する。つづいて、図６（ｃ）に示すように、銅箔３１４にＸ線を照射することで、銅箔３１４、絶縁樹脂膜３１２、配線３０９、基材３０２を貫通する孔３１５を開口する。
As a pressing method, the insulating
図７（ａ）に示すように、銅箔３１４の上下の表面にフォトエッチングレジスト層３１６をラミネートする。つづいて、図７（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトエッチングレジスト層３１６をマスクとして、銅箔３１４をエッチングすることにより、銅からなる配線３１９を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。
As shown in FIG. 7A, a photoetching resist
図８（ａ）に示すように、配線３１９の上下の表面にフォトエッチングレジスト層３１７をラミネートする。つづいて、図８（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトエッチングレジスト層３１７をマスクとして、たとえば、薬液による化学エッチングにより、直径１００ｎｍ程度のビアホール３２２を形成する。その後、ビアホール３２２内をウェット処理により粗化および洗浄する。つづいて、図８（ｃ）に示すように、高アスペクト比対応の無電解めっき、次いで電界めっきにより、ビアホール３２２内を導電性材料で埋め込み、ビア３２３を形成した後に、全面に銅膜３２０を形成する。
As shown in FIG. 8A, a photoetching resist
ビア３２３は、たとえば以下のようにして形成することができる。まず、無電解銅めっきにより全面に０．５〜１μｍ程度の薄膜を形成した後、電解めっきにより約２０μｍ程度の膜を形成する。無電解めっき用触媒は、通常パラジウムを用いることが多く、可とう性の絶縁樹脂に無電解用めっき用触媒を付着させるには、パラジウムを錯体の状態で水溶液に含ませ、可とう性の絶縁基材を浸漬して表面にパラジウム錯体を付着させ、そのまま、還元剤を用いて、金属パラジウムに還元することによって可とう性の絶縁基材表面にめっきを開始するための核を形成することができる。 The via 323 can be formed as follows, for example. First, after forming a thin film of about 0.5 to 1 μm on the entire surface by electroless copper plating, a film of about 20 μm is formed by electrolytic plating. The electroless plating catalyst is usually palladium, and in order to attach the electroless plating catalyst to a flexible insulating resin, palladium is included in an aqueous solution in a complex state, and the flexible insulating resin is used. It is possible to form a nucleus for initiating plating on the surface of a flexible insulating base material by dipping the base material to attach a palladium complex to the surface and reducing it to metallic palladium directly using a reducing agent. it can.
図９（ａ）に示すように、銅膜３２０の上下の表面に、フォトエッチングレジスト層３１６をラミネートする。つづいて、図９（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトエッチングレジスト層３１６をマスクとして、銅膜３２０をエッチングすることにより、銅からなる配線３２４を形成する。たとえば、レジストから露出した箇所に、化学エッチング液をスプレー噴霧して不要な銅箔をエッチング除去し、配線パターンを形成することができる。
As shown in FIG. 9A, a photoetching resist
次に、図１０（ａ）に示すように、配線３２４の上下の表面に、フォトソルダーレジスト層３２８をラミネートする。ここで、フォトソルダーレジスト層３２８の厚さは、たとえば、２５μｍ程度とする。ラミネートの条件としては、たとえば、温度１１０℃、時間１〜２分、２気圧などが用いられる。その後、アフターベーク工程によりフォトソルダーレジスト層３２８を一部硬化させる。
Next, as shown in FIG. 10A, a photo solder resist
フォトソルダーレジスト層３２８には、たとえば、後述するカルド型ポリマー含有樹脂膜などを用いることができる。
For the photo solder resist
つづいて、図１０（ｂ）に示すように、ガラスをマスクとして露光することでパターニングした後、フォトソルダーレジスト層３２８をマスクとして、ビアホール３２２に形成されたビア３２３を露出するように、たとえば、直径１００ｎｍ程度のビアホール３２６を形成する。ビアホール３２６を形成する方法として、本実施形態では、たとえば、薬液による化学エッチング加工などを用いる。その後、露出されたビア３２３に金メッキを施す（不図示）。
Subsequently, as shown in FIG. 10B, after patterning by exposing glass as a mask, the via 323 formed in the via
以下、本実施形態において、カルド型ポリマー含有樹脂膜を、基材３０２、絶縁樹脂膜３１２およびフォトソルダーレジスト層３２８に用いることの効果について説明する。
Hereinafter, in this embodiment, the effect of using the cardo type polymer-containing resin film for the
ここで、カルド型ポリマーとは、式（I）に示すように、環状の基がポリマー主鎖に直接結合した構造を有するポリマーの総称である。なお、式（I）において、Ｒ1、Ｒ2はアルキレン基や芳香環を含む２価の基などの２価の基を表す。 Here, the cardo type polymer is a general term for polymers having a structure in which a cyclic group is directly bonded to a polymer main chain, as shown in the formula (I). In the formula (I), R 1 and R 2 represent a divalent group such as an alkylene group or a divalent group containing an aromatic ring.
すなわち、このカルド型ポリマーとは、四級炭素を有する嵩高い置換基が、主鎖に対して、ほぼ直角に存在する構造を有しているポリマーのことである。 That is, the cardo type polymer is a polymer having a structure in which a bulky substituent having a quaternary carbon is present substantially perpendicular to the main chain.
ここで、環状部は、飽和結合でも不飽和結合を含んでいてもよく、炭素の他、窒素原子、酸素原子、硫黄原子、リン原子等の原子を含んでいてもよい。また、環状部は多環であってもよく、縮合環であってもよい。また、環状部は、他の炭素鎖と結合していても、更には、架橋していてもよい。 Here, the cyclic portion may include a saturated bond or an unsaturated bond, and may include atoms such as a nitrogen atom, an oxygen atom, a sulfur atom, and a phosphorus atom in addition to carbon. The cyclic part may be a polycycle or a condensed ring. Moreover, even if the cyclic part is couple | bonded with the other carbon chain, it may be bridge | crosslinked further.
なお、嵩高い置換基としては、たとえば、式（I）に示すように、五員環の両側に六員環が結合し、五員環の残り一つの炭素原子が主鎖と結合した構造を有する縮合環を有するフルオレニル基などの環状の基が挙げられる。 As the bulky substituent, for example, as shown in the formula (I), a structure in which a six-membered ring is bonded to both sides of the five-membered ring and the remaining one carbon atom of the five-membered ring is bonded to the main chain. And cyclic groups such as a fluorenyl group having a condensed ring.
フルオレニル基とは、式（II）に示すように、フルオレンの９位の炭素原子が脱水素化された基であり、カルド型ポリマーにおいては、式（I）に示すように、脱水素化された炭素原子の位置で、主鎖であるアルキル基の炭素原子と結合している。 The fluorenyl group is a group in which the carbon atom at the 9-position of fluorene is dehydrogenated as shown in the formula (II). In the cardo type polymer, it is dehydrogenated as shown in the formula (I). It is bonded to the carbon atom of the alkyl group which is the main chain at the position of the carbon atom.
カルド型ポリマーは、上記構造を有するポリマーであるため、
（１）ポリマー主鎖の回転拘束
（２）主鎖及び側鎖のコンフォメーション規制
（３）分子間パッキングの阻害
（４）側鎖の芳香族置換基導入等による芳香族性の増加
といった効果を奏する。
Since the cardo type polymer is a polymer having the above structure,
(1) Rotation constraint of polymer main chain (2) Conformation regulation of main chain and side chain (3) Inhibition of intermolecular packing (4) Effect of increasing aromaticity by introduction of aromatic substituent on side chain Play.
したがって、カルド型ポリマーは、高い機械的強度、高耐熱性、溶剤溶解性、高透明性、高屈折率、低複屈折率、更には、より高い気体透過性といった特徴を有する。 Accordingly, the cardo type polymer has characteristics such as high mechanical strength, high heat resistance, solvent solubility, high transparency, high refractive index, low birefringence, and higher gas permeability.
ここで、基材３０２に用いるカルド型ポリマー含有樹脂膜は、所定の添加剤を用いて、ボイドや凹凸などの発生が抑制された状態で薄膜に成形可能である。このため、基材３０２に、４０μｍ程度の厚さのフィルムを用いることができ、基材に通常用いられている樹脂材料の厚さである６０μｍ程度と比較すると、約２／３の厚さとなる。また、カルド型ポリマー含有樹脂膜は後述するように優れた密着性および耐熱性を有する。したがって、基材３０２にカルド型ポリマー含有樹脂膜を用いることにより、本実施形態における素子搭載基板４００の信頼性を向上させつつ、小型化することができる。
Here, the cardo-type polymer-containing resin film used for the
また、基材３０２に加えて、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いてもよい。こうすることにより、さらに以下の効果を得ることができる。
In addition to the
フォトソルダーレジスト層３２８に用いるカルド型ポリマー含有樹脂膜は、所定の添加剤を用いて、ボイドや凹凸などの発生が抑制された状態で薄膜に成形可能である。このため、フォトソルダーレジスト層３２８に、２５μｍ程度の厚さのフィルムを用いることができ、フォトソルダーレジスト層に通常用いられている樹脂材料の厚さである３５μｍ程度と比較すると、約２／３の厚さとなる。したがって、素子搭載基板４００を更に小型化することができる。また、カルド型ポリマー含有樹脂膜は後述するように優れた耐湿性および解像度特性を有する。このため、基材３０２に加えて、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の信頼性をさらに向上させることができる。さらに、フォトソルダーレジスト層の外周部にボイドが生じやすいという点で改善の余地を有しているスピンコート法や接着前の状態が液体であり塗布した後にボイドが生じやすいという点で改善の余地を有しているポッティング法などと比較して、フィルムを圧着する際に、ボイドや凹凸の発生が抑制されるので、フィルムが圧着された素子搭載基板４００の絶縁樹脂膜３１２にもボイドや凹凸は少ない。したがって、素子搭載基板４００の信頼性および製造安定性をさらに向上させることができる。
The cardo type polymer-containing resin film used for the photo solder resist
ここで、絶縁樹脂膜３１２に用いるカルド型ポリマー含有樹脂膜は、所定の添加剤を用いて、ボイドや凹凸などの発生が抑制された状態で薄膜に成形可能である。このため、絶縁樹脂膜３１２に、２５μｍ程度の厚さのフィルムを用いることができ、絶縁樹脂膜に通常用いられている樹脂材料の厚さである４０μｍ程度と比較すると、約２／３の厚さとなる。したがって、カルド型ポリマー含有樹脂膜を絶縁樹脂膜３１２に用いることにより、素子搭載基板４００を小型化することができる。また、カルド型ポリマー含有樹脂膜は、後述するように優れた密着性、誘電特性および耐熱性を有する。そのため、絶縁樹脂膜３１２は、層間密着性に優れ、寄生容量が低減され、耐熱性に優れている。さらに、本実施形態では、フィルムを圧着する際に、ボイドや凹凸の発生が抑制されるので、フィルムが圧着された素子搭載基板４００の絶縁樹脂膜３１２にもボイドや凹凸は少ない。したがって、素子搭載基板４００の信頼性および製造安定性を向上させることができる。
Here, the cardo-type polymer-containing resin film used for the insulating
また、絶縁樹脂膜３１２に加えて、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いてもよい。こうすることにより、さらに以下の効果を得ることができる。
In addition to the insulating
フォトソルダーレジスト層３２８に用いるカルド型ポリマー含有樹脂膜は、所定の添加剤を用いて、ボイドや凹凸などの発生が抑制された状態で薄膜に成形可能である。このため、フォトソルダーレジスト層３２８に、２５μｍ程度の厚さのフィルムを用いることができ、フォトソルダーレジスト層３２８に通常用いられている樹脂材料の厚さである３５μｍ程度と比較すると、約２／３の厚さとなる。したがって、素子搭載基板４００を更に小型化することができる。また、カルド型ポリマー含有樹脂膜は、後述するように優れた密着性、耐湿性、誘電特性および解像度特性を有する。このため、フォトソルダーレジスト層３２８上に搭載される素子との密着性、フォトソルダーレジスト層３２８上にビアホールなどを形成する際の寸法精度を向上させることができ、かつ寄生容量を低減させることができる。このため、絶縁樹脂膜３１２に加えて、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の信頼性をさらに向上させることができる。さらに、フォトソルダーレジスト層の外周部にボイドが生じやすいという点で改善の余地を有しているスピンコート法や接着前の状態が液体であり塗布した後にボイドが生じやすいという点で改善の余地を有しているポッティング法などと比較して、フィルムを圧着する際に、ボイドや凹凸などの発生が抑制されるので、フィルムが圧着された素子搭載基板４００のフォトソルダーレジスト層３２８にもボイドや凹凸は少ない。したがって、素子搭載基板４００の信頼性および製造安定性をさらに向上させることができる。
The cardo type polymer-containing resin film used for the photo solder resist
また、基材３０２および絶縁樹脂膜３１２に、ともにカルド型ポリマー含有樹脂膜を用いてもよい。こうすることにより、後述するように、カルド型ポリマー含有樹脂膜が耐熱性、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れ、かつ薄膜に成形可能であるため、素子搭載基板４００の信頼性と製造安定性を顕著に向上させることができ、一層の小型化を図ることができる。
Further, a cardo type polymer-containing resin film may be used for both the
さらにまた、基材３０２、絶縁樹脂膜３１２およびフォトソルダーレジスト層３２８のすべてにカルド型ポリマー含有樹脂膜を用いてもよい。こうすることにより、後述するように、カルド型ポリマー含有樹脂膜が耐熱性、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れ、かつ薄膜に成形可能であるため、素子搭載基板４００の信頼性と製造安定性を一層顕著に向上させることができ、より一層の小型化を図ることができる。
Furthermore, a cardo type polymer-containing resin film may be used for all of the
なお、上記カルド型ポリマーは、カルボン酸基とアクリレート基とを同一分子鎖内に有するポリマーが架橋してなるポリマーであってもよい。従来の一般的な感光性ワニスとしては、現像性を持つカルボン酸基オリゴマーと多官能アクリルとのブレンドが用いられているが、解像度の面でさらなる改善の余地があった。一般的な感光ワニスの代わりに、カルボン酸基とアクリレート基とを同一分子鎖内に有するポリマーが架橋してなるカルド型ポリマーを用いると、現像性を持つカルボン酸と架橋基であるアクリレート基とを同一分子鎖中に有し、主鎖に嵩高い置換基を持ちラジカル拡散し難いため、カルド型ポリマー含有樹脂膜の解像度が向上する利点がある。 The cardo type polymer may be a polymer obtained by crosslinking a polymer having a carboxylic acid group and an acrylate group in the same molecular chain. As a conventional general photosensitive varnish, a blend of a carboxylic acid group oligomer having developability and a polyfunctional acrylic is used, but there is room for further improvement in terms of resolution. In place of a general photosensitive varnish, if a cardo type polymer obtained by crosslinking a polymer having a carboxylic acid group and an acrylate group in the same molecular chain is used, a developable carboxylic acid and an acrylate group which is a crosslinking group In the same molecular chain and has a bulky substituent in the main chain and is difficult to radically diffuse. Therefore, there is an advantage that the resolution of the cardo type polymer-containing resin film is improved.
また、カルド型ポリマー含有樹脂膜は、以下に示す諸物性値を満たすことが望ましい。なお、以下の諸物性値は、フィラーなどを含まない樹脂部分についての値であり、フィラーなどを添加することにより、適宜調整可能である。 Moreover, it is desirable that the cardo type polymer-containing resin film satisfy the following physical property values. In addition, the following various physical property values are values for a resin portion that does not contain a filler or the like, and can be appropriately adjusted by adding a filler or the like.
ここで、カルド型ポリマー含有樹脂膜のガラス転移温度（Ｔｇ）は、例えば１８０℃以上とすることができ、特に好ましくは１９０℃以上である。ガラス転移温度がこの範囲にあると、カルド型ポリマー含有樹脂膜の耐熱性が向上する。 Here, the glass transition temperature (Tg) of the cardo polymer-containing resin film can be, for example, 180 ° C. or higher, and particularly preferably 190 ° C. or higher. When the glass transition temperature is in this range, the heat resistance of the cardo type polymer-containing resin film is improved.
また、カルド型ポリマー含有樹脂膜のガラス転移温度（Ｔｇ）は、例えば２２０℃以下とすることができ、特に好ましくは２１０℃以下である。ガラス転移温度がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。ガラス転移温度は、例えばバルク試料の動的粘弾性測定（ＤＭＡ）により測定可能である。 In addition, the glass transition temperature (Tg) of the cardo type polymer-containing resin film can be, for example, 220 ° C. or less, and particularly preferably 210 ° C. or less. A cardo type polymer-containing resin film having a glass transition temperature in this range can be stably produced by a normal production method. The glass transition temperature can be measured, for example, by dynamic viscoelasticity measurement (DMA) of a bulk sample.
また、カルド型ポリマー含有樹脂膜のＴｇ以下の領域における線膨張係数（ＣＴＥ）は、例えば８０ｐｐｍ／℃以下とすることができ、特に好ましくは７５ｐｐｍ／℃以下である。線膨張係数がこの範囲にあると、カルド型ポリマー含有樹脂膜と、他の部材などとの密着性が向上する。 Moreover, the linear expansion coefficient (CTE) in the area | region below Tg of a cardo type polymer containing resin film can be 80 ppm / degrees C or less, for example, Most preferably, it is 75 ppm / degrees C or less. When the linear expansion coefficient is in this range, the adhesion between the cardo type polymer-containing resin film and other members is improved.
また、カルド型ポリマー含有樹脂膜のＴｇ以下の領域における線膨張係数（ＣＴＥ）は、例えば５０ｐｐｍ／℃以上とすることができ、特に好ましくは５５ｐｐｍ／℃以上である。また、上記カルド型ポリマー含有樹脂膜にフィラーを配合することにより、ＣＴＥを２０ｐｐｍ／℃以下の樹脂組成物を得ることもできる。線膨張係数がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。線膨張係数は、例えば熱機械分析装置（ＴＭＡ）による熱膨張測定により測定可能である。 Moreover, the linear expansion coefficient (CTE) in the area | region below Tg of a cardo type polymer containing resin film can be 50 ppm / degrees C or more, for example, Most preferably, it is 55 ppm / degrees C or more. In addition, a resin composition having a CTE of 20 ppm / ° C. or less can be obtained by blending a filler with the cardo polymer-containing resin film. If the cardo type polymer-containing resin film has a linear expansion coefficient in this range, it can be stably produced by an ordinary production method. The linear expansion coefficient can be measured, for example, by measuring thermal expansion using a thermomechanical analyzer (TMA).
また、カルド型ポリマー含有樹脂膜の熱伝導率は、例えば０．５０Ｗ／ｃｍ2・ｓｅｃ以下とすることができ、特に好ましくは０．３５Ｗ／ｃｍ2・ｓｅｃ以下である。熱伝導率がこの範囲にあると、カルド型ポリマー含有樹脂膜の耐熱性が向上する。 The thermal conductivity of the cardo type polymer-containing resin film can be, for example, 0.50 W / cm 2 · sec or less, and particularly preferably 0.35 W / cm 2 · sec or less. When the thermal conductivity is within this range, the heat resistance of the cardo type polymer-containing resin film is improved.
また、カルド型ポリマー含有樹脂膜の熱伝導率は、例えば０．１０Ｗ／ｃｍ2・ｓｅｃ以上とすることができ、特に好ましくは０．２５Ｗ／ｃｍ2・ｓｅｃ以上である。熱伝導率がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。熱伝導率は、例えば円板熱流計法（ＡＳＴＭ Ｅ１５３０）により測定可能である。 The thermal conductivity of the cardo type polymer containing resin film, for example, 0.10 W / cm may be a 2 · sec or more, and particularly preferably 0.25W / cm 2 · sec or more. A cardo type polymer-containing resin film having a thermal conductivity in this range can be stably produced by a normal production method. The thermal conductivity can be measured, for example, by a disk heat flow meter method (ASTM E1530).
また、カルド型ポリマー含有樹脂膜の１０〜１００μｍ直径のビアにおけるビアアスペクト比は、例えば０．５以上とすることができ、特に好ましくは１以上である。ビアアスペクト比がこの範囲にあると、カルド型ポリマー含有樹脂膜の解像度が向上する。 The via aspect ratio of the 10-100 μm diameter via of the cardo type polymer-containing resin film can be, for example, 0.5 or more, particularly preferably 1 or more. When the via aspect ratio is within this range, the resolution of the cardo type polymer-containing resin film is improved.
また、カルド型ポリマー含有樹脂膜の１０〜１００μｍ直径のビアにおけるビアアスペクト比は、例えば５以下とすることができ、特に好ましくは２以下である。ビアアスペクト比がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。 The via aspect ratio of the 10-100 μm diameter via of the cardo type polymer-containing resin film can be, for example, 5 or less, particularly preferably 2 or less. If the cardo type polymer-containing resin film has a via aspect ratio in this range, it can be stably produced by an ordinary production method.
また、カルド型ポリマー含有樹脂膜の周波数１ＭＨｚの交流電界を印加した場合の誘電率は、例えば４以下とすることができ、特に好ましくは３以下である。誘電率がこの範囲にあると、カルド型ポリマー含有樹脂膜の高周波特性をはじめとする誘電特性が向上する。 The dielectric constant of the cardo polymer-containing resin film when an AC electric field having a frequency of 1 MHz is applied can be, for example, 4 or less, particularly preferably 3 or less. When the dielectric constant is within this range, the dielectric properties including the high frequency properties of the cardo type polymer-containing resin film are improved.
また、カルド型ポリマー含有樹脂膜の周波数１ＭＨｚの交流電界を印加した場合の誘電率は、例えば０．１以上とすることができ、特に好ましくは２．７以上である。誘電率がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。 The dielectric constant of the cardo polymer-containing resin film when an AC electric field having a frequency of 1 MHz is applied can be, for example, 0.1 or more, and particularly preferably 2.7 or more. A cardo type polymer-containing resin film having a dielectric constant in this range can be stably produced by an ordinary production method.
また、カルド型ポリマー含有樹脂膜の周波数１ＭＨｚの交流電界を印加した場合の誘電正接は、例えば０．０４以下とすることができ、特に好ましくは０．０２９以下である。誘電正接がこの範囲にあると、カルド型ポリマー含有樹脂膜の高周波特性をはじめとする誘電特性が向上する。 In addition, the dielectric loss tangent of the cardo type polymer-containing resin film when an AC electric field having a frequency of 1 MHz is applied can be set to 0.04 or less, and particularly preferably 0.029 or less. When the dielectric loss tangent is within this range, the dielectric properties including the high frequency properties of the cardo type polymer-containing resin film are improved.
また、カルド型ポリマー含有樹脂膜の周波数１ＭＨｚの交流電界を印加した場合の誘電正接は、例えば０．００１以上とすることができ、特に好ましくは０．０２７以上である。誘電正接がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。 Further, the dielectric loss tangent of the cardo type polymer-containing resin film when an AC electric field having a frequency of 1 MHz is applied can be 0.001 or more, and particularly preferably 0.027 or more. If the dielectric loss tangent is a cardo type polymer-containing resin film in this range, it can be stably produced by an ordinary production method.
また、カルド型ポリマー含有樹脂膜の２４時間吸水率（ｗｔ％）は、例えば３ｗｔ％以下とすることができ、特に好ましくは１．５ｗｔ％以下である。２４時間吸水率（ｗｔ％）がこの範囲にあると、カルド型ポリマー含有樹脂膜の耐湿性が向上する。 Further, the 24-hour water absorption (wt%) of the cardo type polymer-containing resin film can be, for example, 3 wt% or less, and particularly preferably 1.5 wt% or less. When the water absorption rate (wt%) for 24 hours is in this range, the moisture resistance of the cardo type polymer-containing resin film is improved.
また、カルド型ポリマー含有樹脂膜の２４時間吸水率（ｗｔ％）は、例えば０．５ｗｔ％以上とすることができ、特に好ましくは１．３ｗｔ％以上である。２４時間吸水率（ｗｔ％）がこの範囲のカルド型ポリマー含有樹脂膜であれば、通常の製法により安定的に製造可能である。 Further, the 24-hour water absorption (wt%) of the cardo type polymer-containing resin film can be, for example, 0.5 wt% or more, and particularly preferably 1.3 wt% or more. If the 24-hour water absorption (wt%) is within this range, the cardo type polymer-containing resin film can be stably produced by an ordinary production method.
これら上記の複数の特性をカルド型ポリマー含有樹脂膜が満たす場合には、カルド型ポリマー含有樹脂膜を用いる基材３０２に要求される、薄膜化、機械的強度、耐熱性、他の部材との密着性、誘電特性、耐湿性などの諸特性がバランス良く実現される。
When the cardo type polymer-containing resin film satisfies the above-mentioned plurality of characteristics, the
また、これら上記の複数の特性をカルド型ポリマー含有樹脂膜が満たす場合には、カルド型ポリマー含有樹脂膜を用いる絶縁樹脂膜３１２に要求される、薄膜化、機械的強度、耐熱性、他の部材との密着性、誘電特性、耐湿性などの諸特性がバランス良く実現される。
Further, when the cardo polymer-containing resin film satisfies the above-mentioned plurality of characteristics, the insulating
また、これら上記の複数の特性をカルド型ポリマー含有樹脂膜が満たす場合には、カルド型ポリマー含有樹脂膜を用いるフォトソルダーレジスト層３２８に要求される、薄膜化、機械的強度、耐熱性、他の部材との密着性、解像度、誘電特性、耐湿性などの諸特性がバランス良く実現される。
In addition, when the cardo polymer-containing resin film satisfies the above-mentioned plurality of characteristics, the photo solder resist
第二の実施形態
図１１は、本実施の形態における４層ＩＳＢ構造を備える素子搭載基板４００への半導体素子の各種搭載方法を模式的に示した断面図である。
Second Embodiment FIG. 11 is a cross-sectional view schematically showing various mounting methods of semiconductor elements on an
本実施形態において、カルド型ポリマー含有樹脂膜とは、第一の実施形態で記載したカルド型ポリマー含有樹脂膜と同じである。 In this embodiment, the cardo polymer-containing resin film is the same as the cardo polymer-containing resin film described in the first embodiment.
第一の実施形態で説明した素子搭載基板４００に半導体素子を搭載してなる半導体装置には、多くの形式がある。例えば、フリップチップ接続やワイヤーボンディングにより接続して搭載する形式がある。また、素子搭載基板４００に半導体素子をフェイスアップ構造やフェイスダウン構造により搭載する形式がある。また、素子搭載基板４００の片面や両面に半導体素子を搭載する形式がある。さらには、これらの各種形式を組み合わせてなる形式もある。
There are many types of semiconductor devices in which semiconductor elements are mounted on the
具体的には、例えば図１１（ａ）に示すように、第一の実施形態の素子搭載基板４００の上部にＬＳＩなどの半導体素子５００をフリップチップ形式で搭載し得る。このとき、素子搭載基板４００上面の電極パッド４０２ａ、４０２ｂと、半導体素子５００の電極パッド５０２ａ、５０２ｂとがそれぞれ互いに直接接続する。
Specifically, for example, as shown in FIG. 11A, a
また、図１１（ｂ）に示すように、素子搭載基板４００の上部にＬＳＩなどの半導体素子５００をフェイスアップ構造で搭載し得る。このとき、素子搭載基板４００上面の電極パッド４０２ａ、４０２ｂは、半導体素子５００上面の電極パッド５０２ａ、５０２ｂと、それぞれ金線５０４ａ、５０４ｂによりワイヤーボンディング接続されている。
Further, as shown in FIG. 11B, a
また、図１１（ｃ）に示すように、素子搭載基板４００の上部にＬＳＩなどの半導体素子５００をフリップチップ形式で搭載し、素子搭載基板４００の下部にＩＣなどの半導体素子６００をフリップチップ形式で搭載し得る。このとき、素子搭載基板４００上面の電極パッド４０２ａ、４０２ｂは、半導体素子５００の電極パッド５０２ａ、５０２ｂとそれぞれ互いに直接接続する。また、素子搭載基板４００下面の電極パッド４０４ａ、４０４ｂは、半導体素子６００の電極パッド６０２ａ、６０２ｂとそれぞれ互いに直接接続する。
Further, as shown in FIG. 11C, a
また、図１１（ｄ）に示すように、素子搭載基板４００の上部にＬＳＩなどの半導体素子５００をフェイスアップ構造で搭載し、素子搭載基板４００を、プリント基板７００の上部に搭載し得る。このとき、素子搭載基板４００上面の電極パッド４０２ａ、４０２ｂは、半導体素子５００上面の電極パッド５０２ａ、５０２ｂと、それぞれ金線５０４ａ、５０４ｂによりワイヤーボンディング接続される。また、素子搭載基板４００下面の電極パッド４０４ａ、４０４ｂは、プリント基板７００上面の電極パッド７０２ａ、７０２ｂとそれぞれ互いに直接接続する。
Further, as shown in FIG. 11D, a
上記いずれの構造からなる半導体装置においても、第一の実施形態で説明したように、基材３０２に、カルド型ポリマー含有樹脂膜を用いた素子搭載基板４００を用いている。そのため、素子搭載基板４００は、耐熱性や剛性などの諸特性に優れ、信頼性が高く、小型化された素子搭載基板である。したがって、素子搭載基板４００上に半導体素子を搭載することにより、信頼性が高く、小型化された半導体装置を提供することができる。
In the semiconductor device having any of the above structures, as described in the first embodiment, the
また、基材３０２に加えて、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載してもよい。こうすることにより、以下の効果を得ることができる。
In addition to the
フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いることができる。ここで、上記カルド型ポリマー含有樹脂膜は第一の実施形態で説明したような特徴を有するため、フォトソルダーレジスト層３２８は、耐熱性、剛性、素子との密着性などの諸特性に優れている。また、解像度にも優れているため、フォトソルダーレジスト層３２８に上記カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００上に半導体素子を搭載する寸法精度が向上する。したがって、フォトソルダーレジスト層３２８に上記カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の信頼性をより高くすることができ、かつ、より小型化することができる。この結果、基材３０２に加えて、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載することにより、信頼性がより高く、より小型化された半導体装置を提供することができる。
A cardo type polymer-containing resin film can be used for the photo solder resist
絶縁樹脂膜３１２に、カルド型ポリマー含有樹脂膜を使用した素子搭載基板４００を用いている。そのため、素子搭載基板４００は、耐熱性、剛性、層間密着性、寄生容量などの諸特性に優れ、信頼性が高く、小型化された素子搭載基板である。したがって、絶縁樹脂膜３１２に、カルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載することにより、信頼性が高く、小型化された半導体装置を提供することができる。
An
また、絶縁樹脂膜３１２に加えて、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載してもよい。こうすることにより、以下の効果を得ることができる。
Further, in addition to the insulating
フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いることができる。ここで、上記カルド型ポリマー含有樹脂膜は第一の実施形態で説明したような特徴を有するため、フォトソルダーレジスト層３２８は、耐熱性、剛性、誘電特性、素子との密着性などの諸特性に優れている。また、解像度にも優れているため、フォトソルダーレジスト層３２８に上記カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００上に半導体素子を搭載する寸法精度が向上する。したがって、フォトソルダーレジスト層３２８に上記カルド型ポリマー含有樹脂膜を用いることにより、素子搭載基板４００の信頼性をより高くすることができ、かつ、より小型化することができる。この結果、絶縁樹脂膜３１２に加えて、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載することにより、信頼性がより高く、より小型化された半導体装置を提供することができる。
A cardo type polymer-containing resin film can be used for the photo solder resist
また、基材３０２および絶縁樹脂膜３１２に、ともにカルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載してもよい。ここで、カルド型ポリマー含有樹脂膜が耐熱性、機械的強度、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れ、かつ薄膜に成形可能であるため、素子搭載基板４００を構成する材料は、剛性、耐熱性、層間密着性、寄生容量などの面に優れている。このため、素子搭載基板４００の信頼性と製造安定性を顕著に向上させることができ、一層の小型化を図ることができる。この結果、基材３０２および絶縁樹脂膜３１２に、ともにカルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載することにより、信頼性と製造安定性が顕著に向上され、一層小型化された半導体装置を提供することができる。
A semiconductor element may be mounted on the
また、基材３０２、絶縁樹脂膜３１２およびフォトソルダーレジスト層３２８のすべてにカルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載してもよい。ここで、カルド型ポリマー含有樹脂膜が耐熱性、機械的強度、密着性、耐湿性、誘電特性、解像度特性などの諸特性に優れ、かつ薄膜に成形可能であるため、素子搭載基板４００を構成する材料は、剛性、耐熱性、層間密着性、寄生容量、素子搭載時の寸法精度、平坦性などの諸特性に優れている。このため、素子搭載基板４００の信頼性と製造安定性をより顕著に向上させることができ、より一層の小型化を図ることができる。この結果、基材３０２、絶縁樹脂膜３１２およびフォトソルダーレジスト層３２８のすべてにカルド型ポリマー含有樹脂膜を用いた素子搭載基板４００上に半導体素子を搭載することにより、信頼性と製造安定性がより顕著に向上され、より一層小型化された半導体装置を提供することができる。
Further, a semiconductor element may be mounted on the
以上、発明の好適な実施の形態を説明した。しかし、本発明は上述の実施の形態に限定されず、当業者が本発明の範囲内で上述の実施の形態を変形可能なことはもちろんである。 The preferred embodiments of the invention have been described above. However, the present invention is not limited to the above-described embodiments, and it goes without saying that those skilled in the art can modify the above-described embodiments within the scope of the present invention.
たとえば、上記実施形態においては、素子搭載基板４００を構成する基材３０２、絶縁樹脂膜３１２、フォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いる構成としたが、４層ＩＳＢ構造を備える素子搭載基板４００以外の素子搭載基板の、基材、絶縁樹脂膜、フォトソルダーレジスト層などに用いてもよい。
For example, in the above embodiment, a cardo type polymer-containing resin film is used for the
また、上記実施形態においては、配線層を４層有する４層ＩＳＢ構造を備える素子搭載基板４００を用いる形態について説明したが、配線層を４層以上、たとえば６層の配線層を有するＩＳＢ構造を備える素子搭載基板を用いてもよい。
In the above embodiment, the
また、上記実施形態においては、素子搭載基板４００を構成するフォトソルダーレジスト層３２８に、カルド型ポリマー含有樹脂膜を用いる形態について説明したが、他の材料を用いてもよい。
Moreover, in the said embodiment, although the form which uses a cardo type | mold polymer containing resin film for the photo solder resist
３０２ 基材、３０４ 銅箔、３０６ フォトエッチングレジスト層、３０７ ビアホール、３０８ 銅膜、３０９ 配線、３１０ フォトエッチングレジスト層、３１１ ビア、３１２ 絶縁樹脂膜、３１４ 銅箔、３１５ 孔、３１６ フォトエッチングレジスト層、３１７ フォトエッチングレジスト層、３１９ 配線、３２０ 銅膜、３２２ ビアホール、３２３ ビア、３２４ 配線、３２６ ビアホール、３２８ フォトソルダーレジスト層、４００ 素子搭載基板、４０２ 電極パッド、４０４ 電極パッド、５００ 半導体素子、５０２ 電極パッド、５０４ 金線、６００ 半導体素子、６０２ 電極パッド、７００ プリント基板、７０２ 電極パッド。
302 Substrate, 304 Copper foil, 306 Photo-etching resist layer, 307 Via hole, 308 Copper film, 309 Wiring, 310 Photo-etching resist layer, 311 Via, 312 Insulating resin film, 314 Copper foil, 315 hole, 316 Photo-etching resist
Claims (13)
基材と、該基材上に設けられた絶縁膜とを含み、
前記基材は、カルド型ポリマーを含むことを特徴とする素子搭載基板。 An element mounting board for mounting elements,
A base material, and an insulating film provided on the base material,
The element mounting substrate, wherein the base material contains a cardo type polymer.
前記絶縁膜上に前記素子を接続する配線が設けられていることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 1,
An element mounting substrate, wherein a wiring for connecting the element is provided on the insulating film.
前記基材のガラス転移温度が１８０℃以上２２０℃以下であり、
前記基材の周波数１ＭＨｚの交流電界を印加した場合の誘電正接が０．００１以上０．０４以下であることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 1 or 2,
The glass transition temperature of the substrate is 180 ° C. or higher and 220 ° C. or lower,
An element mounting substrate, wherein a dielectric loss tangent is 0.001 or more and 0.04 or less when an AC electric field having a frequency of 1 MHz is applied to the base material.
前記基材のガラス転移温度以下の領域における線膨張係数が５０ｐｐｍ／℃以上８０ｐｐｍ／℃以下であることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 3,
A device mounting substrate, wherein a linear expansion coefficient in a region of the substrate at or below the glass transition temperature is 50 ppm / ° C. or more and 80 ppm / ° C. or less.
基材と、該基材上に設けられた絶縁膜とを含み、
前記絶縁膜は、カルド型ポリマーを含むことを特徴とする素子搭載基板。 An element mounting board for mounting elements,
A base material, and an insulating film provided on the base material,
The element mounting substrate, wherein the insulating film contains a cardo type polymer.
前記絶縁膜上に前記素子を接続する配線が設けられていることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 5,
An element mounting substrate, wherein a wiring for connecting the element is provided on the insulating film.
前記絶縁膜のガラス転移温度が１８０℃以上２２０℃以下であり、
前記絶縁膜の周波数１ＭＨｚの交流電界を印加した場合の誘電正接が０．００１以上０．０４以下であることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 5 or 6,
The glass transition temperature of the insulating film is 180 ° C. or higher and 220 ° C. or lower,
An element mounting substrate, wherein a dielectric loss tangent is 0.001 or more and 0.04 or less when an AC electric field having a frequency of 1 MHz is applied to the insulating film.
前記絶縁膜のガラス転移温度以下の領域における線膨張係数が５０ｐｐｍ／℃以上８０ｐｐｍ／℃以下であることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 7,
The element mounting substrate, wherein the insulating film has a linear expansion coefficient of 50 ppm / ° C. or more and 80 ppm / ° C. or less in a region below the glass transition temperature.
前記絶縁膜上に第２の絶縁膜が設けられ、
前記配線が前記第２の絶縁膜により被覆されることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 2 or 6,
A second insulating film is provided on the insulating film;
The element mounting substrate, wherein the wiring is covered with the second insulating film.
前記第２の絶縁膜は、カルド型ポリマーを含むことを特徴とする素子搭載基板。 In the element mounting substrate according to claim 9,
The element mounting substrate, wherein the second insulating film contains a cardo type polymer.
前記第２の絶縁膜のガラス転移温度が１８０℃以上２２０℃以下であり、
前記第２の絶縁膜の周波数１ＭＨｚの交流電界を印加した場合の誘電正接が０．００１以上０．０４以下であることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 10,
The glass transition temperature of the second insulating film is 180 ° C. or higher and 220 ° C. or lower,
An element mounting substrate, wherein a dielectric loss tangent of 0.002 or more and 0.04 or less when an AC electric field having a frequency of 1 MHz is applied to the second insulating film.
前記第２の絶縁膜のガラス転移温度以下の領域における線膨張係数が５０ｐｐｍ／℃以上８０ｐｐｍ／℃以下であることを特徴とする素子搭載基板。 In the element mounting substrate according to claim 11,
The element mounting substrate, wherein the second insulating film has a linear expansion coefficient of 50 ppm / ° C. or more and 80 ppm / ° C. or less in a region below the glass transition temperature.
該素子搭載基板に搭載されている半導体素子と、
を備えることを特徴とする半導体装置。
The element mounting substrate according to any one of claims 1 to 12,
A semiconductor element mounted on the element mounting substrate;
A semiconductor device comprising:
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004106228A JP2005294465A (en) | 2004-03-31 | 2004-03-31 | Element mounting substrate and semiconductor device using the same |
| TW94107788A TWI255535B (en) | 2004-03-31 | 2005-03-15 | Device mounting board and semiconductor apparatus using the same |
| US11/086,640 US20050238878A1 (en) | 2004-03-31 | 2005-03-22 | Device mounting board |
| CNB2005100628153A CN100429767C (en) | 2004-03-31 | 2005-03-31 | Component Mounting Substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004106228A JP2005294465A (en) | 2004-03-31 | 2004-03-31 | Element mounting substrate and semiconductor device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005294465A true JP2005294465A (en) | 2005-10-20 |
Family
ID=35327073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004106228A Pending JP2005294465A (en) | 2004-03-31 | 2004-03-31 | Element mounting substrate and semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005294465A (en) |
-
2004
- 2004-03-31 JP JP2004106228A patent/JP2005294465A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110011829A1 (en) | Device Mounting Board | |
| JP3877717B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4434845B2 (en) | Semiconductor module, method for manufacturing the same, and semiconductor device | |
| US7198986B2 (en) | Electronic parts built-in substrate and method of manufacturing the same | |
| CN100429768C (en) | Vice mounting board and semiconductor apparatus using device mounting board | |
| CN106409802A (en) | Carrier, package substrate, electronic package and manufacturing method thereof | |
| TWI242855B (en) | Chip package structure, package substrate and manufacturing method thereof | |
| JP4338570B2 (en) | Element mounting substrate and semiconductor device using the same | |
| TWI631684B (en) | Intermediary substrate and its preparation method | |
| CN100433306C (en) | Element mounting substrate and semiconductor device using same | |
| JP2004200668A (en) | Semiconductor device, method for manufacturing the same, and thin-plate wiring member | |
| JP2005294352A (en) | Element mounting substrate and semiconductor device using the same | |
| JP2005294441A (en) | Element mounting substrate and semiconductor device using the same | |
| JP2005268669A (en) | Manufacturing method of semiconductor device | |
| JP2005294465A (en) | Element mounting substrate and semiconductor device using the same | |
| CN100429767C (en) | Component Mounting Substrate | |
| JP2005294414A (en) | Element mounting substrate, manufacturing method thereof, and semiconductor device using the same | |
| JP2005109068A (en) | Semiconductor device and manufacturing method thereof | |
| KR101563163B1 (en) | Embedded substrate and method for manufacturing the same | |
| JP4413206B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN113921503B (en) | Chip shielding interconnection adapter plate and preparation method thereof | |
| CN121237736A (en) | Packaging structure of passive device and preparation method thereof | |
| JP2005286146A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2005294329A (en) | Semiconductor device and manufacturing method thereof | |
| JP2006310890A (en) | Semiconductor module and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |