JP2005294320A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2005294320A JP2005294320A JP2004103218A JP2004103218A JP2005294320A JP 2005294320 A JP2005294320 A JP 2005294320A JP 2004103218 A JP2004103218 A JP 2004103218A JP 2004103218 A JP2004103218 A JP 2004103218A JP 2005294320 A JP2005294320 A JP 2005294320A
- Authority
- JP
- Japan
- Prior art keywords
- solder resist
- semiconductor device
- resist film
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W20/0242—
-
- H10W20/0234—
-
- H10W20/216—
-
- H10W72/20—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】信頼性および製造安定性に優れる半導体装置を提供する。
【解決手段】一方の面と他方の面とに開口する接続孔を有する半導体基板102と、半導体基板102の一方の面に設けられている半田ボール116と、半導体基板102の他方の面に設けられている電極106と、少なくとも一部が半導体基板102の接続孔内の一部に設けられており、半田ボール116および電極106と接続する再配線110と、少なくとも一部が半導体基板102の接続孔内の一部および半導体基板102の一方の面に設けられているラミネートタイプのフォトソルダーレジスト膜114と、を備え、ラミネートタイプのフォトソルダーレジスト膜114は、カルド型ポリマーを含有する半導体装置100を提供する。
【選択図】図1
【解決手段】一方の面と他方の面とに開口する接続孔を有する半導体基板102と、半導体基板102の一方の面に設けられている半田ボール116と、半導体基板102の他方の面に設けられている電極106と、少なくとも一部が半導体基板102の接続孔内の一部に設けられており、半田ボール116および電極106と接続する再配線110と、少なくとも一部が半導体基板102の接続孔内の一部および半導体基板102の一方の面に設けられているラミネートタイプのフォトソルダーレジスト膜114と、を備え、ラミネートタイプのフォトソルダーレジスト膜114は、カルド型ポリマーを含有する半導体装置100を提供する。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関する。
近年、半導体素子の小型化の実現を目的として、半導体チップの小型化だけでなく、半導体パッケージの小型化についても急激に技術が進んできている。その中でも、ウェハーレベルCSPが特に注目され、開発・量産が開始されてきている。ウェハーレベルCSP技術とは、半導体装置のパッケージサイズを半導体チップとほぼ同じ寸法にする目的で、全ての組立工程をウェハー状態で行う技術である。
CSPのタイプにはさまざまな形態があるが、この種の技術として、特許文献1記載のものがある。同文献に記載された半導体装置の製造方法を示した工程断面図を図8および図9に示す。この半導体装置を製造するには、まず、図8(a)に示すように、半導体チップ832上に電極836、絶縁シート838、金属層840などが設けられた構造を従来公知の技術により製造する。
次いで、図8(b)に示すように、絶縁シート838および金属層840上に絶縁皮膜842をスピンコート形成法により形成する。この絶縁皮膜は、フォトソルダーレジスト膜であってもよい。この場合、フォトマスクを用いて絶縁皮膜842を一部露光・現像させる。
ここで、特に重要な点は、金属層840からなる再配線形成後に、フォトソルダーレジスト(以下、適宜フォトソルダーレジスト膜と略記する)などの絶縁皮膜842をスピンコート形成法により被覆し、金属層840からなる再配線パターンが損傷されないようにしていることである。
続いて、図9(c)に示すように、一部露光・現像された絶縁皮膜842の露光・現像していない領域を除去して、透孔844を形成する。そして、図9(d)に示すように、透孔844中に外部接続端子846を形成して、外部端子接合部843と接続させる。
別の従来例として、たとえば、ドライフィルム型の感光性フォトソルダーレジスト膜をラミネートしてコーティングする技術が知られている。この種の技術として、特許文献2記載のものがある。同文献に記載された半導体装置の製造方法を示した工程平面図および工程断面図を図10および図11に示す。
この半導体装置を製造するには、まず、図10(a)に示す工程平面図および図10(b)に示す工程平面図のように、半導体基板上に表面実装部品パッド1001、CSPパッド1002a、1002bなどを形成する。
次いで、図10(c)に示すように、表面実装部品パッド1001、CSPパッド1002a、1002bなどを覆うドライフィルム型のソルダーレジスト1004をラミネートする。
続いて、図10(d)に示すように、ソルダーレジスト1004上にフォトマスク1005を設け、紫外線1006を照射して、ソルダーレジスト1004を一部露光・現像させる。
そして、図11(e)に示すように、一部露光・現像されたソルダーレジスト1004の露光・現像していない領域を除去して、ソルダーレジスト開口部1007a、1007bを形成する。
次いで、図11(f)に示すように、ソルダーレジスト開口部1007a、1007bの周辺部に炭酸ガスレーザ1008を照射して、ソルダーレジスト1004の残渣も同時に除去する。
このとき、図11(g)に示すように、ソルダーレジスト開口部1009の周縁部にはソルダーレジストスカム1010が残ることになる。このソルダーレジストスカム1010をエッチング除去することにより、図11(h)に示したような構造を得る。
特開平8−340002号公報
特開2000−216525号公報
しかしながら、上記文献記載の従来技術は、以下の点で改善の余地を有していた。
第一に、上記の特許文献1に示した、スピンコート法により形成されたフォトソルダーレジスト膜を用いた半導体装置は、フォトソルダーレジスト膜の耐熱性や機械的強度などが充分ではない場合があった。そのため、半導体装置の信頼性の向上の点でさらなる改善の余地があった。
ここで、本発明者らは、3次元実装を実現するために、シリコン基板に貫通電極を形成して端子電極を基板裏面側に取り出すような構造のWL−CSPも発明している。このようなシリコン貫通電極を備えたWL−CSPの場合には、貫通電極部分に比較的大きな内部応力などが加わる場合があり、より一層の信頼性の向上が求められる。
第二に、上記の特許文献2に記載した、ドライフィルム型の感光性フォトソルダーレジスト膜をラミネートしてコーティングした場合にも、フォトソルダーレジスト膜の耐熱性や機械的強度などが充分ではない場合があった。そのため、半導体装置の信頼性の向上の点でさらなる改善の余地があった。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、信頼性に優れる半導体装置を製造安定性よく提供することにある。
本発明によれば、一方の面と他方の面とに開口する接続孔を有する基板と、基板の一方の面に設けられている第一の導電部材と、少なくとも一部が基板の接続孔内の一部に設けられており、第一の導電部材と接続する第二の導電部材と、少なくとも一部が基板の接続孔内の一部および基板の他方の面に設けられている絶縁膜と、を備え、絶縁膜は、カルド型ポリマーを含有する半導体装置が提供される。
カルド型ポリマーは、嵩高い置換基が主鎖の運動を阻害することにより、耐熱性および機械的強度に優れる。よって、この構成によれば、信頼性に優れる半導体装置が安定的に得られる。
また、本発明によれば、基板の一方の面に第一の導電部材を形成する工程と、基板の一方の面と他方の面とに開口する接続孔を形成する工程と、少なくとも一部が基板の接続孔内の一部に存在するように、第一の導電部材と接続する第二の導電部材を形成する工程と、少なくとも一部が基板の接続孔内の一部および基板の他方の面に存在するように、カルド型ポリマーを含有する絶縁フィルムを接着して絶縁膜を形成する工程と、を含む半導体装置の製造方法が提供される。
カルド型ポリマーは、嵩高い置換基が主鎖の運動を阻害することにより、耐熱性および機械的強度に優れる。また、カルド型ポリマーは、加熱することにより適度な柔軟性を有するようになる特性がある。そのため、カルド型ポリマーを含有するフィルムを接着して絶縁膜を形成すると、接着の際に空気を巻き込むことが少ないため、耐熱性および機械的強度に優れ、ボイドや凹凸などが少ない絶縁膜を安定的に製造できる。よって、この方法によれば、信頼性に優れる半導体装置を安定的に製造できる。
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
例えば、上記基板は、シリコン基板であってもよいが、他の半導体基板であってもよく、GaAs系基板なども好適に用い得る。また、上記基板は、内部に配線や半導体素子などが作り込まれていない半導体基板であってもよいが、内部に配線や半導体素子などが作り込まれていてもよく、多層配線構造を備えていてもよい。また、上記基板は、ガラス基板などであってもよい。
本発明によれば、特定の構成からなるポリマーを含有する絶縁膜を備えるため、信頼性に優れる半導体装置が安定的に得られる。
本発明において、上記カルド型ポリマーは、カルボン酸基とアクリレート基とを同一分子鎖内に有するポリマーが架橋してなるカルド型ポリマーであってもよい。
この構成によれば、現像性を持つカルボン酸基と、架橋基であるアクリレート基を同一分子鎖中に有し、さらに主鎖に嵩高い置換基を持ちラジカル拡散し難いため、高解像度を有する光硬化型ポリマーが得られる。この場合、ポリマーに紫外線(UV)または熱が加わると、アクリレート基が架橋してアクリル基を形成することにより、ポリマーが露光・現像する。
また、上記絶縁膜は、フォトソルダーレジスト膜であってもよい。
この構成によれば、半田ボールなどの外部接続端子間および接続孔の内部を絶縁可能であり、UV照射により容易に外部接続端子を形成するための開口部を形成可能である。よって、信頼性および製造安定性に優れる半導体装置が得られる。
また、上記絶縁膜は、ドライフィルム型のフォトソルダーレジスト膜の材料フィルムを接着してなる絶縁膜とすることができる。
この構成によれば、液状の樹脂組成物をスピンコート法などにより塗布する場合などに比べて、ボイドや凹凸などの発生が抑制されるため、信頼性および製造安定性に優れる半導体装置が得られる。
また、上記絶縁膜は、ガラス転移温度が180℃以上220℃以下であってもよい。
この構成によれば、耐熱性に優れる絶縁膜が安定的に得られるため、高温条件下における信頼性に優れる半導体装置が得られる。
また、上記絶縁膜は、線膨張係数が50ppm/℃以上80ppm/℃以下であってもよい。また、上記ポリマーにフィラーを配合し、熱膨張係数を20ppm/℃以下の樹脂組成物を得ることもできる。
この構成によれば、ヒートサイクルによる他の部材との密着性の低下が抑制された絶縁膜が安定して得られるので、信頼性および製造安定性に優れる半導体装置が得られる。
また、上記絶縁膜は、周波数1MHzの交流電界を印加した場合の誘電正接が0.001以上0.04以下であってもよい。
この構成によれば、絶縁膜の高周波特性をはじめとする誘電特性が優れるため、全体としても誘電特性に優れる半導体装置を得ることができる。
また、上記基板は、半導体基板またはガラス基板などであってもよい。
この構成によれば、半導体基板またはガラス基板を用いて、上記優れた特性を有する半導体装置を実現できる。
なお、上記カルド型ポリマーを含有する絶縁膜は、カルド型ポリマーを母材として含有する絶縁膜であることが好ましく、例えば、カルド型ポリマーを30質量%以上含有してもよく、特に好ましくは、カルド型ポリマーを50質量%以上含有する。この範囲の含有量であれば、上記諸特性を安定して実現できる。
<実施形態1>
図1は、本実施の形態に係る半導体装置を模式的に示した断面図である。図1の上方向は半導体基板の裏面方向であり、図1の下方向は半導体基板の素子形成面方向である。
本実施形態に係る半導体装置100は、シリコン基板などの半導体基板102の表面側にSiO2膜などの絶縁膜104を備える。半導体基板102の膜厚は通常10μm以上100μm以下程度である。なお、この膜厚のシリコン基板は、通常の膜厚の半導体基板の裏面を研磨することにより得ることもできる。絶縁膜104中には、アルミニウムパッドやアルミニウム配線などからなる電極106が設けられている。
半導体基板102には、半導体基板102の表面側と裏面側とに開口部を有する貫通孔が設けられている。この貫通孔内部および半導体基板102の裏面には、SiO2膜などからなる絶縁膜108が設けられている。絶縁膜108の裏面の一部には、アクリル系樹脂112のパッドが設けられている。
絶縁膜108の裏面、アクリル系樹脂112の裏面および貫通孔中の絶縁膜108の内面には、例えばアルミニウム配線または銅配線などからなる再配線110が形成されている。
上記貫通孔中心部、アクリル系樹脂112の裏面および絶縁膜108の裏面には、ラミネートタイプフォトソルダーレジスト膜114が設けられている。ラミネートタイプフォトソルダーレジスト膜114の一部に、アクリル系樹脂112上の再配線110に達する開口部が設けられており、この開口部内部に半田ボール116が形成されている。
絶縁膜108および再配線110は貫通孔を貫通して、半導体基板102の表面側に一部が存在しており、その部分は電極106と接している。電極106と半導体基板102との残りの間隙にはSiO2膜などからなる絶縁膜118が存在している。
このように、本実施形態の半導体装置100は、半導体基板102の素子形成面に設けられた半田ボール116と、裏面に設けられた電極106とを接続するため、半導体装置100の3次元実装が容易になり、半導体装置のさらなる高集積化を実現できる。
本実施形態では、フォトソルダーレジスト膜は、ネガ型であってもポジ型であってもよい。もっとも、カルド型ポリマーがカルボン酸基とアクリレート基とを同一分子鎖内に有する場合には、一般にはネガ型のフォトソルダーレジスト膜として用いられる。ここで、ネガ型のフォトソルダーレジスト膜とは、具体的には、感光した部分だけを構造変化させ、溶媒に溶けなくする感光性樹脂を使った絶縁用被膜を意味する。一般には、ハンダ付けの際に用いられるため、耐熱性や高弾性などの優れた耐久性が求められる。本実施形態では、このような特性を満たすために、後述する特定のポリマーを含有するネガ型のフォトソルダーレジスト膜を用いている。
なお、ラミネートタイプフォトソルダーレジスト膜とは、通常の液状の原液を塗布してなるフォトソルダーレジスト膜とは異なり、薄膜状のフォトソルダーレジスト膜を接着してなるラミネートタイプのフォトソルダーレジスト膜である。この際、フォトソルダーレジスト膜はある程度軟化した状態で適当な温度、圧力条件下で半導体基板などに接着される。
また、ラミネートタイプフォトソルダーレジスト膜114の接着前の材料フィルムの膜厚は、特に限定するものではないが、例えば25μm以上とすることができ、特に好ましくは35μm以上である。また、材料フィルムを接着して得られるラミネートタイプフォトソルダーレジスト膜114の膜厚は、例えば20μm以上とすることができ、特に好ましくは30μm以上である。材料フィルムまたはラミネートタイプフォトソルダーレジスト膜114の膜厚がこれらの範囲であれば、絶縁性および機械的強度が向上する。
また、ラミネートタイプフォトソルダーレジスト膜114の接着前の材料フィルムの膜厚は、例えば100μm以下とすることができ、特に好ましくは50μm以下である。また、材料フィルムを接着して得られるラミネートタイプフォトソルダーレジスト膜114の膜厚は、例えば90μm以下とすることができ、特に好ましくは45μm以下である。材料フィルムまたはラミネートタイプフォトソルダーレジスト膜114の膜厚がこれらの範囲であれば、ラミネートタイプフォトソルダーレジスト膜114の接着の際の圧力も小さくてすみ、半導体装置100にかかるストレスも抑制できる。また、ラミネートタイプフォトソルダーレジスト膜114の膜厚が薄いため、UV照射による光硬化処理などの際の加工性が良好となる。
なお、このような通常のラミネートタイプフォトソルダーレジスト膜よりも薄いラミネートタイプフォトソルダーレジスト膜114を実現するためには、後述する特定の構造を有するカルド型ポリマーを用いることが有効である。後述するカルド型ポリマーは加工性が良好であるため、優れた絶縁性を有する薄膜を形成可能だからである。
そして、上記ラミネートタイプフォトソルダーレジスト膜114は、カルド型ポリマーを含有してもよい。カルド型ポリマーとは、式(I)に示すように、環状の基がポリマー主鎖に直接結合した構造を有するポリマーの総称である。
なお、式(I)において、R1、R2はアルキル基、ベンジル基などの二価の基を表す。
すなわち、このカルド型ポリマーとは、四級炭素を有する嵩高い置換基が、主鎖に対して、ほぼ直角に存在する構造を有しているポリマーのことである。
ここで、環状部は、飽和結合でも不飽和結合を含んでいてもよく、炭素の他、窒素原子、酸素原子、硫黄原子、リン原子等の原子を含んでいてもよい。また、環状部は多環であってもよく、縮合環であってもよい。また、環状部は、他の炭素鎖と結合していても、更には、架橋していてもよい。
なお、嵩高い置換基としては、たとえば、式(II)に示すように、五員環の両側に六員環が結合し、五員環の残り一つの炭素原子が主鎖と結合した構造を有する縮合環を有するフルオレニル基などの環状の基が挙げられる。
フルオレニル基とは、フルオレンの9位の炭素原子が脱水素化された基であり、カルド型ポリマーにおいては、式(I)に示すように、脱水素化された炭素原子の位置で、主鎖であるアルキル基の炭素原子と結合している。
カルド型ポリマーは、上記構造を有するポリマーであるため、
(1)ポリマー主鎖の回転拘束
(2)主鎖及び側鎖のコンフォメーション規制
(3)分子間パッキングの阻害
(4)側鎖の芳香族置換基導入等による芳香族性の増加
といった効果を奏する。
(1)ポリマー主鎖の回転拘束
(2)主鎖及び側鎖のコンフォメーション規制
(3)分子間パッキングの阻害
(4)側鎖の芳香族置換基導入等による芳香族性の増加
といった効果を奏する。
したがって、カルド型ポリマーは、高耐熱性、溶剤溶解性、高透明性、高屈折率、低複屈折率、更には、より高い気体透過性といった特徴を有する。
また、上記カルド型ポリマーに、所定の改質剤を導入することによって、ボイドの発生を抑制した状態で薄膜化した材料フィルムを得ることができる。そして、このようにボイドの発生を抑制した状態で薄膜化した材料フィルムを接着することにより、ボイドの少ないラミネートタイプフォトソルダーレジスト膜114が得られる。そのため、半導体装置100の信頼性および製造安定性が向上する。
また、カルド型ポリマーは、機械的強度および耐熱性に優れる。そして、カルド型ポリマーを含有するラミネートタイプフォトソルダーレジスト膜114は、機械的強度および耐熱性に優れる。よって、半導体装置100の信頼性および製造安定性が向上する。
なお、上記カルド型ポリマーは、カルボン酸基とアクリレート基とを同一分子鎖内に有するポリマーが架橋してなるポリマーであってもよい。従来の一般的な感光性ワニスとしては、現像性を持つカルボン酸基オリゴマーと多官能アクリルとのブレンドが用いられているが、解像度の面でさらなる改善の余地があった。一般的な感光ワニスの代わりに、カルボン酸基とアクリレート基とを同一分子鎖内に有するポリマーが架橋してなるカルド型ポリマーを用いると、現像性を持つカルボン酸と架橋基であるアクリレート基とを同一分子鎖中に有し、主鎖に嵩高い置換基を持ちラジカル拡散し難いため、カルド型ポリマーを含有するフォトソルダーレジスト膜328の解像度が向上する利点がある。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114は、以下に示す諸物性値を満たすことが望ましい。なお、以下の物性値はフィラーなどを含まない樹脂部分についての値であり、フィラーなどを添加することにより、適宜調整可能である。
ここで、上記カルド型ポリマーを含むフォトソルダーレジスト膜114のガラス転移温度(Tg)は、例えば180℃以上とすることができ、特に好ましくは190℃以上である。ガラス転移温度がこの範囲にあると、カルド型ポリマーを含むラミネートタイプフォトソルダーレジスト膜114の耐熱性が向上する。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114のガラス転移温度(Tg)は、例えば220℃以下とすることができ、特に好ましくは210℃以下である。ガラス転移温度がこの範囲であれば、通常の製法により安定的に製造可能である。ガラス転移温度は、例えばバルク試料の動的粘弾性測定(DMA)により測定可能である。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114のTg以下の領域における線膨張係数(CTE)は、例えば80ppm/℃以下とすることができ、特に好ましくは75ppm/℃以下である。また、上記ポリマーにフィラーを配合し、熱膨張係数を20ppm/℃以下の樹脂組成物を得ることもできる。線膨張係数がこの範囲にあると、カルド型ポリマーを含むラミネートタイプフォトソルダーレジスト膜114と、再配線110などとの密着性が向上する。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114のTg以下の領域における線膨張係数(CTE)は、例えば50ppm/℃以上とすることができ、特に好ましくは55ppm/℃以上である。線膨張係数がこの範囲であれば、通常の製法により安定的に製造可能である。線膨張係数は、例えば熱機械分析装置(TMA)による熱膨張測定により測定可能である。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114の熱伝導率は、例えば0.50W/cm2・sec以下とすることができ、特に好ましくは0.35W/cm2・sec以下である。熱伝導率がこの範囲にあると、カルド型ポリマーを含むラミネートタイプフォトソルダーレジスト膜114の耐熱性が向上する。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114の熱伝導率は、例えば0.10W/cm2・sec以上とすることができ、特に好ましくは0.25W/cm2・sec以上である。熱伝導率がこの範囲であれば、通常の製法により安定的に製造可能である。熱伝導率は、例えば円板熱流計法(ASTM E1530)により測定可能である。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114の10〜100μm直径のビアにおけるビアアスペクト比は、例えば0.5以上とすることができ、特に好ましくは1以上である。ビアアスペクト比がこの範囲にあると、カルド型ポリマーを含むラミネートタイプフォトソルダーレジスト膜114の解像度が向上する。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114の10〜100μm直径のビアにおけるビアアスペクト比は、例えば5以下とすることができ、特に好ましくは2以下である。ビアアスペクト比がこの範囲であれば、通常の製法により安定的に製造可能である。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114において、周波数1MHzの交流電界を印加した場合の誘電率は、例えば4以下とすることができ、特に好ましくは3以下である。誘電率がこの範囲にあると、カルド型ポリマーを含むラミネートタイプフォトソルダーレジスト膜114の高周波特性をはじめとする誘電特性が向上する。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114において、周波数1MHzの交流電界を印加した場合の誘電率は、例えば0.1以上とすることができ、特に好ましくは2.7以上である。誘電率がこの範囲であれば、通常の製法により安定的に製造可能である。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114において、周波数1MHzの交流電界を印加した場合の誘電正接は、例えば0.04以下とすることができ、特に好ましくは0.029以下である。誘電正接がこの範囲にあると、カルド型ポリマーを含むラミネートタイプフォトソルダーレジスト膜114の高周波特性をはじめとする誘電特性が向上する。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114において、周波数1MHzの交流電界を印加した場合の誘電正接は、例えば0.001以上とすることができ、特に好ましくは0.027以上である。誘電正接がこの範囲であれば、通常の製法により安定的に製造可能である。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114において、24時間吸水率(wt%)は、例えば3wt%以下とすることができ、特に好ましくは1.5wt%以下である。24時間吸水率(wt%)がこの範囲にあると、カルド型ポリマーを含むフォトソルダーレジスト膜328の耐湿性を向上することができる。
また、上記カルド型ポリマーを含むフォトソルダーレジスト膜114において、24時間吸水率(wt%)は、例えば0.5wt%以上とすることができ、特に好ましくは1.3wt%以上である。24時間吸水率(wt%)がこの範囲であれば、通常の製法により安定的に製造可能である。
これら上記の複数の特性を上記カルド型ポリマーを含むフォトソルダーレジスト膜114が満たす場合には、機械的強度、耐熱性、他の部材との密着性、解像度、誘電特性、耐湿性などの諸特性がバランス良く実現される。そのため、信頼性および耐熱性に優れ、半導体素子を搭載する際の位置精度に優れる半導体装置が安定的に提供される。
<実施形態2>
図2〜図6は、本実施の形態に係る半導体装置の製造方法を示した工程断面図である。図2〜図6の上方向は半導体基板の裏面方向であり、図2〜図6の下方向は半導体基板の素子形成面方向である。
上述の実施形態1に示したような半導体装置を得るためには、まず、図2(a)に示すように、シリコン基板などからなる半導体基板102の表面にSiO2膜などからなる絶縁膜118とアルミニウムパッドなどからなる電極106とをこの順に積層し、所定の形状となるようにパターニングする。そして、この絶縁膜118と電極106との積層膜および半導体基板102の表面などを覆うSiO2などからなる絶縁膜104を形成する。さらに、半導体基板102の裏面側にはレジスト膜120を形成する。レジスト膜120には所定の開口部を設けておく。
次いで、図2(b)に示すように、レジスト膜120をマスクとして半導体基板102のドライエッチングを行い、絶縁膜118の裏面に達する貫通孔122を形成する。さらに、図3(c)に示すように、エッチングガスを変えてさらに絶縁膜118をドライエッチングして、貫通孔122を電極106の裏面に到達させる。そして、図3(d)に示すように、レジスト膜120を除去する。
続いて、図4(e)に示すように、貫通孔122内に設けられた絶縁膜108の内面および半導体基板102の裏面などを覆うSiO2膜などからなる絶縁膜108を形成する。さらに、図4(f)に示すように、貫通孔122の底面の絶縁膜108を指向性スパッタリングなどの手法により除去する。
そして、図5(g)に示すように、絶縁膜108の所定の位置にアクリル系樹脂112のパッドを形成する。さらに、貫通孔122の内面、貫通孔122の裏面および絶縁膜108の裏面を覆うアルミニウム配線または銅配線などからなる再配線110を形成する。
次いで、図5(h)に示すように、貫通孔122内に設けられた再配線110の内面および半導体基板102の裏面の再配線110の裏面などを覆う、カルド型ポリマーを含有しているラミネートタイプフォトソルダーレジスト膜114を接着する。接着の際にかかる圧力の方向を矢印で図示する。
続いて、図6(i)に示すように、ラミネートタイプフォトソルダーレジスト膜114の裏面に遮光領域126を有するフォトマスク124を形成する。そして、UV光などをフォトマスク124を通してラミネートタイプフォトソルダーレジスト膜114に照射することにより、ラミネートタイプフォトソルダーレジスト膜114の照射領域において上述のカルド型ポリマーのアクリレート基を架橋させてアクリル基を形成する。
なお、カルド型ポリマーを含有するラミネートタイプフォトソルダーレジスト膜114は、一般的に、上記露光・現像工程とは別に、適当な条件によるアフターベーク工程により硬化させることにより、上記の望ましい諸特性を備えるようになる。
その後、図6(j)に示すように、フォトマスク124を除去後、ラミネートタイプフォトソルダーレジスト膜114をエッチングして、ラミネートタイプフォトソルダーレジスト膜114の露光・現像していない領域を除去する。
そして、得られたラミネートタイプフォトソルダーレジスト膜114の開口部に半田ボール116を形成して再配線110と接続させることにより、図1に示した構成からなる実施形態1に係る半導体装置100を得る。
本実施形態に係る半導体装置100の製造方法では、接着により貫通孔122内に設けられた再配線110の内面、および半導体基板102の裏面の再配線110の裏面などにラミネートタイプフォトソルダーレジスト膜114を密着させる。
ここで、ラミネートタイプフォトソルダーレジスト膜114の接着前の材料フィルムは、カルド型ポリマーと所定の添加剤とを用いて、ボイドや凹凸などの発生が抑制された状態で薄膜に成形可能である。また、カルド型ポリマーを含む材料フィルムは、加熱することにより材料を軟化することが容易なため、埋め込み性が良く、接着された半導体装置100のラミネートタイプフォトソルダーレジスト膜114にもボイドや凹凸は少ない。そして、ボイドが少ないラミネートタイプフォトソルダーレジスト膜114によれば、膜厚が保障できる。
一方、上記の特許文献1に示した、スピンコート法により形成されたフォトソルダーレジスト膜を用いた半導体装置は、半田ボールを配置するピッチの微細化が進むとともに、フォトソルダーレジスト膜の埋め込み特性が充分ではなくなる場合があった。そのため、再配線パターンの側壁またはビア底でボイド(空洞)が発生する場合があった。半導体装置の絶縁保障などの信頼性の点でさらなる改善の余地があった。
なお、本発明者らは、3次元実装を実現するために、シリコン基板に貫通電極を形成して端子電極を基板裏面側に取り出すような構造のWL−CSPも発明している。このようなシリコン貫通電極を備えたWL−CSPの場合には、上述のように、貫通電極部分に大きなボイドが形成される場合がある。
図7は、液状のフォトソルダーレジスト膜を塗布してなる半導体装置を模式的に示した断面図である。
この場合には、塗布フォトソルダーレジスト膜714を形成するために、液状のフォトソルダーレジスト膜原液をスピンコート法などにより半導体基板702の裏面に設けられた再配線710の裏面などに塗布するが、貫通孔内に設けられた再配線710の内面の空間にはフォトソルダーレジスト膜を充填することが困難である。また、再配線710が曲折している箇所には、液状のフォトソルダーレジスト膜原液が塗布されない領域が生じる場合がある。このため、ボイド730a、730b、730cまたは凹凸などが生じる場合がある。このようなボイド730a、730b、730cまたは凹凸が発生すると、半導体装置700の信頼性または製造安定性が低下する場合がある。
また、上記の特許文献2に記載した、ドライフィルム型の感光性フォトソルダーレジスト膜をラミネートしてコーティングした場合には、フォトソルダーレジスト膜の膜厚が50μm程度と厚くなってしまうため、フォトソルダーレジスト膜の接着時に半導体装置にかかるストレスやフォトソルダーレジスト膜の加工性などの製造安定性の点で改善の余地があった。
これに対して、本実施形態の半導体装置100の製造方法においては、液状のフォトソルダーレジスト膜原液を塗布してフォトソルダーレジスト膜を形成する代わりに、ラミネートタイプフォトソルダーレジスト膜114を接着する。
ここで、ラミネートタイプフォトソルダーレジスト膜114の材料フィルムは、カルド型ポリマーおよび所定の添加剤を用いて成形されるので、ボイドや凹凸などの発生を抑制した状態で薄膜成形できる。そして、カルド型ポリマーを含む材料フィルムは、加熱により材料を軟化することが容易なため、埋め込み性がよい。そのため、液状のフォトソルダーレジスト膜原液をスピンコート法などにより塗布する場合に比べて、信頼性に優れる半導体装置100を安定的に製造可能である。
また、上述のカルド型ポリマーを含有するラミネートタイプフォトソルダーレジスト膜114を用いる場合には、ラミネートタイプフォトソルダーレジスト膜114の耐熱性および加工性はさらに良好となる。さらに、上述のカルド型ポリマーを含有するラミネートタイプフォトソルダーレジスト膜114は、薄くても解像度が優れているため、フォトソルダーレジスト膜の接着時に半導体装置にかかるストレスを抑制できる。また、上述のカルド型ポリマーを含有するラミネートタイプフォトソルダーレジスト膜114の材料フィルムは、薄くても機械的強度に優れるため、加工性の面でも優れている。
また、このようにラミネートタイプフォトソルダーレジスト膜114の材料フィルムは、薄くても機械的強度に優れ、加工性に優れるため、材料フィルムの膜厚を薄くすることができる。さらに、一定温度に加熱することにより材料フィルムを容易に軟化することができるため、貫通孔内に設けられた再配線710の内面の空間にはフォトソルダーレジスト膜114の材料フィルムを容易に埋め込むことができる。
一方、液状の原料液を用いてスピンコート法によりソルダーレジスト膜を形成する場合には、ソルダーレジスト膜の外周部などにボイドが生じやすく、半田ボール間の絶縁保障に難点がある場合もある。これに対して、フィルムタイプのソルダーレジスト膜の材料フィルムを用いれば、接着前にボイドの有無の検査が可能となる。このため、フィルムタイプのソルダーレジスト膜の材料フィルムを接着すれば、半田ボール間の絶縁保障が良好となり、信頼性に優れる半導体装置が得られる。
以上、本発明の構成について説明したが、これらの構成を任意に組み合わせたものも本発明の態様として有効である。また、本発明の表現を他のカテゴリーに変換したものもまた本発明の態様として有効である。
例えば、上記の実施形態では、外部接続端子として半田ボール116を用いたが、特に限定する趣旨ではない。例えば、外部接続端子は、電極パッドであってもよく、別のアルミニウム配線または銅配線などであってもよい。
また、上記の実施形態では、半田ボール116を形成するときの外力を緩和し、半田ボール116と再配線110とのコンタクト性を向上させるために、アクリル系樹脂112のパッドを設けたが、特にアクリル系樹脂112を設ける必要はない。例えば、全くパッドを設けなくてもよいし、アクリル系樹脂以外の樹脂からなるパッドを設けてもよい。
100 半導体装置
102 半導体基板
106 電極
108 絶縁膜
110 再配線
112 アクリル系樹脂
114 ラミネートタイプフォトソルダーレジスト膜
116 半田ボール
120 レジスト膜
122 貫通孔
124 フォトマスク
126 遮光領域
124 フォトマスク
126 遮光領域
700 半導体装置
702 半導体基板
706 電極
708 絶縁膜
710 再配線
712 アクリル系樹脂
714 塗布フォトソルダーレジスト膜
716 半田ボール
730 ボイド
832 半導体チップ
834 パッシベーション膜
836 電極
838 絶縁シート
840 金属層
842 絶縁皮膜
843 外部端子接合部
844 透孔
846 外部接続端子
850 紫外線遮蔽層
880 ボイド発生部位
1001 表面実装部品パッド
1002 CSPパッド
1003 ランド
1004 ソルダーレジスト
1005 フォトマスク
1006 紫外線
1007 ソルダーレジスト開口部
1008 炭酸ガスレーザ
1009 ソルダーレジスト開口部
1010 半田ペースト
102 半導体基板
106 電極
108 絶縁膜
110 再配線
112 アクリル系樹脂
114 ラミネートタイプフォトソルダーレジスト膜
116 半田ボール
120 レジスト膜
122 貫通孔
124 フォトマスク
126 遮光領域
124 フォトマスク
126 遮光領域
700 半導体装置
702 半導体基板
706 電極
708 絶縁膜
710 再配線
712 アクリル系樹脂
714 塗布フォトソルダーレジスト膜
716 半田ボール
730 ボイド
832 半導体チップ
834 パッシベーション膜
836 電極
838 絶縁シート
840 金属層
842 絶縁皮膜
843 外部端子接合部
844 透孔
846 外部接続端子
850 紫外線遮蔽層
880 ボイド発生部位
1001 表面実装部品パッド
1002 CSPパッド
1003 ランド
1004 ソルダーレジスト
1005 フォトマスク
1006 紫外線
1007 ソルダーレジスト開口部
1008 炭酸ガスレーザ
1009 ソルダーレジスト開口部
1010 半田ペースト
Claims (6)
- 一方の面と他方の面とに開口する接続孔を有する基板と、
前記基板の一方の面に設けられている第一の導電部材と、
少なくとも一部が前記基板の接続孔内の一部に設けられており、前記第一の導電部材と接続する第二の導電部材と、
少なくとも一部が前記基板の接続孔内の一部および前記基板の他方の面に設けられている絶縁膜と、
を備え、
前記絶縁膜は、カルド型ポリマーを含有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記カルド型ポリマーは、カルボン酸基とアクリレート基とを同一分子鎖内に有するポリマーが架橋してなることを特徴とする半導体装置。 - 請求項1または2に記載の半導体装置において、
前記絶縁膜は、ドライフィルム型のフォトソルダーレジスト膜の材料フィルムを接着してなることを特徴とする半導体装置。 - 請求項1乃至3いずれかに記載の半導体装置において、
前記絶縁膜のガラス転移温度が180℃以上220℃以下であり、
前記絶縁膜の周波数1MHzの交流電界を印加した場合の誘電正接が0.001以上0.04以下であることを特徴とする半導体装置。 - 請求項4に記載の半導体装置において、
前記絶縁膜のガラス転移温度以下の領域における線膨張係数が50ppm/℃以上80ppm/℃以下であることを特徴とする半導体装置。 - 基板の一方の面に第一の導電部材を形成する工程と、
基板の一方の面と他方の面とに開口する接続孔を形成する工程と、
少なくとも一部が前記基板の接続孔内の一部に存在するように、前記第一の導電部材と接続する第二の導電部材を形成する工程と、
少なくとも一部が前記基板の接続孔内の一部および前記基板の他方の面に存在するように、カルド型ポリマーを含有する絶縁フィルムを接着して絶縁膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004103218A JP2005294320A (ja) | 2004-03-31 | 2004-03-31 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004103218A JP2005294320A (ja) | 2004-03-31 | 2004-03-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005294320A true JP2005294320A (ja) | 2005-10-20 |
Family
ID=35326958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004103218A Pending JP2005294320A (ja) | 2004-03-31 | 2004-03-31 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005294320A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182208A (ja) * | 2008-01-31 | 2009-08-13 | Kyushu Institute Of Technology | 半導体チップパッケージ及びその製造方法 |
| JP2010045162A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | 半導体装置、半導体装置の製造方法、及びカメラモジュール |
| WO2011086612A1 (ja) * | 2010-01-15 | 2011-07-21 | パナソニック株式会社 | 半導体装置 |
| CN102376629A (zh) * | 2010-08-17 | 2012-03-14 | 中国科学院上海微系统与信息技术研究所 | 一种借助悬架光刻胶实现硅通孔互连的方法 |
| JP2012160761A (ja) * | 2012-05-16 | 2012-08-23 | Fujikura Ltd | 半導体装置 |
| EP2584598A1 (en) * | 2011-10-20 | 2013-04-24 | austriamicrosystems AG | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device |
| US9099536B2 (en) | 2012-05-25 | 2015-08-04 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of producing semiconductor device |
-
2004
- 2004-03-31 JP JP2004103218A patent/JP2005294320A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182208A (ja) * | 2008-01-31 | 2009-08-13 | Kyushu Institute Of Technology | 半導体チップパッケージ及びその製造方法 |
| JP2010045162A (ja) * | 2008-08-12 | 2010-02-25 | Toshiba Corp | 半導体装置、半導体装置の製造方法、及びカメラモジュール |
| US8426977B2 (en) | 2008-08-12 | 2013-04-23 | Kabushiki Kaisha Toshiba | Semiconductor apparatus, manufacturing method of semiconductor apparatus, and camera module |
| WO2011086612A1 (ja) * | 2010-01-15 | 2011-07-21 | パナソニック株式会社 | 半導体装置 |
| US8450836B2 (en) | 2010-01-15 | 2013-05-28 | Panasonic Corporation | Semiconductor device |
| CN102376629A (zh) * | 2010-08-17 | 2012-03-14 | 中国科学院上海微系统与信息技术研究所 | 一种借助悬架光刻胶实现硅通孔互连的方法 |
| EP2584598A1 (en) * | 2011-10-20 | 2013-04-24 | austriamicrosystems AG | Method of producing a semiconductor device comprising a through-substrate via and a capping layer and corresponding semiconductor device |
| JP2012160761A (ja) * | 2012-05-16 | 2012-08-23 | Fujikura Ltd | 半導体装置 |
| US9099536B2 (en) | 2012-05-25 | 2015-08-04 | Lapis Semiconductor Co., Ltd. | Semiconductor device and method of producing semiconductor device |
| US9892995B2 (en) | 2012-05-25 | 2018-02-13 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| US10153228B2 (en) | 2012-05-25 | 2018-12-11 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| US10580721B2 (en) | 2012-05-25 | 2020-03-03 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5158212B2 (ja) | ポジ型感光性樹脂組成物、レジストパターンの製造方法、半導体装置及び電子デバイス | |
| JP6534948B2 (ja) | 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置 | |
| TWI224487B (en) | Interposer for chip size package and method for manufacturing the same | |
| TW201131668A (en) | Method for manufacturing electronic device, electronic device, method for manufacturing electronic device package and electronic device package | |
| CN1341279A (zh) | 半导体器件 | |
| JP4736863B2 (ja) | ポジ型感光性ポリアミドイミド樹脂組成物、パターンの製造方法及び電子部品 | |
| TW201335703A (zh) | 感光性樹脂組成物、圖案硬化膜的製造方法以及電子部件 | |
| JP2005294320A (ja) | 半導体装置およびその製造方法 | |
| US20050218480A1 (en) | Device mounting board and semiconductor apparatus using device mounting board | |
| TWI872143B (zh) | 感光性樹脂組成物、感光性樹脂組成物的選別方法、圖案硬化膜的製造方法及半導體裝置的製造方法 | |
| JP4525202B2 (ja) | ポジ型感光性樹脂組成物並びに半導体装置及び表示素子並びに半導体装置、表示素子の製造方法 | |
| JP2005294329A (ja) | 半導体装置およびその製造方法 | |
| CN109203596B (zh) | 导热型聚酰亚胺基板 | |
| JPH07307114A (ja) | ポリイミド絶縁膜の形成方法 | |
| JP4338570B2 (ja) | 素子搭載基板およびそれを用いた半導体装置 | |
| JP2005294352A (ja) | 素子搭載基板およびそれを用いる半導体装置 | |
| JP3216130B2 (ja) | 接続構造体の製造方法 | |
| JP2017211617A (ja) | 感光性樹脂組成物、感光性樹脂膜、および電子装置 | |
| JP2017194604A (ja) | ポジ型感光性樹脂組成物 | |
| JP7677408B2 (ja) | 感光性樹脂組成物の選定方法、パターン硬化膜の製造方法、硬化膜、半導体装置、及び半導体装置の製造方法 | |
| JP2021047378A (ja) | 感光性樹脂組成物、電子デバイスの製造方法および電子デバイス | |
| US20050238878A1 (en) | Device mounting board | |
| CN223181138U (zh) | 半导体衬底的无源器件及半导体器件 | |
| TW202003679A (zh) | 凸塊保護膜用感光性樹脂組成物、半導體裝置、半導體裝置之製造方法及電子機器 | |
| JP2005347411A (ja) | 素子搭載基板およびそれを用いる半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070329 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |