JP2005268704A - 半導体装置、半導体装置の実装方法及び半導体装置を有する電子機器 - Google Patents

Abstract

【課題】実装品質を低下させることなく、できうる限り工程を簡略化して生産性を向上させると共に基板のより一層の高密度実装を図る。
【解決手段】基板16と電気的に接合させるはんだボール12,12,…を配設したＢＧＡパッケージ11のはんだボール12,12,…の先端が突出する程度に予めアンダーフィル材13を塗布して仮硬化し、成膜形成させたＢＧＡパッケージ11に対し、前記はんだボール12,12,…の先端にフラックス15を塗布し、このはんだボール12,12,…の先端にフラックス15を塗布したＢＧＡパッケージ11を実装対象となる基板16の所定位置にマウントし、ＢＧＡパッケージ11をマウントした基板16を加熱してはんだ付けとアンダーフィル材13の硬化とを実行する。
【選択図】 図３

Description

本発明は、ＢＧＡパッケージを用いた半導体装置、半導体装置の実装方法及び半導体装置を有する電子機器に関する。

従来、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージを用いた半導体装置を基板に実装する場合、その接合部の補強にはアンダーフィル技術を用いる。このアンダーフィル技術は、特に携帯電話機の落下強度やキー押し強度などの機械的強度に係る半導体装置の信頼性を確保するため、ＢＧＡなどのはんだ接合強度が弱いとされる半導体装置と基板との接合部空間に対して、その空隙をエポキシ樹脂等からなるアンダーフィル材を充填して補強するものである。

以下図４により、一般的なＢＧＡパッケージの半導体装置を基板に実装してアンダーフィル材をその空隙間に充填するまでの工程を示す。
図４（Ａ）において、基板２１の所定端子位置にＢＧＡの端子構成に合致したはんだペーストのパターン２２，２２，‥‥を印刷形成する。
図４（Ｂ）において、はんだペーストのパターン２２，２２，‥‥を印刷形成した基板２１上にＢＧＡパッケージ２３をマウントする。
図４（Ｃ）において、ＢＧＡパッケージ２３をマウントした基板２１をリフロー炉で加熱処理することでＢＧＡパッケージ２３の基板２１へのはんだ付けを完了する。
図４（Ｄ）において、はんだ付けしたＢＧＡパッケージ２３の１辺または２辺に沿って液状樹脂でなるアンダーフィル材２４をディスペンス２５にて必要量塗布し、該樹脂を毛細管現象を利用した自然注入により基板２１とＢＧＡパッケージ２３の各はんだボール２３ａ，２３ａ，‥‥の間の空隙に充填する。
図４（Ｅ）において、オーブン中で例えば１００℃で３０分間加熱してアンダーフィル材２４の樹脂を硬化させる。
このように、５つの主工程を経てＢＧＡパッケージの半導体装置２３を基板２１に実装し、アンダーフィル材２４を充填することができる。

また、ＢＧＡパッケージの半導体装置ではないが、フリップチップ実装方式の半導体装置で、半導体装置に共晶半田バンプを形成させた後、フラックス作用を有する物質を該バンプ上にスクリーン印刷またはスタンピング法を用いて塗布し、次に熱硬化性液状封止樹脂組成物を半導体装置が複数形成されたウエハ全体に塗布してＢステージ化する方法が考えられている。（例えば、特許文献１）
特開２００１−２６７４５６号公報

前記したＢＧＡパッケージの電子部品を基板に実装してアンダーフィル材をその空隙間に充填するまでの工程では、５つの主工程を必要としており、全体の工程数が多く、生産性を低下させる大きな要因となっていた。

加えて、前記図４（Ｄ）で示した工程でＢＧＡパッケージ２３の１辺または２辺に沿ってアンダーフィル材２４を塗布する領域を基板２１上で確保しなければならない。当該領域には他の回路素子等を配置することができず、結果として基板の高密度実装を阻害していた。

また、前記特許文献１に記載された技術は、ＢＧＡパッケージではなくベアチップを用いるフリップチップの実装に係る技術であり、フラックス作用を有する物質を共晶半田バンプの各先端に塗布し、その後に熱硬化性液状封止樹脂組成物をウエハ全体に塗布してＢステージ化し、さらにダイシングにより半導体装置を個片化してタックフリーな状態としていたものである。

したがって、先に塗布するフラックスとその後に塗布する熱硬化性液状封止樹脂組成物との特性のマッチングが（同文献中では「濡れ性」の良否で表現されているように）難しく、使用できる物質の選択が容易ではない。

本発明は前記のような実情に鑑みてなされたもので、その目的とするところは、実装品質を低下させることなく、できうる限り工程を簡略化して生産性を向上させると共に基板のより一層の高密度実装を図ることが可能な半導体装置、半導体装置の実装方法及び半導体装置を有する電子機器を提供することにある。

請求項１記載の発明は、基板と電気的に接合させるはんだボールを配設したＢＧＡパッケージに対し、前記はんだボールの先端が突出する程度に予めアンダーフィル材を塗布し、仮硬化で成膜形成させたことを特徴とする。

請求項２記載の発明は、基板と電気的接合させるはんだボールを配設したＢＧＡパッケージのはんだボールの先端が突出する程度に予めアンダーフィル材を塗布し、仮硬化で成膜形成させた半導体装置に対し、前記各はんだボールの先端にフラックスを塗布する工程と、このはんだボールの先端にフラックスを塗布した半導体装置を実装対象となる基板の所定位置にマウントする工程と、前記半導体装置をマウントした基板を加熱して半田付けとアンダーフィル材の硬化とを実行する工程とを有したことを特徴とする。

請求項３記載の発明は、前記請求項２記載の発明において、前記はんだボールの先端に塗布するフラックス内に、はんだ微粒子を分散させたことを特徴とする。

請求項１記載の発明によれば、ＢＧＡパッケージの実装を行なう前にアンダーフィル材を塗布し、仮硬化で成膜形成させておくため、実装時には当該ＢＧＡパッケージを基板上の所定位置にマウントし、リフロー炉で加熱処理するのみのプロセスで、はんだ付けとアンダーフィル材の硬化とを一括して処理することができ、生産性を大幅に向上できると共に、基板側にアンダーフィル材を塗布する領域が不要となるため、基板のより一層の高密度実装を図ることが可能となる。

請求項２記載の発明によれば、ＢＧＡパッケージの実装を行なう前にアンダーフィル材を塗布し、仮硬化で成膜形成させておくため、実装時には当該ＢＧＡパッケージにフラックスを塗布した状態で基板上の所定位置にマウントし、リフロー炉で加熱処理するのみのプロセスで、はんだ付けとアンダーフィル材の硬化とを一括して処理することができ、生産性を大幅に向上できると共に、フラックスの塗布によりＢＧＡパッケージが基板上のマウントした位置からずれてしまうこともないので、実装品質の劣化を確実に防止でき、さらに基板側にアンダーフィル材を塗布する領域が不要となるため、基板のより一層の高密度実装を図ることが可能となる。

請求項３記載の発明によれば、前記請求項２記載の発明の効果に加えて、ＢＧＡパッケージを基板にマウントする前に各はんだボール先端に塗布するフラックス中にはんだ微粒子を分散させておくことで、基板側の端子部分にはんだペーストの印刷等を行なわずとも、各はんだボールと基板との接合状態を良好なものとし、実装品質をより一層向上できる。

以下図面を参照して本発明の実施の一形態に係る半導体装置の実装方法について説明する。

まず、図１によりＢＧＡパッケージの半導体素子に対して予めアンダーフィル材を成膜形成しておく工程を説明する。

図１（Ａ）は、はんだボール１２，１２，‥‥を形成した基板との接合面を上に向けたＢＧＡパッケージ１１を側面から見たものである。

このようなＢＧＡパッケージ１１に対して、図１（Ｂ）に示すようにその上方から例えばディスペンスにてアンダーフィル材１３を適量突出して塗布する。

この場合、アンダーフィル材１３は毛細管現象によりはんだボール１２，１２，‥‥間を自然に拡散し、さらに仮硬化させることで、図１（Ｃ）に示すようにＢＧＡパッケージ１１上で各はんだボール１２，１２，‥‥の先端を露出させて必要な厚さに成膜形成される。

仮硬化は、加熱炉またはオーブンにて例えば１２５℃で１２０分間加熱処理することで行なわれる。このように、アンダーフィル材１３を仮硬化し、成膜形成させると、これ以降、ＢＧＡパッケージ１１の取扱いが容易となる。

次に図２及び図３により前記アンダーフィル材１３を成膜形成したＢＧＡパッケージ１１を基板に実装する手順を説明する。

まず、図２（Ａ）に示すようにアンダーフィル材１３を成膜形成したＢＧＡパッケージ１１を複数収納するトレイ１４内に、合わせてフラックス１５を充填させておく。
このフラックス１５は、はんだ付けに用いるＲＭＡタイプのフラックスをベースに、２０［μｍ］以下のはんだ微粒子を少量、具体的には３０重量％未満分散させたペーストでなる。

しかして、基板にマウントするべく図示しないマウンタでＢＧＡパッケージ１１をトレイ１４から持ち上げた状態で、図２（Ｂ）に示すようにＢＧＡパッケージ１１のはんだボール１２，１２，‥‥とアンダーフィル材１３を設けた下面側前面、少なくともアンダーフィル材１３から突出している各はんだボール１２，１２，‥‥の先端側にはフラックス１５が転写されている。

図２（Ｃ）は、前記図２（Ｂ）の状態から特に１つのはんだボール１２部分を拡大して示すものである。同図（Ｃ）で、はんだボール１２の先端に転写されたフラックス１５中に、前述した如くはんだ微粒子１５ａ，１５ａが分散していることがわかる。

続いて図３により前記図２で示したＢＧＡパッケージ１１を基板に実装する場合の詳細を説明する。

図３（Ａ）は、ＢＧＡパッケージ１１を実装する前の基板１６を示す。基板１６の前記各はんだボール１２，１２，‥‥が接合される電子回路の端子位置には、はんだペーストによる印刷が事前になされる。

一方、あえてはんだペーストの印刷を行なわない場合もある。

これは、ＢＧＡパッケージ１１に対して既にアンダーフィル材１３が成膜形成されており、はんだ付けとアンダーフィル材１３の硬化を同一工程で行なうことに起因する。

すなわち、もし基板１６側のはんだボール１２，１２，‥‥に対応する位置にはんだペーストを印刷した場合、ＢＧＡパッケージ１１を載置した基板１６を加熱処理すると、はんだ付けのためにはんだボール１２，１２，‥‥が溶融する前に、より溶融温度が低いアンダーフィル材１３が溶融して基板１６に印刷したはんだペーストを覆ってしまうこととなる。

したがって、その状態ではんだが溶融すると、基板１６側に印刷したはんだペーストは、はんだボール１２，１２，‥‥と凝集してはんだ付けされる前に、溶融したアンダーフィル材１３との相互作用により基板１６上で分散し、著しく接合品質を低下させてしまうこととなる。
そのため、基板１６の前記各はんだボール１２，１２，‥‥が接合される電子回路の端子位置には、前述した如くあえてはんだペーストの印刷を行なわない。

また、前記はんだペーストの分散を回避するべく、基板１６の前記各はんだボール１２，１２，‥‥が接合される電子回路の端子位置にメッキを表面処理したものを使用することも考えられる。メッキは、１００［μｍ］前後の薄い膜であるため、分散が起き難いからである。このメッキには、金、銀、プリフラックス銅、ニッケル金、またははんだ等が使用される。

次に図３（Ｂ）に示すように、このような基板１６上の所定位置に前記図２（Ｂ），（Ｃ）で示した状態のＢＧＡパッケージ１１を図示しないマウンタによってマウントする。

ここで、マウントされるＢＧＡパッケージ１１の下面、はんだボール１２，１２，‥‥を形成した側は、アンダーフィル材１３が成膜形成され、さらにフラックス１５が少なくとも突出したはんだボール１２，１２，‥‥の先端にはフラックス１５が塗布されている。

そのため、基板１６上にマウントされたＢＧＡパッケージ１１は、フラックス１５の粘性により搬送ライン上を移動する際の振動等によって位置ずれ等を起こすことなく、次工程のリフロー炉まで搬送される
そして、リフロー炉で例えば２５０℃で１０分間加熱処理することで、図３（Ｃ）に示すようにはんだボール１２，１２，‥‥と基板１６の電子回路の端子とのはんだ付けと、アンダーフィル材１３の硬化とが同時に実行される。

この場合、フラックス１５には少量ながらはんだ微粒子１５ａ，１５ａ，‥‥を分散させておいたことにより、基板１６の端子側にははんだペーストを形成していなかったにも拘わらず、該端子とＢＧＡパッケージ１１のはんだボール１２，１２，‥‥とのはんだ付けによる接合品質の劣化を防止する。

この場合、フラックス１５に分散させるはんだ微粒子１５ａ，１５ａ，‥‥の分量は、最大でもフラックス１５に対して３０重量％未満とし、望ましくは１０重量％程度とする。

これは、前記基板１６側にはんだペーストを印刷しない旨を説明した場合と同様に、溶融したアンダーフィル材１３との相互作用によりはんだ微粒子１５ａ，１５ａ‥‥が基板１６の端子位置から離散してしまうのを防止するためである。

このように、ＢＧＡパッケージ１１の基板１６への実装を行なう前に、はんだボール１２，１２，‥‥側にアンダーフィル材１３を塗布して成膜形成させておくため、実装時には当該ＢＧＡパッケージ１１を基板１６上の所定位置にマウントし、リフロー炉で加熱処理するのみのプロセスで、はんだ付けとアンダーフィル材１３の硬化とを一括して処理することができ、生産性を大幅に向上できる。

加えて、基板１６側にアンダーフィル材１３を塗布する専用の領域が不要となるため、基板１６のより一層の高密度実装を図ることが可能となる。

また、前記図１で示した、アンダーフィル材１３を成膜形成して仮硬化させた状態のＢＧＡパッケージ１１を他の部品メーカに納入してもらうものとすれば、基板への実装を行なって製品を完成させる側のメーカの実装工程をより大幅に簡略化することができる。

さらに、フラックス１５を塗布した状態でＢＧＡパッケージ１１を基板１６にマウントして次工程のリフロー炉まで搬送させるため、搬送ライン上で振動等を受けてもフラックス１５の粘性によりＢＧＡパッケージ１１が基板１６上のマウント位置からずれてしまうこともなく、実装品質の劣化を確実に防止できる。

この場合、フラックス１５ははんだ微粒子１５ａ，１５，‥‥を少量分散させたものとすることで、基板１６側の端子部分にはんだペーストの印刷等を行なわずとも、各はんだボール１２，１２，‥‥と基板１６との接合状態を良好なものとし、実装品質をより一層向上できる。

なお、前記実施の形態では、図２で示した如くＢＧＡパッケージ１１の下面、はんだボール１２，１２，‥‥側にフラックス１５を塗布する方法として、基板１６にマウントするＢＧＡパッケージ１１を複数収納するトレイ１４内にフラックス１５を充填しておくこととした。

これにより、特にフラックス１５を塗布するための工程を設けずとも自動的にフラックス１５を塗布させることができる。この場合、トレイ１４に充填するフラックス１５の量によりＢＧＡパッケージ１１の各はんだボール１２，１２，‥‥の先端等に塗布されるフラックス１５の厚さ、範囲を調整することができる。

また、塗布するフラックス１５の粘度等によっては、トレイ１４内にフラックス１５を含浸する軟性と多孔質性をもったスポンジ状の部材をその底面に敷設し、その上に複数のＢＧＡパッケージ１１を収納するものとしてもよい。

その場合、必要な量だけフラックス１５を塗布させ、フラックス１５の量が過剰とならないように抑制できるので、実装品質をより向上できる。

また、トレイ１４内にフラックス１５を充填するのではなく、例えばトレイ１４からマウントすべきＢＧＡパッケージ１１を取り出したマウンタが、一旦スタンピングによりフラックス１５を塗布させた上で基板１６上にマウントするものとしてもよい。

そのようなマウント前にスタンピングを行なうマウンタは既に存在するので、本発明によるＢＧＡパッケージ１１の実装をより簡易に実現することができる。

さらに、前記したトレイ１４内にフラックス１５を充填しておく方法、スタンピングを行なう方法に代わって、マスクを併用してスキージングによりフラックス１５を塗布する方法、あるいはフラックス１５の粘度が低い場合には同様にマスクを併用してエアスプレイによりフラックス１５を塗布する方法を用いるものとしても、より塗布量を緻密に調整しながら必要な部位にだけフラックス１５を転写させることができ、実装品質をより向上できる。

このように基板１６に実装したＢＧＡパッケージ１１の半導体部品を用いた電子機器にあっては、実装に要する工程数を大幅に簡略化することで製造コストを低減し、且つより一層の高密度実装が可能となったので軽薄短小が要求される機器、特に実装による接合の機械的強度が必要とされる携帯機器、例えば携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ：個人向け携帯情報端末）、デジタルカメラや携帯音楽プレーヤ等に好適となる。

その他、本発明は前記実施の形態に限らず、その要旨を逸脱しない範囲内で種々変形して実施することが可能であるものとする。

さらに、前記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

本発明の実施の一形態に係るＢＧＡパッケージへの事前のアンダーフィル材の成膜形成方法を示す図。 同実施の形態に係るＢＧＡパッケージの各はんだボール先端へのフラックスの塗布方法を例示する図。 同実施の形態に係るＢＧＡパッケージの基板への実装方法を示す図。 一般的なＢＧＡパッケージの半導体装置の基板への実装工程を示す図。

符号の説明

１１…ＢＧＡパッケージ、
１２…はんだボール、
１３…アンダーフィル材、
１４…トレイ、
１５…フラックス、
１５ａ…はんだ微粒子、
１６…基板。

Claims (11)

1. 基板と電気的に接合させるはんだボールを配設したＢＧＡパッケージに対し、前記はんだボールの先端が突出する程度に予めアンダーフィル材を塗布し、仮硬化で成膜形成させたことを特徴とする半導体装置。
2. 基板と電気的接合させるはんだボールを配設したＢＧＡパッケージのはんだボールの先端が突出する程度に予めアンダーフィル材を塗布し、仮硬化で成膜形成させた半導体装置に対し、前記各はんだボールの先端にフラックスを塗布する工程と、
   このはんだボールの先端にフラックスを塗布した半導体装置を実装対象となる基板の所定位置にマウントする工程と、
   前記半導体装置をマウントした基板を加熱して半田付けとアンダーフィル材の硬化とを実行する工程と
   を有したことを特徴とする半導体装置の実装方法。
3. 前記はんだボールの先端に塗布するフラックス内に、はんだ微粒子を分散させたことを特徴とする請求項２記載の半導体装置の実装方法。
4. 前記はんだ微粒子の含有量は、フラックス全体に対して３０重量％未満とすることを特徴とする請求項３記載の半導体装置の実装方法。
5. 前記フラックスは、前記半導体装置を複数収納したトレイ内に充填させておくことを特徴とする請求項２記載の半導体装置の実装方法。
6. 前記フラックスは、前記半導体装置を複数収納したトレイ内底面に敷設したスポンジ状部材に含浸させておくことを特徴とする請求項５記載の半導体装置の実装方法。
7. 前記フラックスは、スキージングにより塗布されることを特徴とする請求項２記載の半導体装置の実装方法。
8. 前記フラックスは、スタンピングにより塗布されることを特徴とする請求項２記載の半導体装置の実装方法。
9. 前記フラックスは、エアスプレイにより塗布されることを特徴とする請求項２記載の半導体装置の実装方法。
10. 前記基板の所定位置は、金、銀、プリフラックス銅またははんだにより表面処理されたことを特徴とする請求項２乃至９のいずれかに記載の半導体装置の実装方法。
11. 前記請求項２乃至１０のいずれかに記載された半導体装置の実装方法を用いた半導体装置を有する電子機器。

Images