JP2005268167A - Electron emitting device, electron source, and method of manufacturing image forming apparatus - Google Patents
Electron emitting device, electron source, and method of manufacturing image forming apparatus Download PDFInfo
- Publication number
- JP2005268167A JP2005268167A JP2004082575A JP2004082575A JP2005268167A JP 2005268167 A JP2005268167 A JP 2005268167A JP 2004082575 A JP2004082575 A JP 2004082575A JP 2004082575 A JP2004082575 A JP 2004082575A JP 2005268167 A JP2005268167 A JP 2005268167A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electron
- conductor
- polymer film
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
本発明は、電子放出素子の製造方法、および電子放出素子を多数配置してなる電子源の製造方法、並びに、電子源を用いて構成した表示装置などの画像形成装置の製造方法に関する。 The present invention relates to a method for manufacturing an electron-emitting device, a method for manufacturing an electron source in which a large number of electron-emitting devices are arranged, and a method for manufacturing an image forming apparatus such as a display device configured using the electron source.
従来より、電子放出素子として表面伝導型電子放出素子が知られている。 Conventionally, surface conduction electron-emitting devices are known as electron-emitting devices.
表面伝導型電子放出素子の構成、製造方法などは、例えば特許文献1などに開示されている。 The configuration, manufacturing method, and the like of the surface conduction electron-emitting device are disclosed in Patent Document 1, for example.
上記公報などに開示されている一般的な表面伝導型電子放出素子の構成を図13に模式的に示す。図13(A)および図13(B)はそれぞれ、上記電子放出素子の平面図および断面図である。 FIG. 13 schematically shows a configuration of a general surface conduction electron-emitting device disclosed in the above publication. FIG. 13A and FIG. 13B are a plan view and a cross-sectional view of the electron-emitting device, respectively.
図13において、461は基体であり、462,463は対向する一対の電極、464は導電性膜、465は第2の間隙、466はカーボン膜、467は第1の間隙である。 In FIG. 13, 461 is a base, 462 and 463 are a pair of opposing electrodes, 464 is a conductive film, 465 is a second gap, 466 is a carbon film, and 467 is a first gap.
図13に示した構造の電子放出素子の作成工程の一例を図14に模式的に示す。 FIG. 14 schematically shows an example of a manufacturing process of the electron-emitting device having the structure shown in FIG.
先ず、基板461上に一対の電極462,463を形成する(図14(A))。
First, a pair of
続いて、電極462、463間を接続する導電性膜464を形成する(図14(B))。
Subsequently, a
そして、電極462,463間に電流を流し、導電性膜464の一部に第2の間隙465を形成する“フォーミング工程”を行う(図14(C))。
Then, a “forming process” is performed in which a current is passed between the
さらに、炭素化合物雰囲気中にて、前記電極462,463間に電圧を印加して、第2の間隙465内の基板461上、およびその近傍の導電性膜464上にカーボン膜466を形成する“活性化工程”を行い、電子放出素子が形成される(図14(D))。
Further, a voltage is applied between the
一方、特許文献2〜4には、表面伝導型電子放出素子の別の製造方法が開示されている。特許文献1に開示される製造方法においては、“フォーミング工程”に加えて、“活性化工程”などを行う必要があったが、特許文献2では、一対の電極間を高分子膜で接続し、この高分子膜を低抵抗化した後に、この高分子膜を低抵抗化することによって得た膜に通電することで間隙を形成する工程が提案されている。この手法によれば、従来の活性化工程を省くことができる。
On the other hand,
以上のような製造方法で作成された複数の電子放出素子からなる電子源と、蛍光体などからなる画像形成部材とを組み合わせることで、フラットディスプレイパネルなどの画像形成装置を構成できる。
しかしながら、上記従来の方法を用いて電子放出素子、該電子放出素子を多数配置してなる電子源、および該電子源を用いて構成した表示装置などの画像形成装置を作成する場合、電子放出特性が素子ごとばらつく場合があった。それは、フォーミング工程で作成される間隙の位置が、素子ごとに異なってしまう場合があったからである。 However, when an image forming apparatus such as an electron-emitting device, an electron source having a large number of electron-emitting devices arranged using the conventional method, and a display device configured using the electron source is formed, May vary from device to device. This is because the position of the gap created in the forming process may vary from element to element.
以下図10、図11を用いて、本課題を詳細に説明する。 Hereinafter, this problem will be described in detail with reference to FIGS. 10 and 11.
まずは、素子ごとに間隙位置が異なる電子源について説明する。 First, electron sources having different gap positions for each element will be described.
図10は、上記フォーミング工程が終了した電子源を示している。ここでは、1例として、3行3列のマトリクス配線に接続された電子源を示す。1が基板、63が行配線、62が列配線、64が行配線と列配線を分離する絶縁層、2が行配線と電子放出素子6をつなぐコンタクト電極、3が列配線と電子放出素子6をつなぐコンタクト電極を示している。図に示されるように、間隙位置が、素子ごとに異なっている。例えば、1行1列目の素子(1,1)は、列配線側コンタクト電極近傍に間隙が形成されている。また、2行1列目の素子(2,1)は、行配線側コンタクト電極近傍に間隙が形成されている。
FIG. 10 shows the electron source after the forming step. Here, an electron source connected to a 3 × 3 matrix wiring is shown as an example. 1 is a substrate, 63 is a row wiring, 62 is a column wiring, 64 is an insulating layer that separates the row wiring and the column wiring, 2 is a contact electrode that connects the row wiring and the electron-
このように、素子ごとに間隙位置が異なり、また、その位置は一方の電極近傍に形成される。 Thus, the gap position differs for each element, and the position is formed in the vicinity of one of the electrodes.
次に、この間隙位置と放出電子特性の関係について説明する。 Next, the relationship between the gap position and the emitted electron characteristics will be described.
図11(a)は、図10で1行1列目の電子放出素子を駆動する場合の模式図を示している。基板1上に素子が電子放出素子が形成されている。コンタクト電極2、3はゲート電源51に接続される。また、アノード電流Ieを測定するため、アノード電極54はアノード電源53と電流計52が接続されている。電源51の電圧値Vgを大きくすると、Ieが大きくなる。
FIG. 11A is a schematic diagram when the electron-emitting device in the first row and the first column in FIG. 10 is driven. An electron-emitting device is formed on the substrate 1. Contact
しかし、図11(a)のように間隙位置がコンタクト電極3の近傍に近い場合、電源51の電圧が負より、正の方がIe電流が大きくなる。つまり、間隙近傍のコンタクト電極より、間隙遠方のコンタクト電極に正の電圧を印加する方が、その逆の駆動を行うより多くの電子を放出できる。
However, when the gap position is close to the vicinity of the
図11(b)に上記のIe−Vg特性を示す。 FIG. 11B shows the Ie-Vg characteristic.
つまり、高分子膜を用いた電子放出素子は、従来提案されてきた「活性化工程」が必要な表面伝導型電子放出素子よりも、作成プロセス簡便であり、優れた特性を有してる。 In other words, the electron-emitting device using the polymer film has a simpler manufacturing process and superior characteristics than the conventionally proposed surface conduction electron-emitting device that requires the “activation step”.
しかし、多数の電子放出素子を用いた電子源の場合、その電子放出特性は、間隙位置が素子ごとに異なるために、不均一となることがあった。 However, in the case of an electron source using a large number of electron-emitting devices, the electron emission characteristics may be non-uniform because the gap position differs from device to device.
そこで、本発明は、上記課題を解決するものであって、
特に電子放出素子の製造工程を簡略、時間短縮でき、かつ、電子放出特性の良好な電子放出素子の製造方法、電子源の製造方法、並びに画像形成装置の製造方法を提供するものである。
Therefore, the present invention solves the above problems,
In particular, the present invention provides a method for manufacturing an electron-emitting device, a method for manufacturing an electron source, and a method for manufacturing an image forming apparatus that can simplify and shorten the manufacturing process of the electron-emitting device and have good electron-emitting characteristics.
本発明は上述する課題を解決するために鋭意検討を行ってなされたものであり、下述する構成のものである。 The present invention has been made in earnest to solve the above-described problems, and has the configuration described below.
電子放出素子の製造方法であって、
(A)基板表面上に、第1電極と、該第1電極と離れた第2電極と、前記第1電極と前記第2電極との間であって、前記第1電極および第2電極と離れた導電体と、を配置する工程と、
(B)前記第1電極と前記第2電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
(C)前記高分子膜を低抵抗化する工程と、
(D)前記第1電極と第2電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第1電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記高分子膜を低抵抗化することにより得た膜に間隙を形成する工程において、前記第1電極と前記第2電極との間に電圧を印加した際に、
前記導電体の前記第1電極側端部で生じる温度が、前記導電体の前記第2電極側端部および前記第1電極の前記導電体側の端部および前記第2電極の前記導電体側の端部で生じる温度よりも大きい、
ことを特徴とする電子放出素子の製造方法を提供するものである。
A method for manufacturing an electron-emitting device, comprising:
(A) On the substrate surface, a first electrode, a second electrode separated from the first electrode, and between the first electrode and the second electrode, the first electrode and the second electrode, Disposing a separate conductor; and
(B) connecting the first electrode and the second electrode and disposing a polymer film covering the conductor;
(C) reducing the resistance of the polymer film;
(D) By applying a voltage between the first electrode and the second electrode, a current is passed through the film obtained by reducing the resistance of the polymer film, and the first electrode side of the conductor Forming a gap along the edge of the polymer film obtained by reducing the resistance of the polymer film, and
In the step of forming a gap in the film obtained by reducing the resistance of the polymer film, when a voltage is applied between the first electrode and the second electrode,
The temperatures generated at the first electrode side end of the conductor are the second electrode side end of the conductor, the conductor side end of the first electrode, and the conductor side end of the second electrode. Greater than the temperature generated at the part,
The present invention provides a method for manufacturing an electron-emitting device.
また、
電子放出素子の製造方法であって、
(A)基板表面上に、第1電極と、該第1電極と離れた第2電極と、前記第1電極と前記第2電極との間であって、前記第1電極および第2電極と離れた導電体と、を配置する工程と、
(B)前記第1電極と前記第2電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
(C)前記高分子膜を低抵抗化する工程と、
(D)前記第1電極と第2電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第1電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記導電体と前記第1電極との距離が、前記導電体と前記第2電極との距離よりも長いことを特徴とする電子放出素子の製造方法を提供するものである。
Also,
A method for manufacturing an electron-emitting device, comprising:
(A) On the substrate surface, a first electrode, a second electrode separated from the first electrode, and between the first electrode and the second electrode, the first electrode and the second electrode, Disposing a separate conductor; and
(B) connecting the first electrode and the second electrode and disposing a polymer film covering the conductor;
(C) reducing the resistance of the polymer film;
(D) By applying a voltage between the first electrode and the second electrode, a current is passed through the film obtained by reducing the resistance of the polymer film, and the first electrode side of the conductor Forming a gap along the edge of the polymer film obtained by reducing the resistance of the polymer film, and
The present invention provides a method for manufacturing an electron-emitting device, wherein a distance between the conductor and the first electrode is longer than a distance between the conductor and the second electrode.
また、
電子放出素子の製造方法であって、
(A)基板表面上に、第1電極と、該第1電極と離れた第2電極と、前記第1電極と前記第2電極との間であって、前記第1電極および第2電極と離れた導電体と、を配置する工程と、
(B)前記第1電極と前記第2電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
(C)前記高分子膜を低抵抗化する工程と、
(D)前記第1電極と第2電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第1電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記導電体と前記第1電極との間に位置する前記高分子膜を低抵抗化することにより得た膜の(シート)抵抗値が、前記導電体と前記第2電極との間に位置する前記高分子膜を低抵抗化することにより得た膜の(シート)抵抗値よりも高いことを特徴とする電子放出素子の製造方法を提供するものである。
Also,
A method for manufacturing an electron-emitting device, comprising:
(A) On the substrate surface, a first electrode, a second electrode separated from the first electrode, and between the first electrode and the second electrode, the first electrode and the second electrode, Disposing a separate conductor; and
(B) connecting the first electrode and the second electrode and disposing a polymer film covering the conductor;
(C) reducing the resistance of the polymer film;
(D) By applying a voltage between the first electrode and the second electrode, a current is passed through the film obtained by reducing the resistance of the polymer film, and the first electrode side of the conductor Forming a gap along the edge of the polymer film obtained by reducing the resistance of the polymer film, and
The (sheet) resistance value of the film obtained by reducing the resistance of the polymer film positioned between the conductor and the first electrode is positioned between the conductor and the second electrode. The present invention provides a method for manufacturing an electron-emitting device, wherein the resistance of the polymer film is higher than the (sheet) resistance value of the film obtained.
また本発明は、複数の電子放出素子を有する電子源の製造方法において、該電子放出素子が上記本発明の電子放出素子の製造方法により製造されることを特徴とする電子源の製造方法を提供するものである。 The present invention also provides a method of manufacturing an electron source having a plurality of electron-emitting devices, wherein the electron-emitting devices are manufactured by the method of manufacturing an electron-emitting device of the present invention. To do.
さらに本発明は、複数の電子放出素子を有する電子源と、該電子源から放出される電子の照射により画像を形成する画像形成部材とを有する画像形成装置の製造方法において、該電子源が上記本発明の電子源の製造方法により製造されることを特徴とする画像形成装置の製造方法を提供するものである。 Furthermore, the present invention provides a method for manufacturing an image forming apparatus having an electron source having a plurality of electron-emitting devices and an image forming member that forms an image by irradiation of electrons emitted from the electron source. It is an object of the present invention to provide an image forming apparatus manufacturing method manufactured by the electron source manufacturing method of the present invention.
本発明によれば、導電性膜を形成する工程、該導電性膜に間隙を形成する工程、有機化合物を含む雰囲気を形成する工程(あるいは、導電性膜上に高分子膜を形成する工程)、導電性膜に通電することでカーボン膜を形成すると同時に、該カーボン膜に間隙を形成する工程、を必要としていた従来の製造方法に比べて、その工程を大幅に簡素化することができる。 また、本発明の製造方法によれば、電子放出素子の作成プロセスを安定化できるとともに、長期に渡り表示品位に優れた画像形成装置を安価に製造することができる。 According to the present invention, a step of forming a conductive film, a step of forming a gap in the conductive film, a step of forming an atmosphere containing an organic compound (or a step of forming a polymer film on the conductive film) Compared with a conventional manufacturing method that requires a step of forming a carbon film by energizing the conductive film and simultaneously forming a gap in the carbon film, the step can be greatly simplified. In addition, according to the manufacturing method of the present invention, it is possible to stabilize an electron-emitting device creation process and to manufacture an image forming apparatus excellent in display quality for a long time at low cost.
以下、本発明の実施形態例を説明するが、本発明はこれらの形態例に限定されるものではない。 Embodiments of the present invention will be described below, but the present invention is not limited to these embodiments.
本発明を適用し得る電子放出素子は、先述したような冷陰極型の電子放出素子に分類されるもので、それらの中でも電子放出特性等の観点から特に表面伝導型の電子放出素子が好適である。このため、以下では表面伝導型電子放出素子を例に挙げて説明する。 The electron-emitting devices to which the present invention can be applied are classified into the cold cathode type electron-emitting devices as described above, and among them, the surface-conduction type electron-emitting device is particularly preferable from the viewpoint of electron emission characteristics. is there. For this reason, a surface conduction electron-emitting device will be described below as an example.
以下、本発明の表面伝導型電子放出素子の製造方法について説明する。 Hereinafter, a method for manufacturing the surface conduction electron-emitting device of the present invention will be described.
図4は、本発明を適用可能な平面型表面伝導型電子放出素子の構成を示す模式図であり、図4(a)は平面図、図4(b)は断面図である。図4において、1は基板、2と3は電極(素子電極)、6は導電性膜、5は間隙、40はフォーミング工程制御用の導電体である。 4A and 4B are schematic views showing the configuration of a planar surface conduction electron-emitting device to which the present invention can be applied. FIG. 4A is a plan view and FIG. 4B is a cross-sectional view. In FIG. 4, 1 is a substrate, 2 and 3 are electrodes (element electrodes), 6 is a conductive film, 5 is a gap, and 40 is a conductor for controlling the forming process.
基板1としては、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりSi2やSiN等の絶縁層を積層した積層体、アルミナ等のセラミックス及びSi基板等を用いることができる。 As the substrate 1, quartz glass, glass with reduced impurity content such as Na, blue plate glass, a laminate in which an insulating layer such as Si2 or SiN is laminated on a blue plate glass by sputtering, ceramics such as alumina, and an Si substrate Etc. can be used.
対向する素子電極2,3の材料としては、一般的導体材料が用いられ、例えばNi,Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金属あるいは合金及びPd,Ag,Au,RuO2,Pd−Ag等の金属あるいは金属酸化物とガラス等から構成される印刷導体、In2 O3−SnO2等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択することができる。
As the material of the
素子電極間隔L、素子電極長さW、は、応用される形態等を考慮して設計される。素子電極間隔Lは、好ましくは数百nm〜数百μmであり、より好ましくは数μm〜数十μmの範囲である。素子電極長さWは、電極の抵抗値や電子放出特性を考慮して、数μm〜数百μmの範囲とすることができる。素子電極2,3の膜厚dは、数十nm〜数μmの範囲とすることができる。
The element electrode interval L and the element electrode length W are designed in consideration of the applied form and the like. The element electrode interval L is preferably several hundred nm to several hundred μm, and more preferably several μm to several tens μm. The element electrode length W can be in the range of several μm to several hundred μm in consideration of the resistance value of the electrode and the electron emission characteristics. The film thickness d of the
導電体40は、一般的導体材料が用いられ、例えばNi,Cr,Au,Mo,W,Pt,Ti,Al,Cu,Pd等の金属あるいは合金及びPd,Ag,Au,RuO2,ポリシリコン等の半導体材料等から適宜選択することができる。
For the
導電性膜6は、少なくとも炭素原子同士の結合を有するものであり、高分子膜を熱分解させて得られたカーボン膜が好ましい。「カーボン膜」は、「炭素を主成分とする導電性膜」、あるいは「一部に間隙を有し、一対の電極間を電気的に繋ぐ炭素を主成分とする導電性膜」、あるいは「一対の炭素を主成分とする導電性膜」ということもできる。また、単に「導電性膜」ということもある。また、「高分子膜が低抵抗化された膜」、あるいは「低抵抗化された高分子膜」、あるいは「熱分解高分子膜」と呼ぶ場合もある。
The
本発明におけるカーボン膜とは、上記、熱を加えられて導電性を帯びた熱分解高分子を指すが、熱以外の要因、例えば電子線による分解再結合、光子による分解再結合が、熱による分解再結合に加味されて形成された場合も熱分解高分子と表記する。 The carbon film in the present invention refers to the above-described thermally decomposed polymer which is heated and has conductivity. However, factors other than heat, for example, recombination recombination by an electron beam, decomposition recombination by a photon are caused by heat. When formed by taking into account recombination and recombination, it is also referred to as a pyrolytic polymer.
また、炭素原子間の結合の解離、再結合によって導電性が発現しやすい、すなわち炭素原子間の二重結合が生成しやすい高分子としては、芳香族系高分子が知られている。特に芳香族ポリイミドは、比較的低温で高い導電性を有する熱分解高分子が得られる高分子である。一般に芳香族ポリイミドは、それ自身絶縁体であるが、ポリフェニレンオキサジアゾール、ポリフェニレンビニレンなど、熱分解を行う前から導電性を有する高分子もある。これらの導電性高分子も、熱分解により更なる導電性が発現するため、本発明において好ましく用いることができる。 In addition, aromatic polymers are known as polymers that easily develop conductivity by dissociation and recombination of bonds between carbon atoms, that is, polymers that easily generate double bonds between carbon atoms. In particular, aromatic polyimide is a polymer from which a pyrolytic polymer having high conductivity at a relatively low temperature can be obtained. In general, aromatic polyimide is an insulator itself, but there are also polymers having conductivity before thermal decomposition, such as polyphenylene oxadiazole and polyphenylene vinylene. These conductive polymers can also be preferably used in the present invention because they exhibit further conductivity by thermal decomposition.
間隙5は、導電性膜6の一部に形成された亀裂と言うこともできる。
It can be said that the
本例の電子放出素子においては、間隙5が一方の電極の近傍に偏って配置される図4に示したとおりである。そして、間隙5内の少なくともその一部において、電極40の表面が露出(存在)している場合もある。
The electron-emitting device of this example is as shown in FIG. 4 in which the
間隙5が、一方の電極近傍に形成されると、電子放出素子の電気伝導特性(電子放出特性)が、電極2,3間に印加する印加電圧の極性に対して著しく非対称にすることができる。ある極性(順極性:電極2の電位を電極3の電位よりも高くする)で電圧を印加した場合と、その逆の極性(逆極性)で電圧を印加した場合で比べると、例えばそれぞれ20Vの電圧で比較した場合、電流値に10倍以上の差が生じる。この時、本発明の電子放出素子の電圧−電流特性は高電界下でのトンネル伝導型であることを示している。
When the
また、上記本発明の電子放出素子では、非常に高い電子放出効率が得られる。この電子放出効率の測定に際しては、素子上にアノード電極を配置し、間隙5に近接する側の電極2が電極3に対して高電位になるように駆動する。このようにすると、非常に高い電子放出効率が得られる。電極2,3間に流れる素子電流Ifと、アノード電極に捕捉される放出電流Ieの比(Ie/If)を電子放出効率と定義すれば、この値は、従来の表面伝導型電子放出素子の数倍の値である。
In addition, in the electron-emitting device of the present invention, very high electron emission efficiency can be obtained. In measuring the electron emission efficiency, an anode electrode is disposed on the element, and the
間隙5は、詳しくは後述するが、一対の電極2,3間を繋ぐように高分子膜6’を配置し、該高分子膜を低抵抗化処理し、該低抵抗化処理を施して得られた導電性膜6に電圧を印加する(電流を流す)「電圧印加工程」を行うことで形成される。
As will be described in detail later, the
図1、図2を用いて、本発明における電子放出素子の製造方法の一例を説明する。 An example of a method for manufacturing an electron-emitting device according to the present invention will be described with reference to FIGS.
(1)基体1を洗剤、純水および有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基体1上に素子電極2、3を形成する(図2(a))。ここで、素子電極材料としては、白金等の貴金属が好ましく用いられるが、後述のように、レーザー照射プロセスを行う場合など、必要に応じて、透明導体である酸化物導電体、すなわち、酸化スズ、酸化インジウム(ITO)等の膜を用いることができる。
(1) The substrate 1 is sufficiently cleaned using a detergent, pure water, an organic solvent, and the like, and a device electrode material is deposited by a vacuum deposition method, a sputtering method, etc., and then a device electrode is formed on the substrate 1 using, for example, a
(2)素子電極2、3を設けた基板1上に、素子電極2,3間に渡って高分子膜6’を形成する(図2(b))。
(2) A polymer film 6 'is formed between the
高分子膜6’の形成方法は、公知の種々の方法、すなわち、回転塗布法、印刷法、ディッピング法等を用いることができる。特に、印刷法によれば、所望の高分子膜6’の形状をパターニング手段を用いずに形成できるため、好ましい手法である。中でも、インクジェット方式の印刷法を用いれば、直接、数百μm以下の微細形成も可能であるため、フラットディスプレイパネルに適用されるような、高密度に電子放出素子を配置した電子源の製造に対しても有効である。
As a method for forming the
インクジェット方式によって高分子膜6‘を形成する場合、高分子材料の溶液を液滴付与し、乾燥させればよいが、必要に応じて、所望の高分子の前駆体溶液を液滴付与し、加熱等により高分子化させることもできる。また、前述したように間隙5をどちらか一方の素子電極端部に形成させるためには、図1(a)で示した形態のように電極間の間に導電体40を配置することが好ましい。
When the
本発明においては、芳香族系の高分子が好ましく用いられるが、これらの多くは溶媒に溶けにくいため、その前駆体溶液を塗布する手法が有効である。 In the present invention, aromatic polymers are preferably used. However, since many of these are hardly soluble in a solvent, a technique of applying a precursor solution is effective.
一例をあげれば、インクジェット方式により芳香族ポリイミドの前駆体であるポリアミック酸溶液を塗布(液滴付与)して、加熱等によりポリイミド膜を形成することができる。 For example, a polyimide film can be formed by applying a polyamic acid solution which is a precursor of an aromatic polyimide by ink jet method (applying droplets) and heating or the like.
なお、高分子の前駆体を溶かす溶媒としては、例えば、N−メチルピロリドン、N,N−ジメチルアセトアミド、N,N−ジメチルホルムアミド、ジメチルスルホキシドなどが使用でき、また、n−ブチルセロソルブ、トリエタノールアミンなどと併用することもできるが、本発明が適用できれば特に制限は無く、これらの溶媒に限定されるわけではない。 As the solvent for dissolving the polymer precursor, for example, N-methylpyrrolidone, N, N-dimethylacetamide, N, N-dimethylformamide, dimethylsulfoxide and the like can be used, and n-butyl cellosolve, triethanolamine However, there is no particular limitation as long as the present invention can be applied, and the present invention is not limited to these solvents.
(3)次に、高分子膜6’に低抵抗化処理を行う。図2(C)
低抵抗化処理とは、熱により高分子内の炭素原子間の結合の解離、再結合を行って導電性を発現させる処理である。最も広く知られた、導電性の熱分解高分子を形成する方法は、不活性ガス雰囲気中や真空中といった酸化しない環境下において、特定の高分子を分解温度以上の温度で加熱することである。
(3) Next, a resistance reduction process is performed on the
The resistance reduction treatment is a treatment for developing conductivity by dissociating and recombining bonds between carbon atoms in the polymer by heat. The most widely known method for forming a conductive pyrolytic polymer is to heat a specific polymer at a temperature equal to or higher than the decomposition temperature in an environment that does not oxidize, such as in an inert gas atmosphere or in a vacuum. .
前述のように、芳香族高分子、特に芳香族ポリイミドは、高分子として高い熱分解温度を有するが、その熱分解温度を超えた温度、典型的には、700℃から800℃以上で加熱することにより、高い導電性を有する熱分解高分子が得られることが知られている。低抵抗化処理の手段として、電子ビーム照射、レーザービーム照射、イオンビーム照射等のエネルギー照射により、高分子膜6’に局所的な加熱を行い、耐熱性の高い高価な基板を用いることなく、熱分解高分子とする方法がある。 As described above, aromatic polymers, particularly aromatic polyimides, have a high thermal decomposition temperature as a polymer, but are heated at a temperature exceeding the thermal decomposition temperature, typically 700 ° C. to 800 ° C. or higher. Thus, it is known that a pyrolytic polymer having high conductivity can be obtained. As a means for reducing resistance, the polymer film 6 'is locally heated by energy irradiation such as electron beam irradiation, laser beam irradiation, ion beam irradiation, etc., without using an expensive substrate having high heat resistance, There is a method of using a pyrolytic polymer.
以下に電子線照射、レーザービーム照射、イオンビーム照射により低抵抗化処理を行なう過程を説明する。 The process of reducing resistance by electron beam irradiation, laser beam irradiation, and ion beam irradiation will be described below.
(電子線照射法)
図6は、電子放出素子の高分子膜6’に電子線を照射する際の装置を模式的に示した図である。図6において、61は電子放出手段である。電子放出素子と、該電子放出手段61は、同一の真空容器65中に設置されるのが好ましいが、必要に応じて基板1が設置されている真空容器65と別の真空容器(図不示)に設置され、差動排気されていても良い。
(Electron beam irradiation method)
FIG. 6 is a diagram schematically showing an apparatus for irradiating an electron beam to the
差動排気が施されている場合は、電子線透過用のピンホール(図6の62)が施され、ピンホールのコンダクタンスが低いために基板11が設置された真空容器内圧力と電子放出手段61が設置された真空容器内圧力を分離することが可能となる。電子放出手段61には熱陰極を電子線源として使用し、加速電圧を与えることによって加速する構造を用いれば良い。電子線を正確にスキャンさせる場合は、電界・磁界を利用した電子線収束・偏向機能64を付随することもできる。また、電子線の照射領域を微細に制御するために、電子線遮断手段63を設けることもある。
When differential evacuation is applied, a pinhole for electron beam transmission (62 in FIG. 6) is provided, and the conductance of the pinhole is low, so that the pressure inside the vacuum vessel in which the
電子線照射は、高分子膜6’にパルス照射が好ましいが、DC的に照射してもよい。 The electron beam irradiation is preferably pulse irradiation to the polymer film 6 ', but may be irradiated in a DC manner.
また、基板1の配線は、各素子を駆動できるよう駆動ドライバー(不図示)に接続されている。 Further, the wiring of the substrate 1 is connected to a drive driver (not shown) so as to drive each element.
電子線の照射条件は、例えば、加速電圧Vac=0.5〜10kV、電流密度ρ=0.01〜1mA/mm2の範囲で適宜選択できる。 The irradiation condition of the electron beam can be appropriately selected within the range of, for example, the acceleration voltage Vac = 0.5 to 10 kV and the current density ρ = 0.01 to 1 mA / mm 2 .
(レーザ光照射法)
図7は、電子放出素子の高分子膜6’にレーザ光線を照射する際の装置を模式的に示した図である。図7において、71はレーザ光源である。電子放出素子を配する基板1は、大気中あるいは不活性ガス中で照射されてもよく、真空容器(図不示)内に設置され、真空下で照射をされても良い。
(Laser irradiation method)
FIG. 7 is a diagram schematically showing an apparatus for irradiating the
光量を制御する場合は、直接レーザ光源のパワーを制御しても良く、図7に示したNDフィルター72を設置して制御しても良い。
When controlling the amount of light, the power of the laser light source may be directly controlled, or may be controlled by installing the
レーザ光照射は、高分子膜6’にパルス照射が好ましいが、DC的に照射してもよい。 Laser irradiation is preferably pulse irradiation on the polymer film 6 ', but may be performed in a DC manner.
また、基板1の配線は、各素子を駆動できるよう駆動ドライバー(不図示)に接続され、XY方向可動の基板テーブル73で照射素子の選択が可能である。 The wiring of the substrate 1 is connected to a driving driver (not shown) so as to drive each element, and an irradiation element can be selected by a substrate table 73 movable in the XY directions.
また、図7(b)に示すような装置を用いることもできる。図7(b)のようにポリゴンミラー74、レンズ75を設置してレーザ光をスキャン(図のY方向)させることもできる(その場合、X方向スキャンはは、基板テーブル73で行う)。
An apparatus as shown in FIG. 7B can also be used. As shown in FIG. 7B, the
レーザー光源は特に限定しないが、高出力が得られる炭酸ガスレーザーもしくはNd:YAG第2高調波が望ましい。出力は、0.1〜5kWの範囲で適宜選択できる。 The laser light source is not particularly limited, but is preferably a carbon dioxide laser or a Nd: YAG second harmonic that can provide a high output. The output can be appropriately selected within the range of 0.1 to 5 kW.
(イオンビーム照射法)
図9は、電子放出素子の高分子膜6’にイオンビームを照射する際の装置を模式的に示した図である。図9において、91はイオンビーム放出手段である。
(Ion beam irradiation method)
FIG. 9 is a diagram schematically showing an apparatus for irradiating an ion beam to the
イオンビーム放出手段91には電子衝撃型等のイオン源があり、不活性ガス(望ましくはAr)が1×10−2Pa以下で流入される。 The ion beam emitting means 91 has an ion source such as an electron impact type, and an inert gas (preferably Ar) flows in at 1 × 10 −2 Pa or less.
イオンビームを正確にスキャンさせる場合は、電界・磁界を利用したイオンビーム収束・偏向機能94を付随することもできる。また、イオンビームの照射領域を微細に制御するために、イオンビーム遮断手段93を設けることもある。
When the ion beam is scanned accurately, an ion beam convergence /
イオンビームは、高分子膜6’にパルス照射が好ましいが、DC的に照射してもよい。 The ion beam is preferably applied to the polymer film 6 'by pulse irradiation, but may be irradiated in a DC manner.
また、基板1の配線は、各素子を駆動できるよう駆動ドライバー(不図示)に接続されている。 Further, the wiring of the substrate 1 is connected to a drive driver (not shown) so as to drive each element.
イオンビームの照射条件は、例えば、加速電圧Vac=0.5〜10kV、電流密度ρ=0.5〜10μA/mm2の範囲で適宜選択できる。 The ion beam irradiation conditions can be appropriately selected within the range of, for example, the acceleration voltage Vac = 0.5 to 10 kV and the current density ρ = 0.5 to 10 μA / mm 2 .
上述した低抵抗化処理は、導電性膜6(高分子膜6’が低抵抗化された膜)体積抵抗率が10Ωcm以下(電気伝導に関する活性化エネルギー(Ea)が0.3eV以下)に下がるまで低抵抗化処理を行うことが好ましい。本実施例において、体積抵抗率が10−1Ωcm以下(Eaが0.1eV以下)に下がるまで低抵抗化処理を行うことがさらに好ましい。
In the above-described resistance reduction treatment, the volume resistivity of the conductive film 6 (film in which the
また(2)で得られた高分子膜に上述した『低抵抗化処理』を施した後の導電性膜に対して、(3)で述べた『素子電極端部の高分子膜(この場合導電性膜)薄膜化処理』を施してもかまわない。 In addition, the polymer film obtained in (2) is subjected to the above-mentioned “low resistance treatment” and the conductive film described in (3) is “the polymer film at the end of the element electrode (in this case) Conductive film) thinning process ”may be performed.
(4)次に、前記工程により得られた導電性膜6に、間隙5の形成を行う(図2(d))。
(4) Next, the
この間隙5の形成は、電極2、3間に電圧を印加する(電流を流す)ことによって行なわれる。尚、印加する電圧としてはパルス電圧を用いることができる。この電圧印加工程により、導電性膜6の一部に間隙5が形成される。この電圧印加工程は、前述の熱分解処理と同時に、電極2、3間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、電圧印加工程は、減圧雰囲気下、好ましくは1.3×10−3Pa以下の圧力の雰囲気中で行うのが望ましい。また、不活性ガス雰囲気下であってもかまわない。
The
上記電圧印加工程によって導電性膜6の一部に間隙5が形成される過程を以下に述べる。
(1)電圧印加により導電性膜6に電流が流れるとその電圧と電流に応じたジュール熱により導電性膜の温度が上昇する。このときの温度分布を図5(a)に示す。
(2)熱分解がさらに進み、導電体上と電極端部上の導電性膜の膜厚が相対的に薄くなる。(電極で最も温度が高いのは端部)図5(b)
(3)素子電極端部の温度が電極材料の再結晶化温度に到達すると素子電極端部が体積収縮し、電極間から遠ざかる方向へ後退する。図5(C)
(4)素子電極端部の後退による引張り力で、薄膜化した導電性膜が破断し間隙5が形成される。図5(d)
(5)間隙5が形成されると電流が流れなくなるので温度が低下し、素子電極端部の後退がそこで終了する。
A process in which the
(1) When a current flows through the
(2) The thermal decomposition further proceeds, and the film thickness of the conductive film on the conductor and on the electrode end becomes relatively thin. (The electrode has the highest temperature at the end) FIG. 5 (b)
(3) When the temperature of the end portion of the element electrode reaches the recrystallization temperature of the electrode material, the end portion of the element electrode shrinks and retreats away from the electrodes. FIG. 5 (C)
(4) The thinned conductive film is broken and the
(5) Since no current flows when the
上記電圧印加工程によって導電性膜6の一部に間隙5が形成された電子放出素子では、間隙5に十分な電界が印加されたときに電子が間隙5をトンネルして、電極2、3間に電流が流れる。このトンネル電子の一部が散乱し、図2(d)の上方向に印加された高圧により引き出されて放出電子となる。
In the electron-emitting device in which the
従来は、素子電極間には高分子膜のみを配置する構成であったため、フォーミング工程において生じるジュール熱は、面内均一に分布していた。図3に、従来の素子構造を用いた場合の、フォーミング工程 温度分布を示す。図のように、素子電極近傍での温度の偏りがないため、間隙が形成される個所が、素子電極2側でも、素子電極3側でも起こる可能性があった。
Conventionally, since only the polymer film is disposed between the device electrodes, the Joule heat generated in the forming process is uniformly distributed in the surface. FIG. 3 shows the temperature distribution of the forming process when the conventional element structure is used. As shown in the figure, since there is no temperature deviation in the vicinity of the device electrode, there is a possibility that the portion where the gap is formed occurs on the
かかる課題を解決するべく、本発明は、素子電極間に導電体を配置している。 In order to solve this problem, the present invention arranges a conductor between element electrodes.
すなわち、素子電極間に導電体を配置し、フォーミング工程において生じるジュール熱による素子膜熱分布を積極的におこすことで、所望の位置に間隙を形成するものである。また素子膜の抵抗分布を利用し、所望の位置に間隙を形成するものである。 That is, a gap is formed at a desired position by disposing a conductor between element electrodes and positively generating element film heat distribution due to Joule heat generated in the forming process. Further, a gap is formed at a desired position by utilizing the resistance distribution of the element film.
以上の構成を図4、図5を用いて詳細に説明する。 The above configuration will be described in detail with reference to FIGS.
また、導電体40と素子電極2の間隔L1、導電体40と素子電極3の間隔L3、導電体の幅L2は、素子電極間隔Lとすると、
(1)導電性膜6の抵抗が面内分布を有しない場合
[1]L1>L3とした場合、
導電性膜の温度
L1のエリアの温度>L3のエリアの温度
となることで
導電体40の電極2側端部の温度>導電体40の電極3側端部の温度>電極2、3の端部温度
という関係が得られる。(図5(a))
そのため、「導電膜40の素子電極2側に間隙を得る」(図4)
[2]L3<L1とした場合、
導電性膜の温度
L3のエリアの温度>L1のエリアの温度
となることで
導電体40の電極3側端部の温度>導電体40の電極2側端部の温度>電極2、3の端部温度
という関係が得られる。(不図示)
そのため、「導電膜40の素子電極3側に間隙を得る」(不図示)
[3]L3=L1とした場合、
導電性膜の温度
L3のエリアの温度≒L1のエリアの温度となることで「間隙の位置は不定となる」
つまり、L1>L3またはL1<L3とすることで、間隙位置を規定の場所に得ることが可能となる。
Further, when the distance L1 between the
(1) When the resistance of the
Temperature of conductive film L1 area temperature> L3 area temperature Temperature of
Therefore, “a gap is obtained on the
[2] When L3 <L1,
The temperature of the conductive film L3 area temperature> L1 area temperature> The temperature of the
Therefore, "a gap is obtained on the
[3] When L3 = L1,
The temperature of the conductive film The temperature of the area L3 ≒ the temperature of the area L1 "The position of the gap is indefinite"
That is, by setting L1> L3 or L1 <L3, the gap position can be obtained at a specified location.
(2)導電性膜6の抵抗が面内分布を有する場合
[1]「導電膜40と素子電極2の間の抵抗」>「導電膜40と素子電極3の間の抵抗」とした場合、
L1=L3とした場合
導電性膜の温度
L1のエリアの温度>L3のエリアの温度となることで
導電体40の電極2側端部の温度>導電体40の電極3側端部の温度>電極2、3の端部温度
という関係が得られる。(図5(a))
そのため、「導電膜40の素子電極2側に間隙を得る」(図4)
[2]「導電膜40と素子電極3の間の抵抗」>「導電膜40と素子電極2の間の抵抗」とした場合、
L3=L1であれば「導電膜40の素子電極3側」に間隙を得ることができる。
(2) When the resistance of the
When L1 = L3 Temperature of the conductive film Temperature of the area of L1> Temperature of the area of L3 by the temperature of the
Therefore, “a gap is obtained on the
[2] When “resistance between the
If L3 = L1, a gap can be obtained on the “
以上のように、導電体40の位置、導電性膜6の抵抗分布によって、間隙位置制御可能である。
As described above, the gap position can be controlled by the position of the
尚、前述の「低抵抗化処理」を経て得られた導電性膜6は、上記した電圧印加工程において更に抵抗を下げる場合がある。そのため、「低抵抗化処理」を行うことで得られた導電性膜6と、上記電圧印加工程を経て間隙5が形成された後の導電性膜6とでは、その電気的特性や、膜質などに若干の差が生じている場合がある。しかし、その差は若干であるため、本発明においては、特に断りがない限り、高分子膜に「低抵抗化処理」を行った結果として得られたカーボン膜(導電性膜)6と、上記電圧印加工程を経て間隙5が形成された後のカーボン膜(導電性膜)6との区別をしない。
Note that the
以上の工程を経て得られた電子放出素子を図8に示した測定装置によってその電圧−電流特性を計測したところ、その特性は、図12に示したようなものである。 When the voltage-current characteristic of the electron-emitting device obtained through the above steps is measured by the measuring apparatus shown in FIG. 8, the characteristic is as shown in FIG.
図8において、図4などで用いた符合と同じ符号を用いた部材は、同じ部材を指す。54はアノードであり、53は高圧電源、52は電子放出素子から放出された放出電流Ieを測定するための電流計、51は電子放出素子に駆動電圧Vfを印加するための電源、50は電極2,3間を流れる素子電流を測定するための電流計である。 8, members using the same reference numerals as those used in FIG. 4 and the like indicate the same members. 54 is an anode, 53 is a high-voltage power source, 52 is an ammeter for measuring the emission current Ie emitted from the electron-emitting device, 51 is a power source for applying a driving voltage Vf to the electron-emitting device, and 50 is an electrode It is an ammeter for measuring an element current flowing between two and three.
上記電子放出素子は、図12に示すようにしきい値電圧Vthを持っており、この電圧より低い電圧を電極2,3間に印加しても、電子は実質的に放出されないが、この電圧より高い電圧を印加することによって、素子からの放出電流(Ie)、電極2,3間を流れる素子電流(If)が生じはじめる。この特性のため、同一基板上にマトリックス状に上記電子放出素子を複数配した電子源を構成し、所望の素子を選択して駆動する単純マトリックス駆動が可能である。
The electron-emitting device has a threshold voltage Vth as shown in FIG. 12. Even if a voltage lower than this voltage is applied between the
図15は、本発明の製造方法により製造される電子放出素子102を用いた画像形成装置の一例を示す模式図である。尚、図15では画像形成装置(気密容器100)内を説明するために、後述する支持枠72およびフェースプレート71の一部を取り除いた図である。
FIG. 15 is a schematic view showing an example of an image forming apparatus using the electron-emitting device 102 manufactured by the manufacturing method of the present invention. FIG. 15 is a diagram in which a part of a
図15において、1は電子放出素子102が多数配置されたリアプレートである。71は、画像形成部材75が配置されたフェースプレートである。72は、フェースプレート71とリアプレート1間を減圧状態に保持するための支持枠である。101はフェースプレート71とリアプレート1間の間隔を保持するために、配置されたスペーサである。
In FIG. 15, reference numeral 1 denotes a rear plate on which a large number of electron-emitting devices 102 are arranged.
画像形成装置100がディスプレイの場合には、画像形成部材75は蛍光体膜74とメタルバックなどの導電性膜73から構成される。62および63はそれぞれ電子放出素子102に電圧を印加するために接続された配線である。Doy1〜DoynおよびDox1〜Doxmは、画像形成装置100の外部に配置される駆動回路などと、画像形成装置の減圧空間(フェースプレートとリアプレートと支持枠とで囲まれる空間)から外部に導出された配線62および63の端部とを接続するための取り出し配線である。
When the
次に、図15に示した、上記電子放出素子を用いた本発明の電子源(電子放出素子102が多数配置されたリアプレート)、および画像形成装置の製造方法の一例を図16〜図22などを用いて以下に示す。 Next, an example of a method for manufacturing the electron source (rear plate on which a large number of electron-emitting devices 102 are arranged) of the present invention using the electron-emitting device shown in FIG. 15 and the image forming apparatus is shown in FIGS. Etc. are shown below.
(A1)まず、電子源を形成するリアプレート1を用意する。リアプレート1としては、絶縁性材料からなるものを用い、特には、ガラスが好ましく用いられる。 (A1) First, the rear plate 1 for forming the electron source is prepared. As the rear plate 1, one made of an insulating material is used, and in particular, glass is preferably used.
(B1)次に、リアプレート1上に、図1で説明した一対の電極2,3を複数組形成する(図16)。
(B1) Next, a plurality of pairs of the
また、各電極間には、フォーミング工程時の温度ムラを生成するために、導電体40を形成する。
In addition, a
電極材料および導電体材料は、導電性材料であれば良いが後述する電子線照射によりダメージを受けない材料が好ましい。電極2,3、導電体40は、スパッタ法、CVD法、印刷法など種々の方法を用いて形成することができる。なお、図10では、説明を簡略化するために、X方向に3組、Y方向に3組、合計9組の電極対を形成した例を用いているが、この電極対の数は、画像形成装置の解像度に応じて適宜設定される。
The electrode material and the conductor material may be any conductive material, but materials that are not damaged by electron beam irradiation described later are preferable. The
(C1)次に、電極3の一部を覆うように、下配線62を形成する(図17)。
(C1) Next, the
下配線62の形成方法は、様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
Although various methods can be used for forming the
(D1)下配線62と、次工程で形成する上配線63との交差部に絶縁層64を形成する(図18)。
(D1) An insulating
絶縁層64の形成方法も様々な手法を用いることができるが、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
Although various methods can be used for forming the insulating
(E1)下配線62と実質的に直交する上配線63を形成する(図19)。
(E1) An
上配線63の形成方法も様々な手法を用いることができるが、下配線62と同様、好ましくは印刷法を用いる。印刷法のなかでもスクリーン印刷法が大面積の基板に安価に形成できるので好ましい。
Various methods can be used for forming the
(F1)次に、各電極対2、3間を接続するように、高分子膜6’を形成する(図20)。 (F1) Next, a polymer film 6 'is formed so as to connect the electrode pairs 2 and 3 (FIG. 20).
高分子膜6’は、前述のように様々な方法で作成することができるが、大面積に簡易に形成するには、高分子膜の前駆体を含む溶液をインクジェット法にて塗布することが好ましい。なお、高分子膜としてポリイミドを使用する場合には、先記したようにその前駆体溶液を塗布し、引き続いて350℃焼成してイミド化(「キュア」と称する)を行いポリイミドとするのが通常であるが、キュアは行わず、後工程の「低抵抗化処理」によりキュアを兼ねることもできる。
The
(G1)続いて、前述した様に、各高分子膜6’を低抵抗化する「低抵抗化処理」を行う。
(G1) Subsequently, as described above, a “resistance reduction process” for reducing the resistance of each
「低抵抗化処理」については、前記した電子ビームを照射することにより次々に行われる。この「低抵抗化処理」は好ましくは減圧雰囲気中で行われる。この工程により、高分子膜6’に導電性が付与され、導電性膜6に変化する(図21)。具体的には、導電性膜6の体積抵抗率が10Ωcm以下(Eaが0.3eV以下)に下がるまで低抵抗化処理を行うことが好ましい。本実施例において、体積抵抗率が10−1Ωcm以下(Eaが0.1eV以下)に下がるまで低抵抗化処理を行うことがさらに好ましい。
The “resistance reduction process” is performed one after another by irradiating the electron beam. This “resistance reduction treatment” is preferably performed in a reduced pressure atmosphere. By this step, conductivity is imparted to the
(H1)つぎに、前記工程(G1)により得られた導電性膜6(低抵抗化された高分子膜6’)に、間隙5の形成を行う。
(H1) Next, the
この間隙5の形成は、各配線62および配線63に電圧を印加することによって一度に行うことができる。すなわち、各電極対2、3間に電圧がスィープ印加され、各導電性膜6中に間隙5が形成される。尚、印加する電圧としてはパルス電圧であることが好ましい(図22)。
The
なお、この電圧印加工程は、前述の低抵抗化処理と同時に、すなわち、電子ビーム照射を行っている最中に、電極2、3間に電圧パルスを連続的に印加することによっても行うことができる。いずれの場合においても、電圧印加工程は、減圧雰囲気下で行うのが望ましい。
This voltage application step can also be performed simultaneously with the above-described resistance reduction processing, that is, by continuously applying a voltage pulse between the
以上の工程により、基体上に複数の電子放出素子を備えた電子源を作製することができる。 Through the above steps, an electron source having a plurality of electron-emitting devices on a substrate can be produced.
以上の工程で作製した電子源基板を用いた画像形成装置の製造方法を、図23を用いて引き続き説明する。 A method of manufacturing an image forming apparatus using the electron source substrate manufactured through the above steps will be described with reference to FIG.
(I)予め用意した、アルミニウム膜からなるメタルバック73と蛍光体膜74等の画像形成部材を擁したフェースプレート71と、上記工程(A1)〜(H1)を経たリアプレート1とを、メタルバックと電子放出素子が対向するように、位置合わせする(図23(a))。支持枠72とフェースプレート71との当接面(当接領域)には接合部材が配置される。同様に、リアプレート1と支持枠72との当接面(当接領域)にも接合部材が配置される。上記接合部材には、真空を保持する機能と接着機能とを有するものが用いられ、具体的にはフリットガラスやインジウム、インジウム合金などが用いられる。
(I) A
図23においては、支持枠72が、予め上記工程(A1)〜(H1)を経たリアプレート1上に接合部材によって固定(接着)された例を図示しているが、必ずしも本工程(I)時に接合されている必要はない。また、同様に、図23においてはスペーサ101がリアプレート1上に固定された例を示しているが、スペーサ101も、本工程(I)時にリアプレート1に必ずしも固定されている必要はない。
FIG. 23 illustrates an example in which the
また、図23では、便宜上、リアプレート1を下方に配置し、フェースプレート71をリアプレート1の上方に配置した例を示したが、どちらが上であっても構わない。
In FIG. 23, for the sake of convenience, an example is shown in which the rear plate 1 is disposed below and the
さらには、図23では、支持枠72およびスペーサ101は、予めリアプレート1上に固定(接着)しておいた例を示したが、次の「封着工程」時に固定(接着)されるよう、リアプレート上またはフェースプレート上に載置するだけでもよい。
23 shows an example in which the
(J)次に、封着工程を行う。上記工程(I)で対向して配置されたフェースプレート71とリアプレート1とを、その対向方向に加圧しながら、少なくとも前記接合部材を加熱する。上記加熱は、熱的な歪を低減するために、フェースプレートおよびリアプレートの全面を加熱することが好ましい。
(J) Next, a sealing step is performed. At least the joining member is heated while pressing the
尚、本発明においては、上記「封着工程」は、減圧(真空)雰囲気中あるいは非酸化雰囲気中にて行うことが好ましい。具体的な減圧(真空)雰囲気としては、10−5Pa以下、好ましくは10−6Pa以下の圧力が好ましい。 In the present invention, the “sealing step” is preferably performed in a reduced pressure (vacuum) atmosphere or a non-oxidizing atmosphere. As a specific reduced pressure (vacuum) atmosphere, a pressure of 10 −5 Pa or less, preferably 10 −6 Pa or less is preferable.
この封着工程により、フェースプレート71と支持枠72とリアプレート1との当接部が気密に接合され、同時に、内部が高真空に維持された、図15に示した気密容器(画像形成装置)100が得られる。
By this sealing step, the contact portions of the
ここでは、減圧(真空)雰囲気中あるいは非酸化雰囲気中にて「封着工程」を行う例を示した。しかしながら、大気中で上記「封着工程」を行っても良い。この場合は、別途、フェースプレートとリアプレート間の空間を排気するための排気管を、気密容器100に設けておき、上記「封着工程」後に、気密容器内部を10−5Pa以下に排気する。その後、排気管を封止することで内部が高真空に維持された気密容器(画像形成装置)100が得ることができる。
Here, an example in which the “sealing step” is performed in a reduced pressure (vacuum) atmosphere or a non-oxidizing atmosphere is shown. However, you may perform the said "sealing process" in air | atmosphere. In this case, an exhaust pipe for exhausting the space between the face plate and the rear plate is separately provided in the
上記「封着工程」を真空中にて行う場合には、画像形成装置(気密容器)100内部を高真空に維持するために、上記工程(I)と工程(J)との間に、前記メタルバック73上(メタルバックのリアプレート1と対向する面上)に残留ガスを排気するゲッター材を被覆する工程を設けることが好ましい。この時用いるゲッター材としては、被覆を簡易にする理由から蒸発型のゲッターであることが好ましい。したがって、バリウムをゲッター膜としてメタルバック73上に被覆することが好ましい。また、このゲッターの被覆工程は、上記工程(J)と同様に、減圧(真空)雰囲気中で行われる。 In the case where the “sealing step” is performed in a vacuum, in order to maintain the inside of the image forming apparatus (airtight container) 100 at a high vacuum, between the step (I) and the step (J), It is preferable to provide a step of covering the metal back 73 (on the surface facing the rear plate 1 of the metal back) with a getter material that exhausts residual gas. The getter material used at this time is preferably an evaporation type getter for the purpose of simplifying the coating. Therefore, it is preferable to coat barium on the metal back 73 as a getter film. The getter coating step is performed in a reduced pressure (vacuum) atmosphere as in the step (J).
また、ここで説明した画像形成装置の例では、フェースプレート71とリアプレート1との間には、スペーサ101を配置した。しかしながら、画像形成装置の大きさが小さい場合には、スペーサ101は必ずしも必要としない。また、リアプレート1とフェースプレート71との間隔が数百μm程度であれば支持枠72を用いずに、接合部材によって直接リアプレート1とフェースプレート71とを接合することも可能である。そのような場合には、接合部材が支持枠72の代替部材を兼ねる。
Further, in the example of the image forming apparatus described here, the
また、本発明においては、電子放出素子102の間隙5を形成する工程(工程(H1))の後に、位置合わせ工程(工程(I))および封着工程(工程(J))を行った。しかしながら、工程(H1)を、封着工程(工程J)の後に行うこともできる。
In the present invention, the alignment step (step (I)) and the sealing step (step (J)) are performed after the step (step (H1)) for forming the
以下に、実施例を挙げて本発明をより詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to examples.
[実施例1]
本実施例では、図4に示したような電子放出素子を多数配置した電子源を用いて図15に模式的に示した画像形成装置100を作製した例を説明する。
[Example 1]
In this embodiment, an example will be described in which the
図22は、本実施例で作製した電子源の一部を拡大して模式的に示しており、リアプレートと、その上に形成された複数の電子放出素子と、複数の電子放出素子に信号を印加するための配線とから構成されている。尚、1はリアプレート(基板)、2、3は電極、5は間隙、6は炭素を主成分とする導電性膜、62はX方向配線、63はY方向配線、64は層間絶縁層である。 FIG. 22 schematically shows an enlarged part of the electron source manufactured in this example. The rear plate, a plurality of electron-emitting devices formed on the rear plate, and signals to the plurality of electron-emitting devices are shown. And wiring for applying voltage. 1 is a rear plate (substrate), 2 and 3 are electrodes, 5 is a gap, 6 is a conductive film composed mainly of carbon, 62 is an X-direction wiring, 63 is a Y-direction wiring, and 64 is an interlayer insulating layer. is there.
図23において、図15と同じ符号のものは、同じ部材を示している。71はガラス基板上に、蛍光体膜74とAlからなるメタルバック73とが積層されたフェースプレートである。72は支持枠であり、リアプレート1、フェースプレート71、支持枠72で真空密閉容器100(画像形成装置)が形成される。
23, the same reference numerals as those in FIG. 15 indicate the same members.
以下、本実施例の画像形成装置の作製方法を図16〜図23、図15を用いて説明する。 Hereinafter, a method for manufacturing the image forming apparatus of this embodiment will be described with reference to FIGS.
(工程1)
ガラス基板1上に、スパッタリング法により、厚さ50nmのPt膜を堆積し、フォトリソグラフィ技術を用いてPt膜からなる電極2,3、導電体40を形成した(図16)。なお、導電体40の幅は1μm、電極2、3の電極間距離は10μm、電極2と導電体40の電極間距離は7μm、電極3と導電体40の電極間距離は2μmとした。導電体40は、後述する高分子膜6よりやや大きく、その長さを120μmとした。
(Process 1)
A Pt film having a thickness of 50 nm was deposited on the glass substrate 1 by a sputtering method, and the
フォーミング工程で形成される間隙は、導電体エッジに形成される。もし、高分子膜の内部にしか導電体が存在しないと、導電体のない部分で間隙が形成されず、不要な電流パスとなってしまう。この不用な電流パスを作らないためには、高分子膜よりも、導電体の長さを長くしておく必要がある。 The gap formed in the forming process is formed at the conductor edge. If the conductor exists only inside the polymer film, a gap is not formed in the portion without the conductor, resulting in an unnecessary current path. In order not to make this unnecessary current path, it is necessary to make the length of the conductor longer than that of the polymer film.
(工程2)
次に、スクリーン印刷法によりAgペーストを印刷し、加熱焼成することにより、X方向配線62を形成した(図17)。
(Process 2)
Next, an Ag paste was printed by screen printing and heated and fired to form X-direction wirings 62 (FIG. 17).
(工程3)
続いて、X方向配線62と後工程で形成するY方向配線63の交差部となる位置に、スクリーン印刷法により絶縁性ペーストを印刷し、加熱焼成して絶縁層64を形成した(図18)。
(Process 3)
Subsequently, an insulating paste was printed by a screen printing method at a position where the
(工程4)
さらに、スクリーン印刷法によりAgペーストを印刷し、加熱焼成することにより、Y方向配線63を形成し、基体1上にマトリックス配線を形成した(図19)。
(Process 4)
Further, an Ag paste was printed by a screen printing method and heated and fired to form Y-
(工程5)
以上のようにしてマトリックス配線を形成した基体1の電極2、3間に跨る位置に、インクジェット法により、高分子膜6’となる原料の溶液を電極間中央に塗布した。本実施例では、ポリイミドの前駆体であるポリアミド酸を3%N―メチルピロリドン/2−ブトキシエタノール溶液に溶かし、インクジェット法により液滴塗布した。これを、130℃でベークして溶媒を除去し、直径約100μm、膜厚30nmの円形の高分子膜6’を得た(図20)。
(Process 5)
The raw material solution to be the
(工程6)
次に、(工程5)までの工程で作製したリアプレート1を真空容器内に設置したステージ上に配置し、全ての素子の高分子膜6’を電子線照射により低抵抗化処理した。(図21)加速電圧10kV 電流密度0.2mA/mm2の条件で45分間電子線を照射した。低抵抗化後のカーボン膜のEaを測定したところ30meVであった。
(Step 6)
Next, the rear plate 1 produced in the steps up to (Step 5) was placed on a stage placed in a vacuum vessel, and the
(工程7)
以上のようにして作製したリアプレート1上に、支持枠72とスペーサ101とを接合部材(フリットガラス)により接着した。そしてスペーサと支持枠が接着されたリアプレート1と、フェースプレート71とを対向させて(蛍光体膜74とメタルバック73が形成された面と、配線62,63等が形成された面とを対向させて)、配置した(図23(a))。尚、フェースプレート71上の支持枠72との当接部には、予めフリットガラスを塗付しておいた。
(Step 7)
The
(工程8)
次に、対向させたフェースプレート71とリアプレート1とを10−6Paの真空雰囲気中で、400℃に加熱および加圧して封着を行った(図23(b))。この工程により内部が高真空に維持された気密容器が得られた。なお、蛍光体膜74には3原色(RGB)の各色蛍光体がストライプ形状に配置されたものを用いた。
(Process 8)
Next, the
最後に、X方向配線、Y方向配線を通じて、各々の電極2,3間に5Vから1V/secのスィープレートでパルス幅1msecの両極性の矩形パルスを100Hzで印加させ、炭素を主成分とする導電性膜6に間隙5を形成し(図22参照)、本実施例の画像形成装置100(図15)を作製した。
Finally, a bipolar rectangular pulse with a pulse width of 1 msec is applied at 100 Hz between the
以上のようにして完成した画像形成装置において、X方向配線、Y方向配線を通じて、所望の電子放出素子を選択して+22Vのパルス電圧を電極2側に印加し、高圧端子Hvを通じてメタルバック73に8kVの電圧を印加したところ、各素子の電子放出特性が揃っているため、明るい良好な画像を形成することができた。
In the image forming apparatus completed as described above, a desired electron-emitting device is selected through the X-direction wiring and the Y-direction wiring, a +22 V pulse voltage is applied to the
一方、従来のように、導電膜40を有しない場合、フォーミング工程によって形成された間隙は、素子の配置個所ごとに変わってしまた。そのため、各素子の電子放出特性がばらつき、不良な画像が得られた。
On the other hand, when the
図10に従来技術で作成された電子源をしめす。 FIG. 10 shows an electron source created by the prior art.
素子電極間距離や導電体40のサイズは、これに限定されるものではなく、高分子膜や電極材料、基板によって変更されるものである。
The distance between the element electrodes and the size of the
[実施例2]
実施例1と異なるのは、高分子膜6’に抵抗分布を持たせることで、素子膜内の温度分布を利用するものである。
[Example 2]
The difference from Example 1 is that the temperature distribution in the element film is utilized by providing the polymer film 6 'with a resistance distribution.
そこで、ここでは本実施例1と異なる、高分子膜形成プロセス以降について説明を行い、その特徴を示すこととする。 Therefore, here, a description will be given of the process after the polymer film formation process, which is different from the first embodiment, and its characteristics will be shown.
上記したように、素子電極、導電体、配線形成は実施例1と同様である。 As described above, device electrodes, conductors, and wiring formation are the same as those in the first embodiment.
ただし、導電体40の配置は、電極2と導電体40の距離L1と電極3と導電体40の距離L3は、(L2=1μm)
L1=L3=4.5μm
とした。
However, the arrangement of the
L1 = L3 = 4.5 μm
It was.
以下、各工程を図24から図27を用いて説明する。 Hereinafter, each process will be described with reference to FIGS.
(工程5)
マトリックス配線を形成した基体1の電極2と導電体40に跨る位置に、高分子膜41’となる原料溶液を、電極2―導電体40間中央から電極側に40umずらして塗布した。
(Process 5)
A raw material solution to be a
また、電極3と導電体40に跨る位置に、高分子膜42’となる原料溶液を電極―導電体間中央から電極側に40umずらして塗布した。(図24)
本実施例では、ポリイミドの前駆体であるポリアミド酸をN−メチルピロリドン/トリエタノールアミン溶液に溶かして、インクジェット法により液滴塗布した。これを、130℃でベークして溶媒を除去し、高分子膜41’、42’を得た。素子膜の形状は、直径約100μmの円を2つつないだ、ダルマ状である。
In addition, a raw material solution to be a
In this example, polyamic acid, which is a polyimide precursor, was dissolved in an N-methylpyrrolidone / triethanolamine solution, and droplets were applied by an inkjet method. This was baked at 130 ° C. to remove the solvent to obtain
図27に、詳細な配置例を示す。この図は、高分子膜41’のみを形成した場合の模式図である。高分子膜41’は素子電極間の中心からL5ずれた位置に、直径d1で形成されている。
FIG. 27 shows a detailed arrangement example. This figure is a schematic view when only the
本実施例では、L5=40μm、L4=4.5μm、L=10μm、d1=100μm、高分子膜41’と導電体40の接触部分長さd2は、〜60μmとする。
In this embodiment, L5 = 40 μm, L4 = 4.5 μm, L = 10 μm, d1 = 100 μm, and the contact portion length d2 between the
高分子膜42’も同様に形成した。 The polymer film 42 'was formed in the same manner.
また、高分子膜41’の膜厚30nm、高分子膜42’の膜厚60nmとなるように形成する。この膜厚分布は、電極2と導電体40間のシート抵抗を、電極3と導電体40間のシート抵抗の2倍にしたことに対応している。
Further, the
導電膜40の長さd3は、実施例1と同様、不要な電流パスを生成しないために、高分子膜の長さd2より長い、100μmとした。
The length d3 of the
(工程6)
次に、(工程5)までの工程で作製したリアプレート1を真空容器内に設置したステージ上に配置し、全ての素子の高分子膜6’を電子線照射により低抵抗化処理した(図25参照)。加速電圧:10kV、電流密度:0.2mA/mm2の条件で45分間電子線を照射した。低抵抗化後のカーボン膜のEaを測定したところ30meVであった。
(Step 6)
Next, the rear plate 1 produced in the steps up to (Step 5) is placed on a stage placed in a vacuum vessel, and the
(工程7)
以上のようにして作製したリアプレート1上に、支持枠72とスペーサ101とを接合部材(フリットガラス)により接着した。そしてスペーサと支持枠が接着されたリアプレート1と、フェースプレート71とを対向させて(蛍光体膜74とメタルバック73が形成された面と、配線62,63等が形成された面とを対向させて)、配置した(図23(a))。尚、フェースプレート71上の支持枠72との当接部には、予めフリットガラスを塗付しておいた。
(Step 7)
The
(工程8)
次に、対向させたフェースプレート71とリアプレート1とを10−6Paの真空雰囲気中で、400℃に加熱および加圧して封着を行った(図23(b))。この工程により内部が高真空に維持された気密容器が得られた。なお、蛍光体膜74には3原色(RGB)の各色蛍光体がストライプ形状に配置されたものを用いた。
(Process 8)
Next, the
最後に、X方向配線、Y方向配線を通じて、各々の電極2,3間に5Vから1V/secのスィープレートでパルス幅1msecの両極性の矩形パルスを100Hzで印加させ、炭素を主成分とする導電性膜6に間隙5を形成し(図26参照)、本実施例の画像形成装置100(図15)を作製した。
Finally, a bipolar rectangular pulse with a pulse width of 1 msec is applied at 100 Hz between the
以上のようにして完成した画像形成装置において、X方向配線、Y方向配線を通じて、所望の電子放出素子を選択して+22Vのパルス電圧を電極2側に印加し、高圧端子Hvを通じてメタルバック73に8kVの電圧を印加したところ、各素子の電子放出特性が揃っているため、明るい良好な画像を形成することができた。
In the image forming apparatus completed as described above, a desired electron-emitting device is selected through the X-direction wiring and the Y-direction wiring, a + 22V pulse voltage is applied to the
1 基板
2、3 素子電極
5 間隙
6 カーボン膜(炭素を主成分とする導電性膜)
6’ 高分子膜
40 導電体
1
6 '
Claims (6)
(A)基板表面上に、第1電極と、該第1電極と離れた第2電極と、前記第1電極と前記第2電極との間であって、前記第1電極および第2電極と離れた導電体と、を配置する工程と、
(B)前記第1電極と前記第2電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
(C)前記高分子膜を低抵抗化する工程と、
(D)前記第1電極と第2電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第1電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記高分子膜を低抵抗化することにより得た膜に間隙を形成する工程において、前記第1電極と前記第2電極との間に電圧を印加した際に、
前記導電体の前記第1電極側端部で生じる温度が、前記導電体の前記第2電極側端部および前記第1電極の前記導電体側の端部および前記第2電極の前記導電体側の端部で生じる温度よりも大きい、
ことを特徴とする電子放出素子の製造方法。 A method for manufacturing an electron-emitting device, comprising:
(A) On the substrate surface, a first electrode, a second electrode separated from the first electrode, and between the first electrode and the second electrode, the first electrode and the second electrode, Disposing a separate conductor; and
(B) connecting the first electrode and the second electrode and disposing a polymer film covering the conductor;
(C) reducing the resistance of the polymer film;
(D) By applying a voltage between the first electrode and the second electrode, a current is passed through the film obtained by reducing the resistance of the polymer film, and the first electrode side of the conductor Forming a gap along the edge of the polymer film obtained by reducing the resistance of the polymer film, and
In the step of forming a gap in the film obtained by reducing the resistance of the polymer film, when a voltage is applied between the first electrode and the second electrode,
The temperatures generated at the first electrode side end of the conductor are the second electrode side end of the conductor, the conductor side end of the first electrode, and the conductor side end of the second electrode. Greater than the temperature generated at the part,
A method for manufacturing an electron-emitting device.
(A)基板表面上に、第1電極と、該第1電極と離れた第2電極と、前記第1電極と前記第2電極との間であって、前記第1電極および第2電極と離れた導電体と、を配置する工程と、
(B)前記第1電極と前記第2電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
(C)前記高分子膜を低抵抗化する工程と、
(D)前記第1電極と第2電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第1電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記導電体と前記第1電極との距離が、前記導電体と前記第2電極との距離よりも長いことを特徴とする電子放出素子の製造方法。 A method for manufacturing an electron-emitting device, comprising:
(A) On the substrate surface, a first electrode, a second electrode separated from the first electrode, and between the first electrode and the second electrode, the first electrode and the second electrode, Disposing a separate conductor; and
(B) connecting the first electrode and the second electrode and disposing a polymer film covering the conductor;
(C) reducing the resistance of the polymer film;
(D) By applying a voltage between the first electrode and the second electrode, a current is passed through the film obtained by reducing the resistance of the polymer film, and the first electrode side of the conductor Forming a gap along the edge of the polymer film obtained by reducing the resistance of the polymer film, and
The method of manufacturing an electron-emitting device, wherein a distance between the conductor and the first electrode is longer than a distance between the conductor and the second electrode.
(A)基板表面上に、第1電極と、該第1電極と離れた第2電極と、前記第1電極と前記第2電極との間であって、前記第1電極および第2電極と離れた導電体と、を配置する工程と、
(B)前記第1電極と前記第2電極とを接続すると共に、前記導電体を覆う、高分子膜を配置する工程と、
(C)前記高分子膜を低抵抗化する工程と、
(D)前記第1電極と第2電極との間に電圧を印加することで、前記高分子膜を低抵抗化することにより得た膜に電流を流し、前記導電体の前記第1電極側の端部に沿った間隙を、前記高分子膜を低抵抗化することにより得た膜に形成する工程と、を有しており、
前記導電体と前記第1電極との間に位置する前記高分子膜を低抵抗化することにより得た膜の(シート)抵抗値が、前記導電体と前記第2電極との間に位置する前記高分子膜を低抵抗化することにより得た膜の(シート)抵抗値よりも高いことを特徴とする電子放出素子の製造方法。 A method for manufacturing an electron-emitting device, comprising:
(A) On the substrate surface, a first electrode, a second electrode separated from the first electrode, and between the first electrode and the second electrode, the first electrode and the second electrode, Disposing a separate conductor; and
(B) connecting the first electrode and the second electrode and disposing a polymer film covering the conductor;
(C) reducing the resistance of the polymer film;
(D) By applying a voltage between the first electrode and the second electrode, a current is passed through the film obtained by reducing the resistance of the polymer film, and the first electrode side of the conductor Forming a gap along the edge of the polymer film obtained by reducing the resistance of the polymer film, and
The (sheet) resistance value of the film obtained by reducing the resistance of the polymer film positioned between the conductor and the first electrode is positioned between the conductor and the second electrode. A method of manufacturing an electron-emitting device, wherein the resistance of the polymer film is higher than a (sheet) resistance value of the film obtained by reducing the resistance.
An image forming apparatus having a plurality of electron-emitting devices and a light emitter, wherein the electron-emitting devices are manufactured by the manufacturing method according to claim 1. Manufacturing method of forming apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004082575A JP2005268167A (en) | 2004-03-22 | 2004-03-22 | Electron emitting device, electron source, and method of manufacturing image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004082575A JP2005268167A (en) | 2004-03-22 | 2004-03-22 | Electron emitting device, electron source, and method of manufacturing image forming apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005268167A true JP2005268167A (en) | 2005-09-29 |
Family
ID=35092476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004082575A Withdrawn JP2005268167A (en) | 2004-03-22 | 2004-03-22 | Electron emitting device, electron source, and method of manufacturing image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005268167A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576267A (en) * | 2015-01-23 | 2015-04-29 | 西安交通大学 | Surface conduction electron emission source structure and manufacturing method of surface conduction electron emission source structure |
-
2004
- 2004-03-22 JP JP2004082575A patent/JP2005268167A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576267A (en) * | 2015-01-23 | 2015-04-29 | 西安交通大学 | Surface conduction electron emission source structure and manufacturing method of surface conduction electron emission source structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647436B2 (en) | Electron-emitting device, electron source, image display device, and method for manufacturing electron-emitting device | |
| JP3634852B2 (en) | Electron emitting device, electron source, and manufacturing method of image display device | |
| JP3634805B2 (en) | Manufacturing method of image forming apparatus | |
| CN1215518C (en) | Method for manufacturing electron-emitting device, electron source, and image forming apparatus | |
| JP3884979B2 (en) | Electron source and image forming apparatus manufacturing method | |
| JP2003323845A (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| US6835110B2 (en) | Method for manufacturing electron source and method for manufacturing image display apparatus | |
| JP3902964B2 (en) | Manufacturing method of electron source | |
| US6910936B2 (en) | Method of transforming polymer film into carbon film in electron-emitting device | |
| JP2005268167A (en) | Electron emitting device, electron source, and method of manufacturing image forming apparatus | |
| JP2005259551A (en) | Electron emitting device, electron source, and method of manufacturing image forming apparatus | |
| JP2003288837A (en) | Method for manufacturing electron-emitting device | |
| JP2003257307A (en) | Method of manufacturing electron source and image forming apparatus | |
| JPH09283061A (en) | Image forming apparatus and manufacturing method thereof | |
| JP3740488B2 (en) | Method for manufacturing electron-emitting device | |
| JP3634780B2 (en) | Electron emitting device, electron source, and manufacturing method of image forming apparatus | |
| JP2002343232A (en) | Electron emitting element, electron source, image forming apparatus, and method of manufacturing these | |
| JP2005063779A (en) | Electron emitting device, electron source, and method of manufacturing image forming apparatus | |
| JP2003007206A (en) | Method of manufacturing image forming apparatus | |
| JP2005108507A (en) | Electron emitting device, electron source, and manufacturing method of image display device | |
| JP2003123635A (en) | Electron emitting element, electron source, and method of manufacturing image forming apparatus | |
| JP2005259645A (en) | Manufacturing method of electron-emitting device, electron source using the same, and manufacturing method of image display device | |
| JP2004111363A (en) | Image display device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |