[go: up one dir, main page]

JP2005266841A - A computer system with a dedicated processor - Google Patents

A computer system with a dedicated processor Download PDF

Info

Publication number
JP2005266841A
JP2005266841A JP2004073678A JP2004073678A JP2005266841A JP 2005266841 A JP2005266841 A JP 2005266841A JP 2004073678 A JP2004073678 A JP 2004073678A JP 2004073678 A JP2004073678 A JP 2004073678A JP 2005266841 A JP2005266841 A JP 2005266841A
Authority
JP
Japan
Prior art keywords
processor
cpu
dedicated
flag
address space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004073678A
Other languages
Japanese (ja)
Other versions
JP4211645B2 (en
Inventor
Kohei Watanabe
浩平 渡辺
Kazuhiro Sato
一浩 佐藤
Koji Masuda
浩司 増田
Chieko Akiba
千江子 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004073678A priority Critical patent/JP4211645B2/en
Publication of JP2005266841A publication Critical patent/JP2005266841A/en
Application granted granted Critical
Publication of JP4211645B2 publication Critical patent/JP4211645B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)

Abstract

【課題】
複数の汎用プロセッサが備わったマルチプロセッサシステムにおいて、ユーザが任意に指定したプログラムを専用に処理するプロセッサを提供する。
【解決手段】
汎用プロセッサのうち、1台以上を専用のプロセッサとし、ハードウェアに専用プロセッサ属性を持たせ、初期設定時に専用プロセッサ属性を管理テーブルに格納する。ユーザが専用プロセッサで動作するよう要求したプログラムを実行しているアドレス空間の管理テーブルにフラグを立てる。プログラムを実行するとき、ディスパッチャはプロセッサの属性とアドレス空間の専用プロセッサ要求フラグを照らし合わせ、条件に合致したときのみディスパッチする。
【選択図】 図1

【Task】
In a multiprocessor system having a plurality of general-purpose processors, a processor that specially processes a program arbitrarily designated by a user is provided.
[Solution]
One or more general-purpose processors are used as dedicated processors, the hardware has dedicated processor attributes, and the dedicated processor attributes are stored in the management table at the time of initial setting. A flag is set in the management table of the address space executing the program requested by the user to operate on the dedicated processor. When executing a program, the dispatcher compares the processor attribute with the dedicated processor request flag in the address space, and dispatches only when the condition is met.
[Selection] Figure 1

Description

本発明は、複数の汎用プロセッサが備わっている計算機システムにかかわり、オペレーティングシステムにおける、プロセッサの割り当て制御方法に関する。   The present invention relates to a computer system including a plurality of general-purpose processors, and relates to a processor allocation control method in an operating system.

特許文献1に記載のように、ユーザが指定したプログラムを他のプログラムとは別のプロセッサで動作させる計算機システムとして、ネットワークに接続された2台以上のプロセッサからユーザが特定のプログラムを動作させるプロセッサを選択できる、プロセッサ指定方式がある。   As described in Patent Document 1, a processor that allows a user to operate a specific program from two or more processors connected to a network as a computer system that operates a program specified by the user on a processor different from other programs There is a processor designation method that can be selected.

特開平7−311743号公報JP-A-7-311743

背景技術に記載したプロセッサ指定方式は、ユーザが指定したプログラムを、ネットワークで接続された2台以上のプロセッサから1つのプロセッサを選択する方式であり、次のような問題点がある。   The processor designation method described in the background art is a method for selecting one processor from two or more processors connected via a network with a program designated by a user, and has the following problems.

まず、特定のプログラムを複数台のプロセッサで動作させたい場合に、上記のプロセッサ選択方式では個々のプロセッサは独立した計算機であるので、これは不可能である。   First, when it is desired to operate a specific program by a plurality of processors, this is not possible because each processor is an independent computer in the above-described processor selection method.

つぎに、プロセッサを1台追加する際に、計算機を1台追加することとなり、そのため、全体の計算機システムの管理、運用が複雑になってしまい、システム拡張性が損なわれる。   Next, when one processor is added, one computer is added. Therefore, management and operation of the entire computer system become complicated, and system expandability is impaired.

また、特定のプログラムが他のプログラムと情報の受け渡しをする際には、ネットワークを介しているため、通信の手間が発生し、このオーバヘッドが無視できない。   In addition, when a specific program exchanges information with other programs, since it is via a network, it takes time for communication, and this overhead cannot be ignored.

さらに、特定のプログラムの総実行時間を短縮するため、プロセッサを全て使用して動作させることも不可能である。   Furthermore, in order to shorten the total execution time of a specific program, it is impossible to operate using all processors.

本発明の目的は、複数の汎用プロセッサが備わった、1台のマルチプロセッサ計算機システムにおいて、汎用プロセッサのうち、1台以上のプロセッサをユーザが任意に指定したプログラムのみを動作させる専用のプロセッサとして割り当てる方法を提供することにある。   An object of the present invention is to assign one or more processors among the general-purpose processors as dedicated processors for operating only a program arbitrarily designated by a user in a single multiprocessor computer system having a plurality of general-purpose processors. It is to provide a method.

一般的に、プログラムがプロセッサで動作する際は、プロセッサごとに存在しプロセッサ資源を各プログラムに割り当てるディスパッチャが、レディなアドレス空間をサーチし、レディなアドレス空間が見つかれば、そのアドレス空間内で動作するレディなプロセスにプロセッサ資源を割り当てる(ディスパッチする)。   Generally, when a program runs on a processor, a dispatcher that exists for each processor and allocates processor resources to each program searches for a ready address space, and if a ready address space is found, it operates within that address space. Allocate (dispatch) processor resources to ready processes.

本発明では、ディスパッチャが、当該プロセッサが専用プロセッサであるかどうかを識別できるよう、プロセッサを管理するプロセッサ論理情報テーブルに専用プロセッサであるかどうかを示すフラグを設ける。   In the present invention, a flag indicating whether or not the processor is a dedicated processor is provided in the processor logical information table for managing the processor so that the dispatcher can identify whether or not the processor is the dedicated processor.

また、ユーザが専用プロセッサで動作させたいプログラムが専用プロセッサにてディスパッチされるよう、このプログラムが動作するアドレス空間を管理するテーブルに専用プロセッサを使用することを示すフラグを設ける。   In addition, a flag indicating that the dedicated processor is used is provided in a table for managing the address space in which the program operates so that the program that the user wants to operate on the dedicated processor is dispatched by the dedicated processor.

ディスパッチャは、当該プロセッサが専用プロセッサで、かつ、ディスパッチしようとするアドレス空間に専用プロセッサを使用するフラグが立っていた場合に、ディスパッチする。また、当該プロセッサが専用プロセッサでない通常のプロセッサで、かつ、ディスパッチしようとするアドレス空間に専用プロセッサを使用するフラグが立っていなかった場合、ディスパッチする。   The dispatcher dispatches when the processor is a dedicated processor and a flag for using the dedicated processor is set in the address space to be dispatched. If the processor is a normal processor that is not a dedicated processor, and the flag for using the dedicated processor is not set in the address space to be dispatched, the dispatch is performed.

本発明により、複数の汎用プロセッサが備わった1台のマルチプロセッサシステムにおいて、上記プロセッサのうち1台以上のプロセッサを、ユーザが任意に指定したプログラムのみ実行する専用のプロセッサとすることができるため、ユーザはプロセッサ負荷に影響を及ぼさずに計算機システムで、プロセッサ負荷の非常に高いプログラムを実行したいときに、プロセッサ負荷の高いプログラムを専用プロセッサで動作させることで専用のプロセッサでない通常のプロセッサのプロセッサ負荷に影響を与えずにプロセッサ負荷の高いプログラムを実行することができる。その際、専用プロセッサは1台の計算機システムで実現されているため、ユーザが指定する特定のプログラムを変更する必要はなく、また、特定のプログラムが他のプログラムと情報の受け渡しを行う場合も、通信等のオーバヘッドは発生せず、従来のマルチプロセッサシステムと同等の性能で実現できる。   According to the present invention, in one multiprocessor system including a plurality of general-purpose processors, one or more of the processors can be dedicated processors that execute only a program arbitrarily designated by the user. When a user wants to execute a program with a very high processor load in a computer system without affecting the processor load, the processor load of a normal processor that is not a dedicated processor is executed by operating the program with a high processor load on a dedicated processor. It is possible to execute a program with a high processor load without affecting the processing. At that time, since the dedicated processor is realized by one computer system, there is no need to change a specific program designated by the user, and when a specific program exchanges information with other programs, The overhead such as communication does not occur, and it can be realized with the same performance as a conventional multiprocessor system.

以下、本発明の実施の形態を図面により詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は本発明の実施例の全体構成であり、100は通常CPU(プロセッサ)、101は特定の処理専用のCPUである。116、117はCPUの識別部であり、これによりソフトウェアはCPUが特定の処理専用のCPUであるかを識別する。CPU物理情報102、103は各々のCPUの物理情報を格納するテーブル、CPU論理情報104、105は各々のCPUの論理情報を格納するテーブル(これらの情報はCPU管理テーブル99a、bに格納されている)、システム共通領域106は計算機システム共通の情報を格納するテーブル、ディスパッチャ107a、bはCPU資源を各プロセスに割り当てる手段、初期設定制御108は計算機システムの初期設定をする手段、ジョブ管理109はジョブの入力から実行に移すまでを管理する手段、アドレス空間管理テーブル110、111、112は各ジョブが動作するアドレス空間を管理するテーブル、タスク113、114、115はジョブを構成する各プロセス群である。CPU101が専用CPUであるという情報はハードウェアが保持している。初期設定制御108が初期設定時にハードウェアにCPU情報を問い合わせることで当該CPUが専用CPUであるかどうかをソフトウェアが認識する。CPU100、101の資源をアドレス空間110a、111a、112aに割り当てることをディスパッチと呼ぶ。これは手段107が対応する。   FIG. 1 shows the overall configuration of an embodiment of the present invention, where 100 is a normal CPU (processor) and 101 is a CPU dedicated to specific processing. Reference numerals 116 and 117 denote CPU identification units, whereby the software identifies whether the CPU is a CPU dedicated to a specific process. CPU physical information 102 and 103 are tables storing physical information of each CPU, and CPU logical information 104 and 105 are tables storing logical information of each CPU (these information are stored in the CPU management tables 99a and 99b). The system common area 106 is a table for storing information common to the computer system, the dispatchers 107a and 107b are means for allocating CPU resources to each process, the initial setting control 108 is a means for initial setting of the computer system, and the job management 109 is Means for managing from job input to execution, address space management tables 110, 111, and 112 are tables for managing the address space in which each job operates. Tasks 113, 114, and 115 are each process group that constitutes a job. is there. Information that the CPU 101 is a dedicated CPU is held by hardware. When the initial setting control 108 inquires CPU information to the hardware at the time of initial setting, the software recognizes whether or not the CPU is a dedicated CPU. Allocating the resources of the CPUs 100 and 101 to the address spaces 110a, 111a, and 112a is called dispatch. This corresponds to the means 107.

図2はCPU100、101の論理情報テーブル104、105の詳細であり、200は当該CPUが専用CPUであるかを示すフラグである。このフラグ200は初期設定制御108がシステム初期設定時に、当該CPUが専用CPUである場合に立てる。ディスパッチャ107は当フラグ200を参照することにより、割り当てようとしているCPUが通常CPUか専用CPUのどちらであるかを判断する。   FIG. 2 shows details of the logical information tables 104 and 105 of the CPUs 100 and 101, and a flag 200 indicates whether the CPU is a dedicated CPU. This flag 200 is set when the initial setting control 108 is a system initial setting and the CPU is a dedicated CPU. The dispatcher 107 refers to the flag 200 to determine whether the CPU to be assigned is a normal CPU or a dedicated CPU.

図3はアドレス空間管理テーブル110、111、112の詳細であり、300は当該アドレス空間が専用CPUのみで動作する要求があることを示すフラグ、301は当該アドレス空間が通常CPU、又は専用CPUで動作する要求があることを示すフラグである。ディスパッチャ107はディスパッチしようとしているアドレス空間に専用CPUのみで動作フラグ300を参照することで、通常CPU、又は専用CPU各々のCPUを当該アドレス空間に割り当ててもよいかを判断する。また、ディスパッチャはすべてのCPUで動作フラグ301を参照することで、同様のディスパッチ制御を行うが、すべてのCPUで動作フラグ301が立っていた場合は、通常CPU、専用CPUどちらのCPUでも当該アドレス空間をディスパッチする。   FIG. 3 shows details of the address space management tables 110, 111, and 112. 300 is a flag indicating that there is a request for the address space to operate only by the dedicated CPU, 301 is the normal CPU or dedicated CPU. This flag indicates that there is a request to operate. The dispatcher 107 refers to the operation flag 300 only with the dedicated CPU in the address space to be dispatched, and determines whether the CPU of each of the normal CPU or the dedicated CPU may be assigned to the address space. In addition, the dispatcher performs similar dispatch control by referring to the operation flag 301 in all CPUs. However, if the operation flag 301 is set in all CPUs, the address of either the normal CPU or the dedicated CPU is the address. Dispatch space.

図4からは本発明の1つの実施例を示している。システムの起動時に図4の初期設定制御108が動作する。初期設定制御108はCPU番号をCPU物理情報テーブル102、103、CPU論理情報テーブル104、105に格納し(ステップ401)、CPUが専用CPUであるかどうかをハードウェアすなわち、各CPUの識別部116、117に問い合わせる(ステップ402)。ハードウェアから専用CPUであると報告されたなら(ステップ403)、CPU論理情報テーブル105の専用CPUフラグ200を立てる(ステップ404)。ここまでの処理(ステップ401からステップ404まで)をCPUの数だけ繰り返す(ループ400)。初期設定制御108の処理が終了した時点で、どのCPUが専用CPUであるかは各CPUの論理情報テーブル104、105で判断できる。以降、専用CPUフラグ200は変更されない。   FIG. 4 shows one embodiment of the present invention. When the system is started, the initial setting control 108 shown in FIG. 4 operates. The initial setting control 108 stores the CPU number in the CPU physical information tables 102 and 103 and the CPU logical information tables 104 and 105 (step 401), and determines whether the CPU is a dedicated CPU by hardware, that is, the identification unit 116 of each CPU. 117 (step 402). If it is reported from the hardware that the CPU is a dedicated CPU (step 403), the dedicated CPU flag 200 of the CPU logical information table 105 is set (step 404). The processing so far (from step 401 to step 404) is repeated by the number of CPUs (loop 400). When the processing of the initial setting control 108 is completed, it can be determined from the logical information tables 104 and 105 of each CPU which CPU is the dedicated CPU. Thereafter, the dedicated CPU flag 200 is not changed.

ユーザがジョブを入力すると、図5のジョブ管理109が動作する。ジョブ管理109は入力ジョブを受け付け(ステップ500)、ジョブに対してアドレス空間を割り当て(ステップ501)、ジョブを実行する(ステップ502)。   When the user inputs a job, the job management 109 in FIG. 5 operates. The job management 109 accepts an input job (step 500), assigns an address space to the job (step 501), and executes the job (step 502).

図6はジョブ実行の一例を示している。すなわち、図5のステップ502の詳細フローである。ユーザジョブが当該アドレス空間110a、111a、112aを専用CPUのみで動作するよう要求していた場合は(ステップ600)、当該アドレス空間管理テーブル110、111、112の専用CPUのみで動作フラグ300を立てる(ステップ601)。また、当該アドレス空間110a、111a、112aを通常CPU、専用CPUを含むすべてのCPUで動作するよう要求した場合は(ステップ602)、当該アドレス空間管理テーブル110、111、112のすべてのCPUで動作フラグ301を立てる(ステップ603)。ここで、各アドレス空間管理テーブル110、111、112の専用CPUのみで動作フラグ300と、すべてのCPUで動作フラグ301は排他的であり、1つのアドレス空間ではどちらか一方のフラグが立っているか、両方とも立っていないかである。すなわち、専用CPUのみで動作、すべてのCPUで動作、の両方を要求することはできない。専用CPUの要求に関する処理が終了すると、ディスパッチャ107を呼ぶ。ここで一度制御を明示的にディスパッチャに移すことで、次のユーザ処理(ステップ604)からは必ず要求した方のCPUでディスパッチされる。   FIG. 6 shows an example of job execution. That is, it is a detailed flow of step 502 in FIG. If the user job requests that the address spaces 110a, 111a, and 112a operate only by the dedicated CPU (step 600), the operation flag 300 is set only by the dedicated CPUs of the address space management tables 110, 111, and 112. (Step 601). Further, when the address space 110a, 111a, 112a is requested to operate on all CPUs including a normal CPU and a dedicated CPU (step 602), it operates on all CPUs of the address space management tables 110, 111, 112. The flag 301 is set (step 603). Here, the operation flag 300 is exclusive only for the dedicated CPUs of the address space management tables 110, 111, and 112, and the operation flag 301 is exclusive for all the CPUs. Is one of the flags set in one address space? Both are not standing. That is, it is impossible to request both the operation with only the dedicated CPU and the operation with all CPUs. When the processing related to the request from the dedicated CPU is completed, the dispatcher 107 is called. Here, once the control is explicitly transferred to the dispatcher, the next user process (step 604) is always dispatched by the requesting CPU.

図7はOSからの視点で、ディスパッチャ107がアドレス空間110a、111a、112aをディスパッチする流れを示している。まず、当該アドレス空間の専用CPUに対する要求と、当該CPUが専用CPUであるかという属性とを照らし合わせる、ディスパッチテスタ700を実行する。図8がディスパッチテスタの流れである。ディスパッチテスタ700は、当該CPUが専用CPUであるかどうかをCPU論理情報テーブル104、105の専用CPUフラグ200を参照することで判断する(ステップ800)。   FIG. 7 shows a flow in which the dispatcher 107 dispatches the address spaces 110a, 111a, and 112a from the viewpoint of the OS. First, the dispatch tester 700 is executed that compares a request for a dedicated CPU in the address space with an attribute indicating whether the CPU is a dedicated CPU. FIG. 8 shows the flow of the dispatch tester. The dispatch tester 700 determines whether or not the CPU is a dedicated CPU by referring to the dedicated CPU flag 200 in the CPU logical information tables 104 and 105 (step 800).

当該CPUが専用CPUであった場合は、次にディスパッチしようとしているアドレス空間が専用CPUを使用する指定であるか(専用CPUのみで動作フラグ300またはすべてのCPUで動作フラグ301が立っているか)を判断する(ステップ801)。専用CPUを使用する指定であった場合はディスパッチ可能であると判断する(ステップ803)。専用CPUを使用する指定でなかった場合は、ディスパッチ不可能であると判断する(ステップ804)。   If the CPU is a dedicated CPU, is the next address space to be dispatched designated to use the dedicated CPU (whether the operation flag 300 is set only for the dedicated CPU or the operation flag 301 is set for all CPUs) Is determined (step 801). If it is designated to use a dedicated CPU, it is determined that dispatch is possible (step 803). If it is not designated to use the dedicated CPU, it is determined that dispatching is impossible (step 804).

当該CPUが専用CPUでなかった場合は、次にディスパッチしようとしているアドレス空間が専用CPUのみで動作する指定であるかをアドレス空間管理テーブルの専用CPUのみで動作のフラグ300で判断する(ステップ802)。専用CPUのみで動作する指定でなかった場合は、ディスパッチ可能であると判断する(ステップ803)。専用CPUのみで動作する指定であった場合はディスパッチ不可能であると判断する(ステップ804)。   If the CPU is not a dedicated CPU, it is determined by the operation flag 300 only by the dedicated CPU in the address space management table whether the address space to be dispatched is designated to operate only by the dedicated CPU (step 802). ). If it is not designated to operate only by the dedicated CPU, it is determined that dispatch is possible (step 803). If it is specified to operate only with the dedicated CPU, it is determined that dispatching is impossible (step 804).

ディスパッチテスタ700が終了すると、ディスパッチャ107は、ディスパッチテスタが、当該アドレス空間をディスパッチテスタがディスパッチ可能であると判断したかどうかを判定する(ステップ701)。ディスパッチ可能であった場合は、アドレス空間内のレディなタスクをサーチする(ステップ702)。ディスパッチ不可能であった場合は当該アドレス空間をほかのCPUでディスパッチさせるよう、要求する(ステップ703)。   When the dispatch tester 700 ends, the dispatcher 107 determines whether the dispatch tester determines that the dispatch tester can dispatch the address space (step 701). If dispatchable, a ready task in the address space is searched (step 702). If dispatch is impossible, a request is made to dispatch the address space by another CPU (step 703).

例えば、ジョブ110が専用CPUのみで動作するよう要求があった場合は、専用CPUの要求に関する処理(ステップ603まで)でアドレス空間管理テーブル110に専用CPUのみで動作フラグ300が立つ。この間は専用CPUのみで動作フラグ300、及びすべてのCPUで動作フラグ301共に立っていないため、通常CPU100で動作する。その後、ディスパッチャ107をコールするが、ディスパッチテスタ700が当該アドレス空間110をディスパッチできないと判断するため、ディスパッチされない。その後、専用CPU101が当該アドレス空間110aをディスパッチしようとしたとき、専用CPU101のディスパッチャ107でディスパッチテスタ700が、当該アドレス空間110aをディスパッチ可能と判断し、ディスパッチされる。   For example, when the job 110 is requested to operate only by the dedicated CPU, the operation flag 300 is set only by the dedicated CPU in the address space management table 110 in the processing related to the request of the dedicated CPU (up to step 603). During this period, only the dedicated CPU operates and the operation flag 300 and all the CPUs do not stand together, so the normal CPU 100 operates. Thereafter, the dispatcher 107 is called, but is not dispatched because the dispatch tester 700 determines that the address space 110 cannot be dispatched. Thereafter, when the dedicated CPU 101 attempts to dispatch the address space 110a, the dispatch tester 700 determines that the address space 110a can be dispatched by the dispatcher 107 of the dedicated CPU 101, and is dispatched.

また、第2の例としてアドレス空間111aのジョブがすべてのCPUで動作するよう要求があった場合は、専用CPUの要求に関する処理(ステップ603まで)でアドレス空間管理テーブル111にすべてのCPUで動作フラグ301が立つ。この間は通常CPU100で動作する。その後、ディスパッチャ107をコールする。ディスパッチテスタ700は、当該アドレス空間111aをディスパッチ可能と判断し、再度ディスパッチする。その後、割り込み等でプロセスが中断した場合、他のCPUが当該アドレス空間111aをディスパッチしようとしたときに通常CPU100、専用CPU101のどちらのCPUのディスパッチャ107でもディスパッチテスタ700がディスパッチ可能と判断するため、どちらのCPUでも動作する。   As a second example, when there is a request for a job in the address space 111a to operate on all CPUs, the address space management table 111 operates on all CPUs in the processing related to the request from the dedicated CPU (up to step 603). A flag 301 is set. During this time, the CPU 100 normally operates. Thereafter, the dispatcher 107 is called. The dispatch tester 700 determines that the address space 111a can be dispatched, and dispatches again. Thereafter, when the process is interrupted by an interrupt or the like, the dispatch tester 700 determines that the dispatcher 107 of either the normal CPU 100 or the dedicated CPU 101 can dispatch when another CPU tries to dispatch the address space 111a. Both CPUs work.

本発明の構成の概要を示す図である。It is a figure which shows the outline | summary of a structure of this invention. 本発明の構成における管理テーブルを示す図である。It is a figure which shows the management table in the structure of this invention. 本発明の構成における管理テーブルを示す図である。It is a figure which shows the management table in the structure of this invention. 本発明の一実施例における初期設定処理のフローチャートである。It is a flowchart of the initial setting process in one Example of this invention. 本発明の一実施例におけるジョブ入力からジョブ実行までのフローチャートである。4 is a flowchart from job input to job execution in an embodiment of the present invention. 本発明の一実施例におけるジョブ実行のフローチャートである。It is a flowchart of job execution in one embodiment of the present invention. 本発明の一実施例におけるディスパッチャのフローチャートである。It is a flowchart of the dispatcher in one Example of this invention. 本発明の一実施例におけるディスパッチャ内部処理のフローチャートである。It is a flowchart of the dispatcher internal process in one Example of this invention.

符号の説明Explanation of symbols

100 … 通常CPU
101 … 専用CPU
102 … CPU物理情報管理テーブル
103 … CPU物理情報管理テーブル
104 … CPU論理情報管理テーブル
105 … CPU論理情報管理テーブル
106 … システム共通情報管理テーブル
107 … ディスパッチャ
108 … 初期設定制御部
109 … ジョブ管理部
110 … アドレス空間管理テーブル
111 … アドレス空間管理テーブル
112 … アドレス空間管理テーブル
113 … アドレス空間内タスク群
114 … アドレス空間内タスク群
115 … アドレス空間内タスク群
116 … プロセッサ識別子
117 … プロセッサ識別子
100 ... Normal CPU
101 ... Dedicated CPU
102 ... CPU physical information management table 103 ... CPU physical information management table 104 ... CPU logical information management table 105 ... CPU logical information management table 106 ... System common information management table 107 ... Dispatcher 108 ... Initial setting control unit 109 ... Job management unit 110 ... Address space management table 111 ... Address space management table 112 ... Address space management table 113 ... Address space task group 114 ... Address space task group 115 ... Address space task group 116 ... Processor identifier 117 ... Processor identifier

Claims (4)

それぞれが、ハードウェアの識別子を持つことで他の汎用プロセッサとは異なるハードウェアとしてソフトウェアが識別できる複数の汎用プロセッサを含むマルチプロセッサ計算機システムは、
当該プロセッサが専用プロセッサであるかどうかを識別するための第1のフラグを、プロセッサを管理するプロセッサ論理情報テーブルに設定する手段、
専用プロセッサで動作させたいプログラムを専用プロセッサに割り当てるための第2のフラグを、前記プログラムが動作するアドレス空間を管理するテーブルに設定する手段、
前記第1のフラグ及び前記第2のフラグが立っていた場合に、前記専用プロセッサを前記アドレス空間に割り当てる手段、及び
前記第1のフラグ及び前記第2のフラグが立っていなかった場合に、通常のプロセッサを前記アドレス空間に割り当てる手段を有することを特徴とする専用プロセッサの備わった計算機システム。
A multiprocessor computer system including a plurality of general-purpose processors, each of which has a hardware identifier so that the software can be identified as hardware different from other general-purpose processors,
Means for setting a first flag for identifying whether or not the processor is a dedicated processor in a processor logical information table for managing the processor;
Means for setting a second flag for allocating a program to be operated by the dedicated processor to the dedicated processor in a table for managing an address space in which the program operates;
Means for allocating the dedicated processor to the address space when the first flag and the second flag are set, and when the first flag and the second flag are not set, A computer system equipped with a dedicated processor, characterized by having means for allocating the processor to the address space.
前記計算機システムにおいて、一つのプロセッサ群を特定のプログラムのみ動作する専用のプロセッサとして制御することを特徴とする請求項1記載の専用プロセッサの備わった計算機システム。   2. The computer system with a dedicated processor according to claim 1, wherein one processor group is controlled as a dedicated processor that operates only a specific program. 前記計算機システムにおいて、特定のプログラムを、専用のプロセッサだけでなく、他の汎用プロセッサも含めた全てのプロセッサで動作させることを特徴とする請求項2記載の専用プロセッサの備わった計算機システム。   3. The computer system with a dedicated processor according to claim 2, wherein the specific program is operated not only by the dedicated processor but also by all processors including other general-purpose processors. それぞれが、ハードウェアの識別子を持つことで他の汎用プロセッサとは異なるハードウェアとしてソフトウェアが識別できる複数の汎用プロセッサを含むマルチプロセッサ計算機システムにおいて、
当該プロセッサが専用プロセッサであるかどうかを識別するための第1のフラグを、プロセッサを管理するプロセッサ論理情報テーブルに設定し、
専用プロセッサで動作させたいプログラムを専用プロセッサに割り当てるための第2のフラグを、前記プログラムが動作するアドレス空間を管理するテーブルに設定し、
前記第1のフラグ及び前記第2のフラグが立っていた場合に、前記専用プロセッサを前記アドレス空間に割り当て、
前記第1のフラグ及び前記第2のフラグが立っていなかった場合に、通常のプロセッサを前記アドレス空間に割り当てることを特徴とするプロセッサの割り当て制御方法。
In a multiprocessor computer system including a plurality of general-purpose processors, each having a hardware identifier so that the software can be identified as hardware different from other general-purpose processors,
A first flag for identifying whether or not the processor is a dedicated processor is set in a processor logical information table for managing the processor;
A second flag for allocating a program to be operated by the dedicated processor to the dedicated processor is set in a table for managing an address space in which the program operates;
If the first flag and the second flag are set, the dedicated processor is assigned to the address space;
A processor assignment control method, wherein a normal processor is assigned to the address space when the first flag and the second flag are not set.
JP2004073678A 2004-03-16 2004-03-16 A computer system with a dedicated processor Expired - Fee Related JP4211645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004073678A JP4211645B2 (en) 2004-03-16 2004-03-16 A computer system with a dedicated processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004073678A JP4211645B2 (en) 2004-03-16 2004-03-16 A computer system with a dedicated processor

Publications (2)

Publication Number Publication Date
JP2005266841A true JP2005266841A (en) 2005-09-29
JP4211645B2 JP4211645B2 (en) 2009-01-21

Family

ID=35091371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004073678A Expired - Fee Related JP4211645B2 (en) 2004-03-16 2004-03-16 A computer system with a dedicated processor

Country Status (1)

Country Link
JP (1) JP4211645B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006277487A (en) * 2005-03-30 2006-10-12 Hitachi Ltd Disk array device and control method thereof
JP2007219937A (en) * 2006-02-17 2007-08-30 Toyota Infotechnology Center Co Ltd Task management system, task management method, and task management program
JP2007328415A (en) * 2006-06-06 2007-12-20 Univ Waseda Control method for heterogeneous multiprocessor system and multi-grain parallelizing compiler
CN100432944C (en) * 2005-09-30 2008-11-12 中国科学院研究生院 Computer system
US8136111B2 (en) * 2006-06-27 2012-03-13 International Business Machines Corporation Managing execution of mixed workloads in a simultaneous multi-threaded (SMT) enabled system
JP2014016966A (en) * 2012-07-11 2014-01-30 Fujitsu Ltd Information processing apparatus, execution program, and execution method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006277487A (en) * 2005-03-30 2006-10-12 Hitachi Ltd Disk array device and control method thereof
CN100432944C (en) * 2005-09-30 2008-11-12 中国科学院研究生院 Computer system
JP2007219937A (en) * 2006-02-17 2007-08-30 Toyota Infotechnology Center Co Ltd Task management system, task management method, and task management program
JP2007328415A (en) * 2006-06-06 2007-12-20 Univ Waseda Control method for heterogeneous multiprocessor system and multi-grain parallelizing compiler
US8136111B2 (en) * 2006-06-27 2012-03-13 International Business Machines Corporation Managing execution of mixed workloads in a simultaneous multi-threaded (SMT) enabled system
US8327368B2 (en) 2006-06-27 2012-12-04 International Business Machines Corporation Managing execution of mixed workloads in a simultaneous multi-threaded (SMT) enabled system
JP2014016966A (en) * 2012-07-11 2014-01-30 Fujitsu Ltd Information processing apparatus, execution program, and execution method

Also Published As

Publication number Publication date
JP4211645B2 (en) 2009-01-21

Similar Documents

Publication Publication Date Title
JP3882931B2 (en) Management of dispatch function in virtual machine environment
US9965324B2 (en) Process grouping for improved cache and memory affinity
JP3678414B2 (en) Multiprocessor system
JP5015665B2 (en) Method, apparatus, and computer program for sharing kernel services between kernels
JP2866241B2 (en) Computer system and scheduling method
CN100578459C (en) Thread scheduling method and device thereof
JPH0628053B2 (en) Resource allocation control method for multiprocessor system
KR20090108868A (en) Virtual machine management system and its processor resource management method
CN108616424B (en) Resource scheduling method, computer equipment and system
US7007150B2 (en) Memory balancing and optimization services
US4945470A (en) Hierarchy multi-processor system and control method therefor
JP6543219B2 (en) Virtual machine allocation apparatus and resource management method
JP4211645B2 (en) A computer system with a dedicated processor
JP4862056B2 (en) Virtual machine management mechanism and CPU time allocation control method in virtual machine system
JPH06243112A (en) Multiprocessor equipment
TWI783401B (en) Memory management method and related product
JP3893136B2 (en) Embedded computer control program, recording medium recording the program, and embedded system
JP4063651B2 (en) Job scheduling method and apparatus
US20130191839A1 (en) Information processing apparatus, control method therefor, and computer-readable storage medium
JP3019317B2 (en) Process scheduling method
JPH0612395A (en) Task allocation method in multiprocessor system
JP4063256B2 (en) Computer cluster system, management method therefor, and program
JP2021060707A (en) Synchronization control system and synchronization control method
JP6445876B2 (en) Resource allocation device, resource allocation system, and resource allocation method
JP3484941B2 (en) How to use memory in computer systems

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060306

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081020

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4211645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131107

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees