JP2005118943A - マイクロマシンの製造方法およびマイクロマシン - Google Patents

Abstract

【課題】犠牲層除去のエッチングにおいて犠牲層上部の構造体層とマスクとの界面からのエッチャントの侵入を防止し、構造体層上に精度良好な積層パターンを備えた可動部を得る。
【解決手段】支持基体１と酸化シリコンの犠牲層５とシリコンの構造体層５とが順に積層されたＳＯＩ基板７上に、酸化シリコンの層間絶縁膜９を介して導電パターン１１を形成する。この導電パターン１１を覆う第１マスク１３上からのエッチングにより、層間絶縁膜９をパターニングし、続けて構造体層５の上層をパターニングして構造体層５を段差形状にする。次に、導電パターン１１、層間絶縁膜９、および構造体層５の段差側壁を覆う第２マスク２１を形成し、この上からのエッチングにより構造体層９をパターニングして犠牲層３を露出させ、次いで犠牲層３の等方的なエッチングにより、構造体層５、層間絶縁膜９、および導電パターン１１を積層した可動部２３下方に空間部ａを形成する。
【選択図】図１

Description

本発明は、マイクロマシンの製造方法およびマイクロマシンに関し、特には基板上に空間部を介して可動部を設けてなるマイクロマシンの製造方法およびこれによって得られるマイクロマシンに関する。

微細技術の進展に伴い、マイクロマシン（Micro Electro Mechanical Systems：ＭＥＭＳ）、およびマイクロマシンを組み込んだ小型機器が注目されている。マイクロマシンは、シリコン基板、ガラス基板等の基板上形成された三次元構造体からなる可動部と、この可動部の駆動を制御する半導体集積回路等とを、電気的・機械的に結合させた素子である。

従来、このようなマイクロマシン分野においては、三次元構造体を実現する技術の１つとして、基板上に予め犠牲層を形成し、この犠牲層上に構造体層を形成してパターニングした後、犠牲層をエッチングして除去することにより所望の構造を実現する方法が採用されている。犠牲層としてはＳｉＯ₂（酸化シリコン）やＳｉ（シリコン）が用いられている。ＳｉＯ₂により犠牲層を形成した場合には、Ｆ（フッ化水素）系のエッチング液、また、Ｓｉにより犠牲層を形成した場合には気相のＸｅＦ₂（フッ化キセノン）やＢｒＦ₃（フッ化臭素）等のエッチングガスがエッチャントとして用いられている。またこの場合のエッチングは、犠牲層とエッチェントが接した部分で進行するので、エッチャントと被エッチング層との接触面積が反応速度を律速している（以上、下記特許文献１参照）。

特開２００２−２１４５４８号公報

以下、このようなマイクロマシンをＳＯＩ基板上に形成する場合の手順を説明する。先ず、図６（１）に示すように、シリコンからなる支持基体１、犠牲層３となるＳｉＯ₂膜、および構造体層５となるシリコン層とをこの順に積層してなるＳＯＩ基板７上に、層間絶縁膜９を介して導電パターン１１を形成する。この導電パターン１１は、帯状部分を有する形状にパターニングされ、図面はこの帯状部分における帯状の短手方向の断面を示している。次に、図６（２）に示すように、導電パターン１１の帯状部分を個々に覆う状態でレジストからなる第１マスク１３を形成し、この第１マスク１３上から層間絶縁膜９をパターンエッチングする。この層間絶縁膜９は、導電パターン１１の帯状部分下方においては、導電パターン１１よりも一回り大きな幅の帯状にパターニングされることとする。

次いで、図６（３）に示すように、導電パターン１１および層間絶縁膜９を覆う形状のレジストからなる第２マスク１５を形成し、この第２マスク１５上から構造体層５をパターンエッチングする。この構造体層５は、導電パターン１１の帯状部分下方においては、層間絶縁膜９よりも一回り大きな幅の帯状にパターニングされることとする。これにより、構造体層５、層間絶縁膜９、および導電パターン１１を積層してなる帯状の可動部１７を形成する。また、この可動部１７の両脇にＳｉＯ₂からなる犠牲層３を露出させる。

その後、図６（４）に示すように、導電パターン１１および層間絶縁膜９を第２マスク１５で覆ったままの状態で、可動部１７から露出している犠牲増３を、上述したようにＦ系のエッチング液を用いて等方的にエッチング除去する。これにより、可動部１７と支持基板１との間に空間部ａを形成する。

以上の後、第２マスク１５を除去することにより、図７（１）および図７（２）に示すように、支持基体１上に空間部ａを介して帯状の可動部１７を三次元構造体として設けてなるマイクロマシン１９を完成させる。尚、図７（２）は、帯状の可動部１７の長手方向の断面図である。この図に示すように、帯状の可動部１７は、支持基板１上に残された犠牲層３部分を支持部３ａとして、この支持部３ａ間にブリッジ状に掛け渡された状態となる。

ところで、上述した手順における犠牲層のエッチング工程では、犠牲層にエッチャントが侵入し難い入り組んだ複雑な構造部分がある場合、さらに犠牲層の膜厚が厚い場合には、処理時間に多大な時間を要する。しかしながら、犠牲層のエッチング時間が長時間にわたる場合、上記ＳＯＩ基板を用いたマイクロマシンの製造における犠牲層のエッチング工程では、図８（１）に示すように、構造体層５と第２マスク１５との界面からエッチャントが侵入し、層間絶縁膜（９）にエチャントが達してして当該層間絶縁膜（９）がエッチング除去されてしまう。そして、第２マスク１５を除去することにより、図８（２）に示すように、構造体層５上の導電パターン１１が剥離すると言った不具合が発生する。このため、可動部を形状精度良好に形成することが困難であり、またこの結果、可動部を精度良好に駆動させることも困難となっていた。

そこで本発明は、犠牲層を剥離するためのエッチングにおいて、犠牲層上部の構造体層とマスクとの界面からのエッチャントの侵入を防止し、これによって構造体層上に精度良好に積層パターンを形成することが可能なマイクロマシンの製造方法を提供すること、さらには高精度な駆動が可能なマイクロマシンを提供することを目的とする。

このような目的を達成するための本発明のマイクロマシンの製造方法は、次の手順で行われることを特徴としている。先ず第１工程では、支持基体と犠牲層と構造体層とをこの順に積層してなる基板上に、絶縁膜を介して導電パターンを形成する。次の第２工程では、この導電パターンを覆う第１マスクを形成し、この第１マスク上からのエッチングにより、絶縁膜と構造体層の上層とをパターニングし、構造体層を段差形状にする。次いで第３工程では、導電パターン、絶縁膜、および構造体層の段差側壁を覆う第２マスクを形成する。そして、この第２マスク上からのエッチングにより、構造体層をパターニングして犠牲層の上面を露出させる。そして、その後の第４工程では、犠牲層をその露出面からエッチング除去することにより、構造体層、絶縁膜、および導電パターンを積層してなる可動部の下方に空間部を形成する。

このようなマイクロマシンの製造方法では、第２工程において導電パターンおよび絶縁膜を第２マスクで覆った状態で、これらの下部に位置する構造体層を段差形状にパターニングすることにより、構造体層の段差上部に導電パターンおよび絶縁膜の積層体が配置されることになる。そして第３工程では、この積層体と構造体層の段差側壁とを覆う第２マスクを形成しているため、構造体層に段差を設けずに絶縁膜の側壁を覆う様に構造体層の上部に第２マスクと設けた場合と比較して、第２マスクと構造体層との界面は、構造体層の段差の高さ分だけ延長されることになる。このため、次の第４工程において犠牲層をエッチングする場合に、構造体層と第２マスクとの界面からエッチャントが侵入しても、このエッチャントが構造体層の段差上部の絶縁膜や導電パターンにまで達し難くなる。したがって、エッチャントによって絶縁膜や導電パターンにダメージが加わることが防止される。

また本発明は、このような方法によって形成されるマイクロマシンでもある。このマイクロマシンは、支持基体上の支持部と、この支持部から基板の上方に空間部を介して延設された可動部とを備え、当該可動部が構造体層、絶縁膜、および導電パターンをこの順に積層してなるマイクロマシンであり、構造体層の側壁が段差形状に成形されたものとなる。

以上説明したように本発明のマイクロマシンの製造方法によれば、構造体層の下方の犠牲層をエッチングする際に、構造体層の上部の絶縁膜および導電性パターンへのエッチャントの侵入を防止して絶縁膜や導電パターンにダメージが加わることを防止できるため、犠牲層を除去して得られた空間部の上方に、構造体層、絶縁膜および導電パターンからなる可動部を形状精度良好に形成することが可能になる。

そして、以上の製造方法によって得られたマイクロマシンは、上述したように構造体層、絶縁膜および導電パターンをこの順に積層してなる可動部が形状精度良好に形成されたものとなり、可動部の駆動精度の向上を図ることが可能である。

次に、本発明の実施の形態を、マイクロマシンの製造方法、この製造方法によって得られるマイクロマシンの構成の順に説明する。尚、ここではＳＯＩ基板にマイクロマシンの駆動部を形成する場合に本発明を適用した実施の形態を例に取り、図６および図７を用いて説明した従来例と同一の構成要素には同一の符号を付して説明を行うこととする。

図１は、実施形態の製造方法を示す断面工程図であり、図２〜図４はこの断面工程図を補足する平面図である。以下、図１の断面工程図に基づき、必要に応じて図２〜図４の平面図を参照しつつ、実施形態の製造方法を説明する。

先ず、図１（１）および図２に示す第１工程では、シリコンからなる支持基体１、ＳｉＯ₂からなる犠牲層３、およびシリコンからなる構造体層５をこの順に積層してなるＳＯＩ基板７を用意する。ここで、ＳｉＯ₂からなる犠牲層３は、ＳＯＩ基板７におけるいわゆるＢＯＸ酸化膜であり、３μｍ程度の膜厚で構成されていることとする。また、シリコンからなる構造体層５は、７μｍ程度の膜厚で構成されていることとする。

そして、このようなＳＯＩ基板７の上部、すなわちシリコンからなる構造体層５の上部に、ＳｉＯ₂からなる層間絶縁膜（絶縁膜）９を成膜する。この場合、例えばＴＥＯＳガスを用いた減圧ＣＶＤ方によってＳｉＯ₂からなる層間絶縁膜９の成膜を行う。次に、例えば、金（Ａｕ）＝２０００ｎｍ、プラチナ（Ｐｔ）＝５００ｎｍ、クロム（Ｃｒ）＝５００ｎｍをこの順に積層してなる導電膜を形成した後、レジストパターンをマスクに用いたドライエッチングによって導電膜をパターニングして導電パターン１１を形成する。この導電パターン１１は、ここで形成する可動部を構成する部分として、例えば２〜３μｍ程度の幅の帯状部分を有する形状にパターニングされていることとする。尚、図１の各図はこの帯状部分における帯状の短手方向の断面を示している。

また、ここでの図示を省略した他の領域においては、例えば、構造体層５として用いられているシリコン層と導電性パターンとによって、ここで形成する可動部を駆動するための駆動用素子が構成されていることとする。そして、可動部を構成する導電パターン１１は、この駆動用素子に接続された状態となっている。

次に、図１（２）に示す第２工程では、導電パターン１１を覆う状態でレジストからなる第１マスク１３を形成し、この第１マスク１３上からの異方性のドライエッチングにより、層間絶縁膜９をパターニングする。この層間絶縁膜９は、導電パターン１１の下方においては、導電パターン１１よりも一回り大きな幅（例えば１８μｍ幅）の帯状にパターニングされることとする。ただし、駆動用素子が形成された他の領域における第１マスク１３の形状は、導電パターンを覆う必要形状であることとする。

このようなＳｉＯ₂からなる層間絶縁膜９のドライエッチングは、例えばエッチングガスおよび流量：Ｃ₄Ｆ₈＝５０ｓｃｃｍ、エッチング雰囲気内圧力：２Ｐａ、ＲＦ電力：１２００Ｗの条件で行われる。

そして、次の工程からが本発明に特徴的な工程となる。

すなわち、以上のような層間絶縁膜９のパターニングに引き続き、第１マスク１３上からの異方性のドライエッチングにより、構造体層５の上層のみをパターニングする。ここでは、構造体層５の強度が確保される範囲であれば、このパターニングによって構造体層５により大きな段差ｄが形成されることが好ましく、例えば５０ｎｍ以上の段差ｄが形成されるようにエッチングを行うこととする。

このようなシリコンからなる構造体層５のドライエッチングは、例えばエッチングガスおよび流量：ＨＢｒ＝１００ｓｃｃｍ、エッチング雰囲気内圧力：６．７Ｐａ、ＲＦ電力：１０００Ｗ、バイアス：８００Ｗ、基板温度：８０℃の条件で行われる。

また、シリコンからなる構造体層５のドライエッチングは、以上の他にも、例えばエッチングガスおよび流量：ＨＢｒ＝１００ｓｃｃｍ／Ｏ₂＝１０ｓｃｃｍ／ＳＦ₆＝１０ｓｃｃｍ、エッチング雰囲気内圧力：６．７Ｐａ、ＲＦ電力：１０００Ｗ、バイアス：８００Ｗ、基板温度：８０℃の条件で行っても良い。

また、以上のエッチングの後には、第１マスク１３を除去する。図３には、第１マスクを除去した状態の平面図を示す。この平面図に示すように、層間絶縁膜９は、導電パターン１１における帯状部分の下方においては、導電パターン１１よりも一回り大きな幅（例えば１８μｍ幅）の帯状にパターニングされ、ここでの図示を省略した駆動用素子が形成された他の領域においては、例えば駆動用素子を覆う状態で設けられている。そして、構造体層５の上層はこの層間絶縁膜９と同一形状にパターニングされていることになる。

次いで、図１（３）に示す第３工程では、導電パターン１１および層間絶縁膜９、さらには構造体層５の段差側壁を完全に覆う形状のレジストからなる第２マスク２１を、構造体層５の上部に形成する。尚、この第２マスク２１は、図１（２）に示した第１マスク１３の開口形状を一回り小さくした形状となり、ここでは例えば構造体層５の段差下部を０．８μｍ程度の張り出し幅Ｗ分だけ覆う形状とする。

そして、この第２マスク２１上から構造体層５の下層部分をパターンエッチングする。このパターンエッチングは、図１（２）を用いて説明した構造体層５の上層のドライエッチングと同様に行われる。

これにより、この構造体層５は、導電パターン１１の帯状部分下方においては層間絶縁膜９よりも一回り大きな幅の帯状にパターニングされることになり、その段差下部が０．８μｍ程度の張り出し幅Ｗで張り出した状態となる。そして、構造体層５の段差上部に、層間絶縁膜９および導電パターン１１を積層してなる帯状の可動部２３が形成される。またこれと共に、この可動部２３の両脇にＳｉＯ₂からなる犠牲層３を露出させる（以上、図４の平面図を参照、ただし図４においては第２マスク２１の図示は省略）。

尚、この構造体層５の段差形状は、ここで形成する可動部に所望の可動特性が得られるように、段差ｄおよび張り出し幅Ｗが設定されることとする。

その後、図１（４）に示す第４工程では、導電パターン１１および層間絶縁膜９を第２マスク２１で覆ったままの状態で、可動部２３から露出している犠牲層（３）を、上述したようにＦ系のエッチング液（例えば高濃度のフッ酸）を用いて等方性エッチングすることによって除去する。これにより、可動部２３と支持基板１との間に空間部ａを形成する。

尚、エッチャント（ここではエッチング液）を用いた等方性エッチングの処理時間をより短くすることを目的として、犠牲層（３）のエッチング液を用いた犠牲層（３）の等方性エッチングに先立ち、ドライエッチングによって犠牲層（３）の上層を異方性エッチングしても良い。このドライエッチングは、例えば図１（２）を用いて説明した層間絶縁膜９のドライエッチングと同様に行われる。これにより、等方性エッチングの際に、エッチャントと犠牲層（３）との接触面積が広げられるため、等方性エッチングの処理時間が短くなるのである。

以上のようにして犠牲層（３）を除去した後、第２マスク２１を除去することにより、図５の各図に示すように、支持基板１上に空間部ａを介して帯状の可動部２３が設けられたマイクロマシン２５を完成させる。尚、図５（１）はマイクロマシン２５における可動部２３の平面図であり、図５（２）は平面図のＡ−Ａ’断面図、図５（３）は平面図のＢ−Ｂ’断面図である。

これらの図に示すように、以上の手順によって得られたマイクロマシン２５は、構造体層５上に層間絶縁膜９および導電パターン１１を積層してなる帯状の可動部２３を備え、この可動部２３が、支持基板１上に残された犠牲層３部分を支持部３ａとしてこの支持部３ａ間にブリッジ状に掛け渡された状態で設けられ、これにより支持基板１との間に空間部ａを設けて配置された状態となっている。そして、可動部２３を構成する構造体層５は、その側壁が段差形状に成形されたものとなり、この段差上部に層間絶縁膜９および導電パターン１１を積層した構成となる。

以上のような製造方法によれば、図１（２）を用いて説明した第２工程において、導電パターン１１および層間絶縁膜９の下部に位置する構造体層５を段差形状にパターニングすることにより、構造体層５の段差上部に導電パターン１１および層間絶縁膜９の積層体が配置されることになる。そして図１（３）を用いて説明した第３工程では、この積層体と構造体層５の段差側壁とを覆う第２マスク２１を形成している。このため、段差が設けられていない構造体層上に、層間絶縁膜および導電パターンを覆う第２マスクと設けた従来例と比較して、構造体５と第２マスク２１との界面は、構造体層５の段差ｄの分だけ延長されることになる。このため、次の図１（４）を用いて説明した第４工程において、第２マスク２１上から犠牲層（３）をエッチング除去する場合に、構造体層５と第２マスク２１との界面からエッチャントが侵入しても、このエッチャントが構造体層５の段差上部の層間絶縁膜９や導電パターン１１にまで達し難くなる。したがって、エッチャントによって層間絶縁膜９や導電パターン１１にダメージが加わることを防止できる。

以上の結果、犠牲層（３）を除去して得られた空間部ａの上方に、構造体層５、層間絶縁膜９および導電パターン１１からなる帯状の可動部２３を形状精度良好に形成することが可能になる。またこれにより、可動部２３の駆動精度の向上を図ることが可能になると共に、マイクロマシンの歩留まりの向上を図ることが可能になる。また、上述したように、エッチャントの侵入を防止できるため、犠牲層（３）の等方性エッチングにおけるプロセスマージの拡大を図ることが可能になる。

さらに、上述した可動部２３以外の領域、例えば可動部２３を駆動するための駆動用素子が形成された領域においても、上述した長時間にわたるエッチングが構造体層５からなるシリコン層の段差上部に設けられた駆動用素子に到達することが防止されるため、駆動用素子のエッチングによる破壊を防止できる。したがって、駆動用素子による可動部の高精度な駆動が可能になる。

以上の実施形態においては、構造体層５の段差形状を１段階に形成した場合を説明した。しかしながら、構造体層５の段差形状は、２段階以上の複数段であっても良い。この場合、図１（３）を用いて説明した第３工程では、構造体層５の段差形状の段階に応じて、段階的に開口幅を狭めた複数の第２マスクを用いて複数回のパターンエッチングを行うこととする。

実施形態の製造方法を示す断面工程図である。 実施形態の製造工程を説明する平面図（その１）である。 実施形態の製造工程を説明する平面図（その２）である。 実施形態の製造工程を説明する平面図（その３）である。 実施形態のマイクロマシンにおける可動部の構成を示す図である。 従来のマイクロマシンにおける可動部の製造方法を示す断面工程図である。 従来のマイクロマシンにおける可動部の構成を示す図である。 従来の課題を説明するための断面工程図である。

符号の説明

１…支持基体、３…犠牲層、５…構造体層、７…ＳＯＩ基板、９…層間絶縁膜（絶縁膜）、１１…導電パターン、１３…第１マスク、２１…第２マスク、２３…可動部、ａ…空間部、２５…マイクロマシン

Claims (6)

1. 支持基体と犠牲層と構造体層とをこの順に積層してなる基板上に、絶縁膜を介して導電パターンを形成する第１工程と、
   前記導電パターンを覆う第１マスク上からのエッチングにより、前記絶縁膜をパターニングし、さらに続けて前記構造体層の上層のみをパターニングして当該構造体層を段差形状にする第２工程と、
   前記導電パターン、前記絶縁膜、および前記構造体層の段差側壁を覆う第２マスクを形成し、当該第２マスク上からのエッチングにより前記構造体層をパターニングして前記犠牲層の上面を露出させる第３工程と、
   前記犠牲層をその露出面側から等方的にエッチング除去することにより、前記構造体層、絶縁膜、および導電パターンを積層してなる可動部の下方に空間部を形成する第４工程とを行う
   ことを特徴とするマイクロマシンの製造方法。
2. 請求項１記載のマイクロマシンの製造方法において、
   前記基板は、前記構造体層をシリコン層としたＳＯＩ基板である
   ことを特徴とするマイクロマシンの製造方法。
3. 請求項１記載のマイクロマシンの製造方法において、
   前記犠牲層と前記絶縁膜とが、酸化シリコンからなる
   ことを特徴とするマイクロマシンの製造方法。
4. 請求項１記載のマイクロマシンの製造方法において、
   前記第４工程では、第１エッチングとして異方性エッチングを行い、第２エッチングとして等方性エッチングを行う
   ことを特徴とするマイクロマシンの製造方法。
5. 支持基体上の支持部と、当該支持部から前記基板の上方に空間部を介して延設された可動部とを備え、当該可動部が構造体層、絶縁膜、および導電パターンをこの順に積層してなるマイクロマシンにおいて、
   前記構造体層は、その側壁が段差形状に成形されている
   ことを特徴とするマイクロマシン。
6. 請求項５記載のマイクロマシンにおいて、
   前記支持基体と前記支持部と前記可動部を構成する構造体層とでＳＯＩ基板が構成されている
   ことを特徴とするマイクロマシン。
   

Images