JP2005117000A

JP2005117000A - 静電気保護回路及びそれを備えた高周波回路装置

Info

Publication number: JP2005117000A
Application number: JP2004094078A
Authority: JP
Inventors: Masahiro Kato; 正広加藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-09-19
Filing date: 2004-03-29
Publication date: 2005-04-28
Anticipated expiration: 2024-03-29
Also published as: CN1678162A; JP4484564B2; US7430103B2; TW200515583A; US20050063129A1; TWI262588B; CN100344211C

Abstract

【課題】高周波信号と直流信号とが伝送される信号端子に印加される静電気から前記信号端子に接続された内部回路を保護する静電気保護回路であって、前記直流信号をグランドに流さないようにし、前記高周波信号に伝送損失を生じさせないようにするとともに、前記内部回路を静電気から保護する静電気保護回路を提供する。
【解決手段】高周波信号と直流信号とが重畳されて伝送される信号端子４０に静電気が印加されたときに、信号端子４０に接続されている内部回路４１を前記静電気から保護する静電気保護回路３０を、一端が信号端子４０に接続されたインダクタ（高周波遮断素子）３１と、カソードがインダクタ３１の他端に接続されアノードがグランドに接続されたショットキーバリアダイオード（ダイオード）３２とから構成する。
【選択図】図１

Description

本発明は、静電気保護回路に関するものであり、特に、衛星放送を受信するための受信装置等の高周波回路装置における静電気保護回路に関するものである。

衛星放送を受信するための受信装置である低雑音ダウンコンバータ（以下、ＬＮＢという）やレシーバ、また、ＬＮＢとレシーバとの間に挿入されＬＮＢからのＩＦ（中間周波数）信号を切り換えるＩＦ信号切替ＳＷユニット（以下、ＳＷ−ＢＯＸという）等の高周波回路装置において、高周波回路装置に備えられた入出力信号端子の芯線は、直接、内部回路に接続されているので、その入出力端子の芯線に静電気が印加されると内部回路を構成するトランジスタ等のデバイスの劣化や破損等が生じることがある。

図１１は、一般的なＬＮＢ、ＳＷ−ＢＯＸの外観、及び、ＬＮＢとレシーバとの接続を示す外観図である。図１１において、１はＬＮＢを示し、ＬＮＢ１は図１１（ａ）に示すように、ＩＦ信号が出力される信号端子１ａを有している。また、２はＳＷ−ＢＯＸを示し、ＳＷ−ＢＯＸ２は図１１（ｂ）に示すように、ＬＮＢに接続される３個の接続端子（信号端子）２ａとレシーバに接続される４個の接続端子（信号端子）２ｂを有している。尚、ＳＷ−ＢＯＸに設けられる接続端子の個数は特に限定されているものではない。また、ＳＷ−ＢＯＸ２を使用しない場合、ＬＮＢ１は図１１（ｃ）に示すように、ＬＮＢ１の信号端子１ａとレシーバ３の信号端子３ａとが同軸ケーブル等のケーブル４で接続される。

図１１（ａ）、図１１（ｂ）に示すように、ＬＮＢ１の信号端子１ａやＳＷ−ＢＯＸ２の接続端子２ａ、２ｂは外部に露出しているので、例えば、信号端子１ａや接続端子２ａ、２ｂに接続用ケーブルが接続されるときや、ＬＮＢ１やＳＷ−ＢＯＸ２がビニール等の帯電しやすいもので梱包されている場合の開梱時に、外部からの静電気が信号端子１ａや接続端子２ａ、２ｂの芯線に印加されることがある。これらの芯線は、直接、内部回路に接続されているので、これらの芯線に静電気が印加されると、内部回路を構成するトランジスタ等のデバイスに静電気の影響により劣化や破損等が生じる場合がある。

そのため、ＬＮＢ１は静電気から内部回路を保護する機能を有している。図１２は、従来のＬＮＢ１の内部回路を示す回路図である。図１２において、１ａは外部でレシーバ３に接続される信号端子であり、信号端子１ａからは、ＬＮＢ１の内部回路で周波数変換されたＩＦ信号が出力されるとともに、外部に接続されたレシーバ３からＬＮＢ１の駆動電源としてのＤＣ電流が供給される。即ち、この信号端子１ａにはＩＦ信号とＤＣ電流が重畳されて与えられる。そこで、ＬＮＢ１の内部では、ＲＦ（高周波）信号であるＩＦ信号が伝送されるＲＦ信号ラインと、ＤＣ電流が伝送されるＤＣラインとが分離されて伝送処理されている。

先ず、ＲＦ信号ライン側の構成を説明すると、信号端子１ａはセラミックのコンデンサ１１を介してインピーダンス整合用のアッテネータ１２の一端に接続され、アッテネータ１２の他端はセラミックのコンデンサ１３を介してＲＦアンプ部１４に接続されている。このＲＦアンプ部１４は、ＬＮＢ１が受信した衛星放送信号を低雑音高周波増幅し、その増幅信号を更に局部周波数信号と混合して周波数変換したＩＦ信号を出力する。

次に、ＤＣライン側の構成を説明すると、信号端子１ａはマイクロストリップライン１５の一端に接続され、マイクロストリップライン１５の他端はバイパス用のコンデンサ１６を介してグランドに接続されている。また、マイクロストリップライン１５とコンデンサ１６との接続点からＬＮＢ１の動作電源としての外部のレシーバ３から供給されたＤＣ電流が取り出されるとともに、この接続点とグランド間にサージアブソーバ１７が接続されている。尚、マイクロストリップライン１５の長さは、ＲＦアンプ部１４からのＩＦ信号の１／４波長となっている。

このような構成により、信号端子１ａにはＲＦアンプ部１４からのＩＦ信号とレシーバ３から供給されたＤＣ電流が重畳することになるが、ＤＣ電流はコンデンサ１１、１３により直流成分がカットされるので、アッテネータ１２及びＲＦアンプ部１４にこのＤＣ電流が流れることはない。また、ＩＦ信号の１／４波長の長さであるマイクロストリップライン１５は、直流や比較的周波数の低い交流に対しては低インピーダンスであるが、高周波であるＩＦ信号に対しては高インピーダンスになるので、ＩＦ信号がＤＣラインに漏洩することはない。即ち、ＩＦ信号の伝送損失は発生しない。

また、信号端子１ａに静電気やサージ電流が印加された場合、静電気やサージ電流の周波数成分はその大部分が直流成分または比較的周波数の低い交流成分であるので、マイクロストリップライン１５は静電気やサージ電流に対して低インピーダンスの導体となり、サージアブソーバ１７も印加された静電気やサージ電流に対して低インピーダンスとなる。従って、印加された静電気やサージ電流は、そのほとんどがマイクロストリップライン１５とサージアブソーバ１７を介してグランドに逃がされるので、ＬＮＢ１の内部回路が静電気やサージ電流の影響を受けることはなくなる。このようにして、ＬＮＢ１は静電気やサージ電流に対する保護を可能としている。

次に、ＳＷ−ＢＯＸ２の静電気やサージ電流に対する保護について説明するが、その前に先ず、ＳＷ−ＢＯＸ２の機能について説明する。図１３、図１４は、ＬＮＢ１とＳＷ−ＢＯＸ２とレシーバ３との接続を示す外観図である。図１３、図１４において、図１１と同一の部分には同一の符号を付し、その説明を省略する。図１３は、１個のＬＮＢ１と１個のレシーバ３とがＳＷ−ＢＯＸ２に接続された状態を示しており、図１４は、３個のＬＮＢ１と３個のレシーバ３とがＳＷ−ＢＯＸ２に接続された状態を示している。ＳＷ−ＢＯＸ２は、図１３、図１４に示すように、ＬＮＢ１とレシーバ３との間に挿入されるように接続される。即ち、ＳＷ−ＢＯＸ２の接続端子２ａの各々と複数のＬＮＢ１の信号端子１ａとがそれぞれ独立して同軸ケーブル等のケーブル４ａで接続され、ＳＷ−ＢＯＸ２の接続端子２ｂの各々と複数のレシーバ３の信号端子３ａとがそれぞれ独立して同軸ケーブル等のケーブル４ｂで接続されている。

このように接続されるＳＷ−ＢＯＸ２は、１個のＬＮＢ１からのＩＦ信号を複数のレシーバ３で受信するために、若しくは、複数のＬＮＢ１からのＩＦ信号のうち、希望するＩＦ信号をレシーバ３側で選択するために、ＬＮＢ１とレシーバ３との間で信号経路を切替えるためのスイッチとしての機能を有するユニットであり、レシーバ３からの切替制御信号に基づき、複数のＬＮＢ１からのＩＦ信号を切り替える。このレシーバ３からの切替制御信号は、レシーバ３の信号端子３ａからＳＷ−ＢＯＸ２の接続端子２ｂにパルスによるデジタル信号として与えられる。また、ＳＷ−ＢＯＸ２の接続端子２ｂには、レシーバ３の信号端子３ａから、ＳＷ−ＢＯＸ２の駆動電源及びＳＷ−ＢＯＸ２に接続されたＬＮＢ１の駆動電源としてのＤＣ電流が供給される。従って、ＳＷ−ＢＯＸ２の接続端子２ｂには、ＩＦ信号と切替制御信号とＤＣ電流が重畳して与えられるため、ＳＷ−ＢＯＸ２内部ではこれらがＡＣ成分とＤＣ成分とに分離されて伝送処理されている。また、ＳＷ−ＢＯＸ２の接続端子２ａでは、上記分離されたＡＣ成分、ＤＣ成分が合成された状態でＬＮＢ１へ伝送されている。

図１５は、従来のＳＷ−ＢＯＸ２の内部回路を示す回路図である。図１５において、２ｂは外部でレシーバ３に接続される接続端子であり、接続端子２ｂにはＬＮＢ１からのＩＦ信号が伝送されるとともに、外部に接続されたレシーバ３からＳＷ−ＢＯＸ２及びＬＮＢ１の駆動電源としてのＤＣ電流が供給される。即ち、この接続端子２ｂにはＩＦ信号とＤＣ電流が重畳されて与えられる。そこで、ＳＷ−ＢＯＸ２の内部では、ＲＦ（高周波）信号であるＩＦ信号が伝送されるＲＦ信号ラインと、ＤＣ電流が伝送されるＤＣラインとが分離されて伝送処理されている。尚、ＳＷ−ＢＯＸ２の接続端子２ａに接続されている内部回路は図１５に示す回路と同様の構成をしており、分離されたＲＦ信号ラインとＤＣラインとが同様の構成で接続され、ＩＦ信号とＤＣ電流とが合成されて接続端子２ａから出力される。接続端子２ａに接続されている内部回路の説明は同様の構成であるので省略する。

先ず、ＲＦ信号ライン側の構成から説明すると、接続端子２ｂはセラミックのコンデンサ２１を介してインピーダンス整合用のアッテネータ２２の一端に接続され、アッテネータ２２の他端は高周波スイッチ回路２３に接続されている。この高周波スイッチ回路２３は、レシーバ３からの切替制御信号に応じてレシーバ３に接続するＬＮＢ１を切り替えたり、ＬＮＢ１からのＩＦ信号を複数のレシーバ３に供給するように切り替えたりするためのスイッチ回路である。

次に、ＤＣライン側の構成を説明すると、接続端子２ｂはチョークコイル２４の一端に接続され、チョークコイル２４の他端はコンデンサ２５を介してグランドに接続されている。また、チョークコイル２４とコンデンサ２５との接続点から、ＳＷ−ＢＯＸ２の駆動電源とＳＷ−ＢＯＸ２に接続されたＬＮＢ１の駆動電源として外部のレシーバ３から供給されたＤＣ電流が取り出されるとともに、この接続点とグランド間にサージアブソーバ２６が接続されている。

このような構成により、接続端子２ｂには高周波スイッチ回路２３からのＩＦ信号と外部のレシーバ３から供給されたＤＣ電流が重畳することになるが、ＤＣ電流はコンデンサ２１により直流成分がカットされるので、アッテネータ２２及び高周波スイッチ回路２３にこのＤＣ電流が流れることはない。また、チョークコイル２４とコンデンサ２５とで構成されたローパスフィルタにより、直流成分または比較的周波数の低い交流成分のみがＤＣラインに流れ、ＩＦ信号がＤＣラインに漏洩することはない。即ち、ＩＦ信号の伝送損失は発生しない。尚、ＩＦ信号のＲＦ信号ラインからＤＣラインへの漏洩を防ぐ高周波遮断素子として、図１２に示すＬＮＢ１のマイクロストリップライン１５の代わりにチョークコイル２４を使用しているが、その理由を以下に説明する。

上述したように、ＳＷ−ＢＯＸ２にレシーバ３から供給されるＤＣ電流は、ＳＷ−ＢＯＸ２の駆動電源及びＬＮＢ１の駆動電源となっているので、ＳＷ−ＢＯＸ２のＤＣラインに流れるＤＣ電流は、ＳＷ−ＢＯＸ２の駆動電流とＬＮＢ１の駆動電流とを合わせた大きさになる。また、複数のＬＮＢや複数のレシーバが接続された場合は、更にこのＤＣ電流が大きくなる。また、接続されたＬＮＢの電源回路がショートしている場合であっても、ＳＷ−ＢＯＸからショートしているＬＮＢに流れる過電流によりＳＷ−ＢＯＸが破壊されないようにするために、ＬＮＢへの電源供給ライン（ＤＣライン）はそのような過電流に耐えられるように設計されることが望まれている。これらの理由から、ＤＣラインに流すことのできる電流を大きくするために、マイクロストリップライン１５に比して電流容量が大きいチョークコイル２４を使用している。

また、接続端子２ｂに静電気やサージ電流が印加された場合、この静電気やサージ電流をチョークコイル２４及びサージアブソーバ２６を介してグランドへ逃がすことにより内部回路の保護を図っている。

また、入出力コネクタを備える電子制御装置の内部回路を高電圧の静電気から保護する静電気保護装置において、入出力コネクタのケースに、コネクタ端子ピンの各々との間で放電ギャップを形成する先端尖鋭な複数の突起を有する導体を設け、該導体を接地に接続するようにしたものがある（例えば、特許文献１参照）。

また、信号端子と内部回路との間に設けられた半導体装置の静電気保護回路において、ヒューズとコンデンサとを直列に配置したものもある（例えば、特許文献２参照）。

また、第１の電圧が印加される第１の電源端子と、前記第１の電圧よりも低い第２の電圧が印加される第２の電源端子と、前記第１の電圧以下でかつ前記第２の電圧以上の信号電圧が印加される信号端子と、前記第１の電源端子と前記信号端子との間に順方向接続された第１のダイオードと、前記信号端子と前記第２の電源端子との間に順方向接続された第２のダイオードと、前記第１の電源端子と前記信号端子との間に逆方向接続された第３のダイオードと、前記信号端子と前記第２の電源端子との間に逆方向接続された第４のダイオードと、を有し、前記第１、第２の電源端子間に供給される駆動電圧よりも、前記第１、第２のダイオードの各々の順方向降下電圧が高く設定されている静電気保護回路もある（例えば、特許文献３参照）。

また、半導体基板に、その表面に拡散層が形成された溝が形成され、その溝内及び前記半導体基板上に金属層を形成したダイオード素子がある（例えば、特許文献４参照）。

また、同一方向に直列接続されその接続点がスイッチに接続された２個のダイオード、及び前記接続点と入力回路との間に接続された抵抗器を備え、前記２個のダイオードと前記入力回路の電源線が別系統である静電気保護回路もある（例えば、特許文献５参照）。

また、端子と正側電源間に接続されるダイオード、もしくは、端子と負側電源間に接続されるダイオードを有し、さらに正側電源と負側電源間に寄生するダイオードを持つ静電気保護回路において、上記ダイオードの少なくとも１種を、逆方向耐圧の異なる複数のダイオードで構成した静電気保護回路もある（例えば、特許文献６参照）。
実開平１―１０３３００号公報特開２００１―２５７３１１号公報国際公開第ＷＯ００／４４０４９号パンフレット特開平６―２０４４０７号公報特開平４―５３１６１号公報特開昭６３−１０５５１７号公報

しかしながら、図１５に示す従来のＳＷ−ＢＯＸ２は、図１２に示すＬＮＢ１に比して静電気保護の実力が低下するという問題があった。即ち、上述したように、ＤＣラインの電流容量を大きくするためにチョークコイル２４を使用することにより、マイクロストリップライン１５と比較して静電気の周波数成分に対するインピーダンスが大きくなるため、高電圧である静電気が印加された場合は、ＲＦ信号ライン上にある内部回路を構成するトランジスタ等のデバイスにその耐圧を超える電圧が印加されることがあり、これらのデバイスの劣化や破損等が発生することがあるという問題があった。

また、特許文献１に記載の従来技術では、コネクタ端子ピンに高周波信号が与えられた場合には、放電ギャップの静電容量によりこの高周波信号が漏洩し伝送損失が生じるという問題があった。

また、特許文献２に記載の従来技術では、静電気保護回路が有効に動作するのは、静電気保護回路を有する半導体素子が実装前に単体で存在しているときに限られ、半導体素子の実装後は静電気保護回路のヒューズが溶断され、半導体素子の静電気保護機能が失われてしまうという問題があった。

また、特許文献３に記載の従来技術では、信号端子に高周波信号が与えられた場合には、第１〜第４ダイオードの各ダイオードを通じてこの高周波信号が第１、第２電源端子に漏洩し、この高周波信号の伝送損失が生じるという問題があった。

また、特許文献４に記載のダイオード素子は、占有平面積が小さく高集積化が可能なショットキーダイオードであるので、静電気保護回路に用いると、小面積でありながら高速動作が可能な静電気保護回路を形成することができるが、高周波信号回路に用いる場合に、ダイオード素子単体では高周波信号が漏洩し、この高周波信号の伝送損失が生じるという問題があった。

また、特許文献５に記載の従来技術では、入力回路に印加された静電気を逃がすための２個のダイオードが接続される電源であって入力回路とは別系統の電源が必要であり、入力回路の電源としての直流信号と高周波信号とが重畳して与えられる端子に印加される静電気に対しての保護はできないという問題があった。また、高周波信号がダイオードを通じて漏洩し、この高周波信号の伝送損失が生じるという問題もあった。

また、特許文献６に記載の従来技術では、端子に印加された静電気を逃がすためのダイオードが接続される正側電源または負側電源が必要であり、電源としての直流信号と高周波信号とが重畳して与えられる端子に印加される静電気に対しての保護はできないという問題があった。また、高周波信号がダイオードを通じて漏洩し、この高周波信号の伝送損失が生じるという問題もあった。

本発明は、上記の点に鑑み、高周波信号と直流信号とが伝送される信号端子に印加される静電気から前記信号端子に接続された内部回路を保護する静電気保護回路であって、前記直流信号をグランドに流さないようにし、前記高周波信号に伝送損失を生じさせないようにするとともに、前記内部回路を静電気から保護する静電気保護回路及びそれを備えた高周波回路装置を提供することを目的とする。

上記目的を達成するために本発明は、高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、一端が前記信号端子に接続された高周波遮断素子と、カソードが前記高周波遮断素子の他端に接続されアノードがグランドに接続されたダイオードとから成る静電気保護回路にしたことを特徴とする。

このようにすると、前記高周波遮断素子により前記高周波信号の漏洩を防止するとともに、前記ダイオードにより前記直流信号がグランドに流れることを防止し、更に、前記信号端子に印加された静電気を前記高周波断素子とダイオードを介してグランドに逃がすことにより前記内部回路を静電気から保護することができる。

また、本発明は、高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された少なくとも２つのトラップ回路と、前記伝送ラインの前記各トラップ回路との各接続点間に挿入された抵抗とを備え、前記各トラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成る静電気保護回路にしたものである。

このような構成によると、前記各トラップ回路の前記高周波遮断素子により前記高周波信号の漏洩を防止するとともに、前記ダイオードの逆耐圧により前記直流信号がグランドに流れることを防止し、更に、前記信号端子に印加された静電気を前記各トラップ回路の前記高周波断素子とダイオードを介してグランドに逃がすことにより前記内部回路を静電気から保護することができる。また、前記伝送ラインに前記抵抗を挿入することにより、前記ＤＣカットコンデンサに印加される前記静電気による電圧上昇を減衰させることができるので、前記ＤＣカットコンデンサの蓄電を抑制することができる。

また、本発明は、高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された少なくとも２つのトラップ回路と、前記伝送ラインの前記各トラップ回路との各接続点間に挿入されたコンデンサとを備え、前記各トラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成る静電気保護回路にしたものである。

このような構成によると、前記各トラップ回路の前記高周波遮断素子により前記高周波信号の漏洩を防止するとともに、前記ダイオードの逆耐圧により前記直流信号がグランドに流れることを防止し、更に、前記信号端子に印加された静電気を前記各トラップ回路の前記高周波断素子とダイオードを介してグランドに逃がすことにより前記内部回路を静電気から保護することができる。また、前記伝送ラインに前記コンデンサを挿入することにより、前記ＤＣカットコンデンサには直流成分がカットされた電圧が印加されることになり、前記ＤＣカットコンデンサの蓄電を抑制することができるとともに前記高周波信号の伝送損失を低減することができる。

また、本発明は、高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された第１、第２のトラップ回路と、前記伝送ラインの第１、第２のトラップ回路との各接続点間に挿入されたコンデンサとを備え、第１のトラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成り、第２のトラップ回路は前記高周波信号の１／４波長の長さのマイクロストリップラインから成る静電気保護回路にしたものである。

このような構成によると、第１トラップ回路の前記高周波遮断素子と第２トラップ回路のマイクロストリップラインにより前記高周波信号の漏洩を防止するとともに、第１トラップ回路の前記ダイオードの逆耐圧と前記伝送ラインに挿入された前記コンデンサとにより前記直流信号がグランドに流れることを防止し、更に、前記信号端子に印加された静電気を第１トラップ回路の前記高周波断素子とダイオードを介してグランドに逃がすことにより前記内部回路を静電気から保護することができる。また、一端が接地されている第２トラップ回路のマイクロストリップラインを介して前記ＤＣカットコンデンサの電荷を除去することができる。

また、例えば、前記ダイオードがショットキーバリアダイオードであると、前記信号端子に印加された静電気を前記ショットキーバリアダイオードのメタルギャップにより放電させることができる。また、セラミックコンデンサと比較して耐圧が高いので、静電気放電によっても破壊されにくい。

また、例えば、前記高周波遮断素子がインダクタであると、該インダクタと前記ダイオードの容量成分との組み合わせで構成されるローパスフィルタが、前記高周波信号の周波数成分に対しては高インピーダンスとなり、静電気の周波数成分に対しては低インピーダンスとなるので、前記高周波信号の漏洩を防止することができるとともに、前記信号端子に印加された静電気をグランドへ逃がすことができる。

また、例えば、前記高周波遮断素子がマイクロストリップラインであると、該マイクロストリップラインが前記高周波信号の周波数成分に対しては高インピーダンスとなり、静電気の周波数成分に対してはよりいっそう低インピーダンスとなるので、前記高周波信号の漏洩を防止することができるとともに前記信号端子に印加された静電気を低インピーダンスでグランドへ逃がすことができる。

また、例えば、前記マイクロストリップラインの長さが前記信号端子に伝送される高周波信号の１／４波長であると、前記高周波信号の周波数に対してよりいっそう高インピーダンスとなり、前記高周波信号の漏洩をよりいっそう防止することができ、前記高周波信号の伝送損失が生じないようにすることができる。

また、例えば、前記マイクロストリップラインの周辺に、グランドに接続された放電グランドパターンを設けると、前記信号端子に印加された静電気の放電が、前記ダイオードを介しての放電経路のみならず、前記マイクロストリップラインから前記放電グランドパターンへの複数の放電経路を通じて行われることになり、放電効果が向上してよりいっそう静電気から内部回路を保護することができる。

また、例えば、前記静電気保護回路を備えた高周波回路装置にすると、該高周波回路装置が有する信号端子に伝送される高周波信号に伝送損失を生じさせることなく、また同じく前記信号端子に伝送される直流信号がグランドに流れることなく、前記信号端子に印加される静電気から内部回路を保護することのできる高周波回路装置が実現できる。

本発明によれば、高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、一端が前記信号端子に接続された高周波遮断素子と、カソードが前記高周波遮断素子の他端に接続されアノードがグランドに接続されたダイオードとから成る静電気保護回路にしたので、前記高周波遮断素子により高周波信号の漏洩を防止するとともに、前記ダイオードにより前記直流信号がグランドに流れることを防止し、更に、前記信号端子に印加された静電気を前記高周波断素子とダイオードを介してグランドに逃がすことにより前記内部回路を静電気から保護することができる。

また、本発明によれば、高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された少なくとも２つのトラップ回路と、前記伝送ラインの前記各トラップ回路との各接続点間に挿入された抵抗とを備え、前記各トラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成る静電気保護回路にしたので、静電気保護の実力をよりいっそう高めるとともに、繰り返し静電気が印加された場合であっても、前記ＤＣカットコンデンサの蓄電を抑制して前記ＤＣカットコンデンサの劣化を防止することができる。

また、本発明によれば、高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された少なくとも２つのトラップ回路と、前記伝送ラインの前記各トラップ回路との各接続点間に挿入されたコンデンサとを備え、前記各トラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成る静電気保護回路にしたので、前記高周波信号の伝送損失を低減するとともに静電気保護の実力をよりいっそう高め、繰り返し静電気が印加された場合であっても、前記ＤＣカットコンデンサの蓄電を抑制して前記ＤＣカットコンデンサの劣化を防止することができる。

また、本発明によれば、高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された第１、第２のトラップ回路と、前記伝送ラインの第１、第２のトラップ回路との各接続点間に挿入されたコンデンサとを備え、第１のトラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成り、第２のトラップ回路は前記高周波信号の１／４波長の長さのマイクロストリップラインから成る静電気保護回路にしたので、静電気保護の実力をよりいっそう高めるとともに、第２トラップ回路のマイクロストリップラインを介して前記ＤＣカットコンデンサの電荷を除去することにより、繰り返し静電気が印加された場合であっても、前記ＤＣカットコンデンサに蓄電されることがなくなり前記ＤＣカットコンデンサの劣化を防止することができる。

以下に、本発明の実施形態を図面を参照して説明する。図１は、本発明の第１実施形態の静電気保護回路を示す回路図である。図１において、４０はＲＦ（高周波）信号とＤＣ（直流）信号とが伝送される信号端子を示し、４１は信号端子４０に接続された内部回路を示す。尚、信号端子４０は、図１５に示したＳＷ−ＢＯＸ２の接続端子２ｂに相当し、内部回路４１は、図１５に示したＳＷ−ＢＯＸ２の接続端子２ｂに接続されたコンデンサ２１、アッテネータ２２、高周波スイッチ回路２３、チョークコイル２４、コンデンサ２５、サージアブソーバ２６から成る回路に相当するものである。また、３０は静電気保護回路を示し、静電気保護回路３０は、インダクタ３１（高周波遮断素子）とショットキーバリアダイオード（ダイオード）３２とから構成されている。インダクタ３１は、その一端が信号端子４０に接続され、他端がショットキーバリアダイオード３２のカソードに接続されている。そして、ショットキーバリアダイオード３２のアノードはグランドに接続されている。

このような構成の図１に示す静電気保護回路３０は、インダクタ３１とショットキーバリアダイオード３２の静電容量との組み合わせによるＬＣフィルタが信号端子４０に印加されるＲＦ信号の漏洩を防ぐとともに、ショットキーバリアダイオード３２の逆耐圧で、信号端子４０に供給されるＤＣ信号がグランドに流れることを防止している。また、信号端子４０に外部より印加される静電気に対しては、ショットキーバリアダイオード３２のメタルギャップの放電作用により静電気をグランドに放電して内部回路４１を保護している。

図５は、ショットキーバリアダイオード３２の内部構造を説明するための模式図である。ショットキーバリアダイオードは金属と半導体との接合で生じる障壁を利用したダイオードであり、図２に示すように、金属であるアノード３２ａとＮ型半導体であるカソード３２ｂを接合させた構造をしており、その接合部にはメタルギャップが存在する。そして、アノード３２ａに静電気が印加された場合は、このメタルギャップにより放電が発生する。ＤＣ成分のカット用にセラミックコンデンサを使用する場合もあるが、ショットキーバリアダイオードはセラミックコンデンサよりも耐圧が高いので、静電気放電によっても破壊されにくいという長所がある。

図２は、本発明の第２実施形態の静電気保護回路を示す回路図である。図２において、図１と同一の部分には同一の符号を付し、その説明を省略する。図２に示す静電気保護回路３０が、図１に示す静電気保護回路３０と相違する点は、インダクタ３１の代わりに信号端子４０に印加されるＲＦ信号の１／４波長の長さのマイクロストリップライン（高周波遮断素子）３３が用いられている点である。マイクロストリップライン３３は、その一端が信号端子４０に接続され、他端がショットキーバリアダイオード３２のカソードに接続されている。そして、ショットキーバリアダイオード３２のアノードはグランドに接続されている。

このような構成の図２に示す静電気保護回路３０は、ＲＦ信号の１／４波長の長さのマイクロストリップライン３３がＲＦ信号の周波数成分に対して高インピーダンスとなるので、信号端子４０に印加されるＲＦ信号の漏洩を防ぐとともに、ショットキーバリアダイオード３２の逆耐圧で、信号端子４０に印加されるＤＣ信号がグランドに流れることを防止している。また、信号端子４０に印加される静電気に対しては、ショットキーバリアダイオード３２のメタルギャップの放電作用により静電気をグランドに放電して内部回路４１を保護している。このとき、マイクロストリップライン３３は静電気の周波数成分に対しては低インピーダンスの導体となっているので、内部回路４１に高電圧が印加されることがなくなる。

図３は、本発明の第３実施形態の静電気保護回路を示す回路図である。図３において、図２と同一の部分には同一の符号を付し、その説明を省略する。図３に示す静電気保護回路３０が、図２に示す静電気保護回路３０と相違する点は、マイクロストリップライン３３の周辺にグランドに接続された放電グランドパターン３４が設けられている点である。このようにすると、信号端子４０に印加された静電気のグランドへの放電が、ショットキーバリアダイオード３２のメタルギャップのみならず、マイクロストリップライン３３から放電グランドパターン３４への複数の放電経路を通じて行われることになり、放電効果が向上してよりいっそう静電気から内部回路４１を保護することができる。

図４は、図２に示す静電気保護回路３０を備えたＳＷ−ＢＯＸ（高周波回路装置）の内部回路を示す回路図である。図４において、図１５と同一の部分には同一の符号を付し、その説明を省略する。図４に示すＳＷ−ＢＯＸ２が、図１５に示す従来のＳＷ−ＢＯＸ２と相違する点は、接続端子２ｂに静電気保護回路３０が設けられている点である。静電気保護回路３０を構成するマイクロストリップライン３３は、その一端が接続端子２ｂに接続され、他端がショットキーバリアダイオード３２のカソードに接続されている。そして、ショットキーバリアダイオード３２のアノードはグランドに接続されている。尚、マイクロストリップライン３３の長さは、接続端子２ｂからＲＦ信号ラインを伝送されるＲＦ信号の１／４波長である。

このような構成の図４に示すＳＷ−ＢＯＸ２は、ＲＦ信号の１／４波長の長さのマイクロストリップライン３３がＲＦ信号に対して高インピーダンスとなるので、接続端子２ｂからＲＦ信号ラインを伝送されるＲＦ信号の漏洩を防ぐとともに、ショットキーバリアダイオード３２の逆耐圧で、接続端子２ｂに与えられる駆動電源としてのＤＣ電流がグランドに流れることを防止している。また、接続端子２ｂに印加される静電気に対しては、ショットキーバリアダイオード３２のメタルギャップの放電作用により静電気をグランドに放電して内部回路を保護している。このとき、マイクロストリップライン３３は静電気の周波数成分に対しては低インピーダンスの導体となるので、内部回路に高電圧が印加されることがなくなる。

また、静電気試験として、図４に示すＳＷ−ＢＯＸ２の接続端子２ｂと、図１５に示すＳＷ−ＢＯＸ２の接続端子２ｂのそれぞれに２０ｋＶの静電気を印加して比較する試験を行ったところ、図１５に示すＳＷ−ＢＯＸ２は内部回路に静電気による高電圧が印加され、セラミックのコンデンサ２１にチップクラックの発生や、高周波スイッチ回路を構成するトランジスタ等が静電破壊されたのに対し、図４に示すＳＷ−ＢＯＸ２は、静電気保護回路３０が有効に働き、内部回路に高電圧が印加されることがなく、内部回路の破損等は発生しなかった。

また、このように、図４に示す回路構成における気中放電試験では、±２０ｋＶの回路保護が実現できたが、静電気の印加を連続的に繰り返すと、図４に示す直流成分カット用のコンデンサ２１の蓄電が起こり、コンデンサ２１の劣化が進むということがあった。そこで、静電気印加に対する回路保護の実力を更にアップするとともに、繰り返しの静電気印加によるコンデンサ２１の蓄電を抑制または除去して、コンデンサ２１の劣化を防止することのできる静電気保護回路を以下に説明する。

図６は、本発明の第４実施形態の静電気保護回路を図４に示すＳＷ−ＢＯＸ２に取り付けた状態で示す回路図である。図６において、図４と同一の部分には同一の符号を付し、、ＲＦ信号ライン側のコンデンサ２１以降の回路、及びＤＣライン側の回路の記載は省略している。

図６に示す静電気保護回路３０は、２つのトラップ回路３５ａ、３５ｂと抵抗３６から構成されている。トラップ回路３５ａはインダクタ３８ａとショットキーバリアダイオード３９ａから成り、インダクタ３８ａの一端は接続端子２ｂに接続され、他端はショットキーバリアダイオード３９ａのカソードに接続されている。そして、ショットキーバリアダイオード３９ａのアノードはグランドに接続されている。また、トラップ回路３５ｂはインダクタ３８ｂとショットキーバリアダイオード３９ｂから成り、インダクタ３８ｂの一端はコンデンサ２１に接続されるとともに抵抗３６を介して接続端子２ｂに接続され、他端はショットキーバリアダイオード３９ｂのカソードに接続されている。そして、ショットキーバリアダイオード３９ｂのアノードはグランドに接続されている。

このような構成の図６に示す静電気保護回路３０は、インダクタ３８ａとショットキーバリアダイオード３９ａの静電容量との組み合わせによるＬＣフィルタがＲＦ信号ラインに伝送されるＲＦ信号のグランドへの漏洩を防ぐとともに、ショットキーバリアダイオード３９ａの逆耐圧で、接続端子２ｂに供給されるＤＣ信号がグランドに流れることを防止している。また、同様に、インダクタ３８ｂとショットキーバリアダイオード３９ｂの静電容量との組み合わせによるＬＣフィルタが、ＲＦ信号ラインに伝送されるＲＦ信号のグランドへの漏洩を防ぐとともに、ショットキーバリアダイオード３９ｂの逆耐圧で、接続端子２ｂに供給されるＤＣ信号がグランドに流れることを防止している。

また、接続端子２ｂに外部より印加される静電気に対しては、ショットキーバリアダイオード３８ａのメタルギャップの放電作用によりこの静電気をグランドに放電することにより内部回路を保護する。更に、この静電気は、抵抗３６で減衰された後、ショットキーバリアダイオード３９ｂのメタルギャップの放電作用によってもグランドに放電される。そして、コンデンサ２１には抵抗３６により電圧上昇が減衰された電圧が与えられることになるので、コンデンサ２１の蓄電が抑制される。

このような構成にすることにより、静電気印加に対する回路保護の実力が更にアップされる。また、繰り返しの静電気印加が行われた場合であっても、コンデンサ２１の蓄電が抑制されるので、コンデンサ２１の劣化を防止することができる。

図７は、本発明の第５実施形態の静電気保護回路を示す回路図である。図７において、図６と同一の部分には同一の符号を付し、その説明を省略する。図７に示す静電気保護回路３０が、図６に示す静電気保護回路３０と相違する点は、接続端子２ｂに外部より印加される静電気によりコンデンサ２１に蓄電されることを防止するために、抵抗３６の代わりにコンデンサ３７が挿入されている点である。

このような構成の図７に示す静電気保護回路３０は、接続端子２ｂに外部より印加される静電気に対して、ショットキーバリアダイオード３８ａのメタルギャップの放電作用によりこの静電気をグランドに放電することにより内部回路を保護する。更に、この静電気は、コンデンサ３７を通過した後、ショットキーバリアダイオード３９ｂのメタルギャップの放電作用によってもグランドに放電される。そして、コンデンサ２１にはコンデンサ３７により直流成分がカットされた電圧が与えられることになるので、コンデンサ２１の蓄電が抑制される。

従って、このようにしても、静電気印加に対する回路保護の実力が更にアップされるとともに、繰り返しの静電気印加が行われた場合であっても、コンデンサ２１の蓄電が抑制されるので、コンデンサ２１の劣化を防止することができる。更に、ＲＦ信号ラインに伝送されるＲＦ信号の伝送損失を低減することができる。

図８は、本発明の第６実施形態の静電気保護回路を示す回路図である。図８において、図６と同一の部分には同一の符号を付し、その説明を省略する。図８に示す静電気保護回路３０が図６に示す静電気保護回路３０と相違する点は、インダクタ３８ａの代わりにマイクロストリップライン４２ａでトラップ回路３５ａが構成されている点と、インダクタ３８ｂの代わりにマイクロストリップライン４２ｂでトラップ回路３５ｂが構成されている点である。マイクロストリップライン４２ａ、４２ｂはいずれもＲＦ信号ラインに伝送されるＲＦ信号の１／４波長の長さである。

このような構成の図８に示す静電気保護回路３０は、ＲＦ信号の１／４波長の長さのマイクロストリップライン４２ａ、４２ｂがこのＲＦ信号に対して高インピーダンスとなるので、ＲＦ信号ラインを伝送されるＲＦ信号のグランドへの漏洩を防ぐとともに、ショットキーバリアダイオード３８ａ、３９ｂの逆耐圧で、接続端子２ｂに与えられる駆動電源としてのＤＣ電流がグランドに流れることを防止している。

また、接続端子２ｂに印加される静電気に対しては、ショットキーバリアダイオード３８ａ、３９ｂのメタルギャップの放電作用によりこの静電気をグランドに放電して内部回路を保護している。このとき、マイクロストリップライン４２ａ、４２ｂは静電気の周波数成分に対しては低インピーダンスの導体となるので、内部回路に高電圧が印加されることがなくなる。また、コンデンサ２１には抵抗３６により電圧上昇が減衰された電圧が与えられることになるので、コンデンサ２１への蓄電が抑制される。

このようにすることにより、静電気印加に対する回路保護の実力が更にアップされるとともに、繰り返しの静電気印加が行われた場合であっても、コンデンサ２１の蓄電を抑制してコンデンサ２１の劣化を防止することができる。

図９は、本発明の第７実施形態の静電気保護回路を示す回路図である。図９において、図８と同一の部分には同一の符号を付し、その説明を省略する。図９に示す静電気保護回路３０が、図８に示す静電気保護回路３０と相違する点は、接続端子２ｂに外部より印加される静電気による電圧上昇を減衰するために、抵抗３６の代わりにコンデンサ３７が挿入されている点である。

このような構成の図９に示す静電気保護回路３０は、接続端子２ｂに静電気が印加された場合に、コンデンサ２１にはコンデンサ３７により直流成分がカットされた電圧が与えられることになるので、コンデンサ２１の蓄電が抑制される。従って、このようにしても、静電気印加に対する回路保護の実力が更にアップされるとともに、繰り返しの静電気印加が行われた場合であっても、コンデンサ２１の蓄電を抑制してコンデンサ２１の劣化を防止することができる。更に、ＲＦ信号の伝送損失を低減することができる。

尚、図６〜図９に示す静電気保護回路３０は、２つのトラップ回路３５ａ、３５ｂを有する構成であるが、静電気保護の実力を更にアップするために、同様のトラップ回路を更に追加した構成の静電気保護回路にすることも可能である。また、図８、図９に示す静電気保護回路３０のマイクロストリップライン４２ａ、４２ｂの周辺に図３に示すような放電グランドパターン３４を設けても良い。

図１０は、本発明の第８実施形態の静電気保護回路を示す回路図である。図１０において、図９と同一の部分には同一の符号を付し、その説明を省略する。図１０に示す静電気保護回路３０が、図９に示す静電気保護回路３０と相違する点は、トラップ回路３５ｂがＲＦ信号の１／４波長の長さのマイクロストリップライン４３のみで構成されている点である。

このような構成の図１０に示す静電気保護回路３０は、マイクロストリップライン４３がＲＦ信号に対して高インピーダンスとなるので、ＲＦ信号ラインを伝送されるＲＦ信号の漏洩を防ぐとともに、ショットキーバリアダイオード３８ａの逆耐圧とコンデンサ３７とで、接続端子２ｂに与えられる駆動電源としてのＤＣ電流がグランドに流れることを防止している。

また、接続端子２ｂに印加される静電気に対しては、ショットキーバリアダイオード３８ａのメタルギャップの放電作用、及び、コンデンサ３７、マイクロストリップライン４３の経路で静電気をグランドに放電して内部回路を保護している。このとき、マイクロストリップライン４２ａ、４３は静電気の周波数成分に対しては低インピーダンスの導体となるので、内部回路に高電圧が印加されることがなくなる。また、コンデンサ３７とコンデンサ２１の電荷は片方が接地されたマイクロストリップライン４３によって除去されるので、繰り返し静電気が印加された場合であっても、コンデンサ３７、コンデンサ２１は蓄電されることがなく、コンデンサ３７、コンデンサ２１の劣化が進むことを防止することができる。

尚、図１０に示す静電気保護回路３０のマイクロストリップライン４２ａ及び／またはマイクロストリップライン４３の周辺に、図３に示すような放電グランドパターン３４を設けても良い。

以上説明した実施形態のような静電気保護回路３０は、ＳＷ−ＢＯＸ２が備える全ての接続端子２ａ、２ｂに設ける必要がある。これは、静電気が接続端子２ａ、２ｂに印加されることによって劣化や破損の生じる可能性があるデバイスは、ＲＦ信号ライン上のＤＣ成分カット用のセラミックコンデンサ２１や高周波スイッチ回路を構成するトランジスタ等であるので、各接続端子２ａ、２ｂと内部回路との接続近辺に静電気保護回路３０を設けなければ保護効果が少なくなるからである。例えば、ＳＷ−ＢＯＸ２の実際の基板ではマイクロストリップラインで構成された回路パターンにＲＦ信号が伝送されるため、この回路パターンとハンダ付けにより接続された各端子芯線の近辺に静電気保護回路３０を設ける必要がある。

以上説明したように、図１〜図３に示す静電気保護回路３０は、信号端子４０に伝送される高周波信号の漏洩を防ぐとともに、信号端子４０に供給されるＤＣ信号がグランドに流れることを防ぐことができ、更に、信号端子４０に外部から印加される静電気をグランドに逃がすことにより信号端子４０に接続された内部回路４１を構成するデバイスの劣化や破損等を防止することができる。

また、接続端子２ｂに静電気保護回路３０を備えた図４に示すＳＷ−ＢＯＸ２は、接続端子２ｂに伝送されるＲＦ信号に伝送損失を生じさせることなく、また、接続端子２ｂに供給されるＤＣ電流をグランドに流すこともなく、接続端子２ｂに印加される静電気を低インピーダンスでグランドへ逃がすことができるので、静電気によって内部回路に高電圧が印加されることが無くなり、内部回路を構成するデバイス等の劣化や破損が生じることが無くなる。即ち、静電気から内部回路を保護することができる。

また、図４に示す静電気保護回路３０を、図６〜図１０に示すような静電気保護回路３０にすると、接続端子２ｂに伝送される高周波信号の漏洩を防ぐとともに、接続端子２ｂに供給されるＤＣ信号がグランドに流れることを防ぐことができ、更に、接続端子２ｂに外部から印加される静電気をグランドに逃がすことにより接続端子２ｂに接続された内部回路４１を構成するデバイスの劣化や破損等をよりいっそう防止することができる。更に、繰り返し静電気が印加された場合であっても、内部回路であるＤＣカット用のコンデンサ２１の蓄電が抑制または除去できるので、コンデンサ２１の劣化が進むことを防止できる。

尚、以上の説明は、本発明の実施形態の静電気保護回路を備えた装置としてＳＷ−ＢＯＸを例に説明したが、本発明の実施形態の静電気保護回路はＳＷ−ＢＯＸに限らず、ＬＮＢやレシーバ等、高周波信号を扱う他の高周波回路装置にも適用できる。また、本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において各部の構成等を適宜に変更して実施することも可能である。

は、本発明の第１実施形態の静電気保護回路を示す回路図である。は、本発明の第２実施形態の静電気保護回路を示す回路図である。は、本発明の第３実施形態の静電気保護回路を示す回路図である。は、図２に示す静電気保護回路を備えたＳＷ−ＢＯＸの内部回路を示す回路図である。は、ショットキーバリアダイオードの内部構造を説明するための模式図である。は、本発明の第４実施形態の静電気保護回路を示す回路図である。は、本発明の第５実施形態の静電気保護回路を示す回路図である。は、本発明の第６実施形態の静電気保護回路を示す回路図である。は、本発明の第７実施形態の静電気保護回路を示す回路図である。は、本発明の第８実施形態の静電気保護回路を示す回路図である。は、一般的なＬＮＢ、ＳＷ−ＢＯＸの外観、及び、ＬＮＢとレシーバとの接続を示す外観図である。は、従来のＬＮＢの内部回路を示す回路図である。は、ＬＮＢとＳＷ−ＢＯＸとレシーバとの接続を示す外観図である。は、ＬＮＢとＳＷ−ＢＯＸとレシーバとの他の接続を示す外観図である。は、従来のＳＷ−ＢＯＸの内部回路を示す回路図である。

符号の説明

１低雑音ダウンコンバータ（ＬＮＢ、高周波回路装置）
１ａ、３ａ信号端子
２ＩＦ信号切替ＳＷユニット（ＳＷ−ＢＯＸ、高周波回路装置）
２ａ、２ｂ接続端子（信号端子）
３レシーバ（高周波回路装置）
４、４ａ、４ｂケーブル
１１、１３、１６、２５コンデンサ
１２、２２アッテネータ
１４ＲＦアンプ部
１５マイクロストリップライン
１７、２６サージアブソーバ
２１コンデンサ（ＤＣカットコンデンサ）
２３高周波スイッチ回路
２４チョークコイル
３０静電気保護回路
３１、３８ａ、３８ｂインダクタ（高周波遮断素子）
３２、３９ａ、３９ｂショットキーバリアダイオード（ダイオード）
３２ａアノード
３２ｂカソード
３３、４２ａ、４２ｂマイクロストリップライン（高周波遮断素子）
３４放電グランドパターン
３５ａ、３５ｂトラップ回路
３６抵抗
３７コンデンサ
４０信号端子
４１内部回路
４３マイクロストリップライン

Claims

高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、
一端が前記信号端子に接続された高周波遮断素子と、
カソードが前記高周波遮断素子の他端に接続されアノードがグランドに接続されたダイオードと、
から成ることを特徴とする静電気保護回路。
高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、
前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された少なくとも２つのトラップ回路と、
前記伝送ラインの前記各トラップ回路との各接続点間に挿入された抵抗と、
を備え、前記各トラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成ることを特徴とする静電気保護回路。
高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、
前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された少なくとも２つのトラップ回路と、
前記伝送ラインの前記各トラップ回路との各接続点間に挿入されたコンデンサと、
を備え、前記各トラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成ることを特徴とする静電気保護回路。
高周波信号と直流信号とが重畳されて伝送される信号端子に静電気が印加されたときに、前記信号端子に接続されている内部回路を前記静電気から保護する静電気保護回路であって、
前記直流信号を遮断するためのＤＣカットコンデンサと前記信号端子との間の伝送ラインとグランド間に並列に接続された第１、第２のトラップ回路と、
前記伝送ラインの第１、第２のトラップ回路との各接続点間に挿入されたコンデンサと、
を備え、第１のトラップ回路は高周波遮断素子と逆方向のダイオードとが直列に接続されて成り、第２のトラップ回路は前記高周波信号の１／４波長の長さのマイクロストリップラインから成ることを特徴とする静電気保護回路。
前記ダイオードが、ショットキーバリアダイオードであることを特徴とする請求項１〜請求項４のいずれかに記載の静電気保護回路。
前記高周波遮断素子が、インダクタであることを特徴とする請求項１〜請求項５のいずれかに記載の静電気保護回路。
前記高周波遮断素子が、マイクロストリップラインであることを特徴とする請求項１〜請求項５のいずれかに記載の静電気保護回路。
前記マイクロストリップラインの長さが、前記信号端子に伝送される高周波信号の１／４波長であることを特徴とする請求項７に記載の静電気保護回路。
前記マイクロストリップラインの周辺に、グランドに接続された放電グランドパターンを設けたことを特徴とする請求項７または請求項８に記載の静電気保護回路。
請求項１〜請求項９のいずれかに記載の静電気保護回路を備えたことを特徴とする高周波回路装置。