JP2005116858A

JP2005116858A - Semiconductor electronic device and method for manufacturing semiconductor electronic device

Info

Publication number: JP2005116858A
Application number: JP2003350469A
Authority: JP
Inventors: Akinobu Nakai; 昭暢中井; Kiyoteru Yoshida; 清輝吉田
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2003-10-09
Filing date: 2003-10-09
Publication date: 2005-04-28

Abstract

【課題】電極のコンタクト層を選択成長により形成しない半導体電子デバイスについて、電極のコンタクト抵抗の小さいものを提供することを目的とする。
【解決手段】少なくとも窒化物系化合物半導体層と電極を有する半導体電子デバイスにおいて、前記窒化物系半導体層の少なくとも表面の一部を含む領域は不純物が添加されバンドギャップエネルギーが前記領域以外の該窒化物系半導体層のバンドギャップエネルギーよりも小さくなっており、かつ前記電極は該領域に接する状態であることを特徴とする半導体電子デバイス。また、窒化物系化合物半導体層はＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）、不純物はＩｎ，Ａｓ，Ｐ，Ｓｂのうち少なくとも一種類を含むことを特徴とする。
【選択図】図１PROBLEM TO BE SOLVED: To provide a semiconductor electronic device in which an electrode contact layer is not formed by selective growth and having a low electrode contact resistance.
In a semiconductor electronic device having at least a nitride-based compound semiconductor layer and an electrode, an impurity is added to a region including at least a part of the surface of the nitride-based semiconductor layer, and a band gap energy of the nitride other than the region is increased. A semiconductor electronic device characterized in that it is smaller than the band gap energy of a physical semiconductor layer, and the electrode is in contact with the region. The nitride-based compound semiconductor layer includes Al _x Ga _1-x N (0 ≦ x <1), and the impurity includes at least one of In, As, P, and Sb.
[Selection] Figure 1

Description

本発明は窒化物系化合物半導体を用いた半導体電子デバイスとその製造方法に関し、特に電極のコンタクト抵抗が低い窒化物系化合物半導体を用いた半導体電子デバイス及びその製造方法に関するものである。 The present invention relates to a semiconductor electronic device using a nitride compound semiconductor and a manufacturing method thereof, and more particularly to a semiconductor electronic device using a nitride compound semiconductor having a low contact resistance of an electrode and a manufacturing method thereof.

ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＩｎＧａＮなどの窒化物系化合物半導体材料は、例えばＧａＡｓ系の材料に比べてそのバンドギャップエネルギーが大きく、しかも耐熱温度が高く高温動作に優れているので、これらの材料、とくにＧａＮを用いて高移動度トランジスタ（ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）のような電界効果トランジスタ（ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｏｔｏｒ：ＦＥＴ）といった窒化物系化合物半導体を用いた半導体電子デバイスの開発研究が進められている。 Nitride compound semiconductor materials such as GaN, InGaN, AlGaN, and AlInGaN have large band gap energy compared to, for example, GaAs materials, and have high heat resistance and excellent high temperature operation. Research and development of a semiconductor electronic device using a nitride-based compound semiconductor such as a field effect transistor (Field Effect Transistor: FET) such as a high mobility transistor (HEMT) using GaN has been advanced.

ここで、窒化物系化合物半導体を用いたＨＥＭＴ構造の一例を図４に示す。このＨＥＭＴ構造においては、例えばサファイア基板のような半絶縁性基板１の上に、例えばＧａＮから成るバッファ層２、アンドープＧａＮ層３、および前記アンドープＧａＮ層３に比べればはるかに薄い例えばアンドープＡｌＧａＮ層４を順次積層して成る層構造（ヘテロ接合構造）が形成されている。そして、アンドープＡｌＧａＮ層４の上には、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。 Here, FIG. 4 shows an example of a HEMT structure using a nitride compound semiconductor. In this HEMT structure, on a semi-insulating substrate 1 such as a sapphire substrate, for example, a buffer layer 2 made of GaN, an undoped GaN layer 3, and an undoped AlGaN layer much thinner than the undoped GaN layer 3, for example. A layer structure (heterojunction structure) is formed by sequentially stacking 4 layers. On the undoped AlGaN layer 4, a source electrode S, a gate electrode G, and a drain electrode D are arranged in a plane.

その場合、ゲート電極Ｇは、アンドープＡｌＧａＮ層４の上に直接形成されるが、ソース電極Ｓとドレイン電極Ｄは、一般に、アンドープＡｌＧａＮ層４の表面のうち、これらの電極を形成する領域に、一旦、例えばｎ型不純物であるＳｉが高濃度でドーピングされてなるｎ−ＡｌＧａＮのコンタクト層５を形成し、このコンタクト層５の上に配置される。その理由は、これら電極とアンドープＡｌＧａＮ層４の間のコンタクト抵抗を低くして動作時のオン抵抗を下げて大電流動作を実現させるためである。なお、このコンタクト抵抗は、コンタクト層５のバンドギャップエネルギーが小さいほど低くなるので、ｎ−ＡｌＧａＮのコンタクト層５とする代わりによりバンドギャップエネルギーの小さいｎ−ＩｎＧａＮのコンタクト層５とする場合もある。 In that case, the gate electrode G is formed directly on the undoped AlGaN layer 4, but the source electrode S and the drain electrode D are generally formed in the region of the surface of the undoped AlGaN layer 4 where these electrodes are formed. Once, for example, an n-AlGaN contact layer 5 doped with high concentration of Si, which is an n-type impurity, is formed and disposed on the contact layer 5. This is because the contact resistance between these electrodes and the undoped AlGaN layer 4 is lowered to lower the on-resistance during operation, thereby realizing a large current operation. Since the contact resistance is lower as the band gap energy of the contact layer 5 is smaller, an n-InGaN contact layer 5 having a lower band gap energy may be used instead of the n-AlGaN contact layer 5.

図４で示したＨＥＭＴ構造の場合、アンドープＧａＮ層３のバンドギャップエネルギーはアンドープＡｌＧａＮ層４のバンドギャップエネルギーよりも小さい。そして、アンドープＧａＮ層３は２元結晶であるが、アンドープＡｌＧａＮ層４はＡｌＮとＧａＮの混晶になっている。そのため、両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層６が形成される。 In the case of the HEMT structure shown in FIG. 4, the band gap energy of the undoped GaN layer 3 is smaller than the band gap energy of the undoped AlGaN layer 4. The undoped GaN layer 3 is a binary crystal, but the undoped AlGaN layer 4 is a mixed crystal of AlN and GaN. Therefore, a piezo electric field is generated at the heterojunction interface between the two layers due to the piezoelectric effect based on crystal distortion, and the two-dimensional electron gas layer 6 is formed immediately below the junction interface between the two layers.

このＨＥＭＴ構造において、アンドープＡｌＧａＮ層４は電子の供給層として機能し、アンドープＧａＮ層３に電子を供給する。そして、ソース電極Ｓとドレイン電極Ｄを作動すると、供給された電子は２次元電子ガス層６の働きで高速移動してドレイン電極Ｄへと走行していく。このとき、ゲート電極Ｇに電圧印加を行って、当該ゲート電極Ｇの直下に所望厚みの空乏層を発生させることにより、ソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御を行なう。 In this HEMT structure, the undoped AlGaN layer 4 functions as an electron supply layer and supplies electrons to the undoped GaN layer 3. When the source electrode S and the drain electrode D are operated, the supplied electrons move at a high speed by the action of the two-dimensional electron gas layer 6 and travel to the drain electrode D. At this time, a voltage is applied to the gate electrode G to generate a depletion layer having a desired thickness immediately below the gate electrode G, thereby controlling electrons traveling between the source electrode S and the drain electrode D.

ここで、コンタクト層５は、アンドープＡｌＧａＮ層４を形成した後、通常、選択成長によって形成されているが、仮にこの選択成長を行うことなく、動作時のオン抵抗が低下するＨＥＭＴ構造を製造することができれば、その工業的なメリットは大きくなる。 Here, the contact layer 5 is usually formed by selective growth after the undoped AlGaN layer 4 is formed, but without performing this selective growth, a HEMT structure in which the on-resistance during operation is reduced is manufactured. If it can, the industrial merit will increase.

そこで、図１において（符号１〜７は図４の符号と同一なので説明を省略）、アンドープＡｌＧａＮ層４を形成した後、ソース電極Ｓとドレイン電極Ｄが形成される領域の窒化物系化合物半導体層（ここでは符号８で示したコンタクト領域の半導体層）にＳｉ、Ｔｅ、Ｓｅ、Ｇｅ等のｎ型不純物のイオンのインプランテーションを行なう方法が採用されている。電極が形成される領域の窒化物系化合物半導体層にイオンインプランテーションを行うことにより、コンタクト層を再成長させることなく、その領域に電極を形成することができる。 Therefore, in FIG. 1 (reference numerals 1 to 7 are the same as those in FIG. 4, description thereof is omitted). After forming the undoped AlGaN layer 4, the nitride compound semiconductor in the region where the source electrode S and drain electrode D are formed A method of implanting ions of n-type impurities such as Si, Te, Se, Ge, etc. is adopted for the layer (here, the semiconductor layer of the contact region indicated by reference numeral 8). By performing ion implantation on the nitride-based compound semiconductor layer in the region where the electrode is to be formed, the electrode can be formed in that region without re-growing the contact layer.

しかし、イオンインプランテーションにより、窒化物系化合物半導体層のｎ型化を行う方法では、ｎ型不純物の多くが窒化物系化合物半導体層のＮの空孔といった結晶欠陥に取り込まれてしまい、ｎ型化に寄与するｎ型不純物が少なくなってしまうという問題がある。そのため、非特許文献１に記載されているように、ｎ型不純物のイオンインプランテーションを行なう際に、Ｎのイオンを同時に打ち込み、Ｎの空孔に取り込まれるｎ型不純物を少なくする方法も提案されている。 However, in the method of making the nitride compound semiconductor layer n-type by ion implantation, most of the n-type impurities are taken into crystal defects such as N vacancies in the nitride compound semiconductor layer, and the n-type There is a problem in that n-type impurities that contribute to the reduction of the structure are reduced. Therefore, as described in Non-Patent Document 1, when performing ion implantation of n-type impurities, a method of simultaneously implanting N ions and reducing n-type impurities taken into N vacancies has also been proposed. ing.

ＹｏｓｈｉｔａｋａＮａｋａｎｏ，ＴａｋａｈａｓｈｉＪｉｍｂｏｅｔａｌ．”Ｃｏ−ｉｍｐｌａｎｔａｔｉｏｎｏｆＳｉ＋ＮｉｎｔｏＧａＮｆｏｒｎ−ｔｙｐｅｄｏｐｉｎｇ” : ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｖｏｌ．９２，Ｎｏ．７，ｐｐ．３８１５−３８１９（２００２）Yoshitaka Nakano, Takahashi Jimbo et al. "Co-implantation of Si + N into GaN for n-type doping": Journal of Applied Physics, Vol. 92, no. 7, pp. 3815-3819 (2002)

しかしながら、Ｓｉ、Ｔｅ、Ｓｅ、Ｇｅ等のｎ型不純物イオンのみのイオンインプランテーションを行なう方法、及び、非特許文献１に記載されたような方法では、コンタクト領域８の半導体材料のバンドギャップエネルギーが大きい場合は、電極のコンタクト抵抗が大きくなってしまうという問題があった。 However, in the method of performing ion implantation using only n-type impurity ions such as Si, Te, Se, and Ge, and the method described in Non-Patent Document 1, the band gap energy of the semiconductor material in the contact region 8 is low. If it is large, there is a problem that the contact resistance of the electrode increases.

そこで、本発明の目的は、電極のコンタクト層を選択成長により形成しない半導体電子デバイス及び半導体電子デバイスの製造方法において、電極のコンタクト抵抗が小さいものを提供することを目的とする。 SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor electronic device in which an electrode contact layer is not formed by selective growth, and a method for manufacturing a semiconductor electronic device, which has a low electrode contact resistance.

本発明は、請求項１〜請求項３の発明からなる。
請求項１に係る半導体電子デバイスは、少なくとも窒化物系化合物半導体層と電極を有する半導体電子デバイスにおいて、前記窒化物系半導体層の少なくとも表面の一部を含む領域は不純物が添加されバンドギャップエネルギーが前記領域以外の該窒化物系半導体層のバンドギャップエネルギーよりも小さくなっており、かつ前記電極は該領域に接する状態であることを特徴とする。 The present invention comprises the inventions of claims 1 to 3.
The semiconductor electronic device according to claim 1 is a semiconductor electronic device having at least a nitride-based compound semiconductor layer and an electrode, wherein an impurity is added to a region including at least a part of the surface of the nitride-based semiconductor layer and a band gap energy is increased. It is smaller than the band gap energy of the nitride-based semiconductor layer other than the region, and the electrode is in contact with the region.

請求項２に係る半導体電子デバイスの製造方法は、少なくとも窒化物系化合物半導体層と電極を有する窒化物系化合物半導体を用いた半導体電子デバイスの製造方法において、窒化物系化合物半導体層を成長した後、前記電極が形成される領域の部分の窒化物系化合物半導体層にイオンのインプランテーションを行なって、該領域の部分の窒化物系化合物半導体層を混晶化させることにより、該領域の部分の窒化物系化合物半導体層のバンドギャップエネルギーを前記電極が形成される領域以外の部分の窒化物系化合物半導体層のバンドギャップエネルギーよりも小さくし、該領域に電極を形成することを特徴とする。 A method for manufacturing a semiconductor electronic device according to claim 2 is a method for manufacturing a semiconductor electronic device using a nitride compound semiconductor having at least a nitride compound semiconductor layer and an electrode, and after growing the nitride compound semiconductor layer. Then, ion implantation is performed on the nitride-based compound semiconductor layer in the region where the electrode is formed, and the nitride-based compound semiconductor layer in the region is mixed to form a mixed crystal. The band gap energy of the nitride compound semiconductor layer is made smaller than the band gap energy of the nitride compound semiconductor layer in a portion other than the region where the electrode is formed, and the electrode is formed in the region.

請求項３に係る半導体電子デバイスの製造方法は、請求項２記載の半導体電子デバイスの製造方法において、前記電極が形成される領域の窒化物系化合物半導体層はＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）、前記イオンはＩｎ，Ａｓ，Ｐ，Ｓｂのうち少なくとも一種類を含むことを特徴とする。 A method for manufacturing a semiconductor electronic device according to claim 3 is the method for manufacturing a semiconductor electronic device according to claim 2, wherein the nitride-based compound semiconductor layer in the region where the electrode is formed is Al _x Ga _1-x N (0 ≦ x <1), the ions include at least one of In, As, P, and Sb.

本発明に係る窒化物系化合物半導体を用いた半導体電子デバイス、及び半導体電子デバイスの製造方法によれば、半導体電子デバイスを構成する半導体層の表面上に電極を直接形成することができる。そのため、コンタクト層を別途選択成長する必要がなく、より簡易なイオンインプランテーションを行なった領域を電極が形成される領域とすることができる。また、イオンインプランテーションを行なった領域の半導体層は混晶化し、そのバンドギャップエネルギーはイオンインプランテーションを行なう前よりも小さくすることができるので、電極のコンタクト抵抗を下げることができる。 According to the semiconductor electronic device using the nitride compound semiconductor and the method for manufacturing the semiconductor electronic device according to the present invention, the electrode can be directly formed on the surface of the semiconductor layer constituting the semiconductor electronic device. Therefore, it is not necessary to separately grow the contact layer separately, and a region where simple ion implantation is performed can be a region where an electrode is formed. In addition, the semiconductor layer in the region where ion implantation has been performed is mixed and its band gap energy can be made smaller than before ion implantation, so that the contact resistance of the electrode can be lowered.

以下、図面に基づいて本発明の実施の形態を詳細に説明する。図１は、本発明に係る半導体電子デバイスの一実施形態の断面図で、ＨＥＭＴ構造を示している。
すなわち、例えばサファイア基板のような半絶縁性基板１の上に、例えばＧａＮから成るバッファ層２、アンドープＧａＮ層３、および前記アンドープＧａＮ層３に比べればはるかに薄い例えばアンドープＡｌＧａＮ層４からなる窒化物系半導体層７を順次積層して成る層構造（ヘテロ接合構造）が形成されている。そして、アンドープＡｌＧａＮ層４の上には、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a cross-sectional view of one embodiment of a semiconductor electronic device according to the present invention, showing a HEMT structure.
That is, on a semi-insulating substrate 1 such as a sapphire substrate, for example, a buffer layer 2 made of GaN, an undoped GaN layer 3, and a nitridation made of an undoped AlGaN layer 4 that is much thinner than the undoped GaN layer 3, for example. A layer structure (heterojunction structure) formed by sequentially stacking the physical semiconductor layers 7 is formed. On the undoped AlGaN layer 4, a source electrode S, a gate electrode G, and a drain electrode D are arranged in a plane.

その場合、ゲート電極Ｇは、直接、アンドープＡｌＧａＮ層４の上に形成される。
また、ソース電極Ｓ及びドレイン電極Ｄが形成される領域に相当するアンドープＡｌＧａＮ層４には以下で説明するコンタクト領域８を形成する。そして、コンタクト領域８のアンドープＡｌＧａＮ層４の表面にソース電極Ｓ及びドレイン電極Ｄがオーミック接合により形成されている。 In that case, the gate electrode G is formed directly on the undoped AlGaN layer 4.
Further, a contact region 8 described below is formed in the undoped AlGaN layer 4 corresponding to the region where the source electrode S and the drain electrode D are formed. A source electrode S and a drain electrode D are formed on the surface of the undoped AlGaN layer 4 in the contact region 8 by an ohmic junction.

図１で示したＨＥＭＴ構造の場合、アンドープＧａＮ層３のバンドギャップエネルギーはアンドープＡｌＧａＮ層４のバンドギャップエネルギーよりも小さい。そして、アンドープＧａＮ層３は二元結晶であるが、アンドープＡｌＧａＮ層４はＡｌＮとＧａＮの混晶になっている。そのため、両層のヘテロ接合界面においては、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、両者の接合界面の直下に２次元電子ガス層６が形成される。 In the case of the HEMT structure shown in FIG. 1, the band gap energy of the undoped GaN layer 3 is smaller than the band gap energy of the undoped AlGaN layer 4. The undoped GaN layer 3 is a binary crystal, but the undoped AlGaN layer 4 is a mixed crystal of AlN and GaN. Therefore, a piezo electric field is generated at the heterojunction interface between the two layers due to the piezoelectric effect based on crystal distortion, and the two-dimensional electron gas layer 6 is formed immediately below the junction interface between the two layers.

この半導体電子デバイスであるＨＥＭＴ構造において、アンドープＡｌＧａＮ層４は電子の供給層として機能し、アンドープＧａＮ層３に電子を供給する。そして、ソース電極Ｓとドレイン電極Ｄを作動すると、供給された電子は２次元電子ガス層６の働きで高速移動してドレイン電極Ｄへと走行していく。このとき、ゲート電極Ｇに電圧印加を行って、当該ゲート電極Ｇの直下に所望厚みの空乏層を発生させることにより、ソース電極Ｓとドレイン電極Ｄ間を走行する電子の制御を行なっている。 In the HEMT structure as this semiconductor electronic device, the undoped AlGaN layer 4 functions as an electron supply layer and supplies electrons to the undoped GaN layer 3. When the source electrode S and the drain electrode D are operated, the supplied electrons move at a high speed by the action of the two-dimensional electron gas layer 6 and travel to the drain electrode D. At this time, a voltage is applied to the gate electrode G to generate a depletion layer having a desired thickness immediately below the gate electrode G, thereby controlling electrons traveling between the source electrode S and the drain electrode D.

本発明の特徴は、コンタクト領域８は図１に示した、いずれかの窒化物系半導体層７（バッファ層２、アンドープＧａＮ層３及びアンドープＡｌＧａＮ層４）の結晶に不純物を添加して、不純物を添加する前の当該窒化物系半導体層のバンドギャップエネルギーよりも小さくなった部分により構成され、また、その領域には電極（ここでは、ソース電極Ｓ，ドレイン電極Ｄ）が接する状態に形成されていることである。より具体的に述べると、コンタクト領域８は、窒化物系化合物半導体成長層（ここでは、アンドープＧａＮ層３、及びアンドープＡｌＧａＮ層４）に不純物を構成するイオンのイオンインプランテーションを行ない、その領域を混晶化させることにより形成されている。 A feature of the present invention is that the contact region 8 is formed by adding impurities to the crystal of any of the nitride-based semiconductor layers 7 (buffer layer 2, undoped GaN layer 3 and undoped AlGaN layer 4) shown in FIG. Is formed in a state where the band gap energy of the nitride-based semiconductor layer before the addition of the electrode is smaller, and electrodes (here, the source electrode S and the drain electrode D) are in contact with the region. It is that. More specifically, the contact region 8 is formed by performing ion implantation of ions constituting impurities in the nitride compound semiconductor growth layer (here, the undoped GaN layer 3 and the undoped AlGaN layer 4). It is formed by making a mixed crystal.

ここで、イオンインプランテーションに用いるイオンは、Ｉｎ，Ａｓ，Ｐ，Ｓｂのうち少なくとも一種類を含むようにする。このようにすることで、イオンインプランテーションが行なわれコンタクト領域８を構成するＡｌ_xＧａ_1-xＮ（０≦ｘ＜１）を混晶化させることができる。 Here, the ions used for ion implantation include at least one of In, As, P, and Sb. In this way, ion implantation is performed, and Al _x Ga _1-x N (0 ≦ x <1) constituting the contact region 8 can be mixed.

例えば、コンタクト領域８を構成する窒化物系化合物半導体層がＡｌ_xＧａ_1-xＮからなっている場合は、イオンインプランテーションによりＡｌＩｎＧａＮＡｓＰＳｂからなる窒化物系化合物半導体層に混晶化する。ここで、ＡｌＩｎＧａＮＡｓＰＳｂのバンドギャップエネルギーはＡｌ_xＧａ_1-xＮのバンドギャップエネルギーよりも小さい。これにより、この半導体層から構成されるコンタクト領域８と接する電極（ここではソース電極Ｓ、ドレイン電極Ｄ）のコンタクト抵抗を小さくすることができるようになる。なお、イオンインプランテーションを行なった後、９００〜１５００℃の温度で熱処理を行ない、結晶欠陥を回復させる。 For example, when the nitride compound semiconductor layer constituting the contact region 8 is made of Al _x Ga _1-x N, it is mixed into a nitride compound semiconductor layer made of AlInGaNAsPSb by ion implantation. Here, the band gap energy of AlInGaNAsPSb is smaller than the band gap energy of Al _x Ga _1-x N. As a result, the contact resistance of the electrodes (here, the source electrode S and the drain electrode D) in contact with the contact region 8 composed of this semiconductor layer can be reduced. After ion implantation, heat treatment is performed at a temperature of 900 to 1500 ° C. to recover crystal defects.

次のようにして、図１で示した窒化物系化合物半導体を用いたＨＥＭＴ（Ａ）を製造した。
まず、温度８００℃のサファイア基板上に、ＭＯＣＶＤ法によりアンモニアとＴＭＧａを用いてＧａＮバッファ層２を５０ｎｍ形成する。
次に基板を１１００℃に上げ、同じくＭＯＣＶＤ法によりアンモニアとＴＭＧａを用いてアンドープＧａＮ層３を４００ｎｍ形成する。更にこの上にアンモニアとＴＭＧａとＴＭＡｌを用い，アンドープＡｌ_0.25Ｇａ_0.75Ｎ層４を３０ｎｍ形成して図２で示した窒化物系半導体層７からなる層構造Ａ₀のエピタキシャル成長をした。 HEMT (A) using the nitride compound semiconductor shown in FIG. 1 was manufactured as follows.
First, a GaN buffer layer 2 of 50 nm is formed on a sapphire substrate at a temperature of 800 ° C. by using MOCVD and ammonia and TMGa.
Next, the substrate is raised to 1100 ° C., and an undoped GaN layer 3 is formed to 400 nm using ammonia and TMGa by the MOCVD method. Further thereon, ammonia, TMGa and TMAl were used to form an undoped Al _0.25 Ga _0.75 N layer 4 having a thickness of 30 nm, and the layer structure A ₀ composed of the nitride-based semiconductor layer 7 shown in FIG. 2 was epitaxially grown.

次いで、層構造Ａ₀の表面に、例えば熱ＣＶＤ法でＳｉＯ₂膜９を成膜したのち、ソース電極Ｓとドレイン電極Ｄを形成すべき箇所のＳｉＯ₂膜９をエッチング除去し開口部１０を形成し、図３（ａ）のような中間体Ａ₁を形成した。そして、中間体Ａ₁について、イオンインプランテーション装置を用いて、イオンインプランテーションを行なった。ここで、インプラネーションを行ったイオンはＩｎ（加速電圧１００ｋＶ，ドーズ量１×１０¹⁶／ｃｍ²）及び、ｎ型不純物となるＳｉ（加速電圧６０ｋＶ，ドーズ量６×１０¹⁴／ｃｍ²）であり、拡散深さは１００ｎｍである。 Then, the surface of the layer structure A _0, for example, after forming the SiO ₂ film 9 by a thermal CVD method, an opening 10 and the SiO ₂ film 9 places to be formed the source electrode S and the drain electrode D etched formed, to form an intermediate a ₁ as shown in FIG. 3 (a). Then, for Intermediate A _1, using the ion implantation apparatus and subjected to ion implantation. Here, the implanted ions are In (acceleration voltage 100 kV, dose amount 1 × 10 ¹⁶ / cm ² ) and Si (acceleration voltage 60 kV, dose amount 6 × 10 ¹⁴ / cm ² ) which is an n-type impurity. Yes, the diffusion depth is 100 nm.

中間体Ａ₁についてイオンインプランテーションを行うことにより、開口部１０からアンドープＧａＮ層３及びアンドープＡｌ_0.2Ｇａ_0.8Ｎ層４にＩｎとＳｉのイオンが打ち込まれる。そしてイオンが打ち込まれた領域のアンドープＧａＮ層３はｎ−ＩｎＧａＮ層に混晶化し、また、アンドープＡｌ_0.2Ｇａ_0.8Ｎ層４はｎ−ＡｌＩｎＧａＮ層に混晶化するので図３（ｂ）のようにコンタクト領域８が形成される。イオンインプランテーション後、窒素雰囲気中で９００℃の温度で熱処理を行なった。 By performing ion implantation on the intermediate A ₁ , In and Si ions are implanted into the undoped GaN layer 3 and the undoped Al _0.2 Ga _0.8 N layer 4 from the opening 10. Then, the undoped GaN layer 3 in the ion-implanted region is mixed with the n-InGaN layer, and the undoped Al _0.2 Ga _0.8 N layer 4 is mixed with the n-AlInGaN layer, so as shown in FIG. A contact region 8 is formed. After ion implantation, heat treatment was performed at a temperature of 900 ° C. in a nitrogen atmosphere.

これにより、コンタクト領域８を構成するｎ−ＩｎＧａＮ層バンドギャップエネルギーはイオンインプランテーションを行なっていないアンドープＧａＮ層３のバンドギャップエネルギーよりも小さくなり、また、ｎ−ＡｌＩｎＧａＮ層バンドギャップエネルギーはイオンインプランテーションを行なっていないアンドープＡｌＧａＮ層４のバンドギャップエネルギーよりも小さくなる。また、コンタクト領域８を構成するｎ−ＩｎＧａＮ層，ｎ−ＡｌＩｎＧａＮ層の結晶欠陥も回復する。 As a result, the band gap energy of the n-InGaN layer constituting the contact region 8 is smaller than the band gap energy of the undoped GaN layer 3 that is not subjected to ion implantation, and the band gap energy of the n-AlInGaN layer is ion implantation. It becomes smaller than the band gap energy of the undoped AlGaN layer 4 that has not been subjected to. In addition, crystal defects in the n-InGaN layer and the n-AlInGaN layer constituting the contact region 8 are also recovered.

イオンインプランテーションと熱処理が終了した中間体Ａ₁のＳｉＯ₂膜９を除去した後、その後、常法により、コンタクト領域８の表面にソース電極Ｓとドレイン電極Ｄ（Ａｌ／Ｔｉ／Ａｕ，厚さは１００ｎｍ／１００ｎｍ／２００ｎｍ。ＴａＳｉ／Ａｕを用いることもでき、これにより一層コンタクト抵抗を下げることができる。）を形成し、ソース電極Ｓとドレイン電極Ｄの間にゲート電極Ｇ（Ｔｉ／Ａｕ，厚さは１００ｎｍ／２００ｎｍ）を形成することにより、図１で示したＨＥＭＴ（Ａ）が得られる。 After removing the SiO ₂ film 9 of the intermediate A ₁ after the ion implantation and heat treatment, the source electrode S and the drain electrode D (Al / Ti / Au, thickness) are formed on the surface of the contact region 8 by a conventional method. 100 nm / 100 nm / 200 nm, TaSi / Au can also be used, thereby further reducing the contact resistance), and the gate electrode G (Ti / Au, Ti) between the source electrode S and the drain electrode D is formed. By forming a thickness of 100 nm / 200 nm, the HEMT (A) shown in FIG. 1 is obtained.

完成したＨＥＭＴ（Ａ）のソース電極Ｓ、ドレイン電極Ｄのコンタクト抵抗の測定を行なった。その結果、イオンインプランテーションを行なわない図４に示した従来技術に係るＨＥＭＴではソース電極Ｓ、ドレイン電極Ｄのコンタクト抵抗が５Ωｍｍ^-1であったのに対し、図１に示した本発明の実施例１に係るＨＥＭＴ（Ａ）のコンタクト抵抗は１Ωｍｍ^-1と抵抗が１／５に減少した。これにより、電極が形成される領域の半導体層について、簡易なイオンインプランテーションを行なう本発明に係る半導体電子デバイスのコンタクト抵抗が低くなることが示された。 The contact resistance of the source electrode S and the drain electrode D of the completed HEMT (A) was measured. As a result, the contact resistance of the source electrode S and the drain electrode D in the HEMT according to the prior art shown in FIG. 4 without ion implantation was 5 Ωmm ⁻¹ , whereas the implementation of the present invention shown in FIG. The contact resistance of the HEMT (A) according to Example 1 was 1 Ωmm ⁻¹ and the resistance was reduced to 1/5. Thereby, it was shown that the contact resistance of the semiconductor electronic device according to the present invention in which simple ion implantation is performed on the semiconductor layer in the region where the electrode is formed is low.

上記実施例では、半導体電子デバイスとしてＨＥＭＴを例に挙げているが、これに限られることはなく、本発明は駆動時に電流が流れる電極を有する窒化物系化合物半導体電子デバイスであれば何にでも適用することができる。すなわち、駆動時に電流が流れる電極に接する窒化物系化合物半導体層に本発明を適用することにより、電極のコンタクト抵抗を下げることが可能である。 In the above embodiment, HEMT is exemplified as a semiconductor electronic device, but the present invention is not limited to this, and the present invention is not limited to any nitride-based compound semiconductor electronic device having an electrode through which a current flows during driving. Can be applied. That is, by applying the present invention to the nitride-based compound semiconductor layer that is in contact with the electrode through which current flows during driving, the contact resistance of the electrode can be lowered.

ＨＥＭＴ以外の半導体電子デバイスとしては、ダイオード、ＨＥＭＴ以外のＦＥＴ、サイリスタ等を挙げることができる。 Examples of semiconductor electronic devices other than HEMTs include diodes, FETs other than HEMTs, and thyristors.

本発明に係る半導体電子デバイスの一形態（Ａ）を示す断面図である。It is sectional drawing which shows one form (A) of the semiconductor electronic device which concerns on this invention. 本発明に係る半導体電子デバイスを製造中の層構造Ａ₀の断面図である。 _{1 is} a cross-sectional view of a layer structure A0 during manufacture of a semiconductor electronic device according to the present invention. 本発明に係る半導体電子デバイスを製造中の層構造Ａ₁の断面図である。（ａ）はイオンインプランテーション前、（ｂ）はイオンインプランテーション後である。It is a cross-sectional view of the layer structure A ₁ in manufacturing a semiconductor electronic device according to the present invention. (A) is before ion implantation, (b) is after ion implantation. 従来技術に係る半導体電子デバイスを示す断面図である。It is sectional drawing which shows the semiconductor electronic device which concerns on a prior art.

Explanation of symbols

１基板
２バッファ層
３アンドープＧａＮ層
４アンドープＡｌＧａＮ層
５コンタクト層
６２次元電子ガス層
７窒化物系半導体層
８コンタクト領域
９ＳｉＯ₂膜
１０開口部 DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 3 Undoped GaN layer 4 Undoped AlGaN layer 5 Contact layer 6 Two-dimensional electron gas layer 7 Nitride-based semiconductor layer 8 Contact region 9 SiO ₂ film 10 Opening

Claims

In a semiconductor electronic device having at least a nitride-based compound semiconductor layer and an electrode, an impurity is added to a region including at least a part of the surface of the nitride-based semiconductor layer, and the band gap energy of the nitride-based semiconductor layer other than the region A semiconductor electronic device, wherein the electrode is in a state of being in contact with the region.

In a method of manufacturing a semiconductor electronic device using a nitride compound semiconductor having at least a nitride compound semiconductor layer and an electrode, the nitride in a region where the electrode is formed after growing the nitride compound semiconductor layer Ion implantation is performed on the compound-based compound semiconductor layer, and the nitride-based compound semiconductor layer in the portion of the region is mixed, so that the band gap energy of the nitride-based compound semiconductor layer in the portion of the region is changed to the electrode. A method for manufacturing a semiconductor electronic device, wherein the electrode is formed in a region smaller than the band gap energy of the nitride-based compound semiconductor layer in a portion other than the region where the metal is formed.

The nitride compound semiconductor layer in the region where the electrode is formed includes Al _x Ga _1-x N (0 ≦ x <1), and the ions include at least one of In, As, P, and Sb. A method of manufacturing a semiconductor electronic device according to claim 2.