JP2005115659A

JP2005115659A - ボルテージ・レギュレータ

Info

Publication number: JP2005115659A
Application number: JP2003349171A
Authority: JP
Inventors: Shoichi Sugiura; 正一杉浦
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2003-10-08
Filing date: 2003-10-08
Publication date: 2005-04-28
Also published as: US20050088154A1; CN1605964A; KR20050033867A; TW200515116A

Abstract

【課題】低消費電流のＶ／Ｒを実現しようとしてこの定電流回路の電流を減少させ場合に、Ｖ／Ｒの出力端子に接続された負荷が急激に重くなったときに出力電圧Ｖｏｕｔがアンダーシュート特性を示す傾向が強くなってしまい、負荷として適用可能な素子が限定された。
【解決手段】出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して所望値よりも低い場合にのみ、一時的にボルテージ・レギュレータを構成するエラー・アンプの動作電流を大きく制御することで、アンダーシュート特性を改善する。
【選択図】図１

Description

本発明は、ボルテージ・レギュレータ（以下V／Rと記載する）のアンダーシュート特性を改善することが可能なV／Rに関する。

従来のＶ／Ｒを図３の回路図によって示す。基準電圧回路１０と、Ｖ／Ｒの出力端子６の電圧Ｖｏｕｔ（以下出力電圧と記載する）を分圧するブリーダ抵抗１１、１２と、基準電圧回路１０からの基準電圧Ｖｒｅｆ１とブリーダ抵抗１１、１２間の接続点の電圧との差電圧を増幅するエラー・アンプ１３とからなるＶ／Ｒ制御回路と、出力ＭＯＳトランジスタ１４とからなっており、電圧源１５の与える電圧（以下ＶＤＤ１と記載する）により動作する。エラー・アンプ１３の出力電圧をＶｅｒｒ、ブリーダ抵抗１１、１２の接続点の電圧をＶａとすれば、Ｖｒｅｆ１＞ＶａならばＶｅｒｒは低くなり、逆にＶｒｅｆ１＜ＶａならばＶｅｒｒは高くなる。

上記従来例の場合、出力ＭＯＳトランジスタ１４としてＰ−ｃｈＭＯＳを使用している。従って、Ｖｅｒｒが低くなると出力MOSトランジスタ１４のゲート・ソース間電圧が大きくなり、ON抵抗が小さくなって出力電圧Ｖｏｕｔを上昇させるように働く。逆に、Ｖｅｒｒが高くなると出力MOSトランジスタ１４のＯＮ抵抗を大きくして、出力電圧を低くするように働く。このようにして出力電圧Ｖｏｕｔを一定値に保つ（例えば、特許文献１参照）。上記従来例では省略しているが、一般のＶ／Ｒの場合には必要に応じて位相補償用コンデンサを適当に付加させる必要があることが知られている。

また、一般のＶ／Ｒの場合、エラー・アンプ１３は、例えば図４に示す構成となっているが知られている。即ち、Ｐ−ｃｈＭＯＳトランジスタ１６とＰ−ｃｈＭＯＳトランジスタ１７とからなるカレントミラー回路と、Ｎ−ｃｈＭＯＳトランジスタ１８とＮ−ｃｈＭＯＳトランジスタ１９とからなる入力差動対と、一定電流Ｉ１が流れる定電流回路２０とで構成される。
特開平４−１９５６１３号公報（第１−３頁、第２図）

しかし、従来のＶ／Ｒでは、エラー・アンプ１３の動作電流が定電流回路２０によって決定されている。その結果、低消費電流のＶ／Ｒを実現しようとしてこの定電流回路２０の電流を減らした場合においては、Ｖ／Ｒの出力端子６に接続された負荷が急激に重くなったときに出力電圧Ｖｏｕｔがアンダーシュート特性を示す傾向が強くなってしまう。つまりは負荷変動特性が犠牲になるという問題が生じた。逆に、アンダーシュート特性を改善したＶ／Ｒを実現しようとしてこの定電流回路２０の電流を大きくすると消費電流が増大し、低消費電流特性を犠牲にしなければならない、という問題点があった。

バッテリーを電源に使用する場合には、バッテリーの寿命を延ばすために低消費電流特性であることが要求される。その結果、Ｖ／Ｒの出力電圧Ｖｏｕｔにアンダーシュートが発生し、Ｖ／Ｒの出力端子に接続されるべき外部素子は、最低駆動電圧が低い素子に限定されてしまう。このように適用素子が限定されてしまうことは、出来るだけ避けなければならない。一方、Ｖ／Ｒのアンダーシュート特性を改善し、エラー・アンプ１３を広帯域化するためにはエラー・アンプ１３の動作電流の増加は基本的に不可避である。

そこで、この発明の目的は、従来のこのような問題点を解決するために、出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して所望値よりも低い場合にのみ一時的にＶ／Ｒを構成するエラー・アンプの動作電流を大きくする制御をし、エラー・アンプの広帯域化を図ることにした。その結果、アンダーシュート特性を改善できるとともに、Ｖ／Ｒを構成するエラー・アンプの動作電流の増大化を防止して低消費電流化を図ることができる、というものである。

本発明は、上記目的を達成するために、次の手段をとった。
（１）少なくともエラー・アンプと出力MOSトランジスタとを含むボルテージ・レギュレータにおいて、出力電圧が制御されるべき一定電圧に対して、所望値よりも低いことを検出し、エラー・アンプの動作電流を増加させる回路を具備することを特徴としている。
（２）また、前記出力電圧が制御されるべき一定電圧に対して、所望値よりも低いことを検出し、エラー・アンプの動作電流を増加させる回路が検出する電圧が、可変であることを特徴としている。
（３）また、前記出力電圧が制御されるべき一定電圧に対して、所望値よりも低いことを検出し、エラー・アンプの動作電流を増加させる回路が増加させる電流が、可変であることを特徴としている。

以上、説明したように本発明のボルテージ・レギュレータによれば、出力電圧が制御されるべき一定電圧に対して、所望値よりも低いことを検出し、エラー・アンプの動作電流を増加させる回路を設けたことにより、出力電圧が制御されるべき一定電圧に対して所望値よりも低い場合にのみ、一時的にＶ／Ｒを構成するエラー・アンプの動作電流を大きく制御し、エラー・アンプの広帯域化を図ることで、アンダーシュート特性を改善し、その他の場合にはＶ／Ｒを構成するエラー・アンプを小さな動作電流とすることで低消費電流化を図ることが可能となる。

しかも、前記出力電圧が制御されるべき一定電圧に対して、所望値よりも低いことを検出し、エラー・アンプの動作電流を増加させる回路の構成次第で、エラー・アンプの動作電流を増加させる回路が増加させる電流が可変であり任意に設定できる。

しかも、前記出力電圧が制御されるべき一定電圧に対して、所望値よりも低いことを検出し、エラー・アンプの動作電流を増加させる回路の構成次第で、エラー・アンプの動作電流を増加させる回路が検出する電圧が可変であり任意に設定できる。

以下、本発明の実施例を図面を参照して説明する。

図１は本発明の第1の実施例を示すＶ／Ｒの回路図である。図１と図４の相異は電流加算回路２１が設けられているところにある。電流加算回路２１は、出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して、所望値よりも低いことを検出した状態において、エラー・アンプの動作電流を増加させるように働く。電流加算回路２１は、例えば図２のように、出力電圧Ｖｏｕｔを分圧するブリーダ抵抗２８、ブリーダ抵抗２９と、ブリーダ抵抗２８とブリーダ抵抗２９の接続点の電圧ＶｂによりＯＮ／ＯＦＦ制御されるＮ−ｃｈＭＯＳトランジスタ２７と、Ｎ−ｃｈＭＯＳトランジスタ２７のドレインをプルアップするための抵抗２６と、Ｎ−ｃｈＭＯＳトランジスタ２７のドレインと抵抗２６の接続点の電圧Ｖｃを入力とし波形整形の目的で機能するインバータ２３、インバータ３０と、インバータ３０の出力電圧ＶｄによりＯＮ／ＯＦＦ制御されるＮ−ｃｈＭＯＳトランジスタ２２と、Ｖｒｅｆ２なる電圧を出力する基準電圧回路２５と、Ｖｒｅｆ２なる電圧がゲートに与えられるＮ−ｃｈＭＯＳトランジスタ２４とからなっており、これは図２において点線で囲われた箇所に相当する。なお、図２においては、定電流回路２０はＶｒｅｆ２なる電圧がゲートに与えられるＮ−ｃｈＭＯＳトランジスタとしている。

出力電圧Ｖｏｕｔを分圧するブリーダ抵抗２８とブリーダ抵抗２９との接続点の電位がＶｂなので、出力電圧Ｖｏｕｔが高くなりＶｂがＮ−ｃｈＭＯＳトランジスタ２７をＯＮさせる電圧である場合、抵抗２６に発生する電圧降下により、Ｖｃの電圧は低く（以下狽k狽ニ記載する）なり、出力電圧Ｖｏｕｔが低くなりＶｂがＮ−ｃｈＭＯＳトランジスタ２７をＯＦＦさせる電圧である場合、Ｖｃの電圧は高く（以下狽g狽ニ記載する）なる。いま、仮にＶｃが狽k狽ナある場合、インバータ２３、インバータ３０は波形整形の目的で機能するので、インバータ３０の出力電圧Ｖｄは狽k唐ニなり、Ｎ−ｃｈＭＯＳトランジスタ２２はOFFするので、Ｖｒｅｆ２なる電圧がゲートに与えられるＮ−ｃｈＭＯＳトランジスタ２４にはドレイン電流は流れず、エラー・アンプの動作電流は定電流回路２０による電流Ｉ１のみとなる。

また仮に、Ｖｃが狽g狽ナある場合、インバータ２３、インバータ３０は波形整形の目的で機能するので、インバータ３０の出力電圧Ｖｄは狽g狽ニなり、Ｎ−ｃｈＭＯＳトランジスタ２２はＯＮするので、Ｖｒｅｆ２なる電圧がゲートに与えられるＮ−ｃｈＭＯＳトランジスタ２４にはドレイン電流Ｉ２が流れることになり、エラー・アンプの動作電流がこの分だけ加算される。ＶｂがＮ−ｃｈＭＯＳトランジスタ２７をＯＮまたはＯＦＦさせる出力電圧Ｖｏｕｔはブリーダ抵抗２８とブリーダ抵抗２９の大きさを適当に与えることで設定可能であり、出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して、所望値よりも低いことを検出しエラー・アンプの動作電流を増加させることが可能である。

出力電圧Ｖｏｕｔが制御されるべき一定電圧に対して所望値よりも低い場合にのみ、一時的にＶ／Ｒを構成するエラー・アンプの動作電流を大きく制御し、エラー・アンプの広帯域化を図ることで、アンダーシュート特性を改善し、その他の場合にはＶ／Ｒを構成するエラー・アンプを小さな動作電流とすることで低消費電流化を図ることができる。

従来のＶ／Ｒでは、エラー・アンプ１３の動作電流は定電流回路２０によって決定されているので、低消費電流のＶ／Ｒを実現しようとこの定電流回路２０の電流を減らすと、Ｖ／Ｒの出力端子６に接続された負荷が急激に重くなったときに、出力電圧Ｖｏｕｔがアンダーシュート特性を示す傾向が強くなり、つまりは電源起動特性が犠牲になり、逆にアンダーシュート特性を改善したＶ／Ｒを実現しようとこの定電流回路２０の電流を大きくすると、低消費電流特性が犠牲になるといった問題点を解消することが可能である。

以上の説明では、Ｖｒｅｆ２が定電流回路２０を構成するＮ−ｃｈＭＯＳトランジスタのゲートと、Ｎ−ｃｈＭＯＳトランジスタ２４とに与えられるとしているが、新たにＶｒｅｆ３を設けてそれぞれ独立にＶｒｅｆ２、Ｖｒｅｆ３を与えるものとし、Ｖｒｅｆ２、Ｖｒｅｆ３の値を任意に与えることで電流加算回路２１が増加させる電流が、可変であり任意に設定できる効果が得られることは明らかである。

また、以上の説明において、ブリーダ抵抗２８とブリーダ抵抗２９を可変抵抗とすることで、一時的にＶ／Ｒを構成するエラー・アンプの動作電流を大きく制御する出力電圧Ｖｏｕｔの上限値が可変であり任意に設定できることは明らかである。

また以上の説明では、電流加算回路２１は図２のような構成として説明したが、同様の機能を有することが可能なその他の構成でも同様な効果が得られることは明白である。

本発明の第1の実施例を示すボルテージ・レギュレータの回路説明図である。本発明の第１の実施例を示すボルテージ・レギュレータの回路説明図である。従来のボルテージ・レギュレータの回路説明図である。従来のボルテージ・レギュレータの回路説明図である。

符号の説明

１４出力MOSトランジスタ
１８、１９、２２、２４、２７Ｎ−ｃｈＭＯＳトランジスタ
１６、１７Ｐ−ｃｈＭＯＳトランジスタ
１０、２５基準電圧回路
１１、１２、２８、２９ブリーダ抵抗
１３エラー・アンプ
２１電流加算回路
２０定電流回路
６ボルテージ・レギュレータの出力端子
１５電圧源
２３、３０インバータ
２６抵抗

Claims

少なくともエラー・アンプと出力MOSトランジスタとを含むボルテージ・レギュレータにおいて、出力電圧が所定の電圧よりも低いことを検出し、前記エラー・アンプの動作電流を増加させる電流加算回路を具備することを特徴とするボルテージ・レギュレータ。
前記電流加算回路が検出する所定の電圧は可変であることを特徴とする請求項１に記載のボルテージ・レギュレータ。
前記電流加算回路が増加させる電流は可変であることを特徴とする請求項１に記載のボルテージ・レギュレータ。
前記エラー・アンプは第１の定電流源を含み、前記電流加算回路は、出力電圧を検出する電圧検出回路と、前記電圧検出回路からの信号により制御されるスイッチ回路と、前記スイッチ回路と直列に接続し、前記スイッチ回路を介して前記第１の定電流源と並列に接続する第２の定電流源とから構成され、前記電圧検出回路が所定の電圧を検出したときに前記スイッチ回路が接続状態となり、前記第２の定電流源が所定の電流を流すことを特徴とする請求項１乃至３に記載のボルテージ・レギュレータ。