[go: up one dir, main page]

JP2005109060A - 配線構造及びその形成方法 - Google Patents

配線構造及びその形成方法 Download PDF

Info

Publication number
JP2005109060A
JP2005109060A JP2003339002A JP2003339002A JP2005109060A JP 2005109060 A JP2005109060 A JP 2005109060A JP 2003339002 A JP2003339002 A JP 2003339002A JP 2003339002 A JP2003339002 A JP 2003339002A JP 2005109060 A JP2005109060 A JP 2005109060A
Authority
JP
Japan
Prior art keywords
wiring
forming
semiconductor substrate
film
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003339002A
Other languages
English (en)
Inventor
Masanori Ishimaru
正規 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2003339002A priority Critical patent/JP2005109060A/ja
Publication of JP2005109060A publication Critical patent/JP2005109060A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 従来の配線構造は、第1配線と第2配線との主面が対向する空間に高誘電率の絶縁部材で成る支柱部を設けるため配線容量が増加するという問題があった。また、その支柱部の形成のためにわざわざ余分にフォトレジストで成るマスク9を形成してやらねばならず工程が増えて煩雑となった。
【解決手段】 本発明の配線構造は、半導体基板1面に沿って設けられた第1配線2と第2配線3の2つの配線の交差位置で、第2配線3は第1配線2を空間を介して跨ぐように形成され、第1配線2の両外側に第2配線3を支持するための金属で成る補強用支柱101a,101bを形成した配線構造である。
【選択図】図1

Description

本発明は、半導体基板面に沿って設けられた第1配線と第2配線との2つの配線の交差位置で、第2配線が第1配線を空間を介して跨ぐように形成された、所謂、エアブリッジ構造と呼ばれる配線構造及びその形成方法に関する。
一般に、半導体基板面に沿って形成された第1配線と、その第1配線と空間を介して交差する第2配線との、所謂、エアブリッジ構造と呼ばれる配線構造がある。この配線構造は、2つの配線間を高誘電率の絶縁部材で充填するのではなく空間(空気)とすることで交差箇所における配線容量を低減させるものであり、例えば、優れた高周波特性を要求される低雑音電界効果トランジスタなどのソース電極及びドレイン電極の配線構造として用いられる。
従来のエアブリッジ構造及びその形成方法の一例を図4〜図7に示す。図4(a)はエアブリッジ構造の斜視図,図4(b)は図4(a)のX−X線における断面図,図5(a)はエアブリッジ構造の他の例の斜視図,図5(b)は図5(a)のX−X線における断面図,図6〜図7はその形成方法の工程順を示す断面図である。
図4に示すように、エアブリッジ構造は、半導体基板1面に沿って形成された第1配線2とそれと交差する第2配線3とで成り、第1配線2と第2配線3との交差位置では、第2配線3は第1配線2を空間を介して跨ぐように形成されている。ここで、特に、第1配線2と第2配線3との各主面が対向する空間領域4(図中の一点鎖線で囲んだ領域)に高誘電率の絶縁部材を介在させずに空間とすることで第1配線2と第2配線3とを絶縁し、かつ、配線容量を低減させる。
しかしながら、このようなエアブリッジ構造はその構造から明らかなように、第1配線2と第2配線3との間が空間となっているため、第2配線3が上方からの加圧力によって容易に押し潰される危険性を有していた。
例えば、表面にエアブリッジ構造を施した半導体基板1の裏面を研磨する工程では、半導体基板1表面をワックス(図示せず)や保護シート(図示せず)で保護してフィクスチャ(図示せず)に貼付けて研磨しているにも拘らず、微小な異物が混入すると、この異物に研磨圧力が加わることで第2配線3が押し潰されることがあった。このため、第2配線3の機械的強度の補強に対しては従来より、いろいろな工夫がなされてきた。
その一例として、図5に示すように、第1配線2上に第2配線3の下面を支持する絶縁物で成る支柱部5を形成する構成が提案されている。
以下、このエアブリッジ構造の形成方法を図6,図7を用いて説明する。先ず、図6(a)に示すように、半導体基板1上に形成予定の第1配線のパターンを有するフォトレジストマスク(図示せず)を形成後、第1配線となるTi/Pt/Au膜を形成する(例えばTi膜50nm,Pt膜50nm,Au膜1000nm)。その後、フォトレジストマスク(図示せず)を除去し、Ti/Pt/Au膜より成る第1配線2を形成する。
次に、図6(b)に示すように、第1配線2を含む半導体基板1上面にポリイミド(厚さ1μm〜3μm程度)を塗布して加熱しポリイミド膜6を形成する。
次に、図6(c)に示すように、ポジ型フォトレジストを塗布後、第1配線2と形成予定の第2配線との交差領域にポリイミド膜が矩形状のダミーパターン6aとして残るようなポジ型フォトレジストマスク7を露光・現像して形成する。このとき、交差領域以外のポリイミド膜はポジ型フォトレジストと共に現像液により取り除かれるので、結果として、半導体基板1上面には、ポジ型フォトレジストマスク7と、このポジ型フォトレジストマスク7により被覆されたダミーパターン6a及びこのダミーパターン6aにその一部が包まれた第1配線2とが残る。
次に、アセトンによりポジ型フォトレジストマスク7を除去した後、図6(d)に示すように、350℃で1時間程度加熱する。この加熱により、矩形状のダミーパターン6aは高温収縮し側面の傾斜が滑らかな形状となる。
次に、図7(e)に示すように、蒸着あるいはスパッタにより半導体基板1上面にTi膜(膜厚50nm程度)、及びその上にAu膜(膜厚50nm程度)を積層したメッキ用通電膜8を形成する。
次に、図7(f)に示すように、半導体基板1上に形成予定の第2配線のパターンを有するフォトレジストマスク(図示せず)を形成後、それを選択メッキ用マスクとして電解メッキにより選択的にAu膜(膜厚1μm〜3μm程度)を形成する。その後、フォトレジストマスク(図示せず)を除去し、第2配線以外の領域のメッキ用通電膜8をArやXe等の不活性ガスを用いるイオンミリングにより除去して第2配線3を形成する。
尚、第2配線3となるAu膜の厚さは、メッキ用通電膜8に比べて十分厚いので、イオンミリングによりメッキ用通電膜8を除去する際に第2配線3となるAu膜がすべて除去されるという心配はない。このようにして、第1配線2の上層にダミーパターン6a及びメッキ用通電膜8を介して第2配線3が形成された半導体基板1が得られる。
次に、図7(g)に示すように、第1配線2の上面から垂直に伸びた平板状のフォトレジストで成るマスク9を第2配線3の側面の一部とダミーパターン6aの側面の一部とを覆うように設ける。
その後、図7(h)に示すように、酸素プラズマによるアッシングにより第2配線3の側面側から基板平面に対して平行な方向にエッチング処理して第1配線2と第2配線3との間のダミーパターン6aを除去し空間を形成する。このとき、マスク部分のポリイミド膜はエッチングされずに支柱部5として残り、第1配線2の上面と第2配線3の下面とを絶縁性を保って接続する補強用の支持部材となる。その後、マスクを除去する。(例えば、特許文献1参照。)。
特開平11−186381号公報(第4頁0025段落〜第5頁0033段落、図1)
しかしながら、上記のように工夫されたエアブリッジ構造においても、第1配線と第2配線との主面が対向する空間に高誘電率の絶縁部材で成る支柱部を設けるため配線容量が増加するという問題があった。そしてまた、その支柱部の強度を増大させるために支柱部を太くすればするほど、配線容量が増加するという問題があった。即ち、支柱部による補強効果と配線容量とはトレードオフの関係となった。また、この支柱部を形成するために、わざわざ余分にフォトレジストで成るマスク9を形成してやらねばならず工程が増えて煩雑となった。
本発明の目的は、エアブリッジ構造の第1配線と第2配線(空中配線)との主面が対向する空間に高誘電率の絶縁部材を配置することなく、即ち、配線容量を極力増加させることなく、また、工程を極力増やすことなく第2配線を補強することができる配線構造及びその形成方法を提供することである。
本発明の配線構造は、半導体基板面に沿って設けられた第1配線と第2配線の2つの配線の交差位置で、第2配線は第1配線を空間を介して跨ぐように形成されたエアブリッジ構造において、前記第1配線の両外側に前記第2配線を支持するための金属で成る補強用支柱を形成したことを特徴とする配線構造である。
本発明の配線構造の形成方法は、
少なくとも、
半導体基板面に沿った第1配線を形成する工程と、
第1配線と形成予定の第2配線との交差領域に、矩形状の絶縁物で成り、第1配線の両外側に貫通孔を有するダミーパターンを形成する工程と、
貫通孔の内面を含む半導体基板面にメッキ用通電膜を形成する工程と、
半導体基板面に形成予定の第2配線のパターンを有する選択メッキ用マスクを形成した後、選択メッキにより貫通孔を埋め込むと共に第2配線となるメッキ膜を形成する工程と、
選択メッキ用マスクと、第2配線以外の領域のメッキ用通電膜とをイオンミリングで除去した後、ダミーパターンをアッシングにより除去して第2配線を形成する工程とを備えることを特徴とする配線構造の形成方法である。
本発明の配線構造によると、エアブリッジ構造の第1配線と第2配線(空中配線)との主面が対向する空間に高誘電率の絶縁部材を配置することなく、即ち、配線容量を増加させることなく、第2配線の強度を向上させることができる。また、本発明の配線構造の形成方法によると第1配線と第2配線との間の空間を形成するためのダミーパターンに貫通孔を設けることだけで補強用支柱が形成でき、補強用支柱を形成するための新たなマスクを形成する必要がなく工程が煩雑にならない。
本発明のエアブリッジ構造及びその形成方法の一例を図1〜図3に示す。図1(a)はエアブリッジ構造の斜視図,図1(b)は図1(a)のX−X線における断面図,図2〜図3はその形成方法の工程順を示す断面図である。
図1に示すように、エアブリッジ構造は、半導体基板1面に沿って形成された第1配線2とそれと交差する第2配線3とで成り、第1配線2と第2配線3との交差位置では、第2配線3は第1配線2を空間を介して跨ぐように形成されている。ここで、特に、第1配線2と第2配線3との各主面が対向する空間領域4(図中の一点鎖線で囲んだ領域)に高誘電率の絶縁部材を介在させずに空間とすることで第1配線2と第2配線3とを絶縁し、かつ、配線容量を低減させる。
また、第1配線2の両外側には、第2配線3を支持するための金属で成る本発明の特徴である補強用支柱101a,101bが形成されている。また、補強用支柱101a,101bは第2配線と同一の金属で一体的に形成されており、第2配線3の空中部を両側から補強する役目を果たしている。尚、補強用支柱101a,101bは、第1配線2と第2配線3との各主面が対向する空間領域4の外部に形成されているため、配線容量を大きく増加させることはない。
以下、本発明のエアブリッジ構造の形成方法を図2,図3を用いて説明する。先ず、図2(a)に示すように、半導体基板1上に形成予定の第1配線のパターンを有するフォトレジストマスク(図示せず)を形成後、第1配線となるTi/Pt/Au膜を形成する(例えばTi膜50nm,Pt膜50nm,Au膜1000nm)。その後、フォトレジストマスク(図示せず)を除去し、Ti/Pt/Au膜より成る第1配線2を形成する。
次に、図2(b)に示すように、第1配線2を含む半導体基板1上面にポリイミド(厚さ1μm〜3μm程度)を塗布して加熱しポリイミド膜6を形成する。
次に、図2(c)に示すように、ポジ型フォトレジストを塗布後、第1配線2と形成予定の第2配線との交差領域にポリイミド膜が矩形状のダミーパターン6bとして残り、かつ、このダミーパターン6bの第1配線2の両外側領域の一部に補強用支柱を形成するための矩形の貫通孔101a,101bが形成されるようなポジ型フォトレジストマスク7aを露光・現像して形成する。このとき、貫通孔101a,101bとなる予定のポジ型フォトレジスト及びポリイミド膜と、交差領域以外のポリイミド膜とはポジ型フォトレジストと共に現像液により取り除かれるので、結果として、半導体基板1上面には、貫通孔101a,101bを設けたポジ型フォトレジストマスク7aと、このポジ型フォトレジストマスク7aにより被覆された貫通孔101a,101bを設けたダミーパターン6b及びこのダミーパターン6bにその一部が包まれた第1配線2とが残る。
次に、アセトンによりポジ型フォトレジストマスク7aを除去した後、図2(d)に示すように、350℃で1時間程度加熱する。この加熱により、矩形状のダミーパターン6bは高温収縮し側面の傾斜が滑らかな形状となる。
次に、図3(e)に示すように、蒸着あるいはスパッタにより、貫通孔101a,101bの内面を含む半導体基板1上面にTi膜(膜厚50nm程度)、及びその上にAu膜(膜厚50nm程度)を積層したメッキ用通電膜8を形成する。
次に、図3(f)に示すように、半導体基板1上に形成予定の第2配線のパターンを有するフォトレジストマスク(図示せず)を形成後、それを選択メッキ用マスクとして電解メッキにより選択的にAu膜(膜厚1μm〜3μm程度)を形成する。その後、フォトレジストマスク(図示せず)を除去し、第2配線以外の領域のメッキ用通電膜8をArやXe等の不活性ガスを用いるイオンミリングにより除去して第2配線3を形成する。
尚、第2配線3となるAu膜の厚さは、メッキ用通電膜8に比べて十分厚いので、イオンミリングによりメッキ用通電膜8を除去する際に第2配線3となるAu膜がすべて除去されるという心配はない。このようにして、第1配線2の上層にダミーパターン6b及びメッキ用通電膜8を介して第2配線3が形成された半導体基板1が得られる。
次に、図3(g)に示すように、酸素プラズマによるアッシングにより第2配線3の側面側から基板平面に対して平行な方向にエッチング処理して第1配線2と第2配線3との間のダミーパターン6bを除去し空間を形成する。このとき、第2配線3と同じの金属で形成させた補強用支柱101a,101bが残り、第2配線3を両側で補強する。
尚、上記の例では、補強用支柱として第1配線の両外側に各1本づつの四角柱を配置する構成で説明したが、形状/本数ともにこれに限るものではなく、円柱であってもよく、本数も両側に複数本づつ配置する構成であってもよい。
エアブリッジ構造の第1配線と第2配線(空中配線)との主面が対向する空間に高誘電率の絶縁部材を配置することなく、また、工程を極力増やすことなく第2配線を補強することができる配線構造及びその形成方法に適用できる。
本発明の配線構造の一例の斜視図及び断面図 本発明の配線構造の形成方法の一例の工程順を示す断面図 本発明の配線構造の形成方法の一例の工程順を示す断面図 従来の配線構造の一例の斜視図及び断面図 従来の配線構造の他の例の断面図 従来の配線構造の形成方法の一例の工程順を示す断面図 従来の配線構造の形成方法の一例の工程順を示す断面図
符号の説明
1 半導体基板
2 第1配線
3 第2配線
4 第1配線2と第2配線3との各主面が対向する空間領域
5 絶縁物で成る支柱部
6 ポリイミド膜
6a 従来のダミーパターン
6b 本発明のダミーパターン
7 従来のポジ型フォトレジストマスク
7a 本発明のポジ型フォトレジストマスク
8 メッキ用通電膜
101a,101b 補強用支柱
102a,102b 貫通孔

Claims (3)

  1. 半導体基板面に沿って設けられた第1配線と第2配線の2つの配線の交差位置で、前記第2配線は前記第1配線を空間を介して跨ぐように形成されたエアブリッジ構造において、前記第1配線の両外側に前記第2配線を支持するための金属で成る補強用支柱を形成したことを特徴とする配線構造。
  2. 前記補強用支柱は、前記第2配線と同一の金属で成ることを特徴とする請求項1に記載の配線構造。
  3. 少なくとも、
    半導体基板面に沿った第1配線を形成する工程と、
    前記第1配線と形成予定の第2配線との交差領域に、矩形状の絶縁物で成り、前記第1配線の両外側に貫通孔を有するダミーパターンを形成する工程と、
    前記貫通孔の内面を含む前記半導体基板面にメッキ用通電膜を形成する工程と、
    前記半導体基板面に形成予定の第2配線のパターンを有する選択メッキ用マスクを形成した後、選択メッキにより前記貫通孔を埋め込むと共に第2配線となるメッキ膜を形成する工程と、
    前記選択メッキ用マスクと、第2配線以外の領域のメッキ用通電膜とをイオンミリングで除去した後、前記ダミーパターンをアッシングにより除去して第2配線及び前記第2配線を支持する補強用支柱とを形成する工程とを備えることを特徴とする配線構造の形成方法。
JP2003339002A 2003-09-30 2003-09-30 配線構造及びその形成方法 Pending JP2005109060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003339002A JP2005109060A (ja) 2003-09-30 2003-09-30 配線構造及びその形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003339002A JP2005109060A (ja) 2003-09-30 2003-09-30 配線構造及びその形成方法

Publications (1)

Publication Number Publication Date
JP2005109060A true JP2005109060A (ja) 2005-04-21

Family

ID=34534305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003339002A Pending JP2005109060A (ja) 2003-09-30 2003-09-30 配線構造及びその形成方法

Country Status (1)

Country Link
JP (1) JP2005109060A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223814B2 (en) 2009-09-30 2012-07-17 Sony Corporation Semiconductor laser
US9663861B2 (en) 2015-03-23 2017-05-30 Taiyo Yuden Co., Ltd. Acoustic wave device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8223814B2 (en) 2009-09-30 2012-07-17 Sony Corporation Semiconductor laser
US9663861B2 (en) 2015-03-23 2017-05-30 Taiyo Yuden Co., Ltd. Acoustic wave device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP4551913B2 (ja) 半導体装置の製造方法
JP3236266B2 (ja) パターン形成方法
KR19980077766A (ko) 반도체장치의 더미패턴 형성방법
US20130307166A1 (en) Method for forming patterns of dense conductor lines and their contact pads, and memory array having dense conductor lines and contact pads
TW502423B (en) A process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
CN101847600B (zh) 制造多个集成半导体构件的方法
JP2009279733A (ja) 微小電気機械システム装置およびその製造方法
JPH11330230A (ja) 半導体装置とその製造方法
KR100374249B1 (ko) 반도체장치및그제조방법
JP2005109060A (ja) 配線構造及びその形成方法
JP5072417B2 (ja) 半導体装置およびその製造方法
JPH07135251A (ja) 高周波回路装置のエアブリッジ配線
JPH11330077A (ja) デュアル・ダマスク技術
JPH05152452A (ja) エアブリツジ配線の形成方法
JPH11186381A (ja) 配線構造およびその形成方法
JP2004303991A (ja) 半導体装置及びその製造方法
JPH0530068B2 (ja)
JPH088340A (ja) エアーブリッジ配線
JP2011258763A (ja) 半導体装置のヒューズ構造及びその製造方法
JP2005167038A (ja) 配線構造及びその製造方法
JP2005245135A (ja) プレーナ型電磁アクチュエータ及びその製造方法
JPH11204637A (ja) 半導体装置およびその製造方法
JPS6298749A (ja) 半導体装置
JPH11238737A (ja) 配線構体形成法
JPH0350756A (ja) 半導体集積回路の製造方法