[go: up one dir, main page]

JP2005101762A - High-frequency part and communication apparatus employing it - Google Patents

High-frequency part and communication apparatus employing it Download PDF

Info

Publication number
JP2005101762A
JP2005101762A JP2003330431A JP2003330431A JP2005101762A JP 2005101762 A JP2005101762 A JP 2005101762A JP 2003330431 A JP2003330431 A JP 2003330431A JP 2003330431 A JP2003330431 A JP 2003330431A JP 2005101762 A JP2005101762 A JP 2005101762A
Authority
JP
Japan
Prior art keywords
diode
control signal
transmission
input
output unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003330431A
Other languages
Japanese (ja)
Other versions
JP3956924B2 (en
Inventor
Tetsuo Harada
哲郎 原田
Naoki Nakayama
尚樹 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003330431A priority Critical patent/JP3956924B2/en
Publication of JP2005101762A publication Critical patent/JP2005101762A/en
Application granted granted Critical
Publication of JP3956924B2 publication Critical patent/JP3956924B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transceivers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-frequency part capable of preventing a PCS/DCS transmission signal from being transmitted to a PCS-receiving terminal and a DCS-receiving terminal at PCS/DCS transmission. <P>SOLUTION: When a positive voltage control signal is inputted to the DCS/PCS transmission/reception switching control signal input terminal Vc2 of a switch circuit SW2, diodes D3 and D4 go to conductive state. Since the cathode of the switch circuit SW2 is connected to the anode side of a diode D6 in a switch circuit SW3 with a resistor element R0, the diode D6 also goes to conduction state. When the diodes D4 and D6 go to conductive state, transmission line DSL2 becomes substantially open state for a transmission signal, as viewed from the diode D3 and transmission line DSL3 becomes substantially open state, as viewed from the switch circuit SW2 side thus having specified isolation, respectively. Consequently, the transmission signal is attenuated on these transmission lines and will not be transmitted to a DCS-receiving signal output terminal Rx2. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は、それぞれに異なる周波数帯域を送受信帯域とする二つの通信系の送受信信号を扱う高周波部品、特に第1通信系の送信信号帯域と第2通信系の受信信号帯域とが部分的に一致する場合にもそれぞれ個別に送受信を行うことができる高周波部品およびこの高周波部品を用いた通信装置に関するものである。   The present invention is a high-frequency component that handles transmission / reception signals of two communication systems each having a transmission / reception frequency band different from each other, in particular, the transmission signal band of the first communication system and the reception signal band of the second communication system partially match. The present invention also relates to a high-frequency component that can individually transmit and receive, and a communication device using this high-frequency component.

現在、携帯電話等の無線通信方式にはCDMA方式やTDMA方式等の複数の仕様が存在し、TDMA方式には、900MHz帯を利用するGSMと、1800MHz帯を利用するDCSと、1900MHz帯を利用するPCSなどが存在する。このうちPCSでは、1850〜1910MHzが送信信号の周波数帯域として割り当てられていて、1930〜1990MHzが受信信号の周波数帯域として割り当てられている。また、DCSでは、1710〜1785MHzが送信信号の周波数帯域として割り当てられていて、1805〜1880MHzが受信信号の周波数帯域として割り当てられている。   Currently, there are a plurality of specifications such as a CDMA system and a TDMA system in a wireless communication system such as a cellular phone, and the TDMA system uses GSM using the 900 MHz band, DCS using the 1800 MHz band, and 1900 MHz band. There are PCS and the like. Among these, in PCS, 1850 to 1910 MHz is assigned as the frequency band of the transmission signal, and 1930 to 1990 MHz is assigned as the frequency band of the reception signal. In DCS, 1710 to 1785 MHz is assigned as the frequency band of the transmission signal, and 1805 to 1880 MHz is assigned as the frequency band of the reception signal.

これらの異なる三つの通信方式(GSM、DCS、PCS)の通信信号を一つのアンテナで送受信する場合、実際に通信を行う周波数帯域以外の信号は不要となる。例えば、GMS方式(900MHz帯)で送受信する場合には、DCS方式(1800MHz帯)やPCS方式(1900MHz帯)の通信信号は不要となる。   When communication signals of these three different communication systems (GSM, DCS, and PCS) are transmitted and received with one antenna, signals other than the frequency band for actual communication are not necessary. For example, when transmitting and receiving in the GMS system (900 MHz band), communication signals in the DCS system (1800 MHz band) and the PCS system (1900 MHz band) are unnecessary.

このようなGSM、DCS、PCSの通信信号を一つのアンテナで送受信する高周波モジュールとしては、周波数帯域が大きく異なるGSM通信信号とDCS,PCS通信信号とを分離するダイプレクサと、GSM送信信号とGSM受信信号とを切り替えるスイッチ回路と、DCS,PCS送信信号とDCS,PCS受信信号とを切り替えるスイッチ回路と、DCS受信信号とPCS受信信号とを切り替えるスイッチ回路と、を備えたものが従来提案されている(例えば、特許文献1参照)。   As a high-frequency module that transmits and receives such GSM, DCS, and PCS communication signals with a single antenna, a diplexer that separates a GSM communication signal and a DCS / PCS communication signal that are greatly different in frequency band, a GSM transmission signal, and a GSM reception 2. Description of the Related Art Conventionally, a switch circuit that switches a signal, a switch circuit that switches a DCS / PCS transmission signal and a DCS / PCS reception signal, and a switch circuit that switches a DCS reception signal and a PCS reception signal has been proposed. (For example, refer to Patent Document 1).

図9はこのような従来の高周波モジュールの等価回路図であり、以下の説明では、送信信号入力端子Tx1からGSM送信信号を入力し、受信信号出力端子Rx1からGSM受信信号を出力し、送信信号入力端子Tx2からDCS送信信号またはPCS送信信号を入力し、受信信号出力端子Rx2からDCS受信信号を出力し、受信信号出力端子Rx3からPCS受信信号を出力する場合について示す。   FIG. 9 is an equivalent circuit diagram of such a conventional high-frequency module. In the following description, a GSM transmission signal is input from a transmission signal input terminal Tx1, a GSM reception signal is output from a reception signal output terminal Rx1, and a transmission signal is transmitted. A case where a DCS transmission signal or a PCS transmission signal is input from the input terminal Tx2, a DCS reception signal is output from the reception signal output terminal Rx2, and a PCS reception signal is output from the reception signal output terminal Rx3 will be described.

ダイプレクサDiPX210には三つの入出力部P41〜P43が備えられている。スイッチ回路SW101側の入出力部P41はローパスフィルタLPF202を介してアンテナANT側の入出力部P43に接続されるとともに、入出力部P43はハイパスフィルタHPF203を介してスイッチ回路SW102側の入出力部P42に接続されている。   The diplexer DiPX210 is provided with three input / output units P41 to P43. The input / output unit P41 on the switch circuit SW101 side is connected to the input / output unit P43 on the antenna ANT side via the low-pass filter LPF202, and the input / output unit P43 is connected to the input / output unit P42 on the switch circuit SW102 side via the high-pass filter HPF203. It is connected to the.

ローパスフィルタLPF202は、入出力部P41と入出力部P43との間に接続されたキャパシタCt1および伝送線路からなるインダクタLt1の並列回路と、この並列回路の入出力部P41側と接地との間に接続されたキャパシタCu1とからなる。また、ハイパスフィルタHPF203は、入出力部P42と入出力部P43との間に直列に接続されたキャパシタCc1,Cc2と、これらキャパシタCc1,Cc2の接続点と接地との間に接続されたキャパシタCt2と伝送線路からなるインダクタLt2とからなる。   The low-pass filter LPF 202 includes a capacitor Ct1 connected between the input / output unit P41 and the input / output unit P43 and a parallel circuit of an inductor Lt1 including a transmission line, and the input / output unit P41 side of the parallel circuit and the ground. It consists of a connected capacitor Cu1. The high-pass filter HPF 203 includes capacitors Cc1 and Cc2 connected in series between the input / output unit P42 and the input / output unit P43, and a capacitor Ct2 connected between the connection point of the capacitors Cc1 and Cc2 and the ground. And an inductor Lt2 made of a transmission line.

スイッチ回路SW101は、入出力部P11がローパスフィルタLPF201を介してGSM送信信号入力端子Tx1に接続され、入出力部P12がGSM受信信号出力端子Rx1に接続され、入出力部P13がダイプレクサDiPX210に接続されている。   In the switch circuit SW101, the input / output unit P11 is connected to the GSM transmission signal input terminal Tx1 through the low pass filter LPF201, the input / output unit P12 is connected to the GSM reception signal output terminal Rx1, and the input / output unit P13 is connected to the diplexer DiPX210. Has been.

ダイプレクサDiPX210側の入出力部P13はダイオードD1を介してGSM送信信号入力端子Tx1側の入出力部P11に接続されるとともに、GSM送信信号の波長の約1/4の長さの伝送線路GSL2を介してGSM受信信号出力端子Rx1側の入出力部P12に接続されている。そして、伝送線路GSL2の入出力部P12側の端部はダイオードD2およびキャパシタGC5を介して接地されている。   The input / output unit P13 on the diplexer DiPX210 side is connected to the input / output unit P11 on the GSM transmission signal input terminal Tx1 side via the diode D1, and is connected to the transmission line GSL2 having a length of about ¼ of the wavelength of the GSM transmission signal. To the input / output unit P12 on the GSM reception signal output terminal Rx1 side. The end of the transmission line GSL2 on the input / output part P12 side is grounded via the diode D2 and the capacitor GC5.

ダイオードD2はカソードが伝送線路GSL2に接続されており、アノードが抵抗素子R1を介して制御信号入力端子Vc1に接続されている。ダイオードD1はアノードが入出力端子P13および伝送線路GSL2に接続されており、カソードがインダクタGSL1を介して接地されている。   The diode D2 has a cathode connected to the transmission line GSL2, and an anode connected to the control signal input terminal Vc1 via the resistance element R1. The diode D1 has an anode connected to the input / output terminal P13 and the transmission line GSL2, and a cathode grounded through the inductor GSL1.

ローパスフィルタLPF201は、入出力部P51がスイッチ回路SW1の入出力部P11に接続され、入出力部P52がキャパシタを介してGSM送信信号入力端子Tx1に接続されている。また、ローパスフィルタLPF201は、入出力部P51,P52間に接続されたキャパシタGCc1および伝送線路からなるインダクタGLt1の並列回路と、この並列回路の両端と接地との間にそれぞれ接続されたキャパシタGCu1とGCu2とからなる。   The low-pass filter LPF201 has an input / output unit P51 connected to the input / output unit P11 of the switch circuit SW1, and an input / output unit P52 connected to the GSM transmission signal input terminal Tx1 via a capacitor. The low-pass filter LPF201 includes a capacitor GCc1 connected between the input / output units P51 and P52 and a parallel circuit of an inductor GLt1 including a transmission line, and a capacitor GCu1 connected between both ends of the parallel circuit and the ground. It consists of GCu2.

スイッチ回路SW102は、入出力部P21がローパスフィルタLPF204を介してDCS/PCS送信信号入力端子Tx2に接続され、入出力部P22がキャパシタDPC0を介してスイッチ回路SW103に接続され、入出力部P23がダイプレクサDiPX210に接続されている。   In the switch circuit SW102, the input / output unit P21 is connected to the DCS / PCS transmission signal input terminal Tx2 via the low pass filter LPF204, the input / output unit P22 is connected to the switch circuit SW103 via the capacitor DPC0, and the input / output unit P23 is It is connected to the diplexer DiPX210.

ダイプレクサDiPX210側の入出力部P23はダイオードD3を介してDCS/PCS送信信号入力端子Tx2側の入出力部P21に接続されるとともに、DCS/PCS送信信号の波長の約1/4の長さの伝送線路DSL2を介してスイッチ回路SW3側の入出力部P22に接続されている。伝送線路DSL2の入出力部P22側の端部はダイオードD4およびキャパシタDC4を介して接地されている。また、ダイオードD3の両端はキャパシタDPCtとインダクタDPSLtとの直列回路が接続されており、ダイオードD3の入出力部P21側の端部はインダクタDPSL1およびキャパシタDPC1を介して接地されている。   The input / output unit P23 on the diplexer DiPX210 side is connected to the input / output unit P21 on the DCS / PCS transmission signal input terminal Tx2 side via the diode D3, and has a length of about 1/4 of the wavelength of the DCS / PCS transmission signal. It is connected to the input / output unit P22 on the switch circuit SW3 side via the transmission line DSL2. The end of the transmission line DSL2 on the input / output part P22 side is grounded via a diode D4 and a capacitor DC4. In addition, a series circuit of a capacitor DPCt and an inductor DPSLt is connected to both ends of the diode D3, and an end on the input / output unit P21 side of the diode D3 is grounded via the inductor DPSL1 and the capacitor DPC1.

ダイオードD3はアノードがインダクタDPSL1を介して制御信号入力端子Vc2に接続されており、カソードが伝送線路DSL2に接続されている。ダイオードD4はアノードが伝送線路DSL2に接続されており、カソードがキャパシタDC4とともに抵抗素子R2を介して接地されている。   The diode D3 has an anode connected to the control signal input terminal Vc2 via the inductor DPSL1, and a cathode connected to the transmission line DSL2. The anode of the diode D4 is connected to the transmission line DSL2, and the cathode is grounded together with the capacitor DC4 via the resistance element R2.

スイッチ回路SW103は、入出力部P31がキャパシタを介してPCS受信信号出力端子Rx3に接続され、入出力部P32がDCS受信信号出力端子Rx2に接続され、入出力部P33がキャパシタDPC0を介してスイッチ回路SW102に接続されている。   In the switch circuit SW103, the input / output unit P31 is connected to the PCS reception signal output terminal Rx3 via a capacitor, the input / output unit P32 is connected to the DCS reception signal output terminal Rx2, and the input / output unit P33 is switched via the capacitor DPC0. It is connected to the circuit SW102.

スイッチ回路SW102側の入出力部P33はダイオードD5を介してPCS受信信号出力端子Rx3側の入出力部P31に接続されるとともに、PCS受信信号の波長の約1/4の長さの伝送線路DSL3を介してDCS受信信号出力端子Rx2側の入出力部P32に接続されている。伝送線路DSL3の入出力端子P32側の端部はダイオードD6およびキャパシタDC6を介して接地されている。また、ダイオードD5の入出力部P31側の端部はインダクタPSL3およびキャパシタPC3を介して接地されている。   The input / output unit P33 on the switch circuit SW102 side is connected to the input / output unit P31 on the PCS reception signal output terminal Rx3 side via the diode D5, and the transmission line DSL3 having a length of about ¼ of the wavelength of the PCS reception signal. To the input / output unit P32 on the DCS reception signal output terminal Rx2 side. The end of the transmission line DSL3 on the input / output terminal P32 side is grounded via a diode D6 and a capacitor DC6. The end of the diode D5 on the input / output part P31 side is grounded via the inductor PSL3 and the capacitor PC3.

ダイオードD5はアノードがインダクタPSL3を介して制御信号入力端子Vc3に接続されており、カソードが伝送線路DSL3に接続されている。ダイオードD6はアノードが伝送線路DSL3に接続されており、カソードがキャパシタDC6とともに抵抗素子R3を介して接地されている。   The diode D5 has an anode connected to the control signal input terminal Vc3 via the inductor PSL3, and a cathode connected to the transmission line DSL3. The diode D6 has an anode connected to the transmission line DSL3 and a cathode connected to the ground together with the capacitor DC6 via the resistance element R3.

ローパスフィルタLPF204は、入出力部P61がスイッチ回路SW102の入出力部P21に接続され、入出力部P62がキャパシタを介してDCS/PCS送信信号入力端子Tx2に接続されている。また、ローパスフィルタLPF204は、入出力部P61,P62間に順接続されたキャパシタCt3および伝送線路からなるインダクタLt3の並列回路とキャパシタCt4および伝送線路からなるインダクタLt4の並列回路と、これら並列回路の両端と接地との間にそれぞれ接続されたキャパシタCu2,Cu3,Cu4とからなる。   The low-pass filter LPF204 has an input / output unit P61 connected to the input / output unit P21 of the switch circuit SW102, and an input / output unit P62 connected to the DCS / PCS transmission signal input terminal Tx2 via a capacitor. The low-pass filter LPF 204 includes a parallel circuit of a capacitor Ct3 and an inductor Lt3 composed of a transmission line, a parallel circuit of a capacitor Ct4 and an inductor Lt4 composed of a transmission line, and a parallel circuit of these parallel circuits. It consists of capacitors Cu2, Cu3, Cu4 respectively connected between both ends and the ground.

このような従来の高周波モジュールを用いて、GSM,DCS,PCS通信信号を送受信する場合の動作を示す。ここで、GSM通信信号は送信信号入力端子Tx1から入力されて受信信号出力端子Rx1から出力され、DCS通信信号は送信信号入力端子Tx2から入力されて受信信号出力端子Rx2から出力され、PCS通信信号は送信信号入力端子Tx2から入力されて受信信号出力端子Rx3から出力される場合を示す。   An operation in the case of transmitting and receiving GSM, DCS, and PCS communication signals using such a conventional high-frequency module will be described. Here, the GSM communication signal is input from the transmission signal input terminal Tx1 and output from the reception signal output terminal Rx1, the DCS communication signal is input from the transmission signal input terminal Tx2 and output from the reception signal output terminal Rx2, and the PCS communication signal Indicates a case where the signal is input from the transmission signal input terminal Tx2 and output from the reception signal output terminal Rx3.

(1)GSM送受信時
GSM送信信号を伝送する場合、スイッチ回路SW101の制御信号入力端子Vc1に正電圧の制御信号を入力する。
制御信号入力端子Vc1から正電圧の制御信号が入力されると、ダイオードD1,D2が導通状態となり、送信信号入力端子Tx1から入力されるGSM送信信号は、ダイオードD1のアノード側に伝送される。ここで、伝送線路GSL2がGSM送信信号の波長の約1/4の線路長であるので、伝送線路GSL2はGSM送信信号に対して、受信信号出力端子Rx1側が開放となるように位相を回し、所定のアイソレーションを有するアイソレーション回路として機能する。このため、GSM送信信号はダイプレクサDiPX210のローパスフィルタLPF202を介してアンテナANTに伝送されるが、受信信号出力端子Rx1側には殆ど伝送されない。
(1) During GSM transmission / reception When transmitting a GSM transmission signal, a positive voltage control signal is input to the control signal input terminal Vc1 of the switch circuit SW101.
When a positive voltage control signal is input from the control signal input terminal Vc1, the diodes D1 and D2 are turned on, and the GSM transmission signal input from the transmission signal input terminal Tx1 is transmitted to the anode side of the diode D1. Here, since the transmission line GSL2 has a line length of about 1/4 of the wavelength of the GSM transmission signal, the transmission line GSL2 rotates the phase with respect to the GSM transmission signal so that the reception signal output terminal Rx1 side is open, It functions as an isolation circuit having a predetermined isolation. For this reason, the GSM transmission signal is transmitted to the antenna ANT through the low pass filter LPF 202 of the diplexer DiPX 210, but is hardly transmitted to the reception signal output terminal Rx1 side.

一方、GSM受信信号を伝送する場合、制御信号入力端子Vc1に0電圧または、負電圧の制御信号を入力する。
制御信号入力端子Vc1に0電圧または、負電圧の制御信号が入力されると、ダイオードD1,D2は開放となる。ダイオードD1が開放となることで、アンテナANTからのGSM受信信号は伝送線路GSL2に伝送されるが、ダイオードD1で遮断されて送信信号入力端子Tx1側には伝送されない。一方、ダイオードD2が開放であることにより、伝送線路GSL2はGSM受信信号に対して単なる伝送線路として機能するので、GSM受信信号は受信信号出力端子Rx1に伝送される。
On the other hand, when transmitting a GSM reception signal, a control signal of 0 voltage or negative voltage is input to the control signal input terminal Vc1.
When a 0-voltage or negative-voltage control signal is input to the control signal input terminal Vc1, the diodes D1 and D2 are opened. When the diode D1 is opened, the GSM reception signal from the antenna ANT is transmitted to the transmission line GSL2, but is blocked by the diode D1 and is not transmitted to the transmission signal input terminal Tx1 side. On the other hand, since the diode D2 is open, the transmission line GSL2 functions as a mere transmission line for the GSM reception signal, so that the GSM reception signal is transmitted to the reception signal output terminal Rx1.

(2)DCS/PCS送信時
DCS送信信号またはPCS送信信号を伝送する場合には、スイッチ回路SW102の制御信号入力端子Vc2に正電圧の制御信号を入力する。
(2) DCS / PCS transmission When transmitting a DCS transmission signal or a PCS transmission signal, a positive voltage control signal is input to the control signal input terminal Vc2 of the switch circuit SW102.

制御信号入力端子Vc2から正電圧の制御信号が入力されると、電流がダイオードD3、伝送線路DSL2、ダイオードD4、抵抗素子R2を介して接地に流れる。これにより、スイッチ回路SW102のダイオードD3,D4が導通状態となる。ダイオードD3が導通状態になると、スイッチ回路SW102の入出力部P21と入出力部P23とが導通する。これにより、DCS/PCS送信信号入力端子Tx2から入力されるDCS送信信号またはPCS送信信号は、ローパスフィルタLPF204を介して入出力部P21からスイッチ回路SW102に入力され、ダイオードD3を介して入出力部P23からダイプレクサDiPX210を介してアンテナANTに伝送される。   When a positive voltage control signal is input from the control signal input terminal Vc2, a current flows to the ground via the diode D3, the transmission line DSL2, the diode D4, and the resistance element R2. As a result, the diodes D3 and D4 of the switch circuit SW102 become conductive. When the diode D3 becomes conductive, the input / output unit P21 and the input / output unit P23 of the switch circuit SW102 are conductive. Thereby, the DCS transmission signal or the PCS transmission signal input from the DCS / PCS transmission signal input terminal Tx2 is input from the input / output unit P21 to the switch circuit SW102 via the low-pass filter LPF204, and input / output unit via the diode D3. The data is transmitted from P23 to the antenna ANT via the diplexer DiPX210.

一方、ダイオードD4が導通状態となることで、伝送線路DSL2の入出力部P22側の端部はダイオードD4とキャパシタDC4とにより等価的に接地状態となる。ここで、伝送線路DSL2はDCS/PCS送信信号の波長の約1/4の線路長であるので、ダイオードD3のカソードから見た伝送線路DSL2側は略開放状態となり、伝送線路DSL2から入出力部P22側の回路は所定の減衰量を有するアイソレーション回路として機能する。これにより、伝送線路DSL2側に伝送されたDCSまたはPCS送信信号はこのアイソレーション回路で減衰され、スイッチ回路SW103側すなわち受信信号出力端子側に殆ど伝送されることはない。   On the other hand, when the diode D4 becomes conductive, the end of the transmission line DSL2 on the input / output part P22 side is equivalently grounded by the diode D4 and the capacitor DC4. Here, since the transmission line DSL2 has a line length of about 1/4 of the wavelength of the DCS / PCS transmission signal, the transmission line DSL2 side viewed from the cathode of the diode D3 is substantially open, and the transmission line DSL2 is connected to the input / output unit from the transmission line DSL2. The circuit on the P22 side functions as an isolation circuit having a predetermined attenuation. Thereby, the DCS or PCS transmission signal transmitted to the transmission line DSL2 side is attenuated by the isolation circuit and hardly transmitted to the switch circuit SW103 side, that is, the reception signal output terminal side.

(3)PCS受信時
PCS受信信号を伝送する場合には、スイッチ回路SW102の制御信号入力端子Vc2に0電圧または負電圧の制御信号を入力する。また、スイッチ回路SW103の制御信号入力端子Vc3に正電圧の制御信号を入力する。
(3) During PCS reception When transmitting a PCS reception signal, a control signal of 0 voltage or negative voltage is input to the control signal input terminal Vc2 of the switch circuit SW102. Further, a positive voltage control signal is input to the control signal input terminal Vc3 of the switch circuit SW103.

制御信号入力端子Vc2に0電圧または負電圧の制御信号が入力されると、スイッチ回路SW102のダイオードD3,D4が開放状態となり、スイッチ回路SW102の入出力部P23から見てダイオードD3側は開放となる。一方、ダイオードD4が開放状態となることで、伝送線路DSL2のダイオードD4側の端部は等価的に短絡にならないので、伝送線路DSL2は単なる伝送線路として機能し、スイッチ回路SW102の入出力部P23と入出力部P22とが導通する。これにより、アンテナANTで受信し、ダイプレクサDiPX210を介してスイッチ回路SW102の入出力部P23に入力したPCS受信信号は、伝送線路DSL2、入出力部P22を介してスイッチ回路SW103の入出力部P33に伝送されるが、DCS/PCS送信信号入力端子Tx2には伝送されない。   When a control signal of 0 voltage or negative voltage is input to the control signal input terminal Vc2, the diodes D3 and D4 of the switch circuit SW102 are opened, and the diode D3 side is opened when viewed from the input / output unit P23 of the switch circuit SW102. Become. On the other hand, since the end of the transmission line DSL2 on the diode D4 side is not short-circuited equivalently when the diode D4 is opened, the transmission line DSL2 functions as a simple transmission line, and the input / output unit P23 of the switch circuit SW102. And the input / output unit P22 are conducted. Thus, the PCS reception signal received by the antenna ANT and input to the input / output unit P23 of the switch circuit SW102 via the diplexer DiPX210 is transmitted to the input / output unit P33 of the switch circuit SW103 via the transmission line DSL2 and the input / output unit P22. Although transmitted, it is not transmitted to the DCS / PCS transmission signal input terminal Tx2.

一方、スイッチ回路SW103では、制御信号入力端子Vc3に正電圧の制御信号が入力されると、電流がダイオードD5、伝送線路DSL3、ダイオードD6、抵抗素子R3を介して接地に流れる。これにより、スイッチ回路SW103のダイオードD5,D6が導通状態となり、スイッチ回路SW103の入出力部P31と入出力部P33とが導通する。これにより、入出力部P33に入力されたPCS受信信号は、入出力部P31を介してPCS受信信号出力端子Rx3に伝送される。この際、伝送線路DSL3はPCS受信信号の波長の1/4の線路長で形成されているので、伝送線路DSL3のダイオードD6側は短絡となり、PCS受信信号に対しては入出力部P33から見て伝送線路DSL3側が開放となる。これにより、伝送線路DSL3から入出力部P32側の回路は所定の減衰量を有するアイソレーション回路として機能するので、伝送線路DSL3に伝送されたPCS受信信号はこのアイソレーション回路で減衰され、DCS受信信号出力端子側Rx2側に殆ど伝送されることはない。しかしながら、この伝送線路DSL3を含むアイソレーション回路ではPCS受信信号を完全には遮断することができないので、伝送線路DSL3とDCS受信信号出力端子Rx2との間にDCS受信信号の周波数帯域を通過帯域とするSAWフィルタを接続して、DCS受信信号出力端子Rx2にPCS受信信号が伝送されることを防止している。この際PCS受信信号は送信信号と比較してパワーが小さいので、前記SAWフィルタを破壊することはない。   On the other hand, in the switch circuit SW103, when a positive voltage control signal is input to the control signal input terminal Vc3, a current flows to the ground via the diode D5, the transmission line DSL3, the diode D6, and the resistance element R3. As a result, the diodes D5 and D6 of the switch circuit SW103 are turned on, and the input / output unit P31 and the input / output unit P33 of the switch circuit SW103 are conducted. Thereby, the PCS reception signal input to the input / output unit P33 is transmitted to the PCS reception signal output terminal Rx3 via the input / output unit P31. At this time, since the transmission line DSL3 is formed with a line length of ¼ of the wavelength of the PCS reception signal, the diode D6 side of the transmission line DSL3 is short-circuited, and the PCS reception signal is viewed from the input / output unit P33. Thus, the transmission line DSL3 side is opened. As a result, since the circuit on the input / output unit P32 side from the transmission line DSL3 functions as an isolation circuit having a predetermined attenuation amount, the PCS reception signal transmitted to the transmission line DSL3 is attenuated by this isolation circuit and received by DCS. Almost no signal is transmitted to the signal output terminal side Rx2. However, since the isolation circuit including the transmission line DSL3 cannot completely block the PCS reception signal, the frequency band of the DCS reception signal is defined as a pass band between the transmission line DSL3 and the DCS reception signal output terminal Rx2. The PCS reception signal is prevented from being transmitted to the DCS reception signal output terminal Rx2. At this time, since the PCS reception signal has a smaller power than the transmission signal, the SAW filter is not destroyed.

このようにして、PCS受信時には、アンテナANTで受信したPCS受信信号をPCS受信信号出力端子Rx3にのみ伝送することができる。   In this way, at the time of PCS reception, the PCS reception signal received by the antenna ANT can be transmitted only to the PCS reception signal output terminal Rx3.

(4)DCS受信時
DCS受信信号を伝送する場合には、スイッチ回路SW102の制御信号入力端子Vc2とスイッチ回路SW103の制御信号入力端子Vc3にともに0電圧または負電圧の制御信号を入力する。
(4) At the time of DCS reception When transmitting a DCS reception signal, a control signal of 0 voltage or negative voltage is input to both the control signal input terminal Vc2 of the switch circuit SW102 and the control signal input terminal Vc3 of the switch circuit SW103.

制御信号入力端子Vc2に0電圧または負電圧の制御信号が入力されると、スイッチ回路SW102のダイオードD3が開放状態となり、スイッチ回路SW102の入出力部P23から見てダイオードD3側は開放となる。一方、ダイオードD4が開放状態となることで、伝送線路DSL2のダイオードD4側の端部は等価的に短絡にならないので、伝送線路DSL2は単なる伝送線路として機能し、スイッチ回路SW102の入出力部P23とP22とが導通する。これにより、アンテナANTで受信し、ダイプレクサDiPX210を介してスイッチ回路SW102の入出力部P23に入力したDCS受信信号は、伝送線路DSL2、入出力部P22を介してスイッチ回路SW103の入出力部P33に伝送されるが、DCS/PCS送信信号入力端子Tx2には伝送されない。   When a control signal of 0 voltage or negative voltage is input to the control signal input terminal Vc2, the diode D3 of the switch circuit SW102 is opened, and the diode D3 side is opened as viewed from the input / output unit P23 of the switch circuit SW102. On the other hand, since the end of the transmission line DSL2 on the diode D4 side is not short-circuited equivalently when the diode D4 is opened, the transmission line DSL2 functions as a simple transmission line, and the input / output unit P23 of the switch circuit SW102. And P22 conduct. Thus, the DCS reception signal received by the antenna ANT and input to the input / output unit P23 of the switch circuit SW102 via the diplexer DiPX210 is transmitted to the input / output unit P33 of the switch circuit SW103 via the transmission line DSL2 and the input / output unit P22. Although transmitted, it is not transmitted to the DCS / PCS transmission signal input terminal Tx2.

一方、スイッチ回路SW103では、制御信号入力端子Vc3に0電圧または負電圧の制御信号が入力されると、スイッチ回路SW103のダイオードD5,D6が開放状態となる。ダイオードD5が開放状態になることでスイッチ回路SW103の入出力部P33から見てダイオードD5側は開放となる。また、ダイオードD6が開放状態になることで、伝送線路DSL3のダイオードD6側の端部は等価的に短絡にならないので、伝送線路DSL3は単なる伝送線路として機能する。これにより、入出力部P33に入力したDCS受信信号は、伝送線路DSL3、入出力部P32を介してDCS受信信号出力端子Rx2に伝送されるが、PCS受信信号出力端子Rx3には伝送されない。   On the other hand, in the switch circuit SW103, when the control signal of 0 voltage or negative voltage is input to the control signal input terminal Vc3, the diodes D5 and D6 of the switch circuit SW103 are opened. When the diode D5 is opened, the diode D5 side is opened as viewed from the input / output unit P33 of the switch circuit SW103. Further, since the diode D6 is in an open state, the end of the transmission line DSL3 on the diode D6 side is not short-circuited equivalently, so that the transmission line DSL3 functions as a simple transmission line. Thus, the DCS reception signal input to the input / output unit P33 is transmitted to the DCS reception signal output terminal Rx2 via the transmission line DSL3 and the input / output unit P32, but is not transmitted to the PCS reception signal output terminal Rx3.

このようにして、DCS受信時には、アンテナANTで受信したDCS受信信号をDCS受信信号出力端子Rx2にのみ伝送する。
特開2000−165288公報
In this way, at the time of DCS reception, the DCS reception signal received by the antenna ANT is transmitted only to the DCS reception signal output terminal Rx2.
JP 2000-165288 A

ところが、図9に示した従来の高周波モジュールでは、スイッチ回路SW102のダイオードD3,D4を導通させた状態で、ダイオードD3のカソードから見て伝送線路DSL2側が理想的な開放状態にはならず、PCS/DCS送信信号がスイッチ回路SW103に少しは漏れる。ここで、制御信号入力端子Vc3に正電圧が印加されていると、ダイオードD5が導通状態となり、受信信号出力端子Rx3に漏れた送信信号が伝送されてしまう。これにより受信信号出力端子Rx3に接続されるLNA等の回路素子を破壊する可能性が生じる。なお、伝送線路DSL3はPCS受信信号の波長の1/4の線路長であり、必ずしもDCS/PCS送信信号の波長の1/4の線路長に合っていないが、これらの信号の周波数が近いので、制御信号入力端子Vc3に正電圧が印加されてダイオードD6が導通状態になると、伝送線路DSL3から入出力部P32側はアイソレーション回路として機能し、DCS/PCS送信信号は或る程度減衰されて受信信号出力端子Rx2には殆ど漏れることはない。   However, in the conventional high-frequency module shown in FIG. 9, the transmission line DSL2 side is not in an ideal open state when viewed from the cathode of the diode D3 with the diodes D3 and D4 of the switch circuit SW102 made conductive. The / DCS transmission signal slightly leaks to the switch circuit SW103. Here, when a positive voltage is applied to the control signal input terminal Vc3, the diode D5 becomes conductive, and the leaked transmission signal is transmitted to the reception signal output terminal Rx3. Accordingly, there is a possibility that a circuit element such as an LNA connected to the reception signal output terminal Rx3 is destroyed. The transmission line DSL3 has a line length that is ¼ of the wavelength of the PCS reception signal, and does not necessarily match the line length of ¼ of the wavelength of the DCS / PCS transmission signal, but the frequency of these signals is close. When a positive voltage is applied to the control signal input terminal Vc3 and the diode D6 becomes conductive, the input / output unit P32 side from the transmission line DSL3 functions as an isolation circuit, and the DCS / PCS transmission signal is attenuated to some extent. There is almost no leakage to the reception signal output terminal Rx2.

一方、制御信号入力端子Vc3に0電圧または負電圧が入力されていると、ダイオードD5,D6が開放状態となる。ダイオードD5が開放状態になると受信信号出力端子Rx3にDCS/PCS送信信号が伝送されないが、ダイオードD6が開放状態になることで伝送線路DSL3はDCS/PCS送信信号に対して単なる伝送線路として機能するので、受信信号出力端子Rx2にDCS/PCS送信信号が伝送される。これを防ぐため、伝送線路DSL3と受信信号出力端子Rx2との間にDCS受信信号の周波数帯域のみを通過させるSAWフィルタを挿入すればよいが送信信号は受信信号に対してパワーが大きいので、SAWフィルタを破壊する可能性が生じる。   On the other hand, when a zero voltage or a negative voltage is input to the control signal input terminal Vc3, the diodes D5 and D6 are opened. When the diode D5 is opened, no DCS / PCS transmission signal is transmitted to the reception signal output terminal Rx3. However, when the diode D6 is opened, the transmission line DSL3 functions as a mere transmission line for the DCS / PCS transmission signal. Therefore, the DCS / PCS transmission signal is transmitted to the reception signal output terminal Rx2. In order to prevent this, a SAW filter that passes only the frequency band of the DCS reception signal may be inserted between the transmission line DSL3 and the reception signal output terminal Rx2. However, since the transmission signal has a higher power than the reception signal, the SAW filter The possibility of destroying the filter arises.

また、上述のようにPCS送信信号の周波数帯域とDCS受信信号の周波数帯域とは、部分的に重なり合う。具体的には、1850〜1880MHzの周波数帯域が重なり合う。このため、DCS受信信号周波数帯域を通過させるSAWフィルタを伝送線路DSL3と受信信号出力端子Rx2との間に挿入し、このSAWフィルタが破壊しないとしても、PCS送信時には、PCS送信信号の一部が受信信号出力端子Rx2に伝送されてしまう。これにより受信信号出力端子Rx2に接続されるLNA等の回路素子を破壊する可能性が生じる。   Further, as described above, the frequency band of the PCS transmission signal and the frequency band of the DCS reception signal partially overlap. Specifically, the frequency bands of 1850 to 1880 MHz overlap. Therefore, even if a SAW filter that passes the DCS reception signal frequency band is inserted between the transmission line DSL3 and the reception signal output terminal Rx2, even if this SAW filter is not destroyed, a part of the PCS transmission signal is not transmitted during PCS transmission. It is transmitted to the reception signal output terminal Rx2. Accordingly, there is a possibility that a circuit element such as an LNA connected to the reception signal output terminal Rx2 is destroyed.

この発明の目的は、個別の周波数帯域を送受信帯域とする2つの通信系のうち一方の通信系の送信時に、その送信信号がいずれかの通信系の受信信号出力端子に伝送されることを防ぐ高周波部品、およびこれを用いた通信装置を提供することにある。   An object of the present invention is to prevent a transmission signal from being transmitted to a reception signal output terminal of one of the communication systems when transmitting one of the two communication systems having an individual frequency band as a transmission / reception band. An object of the present invention is to provide a high-frequency component and a communication device using the same.

この発明は、それぞれに個別の周波数帯域を送受信帯域とする第1・第2の通信系の各送信信号が出力され各受信信号が入力される送受信信号入出力部、各送信信号が入力される送信信号入力部、および各受信信号が出力される受信信号出力部とを備えるとともに、送受信信号入出力部と送信信号入力部との間に接続された第1スイッチ素子、送受信信号入力部と受信信号出力部との間に接続された所定長の第1伝送線路、および該第1伝送線路と前記受信信号出力部との接続点と接地との間に接続された第2スイッチ素子を備え、第1制御信号により第1スイッチ素子と第2スイッチ素子とを同時にオンまたはオフ制御して、送受信信号入出力部と送信信号入力部または受信信号出力部との接続を切り替える第1スイッチ回路と、
該第1スイッチ回路の受信信号出力部に接続する受信信号入力部、第1の通信系の受信信号を出力する第1受信信号出力部、および第2の通信系の受信信号を出力する第2受信信号出力部とを備えるとともに、受信信号入力部と第1受信信号出力部との間に接続された第3スイッチ素子、受信信号入力部と第2受信信号出力部との間に接続された所定長の第2伝送線路、および該第2伝送線路と第2受信信号出力部との接続点と接地との間に接続された第4スイッチ素子を備え、第2制御信号により第3スイッチ素子と第4スイッチ素子とを同時にオンまたはオフ制御して、受信信号入力部と第1受信信号出力部または第2受信信号出力部との接続を切り替える第2スイッチ回路と、を備えた高周波部品において、第1スイッチ回路をオン制御する第1制御信号を第4スイッチ素子へオン制御の信号として与える制御信号経路を備えたことを特徴としている。
In the present invention, transmission / reception signal input / output units to which transmission signals of the first and second communication systems each having an individual frequency band as a transmission / reception band are output and each reception signal is input, and each transmission signal is input. A first switch element connected between the transmission / reception signal input / output unit and the transmission signal input unit, the transmission / reception signal input unit and the reception A first transmission line having a predetermined length connected between the signal output unit and a second switch element connected between a connection point between the first transmission line and the reception signal output unit and the ground; A first switch circuit that simultaneously turns on or off the first switch element and the second switch element by a first control signal to switch the connection between the transmission / reception signal input / output unit and the transmission signal input unit or the reception signal output unit;
A reception signal input unit connected to the reception signal output unit of the first switch circuit, a first reception signal output unit that outputs a reception signal of the first communication system, and a second that outputs a reception signal of the second communication system A third switching element connected between the received signal input unit and the first received signal output unit, and connected between the received signal input unit and the second received signal output unit. A second transmission line having a predetermined length; and a fourth switch element connected between a connection point between the second transmission line and the second received signal output unit and the ground, and the third switch element by a second control signal And a fourth switch element that simultaneously controls on or off, and a second switch circuit that switches a connection between the received signal input unit and the first received signal output unit or the second received signal output unit. , Turn on the first switch circuit It is characterized in that the first control signal with a control signal path to provide a signal of the fourth on control to the switch element.

また、この発明は、第1の通信系の送信信号周波数帯域と、第2の通信系の受信信号周波数帯域とが部分的に重なり合うことを特徴としている。   In addition, the present invention is characterized in that the transmission signal frequency band of the first communication system and the reception signal frequency band of the second communication system partially overlap.

この構成では、第1制御信号が制御信号経路を介して第2スイッチ回路の第4スイッチ素子にも伝達されるので、第1スイッチ素子、第2スイッチ素子、第4スイッチ素子が同時にオンまたはオフ制御される。   In this configuration, since the first control signal is also transmitted to the fourth switch element of the second switch circuit via the control signal path, the first switch element, the second switch element, and the fourth switch element are simultaneously turned on or off. Be controlled.

この制御動作を利用し、送信信号伝送時に第1スイッチ素子、第2スイッチ素子、第4スイッチ素子を導通状態にするようにオン制御する。   Using this control operation, on-control is performed so that the first switch element, the second switch element, and the fourth switch element are in a conductive state during transmission signal transmission.

第1スイッチ素子が導通状態となることにより、第1スイッチ回路では送信信号入力部と送受信信号入出力部とが導通し、送信信号が送信信号入力部から送受信信号出力部に伝送される。一方、第1スイッチ回路の第1伝送線路を予め送信信号の波長の約1/4の長さに設定しておくことと、第2スイッチ素子が導通状態になることにより、第1伝送線路の第2スイッチ素子側の端部が等価的に接地され、第1伝送線路の送受信信号入出力部側の端部は、送信信号に対して送受信信号入力部側から見て略開放状態となる。また、第2スイッチ回路の第2伝送線路を予め送信信号の周波数に近い第1の通信系の受信信号の波長の約1/4の長さに設定しておくことと、第4スイッチ素子が導通状態となることにより、第2伝送線路の第4スイッチ素子側の端部が等価的に接地され、第2伝送線路の第1スイッチ回路側の端部は、送信信号に対して第1スイッチ回路側から見て略開放状態となる。これにより、第1の通信系の送信信号周波数帯域と第2の通信系の受信信号周波数帯域とが部分的に一致していても、第1スイッチ回路と第2スイッチ回路との2段で第1通信系の送信信号が減衰されるので、第2通信系の受信信号を出力する受信信号出力部への第1通信系の送信信号が漏れることが大幅に抑制される。   When the first switch element is turned on, the transmission signal input unit and the transmission / reception signal input / output unit are conducted in the first switch circuit, and the transmission signal is transmitted from the transmission signal input unit to the transmission / reception signal output unit. On the other hand, by setting the first transmission line of the first switch circuit to a length of about ¼ of the wavelength of the transmission signal in advance, the second switch element becomes conductive, so that The end on the second switch element side is equivalently grounded, and the end on the transmission / reception signal input / output unit side of the first transmission line is substantially open when viewed from the transmission / reception signal input unit side with respect to the transmission signal. Also, setting the second transmission line of the second switch circuit to a length of about ¼ of the wavelength of the reception signal of the first communication system that is close to the frequency of the transmission signal in advance, By being in the conductive state, the end of the second transmission line on the fourth switch element side is equivalently grounded, and the end of the second transmission line on the first switch circuit side is the first switch with respect to the transmission signal. The circuit is substantially open when viewed from the circuit side. As a result, even if the transmission signal frequency band of the first communication system and the reception signal frequency band of the second communication system partially coincide with each other, the first switch circuit and the second switch circuit have two stages. Since the transmission signal of one communication system is attenuated, leakage of the transmission signal of the first communication system to the reception signal output unit that outputs the reception signal of the second communication system is greatly suppressed.

また、この発明は、前記第1〜第4スイッチ素子がそれぞれ第1〜第4ダイオードで構成されており、第1ダイオードと第2ダイオードとが直流電流経路に関して直列になるように接続され、第3ダイオードと第4ダイオードとが直流電流経路に関して直列になるように接続され、第1スイッチ回路は第1制御信号によって第1ダイオードおよび第2ダイオードを流れる直流電流の有無でオンまたはオフ制御され、第2スイッチ回路は第2制御信号によって第3ダイオードおよび第4ダイオードを流れる直流電流の有無でオンまたはオフ制御されるように構成されており、直列接続された第1ダイオードおよび第2ダイオードのいずれかの端部と、直列接続された第3ダイオードと第4ダイオードとの接続点とを接続することで制御信号経路を構成したことを特徴としている。   Further, according to the present invention, the first to fourth switching elements are respectively composed of first to fourth diodes, and the first diode and the second diode are connected in series with respect to the direct current path, The three diodes and the fourth diode are connected in series with respect to the DC current path, and the first switch circuit is ON / OFF controlled by the presence or absence of the DC current flowing through the first diode and the second diode by the first control signal, The second switch circuit is configured to be turned on or off by the presence or absence of a direct current flowing through the third diode and the fourth diode by the second control signal, and any one of the first diode and the second diode connected in series. The control signal path by connecting the end of the terminal and the connection point of the third diode and the fourth diode connected in series. It is characterized in that the configuration was.

また、この発明は、第1〜第4スイッチ素子がそれぞれ第1〜第4ダイオードで構成されており、第1ダイオードのカソードが第1スイッチ回路の送受信信号入出力部に接続され、第2ダイオードのアノードが第1伝送線路に接続され、第3ダイオードのカソードが第2スイッチ回路の受信信号入力部に接続され、第4ダイオードのアノードが第2伝送線路に接続されるとともに、第1ダイオードのアノード側に第1スイッチ回路を制御する第1制御信号の入力部と、第3ダイオードのアノード側に第2スイッチ回路を制御する第2制御信号の入力部とを備え、第2ダイオードのカソードと第4ダイオードのアノード側との間に制御信号経路用抵抗素子を接続して、制御信号経路を構成したことを特徴としている。   Further, according to the present invention, the first to fourth switch elements are respectively composed of first to fourth diodes, the cathode of the first diode is connected to the transmission / reception signal input / output unit of the first switch circuit, and the second diode The anode of the third diode is connected to the first transmission line, the cathode of the third diode is connected to the reception signal input section of the second switch circuit, the anode of the fourth diode is connected to the second transmission line, and the first diode A first control signal input section for controlling the first switch circuit on the anode side; a second control signal input section for controlling the second switch circuit on the anode side of the third diode; and a cathode of the second diode; A control signal path is configured by connecting a control signal path resistance element to the anode side of the fourth diode.

また、この発明は、第1〜第4スイッチ素子がそれぞれ第1〜第4ダイオードで構成されており、第1ダイオードのアノードが第1スイッチ回路の送受信信号入出力部に接続され、第2ダイオードのカソードが第1伝送線路に接続され、第3ダイオードのカソードが第2スイッチ回路の受信信号入力部に接続され、第4ダイオードのアノードが第2伝送線路に接続されるとともに、第2ダイオードのアノード側と第3ダイオードのアノード側のそれぞれに各スイッチ回路を制御する制御信号の入力部を備え、第1ダイオードのカソードと第4ダイオードのアノード側との間に制御信号経路用抵抗素子を接続して、制御信号経路を構成したことを特徴としている。   Further, according to the present invention, the first to fourth switch elements are respectively composed of first to fourth diodes, the anode of the first diode is connected to the transmission / reception signal input / output unit of the first switch circuit, and the second diode The cathode of the third diode is connected to the first transmission line, the cathode of the third diode is connected to the reception signal input section of the second switch circuit, the anode of the fourth diode is connected to the second transmission line, and the second diode A control signal input unit for controlling each switch circuit is provided on each of the anode side and the anode side of the third diode, and a control signal path resistance element is connected between the cathode of the first diode and the anode side of the fourth diode. Thus, a control signal path is configured.

これら構成では、第1制御信号が抵抗素子を含む制御信号経路を介して第2スイッチ回路の第4ダイオードにも伝達されるので、第1ダイオード、第2ダイオード、第4ダイオードが同時に制御される。   In these configurations, since the first control signal is also transmitted to the fourth diode of the second switch circuit via the control signal path including the resistance element, the first diode, the second diode, and the fourth diode are simultaneously controlled. .

この制御動作を利用し、送信信号伝送時に第1ダイオード、第2ダイオード、第4ダイオードを導通状態にするように制御を行う。   Using this control operation, control is performed so that the first diode, the second diode, and the fourth diode are in a conductive state during transmission signal transmission.

第1ダイオードが導通状態となることにより、第1スイッチ回路では送信信号入力部と送受信信号入出力部とが導通し、送信信号が送信信号入力部から送受信信号出力部に伝送される。一方、第1スイッチ回路の第1伝送線路を予め送信信号の波長の約1/4の長さに設定しておくことと、第2ダイオードが導通状態になることにより、第1伝送線路の第2ダイオード側の端部が等価的に接地され、第1伝送線路の送受信信号入出力部側の端部は、送信信号に対して送受信信号入力部側から見て略開放状態となる。また、第2スイッチ回路の第2伝送線路を予め送信信号の周波数に近い第1の通信系の受信信号の波長の約1/4の長さに設定しておくことと、第4ダイオードが導通状態となることにより、第2伝送線路の第4ダイオード側の端部が等価的に接地され、第2伝送線路の第1スイッチ回路側の端部は、送信信号に対して第1スイッチ回路側から見て略開放状態となる。これにより、第1通信系の送信信号周波数帯域と第2通信系の受信信号周波数帯域とが部分的に一致していても、第1スイッチ回路と第2スイッチ回路との2段で第1通信系の送信信号が減衰されるので、第2通信系の受信信号を出力する受信信号出力部への第1通信系の送信信号の伝送が大幅に抑制される。   When the first diode is turned on, the transmission signal input unit and the transmission / reception signal input / output unit conduct in the first switch circuit, and the transmission signal is transmitted from the transmission signal input unit to the transmission / reception signal output unit. On the other hand, the first transmission line of the first switch circuit is set in advance to a length of about ¼ of the wavelength of the transmission signal, and the second diode becomes conductive, so that the first transmission line The end on the two diode side is equivalently grounded, and the end on the transmission / reception signal input / output unit side of the first transmission line is substantially open when viewed from the transmission / reception signal input unit side with respect to the transmission signal. Also, if the second transmission line of the second switch circuit is set in advance to a length of about ¼ of the wavelength of the received signal of the first communication system close to the frequency of the transmitted signal, the fourth diode becomes conductive. As a result, the end of the second transmission line on the fourth diode side is equivalently grounded, and the end of the second transmission line on the first switch circuit side is on the first switch circuit side with respect to the transmission signal. It will be in a substantially open state as seen from. Thereby, even if the transmission signal frequency band of the first communication system and the reception signal frequency band of the second communication system partially match, the first communication is performed in two stages of the first switch circuit and the second switch circuit. Since the transmission signal of the system is attenuated, transmission of the transmission signal of the first communication system to the reception signal output unit that outputs the reception signal of the second communication system is greatly suppressed.

また、この発明は、第1制御信号を通電するために第2ダイオードのカソードと接地との間に接続された第1制御信号用抵抗素子と、第2制御信号を通電するために第4ダイオードのカソードと接地との間に接続された第2制御信号用抵抗素子とを備え、制御信号経路用抵抗素子の抵抗値を、第1制御信号で第4ダイオードを動作させ得る範囲で、第1制御信号用抵抗素子の抵抗値よりも大きくしたことを特徴としている。   The present invention also provides a first control signal resistance element connected between the cathode of the second diode and the ground for energizing the first control signal, and a fourth diode for energizing the second control signal. A second control signal resistance element connected between the cathode and the ground, and the resistance value of the control signal path resistance element is within a range in which the fourth diode can be operated by the first control signal. It is characterized by being larger than the resistance value of the control signal resistance element.

また、この発明は、第1制御信号を通電するために第1ダイオードのカソードと接地との間に接続された第1制御信号用抵抗素子と、第2制御信号を通電するために第4ダイオードのカソードと接地との間に接続された第2制御信号用抵抗素子とを備え、制御信号経路用抵抗素子の抵抗値を、第1制御信号で第4ダイオードを動作させ得る範囲で、第1制御信号用抵抗素子の抵抗値よりも大きくしたことを特徴としている。   The present invention also provides a first control signal resistance element connected between the cathode of the first diode and the ground for energizing the first control signal, and a fourth diode for energizing the second control signal. A second control signal resistance element connected between the cathode and the ground, and the resistance value of the control signal path resistance element is within a range in which the fourth diode can be operated by the first control signal. It is characterized by being larger than the resistance value of the control signal resistance element.

これらの構成では、前述の各高周波部品において、制御信号経路用抵抗素子を介して第4ダイオード側に流れる第1制御信号の電流量が小さくなり、消費電流が抑制される。また、第2スイッチ回路の第2制御信号が制御信号経路用抵抗素子を介して第1スイッチ回路側に流れることが防止され、受信信号の切り替えを行う第2スイッチ回路の制御に影響を与えない。   In these configurations, in each of the above-described high-frequency components, the current amount of the first control signal flowing to the fourth diode side via the control signal path resistance element is reduced, and current consumption is suppressed. Further, the second control signal of the second switch circuit is prevented from flowing to the first switch circuit side via the control signal path resistance element, and does not affect the control of the second switch circuit that switches the received signal. .

また、この発明の通信装置は、前記高周波部品のいずれかをフロントエンド部に備えたことを特徴としている。   The communication device of the present invention is characterized in that any one of the high-frequency components is provided in a front end portion.

この構成では、一方の送信信号の周波数帯域と他方の受信信号の周波数帯域とが部分的に重なり合う二つの通信系が一つの高周波部品で送受信され、さらに、送信信号の受信信号伝送系への回り込みが大幅に抑制されるので、通信特性に優れた小型の通信装置が構成される。   In this configuration, two communication systems in which the frequency band of one transmission signal and the frequency band of the other reception signal partially overlap are transmitted and received by one high-frequency component, and the transmission signal wraps around the reception signal transmission system. Therefore, a small communication device having excellent communication characteristics is configured.

この発明の高周波部品によれば、一方の送信信号の周波数帯域が他方の受信信号の周波数帯域に部分的に重なり合う二つの通信系の送受信を行う場合に、前記送信信号の受信信号出力端子への回り込みを大幅に抑制させることができ、受信信号出力端子に接続する回路素子の送信信号による破壊を防止することができる。   According to the high frequency component of the present invention, when transmitting and receiving two communication systems in which the frequency band of one transmission signal partially overlaps the frequency band of the other reception signal, the transmission signal to the reception signal output terminal is transmitted. The wraparound can be significantly suppressed, and the destruction of the circuit element connected to the reception signal output terminal due to the transmission signal can be prevented.

また、この発明の高周波部品によれば、上記の効果に加え、消費電流量を抑制することができるとともに、第2スイッチ回路の制御を安定化することができる。   Further, according to the high frequency component of the present invention, in addition to the above effects, the amount of current consumption can be suppressed, and the control of the second switch circuit can be stabilized.

また、この発明の通信装置によれば、送信信号の受信信号伝送系への回り込みが大幅に抑制されるので、通信特性を大幅に改善することができる。   In addition, according to the communication device of the present invention, since the sneaking of the transmission signal to the reception signal transmission system is significantly suppressed, the communication characteristics can be greatly improved.

本発明の第1の実施形態に係る高周波部品を備えた3種類の通信系を送受信する高周波モジュールについて、図を参照して説明する。
図1は本実施形態に係る高周波モジュールの等価回路図であり、以下の説明では、送信信号入力端子Tx1からGSM送信信号を入力し、受信信号出力端子Rx1からGSM受信信号を出力し、送信信号入力端子Tx2からDCS送信信号またはPCS送信信号を入力し、受信信号出力端子Rx2からDCS受信信号を出力し、受信信号出力端子Rx3からPCS受信信号を出力する場合について示す。
A high-frequency module that transmits and receives three types of communication systems including the high-frequency component according to the first embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is an equivalent circuit diagram of the high-frequency module according to the present embodiment. In the following description, a GSM transmission signal is input from a transmission signal input terminal Tx1, a GSM reception signal is output from a reception signal output terminal Rx1, and a transmission signal A case where a DCS transmission signal or a PCS transmission signal is input from the input terminal Tx2, a DCS reception signal is output from the reception signal output terminal Rx2, and a PCS reception signal is output from the reception signal output terminal Rx3 will be described.

ダイプレクサDiPX25には三つの入出力部P41〜P43が備えられている。スイッチ回路SW1側の入出力部P41はローパスフィルタLPF22を介してアンテナANT側の入出力部P43に接続されるとともに、入出力部P43はハイパスフィルタHPF23側のスイッチ回路SW2に接続する入出力部P42に接続されている。   The diplexer DiPX25 is provided with three input / output units P41 to P43. The input / output unit P41 on the switch circuit SW1 side is connected to the input / output unit P43 on the antenna ANT side via the low pass filter LPF22, and the input / output unit P43 is connected to the switch circuit SW2 on the high pass filter HPF23 side. It is connected to the.

ローパスフィルタLPF22は、入出力部P41と入出力部P43との間に接続されたキャパシタCt1および伝送線路からなるインダクタLt1の並列回路と、この並列回路の入出力部P41側と接地との間に接続されたキャパシタCu1とからなる。また、ハイパスフィルタHPF23は、入出力部P42と入出力部P43との間に直列に接続されたキャパシタCc1,Cc2と、これらキャパシタCc1,Cc2の接続点と接地との間に接続されたキャパシタCt2と伝送線路からなるインダクタLt2とからなる。   The low-pass filter LPF22 includes a capacitor Ct1 connected between the input / output unit P41 and the input / output unit P43 and a parallel circuit of an inductor Lt1 including a transmission line, and the input / output unit P41 side of the parallel circuit and the ground. It consists of a connected capacitor Cu1. The high pass filter HPF23 includes capacitors Cc1 and Cc2 connected in series between the input / output unit P42 and the input / output unit P43, and a capacitor Ct2 connected between the connection point of the capacitors Cc1 and Cc2 and the ground. And an inductor Lt2 made of a transmission line.

スイッチ回路SW1にはローパスフィルタLPF21を介してGSM送信信号入力端子Tx1に接続する入出力部P11と、GSM受信信号出力端子Rx1に接続する入出力部P12と、ダイプレクサDiPX25に接続する入出力部P13とが備えられている。   The switch circuit SW1 includes an input / output unit P11 connected to the GSM transmission signal input terminal Tx1 through the low-pass filter LPF21, an input / output unit P12 connected to the GSM reception signal output terminal Rx1, and an input / output unit P13 connected to the diplexer DiPX25. And are provided.

ダイプレクサDiPX25側の入出力部P13はダイオードD1を介してGSM送信信号入力端子Tx1側の入出力部P11に接続されるとともに、GSM送信信号の波長の約1/4の長さの伝送線路GSL2を介してGSM受信信号出力端子Rx1側の入出力部P12に接続されている。伝送線路GSL2の入出力部P12側の端部はダイオードD2およびキャパシタGC5を介して接地されている。   The input / output unit P13 on the diplexer DiPX25 side is connected to the input / output unit P11 on the GSM transmission signal input terminal Tx1 side via the diode D1, and the transmission line GSL2 having a length of about ¼ of the wavelength of the GSM transmission signal is connected to the input / output unit P13. To the input / output unit P12 on the GSM reception signal output terminal Rx1 side. The end of the transmission line GSL2 on the input / output part P12 side is grounded via a diode D2 and a capacitor GC5.

ダイオードD2はカソードが伝送線路GSL2に接続されており、アノードが抵抗素子R1を介してGSM送受信切替用制御信号入力端子Vc1に接続されている。ダイオードD1はアノードが入出力端子P13および伝送線路GSL2に接続されており、カソードがインダクタGSL1を介して接地されている。   The diode D2 has a cathode connected to the transmission line GSL2, and an anode connected to the GSM transmission / reception switching control signal input terminal Vc1 via the resistor element R1. The diode D1 has an anode connected to the input / output terminal P13 and the transmission line GSL2, and a cathode grounded through the inductor GSL1.

ローパスフィルタLPF21は、入出力部P51がスイッチ回路SW1の入出力部P11に接続され、入出力部P52がキャパシタを介してGSM送信信号入力端子Tx1に接続されている。また、ローパスフィルタLPF21は、入出力部P51,P52間に接続されたキャパシタGCc1および伝送線路からなるインダクタGLt1の並列回路と、この並列回路の両端と接地との間にそれぞれ接続されたキャパシタGCu1とGCu2とからなる。   The low-pass filter LPF21 has an input / output unit P51 connected to the input / output unit P11 of the switch circuit SW1, and an input / output unit P52 connected to the GSM transmission signal input terminal Tx1 via a capacitor. The low-pass filter LPF21 includes a parallel circuit of a capacitor GCc1 connected between the input / output units P51 and P52 and an inductor GLt1 including a transmission line, and a capacitor GCu1 connected between both ends of the parallel circuit and the ground. It consists of GCu2.

スイッチ回路SW2にはローパスフィルタLPF24を介してDCS/PCS送信信号入力端子Tx2に接続する入出力部P21と、キャパシタDPC0を介してスイッチ回路SW3に接続する入出力部P22と、ダイプレクサDiPX25に接続する入出力部P23とが備えられている。ここで、スイッチ回路SW2,SW3はそれぞれ本発明の第1スイッチ回路、第2スイッチ回路に相当し、入出力部P21,P22,P23はそれぞれ本発明の送信信号入力部、受信信号出力部、および送受信信号入出力部に相当する。   The switch circuit SW2 is connected to the DCS / PCS transmission signal input terminal Tx2 through the low pass filter LPF24, connected to the input / output unit P22 connected to the switch circuit SW3 through the capacitor DPC0, and connected to the diplexer DiPX25. An input / output unit P23 is provided. Here, the switch circuits SW2 and SW3 correspond to the first switch circuit and the second switch circuit of the present invention, respectively, and the input / output units P21, P22, and P23 respectively represent the transmission signal input unit, the reception signal output unit, and the present invention. It corresponds to a transmission / reception signal input / output unit.

ダイプレクサDiPX25側の入出力部P23はダイオードD3を介してDCS/PCS送信信号入力端子Tx2側の入出力部P21に接続されるとともに、DCS/PCS送信信号の波長の約1/4の長さの伝送線路DSL2を介してスイッチ回路SW3側の入出力部P22に接続されている。伝送線路DSL2の入出力部P22側の端部はダイオードD4およびキャパシタGC5を介して接地されている。また、ダイオードD3の両端にはキャパシタDPCtとインダクタDPSLtとの直列回路が接続されており、ダイオードD3の入出力部P21側の端部はインダクタDPSL1およびキャパシタDPC1を介して接地されている。ここで、伝送線路DSL2は本発明の第1伝送線路に相当し、ダイオードD3,D4はそれぞれ本発明の第1スイッチ素子、第2スイッチ素子に相当する。   The input / output unit P23 on the diplexer DiPX25 side is connected to the input / output unit P21 on the DCS / PCS transmission signal input terminal Tx2 side via the diode D3, and has a length of about ¼ of the wavelength of the DCS / PCS transmission signal. It is connected to the input / output unit P22 on the switch circuit SW3 side via the transmission line DSL2. The end of the transmission line DSL2 on the input / output part P22 side is grounded via a diode D4 and a capacitor GC5. In addition, a series circuit of a capacitor DPCt and an inductor DPSLt is connected to both ends of the diode D3, and an end portion on the input / output unit P21 side of the diode D3 is grounded through the inductor DPSL1 and the capacitor DPC1. Here, the transmission line DSL2 corresponds to the first transmission line of the present invention, and the diodes D3 and D4 correspond to the first switch element and the second switch element of the present invention, respectively.

ダイオードD3はアノードがインダクタDPSL1を介してDCS/PCS送受信切替用制御信号入力端子Vc2に接続されており、カソードが伝送線路DSL2に接続されている。ダイオードD4はアノードが伝送線路DSL2に接続されており、カソードがキャパシタDC4とともに抵抗素子R2を介して接地されている。ここで、DCS/PCS送受信切替用制御信号入力端子Vc2は本発明の第1制御信号の入力部に相当する。   The diode D3 has an anode connected to the DCS / PCS transmission / reception switching control signal input terminal Vc2 via the inductor DPSL1, and a cathode connected to the transmission line DSL2. The anode of the diode D4 is connected to the transmission line DSL2, and the cathode is grounded together with the capacitor DC4 via the resistance element R2. Here, the DCS / PCS transmission / reception switching control signal input terminal Vc2 corresponds to the first control signal input section of the present invention.

さらに、ダイオードD4のカソードは、抵抗素子R0を介してスイッチ回路SW3の伝送線路DSL3とダイオードD5の接続点に接続されている。このダイオードD4から抵抗素子R0を介して伝送線路DSL3に至るまでが本発明の制御信号経路に相当する。   Furthermore, the cathode of the diode D4 is connected to the connection point between the transmission line DSL3 and the diode D5 of the switch circuit SW3 via the resistance element R0. From the diode D4 to the transmission line DSL3 via the resistance element R0 corresponds to the control signal path of the present invention.

スイッチ回路SW3にはキャパシタを介してPCS受信信号出力端子Rx3に接続する入出力部P31と、DCS受信信号出力端子Rx2に接続する入出力部P32と、キャパシタDPC0を介してスイッチ回路SW2に接続する入出力部P33とが備えられている。ここで、入出力部P31,P32,P33はそれぞれ本発明の第1受信信号出力部、第2受信信号出力部、および受信信号入出力部に相当する。   The switch circuit SW3 is connected to an input / output unit P31 connected to the PCS reception signal output terminal Rx3 via a capacitor, an input / output unit P32 connected to the DCS reception signal output terminal Rx2, and connected to the switch circuit SW2 via a capacitor DPC0. An input / output unit P33 is provided. Here, the input / output units P31, P32, and P33 correspond to the first received signal output unit, the second received signal output unit, and the received signal input / output unit of the present invention, respectively.

スイッチ回路SW2側の入出力部P33はダイオードD5を介してPCS受信信号出力端子Rx3側の入出力部P31に接続されるとともに、PCS受信信号の波長の約1/4の長さの伝送線路DSL3を介してDCS受信信号出力端子Rx2側の入出力部P32に接続されている。伝送線路DSL3の入出力端子P32側の端部はダイオードD6およびキャパシタDC6を介して接地されている。また、ダイオードD5の入出力部P31側端部はインダクタPSL3およびキャパシタPC3を介して接地されている。ここで、伝送線路DSL3は本発明の第2伝送線路に相当し、ダイオードD5,D6はそれぞれ本発明の第3スイッチ素子、第4スイッチ素子に相当する。   The input / output unit P33 on the switch circuit SW2 side is connected to the input / output unit P31 on the PCS reception signal output terminal Rx3 side via the diode D5, and the transmission line DSL3 having a length of about ¼ of the wavelength of the PCS reception signal. To the input / output unit P32 on the DCS reception signal output terminal Rx2 side. The end of the transmission line DSL3 on the input / output terminal P32 side is grounded via a diode D6 and a capacitor DC6. The input / output part P31 side end of the diode D5 is grounded via the inductor PSL3 and the capacitor PC3. Here, the transmission line DSL3 corresponds to the second transmission line of the present invention, and the diodes D5 and D6 correspond to the third switch element and the fourth switch element of the present invention, respectively.

ダイオードD5はアノードがインダクタPSL3を介してDCS/PCS受信切替用制御信号入力端子Vc3に接続されており、カソードが伝送線路DSL3に接続されている。ダイオードD6はアノードが伝送線路DSL3に接続されており、カソードがキャパシタDC6とともに抵抗素子R3を介して接地されている。ここで、DCS/PCS受信切替用制御信号入力端子Vc3は本発明の第2制御信号の入力部に相当する。   The diode D5 has an anode connected to the DCS / PCS reception switching control signal input terminal Vc3 via the inductor PSL3, and a cathode connected to the transmission line DSL3. The diode D6 has an anode connected to the transmission line DSL3 and a cathode connected to the ground together with the capacitor DC6 via the resistance element R3. Here, the DCS / PCS reception switching control signal input terminal Vc3 corresponds to the second control signal input section of the present invention.

そして、これらスイッチ回路SW2,SW3と抵抗素子R0とにより構成される部分が本発明の高周波部品に相当する。   And the part comprised by these switch circuits SW2 and SW3 and resistance element R0 is equivalent to the high frequency component of this invention.

ローパスフィルタLPF24は、入出力部P61がスイッチ回路SW2の入出力部P21に接続され、入出力部P62がキャパシタを介してDCS/PCS送信信号入力端子Tx2に接続されている。また、ローパスフィルタLPF24は、入出力部P61,P62間に順接続されたキャパシタCt3および伝送線路からなるインダクタLt3の並列回路とキャパシタCt4および伝送線路からなるインダクタLt4の並列回路と、これら並列回路の両端と接地との間にそれぞれ接続されたキャパシタCu2,Cu3,Cu4とからなる。   The low-pass filter LPF24 has an input / output unit P61 connected to the input / output unit P21 of the switch circuit SW2, and an input / output unit P62 connected to the DCS / PCS transmission signal input terminal Tx2 via a capacitor. The low-pass filter LPF24 includes a parallel circuit of a capacitor Ct3 and an inductor Lt3 composed of a transmission line, a parallel circuit of a capacitor Ct4 and an inductor Lt4 composed of a transmission line, and a parallel circuit of these parallel circuits. It consists of capacitors Cu2, Cu3, Cu4 respectively connected between both ends and the ground.

次に、この高周波モジュールのDCS/PCS通信信号の送信時の動作について説明する。なお、GSM通信信号の送受信、およびDCS/PCS通信信号の受信時については、図9に示した従来の高周波モジュールと同じであるので説明は省略する。   Next, the operation at the time of transmitting the DCS / PCS communication signal of this high frequency module will be described. Note that transmission / reception of GSM communication signals and reception of DCS / PCS communication signals are the same as those of the conventional high-frequency module shown in FIG.

DCS送信信号またはPCS送信信号を伝送する場合には、スイッチ回路SW2のDCS/PCS送受信切替用制御信号入力端子Vc2に正電圧の制御信号を入力する。また、スイッチ回路SW3のDCS/PCS受信切替用制御信号入力端子Vc3に0電圧または負電圧の制御信号を入力する。このスイッチ回路SW2のDCS/PCS送受信切替用制御信号入力端子Vc2に入力される制御信号が本発明の第1制御信号に相当し、スイッチ回路SW3のDCS/PCS受信切替用制御信号端子Vc3に入力される制御信号が本発明の第2制御信号に相当する。   When transmitting a DCS transmission signal or a PCS transmission signal, a positive voltage control signal is input to the DCS / PCS transmission / reception switching control signal input terminal Vc2 of the switch circuit SW2. Further, a control signal of 0 voltage or negative voltage is input to the DCS / PCS reception switching control signal input terminal Vc3 of the switch circuit SW3. The control signal input to the DCS / PCS transmission / reception switching control signal input terminal Vc2 of the switch circuit SW2 corresponds to the first control signal of the present invention, and is input to the DCS / PCS reception switching control signal terminal Vc3 of the switch circuit SW3. This control signal corresponds to the second control signal of the present invention.

DCS/PCS送受信切替用制御信号入力端子Vc2から正電圧の制御信号が入力されると、電流がダイオードD3、伝送線路DSL2、ダイオードD4、抵抗素子R2を介して接地に流れるとともに、ダイオードD4から抵抗素子R0にも流れる。抵抗素子R0に流れた電流は、伝送線路DSL3、ダイオードD6、抵抗素子R3を介して接地に流れる。これはスイッチ回路SW2のための制御信号がスイッチ回路SW3のダイオードD6にも入力されたことを意味する。これにより、スイッチ回路SW2のダイオードD3,D4と、スイッチ回路SW2のダイオードD6とが導通状態となる。ダイオードD3が導通状態になると、スイッチ回路SW2の入出力部P21と入出力部P23とが導通する。これにより、DCS/PCS送信信号入力端子Tx2から入力されるDCS送信信号またはPCS送信信号は、ローパスフィルタLPF24を介して入出力部P21からスイッチ回路SW2に入力され、ダイオードD3を介して入出力部P23に伝送され、ダイプレクサDiPX25を介してアンテナANTに伝送される。一方、ダイオードD4が導通状態となることで、伝送線路DSL2の入出力部P22側の端部はダイオードD4とキャパシタDC4とにより等価的に接地状態となる。ここで、伝送線路DSL2はDCS/PCS送信信号の波長の約1/4の線路長であるので、ダイオードD3のカソードから見た伝送線路DSL2側は略開放状態となり、伝送線路DSL2から入出力部P22側の回路は所定の減衰量を有するアイソレーション回路として機能する。これにより、伝送線路DSL2側に伝送されたDCSまたはPCS送信信号はこのアイソレーション回路で減衰される。   When a positive voltage control signal is input from the DCS / PCS transmission / reception switching control signal input terminal Vc2, a current flows to the ground via the diode D3, the transmission line DSL2, the diode D4, and the resistance element R2, and the resistance from the diode D4 It also flows through the element R0. The current flowing through the resistance element R0 flows to the ground via the transmission line DSL3, the diode D6, and the resistance element R3. This means that the control signal for the switch circuit SW2 is also input to the diode D6 of the switch circuit SW3. As a result, the diodes D3 and D4 of the switch circuit SW2 and the diode D6 of the switch circuit SW2 become conductive. When the diode D3 becomes conductive, the input / output unit P21 and the input / output unit P23 of the switch circuit SW2 are conductive. Thus, the DCS transmission signal or PCS transmission signal input from the DCS / PCS transmission signal input terminal Tx2 is input from the input / output unit P21 to the switch circuit SW2 via the low-pass filter LPF24, and input / output unit via the diode D3. P23 is transmitted to the antenna ANT via the diplexer DiPX25. On the other hand, when the diode D4 becomes conductive, the end of the transmission line DSL2 on the input / output part P22 side is equivalently grounded by the diode D4 and the capacitor DC4. Here, since the transmission line DSL2 has a line length of about 1/4 of the wavelength of the DCS / PCS transmission signal, the transmission line DSL2 side viewed from the cathode of the diode D3 is substantially open, and the transmission line DSL2 is connected to the input / output unit from the transmission line DSL2. The circuit on the P22 side functions as an isolation circuit having a predetermined attenuation. Thereby, the DCS or PCS transmission signal transmitted to the transmission line DSL2 side is attenuated by this isolation circuit.

ところが、伝送線路DSL2を含むアイソレーション回路だけでは完全には減衰されず、DCS/PCS送信信号の一部が入出力部P22から出力されて、スイッチ回路SW3の入出力部33に入力される。   However, the isolation circuit including the transmission line DSL2 alone is not completely attenuated, and a part of the DCS / PCS transmission signal is output from the input / output unit P22 and input to the input / output unit 33 of the switch circuit SW3.

ここで、スイッチ回路SW3のDCS/PCS受信切替用制御信号入力端子Vc3には0電圧または負電圧が入力されているので、ダイオードD5は開放状態となるが、ダイオードD6には抵抗素子R0を介してスイッチ回路SW2のダイオードD3,D4を流れた電流の一部が流れるので、導通状態となる。   Here, since 0 voltage or negative voltage is input to the DCS / PCS reception switching control signal input terminal Vc3 of the switch circuit SW3, the diode D5 is in an open state, but the diode D6 is connected to the diode D6 via the resistance element R0. Since part of the current flowing through the diodes D3 and D4 of the switch circuit SW2 flows, the conductive state is established.

ダイオードD5が開放状態となることで、スイッチ回路SW3に流入したDCS/PCS送信信号はダイオードD5で遮断され、PCS受信信号出力端子Rx3には伝送されない。
一方、ダイオードD6が導通状態となることで、伝送線路DSL3の入出力部P32側の端部はダイオードD6とキャパシタDC6とにより等価的に接地状態となる。伝送線路DSL3はPCS受信信号の波長の約1/4の線路長であるが、これはDCS/PCS送信信号の波長の約1/4の線路長に近いので、入出力部P33から見た伝送線路DSL2側はDCS/PCS送信信号の周波数帯域に対して略開放状態となり、スイッチ回路SW3の伝送線路DSL3から入出力部P32側の回路は所定の減衰量を有するアイソレーション回路として機能する。これにより、スイッチ回路SW2の入出力部P22から漏れだしたDCS/PCS送信信号は再度減衰される。このように、伝送線路DSL2を含むアイソレーション回路と、伝送線路DSL3を含むアイソレーション回路とで2度に亘って減衰されるので、DCS/PCS送信信号はDCS受信信号出力端子Rx2にも殆ど伝送されない。
When the diode D5 is opened, the DCS / PCS transmission signal flowing into the switch circuit SW3 is blocked by the diode D5 and is not transmitted to the PCS reception signal output terminal Rx3.
On the other hand, when the diode D6 becomes conductive, the end of the transmission line DSL3 on the input / output part P32 side is equivalently grounded by the diode D6 and the capacitor DC6. The transmission line DSL3 has a line length of about ¼ of the wavelength of the PCS reception signal, but this is close to the line length of about ¼ of the wavelength of the DCS / PCS transmission signal, so transmission seen from the input / output unit P33. The line DSL2 side is substantially open to the frequency band of the DCS / PCS transmission signal, and the circuit on the input / output unit P32 side from the transmission line DSL3 of the switch circuit SW3 functions as an isolation circuit having a predetermined attenuation. As a result, the DCS / PCS transmission signal leaked from the input / output unit P22 of the switch circuit SW2 is attenuated again. Thus, since the isolation circuit including the transmission line DSL2 and the isolation circuit including the transmission line DSL3 are attenuated twice, the DCS / PCS transmission signal is almost transmitted to the DCS reception signal output terminal Rx2. Not.

これにより、DCS受信信号出力端子Rx2に接続された回路素子にDCS/PCS送信信号が伝送されることが防止され、これらの回路素子の破壊を防止することができる。また、DCS受信信号出力端子Rx2と伝送線路DSL3との間にSAWフィルタを挿入した場合にも、たとえPCS送信信号が入力されてもそのパワーは極小さいので、SAWフィルタの破壊を防止することができる。   As a result, the DCS / PCS transmission signal is prevented from being transmitted to the circuit elements connected to the DCS reception signal output terminal Rx2, and destruction of these circuit elements can be prevented. Further, even when a SAW filter is inserted between the DCS reception signal output terminal Rx2 and the transmission line DSL3, even if a PCS transmission signal is input, the power is extremely small, so that the destruction of the SAW filter can be prevented. it can.

DCS/PCS通信信号受信時については、従来の高周波モジュールと動作が同じであるので説明は省略する。なお、本発明の高周波モジュールでは、スイッチ回路SW2とスイッチ回路SW3との間に抵抗素子R0が接続されており、第2制御信号による電流が抵抗素子R0を介して抵抗素子R2に流れる可能性はあるが、スイッチ回路SW2の動作に影響を与えることはない。   When the DCS / PCS communication signal is received, the operation is the same as that of the conventional high-frequency module, and the description thereof is omitted. In the high-frequency module of the present invention, the resistor element R0 is connected between the switch circuit SW2 and the switch circuit SW3, and the possibility that the current due to the second control signal flows to the resistor element R2 via the resistor element R0 is not likely. Although there is no influence on the operation of the switch circuit SW2.

このような高周波モジュールを用いた場合のDCS/PCS送信時におけるDCS/PCS送信信号入力端子Tx2とDCS受信信号出力端子Rx2との間のアイソレーション特性(信号の減衰量)をシミュレートした結果を図2に示す。   The result of simulating the isolation characteristic (signal attenuation) between the DCS / PCS transmission signal input terminal Tx2 and the DCS reception signal output terminal Rx2 at the time of DCS / PCS transmission when such a high-frequency module is used. As shown in FIG.

図2はDCS/PCS送信信号入力端子Tx2とDCS受信信号出力端子Rx2との間のアイソレーション特性のシミュレーション結果を表すグラフであり、(a)が従来の高周波モジュールのシミュレーション結果であり、(b)が本発明の高周波モジュールのシミュレーション結果である。なお、本シミュレーションは、制御信号入力端子Vc2に正電圧を印加し、制御信号入力端子Vc3に0電圧をまた負電圧を印加した場合を示す。また、本シミュレーションを行うに当たっては図3の等価回路図に示す高周波モジュールを用いた。図3に示す高周波モジュールは、図1に示した高周波モジュールの伝送線路DSL3とDCS受信信号出力端子Rx2との間に、インダクタLs2とSAWフィルタSAW2とを接続するとともに、伝送線路DSL3の入出力部P33側と接地との間に整合用キャパシタCjを接続したものである。また、本特性には直接関係ないが、伝送線路GSL2とGSM受信信号出力端子Rx1との間にもSAWフィルタSAW1を接続している。   FIG. 2 is a graph showing a simulation result of an isolation characteristic between the DCS / PCS transmission signal input terminal Tx2 and the DCS reception signal output terminal Rx2, and (a) shows a simulation result of a conventional high-frequency module. ) Is a simulation result of the high-frequency module of the present invention. This simulation shows a case where a positive voltage is applied to the control signal input terminal Vc2, a zero voltage and a negative voltage are applied to the control signal input terminal Vc3. In performing this simulation, the high frequency module shown in the equivalent circuit diagram of FIG. 3 was used. The high-frequency module shown in FIG. 3 connects the inductor Ls2 and the SAW filter SAW2 between the transmission line DSL3 and the DCS reception signal output terminal Rx2 of the high-frequency module shown in FIG. 1, and the input / output unit of the transmission line DSL3. A matching capacitor Cj is connected between the P33 side and the ground. Although not directly related to this characteristic, the SAW filter SAW1 is also connected between the transmission line GSL2 and the GSM reception signal output terminal Rx1.

図2に示すように、本発明の高周波モジュールの構成とすることで、特にPCS送信信号帯域(1850〜1910MHz)のアイソレーションを大幅に改善することができる。   As shown in FIG. 2, the isolation of the PCS transmission signal band (1850 to 1910 MHz) can be significantly improved by adopting the configuration of the high frequency module of the present invention.

次に、前述の機能を備える積層基板型の高周波モジュールの構造について、図4、図5を参照して説明する。なお、以下に説明する積層基板型の高周波モジュールは、図3に示す等価回路のローパスフィルタLPF21,24をなくしたものである。
図4、図5は積層基板型の高周波モジュールの各層の具体例を表す図である。
積層基板型の高周波モジュールは、図4、図5に示す各誘電体層51〜69を順に下から積層してなる。ただし、図4、図5の各図は、各誘電体層51〜69をそれぞれ下面側(実装基板に向く側)から見た状態を表している。なお、図4、図5に示す記号は、図3に示した各素子の記号に対応する。
Next, the structure of the multilayer substrate type high-frequency module having the above-described function will be described with reference to FIGS. The laminated substrate type high-frequency module described below is obtained by eliminating the low-pass filters LPF 21 and 24 of the equivalent circuit shown in FIG.
4 and 5 are diagrams showing specific examples of each layer of the multilayer substrate type high-frequency module.
The multilayer substrate type high-frequency module is formed by sequentially laminating the dielectric layers 51 to 69 shown in FIGS. However, each figure of FIG. 4, FIG. 5 represents the state which looked at each dielectric material layer 51-69 from the lower surface side (side facing a mounting board | substrate), respectively. The symbols shown in FIGS. 4 and 5 correspond to the symbols of the respective elements shown in FIG.

最下層の誘電体層51には、実装基板への実装のための各種外部端子を形成している。ここで、GNDはグランド端子(接地端子)である。
誘電体層52には共通グランド電極GNDが形成されており、誘電体層53にはPC3,DCu2,DPC1で示すキャパシタの対向電極が形成されている。
On the lowermost dielectric layer 51, various external terminals for mounting on a mounting substrate are formed. Here, GND is a ground terminal (ground terminal).
A common ground electrode GND is formed on the dielectric layer 52, and a counter electrode of a capacitor indicated by PC3, DCu2 and DPC1 is formed on the dielectric layer 53.

誘電体層54には共通グランド電極GNDが形成されており、誘電体層55には、DC4,PC6,GC5,DCu1,GCu1,GCu2,Cu1,およびCt2で示すキャパシタの対向電極が形成されている。   A common ground electrode GND is formed on the dielectric layer 54, and a counter electrode of a capacitor indicated by DC4, PC6, GC5, DCu1, GCu1, GCu2, Cu1, and Ct2 is formed on the dielectric layer 55. .

誘電体層56には共通グランド電極GNDとPC3で示すキャパシタの対向電極が形成されており、誘電体層57にはCjで示すキャパシタの対向電極が形成されており、誘電体層58にはスルーホールのみが形成されている。   The dielectric layer 56 is formed with a common ground electrode GND and a counter electrode of a capacitor indicated by PC3, the dielectric layer 57 is provided with a counter electrode of a capacitor indicated by Cj, and the dielectric layer 58 has a through electrode. Only holes are formed.

誘電体層59にはDSL2,DSL3,GSL2で示す伝送線路や、PSL3,DLt1,DLt2,GLt1,Lt1,Lt2,DPSLtで示すインダクタの電極が形成されている。   On the dielectric layer 59, transmission lines indicated by DSL2, DSL3, GSL2 and inductor electrodes indicated by PSL3, DLt1, DLt2, GLt1, Lt1, Lt2, DPSLt are formed.

誘電体層60にはPSL3,GSL2,Lt1,DPSLtで示すインダクタの電極が形成されており、誘電体層61にはDSL2,DSL3,GSL2で示す伝送線路や、PSL3,DLt1,DLt2,Glt1,Lt2,DPSLtで示すインダクタの電極が形成されている。   The dielectric layer 60 is formed with inductor electrodes indicated by PSL3, GSL2, Lt1, and DPSLt. The dielectric layer 61 is provided with transmission lines indicated by DSL2, DSL3, and GSL2, and PSL3, DLt1, DLt2, Glt1, and Lt2. , DPSLt, inductor electrodes are formed.

誘電体層62にはPSL3,GSL2,Lt1,DPSLtで示すインダクタの電極が形成されており、誘電体層63にはDSL2,DSL3,GSL2で示す伝送線路や、PSL3,DLt1,DLt2,Glt1,Lt1,Lt2,DPSLtで示すインダクタの電極が形成されている。   The dielectric layer 62 is formed with inductor electrodes indicated by PSL3, GSL2, Lt1, and DPSLt. The dielectric layer 63 is provided with transmission lines indicated by DSL2, DSL3, and GSL2, and PSL3, DLt1, DLt2, Glt1, and Lt1. , Lt2 and DPSLt, inductor electrodes are formed.

誘電体層64にはDPC0,DPCt,Ct1,DCc2で示すキャパシタの対向電極が形成されており、誘電体層65にはDPC0,DPCt,Ct1,Cc1,DCc2で示すキャパシタが形成されている。   The dielectric layer 64 is formed with counter electrodes of capacitors indicated by DPC0, DPCt, Ct1, and DCc2, and the dielectric layer 65 is formed with capacitors indicated by DPC0, DPCt, Ct1, Cc1, and DCc2.

誘電体層66にはDPC0,DPCt,GCc1,DCc2,Cc1,Cc2で示すキャパシタの対向電極が形成されており、誘電体層67にはDPC0,DPCt,Cc2,DCc2,GCc1で示すキャパシタの対向電極と、グランド電極GNDが形成されており、誘電体層68には配線パターン電極が形成されている。   On the dielectric layer 66, counter electrodes of capacitors indicated by DPC0, DPCt, GCc1, DCc2, Cc1, and Cc2 are formed. On the dielectric layer 67, counter electrodes of capacitors indicated by DPC0, DPCt, Cc2, DCc2, and GCc1 are formed. The ground electrode GND is formed, and the dielectric layer 68 is formed with a wiring pattern electrode.

最上層である誘電体層69には各種実装部品の実装用電極が形成されている。これらの所定位置に、DualSAWフィルタ、ダイオードD1〜D6、抵抗素子R0,R1〜R3、インダクタDPSL1,GSL1,Ls2,Lant、Lr1,Lr2,キャパシタCantが実装されている。   On the uppermost dielectric layer 69, mounting electrodes for various mounting parts are formed. Dual SAW filters, diodes D1 to D6, resistance elements R0, R1 to R3, inductors DPSL1, GSL1, Ls2, Lant, Lr1, Lr2, and a capacitor Cant are mounted at these predetermined positions.

このように積層基板で形成することにより、前述の高周波モジュールを小型に形成することができるとともに、一つの部品として構成することができる。   Thus, by forming with a laminated substrate, the above-mentioned high frequency module can be formed in a small size and can be constituted as one component.

次に、第2の実施形態に係る高周波モジュールについて図6を参照して説明する。
図6は本実施形態に係る高周波モジュールの等価回路図である。
図6に示す高周波モジュールは、スイッチ回路SW2のダイオードD4のカソードに一方端が接続する抵抗素子R0の他方端が、スイッチ回路SW3のダイオードD6のアノードに直接接続したものであり、他の構成は図1に示した高周波モジュールと同じである。 このような構成においても、前述の第1の実施形態と同じ効果を奏することができる。
Next, a high-frequency module according to the second embodiment will be described with reference to FIG.
FIG. 6 is an equivalent circuit diagram of the high-frequency module according to the present embodiment.
In the high-frequency module shown in FIG. 6, the other end of the resistance element R0 having one end connected to the cathode of the diode D4 of the switch circuit SW2 is directly connected to the anode of the diode D6 of the switch circuit SW3. This is the same as the high frequency module shown in FIG. Even in such a configuration, the same effects as those of the first embodiment can be obtained.

次に、第3の実施形態に係る高周波モジュールについて図7を参照して説明する。
図7は本実施形態に係る高周波モジュールの等価回路図である。
図7に示す高周波モジュールは、スイッチ回路SW2のダイオードD3,D4の極性を逆にし、ダイオードD4のアノードにインダクタDSPL1を介してDCS/PCS送受信切替用制御信号入力端子Vc2が接続されるとともに、ダイオードD3のカソードと接地との間に抵抗素子R2が接続されている。さらに、スイッチ回路SW2のダイオードD3のカソードとスイッチ回路SW3の伝送線路DSL3のダイオードD5側との間に抵抗素子R0が接続されたものである。
このような構成においても、前述の第1の実施形態と同じ効果を奏することができる。
Next, a high frequency module according to a third embodiment will be described with reference to FIG.
FIG. 7 is an equivalent circuit diagram of the high-frequency module according to the present embodiment.
In the high-frequency module shown in FIG. 7, the polarity of the diodes D3 and D4 of the switch circuit SW2 is reversed, and the DCS / PCS transmission / reception switching control signal input terminal Vc2 is connected to the anode of the diode D4 via the inductor DSPL1. A resistance element R2 is connected between the cathode of D3 and the ground. Further, a resistance element R0 is connected between the cathode of the diode D3 of the switch circuit SW2 and the diode D5 side of the transmission line DSL3 of the switch circuit SW3.
Even in such a configuration, the same effects as those of the first embodiment can be obtained.

なお、前述の各実施形態の抵抗素子R0の抵抗値は、ダイオードD6にスイッチ回路SW1からの電流が流れる大きさであれば、特に指定はないが、ダイオードD6の状態を制御するに必要な最小限の電流が流れるように抵抗素子R0の抵抗値を設定しておくことで、抵抗素子R0を流れる消費電流を抑制することができる。また、このような抵抗値に抵抗素子R0を設定しておくことで、スイッチ回路SW3の制御信号がスイッチ回路SW2に流れ込むことを防止し、スイッチ回路SW3の制御を安定させることができる。   The resistance value of the resistance element R0 in each of the above-described embodiments is not particularly specified as long as the current from the switch circuit SW1 flows through the diode D6, but is the minimum necessary for controlling the state of the diode D6. By setting the resistance value of the resistance element R0 so that a limited current flows, current consumption flowing through the resistance element R0 can be suppressed. Further, by setting the resistance element R0 to such a resistance value, the control signal of the switch circuit SW3 can be prevented from flowing into the switch circuit SW2, and the control of the switch circuit SW3 can be stabilized.

なお、以上に示した各実施形態では各スイッチ素子としてダイオードを用い、その制御信号がダイオードのアノード−カソード間に通電するようにしたが、スイッチ素子としてFETのような制御入力端子を備えた素子を用いてもよい。その場合、この発明に係る「制御信号経路」は、第1、第2スイッチ素子をオン制御する「第1制御信号」を「第2制御信号」でオフ状態にある「第4スイッチ素子」の制御入力端子に「第4スイッチ素子」を強制的にオンするように与えるように設ければよい。   In each of the embodiments described above, a diode is used as each switch element, and the control signal is supplied between the anode and cathode of the diode. However, an element having a control input terminal such as an FET is used as the switch element. May be used. In this case, the “control signal path” according to the present invention is such that the “first control signal” for controlling the first and second switch elements to be turned on is the “second control signal” and the “fourth switch element” is in the off state. What is necessary is just to provide so that a "4th switch element" may be forcibly turned on to a control input terminal.

次に、前述の高周波モジュールを備えた通信装置について図8を参照して説明する。
図8は通信装置の主要部を示すブロック図である。
図8に示すように、通信装置は、GSM,PCS,DCSの通信信号を送受信するアンテナ81と、前記三種の通信信号を分離するフロントエンド部82と、送信信号を生成し、受信信号を復調する送受信回路83と、ユーザインターフェースであるキー87、スピーカ85、マイク86と、送受信回路83とユーザインターフェースのそれぞれとの間の信号を制御するベースバンドコントローラ84とから構成される。このフロントエンド部82に前述の高周波モジュールを用いる。
Next, a communication device including the above-described high frequency module will be described with reference to FIG.
FIG. 8 is a block diagram showing the main part of the communication apparatus.
As shown in FIG. 8, the communication device generates an antenna 81 that transmits and receives GSM, PCS, and DCS communication signals, a front-end unit 82 that separates the three types of communication signals, generates a transmission signal, and demodulates the reception signal. A transmission / reception circuit 83, a user interface key 87, a speaker 85, and a microphone 86, and a baseband controller 84 that controls signals between the transmission / reception circuit 83 and each of the user interfaces. The above-described high-frequency module is used for the front end portion 82.

このような構成とすることで、それぞれ異なる周波数帯域を利用する三種の通信信号毎に分離手段を設けなくてもよく、優れた通信特性を有しながら、小型の通信装置を構成することができる。   By adopting such a configuration, it is not necessary to provide separation means for each of the three types of communication signals using different frequency bands, and a small communication device can be configured while having excellent communication characteristics. .

第1の実施形態に係る高周波モジュールの等価回路図Equivalent circuit diagram of the high-frequency module according to the first embodiment DCS/PCS送信信号入力端子Tx2とDCS受信信号出力端子Rx2との間のアイソレーション特性のシミュレーション結果を表すグラフThe graph showing the simulation result of the isolation characteristic between DCS / PCS transmission signal input terminal Tx2 and DCS reception signal output terminal Rx2. 図2に表したシミュレーションに用いた高周波モジュールの等価回路図Equivalent circuit diagram of the high-frequency module used in the simulation shown in FIG. 積層基板型の高周波モジュールの各層の具体例を表す図The figure showing the specific example of each layer of a multilayer substrate type high frequency module 積層基板型の高周波モジュールの各層の具体例を表す図The figure showing the specific example of each layer of a multilayer substrate type high frequency module 第2の実施形態に係る高周波モジュールの等価回路図Equivalent circuit diagram of the high-frequency module according to the second embodiment 第3の実施形態に係る高周波モジュールの等価回路図Equivalent circuit diagram of the high-frequency module according to the third embodiment 通信装置の主要部を示すブロック図Block diagram showing the main parts of the communication device 従来の高周波モジュールの等価回路図Equivalent circuit diagram of conventional high-frequency module

符号の説明Explanation of symbols

SW1,SW2,SW3,SW101,SW102,SW103−スイッチ回路
LPF21,LPF22,LPF24,LPF201,LPF202,LPF204−ローパスフィルタ
HPF23,HPF203−ハイパスフィルタ
DiPX25,DiPX210−ダイプレクサ
51〜69−積層基板型高周波モジュールの各層
81−アンテナ
フロントエンド部−82
送受信回路−83
ベースバンドコントローラ−84
スピーカ−85
マイク−86
キー−87
SW1, SW2, SW3, SW101, SW102, SW103—switch circuits LPF21, LPF22, LPF24, LPF201, LPF202, LPF204—lowpass filter HPF23, HPF203—highpass filter DiPX25, DiPX210—diplexer 51 to 69—multilayer substrate type high frequency module 81-antenna front end-82
Transceiver circuit-83
Baseband controller-84
Speaker-85
Mike-86
Key-87

Claims (8)

それぞれに個別の周波数帯域を送受信帯域とする第1・第2の通信系の各送信信号が出力され各受信信号が入力される送受信信号入出力部、前記各送信信号が入力される送信信号入力部、および前記各受信信号が出力される受信信号出力部を備えるとともに、前記送受信信号入出力部と前記送信信号入力部との間に接続された第1スイッチ素子、前記送受信信号入力部と前記受信信号出力部との間に接続された所定長の第1伝送線路、および該第1伝送線路と前記受信信号出力部との接続点と接地との間に接続された第2スイッチ素子を備え、第1制御信号により第1スイッチ素子と第2スイッチ素子とを同時にオンまたはオフ制御して、前記送受信信号入出力部と前記送信信号入力部または前記受信信号出力部との接続を切り替える第1スイッチ回路と、
該第1スイッチ回路の前記受信信号出力部に接続する受信信号入力部、第1の通信系の受信信号を出力する第1受信信号出力部、および第2の通信系の受信信号を出力する第2受信信号出力部とを備えるとともに、前記受信信号入力部と第1受信信号出力部との間に接続された第3スイッチ素子、前記受信信号入力部と第2受信信号出力部との間に接続された所定長の第2伝送線路、および該第2伝送線路と第2受信信号出力部との接続点と接地との間に接続された第4スイッチ素子とを備え、第2制御信号により第3スイッチ素子と第4スイッチ素子とを同時にオンまたはオフ制御して、前記受信信号入力部と前記第1受信信号出力部または第2受信信号出力部との接続を切り替える第2スイッチ回路と、を備えた高周波部品において、
前記第1スイッチ回路をオン制御する前記第1制御信号を前記第4スイッチ素子へオン制御の信号として与える制御信号経路を備えたことを特徴とする高周波部品。
A transmission / reception signal input / output unit to which each transmission signal of the first and second communication systems each having an individual frequency band as a transmission / reception band is output and each reception signal is input, and a transmission signal input to which each transmission signal is input And a reception signal output unit for outputting each reception signal, a first switch element connected between the transmission / reception signal input / output unit and the transmission signal input unit, the transmission / reception signal input unit, and the A first transmission line having a predetermined length connected between the reception signal output unit and a second switch element connected between a connection point between the first transmission line and the reception signal output unit and the ground; The first switch element and the second switch element are simultaneously turned on or off by the first control signal to switch the connection between the transmission / reception signal input / output unit and the transmission signal input unit or the reception signal output unit. The And a latch circuit,
A reception signal input unit connected to the reception signal output unit of the first switch circuit, a first reception signal output unit that outputs a reception signal of the first communication system, and a first that outputs a reception signal of the second communication system A second received signal output unit, a third switch element connected between the received signal input unit and the first received signal output unit, and between the received signal input unit and the second received signal output unit A second transmission line having a predetermined length connected, and a fourth switch element connected between a connection point between the second transmission line and the second reception signal output unit and the ground, and a second control signal A second switch circuit that simultaneously switches on or off the third switch element and the fourth switch element to switch the connection between the reception signal input unit and the first reception signal output unit or the second reception signal output unit; In high frequency parts with
A high-frequency component, comprising: a control signal path that applies the first control signal for controlling the first switch circuit to the fourth switch element as an ON control signal.
前記第1〜第4スイッチ素子がそれぞれ第1〜第4ダイオードで構成されており、
第1ダイオードと第2ダイオードとが直流電流経路に関して直列になるように接続され、第3ダイオードと第4ダイオードとが直流電流経路に関して直列になるように接続され、
前記第1スイッチ回路は前記第1制御信号によって前記第1ダイオードおよび前記第2ダイオードを流れる直流電流の有無でオンまたはオフ制御され、前記第2スイッチ回路は前記第2制御信号によって前記第3ダイオードおよび前記第4ダイオードを流れる直流電流の有無でオンまたはオフ制御されるように構成されており、
直列接続された前記第1ダイオードおよび前記第2ダイオードのいずれかの端部と、直列接続された前記第3ダイオードと前記第4ダイオードとを接続して前記制御信号経路を構成した請求項1に記載の高周波部品。
Each of the first to fourth switch elements includes first to fourth diodes;
The first diode and the second diode are connected in series with respect to the direct current path, and the third diode and the fourth diode are connected in series with respect to the direct current path,
The first switch circuit is turned on or off by the presence or absence of a direct current flowing through the first diode and the second diode by the first control signal, and the second switch circuit is turned on by the second control signal. And is configured to be turned on or off by the presence or absence of a direct current flowing through the fourth diode,
2. The control signal path is configured by connecting one end of the first diode and the second diode connected in series to the third diode and the fourth diode connected in series. High-frequency components as described.
前記第1ダイオードのカソードが前記第1スイッチ回路の前記送受信信号入出力部に接続され、
前記第2ダイオードのアノードが前記第1伝送線路に接続され、
前記第3ダイオードのカソードが前記第2スイッチ回路の前記受信信号入力部に接続され、
前記第4ダイオードのアノードが前記第2伝送線路に接続されるとともに、
前記第1ダイオードのアノード側に前記第1制御信号の入力部と、前記第3ダイオードのアノード側に前記第2制御信号の入力部とを備え、
前記第2ダイオードのカソードと前記第4ダイオードのアノード側との間に制御信号経路用抵抗素子を接続して、前記制御信号経路を構成した請求項2に記載の高周波部品。
A cathode of the first diode is connected to the transmission / reception signal input / output unit of the first switch circuit;
An anode of the second diode is connected to the first transmission line;
A cathode of the third diode is connected to the reception signal input section of the second switch circuit;
The anode of the fourth diode is connected to the second transmission line;
An input portion for the first control signal on the anode side of the first diode; and an input portion for the second control signal on the anode side of the third diode;
The high-frequency component according to claim 2, wherein the control signal path is configured by connecting a resistance element for a control signal path between a cathode of the second diode and an anode side of the fourth diode.
前記第1制御信号を通電するために前記第2ダイオードのカソードと接地との間に接続された第1制御信号用抵抗素子と、前記第2制御信号を通電するために前記第4ダイオードのカソードと接地との間に接続された第2制御信号用抵抗素子とを備え、
前記制御信号経路用抵抗素子の抵抗値を、前記第1制御信号で前記第4ダイオードを動作させ得る範囲で、第1制御信号用抵抗素子の抵抗値よりも大きくした請求項3に記載の高周波部品。
A first control signal resistance element connected between a cathode of the second diode and the ground for energizing the first control signal; and a cathode of the fourth diode for energizing the second control signal. And a second control signal resistance element connected between the ground and the ground,
4. The high frequency according to claim 3, wherein a resistance value of the resistance element for the control signal path is set larger than a resistance value of the resistance element for the first control signal in a range in which the fourth diode can be operated by the first control signal. parts.
前記第1ダイオードのアノードが前記第1スイッチ回路の前記送受信信号入出力部に接続され、
前記第2ダイオードのカソードが前記第1伝送線路に接続され
前記第3ダイオードのカソードが前記第2スイッチ回路の前記受信信号入力部に接続され、
前記第4ダイオードのアノードが前記第2伝送線路に接続されるとともに、
前記第2ダイオードのアノード側と前記第3ダイオードのアノード側のそれぞれに各スイッチ回路を制御する制御信号の入力部を備え、
前記第1ダイオードのカソードと前記第4ダイオードのアノード側との間に制御信号経路用抵抗素子を接続して、前記制御信号経路を構成した請求項2に記載の高周波部品。
An anode of the first diode is connected to the transmission / reception signal input / output unit of the first switch circuit;
A cathode of the second diode is connected to the first transmission line; a cathode of the third diode is connected to the reception signal input unit of the second switch circuit;
The anode of the fourth diode is connected to the second transmission line;
A control signal input section for controlling each switch circuit on each of the anode side of the second diode and the anode side of the third diode;
3. The high-frequency component according to claim 2, wherein a control signal path resistance element is connected between a cathode of the first diode and an anode side of the fourth diode to configure the control signal path.
前記第1制御信号を通電するために前記第1ダイオードのカソードと接地との間に接続された第1制御信号用抵抗素子と、前記第2制御信号を通電するために前記第4ダイオードのカソードと接地との間に接続された第2制御信号用抵抗素子とを備え、
前記制御信号経路用抵抗素子の抵抗値を、前記第1制御信号で前記第4ダイオードを動作させ得る範囲で、第1制御信号用抵抗素子の抵抗値よりも大きくした請求項5に記載の高周波部品。
A first control signal resistance element connected between the cathode of the first diode and the ground for energizing the first control signal; and a cathode of the fourth diode for energizing the second control signal. And a second control signal resistance element connected between the ground and the ground,
6. The high frequency according to claim 5, wherein a resistance value of the control signal path resistance element is larger than a resistance value of the first control signal resistance element in a range in which the fourth diode can be operated by the first control signal. parts.
第1の通信系の送信信号周波数帯域と第2の通信系の受信信号周波数帯域とが部分的に重なり合う請求項1〜6のいずれか一項に記載の高周波部品。 The high-frequency component according to any one of claims 1 to 6, wherein the transmission signal frequency band of the first communication system and the reception signal frequency band of the second communication system partially overlap each other. 請求項1〜7のいずれか一項に記載の高周波部品をフロントエンド部に備えた通信装置。 The communication apparatus provided with the high frequency component as described in any one of Claims 1-7 in the front end part.
JP2003330431A 2003-09-22 2003-09-22 High frequency component and communication device using the same Expired - Fee Related JP3956924B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003330431A JP3956924B2 (en) 2003-09-22 2003-09-22 High frequency component and communication device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003330431A JP3956924B2 (en) 2003-09-22 2003-09-22 High frequency component and communication device using the same

Publications (2)

Publication Number Publication Date
JP2005101762A true JP2005101762A (en) 2005-04-14
JP3956924B2 JP3956924B2 (en) 2007-08-08

Family

ID=34459402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003330431A Expired - Fee Related JP3956924B2 (en) 2003-09-22 2003-09-22 High frequency component and communication device using the same

Country Status (1)

Country Link
JP (1) JP3956924B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522015B2 (en) 2006-10-27 2009-04-21 Hitachi Media Electronics Co., Ltd. Switch circuit, front end module and radio terminal including switch circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7522015B2 (en) 2006-10-27 2009-04-21 Hitachi Media Electronics Co., Ltd. Switch circuit, front end module and radio terminal including switch circuit

Also Published As

Publication number Publication date
JP3956924B2 (en) 2007-08-08

Similar Documents

Publication Publication Date Title
JP4245073B2 (en) High frequency switch
JP3905866B2 (en) Antenna switching circuit and radio communication apparatus using the same
EP1876722B1 (en) High frequency switching module and method for adjusting frequency characteristic of high frequency circuit
EP2096766B1 (en) High-frequency switch circuit
JP2000165274A (en) Composite high frequency parts and mobile communication unit using them
JP2004364051A (en) High frequency module and communication apparatus
EP2144377B1 (en) Composite high-frequency component
JP2008010995A (en) Antenna switch module
KR100476279B1 (en) Composite high-frequency switch, high-frequency module and communication apparatus
JPWO2005046070A1 (en) High frequency module
JP3956924B2 (en) High frequency component and communication device using the same
JPWO2009069353A1 (en) Low voltage control high frequency switch and composite high frequency components
JP4389207B2 (en) ANTENNA SWITCH CIRCUIT, ANTENNA SWITCH MODULE, AND COMMUNICATION DEVICE USING THEM
JP4552193B2 (en) Multiband high frequency module and multiband communication apparatus using the same
JP4873046B2 (en) High frequency module
KR101181069B1 (en) Front End Module
KR100635160B1 (en) Quad band front end module
JP2003092539A (en) High frequency circuit, composite high frequency component and communication equipment for moving object
JP2004104523A (en) Antenna switch module for multiband
KR20090075078A (en) Signal processing unit
JP3841097B2 (en) Manufacturing method of high frequency switch
JP2007235259A (en) High frequency switch
JP3841098B2 (en) High frequency switch
JP2003046408A (en) Hybrid high frequency component and mobile communication equipment
CN101902212B (en) High-frequency model

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130518

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees