JP2005191551A - Semiconductor chip manufacturing method and semiconductor chip - Google Patents
Semiconductor chip manufacturing method and semiconductor chip Download PDFInfo
- Publication number
- JP2005191551A JP2005191551A JP2004345198A JP2004345198A JP2005191551A JP 2005191551 A JP2005191551 A JP 2005191551A JP 2004345198 A JP2004345198 A JP 2004345198A JP 2004345198 A JP2004345198 A JP 2004345198A JP 2005191551 A JP2005191551 A JP 2005191551A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- groove
- manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 229910002601 GaN Inorganic materials 0.000 claims abstract description 34
- -1 gallium nitride compound Chemical class 0.000 claims abstract description 18
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 5
- 150000001875 compounds Chemical class 0.000 claims abstract description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 19
- 239000010980 sapphire Substances 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Landscapes
- Dicing (AREA)
- Led Devices (AREA)
Abstract
【課題】 窒化ガリウム系化合物半導体チップを製造する際に、極めて高い歩留まりで正確に切断することができ、また一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができるようにする。
【解決手段】 この発明の半導体チップ製造方法は、基板1の主面上に窒化ガリウム系化合物半導体2,3を積層したウェハーから窒化ガリウム系化合物半導体チップを製造する方法であり、ウェハーの窒化ガリウム系化合物半導体層2,3側に第一の割り溝11を所望のチップ形状で線状にエッチングにより形成する工程と、ウェハーの基板1側に第一の割り溝11の中央線と合致しない位置で、第一の割り溝11の線幅(W1)とほぼ同等もしくはより細い線幅(W2)を有する第二の割り溝22を形成する工程と、第一の割り溝および前記第二の割り溝に沿って、ウェハーをチップ状に分離する工程と、を有することを特徴としている。
【選択図】 図1PROBLEM TO BE SOLVED To improve the productivity by manufacturing a gallium nitride compound semiconductor chip with high yield and by increasing the number of chips that can be taken out from one wafer. To do.
A semiconductor chip manufacturing method according to the present invention is a method of manufacturing a gallium nitride compound semiconductor chip from a wafer in which gallium nitride compound semiconductors 2 and 3 are laminated on the main surface of a substrate 1, and the gallium nitride of the wafer is manufactured. A step of forming a first chip groove 11 in a desired chip shape in a linear shape on the side of the compound semiconductor layers 2 and 3, and a position not matching the center line of the first groove 11 on the substrate 1 side of the wafer And forming the second split groove 22 having a line width (W2) substantially equal to or thinner than the line width (W1) of the first split groove 11, and the first split groove and the second split groove. And a step of separating the wafer into chips along the groove.
[Selection] Figure 1
Description
本発明は、青色発光ダイオード、青色レーザーダイオード等の発光デバイスに使用される窒化ガリウム系化合物半導体チップを製造する半導体チップ製造方法およびその製造方法で得られた半導体チップに関するものである。 The present invention relates to a semiconductor chip manufacturing method for manufacturing a gallium nitride-based compound semiconductor chip used in light emitting devices such as blue light emitting diodes and blue laser diodes, and a semiconductor chip obtained by the manufacturing method.
従来、半導体材料が積層されたウェハーから、発光デバイス用のチップを切り出す場合、スクライバーやダイサーが使用されている。 Conventionally, a scriber or a dicer has been used to cut a chip for a light emitting device from a wafer on which semiconductor materials are laminated.
ところで、半導体材料が窒化物のとき、その窒化物半導体は一般にサファイア基板からなるウェハーに積層されるため、そのウェハーは六方晶系というサファイア結晶の性質上へき開性を有しておらず、スクライバーで切断することは困難であった。 By the way, when a semiconductor material is a nitride, the nitride semiconductor is generally laminated on a wafer made of a sapphire substrate. It was difficult to cut.
また、ダイサーで切断する場合は、サファイア、窒化物半導体両方とも非常に硬い物質であるため、切断面にクラック、チッピングが発生しやすくなるし、サファイア基板と窒化物半導体とのヘテロエピタキシャル構造による格子定数不整合大や熱膨張率差に起因して、ダイサーで切断すると、窒化物半導体層がサファイア基板から剥れやすくなるという問題があった。 Also, when cutting with dicer, both sapphire and nitride semiconductor are very hard materials, so cracks and chipping are likely to occur on the cut surface, and a lattice with a heteroepitaxial structure of sapphire substrate and nitride semiconductor Due to the large constant mismatch and the difference in thermal expansion coefficient, there is a problem that the nitride semiconductor layer is easily peeled off from the sapphire substrate when cut with a dicer.
そこで、上記従来の技術的課題を解決するために、ウェハーから発光デバイス用の窒化物半導体チップを切り出す他の手法として、下記の特許文献1に記載された手法が提案されている。この手法は、図4に示すように、サファイア基板100上に窒化ガリウム系化合物半導体層200を形成してなるウェハーを切断する際に、窒化ガリウム系化合物半導体層200側に第一の割り溝110を形成し、サファイア基板100側に第一の割り溝110の中央線と合致する位置で、第一の割り溝110の線幅(W10)よりも細い線幅(W20)を有する第二の割り溝220を形成することにより、所望の形状、サイズに切断できるようにしたものである。
しかし、上記特許文献1の手法を実際に実施した場合、チップ分割の際に、チップ断面は第一の割り溝110の中央の線fに沿って割れることは少なく、大部分が破線d、eに沿って斜めに割れる。このため、その破断面はチップ側の窒化ガリウム系化合物半導体層200に入り込んで不良品となり、チップの歩留まりが低下してしまうことが分かった。
また、チップ断面が斜めになるため、チップサイズを小さくすることが困難で、一枚のウェハーから取り出せるチップ数が制約され、生産性が悪化するという問題点も有していた。
However, when the technique of the above-mentioned
In addition, since the cross section of the chip is slanted, it is difficult to reduce the chip size, the number of chips that can be taken out from one wafer is restricted, and the productivity deteriorates.
この発明は上記に鑑み提案されたもので、窒化ガリウム系化合物半導体チップを製造する際に、極めて高い歩留まりで正確に切断することができ、また一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができる半導体チップ製造方法およびその製造方法で得られた半導体チップを提供することを目的とする。 The present invention has been proposed in view of the above, and when manufacturing a gallium nitride compound semiconductor chip, it can be cut accurately with an extremely high yield, and the number of chips that can be taken out from a single wafer is increased. An object of the present invention is to provide a semiconductor chip manufacturing method capable of improving the performance and a semiconductor chip obtained by the manufacturing method.
1)上記目的を達成するために、第1の発明は、基板の主面上に窒化ガリウム系化合物半導体を積層したウェハーから窒化ガリウム系化合物半導体チップを製造する半導体チップ製造方法において、前記ウェハーの窒化ガリウム系化合物半導体層側に第一の割り溝を所望のチップ形状で線状にエッチングにより形成する工程と、前記ウェハーの基板側に第一の割り溝の中央線と合致しない位置で、第一の割り溝の線幅(W1)とほぼ同等もしくはより細い線幅(W2)を有する第二の割り溝を形成する工程と、前記第一の割り溝および前記第二の割り溝に沿って、前記ウェハーをチップ状に分離する工程と、を有することを特徴としている。 1) In order to achieve the above object, a first invention provides a semiconductor chip manufacturing method for manufacturing a gallium nitride compound semiconductor chip from a wafer in which a gallium nitride compound semiconductor is laminated on a main surface of a substrate. Forming a first groove on the gallium nitride-based compound semiconductor layer side by etching in a desired chip shape in a line, and a position not matching the center line of the first groove on the substrate side of the wafer; Forming a second split groove having a line width (W2) substantially equal to or thinner than a line width (W1) of one split groove, along the first split groove and the second split groove; And a step of separating the wafer into chips.
2)第2の発明は、上記した1)項に記載の発明の構成に加えて、前記基板をサファイアとし、そのサファイア基板のC面を主面としたときに、前記第一および第二の割り溝は、オリフラ(11‐20)と平行な第一の方向と、当該第一の方向と直交する第二の方向とに沿って形成され、その第一および第二の割り溝に沿ってウェハーを分離する、ことを特徴としている。 2) In the second invention, in addition to the configuration of the invention described in the above item 1), when the substrate is sapphire and the C surface of the sapphire substrate is a main surface, the first and second The split groove is formed along a first direction parallel to the orientation flat (11-20) and a second direction orthogonal to the first direction, along the first and second split grooves. It is characterized by separating the wafer.
3)第3の発明は、上記した1)項または2)項に記載の発明の構成に加えて、前記第一の割り溝の線と合致しない位置は、基板を平面視した場合に、第一の割り溝の中央線に対してその第一の割り溝の線幅(W1)の20〜100%だけ離れた位置である、ことを特徴としている。 3) In the third aspect of the invention, in addition to the configuration of the invention described in the above item 1) or 2), the position that does not coincide with the line of the first dividing groove can be obtained when the substrate is viewed in plan view. It is characterized in that it is at a position that is 20 to 100% of the line width (W1) of the first split groove with respect to the center line of one split groove.
4)第4の発明は、上記した1)項から3)項の何れかに記載の発明の構成に加えて、前記第二の割り溝を形成する工程において、チップの斜め割れする角度が60〜85°の切断面を有するように、第二の割り溝を形成する、ことを特徴としている。 4) In the fourth aspect of the invention, in addition to the configuration of the invention described in any one of items 1) to 3) above, in the step of forming the second split groove, the angle at which the chip is obliquely cracked is 60. The second split groove is formed so as to have a cut surface of ˜85 °.
5)第5の発明は、上記した1)項から4)項の何れかに記載の発明の構成に加えて、前記第二の割り溝を形成する前に、基板側を研磨して基板の厚さを60〜100μmに調整する工程を具備する、ことを特徴としている。 5) In the fifth aspect of the invention, in addition to the configuration of the invention described in any one of items 1) to 4), the substrate side is polished before forming the second split groove. The method includes a step of adjusting the thickness to 60 to 100 μm.
6)第6の発明は、上記した1)項から5)項の何れかに記載の発明の構成に加えて、前記第一の割り溝に、窒化ガリウム系化合物半導体チップの電極を形成する電極形成面を臨ませる、ことを特徴としている。 6) A sixth invention is an electrode for forming an electrode of a gallium nitride-based compound semiconductor chip in the first groove, in addition to the configuration of the invention described in any one of 1) to 5) above It is characterized by having a formation surface.
7)第7の発明は、上記した1)項から6)項の何れかに記載の発明の構成に加えて、前記第二の割り溝をエッチング、ダイシング、パルスレーザー、およびスクライブから選ばれた少なくとも一つの方法により形成する、ことを特徴としている。 7) The seventh invention is selected from etching, dicing, pulsed laser, and scribe in addition to the configuration of the invention described in any one of 1) to 6) above. It is formed by at least one method.
8)第8の発明は、上記した1)項から7)項の何れかに記載の発明の構成に加えて、前記基板が六方晶のSiCからなる、ことを特徴としている。 8) The eighth invention is characterized in that, in addition to the configuration of the invention described in any one of items 1) to 7), the substrate is made of hexagonal SiC.
9)第9の発明は、上記した1)項から7)項の何れかに記載の発明の構成に加えて、前記基板が六方晶の窒化物半導体からなる、ことを特徴としている。 9) The ninth invention is characterized in that, in addition to the configuration of the invention described in any one of 1) to 7), the substrate is made of a hexagonal nitride semiconductor.
10)第10の発明は、上記した1)項から7)項の何れかに記載の発明の構成に加えて、前記基板が六方晶のGaNからなる、ことを特徴としている。 10) A tenth aspect of the invention is characterized in that, in addition to the configuration of the invention according to any one of items 1) to 7), the substrate is made of hexagonal GaN.
11)第11の発明は、上記した1)項から10)項の何れかに記載の半導体チップ製造方法により得られた半導体チップである、ことを特徴としている。 11) The eleventh invention is characterized in that it is a semiconductor chip obtained by the semiconductor chip manufacturing method described in any one of 1) to 10) above.
この発明では、窒化ガリウム系化合物半導体層側の第一の割り溝と、基板側の第二の割り溝とを互いに合致しない位置に形成し、例えば基板を平面視した場合に、第一の割り溝の中央線に対してその第一の割り溝の線幅(W1)の20〜100%だけ離れた位置に第二の割溝を形成し、第一および第二の割溝に沿ってウェハーが割れる際に切断面が斜めに割れる傾向を利用して半導体チップを製造するようにしたので、へき開性のない基板に、へき開性のない窒化ガリウム系化合物半導体を積層したウェハーであっても、極めて高い歩留まりで正確に切断することができ、また小さなチップに分離することができるので、一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができる。 In the present invention, the first split groove on the gallium nitride compound semiconductor layer side and the second split groove on the substrate side are formed at positions that do not match each other. For example, when the substrate is viewed in plan, the first split groove is formed. A second split groove is formed at a position separated by 20 to 100% of the line width (W1) of the first split groove with respect to the center line of the groove, and the wafer is formed along the first and second split grooves. Since the semiconductor chip is manufactured by utilizing the tendency that the cut surface is obliquely broken when cracked, even a wafer in which a non-cleavable gallium nitride compound semiconductor is laminated on a non-cleavable substrate, Since it can be cut accurately with a very high yield and can be separated into small chips, the number of chips that can be taken out from one wafer can be increased, and productivity can be improved.
以下にこの発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1および図2は本発明の半導体チップ製造方法を説明するためのウェハーの模式断面図である。ここでは、サファイア基板1の上にn型窒化ガリウム系化合物半導体層(n型層)2と、p型窒化ガリウム系化合物半導体層(p型層)3とを積層して形成したウェハーをチップ状に分離(分割)する場合について説明する。
1 and 2 are schematic sectional views of a wafer for explaining the semiconductor chip manufacturing method of the present invention. Here, a wafer formed by laminating an n-type gallium nitride compound semiconductor layer (n-type layer) 2 and a p-type gallium nitride compound semiconductor layer (p-type layer) 3 on a
本発明の製造方法では、先ず窒化ガリウム系化合物半導体層2,3側に第一の割り溝11を所望のチップ形状で線状にエッチングにより形成する。この第一の割り溝11は、線幅はW1であり、p型層3をエッチングして、n型層2を露出するように形成している。
In the manufacturing method of the present invention, first, the first dividing
次に、基板1側に、基板1を平面視した場合に、第一の割り溝11の中央線と合致しない位置、例えば第一の割り溝11の中央線に対してその第一の割り溝11の線幅(W1)の20〜100%、好ましくは20〜80%だけ離れた位置に、第二の割り溝22を形成する。この第二の割り溝22は、第一の割り溝11の線幅(W1)とほぼ同等もしくはより細い線幅(W2)を有するように形成する。第二の割り溝22を第一の割り溝11の中央線に対し、どちら側に形成するかは、予め試し割りを行って決めることができる。
Next, when the
そして、第一の割り溝11および第二の割り溝22に沿って、ウェハーをチップ状に分離する。このとき、ウェハーは、図1の破線bや図2の破線cに沿って斜めに割れ、その破断面の角度(チップの斜め割れする角度)は、基板1の面に対して60〜85°をなしている。この発明では、第一の割り溝11の中央線に対して第二の割り溝22を離れた位置に形成しているので、その切断は第一の割り溝11以内に収まり、切断面がそれ以外のチップ側領域に入り込むようなことはない。
Then, the wafer is separated into chips along the
すなわち、この発明では、第一および第二の割溝11,22に沿ってウェハーが割れる際に切断面が斜めに割れる傾向を利用して半導体チップを製造するようにしたので、へき開性のない基板1に、へき開性のない窒化ガリウム系化合物半導体2,3を積層したウェハーであっても、極めて高い歩留まりで正確に切断することができ、また小さなチップに分離することができるので、一枚のウェハーから取り出せるチップ数を増加させ、生産性を改善させることができる。
That is, in this invention, since the semiconductor chip is manufactured by utilizing the tendency that the cut surface is obliquely broken when the wafer is cracked along the first and
上記の半導体チップ製造方法において、第一の割り溝11を形成するには、最も好ましくはウェットエッチング、ドライエッチングなどのエッチング方法を用いる。なぜならエッチングが最も窒化物半導体表面、側面を傷めにくいからである。ドライエッチングであれば、例えば反応性イオンエッチング、イオンミリング、集束ビームエッチング、ECRエッチングなどの手法を用いることができ、ウェットエッチングであれば、例えば硫酸とリン酸の混酸を用いることができる。但し、エッチングを行う前に、窒化物半導体表面に、所望のチップ形状となるように、所定のマスクを形成することはいうまでもない。
In the above semiconductor chip manufacturing method, the first dividing
次に、第二の割り溝22を基板1側に形成するには、エッチング、ダイシング、パルスレーザー、スクライブなどの手法を用いることができる。第二の割り溝22は基板1側に形成し、直接窒化物半導体層2,3にダイサー、スクライバー等の刃先が触れることはないので、この工程では第二の割り溝22を形成する手法は特に問わないが、その中でも特に好ましくはスクライブを用いる。なぜなら、スクライブは第二の割り溝22の線幅W2を、第一の割り溝11の線幅W1よりも狭くしやすく、また、エッチングに比べて迅速に割り溝を形成できるからである。さらに、ダイシングに比べて、ウェハー切断時に基板1を削り取る面積が少なくて済むので、単一ウェハーから多くのチップが得られるという利点がある。
Next, in order to form the second dividing
また、第二の割り溝22を形成する前に、基板1側を研磨して薄くすることが好ましい。研磨後の基板厚さは150μm以下、さらに好ましくは60〜100μmに調整することが好ましい。基板厚さを抑えることで、切断距離を短縮でき、それによって切断が第一の割り溝11以内に収まるのがより一層確実となるからである。
Further, it is preferable to polish and thin the
次に、図3を併用して第1実施例について説明する。 Next, the first embodiment will be described with reference to FIG.
図3は第1実施例において窒化物半導体層側に形成した第一の割り溝を示す図である。この第1実施例では、厚さ400μm、大きさ2インチφのサファイア基板の上に順にn型GaN層2aを5μmと、p型GaN層3aとを1μm積層したウェハーを用意する。そして、このサファイア基板のC面を主面とし、第一および第二の割り溝を、オリフラ(11‐20)と平行な第一の方向と、当該第一の方向と直交する第二の方向とに沿って形成する。尚、「オリフラ」とはOrientalion flatを意味する。
FIG. 3 is a diagram showing a first dividing groove formed on the nitride semiconductor layer side in the first embodiment. In the first embodiment, a wafer is prepared in which an n-
次にp型GaN層2aの上に、フォトリソグラフィー技術によりSiO2よりなるマスクをかけた後、エッチングを行い、図3に示す形状で第一の割り溝11aを形成する。但し、第一の割り溝11aの深さはおよそ2μmとし、線幅W1を20μm、ピッチを350μmとする。
Next, a mask made of SiO 2 is applied on the p-
また、第一の割り溝11aに臨む位置で、p型GaN層3aを略半円状にエッチングし、n型GaN層2aを露出させ、電極形成面としている。
In addition, the p-
以上のようにして、第一の割り溝11aを形成した後、ウェハーのサファイア基板側を研磨器により研磨して、基板を80μmの厚さにラッピング及びポリッシングする。ポリッシングで基板表面を鏡面均一とし、容易にサファイア基板から第一の割り溝11aが確認できるようにする。
After forming the
次にp型GaN層側に粘着テープを貼りつけ、スクライバーのテーブル上にウェハーを貼りつけ、真空チャックで固定する。テーブルはX軸(左右)、Y軸(前後)方向に移動することができ、回転可能な構造となっている。固定後、スクライバーのダイヤモンド針で、サファイア基板をX軸方向に350μmピッチ、深さ5μm、線幅5μmで一回スクライブする。テーブルを90°回転させて今後はY軸方向に同様にしてスクライブする。
このようにして350μm角のチップになるようにスクライブラインを入れ、第二の割り溝を形成する。但し、第二の割り溝を形成する位置は、第一の割り溝11aの線の中央線11bと合致しない位置とする。
Next, an adhesive tape is attached to the p-type GaN layer side, a wafer is attached to the scriber table, and fixed with a vacuum chuck. The table can move in the X-axis (left and right) and Y-axis (front and back) directions and has a rotatable structure. After fixing, the sapphire substrate is scribed once with a scriber diamond needle at a pitch of 350 μm, a depth of 5 μm, and a line width of 5 μm in the X-axis direction. Rotate the table 90 ° and scribe in the same way in the Y-axis direction.
In this way, a scribe line is inserted to form a 350 μm square chip, and a second split groove is formed. However, the position where the second split groove is formed is a position that does not coincide with the
スクライブ後、真空チャックを解放し、ウェハーをテーブルから剥ぎ取り、サファイア基板側から押し割って分離することにより、2インチφのウェハーから350μm角のチップを多数得た。外形不良の無いものを取り出したところ、歩留まりは90%以上であった。 After scribing, the vacuum chuck was released, the wafer was peeled off from the table, and was pressed and separated from the sapphire substrate side to obtain many 350 μm square chips from the 2 inch φ wafer. When a product having no external defect was taken out, the yield was 90% or more.
(比較例) 第1実施例において、第二の割り溝を形成する工程において、第一の割り溝の中央線と合致する位置で、基板側に第二の割り溝を形成し、350μm角のチップを得たところ、歩留まりは60%であった。 (Comparative Example) In the first embodiment, in the step of forming the second split groove, the second split groove is formed on the substrate side at a position that matches the center line of the first split groove, and a 350 μm square is formed. When the chip was obtained, the yield was 60%.
なお、上記の説明では、基板1をサファイアで形成するようにしたが、サファイア以外の材料、例えば六方晶のSiC、六方晶の窒化物半導体、また六方晶のGaNで形成するようにしてもよい。
In the above description, the
1 基板
2 n型層
2a n型GaN層
3 p型層
3a p型GaN層
11 第一の割り溝
11a 第一の割り溝
11b 第一の割り溝の中央線
22 第二の割溝
W1 第一の割り溝の線幅
W2 第二の割り溝の線幅
1 Substrate 2 n-
Claims (11)
前記ウェハーの窒化ガリウム系化合物半導体層側に第一の割り溝を所望のチップ形状で線状にエッチングにより形成する工程と、
前記ウェハーの基板側に第一の割り溝の中央線と合致しない位置で、第一の割り溝の線幅(W1)とほぼ同等もしくはより細い線幅(W2)を有する第二の割り溝を形成する工程と、
前記第一の割り溝および前記第二の割り溝に沿って、前記ウェハーをチップ状に分離する工程と、
を有することを特徴とする半導体チップ製造方法。 In a semiconductor chip manufacturing method for manufacturing a gallium nitride compound semiconductor chip from a wafer in which a gallium nitride compound semiconductor is laminated on a main surface of a substrate,
Forming a first groove on the gallium nitride-based compound semiconductor layer side of the wafer by etching in a desired chip shape in a line; and
A second split groove having a line width (W2) substantially equal to or thinner than the line width (W1) of the first split groove at a position not matching the center line of the first split groove on the substrate side of the wafer. Forming, and
Separating the wafer into chips along the first split groove and the second split groove;
A method of manufacturing a semiconductor chip, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004345198A JP4594707B2 (en) | 2003-12-05 | 2004-11-30 | Semiconductor chip manufacturing method |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003407550 | 2003-12-05 | ||
| JP2004345198A JP4594707B2 (en) | 2003-12-05 | 2004-11-30 | Semiconductor chip manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005191551A true JP2005191551A (en) | 2005-07-14 |
| JP4594707B2 JP4594707B2 (en) | 2010-12-08 |
Family
ID=34797667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004345198A Expired - Lifetime JP4594707B2 (en) | 2003-12-05 | 2004-11-30 | Semiconductor chip manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4594707B2 (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008016486A (en) * | 2006-07-03 | 2008-01-24 | Hamamatsu Photonics Kk | Laser processing method |
| WO2009020033A1 (en) | 2007-08-03 | 2009-02-12 | Nichia Corporation | Semiconductor light emitting element and method for manufacturing the same |
| WO2011090024A1 (en) * | 2010-01-19 | 2011-07-28 | シャープ株式会社 | Functional element and manufacturing method of same |
| JP2011198944A (en) * | 2010-03-18 | 2011-10-06 | Disco Corp | Method of scribing sapphire wafer |
| WO2012017771A1 (en) * | 2010-08-06 | 2012-02-09 | 日亜化学工業株式会社 | Light emitting element manufacturing method |
| US8188495B2 (en) | 2006-06-13 | 2012-05-29 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light emitting device |
| JP2013051260A (en) * | 2011-08-30 | 2013-03-14 | Toyoda Gosei Co Ltd | Semiconductor light-emitting chip manufacturing method and semiconductor light-emitting chip |
| JP2018120986A (en) * | 2017-01-26 | 2018-08-02 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
| KR101899468B1 (en) * | 2011-09-28 | 2018-09-17 | 서울반도체 주식회사 | Light emitting diode package and method for the same |
| CN114665375A (en) * | 2022-05-24 | 2022-06-24 | 度亘激光技术(苏州)有限公司 | Method for manufacturing semiconductor chip |
| WO2024195689A1 (en) * | 2023-03-23 | 2024-09-26 | 三星ダイヤモンド工業株式会社 | Method for dividing single crystal substrate |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09106965A (en) * | 1995-10-09 | 1997-04-22 | Yamaha Corp | Cleavage of hexagonal gallium nitride semiconductor layer |
| JPH10125958A (en) * | 1997-10-20 | 1998-05-15 | Nichia Chem Ind Ltd | Method of manufacturing gallium nitride based compound semiconductor chip |
| JPH1140849A (en) * | 1997-07-17 | 1999-02-12 | Mitsubishi Cable Ind Ltd | Gan crystal-growing substrate and its use |
| JPH11177139A (en) * | 1997-12-16 | 1999-07-02 | Nichia Chem Ind Ltd | Semiconductor light emitting device and method of manufacturing the same |
| JP2001230497A (en) * | 1999-12-06 | 2001-08-24 | Matsushita Electric Ind Co Ltd | Nitride semiconductor device |
| JP2001284293A (en) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | Chip division method for semiconductor wafer |
-
2004
- 2004-11-30 JP JP2004345198A patent/JP4594707B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09106965A (en) * | 1995-10-09 | 1997-04-22 | Yamaha Corp | Cleavage of hexagonal gallium nitride semiconductor layer |
| JPH1140849A (en) * | 1997-07-17 | 1999-02-12 | Mitsubishi Cable Ind Ltd | Gan crystal-growing substrate and its use |
| JPH10125958A (en) * | 1997-10-20 | 1998-05-15 | Nichia Chem Ind Ltd | Method of manufacturing gallium nitride based compound semiconductor chip |
| JPH11177139A (en) * | 1997-12-16 | 1999-07-02 | Nichia Chem Ind Ltd | Semiconductor light emitting device and method of manufacturing the same |
| JP2001230497A (en) * | 1999-12-06 | 2001-08-24 | Matsushita Electric Ind Co Ltd | Nitride semiconductor device |
| JP2001284293A (en) * | 2000-03-31 | 2001-10-12 | Toyoda Gosei Co Ltd | Chip division method for semiconductor wafer |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8188495B2 (en) | 2006-06-13 | 2012-05-29 | Showa Denko K.K. | Gallium nitride-based compound semiconductor light emitting device |
| US8431467B2 (en) | 2006-07-03 | 2013-04-30 | Hamamatsu Photonics K.K. | Laser working method |
| JP2008016486A (en) * | 2006-07-03 | 2008-01-24 | Hamamatsu Photonics Kk | Laser processing method |
| WO2009020033A1 (en) | 2007-08-03 | 2009-02-12 | Nichia Corporation | Semiconductor light emitting element and method for manufacturing the same |
| EP3267495A1 (en) | 2007-08-03 | 2018-01-10 | Nichia Corporation | Semiconductor light emitting element |
| EP3065186A2 (en) | 2007-08-03 | 2016-09-07 | Nichia Corporation | Semiconductor light emitting element and method for manufacturing the same |
| US8236591B2 (en) | 2007-08-03 | 2012-08-07 | Nichia Corporation | Semiconductor light emitting element and method for manufacturing the same |
| US8866153B2 (en) | 2010-01-19 | 2014-10-21 | Sharp Kabushiki Kaisha | Functional element and manufacturing method of same |
| CN102714152A (en) * | 2010-01-19 | 2012-10-03 | 夏普株式会社 | Functional element and manufacturing method of same |
| JPWO2011090024A1 (en) * | 2010-01-19 | 2013-05-23 | シャープ株式会社 | Functional element and manufacturing method thereof |
| KR101429837B1 (en) * | 2010-01-19 | 2014-08-12 | 샤프 가부시키가이샤 | Functional element and manufacturing method of same |
| WO2011090024A1 (en) * | 2010-01-19 | 2011-07-28 | シャープ株式会社 | Functional element and manufacturing method of same |
| CN102714152B (en) * | 2010-01-19 | 2015-04-01 | 夏普株式会社 | Functional element and manufacturing method of same |
| JP2017038066A (en) * | 2010-01-19 | 2017-02-16 | シャープ株式会社 | Functional element and manufacturing method therefor |
| JP2016006892A (en) * | 2010-01-19 | 2016-01-14 | シャープ株式会社 | Functional device and manufacturing method thereof |
| JP2011198944A (en) * | 2010-03-18 | 2011-10-06 | Disco Corp | Method of scribing sapphire wafer |
| WO2012017771A1 (en) * | 2010-08-06 | 2012-02-09 | 日亜化学工業株式会社 | Light emitting element manufacturing method |
| US9508899B2 (en) | 2010-08-06 | 2016-11-29 | Nichia Corporation | Light emitting element manufacturing method |
| JP5741582B2 (en) * | 2010-08-06 | 2015-07-01 | 日亜化学工業株式会社 | Method for manufacturing light emitting device |
| JP2013051260A (en) * | 2011-08-30 | 2013-03-14 | Toyoda Gosei Co Ltd | Semiconductor light-emitting chip manufacturing method and semiconductor light-emitting chip |
| KR101899468B1 (en) * | 2011-09-28 | 2018-09-17 | 서울반도체 주식회사 | Light emitting diode package and method for the same |
| JP2018120986A (en) * | 2017-01-26 | 2018-08-02 | 日亜化学工業株式会社 | Method for manufacturing light-emitting element |
| US10639747B2 (en) | 2017-01-26 | 2020-05-05 | Nichia Corporation | Method of manufacturing light emitting element |
| CN114665375A (en) * | 2022-05-24 | 2022-06-24 | 度亘激光技术(苏州)有限公司 | Method for manufacturing semiconductor chip |
| WO2024195689A1 (en) * | 2023-03-23 | 2024-09-26 | 三星ダイヤモンド工業株式会社 | Method for dividing single crystal substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4594707B2 (en) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2780618B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| TWI295075B (en) | ||
| KR100789200B1 (en) | Semiconductor chip manufacturing method and semiconductor chip | |
| JP5179068B2 (en) | Method for manufacturing compound semiconductor device | |
| JP2861991B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP5119463B2 (en) | Light emitting device and manufacturing method thereof | |
| WO2011145370A1 (en) | Semiconductor light emitting chip and method for processing substrate | |
| JP2748355B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP2011129765A (en) | Manufacturing method for semiconductor light-emitting element | |
| JPH0888201A (en) | Semiconductor element using sapphire substrate | |
| JP4710148B2 (en) | Manufacturing method of nitride semiconductor chip | |
| JP2914014B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| KR20100020521A (en) | Semiconductor light-emitting device and method for manufacturing the same | |
| JP4594707B2 (en) | Semiconductor chip manufacturing method | |
| JP3227287B2 (en) | Method of manufacturing gallium nitride-based compound semiconductor chip and gallium nitride-based compound semiconductor device | |
| JP2910811B2 (en) | Gallium nitride based compound semiconductor wafer cutting method | |
| JP3338360B2 (en) | Gallium nitride based semiconductor wafer manufacturing method | |
| JP2748354B2 (en) | Method of manufacturing gallium nitride based compound semiconductor chip | |
| JP2859478B2 (en) | Gallium nitride based compound semiconductor wafer cutting method for light emitting device | |
| JP3938101B2 (en) | Method for manufacturing light emitting device | |
| JP3772807B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP3454355B2 (en) | Gallium nitride based compound semiconductor light emitting device | |
| JP3928621B2 (en) | Light emitting device wafer | |
| JP2005252245A (en) | Gallium nitride-based compound semiconductor wafer | |
| JP2012089559A (en) | Manufacturing method of nitride compound semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4594707 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |