[go: up one dir, main page]

JP2005183361A - 電子放出素子、電子放出装置、ディスプレイ及び光源 - Google Patents

電子放出素子、電子放出装置、ディスプレイ及び光源 Download PDF

Info

Publication number
JP2005183361A
JP2005183361A JP2004187625A JP2004187625A JP2005183361A JP 2005183361 A JP2005183361 A JP 2005183361A JP 2004187625 A JP2004187625 A JP 2004187625A JP 2004187625 A JP2004187625 A JP 2004187625A JP 2005183361 A JP2005183361 A JP 2005183361A
Authority
JP
Japan
Prior art keywords
electron
electrode
emitting device
emitter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004187625A
Other languages
English (en)
Inventor
Yukihisa Takeuchi
幸久 武内
Tsutomu Nanataki
七瀧　　努
Iwao Owada
大和田　　巌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/730,754 external-priority patent/US7176609B2/en
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2004187625A priority Critical patent/JP2005183361A/ja
Priority to US10/951,509 priority patent/US20050073235A1/en
Priority to EP04256108A priority patent/EP1521231A2/en
Publication of JP2005183361A publication Critical patent/JP2005183361A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/312—Cold cathodes, e.g. field-emissive cathode having an electric field perpendicular to the surface, e.g. tunnel-effect cathodes of metal-insulator-metal [MIM] type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J63/00—Cathode-ray or electron-stream lamps
    • H01J63/02—Details, e.g. electrode, gas filling, shape of vessel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/312—Cold cathodes having an electric field perpendicular to the surface thereof
    • H01J2201/3125—Metal-insulator-Metal [MIM] emission type cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Discharge Lamps And Accessories Thereof (AREA)

Abstract

【課題】電子放出について高出力、高効率を図り、低電圧駆動をも可能とし、併せて製品コストを低廉化させる。
【解決手段】電子放出素子１０Ａは、ガラス基板１１上に形成された下部電極１６と、該下部電極１６上に形成された誘電体膜からなるエミッタ部１２と、該エミッタ部１２上に形成された上部電極１４とを有する。電子放出のための駆動電圧Ｖａは、上部電極１４と下部電極１６間に印加される。少なくとも上部電極１４は、エミッタ部１２が露出される複数の貫通部２０を有し、上部電極１４のうち、貫通部２０の周部におけるエミッタ部１２と対向する面が、エミッタ部１２から離間している。
【選択図】図２

Description

本発明は、ガラス基板上に形成された電子放出素子と、該電子放出素子を複数有する電子放出装置と、該電子放出装置を使用したディスプレイと、前記電子放出装置を使用した光源に関する。
近時、電子放出素子は、カソード電極及びアノード電極を有し、フィールドエミッションディスプレイ（ＦＥＤ）やバックライトのような種々のアプリケーションに適用されている。ＦＥＤに適用する場合、複数の電子放出素子を二次元的に配列し、これら電子放出素子に対する複数の蛍光体を、所定の間隔をもってそれぞれ配置するようにしている。
この電子放出素子の従来例としては、例えば特許文献１〜５があるが、いずれもエミッタ部に誘電体を用いていないため、対向電極間にフォーミング加工もしくは微細加工が必要となったり、電子放出のために高電圧を印加しなければならず、また、パネル製作工程が複雑で製造コストが高くなるという問題がある。
そこで、エミッタ部を誘電体で構成することが考えられており、誘電体からの電子放出に関して、以下の非特許文献１〜３にて諸説が述べられている。
特開平１−３１１５３３号公報 特開平７−１４７１３１号公報 特開２０００−２８５８０１号公報 特公昭４６−２０９４４号公報 特公昭４４−２６１２５号公報 安岡、石井著「強誘電体陰極を用いたパルス電子源」応用物理第６８巻第５号、ｐ５４６〜５５０（１９９９） V.F.Puchkarev, G.A.Mesyats, On the mechanism of emission from the ferroelectric ceramic cathode, J.Appl.Phys., vol. 78, No. 9, 1 November, 1995, p. 5633-5637 H.Riege, Electron emission ferroelectrics - a review, Nucl. Instr. and Meth. A340, p. 80-89（1994）
ところで、従来の電子放出素子２００においては、図４０に示すように、エミッタ部２０２に上部電極２０４及び下部電極２０６を形成する場合、特に、エミッタ部２０２上に上部電極２０４が密着して形成されることになる。電界集中ポイントは、上部電極２０４／エミッタ部２０２／真空の３重点であるが、この場合、上部電極２０４の周縁部分が該当する。
しかしながら、上部電極２０４の周縁部分がエミッタ部２０２上に密着されていることから、電界集中の度合いが小さく、電子を放出するに必要なエネルギーが小さいという問題がある。また、電子放出箇所も上部電極２０４の周縁部分に限られることから、全体の電子放出特性にばらつきが生じ、電子放出の制御が困難になると共に、電子放出効率が低いという問題もある。
本発明はこのような課題を考慮してなされたものであり、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動も可能で、且つ、大板化と、製品コストを低廉化する上で有利な電子放出素子及び電子放出装置を提供することを目的とする。
また、本発明の他の目的は、電子放出について高出力、高効率を図ることができ、低電圧駆動も可能で、且つ、大板化と、製品コストを低廉化する上で有利な電子放出装置を利用した高輝度及び低コストのディスプレイ及び光源を提供することを目的とする。
本発明に係る電子放出素子は、ガラス基板上に形成された第１の電極と、前記第１の電極上に形成された誘電体膜からなるエミッタ部と、前記エミッタ部上に形成された第２の電極とを有し、電子放出のための駆動電圧は、前記第１の電極と前記第２の電極間に印加され、少なくとも前記第２の電極は、前記エミッタ部が露出される複数の貫通部を有し、前記第２の電極のうち、前記貫通部の周部における前記エミッタ部と対向する面が、前記エミッタ部から離間していることを特徴とする。
また、本発明に係る電子放出装置は、ガラス基板上に形成された複数の電子放出素子を有する電子放出装置であって、前記電子放出素子は、前記ガラス基板上に形成された第１の電極と、前記第１の電極上に形成された誘電体膜からなるエミッタ部と、前記エミッタ部上に形成された第２の電極とを有し、電子放出のための駆動電圧は、前記第１の電極と前記第２の電極間に印加され、少なくとも前記第２の電極は、前記エミッタ部が露出される複数の貫通部を有し、前記第２の電極のうち、前記貫通部の周部における前記エミッタ部と対向する面が、前記エミッタ部から離間していることを特徴とする。
また、本発明に係るディスプレイは、上記電子放出装置と、ガラス基板のうち、前記電子放出装置におけるエミッタ部が形成された面と対向して配置された透明板と、前記透明板のうち、前記エミッタ部と対向する面に、前記電子放出装置における電子放出素子との間で電界を形成するための電極と、前記電極に形成された蛍光体とを有し、前記電子放出素子から放出される電子を前記蛍光体に衝突させて前記蛍光体を励起し、発光させることを特徴とする。
また、本発明に係る光源は、上記電子放出装置と、ガラス基板のうち、前記電子放出装置におけるエミッタ部が形成された面と対向して配置された透明板と、前記透明板のうち、前記エミッタ部と対向する面に、前記電子放出装置における電子放出素子との間で電界を形成するための電極と、前記電極に形成された蛍光体とを有し、前記電子放出素子から放出される電子を前記蛍光体に衝突させて前記蛍光体を励起し、発光させることを特徴とする。
先ず、第１の電極と第２の電極との間に駆動電圧が印加される。この駆動電圧は、例えば、パルス電圧あるいは交流電圧のように、時間の経過に伴って、基準電圧（例えば０Ｖ）よりも高い又は低い電圧レベルから基準電圧よりも低い又は高い電圧レベルに急激に変化する電圧として定義される。
また、エミッタ部の第２の電極が形成されている面と第２の電極と該電子放出素子の周囲の媒質（例えば、真空）との接触箇所においてトリプルジャンクションが形成されている。ここで、トリプルジャンクションとは、第２の電極とエミッタ部と真空との接触により形成される電界集中部として定義される。なお、前記トリプルジャンクションには、第２の電極とエミッタ部と真空が１つのポイントとして存在する３重点も含まれる。本発明では、トリプルジャンクションは、複数の貫通部の周部や第２の電極の周縁部に形成されることになる。従って、第１の電極と第２の電極との間に上述のような駆動電圧が印加されると、上記したトリプルジャンクションにおいて電界集中が発生する。
そして、第１段階において、基準電圧よりも高い又は低い電圧が第１の電極と第２の電極間に印加され、上記したトリプルジャンクションにおいて例えば一方向への電界集中が発生し、第２の電極からエミッタ部に向けて電子放出が行われ、例えばエミッタ部のうち、第２の電極の貫通部に対応した部分や第２の電極の周縁部近傍の部分に電子が蓄積される。すなわち、エミッタ部が帯電することになる。このとき、第２の電極が電子供給源として機能する。
次の第２段階において、駆動電圧の電圧レベルが急減に変化して、基準電圧よりも低い又は高い電圧が第１の電極と第２の電極間に印加されると、今度は、第２の電極の貫通部に対応した部分や第２の電極の周縁部近傍に帯電した電子は、逆方向へ分極反転したエミッタ部の双極子（エミッタ部の表面に負極性が現れる）により、エミッタ部から追い出され、エミッタ部のうち、前記電子が蓄積されていた部分から、貫通部を通じて電子が放出される。もちろん、第２の電極の外周部近傍からも電子が放出される。このとき、前記第１段階における前記エミッタ部の帯電量に応じた電子が、前記第２段階に前記エミッタ部から放出される。また、前記第１段階における前記エミッタ部の帯電量が、前記第２段階での電子放出が行われるまで維持される。
また、別の電子放出方式においては、先ず、第１の出力期間において、電子放出のための準備（例えばエミッタとなる物質の一方向への分極等）が行われる。次の第２の出力期間において、駆動電圧の電圧レベルが急減に変化すると、今度は、上記したトリプルジャンクションにおいて電界集中が発生し、この電界集中によって第２の電極から１次電子が放出され、エミッタとなる物質のうち、貫通部から露出する部分並びに第２の電極の外周部近傍に衝突することとなる。これによって、１次電子が衝突した部分から２次電子（１次電子の反射電子を含む）が放出される。すなわち、第２の出力期間の初期段階において、前記貫通部並びに第２の電極の外周部近傍から２次電子が放出されることとなる。
そして、この電子放出素子においては、先ず、第２の電極に複数の貫通部を形成したことから、各貫通部並びに第２の電極の外周部近傍から均等に電子が放出され、全体の電子放出特性のばらつきが低減し、電子放出の制御が容易になると共に、電子放出効率が高くなる。
また、本発明は、前記第２の電極のうち、前記貫通部の周部における前記エミッタ部と対向する面と前記エミッタ部との間にギャップが形成された形となることから、駆動電圧を印加した際に、該ギャップの部分において電界集中が発生し易くなる。これは、電子放出の高効率化につながり、駆動電圧の低電圧化（低い電圧レベルでの電子放出）を実現させることができる。
上述したように、本発明は、前記第２の電極のうち、前記貫通部の周部における前記エミッタ部と対向する面と前記エミッタ部との間にギャップが形成されて、第２の電極における貫通部の周部が庇状（フランジ状）となることから、ギャップの部分での電界集中が大きくなることとも相俟って、前記庇状の部分（貫通部の周部）から電子が放出され易くなる。これは、電子放出の高出力、高効率化につながり、駆動電圧の低電圧化を実現させることができる。これにより、例えば電子放出素子を多数並べて構成された例えばディスプレイや光源の高輝度化を図ることができる。また、エミッタとなる物質に蓄積された電子を放出させる方式や第２の電極からの１次電子をエミッタとなる物質に衝突させて２次電子を放出させる方式のいずれにしても、第２の電極における貫通部の周部がゲート電極（制御電極、フォーカス電子レンズ等）として機能するので、放出電子の直進性を向上させることができる。これは、ディスプレイの電子源として構成した場合に、クロストークを低減する上で有利となる。
このように、本発明においては、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動（低消費電力）も可能となる。特に、ガラス基板を用いるようにしたので、製品コストの低廉化を図ることができる。また、電子放出素子の製造に係る処理温度の低温化を促進させることができ、設備の低コスト化も図ることができる。ガラス基板として結晶化ガラスを用いるようにしてもよい。この場合、処理温度として、一般のガラスと異なり、６００〜８００℃の範囲を使用することができ、材料選定の自由度を広げることができる。ガラス基板を用いることにより、大画面ディスプレイもしくは大画面液晶ディスプレイのバックライトに対応した大板を安価に得ることが可能である.また、電子放出素子を真空封止する管を作製する場合、管壁及びスペーサ、もしくは蛍光体を形成する透明板をガラス製とし、これらと電子放出素子を形成したガラス基板をフリット接着することが可能となる.逆に言えば、電子放出素子の形成をガラス以外の基板に行うと、他のガラス製部材及びフリットとの熱膨張係数が合わないため、管作製が難しくなる。
また、本発明において、前記エミッタ部のうち、少なくとも前記第２の電極が形成される面は、誘電体の粒界による凹凸が形成され、前記第１の電極は、前記誘電体の粒界における凹部に対応した部分に前記貫通部が形成されていてもよい。なお、前記第１の電極は、鱗片状の形状を有する物質を含んだ導電性物質、又は、複数の鱗片状の形状を有する物質の集合体にしてもよい。
これにより、前記第１の電極のうち、前記貫通部の周部における前記エミッタ部と対向する面が、前記エミッタ部から離間した構成、すなわち、前記貫通部の周部における前記エミッタ部と対向する面と前記エミッタ部との間にギャップが形成された構成を簡単に実現させることができる。
以上説明したように、本発明に係る電子放出素子及び電子放出装置によれば、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動（低消費電力）も可能で、且つ、大板化と、製品コストを低廉化する上で有利となる。
また、本発明に係るディスプレイ及び光源によれば、大画面もしくは大面積で、高輝度及び低コストとすることができる。
以下、本発明に係る電子放出素子の実施の形態例を、図１〜図３９を参照しながら説明する。
先ず、本実施の形態に係る電子放出装置は、ディスプレイとしての用途のほか、電子線照射装置、光源、ＬＥＤの代替用途、電子部品製造装置、電子回路部品に適用することができる。
電子線照射装置における電子線は、現在普及している紫外線照射装置における紫外線に比べ、高エネルギーで吸収性能に優れる。適用例としては、半導体装置では、ウェハーを重ねる際における絶縁膜を固化する用途、印刷の乾燥では、印刷インキをむらなく硬化する用途や、医療機器をパッケージに入れたまま殺菌する用途等がある。
光源としての用途は、液晶ディスプレイ用バックライトのような平面光源と、高輝度、高効率仕様向けであって、例えば超高圧水銀ランプ等が使用されるプロジェクタの光源用途等がある。本実施の形態に係る電子放出装置を光源に適用した場合、小型化、長寿命、高速点灯、水銀フリーによる環境負荷低減という特徴を有する。
ＬＥＤの代替用途としては、屋内照明、自動車用ランプ、信号機等の面光源用途や、チップ光源、信号機、携帯電話向けの小型液晶ディスプレイのバックライト等がある。
電子部品製造装置の用途としては、電子ビーム蒸着装置等の成膜装置の電子ビーム源、プラズマＣＶＤ装置におけるプラズマ生成用（ガス等の活性化用）電子源、ガス分解用途の電子源等がある。また、テラＨｚ駆動の高速スイッチング素子、大電流出力素子といった真空マイクロデバイス用途もある。その他、プリンタ用部品、つまり、蛍光体との組合せにより感光ドラムを感光させる発光デバイスや、誘電体を帯電させるための電子源としても好ましく用いられる。
電子回路部品としては、大電流出力化、高増幅率化が可能であることから、スイッチ、リレー、ダイオード等のデジタル素子、オペアンプ等のアナログ素子への用途がある。
先ず、第１の実施の形態に係る電子放出素子１０Ａは、図１に示すように、ガラス基板１１上に形成され、且つ、誘電体で構成された板状のエミッタ部１２と、該エミッタ部１２の第１の面（例えば下面）に形成された第１の電極（例えば下部電極）１６と、エミッタ部１２の第２の面（例えば上面）に形成された第２の電極（例えば上部電極）１４と、上部電極１４と下部電極１６との間に、駆動電圧Ｖａを印加するパルス発生源１８とを有する。
上部電極１４は、図２に示すように、エミッタ部１２が露出される複数の貫通部２０を有する。特に、エミッタ部１２の表面は、誘電体の粒界による凹凸２２が形成されており、上部電極１４の貫通部２０は、前記誘電体の粒界における凹部２４に対応した部分に形成されている。図２の例では、１つの凹部２４に対応して１つの貫通部２０が形成される場合を示しているが、複数の凹部２４に対応して１つの貫通部２０が形成される場合もある。エミッタ部１２を構成する誘電体の粒径は、０．１μｍ〜１０μｍが好ましく、さらに好ましくは２μｍ〜７μｍである。図２の例では、誘電体の粒径を３μｍとしている。
さらに、この第１の実施の形態では、図３に示すように、上部電極１４のうち、貫通部２０の周部２６におけるエミッタ部１２と対向する面２６ａが、エミッタ部１２から離間している。つまり、上部電極１４のうち、貫通部２０の周部２６におけるエミッタ部１２と対向する面２６ａとエミッタ部１２との間にギャップ２８が形成され、上部電極１４における貫通部２０の周部２６が庇状（フランジ状）に形成された形となっている。従って、以下の説明では、「上部電極１４の貫通部２０の周部２６」を「上部電極１４の庇部２６」と記す。なお、図１、図２、図３、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図８、図１０、図１１〜図１３、図１８の例では、誘電体の粒界の凹凸２２の凸部３０の断面を代表的に半円状で示してあるが、この形状に限るものではない。
また、この第１の実施の形態では、上部電極１４の厚みｔを、０．０１μｍ≦ｔ≦１０μｍとし、エミッタ部１２の上面、すなわち、誘電体の粒界における凸部３０の表面（凹部２４の内壁面でもある）と、上部電極１４の庇部２６の下面２６ａとのなす角の最大角度θを、１°≦θ≦６０°としている。また、エミッタ部１２の誘電体の粒界における凸部３０の表面（凹部２４の内壁面）と、上部電極１４の庇部２６の下面２６ａとの間の鉛直方向に沿った最大間隔ｄを、０μｍ＜ｄ≦１０μｍとしている。
さらに、この第１の実施の形態では、貫通部２０の形状、特に、図４に示すように、上面から見た形状は孔３２の形状であって、例えば円形状、楕円形状、トラック状のように、曲線部分を含むものや、四角形や三角形のように多角形状のものがある。図４の例では、孔３２の形状として円形状の場合を示している。
この場合、孔３２の平均径は、０．１μｍ以上、１０μｍ以下としている。この平均径は、孔３２の中心を通るそれぞれ異なる複数の線分の長さの平均を示す。
ここで、各構成部材の材料等について説明する。エミッタ部１２を構成する誘電体は、好適には、比誘電率が比較的高い、例えば１０００以上の誘電体を採用することができる。このような誘電体としては、チタン酸バリウムのほかに、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらの任意の組み合わせを含有するセラミックスや、主成分がこれらの化合物を５０重量％以上含有するものや、前記セラミックスに対して、さらにランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を適切に添加したもの等を挙げることができる。
例えば、マグネシウムニオブ酸鉛（ＰＭＮ）とチタン酸鉛（ＰＴ）の２成分系ｎＰＭＮ−ｍＰＴ（ｎ、ｍをモル数比とする）においては、ＰＭＮのモル数比を大きくすると、キュリー点が下げられて、室温での比誘電率を大きくすることができる。
特に、ｎ＝０．８５〜１．０、ｍ＝１．０−ｎでは比誘電率３０００以上となり好ましい。例えば、ｎ＝０．９１、ｍ＝０．０９では室温の比誘電率１５０００が得られ、ｎ＝０．９５、ｍ＝０．０５では室温の比誘電率２００００が得られる。
次に、マグネシウムニオブ酸鉛（ＰＭＮ）、チタン酸鉛（ＰＴ）、ジルコン酸鉛（ＰＺ）の３成分系では、ＰＭＮのモル数比を大きくするほかに、正方晶と擬立方晶又は正方晶と菱面体晶のモルフォトロピック相境界（ＭＰＢ：Morphotropic Phase Boundary）付近の組成とすることが比誘電率を大きくするのに好ましい。例えば、ＰＭＮ：ＰＴ：ＰＺ＝０．３７５：０．３７５：０．２５にて比誘電率５５００、ＰＭＮ：ＰＴ：ＰＺ＝０．５：０．３７５：０．１２５にて比誘電率４５００となり、特に好ましい。さらに、絶縁性が確保できる範囲内でこれらの誘電体に白金のような金属を混入して、誘電率を向上させるのが好ましい。この場合、例えば、誘電体に白金を重量比で２０％混入させるとよい。
また、エミッタ部１２は、上述したように、圧電／電歪層や反強誘電体層等を用いることができるが、エミッタ部１２として圧電／電歪層を用いる場合、該圧電／電歪層としては、例えば、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、チタン酸バリウム、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらのいずれかの組み合わせを含有するセラミックスが挙げられる。
主成分がこれらの化合物を５０重量％以上含有するものであってもよいことはいうまでもない。また、前記セラミックスのうち、ジルコン酸鉛を含有するセラミックスは、エミッタ部１２を構成する圧電／電歪層の構成材料として最も使用頻度が高い。
また、圧電／電歪層をセラミックスにて構成する場合、前記セラミックスに、さらに、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を、適宜、添加したセラミックスを用いてもよい。また、前記セラミックスにＳｉＯ2、ＣｅＯ2、Ｐｂ5Ｇｅ3Ｏ11もしくはこれらのいずれかの組み合わせを添加したセラミックスを用いてもよい。具体的には、ＰＴ−ＰＺ−ＰＭＮ系圧電材料にＳｉＯ2を０．２ｗｔ％、もしくはＣｅＯ2を０．１ｗｔ％、もしくはＰｂ5Ｇｅ3Ｏ11を１〜２ｗｔ％添加した材料が好ましい。
例えば、マグネシウムニオブ酸鉛とジルコン酸鉛及びチタン酸鉛とからなる成分を主成分とし、さらにランタンやストロンチウムを含有するセラミックスを用いることが好ましい。
圧電／電歪層は、緻密であっても、多孔質であってもよく、多孔質の場合、その気孔率は４０％以下であることが好ましい。
エミッタ部１２として反強誘電体層を用いる場合、該反強誘電体層としては、ジルコン酸鉛を主成分とするもの、ジルコン酸鉛とスズ酸鉛とからなる成分を主成分とするもの、さらにはジルコン酸鉛に酸化ランタンを添加したもの、ジルコン酸鉛とスズ酸鉛とからなる成分に対してジルコン酸鉛やニオブ酸鉛を添加したものが望ましい。
また、この反強誘電体層は、多孔質であってもよく、多孔質の場合、その気孔率は３０％以下であることが望ましい。
さらに、エミッタ部１２にタンタル酸ビスマス酸ストロンチウム（ＳｒＢｉ2Ｔａ2Ｏ9）を用いた場合、分極反転疲労が小さく好ましい。このような分極反転疲労が小さい材料は、層状強誘電体化合物で、（ＢｉＯ2）2+（Ａm-1ＢmＯ3m+1）2-という一般式で表される。ここで、金属Ａのイオンは、Ｃａ2+、Ｓｒ2+、Ｂａ2+、Ｐｂ2+、Ｂｉ3+、Ｌａ3+等であり、金属Ｂのイオンは、Ｔｉ4+、Ｔａ5+、Ｎｂ5+等である。さらに、チタン酸バリウム系、ジルコン酸鉛系、ＰＺＴ系の圧電セラミックスに添加剤を加えて半導体化させることも可能である。この場合、エミッタ部１２内で不均一な電界分布をもたせて、電子放出に寄与する上部電極１４との界面近傍に電界集中を行うことが可能となる。
また、圧電／電歪／反強誘電体セラミックスに、例えば鉛ホウケイ酸ガラス等のガラス成分や、他の低融点化合物（例えば酸化ビスマス等）を混ぜることによって、焼成温度を下げることができる。
また、圧電／電歪／反強誘電体セラミックスで構成する場合、その形状はシート状の成形体、シート状の積層体、あるいは、これらを他の支持用基板に積層又は接着したものであってもよい。
また、エミッタ部１２に非鉛系の材料を使用する等により、エミッタ部１２を融点もしくは蒸散温度の高い材料とすることで、電子もしくはイオンの衝突に対し損傷しにくくなる。
そして、ガラス基板１１上にエミッタ部１２を形成する方法としては、スクリーン印刷法、ディッピング法、塗布法、電気泳動法、エアロゾルデポジション法等の各種厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種薄膜形成法を用いることができる。
この中で、スクリーン印刷法やディッピング法、塗布法、電気泳動法等による厚膜形成法は、平均粒径０．０１〜５μｍ、好ましくは０．０５〜３μｍの圧電セラミックスの粒子を主成分とするペーストやスラリー、又はサスペンション、エマルジョン、ゾル等を用いて形成することができ、良好な圧電作動特性が得られる。
特に、電気泳動法は、膜を高い密度で、かつ、高い形状精度で形成することができることをはじめ、「電気化学および工業物理化学 Ｖｏｌ．５３，Ｎｏ．１（１９８５），ｐ６３〜６８ 安斎和夫著」あるいは「第１回電気泳動法によるセラミックスの高次成形法 研究討論会 予稿集（１９９８），ｐ５〜６，ｐ２３〜２４」等の技術文献に記載されるような特徴を有する。このように、要求精度や信頼性等を考慮して、適宜、方法を選択して用いるとよい。
また、圧電／電歪材料の粉末化したものを、エミッタ部１２として形成し、これに低融点のガラスやゾル粒子を含浸する方法をとることが好ましい。この手法により、７００℃あるいは６００℃以下といった低温での膜形成が可能となるため、この第１の実施の形態のように、ガラス基板１１上にエミッタ部１２を形成する場合に好適である。また、前記エアロゾルデポジション法も低温での膜形成が可能な手法である。
上部電極１４は、焼成後に薄い膜が得られる有機金属ペーストが用いられる。例えば白金レジネートペースト等の材料を用いることが好ましい。また、分極反転疲労を抑制する酸化物電極、例えば、酸化ルテニウム（ＲｕＯ2）、酸化イリジウム（ＩｒＯ2）、ルテニウム酸ストロンチウム（ＳｒＲｕＯ3）、Ｌａ1-xＳｒxＣｏＯ3（例えばｘ＝０．３や０．５）、Ｌａ1-xＣａxＭｎＯ3（例えばｘ＝０．２）、Ｌａ1-xＣａxＭｎ1-yＣｏyＯ3（例えばｘ＝０．２、ｙ＝０．０５）、もしくはこれらを例えば白金レジネートペーストに混ぜたものが好ましい。
また、上部電極１４として、図５Ａ及び図５Ｂに示すように、複数の鱗片状の形状を有する物質１５（例えば黒鉛）の集合体１７や、図６Ａ及び図６Ｂに示すように、鱗片状の形状を有する物質１５を含んだ導電性の物質１９の集合体２１も好ましく用いられる。この場合、前記集合体１７や集合体２１でエミッタ部１２の表面を完全に覆うのではなく、エミッタ部１２が一部露出する貫通部２０を複数設けて、エミッタ部１２のうち、貫通部２０を臨む部分を電子放出領域とする。
上部電極１４は、上記材料を用いて、スクリーン印刷、スプレー、コーティング、ディッピング、塗布、電気泳動法等の各種の厚膜形成法や、スパッタリング法、イオンビーム法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種の薄膜形成法による通常の膜形成法に従って形成することができ、好適には、前者の厚膜形成法によって形成するとよい。
一方、下部電極１６は、導電性を有する物質、例えば金属が用いられ、白金、モリブデン、タングステン等によって構成される。また、高温酸化雰囲気に対して耐性を有する導体、例えば金属単体、合金、絶縁性セラミックスと金属単体との混合物、絶縁性セラミックスと合金との混合物等によって構成され、好適には、白金、イリジウム、パラジウム、ロジウム、モリブデン等の高融点貴金属や、銀−パラジウム、銀−白金、白金−パラジウム等の合金を主成分とするものや、白金とセラミック材料とのサーメット材料によって構成される。さらに好適には、白金のみ又は白金系の合金を主成分とする材料によって構成される。
また、下部電極１６として、カーボン、グラファイト系の材料を用いてもよい。なお、電極材料中に添加されるセラミック材料の割合は、５〜３０体積％程度が好適である。もちろん、上述した上部電極と同様の材料を用いるようにしてもよい。
下部電極１６は、好適には上記厚膜形成法によって形成する。下部電極１６の厚さは、２０μｍ以下であるとよく、好適には５μｍ以下であるとよい。
電子放出素子１０Ａの焼成処理としては、ガラス基板１１上に下部電極１６となる材料、エミッタ部１２となる材料及び上部電極１４となる材料を順次積層してから一体構造として焼成するようにしてもよいし、下部電極１６、エミッタ部１２、上部電極１４をそれぞれ形成するたびに熱処理（焼成処理）してガラス基板１１と一体構造にするようにしてもよい。なお、上部電極１４及び下部電極１６の形成方法によっては、一体化のための熱処理（焼成処理）を必要としない場合もある。
ガラス基板１１上に形成されたエミッタ部１２、上部電極１４及び下部電極１６を一体化させるための焼成処理に係る温度としては、ガラス基板１１のガラス軟化点を考慮し、５００〜１０００℃の範囲、好適には、６００〜８００℃の範囲とするとよい。さらに、膜状のエミッタ部１２を熱処理する場合、高温時にエミッタ部１２の組成が不安定にならないように、エミッタ部１２の蒸発源と共に雰囲気制御を行いながら焼成処理を行うことが好ましい。
ガラス基板１１への膜形成方法としては、ガラス基板１１の軟化点以下の温度となるプロセス、材料を選定して、ガラス基板１１上に下部電極１６、エミッタ部１２及び上部電極１４を順次形成する。具体的には、下部電極１６としては、低温焼成が可能な銀ペースト等をスクリーン印刷にて形成し、焼成した後、エミッタ部１２を前述したエアロデポジション法や、低融点のガラスやゾル粒子に圧電／電歪材料の粉末化したものを含浸する方法等で形成し、その上に、上部電極１４を低温焼成を可能とする材料にてスクリーン印刷等で形成し、焼成するという方法である。
また、別の手法としては、エミッタ部１２をガラス基板１１の軟化点以上の温度で形成したシートを、ガラス基板１１に貼り合わせることも可能である。この手法では、エミッタ部１２の焼成温度に制約がないため、電子放出に必要な特性を得易いという利点を有する。
焼成処理を行うことで、特に、上部電極１４となる膜が例えば厚み１０μｍから厚み０．１μｍに収縮すると同時に複数の孔等が形成されていき、結果的に、図２に示すように、上部電極１４に複数の貫通部２０が形成され、貫通部２０の周部２６が庇状に形成された構成となる。もちろん、上部電極１４となる膜に対して事前（焼成前）にエッチング（ウェットエッチング、ドライエッチング）やリフトオフ等によってパターンニングを施した後、焼成するようにしてもよい。この場合、後述するように、貫通部２０として切欠き形状やスリット形状を容易に形成することができる。
なお、エミッタ部１２を適切な部材によって被覆し、該エミッタ部１２の表面が焼成雰囲気に直接露出しないようにして焼成する方法を採用してもよい。
次に、電子放出素子１０Ａの電子放出原理について説明する。先ず、上部電極１４と下部電極１６との間に駆動電圧Ｖａが印加される。この駆動電圧Ｖａは、例えば、パルス電圧あるいは交流電圧のように、時間の経過に伴って、基準電圧（例えば０Ｖ）よりも高い又は低い電圧レベルから基準電圧よりも低い又は高い電圧レベルに急激に変化する電圧として定義される。
また、エミッタ部１２の上面と上部電極１４と該電子放出素子１０Ａの周囲の媒質（例えば、真空）との接触箇所においてトリプルジャンクションが形成されている。ここで、トリプルジャンクションとは、上部電極１４とエミッタ部１２と真空との接触により形成される電界集中部として定義される。なお、前記トリプルジャンクションには、上部電極１４とエミッタ部１２と真空が１つのポイントとして存在する３重点も含まれる。雰囲気中の真空度は、１０2〜１０-6Ｐａが好ましく、より好ましくは１０-3〜１０-5Ｐａである。
第１の実施の形態では、トリプルジャンクションは、上部電極１４の庇部２６や上部電極１４の周縁部に形成されることになる。従って、上部電極１４と下部電極１６との間に上述のような駆動電圧Ｖａが印加されると、上記したトリプルジャンクションにおいて電界集中が発生する。
先ず、第１の電子放出方式について、図７及び図８を参照しながら説明する。図７の第１の出力期間Ｔ１（第１段階）において、上部電極１４に基準電圧（この場合、０Ｖ）よりも低い電圧Ｖ２が印加され、下部電極１６に基準電圧よりも高い電圧Ｖ１が印加される。この第１の出力期間Ｔ１では、上記したトリプルジャンクションにおいて電界集中が発生し、上部電極１４からエミッタ部１２に向けて電子放出が行われ、例えばエミッタ部１２のうち、上部電極１４の貫通部２０から露出する部分や上部電極１４の周縁部近傍の部分に電子が蓄積される。すなわち、エミッタ部１２が帯電することになる。このとき、上部電極１４が電子供給源として機能する。
次の第２の出力期間Ｔ２（第２段階）において、駆動電圧Ｖａの電圧レベルが急減に変化、すなわち、上部電極１４に基準電圧よりも高い電圧Ｖ１が印加され、下部電極１６に基準電圧よりも低い電圧Ｖ２が印加されると、今度は、上部電極１４の貫通部２０に対応した部分や上部電極１４の周縁部近傍に帯電した電子は、逆方向へ分極反転したエミッタ部１２の双極子（エミッタ部１２の表面に負極性が現れる）により、エミッタ部１２から追い出され、図８に示すように、エミッタ部１２のうち、前記電子の蓄積されていた部分から、貫通部２０を通じて電子が放出される。もちろん、上部電極１４の外周部近傍からも電子が放出される。
次に、第２の電子放出方式について説明する。先ず、図９の第１の出力期間Ｔ１（第１段階）において、上部電極１４に基準電圧よりも高い電圧Ｖ３が印加され、下部電極１６に基準電圧よりも低い電圧Ｖ４が印加される。この第１の出力期間Ｔ１では、電子放出のための準備（例えばエミッタ部１２の一方向への分極等）が行われる。次の第２の出力期間Ｔ２（第２段階）において、駆動電圧Ｖａの電圧レベルが急減に変化、すなわち、上部電極１４に基準電圧よりも低い電圧Ｖ４が印加され、下部電極１６に基準電圧よりも高い電圧Ｖ３が印加されると、今度は、上記したトリプルジャンクションにおいて電界集中が発生し、この電界集中によって上部電極１４から１次電子が放出され、エミッタ部１２のうち、貫通部２０から露出する部分並びに上部電極１４の外周部近傍に衝突することとなる。これによって、図１０に示すように、１次電子が衝突した部分から２次電子（１次電子の反射電子を含む）が放出される。すなわち、第２の出力期間Ｔ２の初期段階において、前記貫通部２０並びに上部電極１４の外周部近傍から２次電子が放出されることとなる。
そして、この第１の実施の形態に係る電子放出素子１０Ａにおいては、上部電極１４に複数の貫通部２０を形成したことから、各貫通部２０並びに上部電極１４の外周部近傍から均等に電子が放出され、全体の電子放出特性のばらつきが低減し、電子放出の制御が容易になると共に、電子放出効率が高くなる。
また、第１の実施の形態では、上部電極１４の庇部２６とエミッタ部１２との間にギャップ２８が形成された形となることから、駆動電圧Ｖａを印加した際に、該ギャップ２８の部分において電界集中が発生し易くなる。これは、電子放出の高効率化につながり、駆動電圧の低電圧化（低い電圧レベルでの電子放出）を実現させることができる。
上述したように、第１の実施の形態では、上部電極１４は、貫通部２０の周部において庇部２６が形成されることから、上述したギャップ２８の部分での電界集中が大きくなることとも相俟って、上部電極１４の庇部２６から電子が放出され易くなる。これは、電子放出の高出力、高効率化につながり、駆動電圧Ｖａの低電圧化を実現させることができる。これにより、例えば電子放出素子を多数並べて構成された例えばディスプレイや光源の高輝度化を図ることができる。また、上述した第１の電子放出方式（エミッタ部１２に蓄積された電子を放出させる方式）や第２の電子放出方式（上部電極１４からの１次電子をエミッタ部１２に衝突させて２次電子を放出させる方式）のいずれにしても、上部電極１４の庇部２６がゲート電極（制御電極、フォーカス電子レンズ等）として機能するため、放出電子の直進性を向上させることができる。これは、ディスプレイの電子源として構成した場合に、クロストークを低減する上で有利となる。
このように、第１の実施の形態に係る電子放出素子１０Ａにおいては、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動（低消費電力）も可能となる。
特に、第１の実施の形態では、エミッタ部１２の少なくとも上面は、誘電体の粒界による凹凸２２が形成され、上部電極１４は、誘電体の粒界における凹部２４に対応した部分に貫通部２０が形成されるようにしたので、上部電極１４の庇部２６を簡単に実現させることができる。
また、エミッタ部１２の上面、すなわち、誘電体の粒界における凸部３０の表面（凹部２４の内壁面）と、上部電極１４の庇部２６の下面２６ａとのなす角の最大角度θを、１°≦θ≦６０°とし、エミッタ部１２の誘電体の粒界における凸部３０の表面（凹部２４の内壁面）と、上部電極１４の庇部２６の下面２６ａとの間の鉛直方向に沿った最大間隔ｄを、０μｍ＜ｄ≦１０μｍとしたので、これらの構成により、ギャップ２８の部分での電界集中の度合いをより大きくすることができ、電子放出についての高出力、高効率、並びに駆動電圧の低電圧化を効率よく図ることができる。
また、この第１の実施の形態では、貫通部２０を孔３２の形状としている。図３に示すように、エミッタ部１２のうち、上部電極１４と下部電極１６（図２参照）間に印加される駆動電圧Ｖａに応じて分極が反転あるいは変化する部分は、上部電極１４が形成されている直下の部分（第１の部分）４０と、貫通部２０の内周から貫通部２０の内方に向かう領域に対応した部分（第２の部分）４２であり、特に、第２の部分４２は、駆動電圧Ｖａのレベルや電界集中の度合いによって変化することになる。従って、この第１の実施の形態では、孔３２の平均径を、０．１μｍ以上、１０μｍ以下としている。この範囲であれば、貫通部２０を通じて放出される電子の放出分布にばらつきがほとんどなくなり、効率よく電子を放出することができる。
なお、孔３２の平均径が０．１μｍ未満の場合、電子を蓄積する領域が狭くなり、放出される電子の量が少なくなる。もちろん、孔３２を多数設けることも考えられるが、困難性を伴い、製造コストが高くなるという懸念がある。孔３２の平均径が１０μｍを超えると、エミッタ部１２の前記貫通部２０から露出した部分のうち、電子放出に寄与する部分（第２の部分）４２の割合（占有率）が小さくなり、電子の放出効率が低下する。
上部電極１４の庇部２６の断面形状としては、図３に示すように、上面及び下面とも水平に延びる形状としてもよいし、図１１に示すように、庇部２６の下面２６ａがほぼ水平であって、庇部２６の上端部が上方に盛り上がっていてもよい。また、図１２に示すように、庇部２６の下面２６ａが、貫通部２０の中心に向かうに従って徐々に上方に傾斜していてもよいし、図１３に示すように、庇部２６の下面２６ａが、貫通部２０の中心に向かうに従って徐々に下方に傾斜していてもよい。図１１の例は、ゲート電極としての機能を高めることが可能であり、図１３の例では、ギャップ２８の部分が狭くなることから、より電界集中を発生し易くなり、電子放出の高出力、高効率を向上させることができる。
また、この第１の実施の形態においては、図１４に示すように、電気的な動作において、上部電極１４と下部電極１６間に、エミッタ部１２によるコンデンサＣ１と、各ギャップ２８による複数のコンデンサＣａの集合体とが形成された形となる。すなわち、各ギャップ２８による複数のコンデンサＣａは、互いに並列に接続された１つのコンデンサＣ２として構成され、等価回路的には、集合体によるコンデンサＣ２にエミッタ部１２によるコンデンサＣ１が直列接続された形となる。
実際には、集合体によるコンデンサＣ２にエミッタ部１２によるコンデンサＣ１がそのまま直列接続されることはなく、上部電極１４への貫通部２０の形成個数や全体の形成面積等に応じて、直列接続されるコンデンサ成分が変化する。
ここで、図１５に示すように、例えばエミッタ部１２によるコンデンサＣ１のうち、その２５％が集合体によるコンデンサＣ２と直列接続された場合を想定して、容量計算を行ってみる。先ず、ギャップ２８の部分は真空であることから比誘電率は１となる。そして、ギャップ２８の最大間隔ｄを０．１μｍ、１つのギャップ２８の部分の面積Ｓ＝１μｍ×１μｍとし、ギャップ２８の数を１０，０００個とする。また、エミッタ部１２の比誘電率を２０００、エミッタ部１２の厚みを２０μｍ、上部電極１４と下部電極１６の対向面積を２００μｍ×２００μｍとすると、集合体によるコンデンサＣ２の容量値は０．８８５ｐＦ、エミッタ部１２によるコンデンサＣ１の容量値は３５．４ｐＦとなる。そして、エミッタ部１２によるコンデンサＣ１のうち、集合体によるコンデンサＣ２と直列接続されている部分を全体の２５％としたとき、該直列接続された部分における容量値（集合体によるコンデンサＣ２の容量値を含めた容量値）は０．８０５ｐＦであり、残りの容量値は２６．６ｐＦとなる。
これら直列接続された部分と残りの部分は並列接続されているから、全体の容量値は、２７．５ｐＦとなる。この容量値は、エミッタ部１２によるコンデンサＣ１の容量値３５．４ｐＦの７８％である。つまり、全体の容量値は、エミッタ部１２によるコンデンサＣ１の容量値よりも小さくなる。
このように、複数のギャップ２８によるコンデンサＣａの集合体については、ギャップ２８によるコンデンサＣａの容量値が相対的に小さいものとなり、エミッタ部１２によるコンデンサＣ１との分圧から、印加電圧Ｖａのほとんどはギャップ２８に印加されることになり、各ギャップ２８において、電子放出の高出力化が実現される。
また、集合体によるコンデンサＣ２は、エミッタ部１２によるコンデンサＣ１に直列接続された構造となることから、全体の容量値は、エミッタ部１２によるコンデンサＣ１の容量値よりも小さくなる。このことから、電子放出は高出力であり、全体の消費電力は小さくなるという好ましい特性を得ることができる。
さらに、この第１の実施の形態に係る電子放出素子１０Ａにおいては、ガラス基板１１を用いるようにしたので、大板化を容易にし、且つ、製品コストの低廉化を図ることができる。また、電子放出素子１０Ａの製造に係る処理温度の低温化を促進させることができ、設備の低コスト化も図ることができる。ガラス基板１１として結晶化ガラスを用いるようにしてもよい。この場合、処理温度として、一般のガラスと異なり、６００〜８００℃の範囲を使用することができ、材料選定の自由度を広げることができる。
次に、上述した第１の実施の形態に係る電子放出素子１０Ａの３つの変形例について図１６〜図１８を参照しながら説明する。
先ず、第１の変形例に係る電子放出素子１０Ａａは、図１６に示すように、貫通部２０の形状、特に、上面から見た形状が切欠き４４の形状である点で異なる。切欠き４４の形状としては、図１６に示すように、多数の切欠き４４が連続して形成されたくし歯状の切欠き４６が好ましい。この場合、貫通部２０を通じて放出される電子の放出分布のばらつきを低減し、効率よく電子を放出する上で有利となる。特に、切欠き４４の平均幅を、０．１μｍ以上、１０μｍ以下とすることが好ましい。この平均幅は、切欠き４４の中心線を直交するそれぞれ異なる複数の線分の長さの平均を示す。
第２の変形例に係る電子放出素子１０Ａｂは、図１７に示すように、貫通部２０の形状、特に、上面から見た形状がスリット４８である点で異なる。ここで、スリット４８とは、長軸方向（長手方向）の長さが短軸方向（短手方向）の長さの１０倍以上であるものをいう。従って、長軸方向（長手方向）の長さが短軸方向（短手方向）の長さの１０倍未満のものは孔３２（図４参照）の形状として定義することができる。また、スリット４８としては、複数の孔３２が連通してつながったものも含まれる。この場合、スリット４８の平均幅は、０．１μｍ以上、１０μｍ以下とすることが好ましい。貫通部２０を通じて放出される電子の放出分布のばらつきを低減し、効率よく電子を放出する上で有利になるからである。この平均幅は、スリット４８の中心線を直交するそれぞれ異なる複数の線分の長さの平均を示す。
第３の変形例に係る電子放出素子１０Ａｃは、図１８に示すように、エミッタ部１２の上面のうち、貫通部２０と対応する部分、例えば誘電体の粒界の凹部２４にフローティング電極５０が存在している点で異なる。この場合、フローティング電極５０も電子供給源となることから、電子の放出段階（第２段階）において、多数の電子を貫通部２０を通じて外部に放出させることができる。この場合、フローティング電極５０からの電子放出は、フローティング電極５０／誘電体／真空のトリプルジャンクションにおける電界集中によるものが考えられる。
ここで、第１の実施の形態に係る電子放出素子１０Ａの特性、特に、電圧−電荷量特性（電圧−分極量特性）について説明する。
この第１の実施の形態に係る電子放出素子１０Ａは、真空中において、図１９の特性に示すように、基準電圧＝０（Ｖ）を基準とした非対称のヒステリシス曲線を描く。
この特性について説明すると、先ず、エミッタ部１２のうち、電子が放出される部分を電子放出部と定義したとき、基準電圧が印加されるポイントｐ１（初期状態）では、前記電子放出部に電子がほとんど蓄積されていない状態となっている。その後、負電圧を印加すると、前記電子放出部において、エミッタ部１２が分極反転した双極子の正電荷の量が増し、それに伴って、第１段階における上部電極１４から電子放出部へ向けた電子放出が起きて、電子が蓄積されていくこととなる。負電圧のレベルを負方向に大きくしていくと、前記電子放出部への電子の蓄積に伴って、ある負電圧のポイントｐ２において正電荷の量と負電荷の量が平衡な状態となり、負電圧のレベルを負方向に大きくしていくと、さらに電子の蓄積量が増加し、これに伴って、負電荷の量が正電荷の量よりも多い状態となる。ポイントｐ３において電子の蓄積飽和状態となる。ここでの負電荷の量は、蓄積したまま残っている電子の量と、エミッタ部１２が分極反転した双極子の負電荷の量の合計である。
その後、負電圧のレベルを小さくしていき、さらに、基準電圧を超えて正電圧を印加していくと、ポイントｐ４において、第２段階における電子の放出が開始される。この正電圧を正方向に大きくすれば、電子の放出量が増加し、ポイントｐ５では、正電荷の量と負電荷の量が平衡な状態となる。そして、ポイントｐ６では、蓄積されていた電子がほとんど放出され、正電荷の量と負電荷の量の差が初期状態とほぼ同じになる。すなわち、電子の蓄積はほとんどなくなり、エミッタ部１２が分極した双極子の負電荷のみが電子放出部に現れている状態である。
そして、この特性の特徴ある部分は、以下の点である。
（１）正電荷の量と負電荷の量が平衡な状態であるポイントｐ２における負電圧をＶ１、ポイントｐ５における正電圧をＶ２としたとき、
｜Ｖ１｜＜｜Ｖ２｜
である。
（２）より詳しくは、１．５×｜Ｖ１｜＜｜Ｖ２｜である。
（３）ポイントｐ２における正電荷の量と負電荷の量の変化の割合をΔＱ１／ΔＶ１、ポイントｐ５における正電荷の量と負電荷の量の変化の割合をΔＱ２／ΔＶ２としたとき、
（ΔＱ１／ΔＶ１）＞（ΔＱ２／ΔＶ２）
である。
（４）電子が蓄積飽和状態となる電圧をＶ３、電子の放出が開始される電圧をＶ４としたとき、
１≦｜Ｖ４｜／｜Ｖ３｜≦１．５
である。
次に、図１９の特性を電圧−分極量特性の立場で説明する。初期状態において、エミッタ部１２が一方向に分極されて、例えば双極子の負極がエミッタ部１２の上面に向いた状態（図２０Ａ参照）となっている場合を想定して説明する。
先ず、図１９に示すように、基準電圧（例えば０Ｖ）が印加されるポイントｐ１（初期状態）では、図２０Ａに示すように、双極子の負極がエミッタ部１２の上面に向いた状態となっていることから、エミッタ部１２の上面には電子がほとんど蓄積されていない状態となっている。
その後、負電圧を印加し、該負電圧のレベルを負方向に大きくしていくと、負の抗電圧を超えたあたり（図１９のポイントｐ２参照）から分極が反転しはじめ、図１９のポイントｐ３にて全ての分極が反転することになる（図２０Ｂ参照）。この分極反転によって、上記したトリプルジャンクションにおいて電界集中が発生し、第１段階における上部電極１４からエミッタ部１２に向けた電子放出が起こり、例えばエミッタ部１２のうち、上部電極１４の貫通部２０から露出する部分や上部電極１４の周縁部近傍の部分に電子が蓄積される（図２０Ｃ参照）。特に、上部電極１４から、エミッタ部１２のうち、上部電極１４の貫通部２０から露出する部分に向けて電子が放出（内部放出）されることになる。そして、図１９のポイントｐ３において電子の蓄積飽和状態となる。
その後、負電圧のレベルを小さくしていき、さらに、基準電圧を超えて正電圧を印加していくと、ある電圧レベルまでは、エミッタ部１２の上面の帯電状態が維持される（図２１Ａ参照）。正電圧のレベルをさらに大きくいくと、図１９のポイントｐ４の直前において、双極子の負極がエミッタ部１２の上面に向き始める領域が発生し（図２１Ｂ参照）、さらに、レベルを上げて図１９のポイントｐ４以降において、双極子の負極によるクーロン反発力により、電子の放出が開始される（図２１Ｃ参照）。この正電圧を正方向に大きくすれば、電子の放出量が増加し、正の抗電圧を超えたあたり（ポイントｐ５）から分極が再び反転する領域が拡大して、ポイントｐ６では、蓄積されていた電子がほとんど放出され、このときの分極量は初期状態の分極量とほぼ同じになる。
そして、この電子放出素子１０Ａの特性の特徴ある部分は、以下の点となる。
（Ａ）負の抗電圧をｖ１、正の抗電圧をｖ２としたとき、
｜ｖ１｜＜｜ｖ２｜
である。
（Ｂ）より詳しくは、１．５×｜ｖ１｜＜｜ｖ２｜である。
（Ｃ）負の抗電圧ｖ１を印加した際における分極の変化の割合をΔｑ１／Δｖ１、正の抗電圧ｖ２を印加した際における分極の変化の割合をΔｑ２／Δｖ２としたとき、
（Δｑ１／Δｖ１）＞（Δｑ２／Δｖ２）
である。
（Ｄ）電子が蓄積飽和状態となる電圧をｖ３、電子の放出が開始される電圧をｖ４としたとき、
１≦｜ｖ４｜／｜ｖ３｜≦１．５
である。
第１の実施の形態に係る電子放出素子１０Ａは、上述のような特性を有することから、複数の画素に応じて配列された複数の電子放出素子１０Ａを有し、各電子放出素子１０Ａからの電子放出によって蛍光体を発光させる光源や画像表示を行うディスプレイに簡単に適用させることができる。
次に、第１の実施の形態に係る電子放出素子１０Ａを使用した構成されたディスプレイや光源（以下、ディスプレイ等１００と記す）について説明する。また、以下の説明では、ディスプレイの単位素子については「画素」と記し、光源の単位素子については「発光素子」と記す。
このディスプレイ等１００は、図２２に示すように、多数の電子放出素子１０Ａが画素に対応してマトリックス状あるいは千鳥状に配列された本実施の形態に係る電子放出装置（発光表示部）１０２と、該発光表示部１０２を駆動するための駆動回路１０４とを有する。この場合、１画素（発光素子）当たり１つの電子放出素子１０Ａを割り当ててもよいし、１画素（発光素子）当たり複数の電子放出素子１０Ａを割り当てるようにしてもよい。この実施の形態では、説明を簡単にするために、１画素（発光素子）当たり１つの電子放出素子１０Ａを割り当てた場合を想定して説明する。
この駆動回路１０４は、発光表示部１０２に対して行を選択するための複数の行選択線１０６が配線され、同じく発光表示部１０２に対してデータ信号Ｓｄを供給するための複数の信号線１０８が配線されている。
さらに、この駆動回路１０４は、行選択線１０６に選択的に選択信号Ｓｓを供給して、１行単位に電子放出素子１０Ａを順次選択する行選択回路１１０と、信号線１０８にパラレルにデータ信号Ｓｄを出力して、行選択回路１１０にて選択された行（選択行）にそれぞれデータ信号Ｓｄを供給する信号供給回路１１２と、入力される映像信号Ｓｖ及び同期信号Ｓｃに基づいて行選択回路１１０及び信号供給回路１１２を制御する信号制御回路１１４とを有する。
行選択回路１１０及び信号供給回路１１２には電源回路１１６（例えば５０Ｖ及び０Ｖ）が接続され、特に、行選択回路１１０と電源回路１１６間の負極ラインとＧＮＤ（グランド）間にパルス電源１１８が接続されている。パルス電源１１８は、後述する電荷蓄積期間Ｔｄに基準電圧（例えば０Ｖ）、発光期間Ｔｈに電圧（例えば−４００Ｖ）とされたパルス状の電圧波形を出力する。
行選択回路１１０は、電荷蓄積期間Ｔｄに、選択行に対して選択信号Ｓｓを出力し、非選択行に対して非選択信号Ｓｎを出力する。また、行選択回路１１０は、発光期間Ｔｈに電源回路１１６からの電源電圧（例えば５０Ｖ）とパルス電源１１８からの電圧（例えば−４００Ｖ）が加わった一定電圧（例えば−３５０Ｖ）を出力する。
信号供給回路１１２は、パルス生成回路１２０と振幅変調回路１２２とを有する。パルス生成回路１２０は、電荷蓄積期間Ｔｄにおいて、一定のパルス周期で一定の振幅（例えば５０Ｖ）を有するパルス信号Ｓｐを生成、出力し、発光期間Ｔｈにおいて、基準電圧（例えば０Ｖ）を出力する。
振幅変調回路１２２は、電荷蓄積期間Ｔｄにおいて、パルス生成回路１２０からのパルス信号Ｓｐをそれぞれ選択行に関する画素（発光素子）の輝度レベルに応じて振幅変調し、それぞれ選択行に関する画素（発光素子）のデータ信号Ｓｄとして出力し、発光期間Ｔｈにおいて、パルス生成回路１２０からの基準電圧をそのまま出力する。これらのタイミング制御並びに選択された複数の画素（発光素子）の輝度レベルの振幅変調回路１２２への供給は、信号制御回路１１４を通じて行われる。
例えば図２３Ａ〜図２３Ｃにおいて３つの例を示すように、輝度レベルが低い場合は、パルス信号Ｓｐの振幅を低レベルＶｓｌとし（図２３Ａ参照）、輝度レベルが中位の場合は、パルス信号Ｓｐの振幅を中レベルＶｓｍとし（図２３Ｂ参照）、輝度レベルが高い場合は、パルス信号Ｓｐの振幅を高レベルＶｓｈとする（図２３Ｃ参照）。この例では、３つに分けた例を示したが、ディスプレイ等１００に適用する場合には、パルス信号Ｓｐを、画素（発光素子）の輝度レベルに応じて、例えば１２８段階や２５６段階に振幅変調される。
ここで、信号供給回路１１２の変形例について図２４〜２５Ｃを参照しながら説明する。
変形例に係る信号供給回路１１２ａは、図２４に示すように、パルス生成回路１２４とパルス幅変調回路１２６とを有する。パルス生成回路１２４は、電荷蓄積期間Ｔｄにおいて、電子放出素子１０Ａに印加される電圧波形（図２５Ａ〜図２５Ｃにおいて実線で示す）において、立ち上がり部分の波形が連続的にレベルが変化するパルス信号Ｓｐａ（図２５Ａ〜図２５Ｃにおいて破線で示す）を生成、出力し、発光期間Ｔｈにおいて、基準電圧を出力する。そして、パルス幅変調回路１２６は、電荷蓄積期間Ｔｄにおいて、パルス生成回路１２４からのパルス信号Ｓｐａのパルス幅Ｗｐ（図２５Ａ〜図２５Ｃ参照）をそれぞれ選択行に関する画素（発光素子）の輝度レベルに応じて変調し、それぞれ選択行に関する画素（発光素子）のデータ信号Ｓｄとして出力する。発光期間Ｔｈにおいてはパルス生成回路１２４からの基準電圧をそのまま出力する。この場合も、これらのタイミング制御並びに選択された複数の画素（発光素子）の輝度レベルのパルス幅変調回路１２６への供給は、信号制御回路１１４を通じて行われる。
例えば図２５Ａ〜図２５Ｃにおいて３つの例を示すように、輝度レベルが低い場合は、パルス信号Ｓｐａのパルス幅Ｗｐを短くして、実質的な振幅を低レベルＶｓｌとし（図２５Ａ参照）、輝度レベルが中位の場合は、パルス信号Ｓｐａのパルス幅Ｗｐを中位の長さにして、実質的な振幅を中位レベルＶｓｍとし（図２５Ｂ参照）、輝度レベルが高い場合は、パルス信号Ｓｐａのパルス幅Ｗｐを長くして、実質的な振幅を高レベルＶｓｈとする（図２５Ｃ参照）。ここでは、３つの例を示したが、ディスプレイ等１００に適用する場合には、パルス信号Ｓｐａを、画素（発光素子）の輝度レベルに応じて、例えば１２８段階や２５６段階にパルス幅変調される。
ここで、上述した電子の蓄積に係る負電圧のレベルを変化させた場合の特性図の変化を、図２３Ａ〜図２３Ｃに示すパルス信号Ｓｐに対する３つの振幅変調の例と、図２５Ａ〜図２５Ｃに示すパルス信号Ｓｐａに対する３つのパルス幅変調の例との関連でみると、図２３Ａ及び図２５Ａに示す負電圧のレベルＶｓｌでは、図２６Ａに示すように、電子放出素子１０Ａに蓄積される電子の量が少ない。図２３Ｂ及び図２５Ｂに示す負電圧のレベルＶｓｍでは、図２６Ｂに示すように、蓄積される電子の量が中位であり、図２３Ｃ及び図２５Ｃに示す負電圧のレベルＶｓｈでは、図２６Ｃに示すように、蓄積される電子の量が多く、ほぼ飽和状態となっている。
しかし、これら図２６Ａ〜２６Ｃに示すように、電子の放出が開始されるポイントｐ４の電圧レベルはほとんど同じになっている。すなわち、電子を蓄積した後、ポイントｐ４に示す電圧レベルまで印加電圧が変化したとしても、電子の蓄積量にほとんど変化はなく、メモリ効果が発揮されることがわかる。
また、第１の実施の形態に係る電子放出素子１０Ａをディスプレイ等１００の画素（発光素子）として利用する場合は、図２７に示すように、上部電極１４の上方に、例えばガラスやアクリル製の透明板１３０が配置され、該透明板１３０の裏面（上部電極１４と対向する面）に例えば透明電極にて構成されたコレクタ電極１３２が配置され、該コレクタ電極１３２には蛍光体１３４が塗布される。なお、コレクタ電極１３２にはバイアス電圧源１３６（コレクタ電圧Ｖｃ）が抵抗を介して接続される。また、電子放出素子１０Ａは、当然のことながら、真空空間内に配置される。雰囲気中の真空度は、１０2〜１０-6Ｐａが好ましく、より好ましくは１０-3〜１０-5Ｐａである。
このような範囲を選んだ理由は、低真空では、（１）空間内に気体分子が多いため、プラズマを生成し易く、プラズマが多量に発生され過ぎると、その正イオンが多量に上部電極１４に衝突して損傷を進めるおそれや、（２）放出電子がコレクタ電極１３２に到達する前に気体分子に衝突してしまい、コレクタ電圧Ｖｃで十分に加速した電子による蛍光体１３４の励起が十分に行われなくなるおそれがあるからである。
一方、高真空では、電界が集中するポイントから電子を放出し易いものの、構造体の支持、及び真空のシール部が大きくなり、小型化に不利になるという問題があるからである。
図２７の例では、透明板１３０の裏面にコレクタ電極１３２を形成し、該コレクタ電極１３２の表面（上部電極１４と対向する面）に蛍光体１３４を形成するようにしたが、その他、図２８に示すように、透明板１３０の裏面に蛍光体１３４を形成し、該蛍光体１３４を覆うようにコレクタ電極１３２を形成するようにしてもよい。
これは、ＣＲＴ等で用いられる構成であって、コレクタ電極１３２がメタルバックとして機能する。エミッタ部１２から放出された電子はコレクタ電極１３２を貫通して蛍光体１３４に進入し、該蛍光体１３４を励起する。従って、コレクタ電極１３２は電子が貫通できる程度の厚さであり、１００ｎｍ以下が好ましい。電子の運動エネルギーが大きいほど、コレクタ電極１３２の厚みを厚くすることができる。
このような構成とすることで以下の効果を奏することができる。
（ａ）蛍光体１３４が導電性でない場合、蛍光体１３４の帯電（負）を防ぎ、電子の加速電界を維持することができる。
（ｂ）コレクタ電極１３２が蛍光体１３４の発光を反射して、蛍光体１３４の発光を効率よく透明板１３０側（発光面側）に放出することができる。
（ｃ）蛍光体１３４への過度な電子の衝突を防ぐことができ、蛍光体１３４の劣化や蛍光体１３４からのガス発生を防止することができる。
次に、この第１の実施の形態に係る電子放出素子１０Ａについての４つの実験例（第１〜第４の実験例）を示す。
第１の実験例は、電子放出素子１０Ａの電子の放出状態をみたものである。すなわち、図２９Ａに示すように、電子放出素子１０Ａに対して−７０Ｖの電圧を有する書込みパルスＰｗを印加して、電子放出素子１０Ａに電子を蓄積させ、その後、２８０Ｖの電圧を有する点灯パルスＰｈを印加して電子を放出させた。電子の放出状態は、蛍光体１３４の発光を受光素子（フォトダイオード）にて検出して測定した。検出波形を図２９Ｂに示す。なお、書込みパルスＰｗと点灯パルスＰｈのデューティ比は５０％とした。
この第１の実験例から、点灯パルスＰｈの立ち上がり途中から発光が開始され、該点灯パルスＰｈの初期段階で発光が終了していることがわかる。従って、点灯パルスＰｈの期間をより短くしても発光には影響はないものと考えられる。これは、高電圧の印加期間の短縮化につながり、消費電力の低減化を図る上で有利になる。
第２の実験例は、電子放出素子１０Ａの電子の放出量が、図３０に示す書込みパルスＰｗの振幅によってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体１３４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図３１に示す。
図３１において、実線Ａは、点灯パルスＰｈの振幅を２００Ｖとし、書込みパルスＰｗの振幅を−１０Ｖから−８０Ｖに変化させた場合の特性を示し、実線Ｂは、点灯パルスＰｈの振幅を３５０Ｖとし、書込みパルスＰｗの振幅を−１０Ｖから−８０Ｖに変化させた場合の特性を示す。
この図３１に示すように、書込みパルスＰｗを−２０Ｖから−４０Ｖに変化させた場合、発光輝度は、ほとんど直線的に変化していることがわかる。特に、点灯パルスＰｈの振幅が３５０Ｖの場合と２００Ｖの場合とで比較すると、３５０Ｖの場合が書込みパルスＰｗに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、点灯パルスＰｈの振幅設定に対して発光輝度が飽和するまでの範囲において、点灯パルスＰｈの振幅を上げるほど有利になると思われるが、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
第３の実験例は、電子放出素子１０Ａの電子の放出量が、図３０に示す点灯パルスＰｈの振幅によってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体１３４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図３２に示す。
図３２において、実線Ｃは、書込みパルスＰｗの振幅を−４０Ｖとし、点灯パルスＰｈの振幅を５０Ｖから４００Ｖに変化させた場合の特性を示し、実線Ｄは、書込みパルスＰｗの振幅を−７０Ｖとし、点灯パルスＰｈの振幅を５０Ｖから４００Ｖに変化させた場合の特性を示す。
この図３２に示すように、点灯パルスＰｈを１００Ｖから３００Ｖに変化させた場合、発光輝度は、ほとんど直線的に変化していることがわかる。特に、書込みパルスＰｗの振幅が−４０Ｖの場合と−７０Ｖの場合とで比較すると、−７０Ｖの場合が点灯パルスＰｈに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、書込みパルスＰｗの振幅設定に対して発光輝度が飽和するまでの範囲において、書込みパルスＰｗの振幅（この場合、絶対値）を上げるほど有利になると思われるが、この場合も、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
第４の実験例は、電子放出素子１０Ａの電子の放出量が、図２７又は図２８に示すコレクタ電圧Ｖｃのレベルによってどのように変化するかをみたものである。電子の放出量の変化は第１の実験例と同様に、蛍光体１３４の発光を受光素子（フォトダイオード）にて検出して測定した。実験結果を図３３に示す。
図３３において、実線Ｅは、コレクタ電圧Ｖｃのレベルを３ｋＶとし、点灯パルスＰｈの振幅を８０Ｖから５００Ｖに変化させた場合の特性を示し、実線Ｆは、コレクタ電圧Ｖｃのレベルを７ｋＶとし、点灯パルスＰｈの振幅を８０Ｖから５００Ｖに変化させた場合の特性を示す。
この図３３に示すように、コレクタ電圧Ｖｃを７ｋＶとした方が、３ｋＶの場合よりも、点灯パルスＰｈに対する発光輝度変化のダイナミックレンジが広くなっており、画像表示における輝度向上、コントラストの向上を図る上で有利であることがわかる。この傾向は、コレクタ電圧Ｖｃのレベルを上げるほど有利になると思われるが、この場合も、信号伝送系の耐圧や消費電力との関係で、最適な値に設定することが好ましい。
ここで、上述したディスプレイ等１００の１つの駆動方法について図３４及び図３５を参照しながら説明する。図３４は、代表的に１行１列、２行１列及びｎ行１列の画素（発光素子）の動作を示す。なお、ここで使用する電子放出素子１０Ａは、図１９のポイントｐ２における抗電圧ｖ１が例えば−２０Ｖ、ポイントｐ５における抗電圧ｖ２が＋７０Ｖ、ポイントｐ３における電圧ｖ３が−５０Ｖ、ポイントｐ４における電圧ｖ４が＋５０Ｖの特性を有する。
また、図３４に示すように、１枚の画像の表示期間を１フレームとしたとき、該１フレーム内に１つの電荷蓄積期間Ｔｄと１つの発光期間Ｔｈが含まれており、１つの電荷蓄積期間Ｔｄには、ｎ個の選択期間Ｔｓが含まれる。各選択期間Ｔｓはそれぞれ対応する行の選択期間Ｔｓとなるため、対応しないｎ−１個の行については非選択期間Ｔｎとなる。
そして、この駆動方法は、電荷蓄積期間Ｔｄに、全ての電子放出素子１０Ａを走査して、ＯＮ対象（発光対象）の画素（発光素子）に対応した複数の電子放出素子１０Ａにそれぞれ対応する画素（発光素子）の輝度レベルに応じた電圧を印加することにより、ＯＮ対象の画素（発光素子）に対応した複数の電子放出素子１０Ａにそれぞれ対応する画素（発光素子）の輝度レベルに応じた量の電荷（電子）を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１０Ａに一定の電圧を印加して、ＯＮ対象の画素（発光素子）に対応した複数の電子放出素子１０Ａからそれぞれ対応する画素（発光素子）の輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素（発光素子）を発光させるというものである。
具体的に説明すると、図３５にも示すように、先ず、１行目の選択期間Ｔｓにおいては、１行目の行選択線１０６に例えば５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１０６に例えば０Ｖの非選択信号Ｓｎが供給される。１列目の画素（発光素子）のうち、ＯＮ（発光）とすべき画素（発光素子）の信号線１０８に供給されるデータ信号Ｓｄの電圧は、０Ｖ以上、３０Ｖ以下の範囲であって、かつ、それぞれ対応する画素（発光素子）の輝度レベルに応じた電圧となる。輝度レベル最大であれば０Ｖとなる。このデータ信号Ｓｄの輝度レベルに応じた変調は、図２２に示す振幅変調回路１２２や図２４に示すパルス幅変調回路１２６を通じて行われる。
これにより、１行目のＯＮとすべき各画素（発光素子）にそれぞれ対応する電子放出素子１０Ａの上部電極１４と下部電極１６間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。その結果、上述した各電子放出素子１０Ａには、印加された電圧に応じた電子が蓄積されることになる。例えば１行１列目の画素（発光素子）に対応する電子放出素子は、例えば最大輝度レベルであることから、図１９の特性のポイントｐ３の状態となり、エミッタ部１２のうち、上部電極１４の貫通部２０から露出する部分に最大量の電子が蓄積されることになる。
なお、ＯＦＦ（消光）を示す画素（発光素子）に対応する電子放出素子１０Ａに供給されるデータ信号Ｓｄの電圧は、例えば５０Ｖであり、これにより、ＯＦＦ対象の画素（発光素子）に対応する電子放出素子１０Ａには０Ｖが印加され、これは、図１９の特性のポイントｐ１の状態となり、電子の蓄積は行われない。
１行目へのデータ信号Ｓｄの供給が終了した後、２行目の選択期間Ｔｓにおいては、２行目の行選択線１０６に５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１０６に０Ｖの非選択信号Ｓｎが供給される。この場合も、ＯＮ（発光）とすべき画素（発光素子）に対応する電子放出素子１０Ａの上部電極１４と下部電極１６間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。このとき、非選択状態にある例えば１行目の画素（発光素子）に対応する電子放出素子１０Ａの上部電極１４と下部電極１６間には０Ｖ以上、５０Ｖ以下の電圧が印加されるが、この電圧は、図１９の特性のポイント４に達しないレベルの電圧であることから、１行目のうち、ＯＮ（発光）とすべき画素（発光素子）に対応する電子放出素子１０Ａから電子が放出されるということはない。つまり、非選択状態の１行目の画素（発光素子）が、選択状態の２行目の画素（発光素子）に供給されるデータ信号Ｓｄの影響を受けるということがない。
以下同様に、ｎ行目の選択期間Ｔｓにおいては、ｎ行目の行選択線１０６に５０Ｖの選択信号Ｓｓが供給され、その他の行の行選択線１０６に０Ｖの非選択信号Ｓｎが供給される。この場合も、ＯＮ（発光）とすべき画素（発光素子）に対応する電子放出素子１０Ａの上部電極１４と下部電極１６間にはそれぞれ輝度レベルに応じて−５０Ｖ以上、−２０Ｖ以下の電圧が印加される。このとき、非選択状態にある１行〜（ｎ−１）行の各画素（発光素子）に対応する電子放出素子１０Ａの上部電極１４と下部電極１６間には０Ｖ以上、５０Ｖ以下の電圧が印加されるが、これら非選択状態の各画素（発光素子）のうち、ＯＮ（発光）とすべき画素（発光素子）に対応する電子放出素子１０Ａから電子が放出されるということはない。
ｎ行目の選択期間Ｔｓが経過した段階で、発光期間Ｔｈに入る。この発光期間Ｔｈでは、全電子放出素子１０Ａの上部電極１４には、信号供給回路１１２を通じて基準電圧（例えば０Ｖ）が印加され、全電子放出素子１０Ａの下部電極１６には、−３５０Ｖの電圧（パルス電源１１８の−４００Ｖ＋行選択回路１１０の電源電圧５０Ｖ）が印加される。これにより、全電子放出素子１０Ａの上部電極１４と下部電極１６間に高電圧（＋３５０Ｖ）が印加される。全電子放出素子１０Ａは、それぞれ図１９の特性のポイントｐ６の状態となり、図２１Ｃに示すように、エミッタ部１２のうち、前記電子の蓄積されていた部分から、貫通部２０を通じて電子が放出される。もちろん、上部電極１４の外周部近傍からも電子が放出される。
つまり、ＯＮ（発光）とすべき画素（発光素子）に対応する電子放出素子１０Ａから電子が放出され、放出された電子は、これら電子放出素子１０Ａに対応するコレクタ電極１３２に導かれて、対応する蛍光体１３４を励起し、発光する。これによって、透明板１３０の表面から画像が表示されることになる。
以後同様に、フレーム単位に、電荷蓄積期間Ｔｄにおいて、ＯＮ（発光）とすべき画素（発光素子）に対応する電子放出素子１０Ａに電子を蓄積し、発光期間Ｔｈにおいて、蓄積されていた電子を放出して蛍光発光させることで、透明板１３０の表面から動画像あるいは静止画像が表示されることになる。
このように、第１の実施の形態に係る電子放出素子においては、複数の画素（発光素子）に応じて配列された複数の電子放出素子１０Ａを有し、各電子放出素子１０Ａからの電子放出によって画像表示を行うディスプレイ等１００に適用させることが容易になる。
例えば、上述したように、１フレーム内の電荷蓄積期間Ｔｄに、全ての電子放出素子を走査して、ＯＮ対象の画素（発光素子）に対応した複数の電子放出素子１０Ａにそれぞれ対応する画素（発光素子）の輝度レベルに応じた電圧を印加することにより、ＯＮ対象の画素（発光素子）に対応した複数の電子放出素子１０Ａにそれぞれ対応する画素（発光素子）の輝度レベルに応じた量の電荷を蓄積させ、次の発光期間Ｔｈに、全ての電子放出素子１０Ａに一定の電圧を印加して、ＯＮ対象の画素（発光素子）に対応した複数の電子放出素子１０Ａからそれぞれ対応する画素（発光素子）の輝度レベルに応じた量の電子を放出させて、ＯＮ対象の画素（発光素子）を発光させることが可能となる。
また、この第１の実施の形態においては、例えば電子が蓄積飽和状態となる電圧Ｖ３と、電子の放出が開始される電圧Ｖ４との関係が、１≦｜Ｖ４｜／｜Ｖ３｜≦１．５である。
通常、例えば、電子放出素子１０Ａをマトリックス状に配列して、水平走査期間に同期させて１行単位に電子放出素子１０Ａを選択し、選択状態にある電子放出素子１０Ａに対してそれぞれ画素（発光素子）の輝度レベルに応じたデータ信号Ｓｄを供給するとき、非選択状態の画素（発光素子）にも、データ信号Ｓｄが供給されることになる。
非選択状態の電子放出素子１０Ａがデータ信号Ｓｄの影響を受けて例えば電子放出してしまうと、表示画像の画質の劣化やコントラストの低下を招くという問題がある。
しかし、この第１の実施の形態では、上述した特性を有するため、選択状態の電子放出素子１０Ａに供給されるデータ信号Ｓｄの電圧レベルを、基準電圧から電圧Ｖ３までの任意の電圧とし、非選択状態の電子放出素子１０Ａに対して、例えばデータ信号Ｓｄの逆極性の信号が供給されるように設定するという簡単な電圧関係にしても、非選択状態の画素（発光素子）が、選択状態の画素（発光素子）へのデータ信号Ｓｄによって影響を受けることがない。すなわち、各画素（発光素子）の選択期間Ｔｓにおいて蓄積された各画素（発光素子）の電子蓄積量（各電子放出素子１０Ａにおけるエミッタ部１２の帯電量）が、次の発光期間Ｔｈにおいて電子放出が行われるまで維持されることになり、その結果、各画素（発光素子）でのメモリ効果を実現でき、高輝度、高コントラスト化を図ることができる。
一方、このディスプレイ等１００においては、電荷蓄積期間Ｔｄに、全ての電子放出素子１０Ａに必要な電荷を蓄積し、その後の発光期間Ｔｈに、全ての電子放出素子１０Ａに対して電子放出に必要な電圧を印加して、ＯＮ対象の画素（発光素子）に対応した複数の電子放出素子１０Ａから電子を放出させて、ＯＮ対象の画素（発光素子）を発光させるようにしている。
通常、電子放出素子１０Ａで画素（発光素子）を構成した場合、画素（発光素子）を発光させるには、電子放出素子１０Ａに高電圧を印加する必要がある。そのことから、画素（発光素子）への走査時に電荷を蓄積してさらに発光を行わせる場合、１つの画像を表示させる期間（例えば１フレーム）にわたって高電圧を印加する必要があり、消費電力が大きくなるという問題がある。また、各電子放出素子１０Ａを選択し、データ信号Ｓｄを供給する回路も高電圧に対応した回路にする必要がある。
しかし、この例では、全ての電子放出素子１０Ａに電荷を蓄積した後に、全ての電子放出素子１０Ａに電圧を印加して、ＯＮ対象の電子放出素子１０Ａに対応する画素（発光素子）を発光させるというものである。
従って、全ての電子放出素子１０Ａに電子放出のための電圧（放出電圧）を印加する期間Ｔｈは、当然に、１フレームよりも短くなり、しかも、図２９Ａ及び図２９Ｂに示す第１の実験例からもわかるように、放出電圧の印加期間を短くすることができることから、画素（発光素子）への走査時に電荷の蓄積と発光とを行わせる場合と比して消費電力を大幅に低減させることができる。
また、電子放出素子１０Ａに電荷を蓄積する期間Ｔｄと、ＯＮ対象の画素（発光素子）に対応する電子放出素子１０Ａから電子放出させる期間Ｔｈとを分離したため、各電子放出素子１０Ａにそれぞれ輝度レベルに応じた電圧を印加するための回路の低電圧駆動を図ることができる。
また、画像に応じたデータ信号及び電荷蓄積期間Ｔｄの選択信号Ｓｓ／非選択信号Ｓｎは、行又は列毎に駆動する必要があるが、上述した実施の形態にみられるように、駆動電圧は数１０ボルトでよいため、蛍光表示管等で使用される安価な多出力ドライバを使用することができる。一方、発光期間Ｔｈにおいては、電子を十分に放出させる電圧は、前記駆動電圧よりも大きくなる可能性があるが、全てＯＮ対象の画素（発光素子）を一括して駆動すればよいため、多出力の回路部品を必要としない。例えば高耐圧のディスクリート部品で構成した１出力だけの駆動回路があればよいため、コスト的に安価で済む上に、回路規模も小さく済むという利点がある。上記の駆動電圧及び放電電圧は、エミッタ部１２の膜厚を薄くすることで、低電圧化を図ることが可能である。従って、膜厚の設定により、例えば駆動電圧を数ボルトにすることも可能となる。
さらに、本駆動方法によれば、行走査による第１段階と分離して、行走査によらない第２段階の電子放出が全画素（発光素子）一斉に行われることから、解像度、画面サイズによらず発光時間を確保し易く、輝度を大きくすることができる。また、画面に映像を一斉に表示させることから、偽輪郭や画像ぼやけのない動画像が表示可能である。
次に、第２の実施の形態に係る電子放出素子１０Ｂについて図３６を参照しながら説明する。
この第２の実施の形態に係る電子放出素子１０Ｂは、図３６に示すように、上述した第１の実施の形態に係る電子放出素子１０Ａとほぼ同様の構成を有するが、上部電極１４の構成材料が下部電極１６と同じである点と、上部電極１４の厚みｔが１０μｍよりも厚い点と、貫通部２０をエッチング（ウェットエッチング、ドライエッチング）やリフトオフ、レーザ等を使用して人為的に形成している点で特徴を有する。貫通部２０の形状は、上述した第１の実施の形態と同様に、孔３２の形状、切欠き４４の形状、スリット４８の形状を採用することができる。
さらに、上部電極１４における貫通部２０の周部２６の下面２６ａは、貫通部２０の中心に向かうに従って徐々に上方に傾斜している。この形状は、例えばリフトオフを使用することで簡単に形成することができる。
この第２の実施の形態に係る電子放出素子１０Ｂにおいても、上述した第１の実施の形態に係る電子放出素子１０Ａと同様に、高い電界集中を容易に発生させることができ、しかも、電子放出箇所を多くすることができ、電子放出について高出力、高効率を図ることができ、低電圧駆動（低消費電力）も可能となる。この場合も、ガラス基板１１を用いているため、大板化を容易にし、且つ、製品コストの低廉化を図ることができる。
また、図３７に示す第１の変形例に係る電子放出素子１０Ｂａのように、エミッタ部１２の上面のうち、貫通部２０と対応する部分にフローティング電極５０を存在させてもよい。
また、図３８に示す第２の変形例に係る電子放出素子１０Ｂｂのように、上部電極１４として、断面形状がほぼＴ字状とされた電極を形成するようにしてもよい。
また、図３９に示す第３の変形例に係る電子放出素子１０Ｂｃのように、上部電極１４の形状、特に、上部電極１４の貫通部２０の周部２６が浮き上がった形状としてもよい。これは、上部電極１４となる膜材料の中に、焼成工程中においてガス化する材料を含ませておけばよい。これにより、焼成工程において、前記材料がガス化し、その跡として、上部電極１４に多数の貫通部２０が形成されると共に、貫通部２０の周部２６が浮き上がった形状になる。
なお、本発明に係る電子放出素子は、上述の実施の形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
第１の実施の形態に係る電子放出素子を一部省略して示す断面図である。 第１の実施の形態に係る電子放出素子を一部省略して示す拡大断面図である。 第１の実施の形態に係る電子放出素子の要部を拡大して示す断面図である。 上部電極に形成された貫通部の形状の一例を示す平面図である。 図５Ａは上部電極の他の例を示す断面図であり、図５Ｂは要部を拡大して示す断面図である。 図６Ａは上部電極のさらに他の例を示す断面図であり、図６Ｂは要部を拡大して示す断面図である。 第１の電子放出方式での駆動電圧の電圧波形を示す図である。 第１の電子放出方式の第２の出力期間（第２段階）での電子放出の様子を示す説明図である。 第２の電子放出方式での駆動電圧の電圧波形を示す図である。 第２の電子放出方式の第２の出力期間（第２段階）での電子放出の様子を示す説明図である。 上部電極の庇部の断面形状の一例を示す図である。 上部電極の庇部の断面形状の他の例を示す図である。 上部電極の庇部の断面形状のさらに他の例を示す図である。 上部電極と下部電極間に接続された各種コンデンサの接続状態を示す等価回路図である。 上部電極と下部電極間に接続された各種コンデンサの容量計算を説明するための図である。 第１の実施の形態に係る電子放出素子の第１の変形例を一部省略して示す平面図である。 第１の実施の形態に係る電子放出素子の第２の変形例を一部省略して示す平面図である。 第１の実施の形態に係る電子放出素子の第３の変形例を一部省略して示す平面図である。 第１の実施の形態に係る電子放出素子の電圧−電荷量特性（電圧−分極量特性）を示す図である。 図２０Ａは図１９のポイントｐ１での状態を示す説明図であり、図２０Ｂは図１９のポイントｐ２での状態を示す説明図であり、図２０Ｃは図１９のポイントｐ２からポイントｐ３に至るまでの状態を示す説明図である。 図２１Ａは図１９のポイントｐ３からポイントｐ４に至るまでの状態を示す説明図であり、図２１Ｂは図１９のポイントｐ４に至る直前の状態を示す説明図であり、図２１Ｃは図１９のポイントｐ４からポイントｐ６に至るまでの状態を示す説明図である。 第１の実施の形態に係る電子放出素子を使用して構成したディスプレイ等の発光表示部と駆動回路を示すブロック図である。 図２３Ａ〜２３Ｃは、振幅変調回路によるパルス信号の振幅変調を示す波形図である。 変形例に係る信号供給回路を示すブロック図である。 図２５Ａ〜２５Ｃは、パルス幅変調回路によるパルス信号のパルス幅変調を示す波形図である。 図２６Ａは図２３Ａ又は図２５Ａにおける電圧Ｖｓｌが印加されたときのヒステリシス曲線を示す図であり、図２６Ｂは図２３Ｂ又は図２５Ｂにおける電圧Ｖｓｍが印加されたときのヒステリシス曲線を示す図であり、図２６Ｃは図２３Ｃ又は図２５Ｃにおける電圧Ｖｓｈが印加されたときのヒステリシス曲線を示す図である。 上部電極上へのコレクタ電極、蛍光体及び透明板の１つの配置例を示す構成図である。 上部電極上へのコレクタ電極、蛍光体及び透明板の他の配置例を示す構成図である。 図２９Ａは第１の実験例（電子放出素子の電子の放出状態をみた実験）において使用した書込みパルスと点灯パルスの波形を示す図であり、図２９Ｂは第１の実験例において、電子放出素子からの電子放出の状態を受光素子の検出電圧波形で示す図である。 第２〜第４の実験例で使用した書込みパルスと点灯パルスの波形を示す図である。 第２の実験例（電子放出素子の電子の放出量が書込みパルスの振幅によってどのように変化するかをみた実験）の結果を示す特性図である。 第３の実験例（電子放出素子の電子の放出量が点灯パルスの振幅によってどのように変化するかをみた実験）の結果を示す特性図である。 第４の実験例（電子放出素子の電子の放出量がコレクタ電圧のレベルによってどのように変化するかをみた実験）の結果を示す特性図である。 ディスプレイ等の駆動方法の一例を示すタイミングチャートである。 図３４に示す駆動方法での印加電圧関係を示す表図である。 第２の実施の形態に係る電子放出素子を一部省略して示す断面図である。 第２の実施の形態に係る電子放出素子の第１の変形例を一部省略して示す断面図である。 第２の実施の形態に係る電子放出素子の第２の変形例を一部省略して示す断面図である。 第２の実施の形態に係る電子放出素子の第３の変形例を一部省略して示す断面図である。 従来例に係る電子放出素子を一部省略して示す断面図である。
符号の説明
１０Ａ、１０Ａａ〜１０Ａｃ、１０Ｂ、１０Ｂａ〜１０Ｂｃ…電子放出素子
１２…エミッタ部 １４…上部電極
１６…下部電極 ２０…貫通部
２２…凹凸 ２４…凹部
２６…庇部 ２８…ギャップ
３０…凸部 ３２…孔
４４、４６…切欠き ４８…スリット
５０…フローティング電極 １００…ディスプレイ等

Claims (8)

  1. ガラス基板上に形成された第１の電極と、
    前記第１の電極上に形成された誘電体膜からなるエミッタ部と、
    前記エミッタ部上に形成された第２の電極とを有し、
    電子放出のための駆動電圧は、前記第１の電極と前記第２の電極間に印加され、
    少なくとも前記第２の電極は、前記エミッタ部が露出される複数の貫通部を有し、
    前記第２の電極のうち、前記貫通部の周部における前記エミッタ部と対向する面が、前記エミッタ部から離間していることを特徴とする電子放出素子。
  2. 請求項１記載の電子放出素子において、
    前記エミッタ部のうち、少なくとも前記第２の電極が形成される面は、誘電体の粒界による凹凸が形成され、
    前記第２の電極は、前記誘電体の粒界における凹部に対応した部分に前記貫通部が形成されていることを特徴とする電子放出素子。
  3. 請求項１又は２記載の電子放出素子において、
    前記第２の電極は、鱗片状の形状を有する物質を含んだ導電性物質、又は、複数の鱗片状の形状を有する物質の集合体であることを特徴とする電子放出素子。
  4. 請求項１〜３のいずれか１項に記載の電子放出素子において、
    前記第１の電極、前記エミッタ部、前記第２の電極は、前記ガラス基板の軟化点以下の温度で、前記ガラス基板上に直接膜形成されていることを特徴とする電子放出素子。
  5. 請求項１〜３のいずれか１項に記載の電子放出素子において、
    前記エミッタ部は、前記ガラス基板の軟化点以上の温度で形成したシートを、前記ガラス基板に貼り合わせることによって構成されることを特徴とする電子放出素子。
  6. ガラス基板上に形成された複数の電子放出素子を有する電子放出装置であって、
    前記電子放出素子は、
    前記ガラス基板上に形成された第１の電極と、
    前記第１の電極上に形成された誘電体膜からなるエミッタ部と、
    前記エミッタ部上に形成された第２の電極とを有し、
    電子放出のための駆動電圧は、前記第１の電極と前記第２の電極間に印加され、
    少なくとも前記第２の電極は、前記エミッタ部が露出される複数の貫通部を有し、
    前記第２の電極のうち、前記貫通部の周部における前記エミッタ部と対向する面が、前記エミッタ部から離間していることを特徴とする電子放出装置。
  7. 請求項６記載の電子放出装置と、
    ガラス基板のうち、前記電子放出装置におけるエミッタ部が形成された面と対向して配置された透明板と、
    前記透明板のうち、前記エミッタ部と対向する面に、前記電子放出装置における電子放出素子との間で電界を形成するための電極と、
    前記電極に形成された蛍光体とを有し、
    前記電子放出素子から放出される電子を前記蛍光体に衝突させて前記蛍光体を励起し、発光させることを特徴とするディスプレイ。
  8. 請求項６記載の電子放出装置と、
    ガラス基板のうち、前記電子放出装置におけるエミッタ部が形成された面と対向して配置された透明板と、
    前記透明板のうち、前記エミッタ部と対向する面に、前記電子放出装置における電子放出素子との間で電界を形成するための電極と、
    前記電極に形成された蛍光体とを有し、
    前記電子放出素子から放出される電子を前記蛍光体に衝突させて前記蛍光体を励起し、発光させることを特徴とする光源。

JP2004187625A 2003-10-03 2004-06-25 電子放出素子、電子放出装置、ディスプレイ及び光源 Abandoned JP2005183361A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004187625A JP2005183361A (ja) 2003-10-03 2004-06-25 電子放出素子、電子放出装置、ディスプレイ及び光源
US10/951,509 US20050073235A1 (en) 2003-10-03 2004-09-28 Electron emitter, electron emission device, display, and light source
EP04256108A EP1521231A2 (en) 2003-10-03 2004-10-01 Electron emitter, electron emission device, display, and light source

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003345992 2003-10-03
US10/730,754 US7176609B2 (en) 2003-10-03 2003-12-08 High emission low voltage electron emitter
JP2004187625A JP2005183361A (ja) 2003-10-03 2004-06-25 電子放出素子、電子放出装置、ディスプレイ及び光源

Publications (1)

Publication Number Publication Date
JP2005183361A true JP2005183361A (ja) 2005-07-07

Family

ID=34396858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187625A Abandoned JP2005183361A (ja) 2003-10-03 2004-06-25 電子放出素子、電子放出装置、ディスプレイ及び光源

Country Status (3)

Country Link
US (1) US20050073235A1 (ja)
EP (1) EP1521231A2 (ja)
JP (1) JP2005183361A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006236965A (ja) * 2004-07-15 2006-09-07 Ngk Insulators Ltd 電子放出素子
JP2007095409A (ja) * 2005-09-28 2007-04-12 Ngk Insulators Ltd 電子放出素子、及び電子放出素子の製造方法
JPWO2007083842A1 (ja) * 2006-01-20 2009-06-18 日本電気株式会社 光学素子、光集積デバイス、および光情報伝搬システム
US7576479B2 (en) 2006-02-16 2009-08-18 Ngk Insulators, Ltd. Electron emitter
US7727585B2 (en) 2007-02-19 2010-06-01 Ngk Insulators, Ltd. Dielectric device and its manufacturing method
US7727584B2 (en) 2007-02-19 2010-06-01 Ngk Insulators, Ltd. Dielectric device and its manufacturing method
US7842398B2 (en) 2006-03-23 2010-11-30 Ngk Insulators, Ltd. Dielectric device
JP2016081580A (ja) * 2014-10-10 2016-05-16 シャープ株式会社 電子放出装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753561B2 (ja) * 2004-09-30 2011-08-24 日本碍子株式会社 電子放出装置
JP2007242375A (ja) * 2006-03-07 2007-09-20 Ngk Insulators Ltd 電子放出装置及び同電子放出装置の製造方法
JP5188094B2 (ja) * 2007-04-20 2013-04-24 キヤノン株式会社 駆動装置、露光装置及びデバイス製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3126158B2 (ja) * 1991-04-10 2001-01-22 日本放送協会 薄膜冷陰極
US6313815B1 (en) * 1991-06-06 2001-11-06 Canon Kabushiki Kaisha Electron source and production thereof and image-forming apparatus and production thereof
US5453661A (en) * 1994-04-15 1995-09-26 Mcnc Thin film ferroelectric flat panel display devices, and methods for operating and fabricating same
US5508590A (en) * 1994-10-28 1996-04-16 The Regents Of The University Of California Flat panel ferroelectric electron emission display system
US5747926A (en) * 1995-03-10 1998-05-05 Kabushiki Kaisha Toshiba Ferroelectric cold cathode
US5666019A (en) * 1995-09-06 1997-09-09 Advanced Vision Technologies, Inc. High-frequency field-emission device
KR100369066B1 (ko) * 1995-12-29 2003-03-28 삼성에스디아이 주식회사 강유전성에미터를적용한음극구조체및이를적용한전자총과음극선관
US5729094A (en) * 1996-04-15 1998-03-17 Massachusetts Institute Of Technology Energetic-electron emitters
JP2907113B2 (ja) * 1996-05-08 1999-06-21 日本電気株式会社 電子ビーム装置
US5726524A (en) * 1996-05-31 1998-03-10 Minnesota Mining And Manufacturing Company Field emission device having nanostructured emitters
DE19651552A1 (de) * 1996-12-11 1998-06-18 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Kaltkathode für Entladungslampen, Entladungslampe mit dieser Kaltkathode und Betriebsweise für diese Entladungslampe
JP2950274B2 (ja) * 1997-01-28 1999-09-20 日本電気株式会社 電界放出型冷陰極素子の駆動方法及び電界放出型冷陰極電子銃
US5990605A (en) * 1997-03-25 1999-11-23 Pioneer Electronic Corporation Electron emission device and display device using the same
JP3570864B2 (ja) * 1997-08-08 2004-09-29 パイオニア株式会社 電子放出素子及びこれを用いた表示装置
DE69818633T2 (de) * 1997-08-27 2004-07-29 Matsushita Electric Industrial Co., Ltd., Kadoma Elektronen emittierende vorrichtung, feldemissionsanzeigevorrichtung und herstellungsverfahren derselben
JPH11213866A (ja) * 1998-01-22 1999-08-06 Sony Corp 電子放出装置及びその製造方法並びにこれを用いた表示装置
EP0986084A3 (en) * 1998-09-11 2004-01-21 Pioneer Corporation Electron emission device and display apparatus using the same
JP3293571B2 (ja) * 1998-10-28 2002-06-17 日本電気株式会社 電界放出型冷陰極素子及びその駆動方法並びにそれらを用いた画像表示装置
JP3382172B2 (ja) * 1999-02-04 2003-03-04 株式会社日立製作所 横型絶縁ゲートバイポーラトランジスタ
US6198225B1 (en) * 1999-06-07 2001-03-06 Symetrix Corporation Ferroelectric flat panel displays
GB9918885D0 (en) * 1999-08-10 1999-10-13 Pharmacia & Upjohn Spa Pharmaceutical formulations in hydroxypropymethycellulose capsules
US6359383B1 (en) * 1999-08-19 2002-03-19 Industrial Technology Research Institute Field emission display device equipped with nanotube emitters and method for fabricating
US6479924B1 (en) * 2000-08-11 2002-11-12 Samsung Electronics Co., Ltd. Ferroelectric emitter
JP3639808B2 (ja) * 2000-09-01 2005-04-20 キヤノン株式会社 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JP2002169507A (ja) * 2000-11-30 2002-06-14 Fujitsu Ltd プラズマディスプレイパネル及びその駆動方法
EP1265263A4 (en) * 2000-12-22 2006-11-08 Ngk Insulators Ltd ELECTRONIC TRANSMITTING ELEMENT AND USE IN A FIELD EMISSION DISPLAY
JPWO2003073458A1 (ja) * 2002-02-26 2005-06-23 日本碍子株式会社 電子放出素子、電子放出素子の駆動方法、ディスプレイ及びディスプレイの駆動方法
JP3822551B2 (ja) * 2002-09-30 2006-09-20 日本碍子株式会社 発光素子及びそれを具えるフィールドエミッションディスプレイ
JP2004146364A (ja) * 2002-09-30 2004-05-20 Ngk Insulators Ltd 発光素子及びそれを具えるフィールドエミッションディスプレイ
JP2004172087A (ja) * 2002-11-05 2004-06-17 Ngk Insulators Ltd ディスプレイ
US6975074B2 (en) * 2002-11-29 2005-12-13 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
JP3867065B2 (ja) * 2002-11-29 2007-01-10 日本碍子株式会社 電子放出素子及び発光素子
US7129642B2 (en) * 2002-11-29 2006-10-31 Ngk Insulators, Ltd. Electron emitting method of electron emitter
US7187114B2 (en) * 2002-11-29 2007-03-06 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
US20040256995A1 (en) * 2003-03-26 2004-12-23 Ngk Insulators, Ltd. Display and method for driving display
US7017628B2 (en) * 2004-05-25 2006-03-28 California Pacific Lab, Inc. Ecologically friendly funnel

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006236965A (ja) * 2004-07-15 2006-09-07 Ngk Insulators Ltd 電子放出素子
JP2007095409A (ja) * 2005-09-28 2007-04-12 Ngk Insulators Ltd 電子放出素子、及び電子放出素子の製造方法
JPWO2007083842A1 (ja) * 2006-01-20 2009-06-18 日本電気株式会社 光学素子、光集積デバイス、および光情報伝搬システム
US7576479B2 (en) 2006-02-16 2009-08-18 Ngk Insulators, Ltd. Electron emitter
US7842398B2 (en) 2006-03-23 2010-11-30 Ngk Insulators, Ltd. Dielectric device
US7727585B2 (en) 2007-02-19 2010-06-01 Ngk Insulators, Ltd. Dielectric device and its manufacturing method
US7727584B2 (en) 2007-02-19 2010-06-01 Ngk Insulators, Ltd. Dielectric device and its manufacturing method
JP2016081580A (ja) * 2014-10-10 2016-05-16 シャープ株式会社 電子放出装置

Also Published As

Publication number Publication date
EP1521231A2 (en) 2005-04-06
US20050073235A1 (en) 2005-04-07

Similar Documents

Publication Publication Date Title
JP4678832B2 (ja) 光源
JP3867065B2 (ja) 電子放出素子及び発光素子
US7187114B2 (en) Electron emitter comprising emitter section made of dielectric material
JP2005183361A (ja) 電子放出素子、電子放出装置、ディスプレイ及び光源
US7071628B2 (en) Electronic pulse generation device
JP4273026B2 (ja) 表示装置、表示装置の駆動方法、電子放出素子、電子放出素子の駆動方法、電子放出素子の駆動装置、電子放出装置、電子放出装置の駆動方法
US7176609B2 (en) High emission low voltage electron emitter
US7379037B2 (en) Display apparatus, method of driving display apparatus, electron emitter, method of driving electron emitter, apparatus for driving electron emitter, electron emission apparatus, and method of driving electron emission apparatus
US7129642B2 (en) Electron emitting method of electron emitter
US20040256995A1 (en) Display and method for driving display
JP3867078B2 (ja) 電子放出素子
US6897620B1 (en) Electron emitter, drive circuit of electron emitter and method of driving electron emitter
US7336026B2 (en) High efficiency dielectric electron emitter
US7474060B2 (en) Light source
US20050073234A1 (en) Electron emitter
JP3829127B2 (ja) 電子放出素子
JP4304125B2 (ja) 電子放出素子
JP2006185888A (ja) 表示装置
US20050116603A1 (en) Electron emitter
JP4097230B2 (ja) 電子放出素子
JP3829128B2 (ja) 電子放出素子
WO2006070446A1 (ja) 電子放出素子、電子放出装置、ディスプレイ及び光源
JP2006278318A (ja) 光源
EP1510998A2 (en) Electron-emitting device, light source, and image display apparatus
WO2006075405A1 (ja) 電子放出素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060223

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20081127