JP2005181669A

JP2005181669A - 液晶パネル駆動装置

Info

Publication number: JP2005181669A
Application number: JP2003422204A
Authority: JP
Inventors: Takashi Kunimori; 隆志國森; Satoru Hiraga; 悟平賀; Yutaka Nojiri; 豊野尻; Atsushi Kanehira; 敦志金平; Yoritoshi Kariya; 順敏假屋
Original assignee: Tokyo Sanyo Electric Co Ltd; Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Priority date: 2003-12-19
Filing date: 2003-12-19
Publication date: 2005-07-07
Anticipated expiration: 2023-12-19
Also published as: JP4433784B2

Abstract

【課題】液晶パネルをオーバードライブにより高速駆動する際に生じるＥＭＩ（Electro Magnetic Interface）を減少させた液晶パネル駆動装置を提供すること。
【解決手段】フレームメモリＳＤＲＡＭ１〜４とオーバードライブデータ演算手段１３を備えた液晶パネル駆動装置において、前記オーバードライブデータ演算手段１３は、クロック周期毎にフレームメモリに伝送する全データのデータ遷移数を計数して、
（１）前記データ遷移数が過半数以上の場合には全データを反転させてフレームメモリに伝送すると共にトグル制御した制御信号をもフレームメモリに伝送し、
（２）前記データ遷移数が過半数未満の場合には全データをそのままフレームメモリに伝送すると共にトグル制御しない制御信号をもフレームメモリに伝送し、
前記フレームメモリのデータを読み込むときは前記制御信号に基いて元のデータを再生する機能を有するデータ遷移低減回路を備える。
【選択図】図１

Description

この発明は、液晶パネルの駆動装置に関し、特に液晶パネルをオーバードライブにより高速駆動する際に生じるＥＭＩ（Electro Magnetic Interface）を減少させた液晶パネル駆動装置に関する。

まず、従来の液晶パネルの一般的な構成を、一画素部分の模式的な等価回路図である図４を参照して簡単に説明する。個々の液晶画素ＬＰは液晶パネル上のゲートラインＸｎと信号ラインＹｍの交点に設けられており、この液晶画素ＬＰは等価的に液晶容量Ｃ_LCで表わされている。通常液晶容量Ｃ_LCには補助容量Ｃ_Sが並列に接続されている。液晶容量Ｃ_LCの一端は駆動用画素トランジスタＴｒに接続されているとともに、他端は対向電極に接続されて所定の基準電圧Ｖcomが印加されている。

画素トランジスタＴｒは絶縁ゲート電界効果型の薄膜トランジスタＴＦＴからなり、そのドレイン電極Ｄは信号ラインＹｍに接続されて画像信号Ｖsigの供給を受け、また、ソース電極Ｓは液晶容量Ｃ_LCの一端、すなわち画素電極に接続されている。さらに、画素トランジスタＴｒのゲート電極ＧはゲートラインＸｎに接続されて所定のゲート電圧Ｖgateを有するゲートパルスＧ_Pが印加されるようになされている。液晶容量Ｃ_LCとゲート電極Ｇとの間には結合容量Ｃ_GSが形成される。

この画素の選択期間中に電圧ＶgateのゲートパルスＧ_Pがゲート電極Ｇに印加されると、画素トランジスタＴｒはオン状態になる。この時、信号ラインＹmから供給された画像信号Ｖsigが画素トランジスタＴｒを介して液晶画素に書き込まれて、いわゆるサンプリングが行なわれる。次にこの画素が非選択期間になるとゲートパルスＧ_Pの印加が停止されてローレベルゲート電圧が印加され、画素トランジスタＴrはオフ状態となるが、書き込まれた画像信号は液晶容量Ｃ_LCに保持され、この液晶容量Ｃ_LCに保持された電圧が液晶画素に印加され、液晶画素はこの電圧に対応した透過率で光を透過するようになる。なお、以下において、この選択期間から次の選択期間までの間を１フレームという。

しかしながら、液晶は異方性誘電率を有するため、液晶分子の方向によって誘電率が異なる特性がある。つまり、電圧が印加されるに従って液晶分子の方向が変わると誘電率もそれに従って変わり、これによって液晶容量Ｃ_LCの値も変わるようになる。一度選択期間の間にＴＦＴがオンにされて液晶容量Ｃ_LCに電荷が供給された後でＴＦＴがオフ状態となるが、電荷Ｑ、容量Ｃ及び電圧Ｖとの間にはＱ＝ＣＶの関係が成り立つから、液晶容量Ｃ_LCの値が変わると実際に液晶に印加される画素電圧Ｖ_Pもまた変化するようになる。

従って、任意の画素に印加される画像信号Ｖsigが低い階調から高い階調に（または高い階調から低い階調に）変わる場合、図５に示したように、実際に印加される画素電圧Ｖ_Pは、すぐに目標の画素電圧Ｖsigに到達することができず、いくつかのフレームが経過した後にはじめて目標の画素電圧Ｖsigに到達するようになる。同様に、現在のフレームの画素の透過率は以前のフレームの画素の透過率の影響を受けるので、図６に示したように、いくつかのフレームが経過した後に所望の透過率を得ることができることになり、これが液晶表示パネルの表示速度が遅いことの要因の一つとなっている。

このような液晶パネルの表示速度を高速化するために、図７に示すように、通常の印加電圧より高い電圧Ｖodを印加する、いわゆるオーバードライブ駆動を行うことにより、実際に印加される画素電圧Ｖｐが短時間で目標の画素電圧Ｖsigに達するようにして、液晶パネルの透過率も短時間で目的とする透過率に達するようにし（図６参照）、動画表示を良好にする手法が提案されている（特許文献１）。

このようなオーバードライブ駆動手段１０は、例えば、図８に示すように、フレームメモリＳＤＲＡＭ(Synchronous Dynamic Random Access Memory)１〜４、ルックアップテーブル１２を備えたオーバードライブデータ演算手段１３とを有し、このルックアップテーブル１２には、前入力データと現入力データ（目標データ）の全ての組み合わせに基づいて予め実験によって求めたオーバードライブ（階調補正）データが設定されており、オーバードライブデータ演算手段１３はこのルックアップテーブル１２を参照することによりビデオカードから入力された入力データに対して正確にオーバードライブとなるデータを発生させることができるようになされている。なお、このようなオーバードライブデータ演算手段１３として、ルックアップテーブルを使用するもの以外に、デジタル回路により直接オーバードライブとなるデータを発生するようになすことも可能である。

このようなオーバードライブ駆動手段１０は、いずれも大容量のフレームメモリＳＤＲＡＭ１〜４が必要であるために、現在はこのフレームメモリ以外の構成要素はＡＳＩＣ（Application Specific Integrated Circuit）化やＦＰＧＡ（Field Programmable Gate Array）化され、フレームメモリは外付けのＳＤＲＡＭが汎用的に使用されている。

このオーバードライブ駆動手段の動作をより詳細に説明すると、図示しないビデオカードからのＲＧＢ各８ビット計２４ビットの階調信号を高速化処理のために２ドット分ずつ合わせて４８ビットに合成されたＬＶＤＳ（Low Voltage Differential Signal）信号は、４８本の伝送ライン１１を経て、前記のルックアップテーブル１２を有するオーバードライブデータ演算手段１３に入力され、ここで、奇数フレームデータのうちの２４ビット分のＯＤＤデータ（奇数データ）は２４本の伝送ライン１４を経てＳＤＲＡＭ１に、また、２４ビット分のＥＶＥＮデータ（偶数データ）は２４本の伝送ライン１６を経てＳＤＲＡＭ３に、同じく偶数フレームデータのうちの２４ビット分のＯＤＤデータは２４本の伝送ライン１５を経てＳＤＲＡＭ２に、２４ビット分のＥＶＥＮデータは２４本の伝送ライン１７を経てＳＤＲＡＭ４に振り分けられ、それぞれ現在の階調信号と以前の階調信号とからルックアップテーブル１２を参照して前述のようなオーバードライブとなるデータの発生が行われる。このようにして得られたオーバードライブとなるデータは、入力信号と同様に４８ビットのデータに合成されて、４８本の伝送ライン１８を経てＬＶＤＳ信号出力として別途液晶モジュールへ供給されるようになっている。

一方従来、ビデオカードからの出力を液晶モジュール内のインタフェースを介して液晶駆動用データドライバに転送するバスラインには多数本のバスライン、例えばＲＧＢ各８ビット階調の場合には計２４本ないしは２ドット分合わせて４８本のバスラインが使用されており、これらのバスラインは、典型的にはリボンケーブルないしはフレキシブル配線基板によって形成されているので、配線が長いこと及び配線がシールドされていないことと相まって大きなＥＭＩが発生することが知られていた。

そして、このバスラインからのＥＭＩを減少させるための方法として、バスラインのデータの変化量を検出し、データの変化量が過半数を超える場合には全てのデータの極性を反転させてデータの変化量を過半数以下に減らすいわゆるデータ遷移低減（Data Translate Reduction．以下、「ＤＴＲ」という。）回路を使用し、この反転させたデータを転送することが知られていた（特許文献２〜４参照）。

しかしそれと同時にこのＤＴＲ回路は、そもそもバスラインの本数が多くかつその長さが長く、またバスラインがシールドされずに剥き出しの場合でのＥＭＩ対策として用いられており、ライン数は多いがその距離が短いような場合にはＤＴＲ回路を用いたものは見受けられなかった。これは、そもそもこのＤＴＲ回路は距離が短い場合にはＥＭＩの低下に思ったほど寄与せず、またそもそも距離が短い場所においてはＥＭＩ自体がそれほど発生していなかったことによると思われる。
特開２００１−２６５２９８号公報（段落［００１９］〜［００３４］、［００７８］〜［００８６］、図１〜３，図９、図１４）特開２０００−２０７０７７号公報（段落［０００３］〜［０００７］、［００１９］〜［００２３］、図３）特開２００３−００５７２９号公報（特許請求の範囲、段落［００４２］〜［００５６］、図３〜図７）特開２０００−１４８６０５号公報（特許請求の範囲、段落［０００２］〜［００２３］、［００２５］〜［００２７］、図５，図８）

上記のようなオーバードライブ駆動手段１０を用いた液晶パネル駆動装置において、例えば市松模様表示などのデータの反転数が多い画像を表示すると、ＥＭＩによる悪影響が観察されるようになってきた。

そこで本発明者は、上記したオーバードライブ駆動手段１０におけるＥＭＩ悪化の原因を種々検討したところ、ＥＭＩ悪化はオーバードライブデータ演算手段１３と各ＳＤＲＡＭ１〜４を結ぶ伝送ライン１４〜１７の部分から発生していることを見出した。これは近年における伝送ライン数の増加及び動作周波数が非常に高くなってきたこととが相まって、この部分においてもＥＭＩの発生につながったことがわかってきた。

そこで、本発明はフレームメモリを使用した液晶パネルのオーバードライブ駆動手段を含む液晶駆動装置において、フレームメモリに接続されるバスラインからのＥＭＩを低減した液晶駆動装置を提供することを目的とする。

本発明の上記目的は以下の構成により達成することができる。すなわち、本願の請求項１に係る液晶パネル制御装置の発明は、フレームメモリとオーバードライブデータ演算手段を備えた液晶パネル駆動装置において、前記オーバードライブデータ演算手段は、
クロック周期毎にフレームメモリに伝送する全データのデータ遷移数を計数して、
（１）前記データ遷移数が過半数以上の場合には全データを反転させてフレームメモリに伝送すると共にトグル制御した制御信号をもフレームメモリに伝送し、
（２）前記データ遷移数が過半数未満の場合には全データをそのままフレームメモリに伝送すると共にトグル制御しない制御信号をもフレームメモリに伝送し、
前記フレームメモリのデータを読み込むときは前記制御信号に基いて元のデータを再生する機能を有するデータ遷移低減回路を備えていることを特徴とする。

また、本願の請求項２に係る発明は、前記請求項１に記載の液晶パネル駆動装置において、前記フレームメモリは、奇数フレーム用及び偶数フレーム用メモリを備え、更に前記制御信号も対応する前記奇数フレーム用及び偶数フレーム用メモリに記憶されるようになされていることを特徴とするとする。

また、本願の請求項３に係る発明は、前記請求項２に記載の液晶パネル制御装置の発明において、前記奇数フレーム用及び偶数フレーム用メモリは、それぞれが奇数データ用メモリ及び偶数データ用メモリを備え、更に前記制御信号も対応する前記奇数データ用メモリ及び偶数データ用メモリに記憶されるようになされていることを特徴とする。

また、本願の請求項４に係る発明は、前記請求項１〜３のいずれか１項に記載の液晶パネル駆動装置において、前記フレームメモリは、オーバードライブデータ演算手段の外部に設けられているＳＤＲＡＭであることを特徴とする。

更に、本願の請求項５に係る発明は、前記請求項１に記載の液晶パネル駆動装置において、前記オーバードライブデータ演算手段は、ルックアップテーブルを備えていることを特徴とする。

本発明は、上述の構成を備えることにより以下のような優れた効果を奏する。すなわち、本願の請求項１に係る液晶パネル駆動装置によれば、フレームメモリとオーバードライブデータ演算手段とを結ぶ伝送ラインを通るデータの遷移数が減るので、この伝送ラインに起因するＥＭＩが減少すると共に、それに付随して消費電力が低下するという効果も奏するようになる。したがって、高解像度の液晶モジュールに対してＥＭＩを悪化させずにオーバードライブ駆動を行うことができるようになる。

また、本願の請求項２に係る液晶パネル駆動装置によれば、１ドットずつ処理する際に動作周波数は入力された画像データの動作周波数と同じであるけれども、前記フレームメモリが奇数フレーム用及び偶数フレーム用の２つですむので、安価な液晶パネル駆動装置を得ることができる。

また、本願の請求項３に係る液晶パネル駆動装置によれば、処理するフレームデータを２ドットずつ処理してオーバードライブとなるデータを発生させるようにしているので、処理速度が実質的に２倍になったのと同様の効果を奏するので、動作周波数を下げることができるようになり、高解像度の高動作周波数の液晶モジュールに対して安定にオーバードライブ駆動を行うことができるようになる。

また、本願の請求項４に係る液晶パネル駆動装置によれば、高速、大容量かつ安価な市販のＳＤＲＡＭをフレームメモリとして使用し得るので、得られる液晶駆動装置も安価に製造できるようになる。

更に、本願の請求項５に係る液晶パネル駆動装置によれば、デジタル回路により直接オーバードライブとなるデータを発生させるよりもオーバードライブデータ演算手段の構成が簡単となるので、ＡＳＩＣ化ないしはＦＰＧＡ化が容易になる。

以下、図１〜３を参照して本発明を実施するための最良の形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶駆動装置を例示するものであって、本発明をこの液晶駆動装置に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。

なお、図１は、本発明の液晶駆動装置で使用するオーバードライブ駆動手段のブロック図であり、図２はＤＴＲ回路のブロック図であって、図２（ａ）はオーバードライブデータ演算手段からＳＤＲＡＭへ伝送する信号の処理回路のブロック図、図２（ｂ）はＳＤＲＡＭから受信した信号の処理回路のブロック図であり、また、図３はＤＴＲ回路でのデータの反転を説明するためのタイミング図であって、図３（ａ）はＤＴＲ回路を通す前の信号であり、図３（ｂ）はＤＴＲ回路を通した後の信号を示す。

このオーバードライブ駆動手段２０において、図８に示した従来のオーバードライブ駆動手段１０とは、オーバードライブデータ演算手段１３内にＤＴＲ回路２１を組み込んだこと及び各ＳＤＲＡＭ１〜４とオーバードライブデータ演算手段１３との間に制御信号ライン（ＤＥＸＲライン）２２〜２５をそれぞれ設けた点が相違しているが、他の構成は実質的に同一であるので、この同一の構成の部分は図８と同一の符号を付与することとしてその詳細な説明は省略する。

このオーバードライブ駆動手段２０では、図示しないビデオカードからのＲＧＢ各８ビット計２４ビットの階調信号を高速化処理のために２ドット分ずつ合わせて４８ビットに合成されたＬＶＤＳ信号が、伝送ライン１１を経て、前記のルックアップテーブル１２を有するオーバードライブデータ演算手段１３に入力され、ここで、奇数フレームデータのうちの２４ビット分のＯＤＤデータ（奇数データ）は２４本の伝送ライン１４を経てＳＤＲＡＭ１に、また、２４ビット分のＥＶＥＮデータ（偶数データ）は２４本の伝送ライン１６を経てＳＤＲＡＭ３に、同じく偶数フレームデータのうちの２４ビット分のＯＤＤデータは２４本の伝送ライン１５を経てＳＤＲＡＭ２に、２４ビット分のＥＶＥＮデータは２４本の伝送ライン１７を経てＳＤＲＡＭ４に振り分けられ、それぞれ現在のフレームにおける階調信号と以前のフレームにおける階調信号とからルックアップテーブル１２を参照して前述のようなオーバードライブとなるデータの発生を発生させるようになされているが、各データをＳＤＲＡＭ１〜４へ振り分ける前及びＳＤＲＡＭ１〜４に記憶されたデータを読み込む際にＤＴＲ回路２１により信号処理されるようになされていると共に、制御信号ライン２２〜２５を経て各ＳＤＲＡＭ１〜４に制御信号（ＤＥＸＲ信号）も記憶及び読み出しされるようになっている。なお、このオーバードライブデータ演算手段１３は、ＡＳＩＣないしはＦＰＧＡにより製造されている。

このＤＴＲ回路２１では、各データをＳＤＲＡＭ１〜４へ振り分ける前に、図２（ａ）に示したように、次の（１）〜（６）の処理が、クロックパルスに同期して行われる。
（１）データ比較器３１において、４８本のデータラインのそれぞれについて１つ前のデータと比較してデータに変化があったか否かを判断し、データの変化があった場合にはＨレベルを出力し、変化がなかった場合にはＬレベルを出力する。
（２）加算機３２において、データ比較器から出力されたＨレベルの数を求める。
（３）比較器３３において、Ｈレベルの数が４８の過半数である２５以上であるか否かを判断し、２５以上の場合はＨレベルを出力し、それ以外の場合はＬレベルを出力する。
（４）トグル回路３４において、比較器３３からＨレベルデータが入力される毎に出力を反転する。
（５）ＡＮＤ回路３５において、イネイブル信号ＥＬが入力されている場合のみトグル回路３５からの信号をそのまま出力して、ＤＥＸＲ信号を生成する。
（６）ＸＯＲ回路３６において、ＤＥＸＲ信号と入力データ信号の排他的ＯＲをとることにより所定のＤＴＲ信号を得、対応するＳＤＲＡＭ１〜４に伝送して記憶する。

このようにして得られるＤＴＲ信号のタイミングを図３を用いて詳細に説明する。図３（ａ）はＤＴＲ回路を通す前の６クロック分の信号を示し、クロック信号ＣＬＫの立ち下がりに同期して、ＤＡＴＡ０〜ＤＡＴＡ４６のレベルは毎回変化し、ＤＡＴＡ４７のみ第１クロック時に立ち上がり、第５クロック時に立ち下がるデータを示している。この場合、ＤＥＸＲ信号はＬレベルとなっている。そうすると、第１クロック時及び第６クロック時のみ反転した信号の数はＤＥＸＲ信号を含めても４８となり、第２〜第５クロック時には反転した信号の数は４７となる。

そうすると、第１クロックから第６クロックまでの全てにおいて反転した信号の数は２５以上であるから、ＤＴＲ回路を通って得られた信号は、図３（ｂ）に示したように、ＤＥＸＲ信号は第１クロック時から第６クロック時まで毎回反転し、ＤＡＴＡ０〜ＤＡＴＡ４６まではＬレベルとなって変化せず、ＤＡＴＡ４７のみ第２クロック時から第５クロック時まで毎回反転した信号となる。結局、ＤＥＸＲ信号も含めると、第１クロック時及び第６クロック時が反転した信号の数が１で、第２クロックから第５クロックまでは反転した信号の数は２となる。したがって、上述の場合は、ＤＴＲ回路を通すことにより反転する信号の数を大きく減らすことができるので、結果としてＥＭＩの発生を減らすことができるようになる。

また、上記（３）の工程で比較器３３においてＬレベルの出力があった場合は、データの変化があったライン数が２４以下であるので、ＤＥＸＲ信号は変化せず、入力されたデータはそのままＳＤＲＡＭ１〜４に伝送されて記憶される。

フレームメモリに記憶されたデータを読み込む際には、図２（ｂ）に示したように、ＸＯＲ回路４７においてＳＤＲＡＭ１〜４からの信号とＤＥＸＲ信号との排他的ＯＲをとることにより、元の信号を再生することができ、この再生された信号に基いてオーバードライブデータ演算手段１３によってオーバードライブとなるデータを発生させ、液晶モジュールに供給するようになされる。

なお、この具体例においては、前述の従来技術に合わせてＲＧＢ各８ビット計２４ビットの階調信号を高速化処理のために２ドット分ずつ合わせて４８ビットに合成されたＬＶＤＳ信号を処理する例を示したが、本発明はこのような場合のみでなく、例えばＲＧＢ各８ビットの２４ビットからなる１ドットの信号を処理することも、更には２ドットを超えて同時入力させて処理するようになすことも可能である。前者であれば動作周波数は入力データの動作周波数と同じで高くなるけれども必要とするフレームメモリの容量を上述の具体例の場合と比して半減することが可能であるので、より安価に液晶駆動装置を製造することができるようになる。なお１ドットずつ処理する場合には、技術的にはフレームメモリは一つですむが、駆動周波数がより高くなるためにＥＭＩが悪化し、また、安定性が劣るようになるので、二つ用いる方が好ましい。
また、後者であれば、同時処理されるドット数が増えれば増えるほどその分だけ動作周波数を下げることができるようになるために、高解像度の高動作周波数の液晶パネルであっても、ＥＭＩを悪化させることなく、安定にオーバードライブ駆動することができるようになる。

本発明の液晶駆動装置で使用するオーバードライブ駆動手段のブロック図である。ＤＴＲ回路のブロック図であって、図２（ａ）はＡＳＩＣからＳＤＲＡＭへ伝送する信号の処理回路のブロック図、図２（ｂ）はＳＤＲＡＭから受信した信号の処理回路のブロック図である。ＤＴＲ回路でのデータの反転を説明するためのタイミング図であって、図３（ａ）はＤＴＲ回路を通す前の信号であり、図３（ｂ）はＤＴＲ回路を通した後の信号を示す。液晶パネルの一画素部分の模式的な等価回路図である。従来の液晶パネルの一画素に印加される電圧と実際の画素電圧との関係を示す図である。液晶の一画素の目標透過率と実際の透過率との関係を示す図である。オーバードライブ駆動した場合の液晶の一画素に印加される電圧と実際の画素電圧との関係を示す図である。従来のルックアップテーブルを使用したオーバードライブ駆動手段のブロック図である。

符号の説明

１０、２０オーバードライブ駆動手段
１１，１８バスライン
１２ルックアップテーブル
１３オーバードライブデータ演算手段
１４〜１７伝送ライン
２１ＤＴＲ回路
２２，２３ＤＥＸＲライン

Claims

フレームメモリとオーバードライブデータ演算手段を備えた液晶パネル駆動装置において、前記オーバードライブデータ演算手段は、クロック周期毎にフレームメモリに伝送する全データのデータ遷移数を計数して、
（１）前記データ遷移数が過半数以上の場合には全データを反転させてフレームメモリに伝送すると共にトグル制御した制御信号をもフレームメモリに伝送し、
（２）前記データ遷移数が過半数未満の場合には全データをそのままフレームメモリに伝送すると共にトグル制御しない制御信号をもフレームメモリに伝送し、
前記フレームメモリのデータを読み込むときは前記制御信号に基いて元のデータを再生する機能を有するデータ遷移低減回路を備えていることを特徴とする液晶パネル駆動装置。
前記フレームメモリは、奇数フレーム用及び偶数フレーム用メモリを備え、更に前記制御信号も対応する前記奇数フレーム用及び偶数フレーム用メモリに記憶されるようになされていることを特徴とする請求項１に記載の液晶パネル駆動装置。
前記奇数フレーム用及び偶数フレーム用メモリは、それぞれが奇数データ用メモリ及び偶数データ用メモリを備え、更に前記制御信号も対応する前記奇数データ用メモリ及び偶数データ用メモリに記憶されるようになされていることを特徴とする請求項２に記載の液晶パネル駆動装置。
前記フレームメモリは、オーバードライブデータ演算手段の外部に設けられているＳＤＲＡＭであることを特徴とする請求項１〜３のいずれか１項に記載の液晶パネル駆動装置。
前記オーバードライブデータ演算手段は、ルックアップテーブルを備えていることを特徴とする請求項１に記載の液晶パネル駆動装置。