[go: up one dir, main page]

JP2005179089A - エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 - Google Patents

エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 Download PDF

Info

Publication number
JP2005179089A
JP2005179089A JP2003418883A JP2003418883A JP2005179089A JP 2005179089 A JP2005179089 A JP 2005179089A JP 2003418883 A JP2003418883 A JP 2003418883A JP 2003418883 A JP2003418883 A JP 2003418883A JP 2005179089 A JP2005179089 A JP 2005179089A
Authority
JP
Japan
Prior art keywords
layer
substrate
nitride semiconductor
base material
lateral overgrowth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003418883A
Other languages
English (en)
Other versions
JP2005179089A5 (ja
Inventor
Takao Mitsuboshi
貴生 三星
Yuzo Tsuda
有三 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003418883A priority Critical patent/JP2005179089A/ja
Publication of JP2005179089A publication Critical patent/JP2005179089A/ja
Publication of JP2005179089A5 publication Critical patent/JP2005179089A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】 反りまたは歪みが少なく、かつ結晶欠陥の少ないエピタキシャル・ラテラル・オーバーグロース基板を提供する。
【解決手段】 母材基板と、前記母材基板に設けられた島状保護層と、前記母材基板と前記島状保護層の上面および側壁とに接して設けられたGaNP層とを備えたエピタキシャル・ラテラル・オーバーグロース基板とする。
【選択図】 図1

Description

本発明は、エピタキシャル・ラテラル・オーバーグロース(Epitaxial Lateral Overgrowth:ELO)基板およびその製造方法、ならびにそのELO基板を有する窒化物半導体素子に関する。
窒化物半導体を積層させるための基板として、GaNの種結晶を成長させて良質のGaN単結晶を得ることの困難さから、母材基板上に、窒化物半導体が成長しないまたは成長しにくい材料からなる島状保護膜を部分的に(1以上の島状に)形成した後、さらにこの母材基板および島状保護膜に接して窒化物半導体膜を成長させたエピタキシャル・ラテラル・オーバーグロース(Epitaxial Lateral Overgrowth:ELO)基板が注目されている(例えば、特許文献1または2参照。)。
特開2001−176804(第2頁) 特開2003−212695(第2頁)
しかしながら、このようなELO基板では、その母材基板が窒化物半導体以外の材料である場合、母材基板とその上を被覆する窒化物半導体膜との材料の相違により、2層間に熱膨張係数の差が存在することになる。他方、その母材基板が窒化物半導体である場合には、前記熱膨張係数差がほとんど生じないものの、窒化物半導体で反りのない単結晶基板を作製することが困難である。このため、上記特許文献1または2に記載の技術を用いたELO基板には、反りや歪みが発生してしまう。
また、このような従来の技術にかかるELO基板上に窒化物半導体が積層された半導体素子では、ELO基板の歪みまたは反りを受けて、積層された窒化物半導体層にも歪みが生じるため、リソグラフィー加工による露光斑や、窒化物半導体層のクラックが発生する。このため、この種の窒化物半導体素子においては、未だ十分な長期使用性能や、作製歩留まりが得られていない。
本発明は上記課題を解決するものであり、ELO基板における歪みまたは基板表面の反りを低減することを目的とする。
上記課題を解決するために、本発明のエピタキシャル・ラテラル・オーバーグロース基板は、母材基板と、前記母材基板に接して島状に設けられた1以上の島状保護膜と、前記母材基板と前記島状保護膜の上面および側壁とに接して設けられたGaNP層とを有することを特徴とする。
リン原子は窒素原子よりも小さな電気陰性度を有するため、比較的III族原子との原子置換を起こしやすい。上記本発明にかかるELO基板の構成であると、GaNP層においてリン原子とIII族原子との原子置換によるミスフィット転位が生じやすいため、母材基板の反りまたは母材基板とGaNP層との熱膨張差に起因する基板全体の反りや歪みが抑制される。また、このGaNP層は、島状保護膜が形成されていない部分から島状保護膜の側壁へ向かって横方向に成長されることで、貫通転位密度が顕著に減少するので、その結果としてELO基板表面の結晶欠陥が顕著に少なくなる。
また、本発明のELO基板を備えた窒化物半導体素子は、ELO基板上に積層された窒化物半導体層がモーメント性の歪みをほとんど受けることがなく、その窒化物半導体層の格子定数がバルクの値に近づくため、窒化物半導体素子のリソグラフィー加工による露光斑の発生や、積層された窒化物半導体層におけるクラックの発生が抑制される。これにより、窒化物半導体素子の駆動電圧の公差を小さくでき、かつ低閾値化させることができる。
以上から、本発明によると、素子の作製歩留まりが向上するとともに、長期使用性能に優れた窒化物半導体素子が提供できる。
〔実施の形態1:ELO基板〕
本発明にかかるエピタキシャル・ラテラル・オーバーグロース(Epitaxial Lateral Overgrowth:ELO)基板は、図1に示すように、母材基板101と、この母材基板101に接して設けられた1以上の島状保護膜102と、母材基板101および島状保護膜102の上面および側壁に接して設けられたGaNP層103とを有する。
上記母材基板101の素材としては、GaN、サファイア、窒化ケイ素(Si34)、酸化ケイ素(SiO2)、炭化ケイ素(SiC)、ジルコニアジボレート、AlGaN、GaAs、スピネルまたはアルミナ等を用いることができる。また、上記島状保護膜102は、例えばSiO2膜とすることができるが、窒化物半導体の成長を抑制することができる限り、その他の素材を用いることもできる。なお、上記GaNP層103の物性については後述する。
ここで、上記構成のELO基板の作製方法について、GaNを母材基板101の素材とした構成を例として説明する。
まず、化学気相成長(CVD)法により、GaN母材基板101の主面に接してSiO2層(保護膜)を成長させた後、このSiO2層(保護膜)をストライプ状またはドット状にエッチングして、島状保護膜102を形成した。
次に、この島状保護膜102が設けられた母材基板101を、洗浄した後、有機金属気相成長(MOCVD)装置などの、基板加熱機構を備えた反応炉内に有機金属原料を含む原料ガスを供給する公知の結晶成長装置内に設置した。この母材基板を水素雰囲気中で熱処理(約1100℃、約10分間)した後、基板温度を700℃〜1050℃に調熱し、反応炉内に約50μmol/minのトリメチルガリウム(TMG)と、約0.01μmol/min〜2mmol/minのホスフィン(PH3)とを供給して、0.3μm/h以下のゆっくりした成長速度で厚さ(母材基板の主面からの厚さ)0.2μm〜5μmのGaNP層103を成長させた。なお、各原料ガスの供給割合は、101324.72Pa、25℃の条件で換算したものである。
なお、各原料ガスを反応炉内に供給する際には、水素ガスや窒素ガスなどのキャリアガスと共に供給した。ここで、上記GaNP層を成長させる場合のキャリアガスとしては、窒素ガスを0.01%以上50%以下の体積割合(101324.72Pa、25℃で換算した場合における)で含んだ、水素ガスとの混合ガスを用いることが好ましい。この理由としては、混合ガス中の窒素ガスの体積割合が50%を超えた場合に、GaNP層の結晶性の急激な低下が観察されることがあげられる。
ところで、上記GaNP層の成長温度(基板温度)は、上述したように700℃以上1050℃以下とすることが好ましい。この理由としては、成長温度が700℃未満であると、各原料ガスの分解効率に顕著な差が生じてしまうため、GaNP層中のリン原子(P)の原子分率が過剰に高くなり、層の結晶性が低下することや、成長温度が1050℃を超えると、結晶中のリン原子が蒸発しやすくなるため、GaNP層の結晶構造が維持されなくなることなどがあげられる。また、このような結晶性の崩壊は、その成長温度を850℃以上1000℃以下とすると、一層確実に抑制されることを確認している。
ここで、上記GaNP層103が有する物性について以下に詳しく説明する。
<物性1:GaNP層の層厚>
上記GaNP層の層厚(母材基板の主面からの厚み:GaNP層における母材基板に接する面から、母材基板に接する面と反対側の面までの距離)は、0.2μm以上であり、5μm以下であることが好ましく、3μm以下であることがさらに好ましい。この理由としては、本発明にかかるELO基板では、ELO基板としての性能を十分に得られるサイズの島状保護膜を設けており、このような島状保護膜の上面を完全に覆うためには、GaNP層の層厚が少なくとも0.2μm以上必要になることや、この層厚を5μm以上とすると窒化物半導体層の3元混晶化による結晶欠陥の発生量が顕著に増加してしまうことがあげられる。さらに、このような結晶欠陥の発生は、その層厚を3μm以下とすると一層確実に抑制されることを確認している。
<物性2:GaNP層中のリン原子の原子分率>
上記GaNP層は、リン原子を含有した結晶構造とすることにより、たとえその含有量が微量であっても、反りの少ない基板表面が形成される。ただし、このGaNP層に含まれるリン原子の原子分率は、0.05%以上20%以下とすることが好ましい。これは、この層に含有させるリン原子の総量を一定量以上とする必要があるため、原子分率が0.05%未満であると、GaNP層の層厚を5μmよりも厚くしなければならず、窒化物半導体層の3元混晶化による結晶欠陥の発生量が増加してしまうためである。また、含有されるリン原子の原子分率が大きいほどGaNP層の層厚を薄くできるものの、その原子分率を20%以上とすると、3元混晶化による結晶欠陥の発生確率が増加してしまうためでもある。なお、このような結晶欠陥の発生確率の増加は、その原子分率を10%以下とすると一層確実に抑制されることを確認している。
ところで、上記GaNP層におけるリン(P)原子の原子分率(%)とは、100×(P)/(基板反り抑制層の全てのIII族原子+基板反り抑制層の全てのV族原子)、すなわち、100×(P)/(Ga+N+P)として定義される値である。
<物性3:GaNP層におけるストイキオメトリについて>
上記GaNP層の結晶構造を調べるため、オージェ電子分光(AES)装置を用いて各構成原子の組成比(原子分率)を測定した。なお、原子分率を正確に見積もるために、標準試料(GaNとGaP)を用いて装置の感度を校正した。
この結果、上記GaNP層における各構成原子の原子分率は、それらの総和を100%とすると、ガリウム原子の原子分率が47.6%であり、リン原子の原子分率が2.4%であり、窒素原子の原子分率が50%であることが判った。窒化物半導体のIII族元素とV族元素のストイキオメトリが50%になるようにリン原子の配分を考えると、このAES測定結果は、III族サイトにリン原子が添加されているとするとうまく説明が成り立つ。このようにして、本発明者らは、このGaNP層においてリン原子が窒化物半導体のIII族サイトに含まれていると判断した。
なお、上述のように、本発明ではアンモニアとホスフィンとを混合して反応炉内に供給し、かつ0.3μm/h以下のゆっくりした成長速度でGaNP層を形成している。このような成長方法であると、P35やPNなどの安定性の高い化合物が生じやすくなり、III−V族系窒化物半導体層の形成時にリン原子と窒素原子とが安定した結合状態をとりやすくなるため、このような結晶構造を有するGaNP層を形成できると考えられる。
以上より、これらの物性を有するGaNP層を備えた本発明にかかるELO基板であると、基板表面の反りが少なく、かつ結晶欠陥の少ないELO基板が提供できる。また、このGaNP層は、島状保護膜が形成されていない部分から成長し始め、島状保護膜の側壁へ向かって横方向に成長することで、貫通転位密度が顕著に減少するため、結晶欠陥が顕著に少なくなる。
したがって、このようなELO基板上に窒化物半導体層を積層させた成長ウエハでは、積層された窒化物半導体層がモーメント性の歪みをほとんど受けることがなく、また、積層した窒化物半導体層の結晶性が高く保たれることになる。すなわち、積層された窒化物半導体層の格子歪みが緩和されてその格子定数がバルクの値に近づくため、窒化物半導体素子における露光斑の発生やクラックの発生を顕著に抑制される。
なお、このような窒化物半導体素子としては、例えば、半導体レーザ素子または発光ダイオード素子などの発光素子や、トランジスタ素子などがあげられる。
〔実施の形態2:窒化物半導体素子〕
本発明にかかる窒化物半導体素子のうち、上記ELO基板を備えた窒化物半導体発光素子を例として以下にその内容を説明する。
図2に示すように、本発明の窒化物半導体発光素子は、母材基板201と、この母材基板201に接して設けられた島状保護膜202と、母材基板201と島状保護膜202の上面および側壁とに接して設けられたGaNP層203とを有する上記実施の形態1と同様のELO基板と、このGaNP層203上に接して設けられたn型GaN層204と、このn型GaN層204上に接して設けられたn型Al0.15Ga0.85N層205(光閉じ込め層)と、このn型Al0.15Ga0.85N層205上に接して設けられたGaN光ガイド層206と、このGaN光ガイド層206上に接して設けられた発光層207と、この発光層207上に接して設けられたAlGaN層208と、このAlGaN層208上に接して設けられたp型GaN光ガイド層209と、このp型GaN光ガイド層209上に接して設けられたp型Al0.15Ga0.85N層210(光閉じ込め層)と、このp型Al0.15Ga0.85N層210上に接して設けられたp型GaNコンタクト層211と、このp型GaNコンタクト層211上に接して設けられた絶縁膜212と、p型電極213aと、n型電極213bとを備える。
上記構成の窒化物半導体発光素子を以下のようにして作製した。
まず、上記実施の形態1にかかるELO基板を上記結晶成長装置内に設置した。その後、基板温度を1000℃〜1100℃に調温し、約50μmol/minのトリメチルガリウム(TMG)と約10nmol/minのモノシラン(SiH4)ガスとを反応炉内に供給して、ELO基板上に厚さ約4μmのn型GaN層204を成長させた。次に、10μmol/minのトリメチルアルミニウム(TMA)を反応炉内へさらに供給し、n型GaN層204上に、厚さ0.5μmのn型Al0.15Ga0.85N層205を成長させた。
その後、反応炉内へのTMAの供給を停止し、n型Al0.15Ga0.85N層205上に、厚さ約0.1μmのGaN光ガイド層206を成長させた。その後、反応炉内へのSiH4およびTMGの供給を停止し、基板の温度を約850℃〜約700℃に調温した。
基板温度が安定した後、GaN光ガイド層206上に発光層207(その詳細は後述する)を成長させた。
次に、10μmol/minのTMGと5μmol/minのTMAとCp2Mgとを反応炉内に供給し、発光層207上に、厚さ約30nmのAlGaN層208を成長させた。その後、反応炉内へのTMG、TMAおよびCp2Mgの供給を停止し、基板温度を1050℃に調温した。調温後、50μmol/minのTMGおよびCp2Mgを反応炉内に供給し、AlGaN層208上に、厚さ0.1μmのp型GaN光ガイド層209を成長させた。
その後、反応炉内へ10μmol/minのTMAをさらに供給し、p型GaN光ガイド層209上に、厚さ0.1μmのp型Al0.15Ga0.85N層210を成長させた。その後、反応炉内へのTMAの供給を停止し、p型Al0.15Ga0.85N層210上に、厚さ約0.5μmのp型GaNコンタクト層211を成長させた。
反応炉内へのTMGとCp2Mgの供給および基板の加熱を停止し、基板温度が室温になった基板を結晶成長装置内から取りだした後、p型GaNコンタクト層211上に絶縁膜212を形成し、さらにこの絶縁膜212およびp型GaNコンタクト層211上にp型電極213aを、窒化物半導体層が積層されていない母材基板201の面上(裏面側)にn型電極213bを直接、蒸着法により形成し、窒化物半導体発光素子の成長ウエハを完成させた。
ところで、上記発光層207は、障壁層と井戸層とを備えた量子井戸構造とすることができる。また、この井戸層の層数は2〜10層とすることができるが、その層数を2層〜5層とすると、発光効率に特に優れた素子が得られることを確認している。
上記障壁層は厚さ約5nmのIn0.05Ga0.95N層であり、10μmol/minのTMGおよび10μmol/minのトリメチルインジウム(TMI)を反応炉内へ供給することにより成長させる。また、上記井戸層は厚さ約3nmのIn0.2Ga0.8N層であり、10μmol/minのTMGおよび50μmol/minのTMIを反応炉内へ供給することにより成長させる。なお、障壁層または井戸層の成長時には、10nmol/minのSiH4を同時に反応炉内へ供給することもできる。また、発光層の成長を中断させる場合には、障壁層または井戸層を成長させた後にTMGおよびTMIの供給を停止しつつ、キャリアガスおよびNH3ガスを供給し続けることにより、1秒〜60分間その成長を中断させることができる。
また、発光層の成長温度は素子の発光波長を決定するパラメータの一つであり、成長温度が低温であるほど発光波長が長くなる傾向を示す。なお、上記成長温度(約850℃〜約700℃)であると、紫〜緑色帯域の発光波長が得られるが、その成長温度(基板温度)をさらに低く設定すれば、緑色帯域よりも長波長側の発光波長を得ることもできる。
ここで、上記構成の窒化物半導体発光素子は半導体レーザ素子として機能させることができるが、発光ダイオード素子として機能させる場合には、上記n型Al0.15Ga0.85N層205(光閉じ込め層)、上記GaN光ガイド層206、上記p型GaN光ガイド層209および上記p型Al0.15Ga0.85N層210(光閉じ込め層)は不要であり、n型GaN層204上に接して発光層207を設け、AlGaN層208上に接してp型GaNコンタクト層211を設けた構成とする。また、半導体レーザ素子では劈開により端面を形成させる必要があるが、発光ダイオード素子では端面を形成させずに、p型電極側またはn型電極側から光を透過させて使用することができる。
また、本発明にかかる窒化物半導体素子は、例えば図3に示すように、母材基板301と、この母材基板301に接して設けられた島状保護膜302と、母材基板301と島状保護膜302の上面および側壁とに接して設けられたGaNP層303とを有する上記実施の形態1と同様のELO基板と、このGaNP層303上に接して設けられたi型(真性)GaN層304(層厚:3μm)と、このi型GaN層304上に接して設けられたn型Al0.25Ga0.75N層305(層厚:50nm)と、このn型Al0.25Ga0.75N層305上に接して設けられたインジウム原子の原子分率が5%であり、リン原子の原子分率が3%であるn型InGaNPコンタクト層306と、このn型InGaNPコンタクト層306上に接して設けられたTi(厚さ:15nm)/Al(厚さ:30nm)/Au(厚さ:100nm)からなるソース307と、PdSi(厚さ:15nm)/Au(厚さ:100nm)からなるゲート308と、Ti(厚さ:15nm)/Al(厚さ:30nm)/Au(厚さ:100nm)からなるドレイン309とを備えた構成とすることにより、トランジスタ素子として機能させることもできる。
以上より、本発明にかかるELO基板を備えた窒化物半導体素子は、ELO基板上に積層された窒化物半導体がモーメント性の歪みをほとんど受けず、各層の格子定数がバルクの格子定数に近づくために、リソグラフィー加工による露光斑の発生や、積層された窒化物半導体層におけるクラックの発生が防止される。したがって、本発明によると、作製歩留まりが向上するとともに、動作閾値が低く、かつその公差が小さく、しかも長期使用性能に優れた窒化物半導体素子が実現する。
〔その他の事項〕
(1)本発明にかかる窒化物半導体発光素子においては、上記AlGaN層208は必須ではないが、上記発光層207を構成するInGaN層の昇華を防止して、その結晶性の低下を抑制できるため、発光層上に接して設けることが好ましい。
(2)本発明にかかる窒化物半導体とは、一般式InxGayAlzN(x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される窒化物系化合物を意味するものであり、さらにリン原子(P)またはヒ素原子(As)が含有した化合物とすることもできる。
以上説明したように、本発明のELO基板であると、結晶欠陥が少なく、かつ基板の反りまたは歪みがほとんどない。また、このELO基板を備えた本発明にかかる窒化物半導体素子であると、リソグラフィー加工による露光斑の発生や、積層された窒化物半導体層におけるクラックの発生がほとんどない。このような本発明にかかるELO基板または窒化物半導体素子は、半導体レーザ素子、発光ダイオード素子、トランジスタ素子等にも利用できるので、その産業上の利用可能性は大きい。
図1は、本発明にかかるELO基板の一例を示す矢状断面図である。 図2は、本発明にかかるELO基板を備えた窒化物半導体発光素子の一例を示す矢状断面図である。 図3は、本発明にかかるELO基板を備えた窒化物半導体トランジスタ素子の一例を示す矢状断面図である。
符号の説明
101、201、301 母材基板
102、202、302 島状保護膜
103、203、303 GaNP層
204 n型GaN層
205 n型Al0.15Ga0.85N層
206 GaN層
207 発光層
208 AlGaN層
209 p型GaN層
210 p型Al0.15Ga0.85N層
211 p型GaNコンタクト層
212 絶縁膜
213a p型電極
213b n型電極
304 i型GaN層
305 n型Al0.25Ga0.75N層
306 n型InGaNPコンタクト層
307 ソース
308 ゲート
309 ドレイン

Claims (6)

  1. 母材基板と、
    前記母材基板に接して島状に設けられた1以上の島状保護膜と、
    前記母材基板と前記島状保護膜の上面および側壁とに接して設けられたGaNP層と
    を有することを特徴とするエピタキシャル・ラテラル・オーバーグロース基板。
  2. 前記GaNP層が、リン原子を0.05%以上20%以下の原子分率で含む
    ことを特徴とする請求項1記載のエピタキシャル・ラテラル・オーバーグロース基板。
  3. 前記GaNP層に含まれているリン原子が、この窒化物半導体結晶構造のIII族サイトに添加されている
    ことを特徴とする請求項1記載のエピタキシャル・ラテラル・オーバーグロース基板。
  4. 前記GaNP層の前記母材基板に接する面から、前記GaNP層の前記母材基板に接する面と反対側の面までの距離が、0.2μm以上5μm以下である
    ことを特徴とする請求項1記載のエピタキシャル・ラテラル・オーバーグロース基板。
  5. 請求項1記載のエピタキシャル・ラテラル・オーバーグロース基板と、
    前記エピタキシャル・ラテラル・オーバーグロース基板上に設けられた窒化物半導体層と
    を有することを特徴とする窒化物半導体素子。
  6. 母材基板上に保護膜を形成する工程と、
    前記保護膜の一部を除去して1以上の島状保護膜となし、かつ前記母材基板を部分的に露出させる工程と、
    前記島状保護膜の上面および側壁と前記露出させた母材基板とに接してGaNP層を形成させる工程と
    を有することを特徴とするエピタキシャル・ラテラル・オーバーグロース基板の製造方法。

JP2003418883A 2003-12-17 2003-12-17 エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 Pending JP2005179089A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003418883A JP2005179089A (ja) 2003-12-17 2003-12-17 エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003418883A JP2005179089A (ja) 2003-12-17 2003-12-17 エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子

Publications (2)

Publication Number Publication Date
JP2005179089A true JP2005179089A (ja) 2005-07-07
JP2005179089A5 JP2005179089A5 (ja) 2006-03-23

Family

ID=34780945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003418883A Pending JP2005179089A (ja) 2003-12-17 2003-12-17 エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子

Country Status (1)

Country Link
JP (1) JP2005179089A (ja)

Similar Documents

Publication Publication Date Title
JP5705399B2 (ja) 転位密度の低いiii族窒化物材料及び当該材料に関連する方法
US8541292B2 (en) Group III nitride semiconductor epitaxial substrate and method for manufacturing the same
US8882910B2 (en) AlGaN substrate and production method thereof
US8174042B2 (en) Method of growing semiconductor heterostructures based on gallium nitride
KR101151167B1 (ko) Ⅲ족 질화물 화합물 반도체 소자 및 그의 제조 방법, ⅲ족 질화물 화합물 반도체 발광 소자 및 그의 제조 방법, 및 램프
CN102024887B (zh) 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法
JPH11145516A (ja) 窒化ガリウム系化合物半導体の製造方法
US9202873B2 (en) Semiconductor wafer for semiconductor device having a multilayer
US20110003420A1 (en) Fabrication method of gallium nitride-based compound semiconductor
JP2008263023A (ja) Iii−v族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法
US8465997B2 (en) Manufacturing method of group III nitride semiconductor
US9899213B2 (en) Group III nitride semiconductor, and method for producing same
JP5073624B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
US9899564B2 (en) Group III nitride semiconductor and method for producing same
JP2010056555A (ja) 半導体構造物及びそれを製造する方法
JP2007335484A (ja) 窒化物半導体ウェハ
KR100935974B1 (ko) 질화물 반도체 발광소자의 제조 방법
JP3946976B2 (ja) 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法
JP4726408B2 (ja) Iii−v族系窒化物半導体素子およびその製造方法
JP5073623B2 (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2005179089A (ja) エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子
KR100956200B1 (ko) 질화물 반도체 발광소자의 제조 방법
KR20090030651A (ko) 질화갈륨계 발광소자
JP2005020025A (ja) 窒化ガリウム系化合物半導体及び半導体基板
JP2001267257A (ja) 窒化物半導体の製造方法および半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111