JP2005179089A - エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 - Google Patents
エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 Download PDFInfo
- Publication number
- JP2005179089A JP2005179089A JP2003418883A JP2003418883A JP2005179089A JP 2005179089 A JP2005179089 A JP 2005179089A JP 2003418883 A JP2003418883 A JP 2003418883A JP 2003418883 A JP2003418883 A JP 2003418883A JP 2005179089 A JP2005179089 A JP 2005179089A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- nitride semiconductor
- base material
- lateral overgrowth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
【解決手段】 母材基板と、前記母材基板に設けられた島状保護層と、前記母材基板と前記島状保護層の上面および側壁とに接して設けられたGaNP層とを備えたエピタキシャル・ラテラル・オーバーグロース基板とする。
【選択図】 図1
Description
以上から、本発明によると、素子の作製歩留まりが向上するとともに、長期使用性能に優れた窒化物半導体素子が提供できる。
本発明にかかるエピタキシャル・ラテラル・オーバーグロース(Epitaxial Lateral Overgrowth:ELO)基板は、図1に示すように、母材基板101と、この母材基板101に接して設けられた1以上の島状保護膜102と、母材基板101および島状保護膜102の上面および側壁に接して設けられたGaNP層103とを有する。
まず、化学気相成長(CVD)法により、GaN母材基板101の主面に接してSiO2層(保護膜)を成長させた後、このSiO2層(保護膜)をストライプ状またはドット状にエッチングして、島状保護膜102を形成した。
次に、この島状保護膜102が設けられた母材基板101を、洗浄した後、有機金属気相成長(MOCVD)装置などの、基板加熱機構を備えた反応炉内に有機金属原料を含む原料ガスを供給する公知の結晶成長装置内に設置した。この母材基板を水素雰囲気中で熱処理(約1100℃、約10分間)した後、基板温度を700℃〜1050℃に調熱し、反応炉内に約50μmol/minのトリメチルガリウム(TMG)と、約0.01μmol/min〜2mmol/minのホスフィン(PH3)とを供給して、0.3μm/h以下のゆっくりした成長速度で厚さ(母材基板の主面からの厚さ)0.2μm〜5μmのGaNP層103を成長させた。なお、各原料ガスの供給割合は、101324.72Pa、25℃の条件で換算したものである。
上記GaNP層の層厚(母材基板の主面からの厚み:GaNP層における母材基板に接する面から、母材基板に接する面と反対側の面までの距離)は、0.2μm以上であり、5μm以下であることが好ましく、3μm以下であることがさらに好ましい。この理由としては、本発明にかかるELO基板では、ELO基板としての性能を十分に得られるサイズの島状保護膜を設けており、このような島状保護膜の上面を完全に覆うためには、GaNP層の層厚が少なくとも0.2μm以上必要になることや、この層厚を5μm以上とすると窒化物半導体層の3元混晶化による結晶欠陥の発生量が顕著に増加してしまうことがあげられる。さらに、このような結晶欠陥の発生は、その層厚を3μm以下とすると一層確実に抑制されることを確認している。
上記GaNP層は、リン原子を含有した結晶構造とすることにより、たとえその含有量が微量であっても、反りの少ない基板表面が形成される。ただし、このGaNP層に含まれるリン原子の原子分率は、0.05%以上20%以下とすることが好ましい。これは、この層に含有させるリン原子の総量を一定量以上とする必要があるため、原子分率が0.05%未満であると、GaNP層の層厚を5μmよりも厚くしなければならず、窒化物半導体層の3元混晶化による結晶欠陥の発生量が増加してしまうためである。また、含有されるリン原子の原子分率が大きいほどGaNP層の層厚を薄くできるものの、その原子分率を20%以上とすると、3元混晶化による結晶欠陥の発生確率が増加してしまうためでもある。なお、このような結晶欠陥の発生確率の増加は、その原子分率を10%以下とすると一層確実に抑制されることを確認している。
ところで、上記GaNP層におけるリン(P)原子の原子分率(%)とは、100×(P)/(基板反り抑制層の全てのIII族原子+基板反り抑制層の全てのV族原子)、すなわち、100×(P)/(Ga+N+P)として定義される値である。
上記GaNP層の結晶構造を調べるため、オージェ電子分光(AES)装置を用いて各構成原子の組成比(原子分率)を測定した。なお、原子分率を正確に見積もるために、標準試料(GaNとGaP)を用いて装置の感度を校正した。
この結果、上記GaNP層における各構成原子の原子分率は、それらの総和を100%とすると、ガリウム原子の原子分率が47.6%であり、リン原子の原子分率が2.4%であり、窒素原子の原子分率が50%であることが判った。窒化物半導体のIII族元素とV族元素のストイキオメトリが50%になるようにリン原子の配分を考えると、このAES測定結果は、III族サイトにリン原子が添加されているとするとうまく説明が成り立つ。このようにして、本発明者らは、このGaNP層においてリン原子が窒化物半導体のIII族サイトに含まれていると判断した。
なお、上述のように、本発明ではアンモニアとホスフィンとを混合して反応炉内に供給し、かつ0.3μm/h以下のゆっくりした成長速度でGaNP層を形成している。このような成長方法であると、P3N5やPNなどの安定性の高い化合物が生じやすくなり、III−V族系窒化物半導体層の形成時にリン原子と窒素原子とが安定した結合状態をとりやすくなるため、このような結晶構造を有するGaNP層を形成できると考えられる。
したがって、このようなELO基板上に窒化物半導体層を積層させた成長ウエハでは、積層された窒化物半導体層がモーメント性の歪みをほとんど受けることがなく、また、積層した窒化物半導体層の結晶性が高く保たれることになる。すなわち、積層された窒化物半導体層の格子歪みが緩和されてその格子定数がバルクの値に近づくため、窒化物半導体素子における露光斑の発生やクラックの発生を顕著に抑制される。
なお、このような窒化物半導体素子としては、例えば、半導体レーザ素子または発光ダイオード素子などの発光素子や、トランジスタ素子などがあげられる。
本発明にかかる窒化物半導体素子のうち、上記ELO基板を備えた窒化物半導体発光素子を例として以下にその内容を説明する。
図2に示すように、本発明の窒化物半導体発光素子は、母材基板201と、この母材基板201に接して設けられた島状保護膜202と、母材基板201と島状保護膜202の上面および側壁とに接して設けられたGaNP層203とを有する上記実施の形態1と同様のELO基板と、このGaNP層203上に接して設けられたn型GaN層204と、このn型GaN層204上に接して設けられたn型Al0.15Ga0.85N層205(光閉じ込め層)と、このn型Al0.15Ga0.85N層205上に接して設けられたGaN光ガイド層206と、このGaN光ガイド層206上に接して設けられた発光層207と、この発光層207上に接して設けられたAlGaN層208と、このAlGaN層208上に接して設けられたp型GaN光ガイド層209と、このp型GaN光ガイド層209上に接して設けられたp型Al0.15Ga0.85N層210(光閉じ込め層)と、このp型Al0.15Ga0.85N層210上に接して設けられたp型GaNコンタクト層211と、このp型GaNコンタクト層211上に接して設けられた絶縁膜212と、p型電極213aと、n型電極213bとを備える。
まず、上記実施の形態1にかかるELO基板を上記結晶成長装置内に設置した。その後、基板温度を1000℃〜1100℃に調温し、約50μmol/minのトリメチルガリウム(TMG)と約10nmol/minのモノシラン(SiH4)ガスとを反応炉内に供給して、ELO基板上に厚さ約4μmのn型GaN層204を成長させた。次に、10μmol/minのトリメチルアルミニウム(TMA)を反応炉内へさらに供給し、n型GaN層204上に、厚さ0.5μmのn型Al0.15Ga0.85N層205を成長させた。
その後、反応炉内へのTMAの供給を停止し、n型Al0.15Ga0.85N層205上に、厚さ約0.1μmのGaN光ガイド層206を成長させた。その後、反応炉内へのSiH4およびTMGの供給を停止し、基板の温度を約850℃〜約700℃に調温した。
基板温度が安定した後、GaN光ガイド層206上に発光層207(その詳細は後述する)を成長させた。
次に、10μmol/minのTMGと5μmol/minのTMAとCp2Mgとを反応炉内に供給し、発光層207上に、厚さ約30nmのAlGaN層208を成長させた。その後、反応炉内へのTMG、TMAおよびCp2Mgの供給を停止し、基板温度を1050℃に調温した。調温後、50μmol/minのTMGおよびCp2Mgを反応炉内に供給し、AlGaN層208上に、厚さ0.1μmのp型GaN光ガイド層209を成長させた。
その後、反応炉内へ10μmol/minのTMAをさらに供給し、p型GaN光ガイド層209上に、厚さ0.1μmのp型Al0.15Ga0.85N層210を成長させた。その後、反応炉内へのTMAの供給を停止し、p型Al0.15Ga0.85N層210上に、厚さ約0.5μmのp型GaNコンタクト層211を成長させた。
反応炉内へのTMGとCp2Mgの供給および基板の加熱を停止し、基板温度が室温になった基板を結晶成長装置内から取りだした後、p型GaNコンタクト層211上に絶縁膜212を形成し、さらにこの絶縁膜212およびp型GaNコンタクト層211上にp型電極213aを、窒化物半導体層が積層されていない母材基板201の面上(裏面側)にn型電極213bを直接、蒸着法により形成し、窒化物半導体発光素子の成長ウエハを完成させた。
また、発光層の成長温度は素子の発光波長を決定するパラメータの一つであり、成長温度が低温であるほど発光波長が長くなる傾向を示す。なお、上記成長温度(約850℃〜約700℃)であると、紫〜緑色帯域の発光波長が得られるが、その成長温度(基板温度)をさらに低く設定すれば、緑色帯域よりも長波長側の発光波長を得ることもできる。
(1)本発明にかかる窒化物半導体発光素子においては、上記AlGaN層208は必須ではないが、上記発光層207を構成するInGaN層の昇華を防止して、その結晶性の低下を抑制できるため、発光層上に接して設けることが好ましい。
(2)本発明にかかる窒化物半導体とは、一般式InxGayAlzN(x+y+z=1、0≦x≦1、0≦y≦1、0≦z≦1)で表される窒化物系化合物を意味するものであり、さらにリン原子(P)またはヒ素原子(As)が含有した化合物とすることもできる。
102、202、302 島状保護膜
103、203、303 GaNP層
204 n型GaN層
205 n型Al0.15Ga0.85N層
206 GaN層
207 発光層
208 AlGaN層
209 p型GaN層
210 p型Al0.15Ga0.85N層
211 p型GaNコンタクト層
212 絶縁膜
213a p型電極
213b n型電極
304 i型GaN層
305 n型Al0.25Ga0.75N層
306 n型InGaNPコンタクト層
307 ソース
308 ゲート
309 ドレイン
Claims (6)
- 母材基板と、
前記母材基板に接して島状に設けられた1以上の島状保護膜と、
前記母材基板と前記島状保護膜の上面および側壁とに接して設けられたGaNP層と
を有することを特徴とするエピタキシャル・ラテラル・オーバーグロース基板。 - 前記GaNP層が、リン原子を0.05%以上20%以下の原子分率で含む
ことを特徴とする請求項1記載のエピタキシャル・ラテラル・オーバーグロース基板。 - 前記GaNP層に含まれているリン原子が、この窒化物半導体結晶構造のIII族サイトに添加されている
ことを特徴とする請求項1記載のエピタキシャル・ラテラル・オーバーグロース基板。 - 前記GaNP層の前記母材基板に接する面から、前記GaNP層の前記母材基板に接する面と反対側の面までの距離が、0.2μm以上5μm以下である
ことを特徴とする請求項1記載のエピタキシャル・ラテラル・オーバーグロース基板。 - 請求項1記載のエピタキシャル・ラテラル・オーバーグロース基板と、
前記エピタキシャル・ラテラル・オーバーグロース基板上に設けられた窒化物半導体層と
を有することを特徴とする窒化物半導体素子。 - 母材基板上に保護膜を形成する工程と、
前記保護膜の一部を除去して1以上の島状保護膜となし、かつ前記母材基板を部分的に露出させる工程と、
前記島状保護膜の上面および側壁と前記露出させた母材基板とに接してGaNP層を形成させる工程と
を有することを特徴とするエピタキシャル・ラテラル・オーバーグロース基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003418883A JP2005179089A (ja) | 2003-12-17 | 2003-12-17 | エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003418883A JP2005179089A (ja) | 2003-12-17 | 2003-12-17 | エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005179089A true JP2005179089A (ja) | 2005-07-07 |
| JP2005179089A5 JP2005179089A5 (ja) | 2006-03-23 |
Family
ID=34780945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003418883A Pending JP2005179089A (ja) | 2003-12-17 | 2003-12-17 | エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005179089A (ja) |
-
2003
- 2003-12-17 JP JP2003418883A patent/JP2005179089A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5705399B2 (ja) | 転位密度の低いiii族窒化物材料及び当該材料に関連する方法 | |
| US8541292B2 (en) | Group III nitride semiconductor epitaxial substrate and method for manufacturing the same | |
| US8882910B2 (en) | AlGaN substrate and production method thereof | |
| US8174042B2 (en) | Method of growing semiconductor heterostructures based on gallium nitride | |
| KR101151167B1 (ko) | Ⅲ족 질화물 화합물 반도체 소자 및 그의 제조 방법, ⅲ족 질화물 화합물 반도체 발광 소자 및 그의 제조 방법, 및 램프 | |
| CN102024887B (zh) | 含有铝的氮化物中间层的制造方法、氮化物层的制造方法和氮化物半导体元件的制造方法 | |
| JPH11145516A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
| US9202873B2 (en) | Semiconductor wafer for semiconductor device having a multilayer | |
| US20110003420A1 (en) | Fabrication method of gallium nitride-based compound semiconductor | |
| JP2008263023A (ja) | Iii−v族化合物半導体の製造方法、ショットキーバリアダイオード、発光ダイオード、レーザダイオード、およびそれらの製造方法 | |
| US8465997B2 (en) | Manufacturing method of group III nitride semiconductor | |
| US9899213B2 (en) | Group III nitride semiconductor, and method for producing same | |
| JP5073624B2 (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
| US9899564B2 (en) | Group III nitride semiconductor and method for producing same | |
| JP2010056555A (ja) | 半導体構造物及びそれを製造する方法 | |
| JP2007335484A (ja) | 窒化物半導体ウェハ | |
| KR100935974B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| JP3946976B2 (ja) | 半導体素子、エピタキシャル基板、半導体素子の製造方法、及びエピタキシャル基板の製造方法 | |
| JP4726408B2 (ja) | Iii−v族系窒化物半導体素子およびその製造方法 | |
| JP5073623B2 (ja) | 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法 | |
| JP2005179089A (ja) | エピタキシャル・ラテラル・オーバーグロース基板およびその製造方法、ならびにそのエピタキシャル・ラテラル・オーバーグロース基板を有する窒化物半導体素子 | |
| KR100956200B1 (ko) | 질화물 반도체 발광소자의 제조 방법 | |
| KR20090030651A (ko) | 질화갈륨계 발광소자 | |
| JP2005020025A (ja) | 窒化ガリウム系化合物半導体及び半導体基板 | |
| JP2001267257A (ja) | 窒化物半導体の製造方法および半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |