[go: up one dir, main page]

JP2005150399A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2005150399A
JP2005150399A JP2003385967A JP2003385967A JP2005150399A JP 2005150399 A JP2005150399 A JP 2005150399A JP 2003385967 A JP2003385967 A JP 2003385967A JP 2003385967 A JP2003385967 A JP 2003385967A JP 2005150399 A JP2005150399 A JP 2005150399A
Authority
JP
Japan
Prior art keywords
etching
trench
chamber
product
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003385967A
Other languages
Japanese (ja)
Inventor
Setsuko Wakimoto
節子 脇本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Holdings Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Holdings Ltd filed Critical Fuji Electric Holdings Ltd
Priority to JP2003385967A priority Critical patent/JP2005150399A/en
Publication of JP2005150399A publication Critical patent/JP2005150399A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】半導体基板に形成されたトレンチ側壁の清浄化と、エッチングチャンバー内壁の清浄化とを同時におこなうこと。
【解決手段】エッチングチャンバー10内に、半導体材料をエッチングするためのガス12を導入し、エッチングチャンバー10内でプラズマ11を発生させて半導体基板1をエッチングし、半導体基板1にトレンチ総体積が30mm3以上のトレンチ3を形成する。つづいて、同一のエッチングチャンバー10内に、トレンチ形成時に生成したエッチング生成物4,5をエッチングするためのArを含むガス14を導入し、エッチングチャンバー10内でプラズマ13を発生させ、バイアスパワーを印加せずに、トレンチ3の側壁に付着したエッチング生成物4およびエッチングチャンバー10の内壁に付着したエッチング生成物5の両方を同時にエッチングして除去する。
【選択図】 図1

A trench sidewall formed in a semiconductor substrate is cleaned simultaneously with an inner wall of an etching chamber.
A gas 12 for etching a semiconductor material is introduced into an etching chamber 10, a plasma 11 is generated in the etching chamber 10 to etch a semiconductor substrate 1, and a total trench volume in the semiconductor substrate 1 is 30 mm. Three or more trenches 3 are formed. Subsequently, a gas 14 containing Ar for etching the etching products 4 and 5 generated at the time of trench formation is introduced into the same etching chamber 10 to generate a plasma 13 in the etching chamber 10, and a bias power is set. Without application, both the etching product 4 attached to the side wall of the trench 3 and the etching product 5 attached to the inner wall of the etching chamber 10 are simultaneously etched and removed.
[Selection] Figure 1

Description

この発明は、半導体装置の製造方法に関し、特に半導体基板にトレンチを形成する工程を含む半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of forming a trench in a semiconductor substrate.

従来より、半導体基板にトレンチを形成し、このトレンチの側壁に絶縁ゲート構造を作製したMOSFET(絶縁ゲート型電界効果トランジスタ)などの半導体デバイスが公知である。従来は、10μm以下の深さの浅いトレンチが主流であったが、近年、デバイスの高耐圧化などの要求から、より深く、またトレンチの開口幅に対する深さの比、すなわちアスペクト比の大きいトレンチが必要とされている。また、ウエハ面内において、トレンチ構造を有するデバイスの領域が広くなってきているため、ウエハ表面の面積に対するトレンチによる開口部分の面積の比、すなわちトレンチ開口率も大きくなってきている。   2. Description of the Related Art Conventionally, a semiconductor device such as a MOSFET (insulated gate field effect transistor) in which a trench is formed in a semiconductor substrate and an insulated gate structure is formed on the side wall of the trench is known. Conventionally, shallow trenches having a depth of 10 μm or less have been the mainstream. However, in recent years, trenches having a deeper ratio of depth to the opening width of the trench, that is, a large aspect ratio, due to demands for higher breakdown voltage of devices. Is needed. In addition, since the region of the device having a trench structure is widened in the wafer surface, the ratio of the area of the opening portion by the trench to the area of the wafer surface, that is, the trench opening ratio is also increased.

一般に、トレンチを形成するにあたっては、ドライエッチング法が用いられる。ドライエッチング法をおこなうと、エッチング生成物がトレンチ側壁に付着する。この付着物を除去するため、従来は、トレンチ形成後にHF液でウェット洗浄をおこなっている。また、エッチング生成物は、トレンチ側壁だけではなく、エッチングチャンバーの内壁にも付着する。チャンバー内壁に付着したエッチング生成物は、パーティクルやブラックシリコンの発生原因となる。ブラックシリコンは、トレンチ内でシリコンが柱状に異常成長したものであり、チャンバー内にエッチング生成物が過剰に存在すると発生すると言われている。   In general, a dry etching method is used to form a trench. When dry etching is performed, etching products adhere to the trench sidewalls. In order to remove this deposit, conventionally, wet cleaning is performed with HF liquid after trench formation. In addition, the etching product adheres not only to the trench sidewall but also to the inner wall of the etching chamber. Etching products adhering to the inner wall of the chamber cause generation of particles and black silicon. Black silicon is an abnormal growth of silicon in a columnar shape in a trench, and it is said that black silicon is generated when an etching product is excessively present in a chamber.

チャンバー内壁の付着物を取り除くため、従来は定期的に、製品にならないダミーウエハを用いてチャンバー内のドライクリーニング処理をおこなっている。ダミーウエハを用いる理由は、チャンバー内にCF4ガスおよびO2ガスを導入してプラズマを発生させるため、ウエハが損傷を受けるからである。このように、ドライクリーニング処理中は、製品となるウエハの処理をおこなうことができない。そのため、頻繁にドライクリーニング処理をおこなうと、製品ウエハのコストが上がってしまう。そこで、従来は、製品となる50枚のウエハを連続してエッチング処理するたびに、ドライクリーニング処理をおこなっている。 In order to remove deposits on the inner wall of the chamber, conventionally, a dry cleaning process in the chamber is performed periodically using a dummy wafer that is not a product. The reason for using a dummy wafer is that the wafer is damaged because CF 4 gas and O 2 gas are introduced into the chamber to generate plasma. As described above, during the dry cleaning process, a product wafer cannot be processed. Therefore, frequent dry cleaning processing increases the cost of product wafers. Therefore, conventionally, a dry cleaning process is performed every time 50 wafers as products are successively etched.

図7は、連続して20枚のウエハに対してドライエッチング処理をおこなったときの20枚目のウエハに生成したブラックシリコンの数と、ウエハ内に形成されたトレンチの総体積との関係を示す特性図である。図7より明らかなように、ウエハ内のトレンチの総体積が30mm3以上になると、ブラックシリコン数は急激に増加する。そこで、従来は、ウエハ内のトレンチ総体積が30mm3以上となる製品(ウエハ)については、連続して10枚のウエハをエッチング処理するたびに、ドライクリーニング処理をおこなっている。 FIG. 7 shows the relationship between the number of black silicon produced on the 20th wafer and the total volume of trenches formed in the wafer when dry etching is performed on 20 wafers in succession. FIG. As is clear from FIG. 7, when the total volume of the trenches in the wafer becomes 30 mm 3 or more, the number of black silicon increases rapidly. Therefore, conventionally, for a product (wafer) having a total trench volume of 30 mm 3 or more in the wafer, dry cleaning processing is performed every time 10 wafers are continuously etched.

ところで、従来より、ケミカルドライエッチング(CDE)装置でCF4などのF系のエッチング用ガスとO2などのキャリアガスを用いて、トレンチ内に付着している反応生成物をクリーニングする技術が公知である(たとえば、特許文献1参照。)。また、炭素およびフッ素を含有する混合ガスにより半導体基板をエッチングすることによって半導体基板の表面に形成されたダメージ層、SiC層およびCFXSi層を、フッ素および分圧比70%以上の酸素を含有する混合ガスで半導体基板をエッチングすることによって除去する方法が提案されている(たとえば、特許文献2参照。)。 By the way, a technique for cleaning reaction products adhering in a trench using a chemical dry etching (CDE) apparatus using an F-based etching gas such as CF 4 and a carrier gas such as O 2 has been known. (For example, see Patent Document 1). Further, the damage layer, SiC layer and CF x Si layer formed on the surface of the semiconductor substrate by etching the semiconductor substrate with a mixed gas containing carbon and fluorine contain fluorine and oxygen with a partial pressure ratio of 70% or more. A method of removing a semiconductor substrate by etching with a mixed gas has been proposed (for example, see Patent Document 2).

チャンバー内壁のクリーニング処理に関して、エッチングプロセスの終了後、基板をチャンバーの外に出した後、チャンバー内壁に形成されたエッチング残留物を洗浄する方法が提案されている(たとえば、特許文献3参照。)。また、チャンバー内壁への反応生成物の堆積を最小限に抑制するため、トレンチを形成すべきシリコン基板表面に生じた自然酸化膜をフッ素系エッチングガスを用いてプラズマ中でドライエッチングすることにより除去し、つづいて同一エッチングチャンバー内でフッ素系エッチングガスに代えて塩素系ガスまたは臭素系ガスを含有するシリコンエッチングガスを用いて、プラズマ中で連続的にドライエッチングすることによりシリコン基板にトレンチを形成する方法が提案されている(たとえば、特許文献4参照。)。   With respect to the cleaning process of the inner wall of the chamber, there has been proposed a method of cleaning the etching residue formed on the inner wall of the chamber after the substrate is taken out of the chamber after completion of the etching process (see, for example, Patent Document 3). . In addition, in order to minimize the accumulation of reaction products on the inner wall of the chamber, the natural oxide film formed on the silicon substrate surface where the trench is to be formed is removed by dry etching in plasma using a fluorine-based etching gas. Next, trenches are formed in the silicon substrate by performing continuous dry etching in plasma using silicon etching gas containing chlorine or bromine gas instead of fluorine etching gas in the same etching chamber. Has been proposed (see, for example, Patent Document 4).

さらに、チャンバー内壁に生成物が付着しないようなエッチングをおこなう方法が提案されている(たとえば、特許文献5参照。)。この方法では、基板をエッチングするエッチャントガスであって、基板をエッチングすることによってエッチング残留物をチャンバー表面上に形成するエッチャントガスと、チャンバー表面上に形成されるエッチング残留物を洗浄するための洗浄ガスとを含むプロセスガスを用いる。   Furthermore, a method of performing etching so that the product does not adhere to the inner wall of the chamber has been proposed (see, for example, Patent Document 5). In this method, an etchant gas for etching the substrate, which etches the substrate to form an etching residue on the chamber surface, and cleaning for cleaning the etching residue formed on the chamber surface. Process gas including gas is used.

特開平8−203863号公報JP-A-8-203863 特開平8−250482号公報JP-A-8-250482 特表2001−520463号公報JP-T-2001-520463 特開平11−214356号公報JP 11-214356 A 特表2001−523044号公報Special table 2001-523044 gazette

しかしながら、上述したように、トレンチがより深くなり、また、トレンチのアスペクト比がより高くなると、従来のHF洗浄では、HF液が気泡を巻き込むなどの原因により、トレンチの奥まで十分に到達しにくくなる。そのため、HF洗浄後に、トレンチ内にエッチング生成物が部分的に残ってしまう。この様子を図8〜図11に示す。   However, as described above, when the trench becomes deeper and the aspect ratio of the trench becomes higher, in the conventional HF cleaning, it is difficult to reach the depth of the trench sufficiently due to the HF liquid entraining bubbles. Become. Therefore, after the HF cleaning, an etching product partially remains in the trench. This state is shown in FIGS.

図8は、半導体基板に開口幅1.2μmで、深さ15μmのトレンチを形成した後、HF洗浄をおこなったサンプルを、トレンチの長手方向に沿って切断し、その断面の様子を走査型電子顕微鏡で撮影した写真を示す図である。図9は、図8のトレンチ終端部を拡大した写真を示す図である。また、図10は、半導体基板に開口幅1.2μmで、深さ50μmのトレンチを形成した後、HF洗浄をおこなったサンプルを、トレンチの長手方向に沿って切断し、その断面の様子を走査型電子顕微鏡で撮影した写真を示す図である。図11は、図10のトレンチ底部を拡大した写真を示す図である。   In FIG. 8, a sample having an opening width of 1.2 μm and a depth of 15 μm formed in a semiconductor substrate and then subjected to HF cleaning is cut along the longitudinal direction of the trench, and the state of the cross section is shown as a scanning electron. It is a figure which shows the photograph image | photographed with the microscope. FIG. 9 is a view showing an enlarged photograph of the trench termination portion of FIG. Further, FIG. 10 shows that after forming a trench having an opening width of 1.2 μm and a depth of 50 μm in a semiconductor substrate, a sample subjected to HF cleaning is cut along the longitudinal direction of the trench and the state of the cross section is scanned. It is a figure which shows the photograph image | photographed with the scanning electron microscope. FIG. 11 is a view showing an enlarged photograph of the bottom of the trench in FIG.

これらの写真に示すように、トレンチの終端部分を中心とするトレンチ底部に、洗浄残渣が残りやすい。このようにエッチング生成物が洗浄残渣として残っていると、トレンチ側壁にゲート絶縁膜を有するトレンチMOSFET等のデバイスでは、耐圧低下などの致命的な不良が発生するおそれがある。一方、上記特許文献1に記載されているように、CF4ガスとO2ガスだけでケミカルドライエッチングをおこなう場合には、トレンチ側壁が荒れてしまう。これも、トレンチ側壁にゲート絶縁膜を有するトレンチMOSFET等のデバイスでは、耐圧低下などの致命的な不良発生の原因となる。 As shown in these photographs, the cleaning residue tends to remain at the bottom of the trench centering on the end portion of the trench. If the etching product remains as a cleaning residue in this way, a fatal failure such as a decrease in breakdown voltage may occur in a device such as a trench MOSFET having a gate insulating film on the trench side wall. On the other hand, as described in Patent Document 1, when chemical dry etching is performed using only CF 4 gas and O 2 gas, the trench side wall becomes rough. This also causes a fatal failure such as a decrease in breakdown voltage in a device such as a trench MOSFET having a gate insulating film on the trench side wall.

また、トレンチが深くなったり、トレンチ開口率が大きくなると、エッチングにより除去されるシリコン量が増えるため、チャンバー内壁に付着するエッチング生成物の量が増加する。そのため、50枚の製品となるウエハを連続してドライエッチング処理するごとにドライクリーニング処理をおこなったのでは、チャンバー内壁のクリーニングが不十分となる。そこで、実際には、連続して10枚の製品となるウエハのドライエッチング処理が終了するたびに、ドライクリーニング処理を実施している。しかし、その場合には、製品となるウエハのドライエッチング処理をおこなえない時間が長くなり、コストが上昇してしまう。加えて、10枚のウエハを処理するうちにチャンバー内雰囲気が大幅に変化するため、1枚目から10枚目までのすべてのウエハにおいてトレンチ形状が異なってしまう。つまり、ロット内均一性が悪い。   Further, when the trench is deepened or the trench opening ratio is increased, the amount of silicon removed by etching increases, so that the amount of etching products attached to the inner wall of the chamber increases. For this reason, if the dry cleaning process is performed each time 50 wafers are continuously subjected to the dry etching process, the chamber inner wall is not sufficiently cleaned. Therefore, in practice, the dry cleaning process is performed every time the dry etching process for 10 wafers in succession is completed. In this case, however, the time during which the product wafer is not dry-etched becomes longer, and the cost increases. In addition, since the atmosphere in the chamber changes drastically while 10 wafers are processed, the trench shape is different for all the first to tenth wafers. That is, the lot uniformity is poor.

上記特許文献5では、チャンバー内壁にエッチング生成物が付着しないので、ドライクリーニング処理は不要である。したがって、上述したようなドライクリーニング処理の実施に起因するコストの上昇やロット内均一性の悪化という問題は回避される。しかし、ドライエッチング中にトレンチ側壁にも保護膜となるエッチング生成物が付着しないため、トレンチ側壁が荒れ、サイドエッチングが進み、トレンチ形状が乱れてしまう。この様子を図12および図13に示す。図12は、エッチング生成物が発生しない条件で半導体基板にトレンチを形成したサンプルを、トレンチの短手方向に沿って切断し、その断面の様子を走査型電子顕微鏡で撮影した写真を示す図である。図13は、図12のトレンチ開口部分を拡大した写真を示す図である。   In Patent Document 5, an etching product does not adhere to the inner wall of the chamber, so that a dry cleaning process is unnecessary. Therefore, problems such as an increase in cost and deterioration in lot uniformity due to the execution of the dry cleaning process as described above are avoided. However, since an etching product serving as a protective film does not adhere to the trench sidewall during dry etching, the trench sidewall is roughened, the side etching proceeds, and the trench shape is disturbed. This is shown in FIGS. FIG. 12 is a view showing a photograph in which a sample in which a trench is formed in a semiconductor substrate under a condition in which no etching product is generated is cut along the short direction of the trench, and the state of the cross section is photographed with a scanning electron microscope. is there. FIG. 13 is a view showing an enlarged photograph of the trench opening in FIG.

この発明は、上述した従来技術による問題点を解消するため、半導体基板に形成されたトレンチ側壁の清浄化と、エッチングチャンバー内壁の清浄化とを同時におこなう半導体装置の製造方法を提供することを目的とする。   An object of the present invention is to provide a method of manufacturing a semiconductor device in which the trench sidewall formed in the semiconductor substrate and the etching chamber inner wall are simultaneously cleaned in order to eliminate the above-described problems caused by the prior art. And

上述した課題を解決し、目的を達成するため、請求項1の発明にかかる半導体装置の製造方法は、半導体基板を入れたエッチングチャンバー内に、前記半導体基板を構成する半導体材料をエッチングするためのガスを導入し、該エッチングチャンバー内でプラズマを発生させ、該プラズマのエッチング作用により、前記半導体基板をエッチングして前記半導体基板にトレンチを形成する工程と、同一の前記エッチングチャンバー内に、前記トレンチの形成時に生成したエッチング生成物をエッチングするためのガスを導入し、該エッチングチャンバー内でプラズマを発生させ、該プラズマのエッチング作用により、前記トレンチの形成時に前記トレンチの側壁に付着したエッチング生成物および前記エッチングチャンバー内壁に付着したエッチング生成物の両方をエッチングして除去する工程と、を含むことを特徴とする。   In order to solve the above-described problems and achieve the object, a method of manufacturing a semiconductor device according to claim 1 is for etching a semiconductor material constituting the semiconductor substrate in an etching chamber containing the semiconductor substrate. A step of introducing a gas, generating plasma in the etching chamber, and etching the semiconductor substrate to form a trench in the semiconductor substrate by the etching action of the plasma; and forming the trench in the same etching chamber. A gas for etching the etching product generated during the formation of the plasma is introduced, plasma is generated in the etching chamber, and the etching product attached to the sidewall of the trench during the formation of the trench by the etching action of the plasma And an edge adhering to the inner wall of the etching chamber. Characterized in that it comprises a step of removing by etching both ring product, a.

この請求項1の発明によれば、トレンチの形成につづいて、同一エッチングチャンバー内でドライエッチングをおこなうことによって、トレンチ側壁に付着したエッチング生成物とエッチングチャンバー内壁に付着したエッチング生成物を同時に除去することができる。   According to the first aspect of the present invention, following the formation of the trench, by performing dry etching in the same etching chamber, the etching product adhering to the trench side wall and the etching product adhering to the inner wall of the etching chamber are simultaneously removed. can do.

また、請求項2の発明にかかる半導体装置の製造方法は、請求項1に記載の発明において、前記エッチング生成物を除去する工程では、バイアスパワーを印加せずにエッチングをおこなうことを特徴とする。   According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first aspect of the invention, wherein the etching product is etched without applying a bias power in the step of removing the etching product. .

この請求項2の発明によれば、バイアスパワーを印加しないことによって、方向性をもったラジカルやイオンによってトレンチ側壁がエッチングされるのが抑制されるので、トレンチ形状が乱れたり、トレンチ側壁が荒れるのを抑制することができる。   According to the second aspect of the present invention, by not applying bias power, etching of the trench sidewall by radicals or ions having directionality is suppressed, so that the trench shape is disturbed or the trench sidewall is roughened. Can be suppressed.

また、請求項3の発明にかかる半導体装置の製造方法は、請求項1または2に記載の発明において、前記エッチング生成物を除去する工程では、Arを含むガスを用いてエッチングをおこなうことを特徴とする。   According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the first or second aspect of the present invention, wherein in the step of removing the etching product, etching is performed using a gas containing Ar. And

この請求項3の発明によれば、Arを含むガスを用いることによって、トレンチ側壁が荒れるのを防ぐことができる。   According to the third aspect of the invention, it is possible to prevent the trench sidewall from being roughened by using the gas containing Ar.

また、請求項4の発明にかかる半導体装置の製造方法は、請求項1〜3のいずれか一つに記載の発明において、前記トレンチを形成する工程では、トレンチの基板面内総体積が30mm3以上のトレンチを形成することを特徴とする。 According to a fourth aspect of the present invention, there is provided a semiconductor device manufacturing method according to any one of the first to third aspects, wherein in the step of forming the trench, the total volume in the substrate surface of the trench is 30 mm 3. The above trench is formed.

この請求項4の発明によれば、従来、トレンチの総体積が30mm3以上である場合に、連続して10枚のウエハを処理するたびにダミーウエハを用いてチャンバー内壁のドライクリーニング処理をおこなっていたのに比べて、ドライクリーニング処理が不要となることによって、ランニングコストを20%程度削減することができる。 According to the invention of claim 4, conventionally, when the total volume of the trench is 30 mm 3 or more, the dry cleaning process of the inner wall of the chamber is performed using the dummy wafer every time 10 wafers are processed continuously. Compared to the above, since the dry cleaning process is unnecessary, the running cost can be reduced by about 20%.

本発明にかかる半導体装置の製造方法によれば、トレンチのアスペクト比が高くても、またトレンチの総体積が大きくても、トレンチ側壁に付着したエッチング生成物とエッチングチャンバー内壁に付着したエッチング生成物を同時に除去することができる。   According to the method for manufacturing a semiconductor device according to the present invention, even if the aspect ratio of the trench is high or the total volume of the trench is large, the etching product attached to the trench sidewall and the etching product attached to the inner wall of the etching chamber Can be removed simultaneously.

以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。なお、本発明の要旨は、半導体基板にトレンチを形成した後、つづいて同一チャンバー内でトレンチ側壁およびチャンバー内壁のドライエッチング処理をおこなうものであり、トレンチ形成後の半導体素子の製造プロセスについては任意である。したがって、トレンチ形成後の半導体素子の製造プロセスについては省略する。   Exemplary embodiments of a method for manufacturing a semiconductor device according to the present invention will be explained below in detail with reference to the accompanying drawings. The gist of the present invention is that, after forming a trench in a semiconductor substrate, the trench sidewall and the chamber inner wall are dry-etched in the same chamber, and the semiconductor element manufacturing process after the trench formation is optional. It is. Therefore, the manufacturing process of the semiconductor element after the trench formation is omitted.

実施の形態1.
図1および図2は、本発明の実施の形態1にかかる製造方法を説明するための説明図である。図1に示すように、半導体基板1上に所望のパターンを有するマスク酸化膜2を形成する。そして、エッチングチャンバー10内に、マスク酸化膜2を有する半導体基板1を入れる。このエッチングチャンバー10内に半導体基板1をエッチングするためのガス12を導入し、プラズマ11を発生させて半導体基板1をドライエッチングし、半導体基板1にトレンチ3を形成する。
Embodiment 1 FIG.
1 and 2 are explanatory diagrams for explaining the manufacturing method according to the first embodiment of the present invention. As shown in FIG. 1, a mask oxide film 2 having a desired pattern is formed on a semiconductor substrate 1. Then, the semiconductor substrate 1 having the mask oxide film 2 is placed in the etching chamber 10. A gas 12 for etching the semiconductor substrate 1 is introduced into the etching chamber 10, plasma 11 is generated to dry-etch the semiconductor substrate 1, and a trench 3 is formed in the semiconductor substrate 1.

トレンチ形成工程のプロセス条件の一例を挙げると、たとえばつぎの通りである。エッチングチャンバー10内に導入するガス種は、HBrとSF6とO2である。HBrのガス流量は60sccmである。SF6のガス流量およびO2のガス流量はともに100sccmである。バイアスパワーWbは100Wであり、プラズマ11を発生させるための高周波出力Wsは400Wである。また、エッチングチャンバー10内の圧力は25mTorrである。エッチング時間は200秒である。 An example of the process conditions for the trench formation step is as follows. The gas species introduced into the etching chamber 10 are HBr, SF 6 and O 2 . The gas flow rate of HBr is 60 sccm. The gas flow rate of SF 6 and the gas flow rate of O 2 are both 100 sccm. The bias power Wb is 100 W, and the high frequency output Ws for generating the plasma 11 is 400 W. The pressure in the etching chamber 10 is 25 mTorr. The etching time is 200 seconds.

このプロセス条件で、トレンチ開口幅が0.5μmとなるマスク酸化膜2を用いてエッチング処理をおこなうと、たとえば深さが5μmであり、したがってアスペクト比が10であるトレンチ3が形成される。このウエハのトレンチ開口率は50%であり、6インチウエハにおけるトレンチ総体積は44mm3である。形成されたトレンチ3の側壁には、エッチング生成物4が付着している。また、エッチングチャンバー10の内壁にも、エッチング生成物5が付着している。なお、図1において、プラズマ11と半導体基板1との間の矢印は、バイアスパワーの印加によって、ラジカルやイオンが半導体基板1に向かう様子を表している(図3においても同じ)。 When etching is performed using the mask oxide film 2 having a trench opening width of 0.5 μm under this process condition, a trench 3 having a depth of, for example, 5 μm and an aspect ratio of 10 is formed. The trench opening ratio of this wafer is 50%, and the total trench volume in a 6-inch wafer is 44 mm 3 . An etching product 4 is attached to the side wall of the formed trench 3. The etching product 5 is also attached to the inner wall of the etching chamber 10. In FIG. 1, an arrow between the plasma 11 and the semiconductor substrate 1 represents a state in which radicals and ions are directed toward the semiconductor substrate 1 by applying bias power (the same applies to FIG. 3).

トレンチ形成工程につづいて、図2に示すように、同一のエッチングチャンバー10内にエッチング生成物4,5をエッチングするためのガス14を導入する。そして、プラズマ13を発生させて、トレンチ3の側壁に付着しているエッチング生成物4と、エッチングチャンバー10の内壁に付着しているエッチング生成物5の両方をドライエッチングして同時に除去する。   Following the trench formation step, as shown in FIG. 2, a gas 14 for etching the etching products 4 and 5 is introduced into the same etching chamber 10. Then, the plasma 13 is generated, and both the etching product 4 attached to the sidewall of the trench 3 and the etching product 5 attached to the inner wall of the etching chamber 10 are simultaneously removed by dry etching.

エッチング生成物除去工程のプロセス条件の一例を挙げると、たとえばつぎの通りである。エッチングチャンバー10内に導入するガス種は、ArとCF4とO2である。反応ガスにArが含まれていることによって、トレンチ3の側壁の荒れを防ぐことができる。Arのガス流量は120sccmである。CF4のガス流量は90sccmである。O2のガス流量は10sccmである。 An example of the process conditions for the etching product removal step is as follows, for example. The gas species introduced into the etching chamber 10 are Ar, CF 4 and O 2 . By including Ar in the reaction gas, the side wall of the trench 3 can be prevented from being rough. The Ar gas flow rate is 120 sccm. The gas flow rate of CF 4 is 90 sccm. The gas flow rate of O 2 is 10 sccm.

また、バイアスパワーWbは0Wである。つまり、この工程では、バイアスパワーを印加しない。その理由は、バイアスパワーを印加すると、方向性をもったラジカルやイオンによってトレンチ3の側壁がエッチングされてしまい、トレンチ形状に影響を与えたり、トレンチ側壁を荒らすおそれがあり、したがってトレンチ3の側壁がエッチングされないような条件とする必要があるからである。また、プラズマ13を発生させるための高周波出力Wsは1200Wである。エッチングチャンバー10内の圧力は10mTorrである。エッチング時間は30秒である。このプロセス条件でドライエッチング処理をおこなうことによって、トレンチ3の側壁に付着しているエッチング生成物4と、エッチングチャンバー10の内壁に付着しているエッチング生成物5の両方が除去される。   The bias power Wb is 0W. That is, no bias power is applied in this step. The reason is that when a bias power is applied, the side wall of the trench 3 is etched by radicals and ions having directionality, which may affect the shape of the trench or roughen the side wall of the trench. It is because it is necessary to set it as the conditions which are not etched. The high frequency output Ws for generating the plasma 13 is 1200W. The pressure in the etching chamber 10 is 10 mTorr. The etching time is 30 seconds. By performing the dry etching process under these process conditions, both the etching product 4 attached to the sidewall of the trench 3 and the etching product 5 attached to the inner wall of the etching chamber 10 are removed.

実施の形態2.
図3および図4は、本発明の実施の形態2にかかる製造方法を説明するための説明図である。図3に示すように、実施の形態1と同様に、エッチングチャンバー10内に、所望のパターンのマスク酸化膜2を有する半導体基板1を入れ、半導体基板1をエッチングするためのガス12を導入し、プラズマ11を発生させて半導体基板1をドライエッチングし、半導体基板1にトレンチ3を形成する。
Embodiment 2. FIG.
3 and 4 are explanatory diagrams for explaining the manufacturing method according to the second embodiment of the present invention. As shown in FIG. 3, similarly to the first embodiment, a semiconductor substrate 1 having a mask oxide film 2 having a desired pattern is placed in an etching chamber 10 and a gas 12 for etching the semiconductor substrate 1 is introduced. Then, plasma 11 is generated to dry-etch the semiconductor substrate 1, thereby forming a trench 3 in the semiconductor substrate 1.

トレンチ形成工程のプロセス条件の一例を挙げると、たとえばつぎの通りである。エッチングチャンバー10内に導入するガス種は、HBrとSF6とO2である。HBrのガス流量およびSF6のガス流量はともに60sccmである。O2のガス流量は100sccmである。バイアスパワーWbは100Wであり、プラズマ11を発生させるための高周波出力Wsは400Wである。また、エッチングチャンバー10内の圧力は25mTorrである。エッチング時間は1000秒である。 An example of the process conditions for the trench formation step is as follows. The gas species introduced into the etching chamber 10 are HBr, SF 6 and O 2 . Both the gas flow rate of HBr and the gas flow rate of SF 6 are 60 sccm. The gas flow rate of O 2 is 100 sccm. The bias power Wb is 100 W, and the high frequency output Ws for generating the plasma 11 is 400 W. The pressure in the etching chamber 10 is 25 mTorr. The etching time is 1000 seconds.

このプロセス条件で、トレンチ開口幅が2μmとなるマスク酸化膜2を用いてエッチング処理をおこなうと、たとえば深さが25μmであり、したがってアスペクト比が12.5であるトレンチ3が形成される。このウエハのトレンチ開口率は25%であり、6インチウエハにおけるトレンチ総体積は110mm3である。形成されたトレンチ3の側壁には、エッチング生成物4が付着している。また、エッチングチャンバー10の内壁にも、エッチング生成物5が付着している。 When etching is performed using the mask oxide film 2 having a trench opening width of 2 μm under this process condition, the trench 3 having a depth of, for example, 25 μm and an aspect ratio of 12.5 is formed. The trench opening ratio of this wafer is 25%, and the total trench volume in a 6-inch wafer is 110 mm 3 . An etching product 4 is attached to the side wall of the formed trench 3. The etching product 5 is also attached to the inner wall of the etching chamber 10.

トレンチ形成工程につづいて、図4に示すように、同一のエッチングチャンバー10内にエッチング生成物4,5をエッチングするためのガス14を導入する。そして、プラズマ13を発生させて、トレンチ3の側壁に付着しているエッチング生成物4の一部または全部と、エッチングチャンバー10の内壁に付着しているエッチング生成物5の両方をドライエッチングして同時に除去する。   Following the trench formation step, as shown in FIG. 4, a gas 14 for etching the etching products 4 and 5 is introduced into the same etching chamber 10. Then, plasma 13 is generated to dry-etch both part or all of the etching product 4 adhering to the sidewall of the trench 3 and the etching product 5 adhering to the inner wall of the etching chamber 10. Remove at the same time.

エッチング生成物除去工程のプロセス条件の一例を挙げると、たとえばつぎの通りである。エッチングチャンバー10内に導入するガス種は、ArとCF4とO2である。反応ガスにArが含まれているのは、実施の形態1と同様に、トレンチ3の側壁の荒れを防ぐためである。Arのガス流量は120sccmである。CF4のガス流量は90sccmである。O2のガス流量は10sccmである。 An example of process conditions for the etching product removal step is as follows, for example. The gas species introduced into the etching chamber 10 are Ar, CF 4 and O 2 . The reason why Ar is contained in the reaction gas is to prevent the side wall of the trench 3 from being rough, as in the first embodiment. The Ar gas flow rate is 120 sccm. The gas flow rate of CF 4 is 90 sccm. The gas flow rate of O 2 is 10 sccm.

また、バイアスパワーWbは0Wである。バイアスパワーを印加しない理由は、実施の形態1において説明した通りである。プラズマ13を発生させるための高周波出力Wsは1200Wである。エッチングチャンバー10内の圧力は10mTorrである。エッチング時間は30秒である。このプロセス条件でドライエッチング処理をおこなうことによって、図4に示すように、トレンチ3の内壁に付着しているエッチング生成物4の一部(トレンチ開口部寄りの部分)と、エッチングチャンバー10の内壁に付着しているエッチング生成物5の両方が除去される。   The bias power Wb is 0W. The reason for not applying the bias power is as described in the first embodiment. The high frequency output Ws for generating the plasma 13 is 1200 W. The pressure in the etching chamber 10 is 10 mTorr. The etching time is 30 seconds. By performing the dry etching process under these process conditions, as shown in FIG. 4, a part of the etching product 4 adhering to the inner wall of the trench 3 (portion near the trench opening) and the inner wall of the etching chamber 10 Both etching products 5 adhering to are removed.

エッチング生成物除去処理を上述した条件で30秒間おこなったサンプルのトレンチ側壁の様子を走査型電子顕微鏡で撮影した写真を図5に示す。また、比較のため、エッチング生成物除去処理をおこなっていないサンプルのトレンチ側壁の様子を走査型電子顕微鏡で撮影した写真を図6に示す。これらの写真において、白く見える部分がエッチング生成物である。図6より、エッチング生成物除去処理をおこなっていないサンプルでは、トレンチ側壁の全面にエッチング生成物が付着しているのがわかる。それに対して、図5より、エッチング生成物除去処理をおこなったサンプルでは、トレンチ底部寄りの部分にエッチング生成物が残っているが、トレンチ開口部寄りの部分のエッチング生成物が除去されていることがわかる。   The photograph which image | photographed the mode of the trench side wall of the sample which performed the etching product removal process for 30 second on the conditions mentioned above with the scanning electron microscope is shown in FIG. For comparison, FIG. 6 shows a photograph taken with a scanning electron microscope of the state of the trench sidewall of a sample that has not been subjected to the etching product removal treatment. In these photographs, the portions that appear white are etching products. As can be seen from FIG. 6, in the sample that has not been subjected to the etching product removal treatment, the etching product adheres to the entire surface of the trench sidewall. On the other hand, as shown in FIG. 5, in the sample subjected to the etching product removal process, the etching product remains in the portion near the bottom of the trench, but the etching product in the portion near the trench opening is removed. I understand.

このように、深いトレンチの場合には、エッチング生成物の発生量が多くなるため、エッチング生成物を完全に除去するのに要する時間が長くなる。たとえば、エッチング生成物除去処理を上述した条件で60秒間おこなえば、エッチング生成物を完全に除去することができる。処理時間を長くしたことによるトレンチ側壁の損傷を抑制する場合には、エッチング生成物除去処理を図5に示す程度になるようにおこなった後に、残留しているエッチング生成物をHF洗浄等によって除去するようにしてもよい。   In this way, in the case of a deep trench, the amount of etching products generated increases, so that it takes a long time to completely remove the etching products. For example, if the etching product removal process is performed for 60 seconds under the above-described conditions, the etching product can be completely removed. In order to suppress the damage to the trench sidewall due to the extended processing time, the etching product removal process is performed to the extent shown in FIG. 5, and then the remaining etching product is removed by HF cleaning or the like. You may make it do.

実施の形態3.
実施の形態3は、実施の形態2のようにトレンチ総体積がたとえば110mm3と大きい場合に、図4に示すエッチング生成物除去工程のプロセス条件を、たとえばつぎのようにするものである。エッチングチャンバー10内に導入するガス種を、CF4とO2とし、CF4のガス流量は90sccmであり、O2のガス流量は10sccmである。バイアスパワーWbは0Wである。プラズマ13を発生させるための高周波出力Wsは1200Wである。エッチングチャンバー10内の圧力は10mTorrである。エッチング時間は60秒である。
Embodiment 3 FIG.
In the third embodiment, when the total trench volume is as large as 110 mm 3 as in the second embodiment, the process conditions of the etching product removal step shown in FIG. 4 are as follows, for example. The gas species introduced into the etching chamber 10 are CF 4 and O 2 , the gas flow rate of CF 4 is 90 sccm, and the gas flow rate of O 2 is 10 sccm. The bias power Wb is 0W. The high frequency output Ws for generating the plasma 13 is 1200 W. The pressure in the etching chamber 10 is 10 mTorr. The etching time is 60 seconds.

つまり、実施の形態3では、エッチングチャンバー10内に導入するガスには、Arが含まれていない。そのため、実施の形態3では、実施の形態2と比較して、エッチング生成物4,5をより効率良くエッチングすることができるが、その反面、トレンチ内壁に若干の荒れが生じることがある。したがって、トレンチ内壁にゲート絶縁膜を形成するようなデバイスを製造する場合には、エッチング生成物除去工程の後に、犠牲酸化やCDEを用いた平滑化処理をおこなってトレンチ内壁の荒れを除去すればよい。   That is, in Embodiment 3, the gas introduced into the etching chamber 10 does not contain Ar. Therefore, in the third embodiment, the etching products 4 and 5 can be etched more efficiently than in the second embodiment, but on the other hand, a slight roughness may occur on the inner wall of the trench. Therefore, when manufacturing a device in which a gate insulating film is formed on the inner wall of the trench, after the etching product removing step, smoothing processing using sacrificial oxidation or CDE is performed to remove the roughness of the inner wall of the trench. Good.

以上説明したように、実施の形態によれば、トレンチ3のアスペクト比が高くても、またトレンチ3の総体積が大きくても、トレンチ側壁に付着したエッチング生成物4とエッチングチャンバー10の内壁に付着したエッチング生成物5を同時に除去することができる。したがって、従来のように製品となるウエハを連続して10枚処理するたびにダミーウエハを用いてエッチングチャンバー10の内壁のドライクリーニング処理をおこなう必要がないので、トレンチエッチャーのランニングコストを削減することができる。具体的には、従来のドライクリーニング処理をおこなう場合と比較して、ダミーウエハを用いた処理時間がゼロになるので、ランニングコストを20%削減することができる。   As described above, according to the embodiment, even if the aspect ratio of the trench 3 is high or the total volume of the trench 3 is large, the etching product 4 attached to the sidewall of the trench and the inner wall of the etching chamber 10 are formed. The adhered etching product 5 can be removed at the same time. Therefore, since it is not necessary to perform the dry cleaning process on the inner wall of the etching chamber 10 using a dummy wafer every time 10 wafers as products are processed continuously as in the prior art, the running cost of the trench etcher can be reduced. it can. Specifically, compared with the conventional dry cleaning process, the processing time using the dummy wafer becomes zero, so that the running cost can be reduced by 20%.

また、実施の形態によれば、製品となるウエハを処理するたびにエッチングチャンバー10の内壁のエッチング生成物5が除去されるので、ブラックシリコンが発生することなく、連続して50枚以上のウエハを処理することができる。また、トレンチ形成工程の直後に同一のエッチングチャンバー10内でエッチング生成物除去工程をおこなうので、ガスやラジカルがトレンチ3の奥まで到達し、トレンチ3内のエッチング生成物4を均一性よく除去することができる。したがって、デバイスの良品率が向上するという効果が得られる。また、1枚のウエハを処理するたびにエッチングチャンバー10の内壁に付着したエッチング生成物5が除去されるので、すべてのウエハについて、トレンチ形成時のエッチングチャンバー10内の雰囲気が統一されるので、ロット内のトレンチ形状の均一性が向上するという効果が得られる。   In addition, according to the embodiment, the etching product 5 on the inner wall of the etching chamber 10 is removed every time a wafer as a product is processed, so that 50 or more wafers are continuously generated without generating black silicon. Can be processed. Further, since the etching product removing process is performed in the same etching chamber 10 immediately after the trench forming process, the gas or radical reaches the depth of the trench 3 and the etching product 4 in the trench 3 is removed with good uniformity. be able to. Therefore, an effect that the yield rate of devices is improved can be obtained. Moreover, since the etching product 5 attached to the inner wall of the etching chamber 10 is removed every time one wafer is processed, the atmosphere in the etching chamber 10 at the time of trench formation is unified for all wafers. The effect of improving the uniformity of the trench shape in the lot can be obtained.

以上において、本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、上述したトレンチ等の寸法や、エッチング処理時のガス種およびその流量、チャンバー内の圧力、処理時間およびパワーなどの値は一例であり、本発明はこれに限定されるものではない。   As described above, the present invention is not limited to the above-described embodiment, and various modifications can be made. For example, the dimensions such as the above-described trench, the gas type and flow rate during the etching process, the pressure in the chamber, the processing time, the power, and the like are merely examples, and the present invention is not limited thereto.

以上のように、本発明にかかる半導体装置の製造方法は、トレンチアイソレーション構造やトレンチキャパシタ構造を作製したり、トレンチ側壁に絶縁ゲート構造を有する半導体素子を作製するのに有用であり、特に、パワーデバイス等に用いられる高耐圧MOSFETのトレンチ形成プロセスに適している。   As described above, the method for manufacturing a semiconductor device according to the present invention is useful for manufacturing a trench isolation structure or a trench capacitor structure, or for manufacturing a semiconductor element having an insulated gate structure on a trench side wall. It is suitable for a trench formation process of a high voltage MOSFET used for a power device or the like.

本発明の実施の形態1にかかる製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method concerning Embodiment 1 of this invention. 本発明の実施の形態1にかかる製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method concerning Embodiment 1 of this invention. 本発明の実施の形態2にかかる製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method concerning Embodiment 2 of this invention. 本発明の実施の形態2にかかる製造方法を説明するための説明図である。It is explanatory drawing for demonstrating the manufacturing method concerning Embodiment 2 of this invention. エッチング生成物除去処理後のトレンチ内のエッチング生成物が除去された様子を示す顕微鏡写真を示す図ある。It is a figure which shows the microscope picture which shows a mode that the etching product in the trench after an etching product removal process was removed. トレンチ内にエッチング生成物が付着している様子を示す顕微鏡写真を示す図である。It is a figure which shows the microscope picture which shows a mode that the etching product has adhered in the trench. ウエハに生成するブラックシリコン数とウエハ内のトレンチ総体積との関係を示す特性図である。It is a characteristic view which shows the relationship between the number of black silicon produced | generated on a wafer, and the trench total volume in a wafer. 従来のHF洗浄後にトレンチ内にエッチング生成物が残っている様子を示す顕微鏡写真を示す図である。It is a figure which shows the microscope picture which shows a mode that the etching product remains in the trench after the conventional HF washing | cleaning. 従来のHF洗浄後にトレンチ内にエッチング生成物が残っている様子を示す顕微鏡写真を示す図である。It is a figure which shows the microscope picture which shows a mode that the etching product remains in the trench after the conventional HF washing | cleaning. 従来のHF洗浄後にトレンチ内にエッチング生成物が残っている様子を示す顕微鏡写真を示す図である。It is a figure which shows the microscope picture which shows a mode that the etching product remains in the trench after the conventional HF washing | cleaning. 従来のHF洗浄後にトレンチ内にエッチング生成物が残っている様子を示す顕微鏡写真を示す図である。It is a figure which shows the microscope picture which shows a mode that the etching product remains in the trench after the conventional HF washing | cleaning. エッチング生成物が発生しない条件で形成したトレンチの形状が乱れている様子を示す顕微鏡写真を示す図である。It is a figure which shows the microscope picture which shows a mode that the shape of the trench formed on the conditions which an etching product does not generate | occur | produce is disordered. エッチング生成物が発生しない条件で形成したトレンチの形状が乱れている様子を示す顕微鏡写真を示す図である。It is a figure which shows the microscope picture which shows a mode that the shape of the trench formed on the conditions which an etching product does not generate | occur | produce is disordered.

符号の説明Explanation of symbols

1 半導体基板
3 トレンチ
4,5 エッチング生成物
10 エッチングチャンバー
11,13 プラズマ
12,14 ガス

DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 3 Trench 4, 5 Etching product 10 Etching chamber 11, 13 Plasma 12, 14 Gas

Claims (4)

半導体基板を入れたエッチングチャンバー内に、前記半導体基板を構成する半導体材料をエッチングするためのガスを導入し、該エッチングチャンバー内でプラズマを発生させ、該プラズマのエッチング作用により、前記半導体基板をエッチングして前記半導体基板にトレンチを形成する工程と、
同一の前記エッチングチャンバー内に、前記トレンチの形成時に生成したエッチング生成物をエッチングするためのガスを導入し、該エッチングチャンバー内でプラズマを発生させ、該プラズマのエッチング作用により、前記トレンチの形成時に前記トレンチの側壁に付着したエッチング生成物および前記エッチングチャンバー内壁に付着したエッチング生成物の両方をエッチングして除去する工程と、
を含むことを特徴とする半導体装置の製造方法。
A gas for etching a semiconductor material constituting the semiconductor substrate is introduced into an etching chamber containing the semiconductor substrate, plasma is generated in the etching chamber, and the semiconductor substrate is etched by the etching action of the plasma. Forming a trench in the semiconductor substrate;
Into the same etching chamber, a gas for etching the etching product generated during the formation of the trench is introduced, plasma is generated in the etching chamber, and the etching action of the plasma causes the formation of the trench. Etching and removing both the etching product attached to the sidewall of the trench and the etching product attached to the inner wall of the etching chamber;
A method for manufacturing a semiconductor device, comprising:
前記エッチング生成物を除去する工程では、バイアスパワーを印加せずにエッチングをおこなうことを特徴とする請求項1に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein in the step of removing the etching product, etching is performed without applying bias power. 前記エッチング生成物を除去する工程では、Arを含むガスを用いてエッチングをおこなうことを特徴とする請求項1または2に記載の半導体装置の製造方法。   The method for manufacturing a semiconductor device according to claim 1, wherein in the step of removing the etching product, etching is performed using a gas containing Ar. 前記トレンチを形成する工程では、トレンチの基板面内総体積が30mm3以上のトレンチを形成することを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。

The method for manufacturing a semiconductor device according to claim 1, wherein in the step of forming the trench, a trench having a total volume in the substrate surface of the trench of 30 mm 3 or more is formed.

JP2003385967A 2003-11-14 2003-11-14 Manufacturing method of semiconductor device Pending JP2005150399A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003385967A JP2005150399A (en) 2003-11-14 2003-11-14 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003385967A JP2005150399A (en) 2003-11-14 2003-11-14 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2005150399A true JP2005150399A (en) 2005-06-09

Family

ID=34693796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003385967A Pending JP2005150399A (en) 2003-11-14 2003-11-14 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2005150399A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005592A (en) * 2005-06-24 2007-01-11 Tokyo Electron Ltd Plasma processing method, high-speed plasma etching apparatus
JP2007088168A (en) * 2005-09-21 2007-04-05 Fuji Electric Holdings Co Ltd Manufacturing method of semiconductor device
JP2007103876A (en) * 2005-10-07 2007-04-19 Hitachi High-Technologies Corp Etching method and etching apparatus
JP2007184356A (en) * 2006-01-05 2007-07-19 Oki Electric Ind Co Ltd Etching method
JP2009141307A (en) * 2007-11-15 2009-06-25 Fuji Electric Device Technology Co Ltd Manufacturing method of semiconductor device
JP2010003988A (en) * 2008-06-23 2010-01-07 Rohm Co Ltd Method for processing sic film, and manufacturing method of semiconductor device
JP2012138520A (en) * 2010-12-27 2012-07-19 Ulvac Japan Ltd Plasma etching method and plasma etching device
JP2012142584A (en) * 2006-10-12 2012-07-26 Internatl Business Mach Corp <Ibm> By-product collecting processes and manufacturing devices for cleaning processes
JP2012146992A (en) * 2012-02-29 2012-08-02 Fuji Electric Co Ltd Semiconductor device manufacturing method
JP2022039910A (en) * 2020-08-28 2022-03-10 東京エレクトロン株式会社 Substrate processing method and plasma processing device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005592A (en) * 2005-06-24 2007-01-11 Tokyo Electron Ltd Plasma processing method, high-speed plasma etching apparatus
JP2007088168A (en) * 2005-09-21 2007-04-05 Fuji Electric Holdings Co Ltd Manufacturing method of semiconductor device
JP2007103876A (en) * 2005-10-07 2007-04-19 Hitachi High-Technologies Corp Etching method and etching apparatus
JP2007184356A (en) * 2006-01-05 2007-07-19 Oki Electric Ind Co Ltd Etching method
JP2012142584A (en) * 2006-10-12 2012-07-26 Internatl Business Mach Corp <Ibm> By-product collecting processes and manufacturing devices for cleaning processes
JP2009141307A (en) * 2007-11-15 2009-06-25 Fuji Electric Device Technology Co Ltd Manufacturing method of semiconductor device
JP2010003988A (en) * 2008-06-23 2010-01-07 Rohm Co Ltd Method for processing sic film, and manufacturing method of semiconductor device
JP2012138520A (en) * 2010-12-27 2012-07-19 Ulvac Japan Ltd Plasma etching method and plasma etching device
JP2012146992A (en) * 2012-02-29 2012-08-02 Fuji Electric Co Ltd Semiconductor device manufacturing method
JP2022039910A (en) * 2020-08-28 2022-03-10 東京エレクトロン株式会社 Substrate processing method and plasma processing device
JP7577546B2 (en) 2020-08-28 2024-11-05 東京エレクトロン株式会社 Substrate processing method and plasma processing apparatus

Similar Documents

Publication Publication Date Title
JP4776575B2 (en) Surface treatment method, etching treatment method, and electronic device manufacturing method
KR20150109401A (en) Method of patterning a silicon nitride dielectric film
TW201826382A (en) Selective etching method with reduced aspect ratio dependence
CN113506720A (en) A method for improving the flatness of the backside of a wafer
JP2005150399A (en) Manufacturing method of semiconductor device
US9966312B2 (en) Method for etching a silicon-containing substrate
CN116598254A (en) Formation method of deep trench isolation structure
JP2010263132A (en) Dry etching method
JP2006066726A (en) Semiconductor device manufacturing method and semiconductor substrate
JP3993820B2 (en) Method for forming element isolation film of semiconductor element
JP2009076711A (en) Manufacturing method of semiconductor device
JPH11214356A (en) Dry etching method for silicon substrate
CN101114589B (en) Semiconductor device manufacturing method and manufacturing device
CN107785431A (en) The manufacture method of semiconductor devices
JP5642427B2 (en) Plasma processing method
CN117253787A (en) Integrated trench etching process for trench power MOSFETs
JP2007184356A (en) Etching method
CN117316761B (en) Semiconductor structure and preparation method thereof
JP2005136097A (en) Manufacturing method of semiconductor device
JP2003298049A (en) Method for manufacturing semiconductor device
KR100923760B1 (en) Device Separating Method of Semiconductor Device
JP2005033165A (en) Method for forming trench in semiconductor device
KR100623592B1 (en) Gate electrode formation method of semiconductor device
KR100849080B1 (en) Device Separating Method of Semiconductor Device
JP4778715B2 (en) Semiconductor manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060414

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060920

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080204

RD03 Notification of appointment of power of attorney

Effective date: 20080204

Free format text: JAPANESE INTERMEDIATE CODE: A7423

RD04 Notification of resignation of power of attorney

Effective date: 20080205

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526