JP2005038150A - 伝送線路解析システム - Google Patents
伝送線路解析システム Download PDFInfo
- Publication number
- JP2005038150A JP2005038150A JP2003274055A JP2003274055A JP2005038150A JP 2005038150 A JP2005038150 A JP 2005038150A JP 2003274055 A JP2003274055 A JP 2003274055A JP 2003274055 A JP2003274055 A JP 2003274055A JP 2005038150 A JP2005038150 A JP 2005038150A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- timing
- electrical characteristics
- electronic component
- line analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】 複数の電子部品から構成されるクロック信号と制御信号と多接続のバス信号を含む電気回路全体に対するタイミングとノイズを同時に解析することを目的とする。
【解決手段】 解析モデル生成部11によって、対象の伝送線路の解析モデルを作成し、事前に抽出された蓄積部17に蓄積された伝送線路の電気特性と、蓄積部15に蓄積され、制御信号に応じて電子部品の内部遅延である電子部品の電気特性とを加算して、タイミング補正部12により、バス信号のタイミングを補正し、それに対して伝送線路解析ソフト13を用いることにより、伝送線路解析の結果16を得て、多接続のバス信号のタイミングとノイズを同時に解析し、さらに、伝送特性抽出部14にて、伝送線路の電気特性を抽出して、他の電気回路を伝送線路解析することができる。
【選択図】 図1
【解決手段】 解析モデル生成部11によって、対象の伝送線路の解析モデルを作成し、事前に抽出された蓄積部17に蓄積された伝送線路の電気特性と、蓄積部15に蓄積され、制御信号に応じて電子部品の内部遅延である電子部品の電気特性とを加算して、タイミング補正部12により、バス信号のタイミングを補正し、それに対して伝送線路解析ソフト13を用いることにより、伝送線路解析の結果16を得て、多接続のバス信号のタイミングとノイズを同時に解析し、さらに、伝送特性抽出部14にて、伝送線路の電気特性を抽出して、他の電気回路を伝送線路解析することができる。
【選択図】 図1
Description
本発明は、電気回路設計やプリント基板設計における伝送線路解析、特に、クロック信号と制御信号とバス信号を含めた電気回路やプリント基板全体のタイミングとノイズを同時に解析する伝送線路解析システムに関するものである。
近年、電気機器のプリント基板の高密度化や高速化が進んでおり、プリント基板の機能を正確に実現できるように、電気回路設計やプリント基板設計において、伝送線路解析を実施している。伝送線路解析は、ノイズがないクロック信号を実現する電子部品の選定や伝送線路を設計するため、さらには、複数の電子部品間でタイミングを合わせて、バス信号を伝播する電子部品の選定や伝送線路を設計する視点から実施される。
従来、これら2つの視点を同時に解析する方法として、例えば、実際に配線した配線長をもとに算出した配線遅延を配線許容遅延と比較することで、タイミングを考慮した電子部品の配置や電子部品を接続する配線の設計が行われている(例えば、特許文献1参照)。
図6に従来の解析システムで扱う電気回路の概要を示す。図6において、バス信号を伝播する伝送線路66は、1つのドライバの電子部品62と、1つのレシーバの電子部品63を接続している。電子部品61から伝送線路64と伝送線路65を通じて、バス信号のタイミングを制御するクロック信号が伝播される。この電気回路では、伝送線路64と伝送線路65の電気特性を、伝送線路66の伝送線路解析に利用することで、バス信号とクロック信号のタイミングとノイズを同時に解析できる。
特開平11−288431号公報(9頁、段落番号0067、0068、図14)
しかし、従来の電気回路では、伝送線路の電気特性を利用するのは、ドライバとレシーバの2つの電子部品へのクロック信号に限定されているため、それ以外にデータを一時保存するためのバッファの電子部品と制御信号を含む電気回路を解析することはできない。
本発明は、複数の電子部品から構成されるクロック信号と制御信号と多接続のバス信号を含む電気回路全体に対するタイミングとノイズを同時に解析することができる伝送線路解析システムを提供することを目的とする。
この課題を解決するために、本発明の伝送線路解析システムは、解析対象の電気回路の伝送線路解析モデルを生成する手段と、電子部品の電気特性を蓄積する手段と、伝送線路の電気特性を蓄積する手段と、蓄積された電子部品の電気特性と伝送線路の電気特性とから、伝送線路の解析モデルに対して伝送線路のタイミングを補正する手段と、タイミング補正した解析モデルから、伝送線路解析ソフトを用いて伝送線路解析をする手段と、伝送線路解析の結果から、伝送線路の電気特性を抽出する手段とからなることを特徴とするものであり、本発明の伝送線路解析システムは、また、電子部品の電気特性は、バス信号を出力するタイミングであり、伝送線路の電気特性は、伝送線路を伝播する制御信号であり、蓄積された電子部品の電気特性と伝送線路の電気特性とから、伝送線路の解析モデルに対して、伝送線路を伝播するバス信号のタイミングを補正することを特徴とするものである。
本発明によると、蓄積した電子部品の電気特性と、蓄積した伝送線路の電気特性とを用いて、解析モデルに対してバス信号のタイミングを補正して、伝送線路解析をするように構成したので、複数の電子部品から構成されるクロック信号と制御信号と多接続のバス信号を含む電気回路全体に対するタイミングとノイズを同時に解析することができる。
本発明によれば、電子部品の電気特性蓄積部に蓄積した電気特性と、伝送線路の電気特性蓄積部に蓄積した電気特性とを用いて、解析モデルに対して、タイミングを補正して伝送線路解析することにより、複数の電子部品から構成されるクロック信号と制御信号と多接続のバス信号を含む電気回路全体に対するタイミングとノイズを同時に解析することができる。
以下、本発明の実施の形態について、図1から図5を用いて説明する。
(実施の形態1)
図1は本発明のタイミング伝送線路解析システムの構成ブロック図である。図において、11は伝送線路の解析モデルの生成部、12は解析モデルのタイミング補正部、13は伝送線路解析ソフト、14は伝送線路の電気特性の抽出部、15は電子部品の電気特性蓄積部、16は伝送線路解析の結果、17は伝送線路の電気特性蓄積部である。
(実施の形態1)
図1は本発明のタイミング伝送線路解析システムの構成ブロック図である。図において、11は伝送線路の解析モデルの生成部、12は解析モデルのタイミング補正部、13は伝送線路解析ソフト、14は伝送線路の電気特性の抽出部、15は電子部品の電気特性蓄積部、16は伝送線路解析の結果、17は伝送線路の電気特性蓄積部である。
図2は本発明のタイミング伝送線路解析システムで扱う電気回路の1例である。21はクロック信号と制御信号のドライバの電子部品、22はバス信号のドライバの電子部品、23はバス信号のレシーバの電子部品、24と25はバス信号のバッファの電子部品、26と27はクロック信号を伝播する伝送線路、28と29はバス信号を伝播する伝送線路、210と211は制御信号を伝播する伝送線路である。
電気回路の動作を次に示す。電子部品22から伝送線路28を通じて、電子部品24にバス信号が伝播される。一方、電子部品22から伝送線路29を通じて、電子部品25にバス信号が伝播される。一方、電子部品21からそれらのバス信号を出力するタイミングのクロック信号が伝送線路26を通じて伝播される。その後、電子部品21から伝送線路210を通じて、電子部品24にバス信号を出力するタイミングの制御信号が伝播され、電子部品21から伝送線路211を通じて、電子部品25にバス信号の制御信号が伝播される。各々に伝播された制御信号に応じて、電子部品24から伝送線路28を通じて、電子部品23へバス信号が伝播され、電子部品25から伝送線路29を通じて、電子部品23へバス信号が伝播される。その後、電子部品21から伝送線路27を通じて伝播されたクロック信号に応じて、各々伝播されたバス信号が電子部品23に取り込まれる。
次に、図3を用いて伝送線路解析について説明する。31は伝送線路の入力波形、32は伝送線路の出力波形、33はレシーバの電子部品の0/1の閾値、34は伝送線路の電気特性である。本発明の特長は、多接続のバス信号のタイミングとノイズを同時に解析するために、伝送線路の電気特性34を、バス信号のタイミング補正に利用する点にある。
図1の構成ブロック図の働きを、図2の電気回路を例にして詳しく説明する。本発明は、図2に例示する電気回路全体のタイミングとノイズを同時に解析することを、目的とするものである。図2に示す電気回路において、伝送線路210、211から伝播される制御信号が異なるため、電子部品24と電子部品25でバス信号を出力するタイミングが異なる。そのため、伝送線路210と伝送線路211に対して、事前に伝送線路解析することにより、各々の伝送線路の電気特性を伝送特性抽出部14にて抽出し、蓄積部17に蓄積しておく。次に、伝送線路28と伝送線路29に対して、解析モデル生成部11にて、各々の解析モデルを作成し、事前に電気特性蓄積部17に蓄積された伝送線路210と伝送線路211の電気特性と、電子部品の電気特性蓄積部15に蓄積された制御信号に応じて、電子部品の内部遅延である電子部品24と電子部品25の電気特性とを加算して、タイミング補正部12により、伝送線路28と伝送線路29を伝播するバス信号のタイミングを補正する。それに対して、伝送線路解析ソフト13を用いて、伝送線路解析の結果16を得る。これにより、多接続のバス信号のタイミングとノイズを同時に解析することができる。
さらに、伝送特性抽出部14にて、解析結果16から伝送線路28と伝送線路29の電気特性を抽出することにより、他の電気回路を伝送線路解析することが可能になる。なお、伝送線路の電気特性を蓄積部17で蓄積するので、伝送線路26や伝送線路27や伝送線路210や伝送線路211が、複数部品で構成された電気回路であっても、伝送線路の電気特性を加算すれば同様の解析ができる。
次に、タイミング補正部12の機能を図4と図5を用いて説明する。通常、バス信号は単一の電子部品から供給されるため、図4のバス信号41とバス信号42をそのまま伝送線路解析する。しかし、本発明では、複数の電子部品や多接続のバス信号を扱うため、図5に示すように、タイミング補正量53を用いて、タイミングを補正して、バス信号41をバス信号51にし、タイミング補正量54を用いて、タイミングを補正して、バス信号42をバス信号52にする。これにより、バス信号間のクロストークも実際の動作と同じ状態で伝送線路解析できる。タイミング補正量53とタイミング補正量54は、ドライバやバッファの電子部品に対するクロック信号や制御信号の伝送線路の電気特性として抽出される。図1と図2において、電気特性蓄積部17に蓄積された伝送線路210と伝送線路211の電気特性が、タイミング補正量53とタイミング補正量54である。
11 解析モデル生成部
12 タイミング補正部
13 伝送線路解析ソフト
14 伝送特性抽出部
15 電子部品の電気特性蓄積部
16 伝送線路解析の結果
17 伝送線路の電気特性蓄積部
21 電子部品(クロック信号と制御信号のドライバ)
22 電子部品(バス信号のドライバ)
23 電子部品(バス信号のレシーバ)
24 電子部品(バス信号のバッファ)
25 電子部品(バス信号のバッファ)
26 伝送線路(クロック信号の伝播)
27 伝送線路(クロック信号の伝播)
28 伝送線路(バス信号の伝播)
29 伝送線路(バス信号の伝播)
210 伝送線路(制御信号の伝播)
211 伝送線路(制御信号の伝播)
31 伝送線路の入力波形
32 伝送線路の出力波形
33 電子部品の0/1閾値
34 伝送線路の電気特性
41 バス信号
42 バス信号
51 タイミング補正後のバス信号
52 タイミング補正後のバス信号
53 バス信号のタイミング補正量
54 バス信号のタイミング補正量
61 電子部品(クロック信号のドライバ)
62 電子部品(バス信号のドライバ)
63 電子部品(バス信号のレシーバ)
64 伝送線路(クロック信号の伝播)
65 伝送線路(クロック信号の伝播)
66 伝送線路(バス信号の伝播)
12 タイミング補正部
13 伝送線路解析ソフト
14 伝送特性抽出部
15 電子部品の電気特性蓄積部
16 伝送線路解析の結果
17 伝送線路の電気特性蓄積部
21 電子部品(クロック信号と制御信号のドライバ)
22 電子部品(バス信号のドライバ)
23 電子部品(バス信号のレシーバ)
24 電子部品(バス信号のバッファ)
25 電子部品(バス信号のバッファ)
26 伝送線路(クロック信号の伝播)
27 伝送線路(クロック信号の伝播)
28 伝送線路(バス信号の伝播)
29 伝送線路(バス信号の伝播)
210 伝送線路(制御信号の伝播)
211 伝送線路(制御信号の伝播)
31 伝送線路の入力波形
32 伝送線路の出力波形
33 電子部品の0/1閾値
34 伝送線路の電気特性
41 バス信号
42 バス信号
51 タイミング補正後のバス信号
52 タイミング補正後のバス信号
53 バス信号のタイミング補正量
54 バス信号のタイミング補正量
61 電子部品(クロック信号のドライバ)
62 電子部品(バス信号のドライバ)
63 電子部品(バス信号のレシーバ)
64 伝送線路(クロック信号の伝播)
65 伝送線路(クロック信号の伝播)
66 伝送線路(バス信号の伝播)
Claims (2)
- 解析対象の電気回路の伝送線路解析モデルを生成する手段と、電子部品の電気特性を蓄積する手段と、伝送線路の電気特性を蓄積する手段と、蓄積された電子部品の電気特性と伝送線路の電気特性とから、伝送線路の解析モデルに対して伝送線路のタイミングを補正する手段と、タイミング補正した解析モデルから、伝送線路解析ソフトを用いて伝送線路解析をする手段と、伝送線路解析の結果から、伝送線路の電気特性を抽出する手段とからなる伝送線路解析システム。
- 電子部品の電気特性は、バス信号を出力するタイミングであり、伝送線路の電気特性は、伝送線路を伝播する制御信号であり、蓄積された電子部品の電気特性と伝送線路の電気特性とから、伝送線路の解析モデルに対して、伝送線路を伝播するバス信号のタイミングを補正することを特徴とする請求項1記載の伝送線路解析システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003274055A JP2005038150A (ja) | 2003-07-14 | 2003-07-14 | 伝送線路解析システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003274055A JP2005038150A (ja) | 2003-07-14 | 2003-07-14 | 伝送線路解析システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005038150A true JP2005038150A (ja) | 2005-02-10 |
Family
ID=34211118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003274055A Pending JP2005038150A (ja) | 2003-07-14 | 2003-07-14 | 伝送線路解析システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005038150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238170A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | 配線検証システム、配線検証方法、及び配線検証プログラム |
-
2003
- 2003-07-14 JP JP2003274055A patent/JP2005038150A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010238170A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | 配線検証システム、配線検証方法、及び配線検証プログラム |
| US8312411B2 (en) | 2009-03-31 | 2012-11-13 | Nec Corporation | Wiring verification system, wiring verification method, and wiring verification program product |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101808460B (zh) | 用于pcb的布线方法及pcb | |
| CN105578585B (zh) | 一种确定链路延时的方法、装置和通信设备 | |
| CN107918595B (zh) | 控制设备、尤其是用于机动车辆的控制设备 | |
| US20050268264A1 (en) | Apparatus and method for calculating crosstalk | |
| JP2009104503A (ja) | 電気回路および電気回路の設計方法 | |
| JP2005038150A (ja) | 伝送線路解析システム | |
| US7149271B2 (en) | Driver driving method, driver circuit, transmission method using driver, and control circuit | |
| US7228517B2 (en) | Integrated circuit design method and system | |
| US20110066990A1 (en) | Information processing apparatus | |
| JP5040463B2 (ja) | クロストークノイズ解析方法 | |
| Yu et al. | A bit-time-dependent model of I/O drivers for overclocking analysis | |
| US5572714A (en) | Integrated circuit for pipeline data processing | |
| Stievano et al. | Behavioural macromodels of digital IC receivers for analogue-mixed signal simulations | |
| US7398504B2 (en) | Program, method and apparatus for analyzing transmission signals | |
| US7146550B2 (en) | Isolation testing circuit and testing circuit optimization method | |
| WO2007010009A3 (fr) | Integrite materielle permanente des donnees | |
| CN101187950A (zh) | 多重负载拓扑布线架构 | |
| KR20070038898A (ko) | 시리얼 데이터 입력 시스템 | |
| JP3178127B2 (ja) | 自動レイアウト手法による半導体集積回路のブロック配置方法 | |
| EP2040381A1 (en) | Semiconductor integrated circuit and layout technique thereof | |
| US7868653B2 (en) | Clock supply apparatus and clock supply method | |
| JP4319081B2 (ja) | 低消費電力回路の設計支援装置 | |
| JP2000215223A (ja) | スキャンパス接続装置 | |
| US20070225960A1 (en) | Subchip boundary constraints for circuit layout | |
| US8729945B2 (en) | Printed circuit board and method for controlling signal timing sequence thereof |