JP2005031648A - 素子基板及び発光装置 - Google Patents

Abstract

【課題】 スイッチング用トランジスタのオフ電流を低く抑える必要はなく、駆動用トランジスタの特性のばらつきに起因する、画素間における発光素子の輝度ムラを抑えることが可能であり、配線増加によるプロセス上のリスクを抑えることを目的とする。
【解決手段】 駆動用トランジスタと直列に線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を電流制御用トランジスタのゲートに入力する構成とする。電流制御用トランジスタは線形領域で動作するためソース・ドレイン間電圧Vdsは小さく、ゲート・ソース間電圧Vgsの僅かな変動は負荷に流れる電流に影響しない。発光素子に流れる電流は飽和領域で動作する駆動用トランジスタにより決定される。駆動用トランジスタのゲートは発光素子の発光時に固定電位を入力した状態にする。
【選択図】 図５

Description

本発明は、発光素子の発光を制御する手段が備えられた発光装置及び当該制御手段を基板上に形成した素子基板に関する。

有機エレクトロルミネセンス媒体を用いた表示パネルの中で、薄膜トランジスタを用いた画素からなる平面パネルが開示されている（例えば、特許文献１参照。）。従来良く知られているこの種の表示パネルの画素構成とその動作について、以下、図面を参照して簡単に説明する。

図７に示す画素には、スイッチング用トランジスタ７００は、ゲートが走査線７０５に接続されており、ソースとドレインが一方は信号線７０４に、もう一方は駆動用トランジスタ７０１のゲートに接続されている。駆動用トランジスタ７０１は、ソースが電源線７０６に接続されており、ドレインが発光素子７０３の陽極に接続されている。発光素子７０３の一方の端子は対向電極７０７に接続されている。容量素子７０２は駆動用トランジスタ７０１のゲートとソース間の電位差を保持するように設けられている。また、電源線７０６、対向電極７０７には、電源からそれぞれ所定の電圧が印加されており、互いに電位差を有している。

走査線７０５の信号によりスイッチング用トランジスタ７００がオンになると、信号線７０４に入力されたビデオ信号が駆動用トランジスタ７０１のゲートに入力される。この入力されたビデオ信号の電位と電源線７０６の電位差が駆動用トランジスタ７０１のゲート・ソース間電圧Ｖgsとなり、発光素子７０３に電流が供給されて発光素子７０３が発光する。

特開平８−２３４６８３号公報 （第５頁、第１図）

ところで、レーザアニール技術などによりガラス基板上に形成された多結晶シリコン膜を用いたトランジスタは、電界効果移動度が高くオン電流が大きくとれるといった特徴がある。従って、本来では図７で示す画素に用いるトランジスタとして適していると考えられている。

しかしながら、多結晶シリコンを用いたトランジスタは、結晶粒界に形成される欠陥に起因して、その特性にばらつきが生じやすいといった問題点を有している。

図７に示した画素において、駆動用トランジスタ７０１のドレイン電流が画素毎にばらつくと、ビデオ信号の電位が同じであっても、各画素の発光素子７０３の輝度ムラが生じてしまうという問題がある。

また、スイッチング用トランジスタ７００のオフ電流を低く抑え、且つ、容量素子７０２に充電をするためにオン電流を高くすることが要求されている。しかし、両者を同時に満たすことはトランジスタ作製プロセスにおいては難しい課題である。さらに、スイッチング用トランジスタ７００のスイッチングや信号線、走査線の電位の変化等に伴い、駆動用トランジスタ７０１のＶgsが変化してしまうという問題もある。これは、駆動用トランジスタ７０１のゲートにつく寄生容量によるものである。

同時に、高解像度になり画素ピッチが狭くなるにつれて、配線間のスペースを狭くすることが要求される。しかし、パネル製造工程において、ごみなどが原因で配線間ショート等のパターン不良が増加し、線欠陥が増加してしまうことが問題となる。

本発明は上述した問題に鑑み、スイッチング用トランジスタのオフ電流を低く抑える必要はなく、容量素子の容量も大きくする必要はなく、寄生容量による影響も受けにくい、且つ駆動用トランジスタの特性のばらつきに起因する、画素間における発光素子の輝度ムラを抑えることができ、開口率をできるだけ下げず、配線増加によるプロセス上のリスクを最小限に抑えた発光装置及び素子基板を提供することを目的とする。

本発明は、駆動用トランジスタのゲートの電位を固定し、且つ飽和領域で動作させ、常に電流を流すことが可能な状態にして動作させることを特徴とする発光装置及び素子基板であって、次に示すような特徴を有している。

駆動用トランジスタと直列に線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を電流制御用トランジスタのゲートに入力する構成を有している。電流制御用トランジスタは線形領域で動作するため、ソース・ドレイン間電圧Ｖdsは小さく、ゲート・ソース間電圧Ｖgsの僅かな変動は、負荷（発光素子など）に流れる電流に影響しない。発光素子に流れる電流は飽和領域で動作する駆動用トランジスタにより決定される。駆動用トランジスタのゲートには、少なくとも発光素子の発光時に固定電位を入力した状態としておく。本明細書では、これを発光時ゲート電位固定法と呼ぶ。

従って、電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、スイッチング用トランジスタのオフ電流を低く抑えたりしなくても、負荷（発光素子など）に流れる電流に影響しない。また、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。スイッチング用トランジスタはオフ電流を低く抑える必要がないため、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。

ただし、駆動用トランジスタのゲートに固定電位を入力するための電源線が増加する。そのため、電源線の増加に伴い、隣接した配線間のショートやプロセス起因のごみなどが原因のショートのリスクが増大する。そこで本発明は、配線を減らすためにトランジスタの接続に新規の構成を用い、以下の構成を備えている。

本発明は、発光素子に流れる電流値を制御する第１のトランジスタと、ビデオ信号によって発光素子に流れる電流のオンオフを制御する第２のトランジスタとが備えられた画素を複数個配列した発光装置である。その画素において、発光素子に電流を供給する第１の電源と、第１のトランジスタ、第２のトランジスタ及び発光素子は直列に接続されている。そして、隣接する画素間では、第１のトランジスタのゲート電極は、配線で接続され、且つ該ゲート電極は第２の電源と接続されていることを特徴としている。すなわち、第１のトランジスタのゲート電極は、隣接する画素間で配線によって接続され、且つ該ゲート電極は第２の電源と接続されているものであり、少なくとも隣接する画素間でゲート電極の電位は共通であることを特徴とするものである。つまり、ゲート電極を配線として用いている。そして、第１のトランジスタのゲート電極を連結する配線は、画素部の内側に設けられている。

本発明は、複数の画素が配列されて画素部を形成し、各画素には、第１のトランジスタと、第２のトランジスタと発光素子とが直列に接続されている発光装置である。その画素部は、一方向に延びる走査線と、該走査線と交差する方向に延びる信号線と、電源線とが備えられ、隣接する画素間において、第１のトランジスタのゲート電極は、画素部の内側で、配線で連結されていることを特徴とするものである。つまり、配線は隣接する第１のトランジスタのゲート電極同士を連結する機能を兼ね備えている。

本発明の発光装置において、第１のトランジスタ及び第２のトランジスタは極性を同じとして構成することが好ましい形態である。第１のトランジスタはチャネル長がチャネル幅より長く、第２のトランジスタは、チャネル長がチャネル幅と同じかそれより短くした組み合わせとすることが好ましい。また、第１のトランジスタはそのチャネル幅に対するチャネル長の比が５以上とすることが好ましい。

本発明は、画素電極に流れ込む電流値を制御する第１のトランジスタと、ビデオ信号によって、画素電極に流れ込む電流のオンオフを制御する第２のトランジスタとが備えられた画素を複数個配列した素子基板である。画素電極には、電流を供給する第１の電源と、第１のトランジスタ、第２のトランジスタ及び画素電極は直列に接続されている。隣接する画素間において第１のトランジスタのゲート電極は、配線で接続され、且つ該ゲート電極は第２の電源と接続されていることを特徴としている。すなわち、第１のトランジスタのゲート電極は、隣接する画素間で配線によって接続され、且つ該ゲート電極は第２の電源と接続されているものであり、少なくとも隣接する画素間でゲート電極の電位は共通であることを特徴とするものである。そして、第１のトランジスタのゲート電極を連結する配線は、画素部の内側に設けられている。

本発明は、複数の画素電極が配列されて画素部を形成し、各画素電極には、第１のトランジスタと第２のトランジスタと、が直列に接続され、画素部には一方向に延びる第１の配線と、該第１の配線と交差する方向に延びる第２の配線と、第３の配線とが備えられている素子基板である。その隣接する画素電極間において、第１のトランジスタのゲート電極は、画素部の内側で第４の配線で連結されていることを特徴とするものである。

本発明の素子基板において、第１のトランジスタ及び第２のトランジスタは極性が同じであることが好ましい形態である。第１のトランジスタはチャネル長がチャネル幅より長く、第２のトランジスタは、チャネル長がチャネル幅と同じかそれより短くすることが好ましい。また、第１のトランジスタはそのチャネル幅に対するチャネル長の比が５以上であることが好ましい。

本発明において、発光装置とは、電流または電圧により発光を制御可能な発光素子を用いて情報を表示する装置を指し、好ましい形態として、トランジスタなどの能動素子と該発光素子を組み合わせて構成された装置を指している。なお発光装置とは、パネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、パネルが完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。

本発明においていう発光素子は、代表的には、エレクトロルミネセンスを発現する有機または無機材料で形成された素子、或いは、蛍光または燐光を発現する素子を指していう。その他にも、所謂冷光を発光する素子を含み、発光ダイオードや、エレクトロクロミックを発現する材料で形成される発光素子であっても良い。その他に、ＦＥＤ（Field Emission Display）に用いられている電子源素子を含めても良い。

発光素子の１つであるＯＬＥＤ（Organic Light Emitting Diode）は、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。

電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、スイッチング用トランジスタのオフ電流を低く抑えたりしなくても、発光素子に流れる電流に影響しない。また、電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。また、スイッチング用トランジスタはオフ電流を低く抑える必要がないため、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。

さらに、本発明のように、ゲート電極にコンタクト部を複数個設け、ゲートを配線の一部として用い、他の配線層を使って連結することにより、同層で他の配線と並列して配置されている部分を少なくすることができる。この配線構造を用いることでプロセス中に発生するごみなどが原因となる配線不良を低減させることができる。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。

（実施の形態１）
図１に、本発明の発光装置が有する画素の一実施形態を示す。図１に示す画素は、発光素子１０４と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるトランジスタ（スイッチング用トランジスタ）１０１と、発光素子１０４に流れる電流値を制御する駆動用トランジスタ１０２、発光素子１０４への電流の供給を制御する電流制御用トランジスタ１０３とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子１０５を画素に設けても良い。

ここで、図１における駆動用トランジスタ１０２の記号について説明する。この記号はゲート電極の異なる２点にコンタクト領域を設けたトランジスタを表したものであり、接続関係が通常と異なるため、特にこの様に表した。すなわち、ゲート電極の一方の端と他方の端を配線に接続した構成としている。この構成は、ゲート電極を配線の１部としても機能させている。

駆動用トランジスタ１０２及び電流制御用トランジスタ１０３は同じ極性を有する。本実施の形態では、駆動用トランジスタ１０２を飽和領域で電流制御用トランジスタ１０３を線形領域で動作させている。

駆動用トランジスタ１０２のチャネル長Ｌをチャネル幅Ｗより長く、電流制御用トランジスタ１０３のチャネル長Ｌをチャネル幅Ｗと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ１０２のチャネル幅Ｗに対するチャネル長Ｌの比が５以上にするとよい。

なお、駆動用トランジスタ１０２にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。

また、スイッチング用トランジスタ１０１はｎ型トランジスタを用いてもよいし、ｐ型トランジスタを用いてもよい。

スイッチング用トランジスタ１０１のゲートは、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ１０１のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ１０３のゲートに接続されている。駆動用トランジスタ１０２のゲートは第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続されている。

本実施の形態では、駆動用トランジスタの接続において、ゲート電極と配線とのコンタクトを２箇所で取り、ゲート電極を配線の一部として用い、第２の電源線Ｗｉ（ｉ＝１〜ｘ）が同層で信号線Ｓｉ(ｉ＝１〜ｘ)や第１の電源線と並列して配置されている部分を少なくする。この接続のトランジスタを用いることでプロセス中に発生しうるごみによる配線間ショートの発生確率を減少させることができる。

そして駆動用トランジスタ１０２及び電流制御用トランジスタ１０３は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ１０２及び電流制御用トランジスタ１０３のドレイン電流として発光素子１０４に供給されるように、第１の電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子１０４と接続されている。本実施の形態では、電流制御用トランジスタ１０３のソースが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ１０２のドレインが発光素子１０４の画素電極に接続される。

なお駆動用トランジスタ１０２のソースを第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続し、電流制御用トランジスタ１０３のドレインを発光素子１０４の画素電極に接続してもよい。

発光素子１０４は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図１のように、陽極が駆動用トランジスタ１０２と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子１０４の対向電極と、第１の電源線Ｖｉ（ｉ＝１〜ｘ）のそれぞれには、発光素子１０４に順バイアス方向の電流が供給されるように電位差が設けられている。

容量素子１０５が有する２つの電極は、一方は第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ１０３のゲートに接続されている。容量素子１０５はスイッチング用トランジスタ１０１が非選択状態（オフ状態）にある時、容量素子１０５の電極間の電位差を保持するために設けられている。

なお図１では容量素子１０５を第１の電源線Ｖｉ(ｉ＝１〜ｘ)と電流制御用トランジスタ１０３のゲートとの間に設ける構成を示したが、本発明はこの構成に限定されず、第２の電源線Ｗｉ(ｉ＝１〜ｘ)と電流制御用トランジスタ１０３のゲートとの間に設ける構成にしても良いし、容量素子１０５を設けない構成にしても良い。

図１では駆動用トランジスタ１０２および電流制御用トランジスタ１０３をP型トランジスタとし、駆動用トランジスタ１０２のドレインと発光素子１０４の陽極とを接続した。逆に駆動用トランジスタ１０２および電流制御用トランジスタ１０３をN型トランジスタとするならば、駆動用トランジスタ１０２のソースと発光素子１０４の陰極とを接続する。この場合、発光素子１０４の陰極が画素電極、陽極が対向電極となる。

次に、図１に示した画素の駆動方法について説明する。図１に示す画素は、その動作を書き込み期間、データ保持期間とに分けて説明することができる。まず書き込み期間において走査線Ｇｊ（ｊ＝１〜ｙ）が選択されると、走査線Ｇｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ１０１がオンになる。そして、信号線Ｓｉ（ｉ＝１〜ｘ）に入力されたビデオ信号が、スイッチング用トランジスタ１０１を介して電流制御用トランジスタ１０３のゲートに入力される。なお、駆動用トランジスタ１０２はゲートが第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続されているため、常にオン状態である。

ビデオ信号によって電流制御用トランジスタ１０３がオンになる場合は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）を介して電流が発光素子１０４に供給される。このとき電流制御用トランジスタ１０３は線形領域で動作しているため、発光素子１０４に流れる電流は、飽和領域で動作する駆動用トランジスタ１０２と発光素子１０４の電圧電流特性によって決まる。そして発光素子１０４は、供給される電流に見合った高さの輝度で発光する。

またビデオ信号によって電流制御用トランジスタ１０３がオフになる場合は、発光素子１０４への電流の供給は行なわれず、発光素子１０４は発光しない。

データ保持期間では、走査線Ｇｊ（ｊ＝１〜ｙ）の電位を制御することでスイッチング用トランジスタ１０１をオフにし、書き込み期間において書き込まれたビデオ信号の電位を保持する。書き込み期間において電流制御用トランジスタ１０３をオンにした場合、ビデオ信号の電位は容量素子１０５によって保持されているので、発光素子１０４への電流の供給は維持されている。逆に、書き込み期間において電流制御用トランジスタ１０３をオフにした場合、ビデオ信号の電位は容量素子１０５によって保持されているので、発光素子１０４への電流の供給は行なわれていない。

なお素子基板は、本発明の発光装置を作製する過程における、発光素子が形成される前の一形態に相当する。

本発明の発光装置において用いられるトランジスタは、単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩ基板を用いたトランジスタであっても良いし、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。

上記構成により、電流制御用トランジスタ１０３は線形領域で動作するため電流制御用トランジスタ１０３のソース・ドレイン間電圧Ｖｄｓは小さく、電流制御用トランジスタ１０３のゲート・ソース間電圧Ｖｇｓの僅かな変動は、発光素子１０４に流れる電流に影響しない。発光素子１０４に流れる電流は飽和領域で動作する駆動用トランジスタ１０２により決定される。よって、電流制御用トランジスタ１０３のゲート・ソース間に設けられた容量素子１０５の容量を大きくしたり、スイッチング用トランジスタ１０１のオフ電流を低く抑えたりしなくても、発光素子１０４に流れる電流に影響しない。また、電流制御用トランジスタ１０３のゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を高めることができる。

（実施の形態２）
本実施の形態では、本発明の発光装置が有する画素の、図１とは異なる形態について説明する。

図２に示す画素は、発光素子２０４と、スイッチング用トランジスタ２０１と、駆動用トランジスタ２０２と、電流制御用トランジスタ２０３と、電流制御用トランジスタ２０３を強制的にオフするためのトランジスタ（消去用トランジスタ）２０６とを有している。上記素子に加えて容量素子２０５を画素に設けても良い。

駆動用トランジスタ２０２及び電流制御用トランジスタ２０３は同じ極性を有する。本発明では、駆動用トランジスタ２０２を飽和領域で、電流制御用トランジスタ２０３を線形領域で動作させる。

駆動用トランジスタ２０２のチャネル長Ｌをチャネル幅Ｗより長く、電流制御用トランジスタ２０３のチャネル長Ｌをチャネル幅Ｗと同じか、それより短くてもよい。より望ましくは、駆動用トランジスタ２０２のチャネル幅Ｗに対するチャネル長Ｌの比が５以上にするとよい。

駆動用トランジスタ２０２にはエンハンスメント型トランジスタを用いてもよいし、ディプリーション型トランジスタを用いてもよい。また、スイッチング用トランジスタ２０１及び消去用トランジスタ２０６はN型トランジスタを用いてもよいし、P型トランジスタを用いてもよい。

スイッチング用トランジスタ２０１のゲートは、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用トランジスタ２０１のソースとドレインは、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用トランジスタ２０３のゲートに接続されている。また消去用トランジスタ２０６のゲートは、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）に接続されており、ソースとドレインは、一方が第１の電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が電流制御用トランジスタ２０３のゲートに接続されている。駆動用トランジスタ２０２のゲートは第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続されている。

この時、駆動用トランジスタの接続に新規の構成を用いる。ゲート電極のコンタクトを２箇所で取り、ゲートを配線の一部として用い、第２の電源線Ｗｉ（ｉ＝１〜ｘ）が同層で信号線Ｓｉ(ｉ＝１〜ｘ)や第１の電源線と並列して配置されている部分を少なくする。このように接続したトランジスタを用いることでプロセス中に発生しうるごみによる配線間ショートのリスクが減少する。

そして駆動用トランジスタ２０２及び電流制御用トランジスタ２０３は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用トランジスタ２０２及び電流制御用トランジスタ２０３のドレイン電流として発光素子２０４に供給されるように、第１の電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子２０４と接続されている。本実施の形態では、電流制御用トランジスタ２０３のソースが第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用トランジスタ２０２のドレインが発光素子２０４の画素電極に接続される。

なお駆動用トランジスタ２０２のソースを第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続し、電流制御用トランジスタ２０３のドレインを発光素子２０４の画素電極に接続してもよい。

発光素子２０４は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図２のように陽極が駆動用トランジスタ２０２と接続している場合、陽極が画素電極、陰極が対向電極となる。発光素子２０４の対向電極と、第１の電源線Ｖｉ（ｉ＝１〜ｘ）のそれぞれには、発光素子２０４に順バイアス方向の電流が供給されるように、電位差が設けられている。

容量素子２０５が有する２つの電極は、一方は第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用トランジスタ２０３のゲートに接続されている。

容量素子２０５はスイッチング用トランジスタ２０１が非選択状態（オフ状態）にある時、容量素子２０５の電極間の電位差を保持するために設けられている。なお図３では容量素子２０５を第１の電源線Ｖｉ(ｉ＝１〜ｘ)と電流制御用トランジスタ２０３のゲートとの間に設ける構成を示したが、本発明はこの構成に限定されず、第２の電源線Ｗｉ(ｉ＝１〜ｘ)と電流制御用トランジスタ２０３のゲートとの間に設ける構成にしても良いし、容量素子２０５を設けない構成にしても良い。

図２では駆動用トランジスタ２０２および電流制御用トランジスタ２０３をP型トランジスタとし、駆動用トランジスタ２０２のドレインと発光素子２０４の陽極とを接続した。逆に駆動用トランジスタ２０２および電流制御用トランジスタ２０３をN型トランジスタとするならば、駆動用トランジスタ２０２のソースと発光素子２０４の陰極とを接続する。この場合、発光素子２０４の陰極が画素電極、陽極が対向電極となる。

図２に示す画素は、その動作を書き込み期間、データ保持期間、消去期間とに分けて説明することができる。書き込み期間とデータ保持期間におけるスイッチング用トランジスタ２０１、駆動用トランジスタ２０２及び電流制御用トランジスタ２０３の動作については、図１の場合と同様である。

消去期間では、第２の走査線Ｇｅｊ（ｊ＝１〜ｙ）が選択されて消去用トランジスタ２０６がオンになり、第１の電源線Ｖｉ（ｉ＝１〜ｘ）の電位が消去用トランジスタ２０６を介して電流制御用トランジスタ２０３のゲートに与えられる。よって、電流制御用トランジスタ２０３がオフになるため、発光素子２０４に強制的に電流が供給されない状態を作り出すことができる。

（実施の形態３）
本実施の形態では、薄膜トランジスタ（ＴＦＴ）で駆動するアクティブマトリクス型の画素構成を有する発光装置の構成と駆動について説明する。

図３に外部回路のブロック図とパネルの概略図を示す。図３に示すように、アクティブマトリクス型表示装置は外部回路３００４及びパネル３０１０を有する。外部回路３００４はＡ／Ｄ変換部３００１、電源部３００２及び信号生成部３００３を有する。Ａ／Ｄ変換部３００１はアナログ信号で入力された映像データ信号をデジタル信号（ビデオ信号）に変換し、信号線駆動回路３００６へ供給する。電源部３００２はバッテリーやコンセントより供給された電源から、それぞれ所望の電圧値の電源を生成し、信号線駆動回路３００６、走査線駆動回路３００７、発光素子３０１１、信号生成部３００３等に供給する。信号生成部３００３には、電源、映像信号及び同期信号等が入力され、各種信号の変換を行う他、信号線駆動回路３００６及び走査線駆動回路３００７を駆動するためのクロック信号等を生成する。

外部回路３００４からの信号及び電源はＦＰＣを通し、パネル３０１０内のＦＰＣ接続部３００５から内部回路等に入力される。

また、パネル３０１０は基板３００８上に、ＦＰＣ接続部３００５、内部回路が配置され、また、発光素子３０１１を有する。内部回路は信号線駆動回路３００６、走査線駆動回路３００７及び画素部３００９を有する。図３には例として実施形態１に記載の画素を採用しているが、画素部３００９に本発明の実施形態に挙げたいずれかの画素構成を採用することができる。

基板３００８の中央には画素部３００９が配置され、その周辺には、信号線駆動回路３００６及び走査線駆動回路３００７が配置されている。発光素子３０１１及び、前記発光素子の対向電極は画素部３００９全体面に形成されている。

より詳しく、図４に信号線駆動回路３００６のブロック図を示す。信号線駆動回路３００６はＤ−フリップフロップ４００１を複数段用いてなるシフトレジスタ４００２、データラッチ回路４００３、ラッチ回路４００４、レベルシフタ４００５及びバッファ４００６等を有する。入力される信号はクロック信号（Ｓ−ＣＫ）、反転クロック信号（Ｓ−ＣＫＢ）、スタートパルス（Ｓ−ＳＰ）、ビデオ信号（ＤＡＴＡ）及びラッチパルス（ＬａｔｃｈＰｕｌｓｅ）とする。

まず、クロック信号、クロック反転信号及びスタートパルスのタイミングに従って、シフトレジスタ４００２より、順次サンプリングパルスが出力される。サンプリングパルスはデータラッチ回路４００３へ入力され、そのタイミングで、ビデオ信号を取り込み、保持する。この動作が一列目から順に行われる。

最終段のデータラッチ回路４００３においてビデオ信号の保持が完了すると、水平帰線期間中にラッチパルスが入力され、データラッチ回路４００３において保持されているビデオ信号は一斉にラッチ回路４００４へと転送される。その後、レベルシフタ４００５においてレベルシフトされ、バッファ４００６において整形された後、信号線Ｓ１からＳｎへ一斉に出力される。その際、走査線駆動回路３００７によって選択された行の画素へ、Ｈレベル（高レベル）、Ｌレベル（低レベル）が入力され、発光素子３０１１の発光、非発光を制御する。

本実施の形態にて示したアクティブマトリクス型表示装置はパネル３０１０と外部回路３００４が独立されているが、これらを同一基板上に一体形成して作製してもよい。また、表示装置は例として、発光素子を使用したものとしたが、それ以外の表示素子を利用した表示装置でもよい。また、信号線駆動回路３００６内にレベルシフタ４００５及びバッファ４００６が無くてもよい。

（実施の形態４）
本実施の形態では、本発明における発光装置の一態様について図面を参照して説明する。

図８は、基板３００８に画素部３００９、走査線駆動回路３００７、信号線駆動回路３００６、ＦＰＣ接続部（外部入力端子）３００５が配置される本発明の素子基板の構成を示している。画素部３００９には実施の形態１または２で説明した様に、ＴＦＴなどに代表されるトランジスタとそれに接続する画素電極３０１３を含む画素３０００が複数個備えられ、マトリクス状に配置されている。

画素電極３０１３の配置に合わせて発光素子を形成することで発光装置を完成させることが出来る。

画素部３００９には第１の走査線５００４、第２の走査線５００３が並列して配設され、ビデオ信号を送る信号線５００１、発光素子に電力を供給する第１の電源線５００２がそれと交差する方向に配設されている。第２の電源線５０１１は駆動用トランジスタの接続において、ゲート電極と配線とのコンタクトを２箇所で取り、ゲートを配線の一部として用い、第２の電源線５０１１が同層で信号線５００１や第１の電源線５００２と並列して配置されている部分を少なくする。

通常、ゲート電極と他の層の配線とのコンタクトが画素数の増加に伴い増加し、ゲート電極と他の層の配線のコンタクト不良が生じる確率が大きくなり、線欠陥が発生してしまう可能性が増える。しかしながら、本実施の形態では、第２の電源線５０１１への電源の供給を、画素部３００９の外部から画素部の第２の電源線５０１１に電源を供給する側の反対側で第２の電源線同士を接続する配線３０１２を設けることにより、不良の発生を低減させている。このように両側から電源を供給することにより、コンタクト不良が一列あたり一箇所でのみ起こっている場合においては、線欠陥が発生せず、線欠陥が発生する確率を大きく減らすことができる。

図５は画素の詳細な構成を説明する図であり、ビデオ信号線５００１、第１の電源線５００２、第２の電源線５０１１に相当し、第１の走査線５００４、第２の走査線５００３が囲む領域にＴＦＴが配置された画素を示している。

本実施の形態では、ビデオ信号線５００１と第１の電源線５００２と第２の電源線５０１１は同じ導電膜で形成し、第１の走査線５００４と第２の走査線５００３は同じ導電膜で形成する。また５００５はスイッチング用トランジスタであり、第１の走査線５００４の一部がそのゲート電極として機能する。このような構造にすることにより、同じ層で他の配線と並列に配置されている部分を少なくすることができる。

また５００６は消去用トランジスタであり、第２の走査線５００３の一部がそのゲート電極として機能する。５００７は駆動用トランジスタ、５００８は電流制御用トランジスタに相当する。駆動用トランジスタ５００７は、そのチャネル長Ｌ／チャネル幅Ｗが電流制御用トランジスタ５００８よりも大きくなるように、活性層が曲がりくねっている。５００９は画素電極に相当している。電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）において発光する。

図１１はこの画素の縦断面図であり、図５で示すＡ−Ａ'線に対応する部位を示している。基板３００８上には半導体膜１０〜１３が形成されている。この半導体膜は例えば、窒化シリコン、酸窒化シリコンなどのガスバリア性の無機絶縁膜で挟まれていることが好ましい。本実施の形態においてトランジスタはトップゲート型の構造で示しているが、ボトムゲート型の構造を採用しても良い。駆動用トランジスタのゲート電極５０１０は、配線３０１２と第１の層間絶縁膜１５を介して接続している。画素電極５００９は第２の層間絶縁膜１７を介してその下層の配線１６と接続されている。

本実施の形態のように、駆動トランジスタのゲート電圧を制御する配線を、ゲート電極と配線とのコンタクトを２箇所で取り、ゲートを配線の一部として用い、第２の電源線が同層で信号線や第１の電源線と並列して配置されている部分を少なくすることで、これらの配線の隣接間ショートによる不良の発生確率を低下させることができる。例えば、信号線や電源線を形成する層の前後におけるプロセス中に発生するごみを原因として、配線ショートが発生する確率を減少させることができる。

なお本発明の上面図は本の一実施例であり、本発明はこれに限定されるものではない。

（実施の形態５）
本実施の形態では、画素の断面構造について説明する。図９（Ａ）に、駆動用トランジスタ９０２１がP型で、発光素子９０２２から発せられる光が陽極９０２３側に抜ける場合の画素の断面図を示す。

図９（Ａ）では、発光素子９０２２の陽極９０２３と駆動用トランジスタ９０２１が電気的に接続されており、陽極９０２３上に電界発光層９０２４、陰極９０２５が順に積層されている。陰極９０２５は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層９０２４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極９０２３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極９０２３は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。

陽極９０２３と、電界発光層９０２４と、陰極９０２５とが重なっている部分が発光素子９０２２に相当する。図９（Ａ）に示した画素の場合、発光素子９０２２から発せられる光は、白抜きの矢印で示すように陽極９０２３側に抜ける。

図９（Ｂ）に、駆動用トランジスタ９００１がN型で、発光素子９００２から発せられる光が陽極９００５側に抜ける場合の、画素の断面図を示す。図９（Ｂ）では、発光素子９００２の陰極９００３と駆動用トランジスタ９００１が電気的に接続されており、陰極９００３上に電界発光層９００４、陽極９００５が順に積層されている。陰極９００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層９００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極９００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極９００５は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。

陰極９００３と、電界発光層９００４と、陽極９００５とが重なっている部分が発光素子９００２に相当する。図９（Ｂ）に示した画素の場合、発光素子９００２から発せられる光は、白抜きの矢印で示すように陽極９００５側に抜ける。

なお本実施の形態では、駆動用トランジスタと発光素子が電気的に接続されている例を示したが、駆動用トランジスタと発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。

（実施の形態６）
本発明の画素構成を用いた駆動タイミングの一例を、図１０を用いて説明する。

図１０（A）はデジタル時間階調方式を用い、４ビット階調を表現する場合の例である。データ保持期間Ｔｓ１〜Ｔｓ４は、その長さの比をＴｓ１：Ｔｓ２：Ｔｓ３：Ｔｓ４＝２³：２²：２¹：２⁰＝８：４：２：１としている。

動作について説明する。まず、書き込み期間Tｂ1において、１行目から順に第１の走査線が選択され、スイッチング用トランジスタがオンする。次に、信号線よりビデオ信号が各画素に入力され、その電位によって各画素の発光、非発光が制御される。ビデオ信号の書き込みが完了した行においては、直ちにデータ保持期間Ts1へと移る。同じ動作が、最終行まで行われ、期間Ta1が終了する。このとき、データ保持期間Ts1が終了した行から順に書き込み期間Tｂ2へ移る。

ここで、書き込み期間よりも短いデータ保持期間を有するサブフレーム期間(ここでは４番目のサブフレームが該当する)においては、データ保持期間の終了後、直ちに次の期間が開始しないよう、消去期間２１０２を設ける。消去期間において発光素子は、強制的に非発光状態とされる。

ここでは４ビット階調を表現する場合について説明したが、ビット数及び階調数はこれに限定されない。また、発光の順番はTs１〜Ts４である必要はなく、ランダムでもよいし、複数に分割して発光をしてもよい。

また、図１０（Ｂ）に書き込みパルス及び消去パルスの例を示す。前記消去パルスは消去パルス１に示すように、１行ずつパルスを入力し、消去期間中は容量手段等によって保持してもよいし、消去パルス２に示すように、消去期間中ずっと、Ｈレベルを入力しつづけてもよい。なお、図１０（Ｂ）に示すパルスはいずれもスイッチング用トランジスタ及び消去用トランジスタがｎ型である場合であり、前記スイッチング用トランジスタ及び前記消去用トランジスタがｐ型である場合は、図１０（Ｂ）のパルスはいずれもＨレベルとＬレベルが反転する。

（実施の形態７）
本発明の発光装置は様々な電子機器の表示部に用いることができる。特に低消費電力が要求されるモバイル機器には本発明の発光装置を用いることが望ましい。

図１２は、本発明に係る発光装置であって、外部回路との接続配線まで組み立てた状態を示している。図１２（Ａ）は上面図であり、第１の基板１２０４には画素部１２０２、信号線駆動回路１２０１、走査線駆動回路１２０３が形成されている。この各種回路は実施の形態１乃至６で説明した構成をもって作製されるものである。第２の基板１２０４はシール材１２０５で第１の基板１２１０と対向して固着されている。これらの基板は、代表的には、ガラス基板（無アルカリ基板と呼ばれるものであり、アルミノシリケートガラスやバリウムホウケイ酸ガラスなど）を用いるが、その他のプラスチック基板を用いても良い。プラスチック基板を用いる場合は、表面をハードコート処理したり、水蒸気などの侵入を防ぐためにガスバリア膜を設けておくことが望ましい。

図１２（Ｂ）はＡ−Ａ'に対応する縦断面図であり、第１の基板１２１０上に画素部１２０２、信号線駆動回路１２０１が形成されている状態を模式的に示している。本実施の形態の場合、信号線駆動回路１２０１は、ｎチャネル型トランジスタ１２２３及びｐチャネル型トランジスタ１２２４で構成されているが、一方のチャネル型のトランジスタのみを用いて回路を形成しても良い。また、全ての回路構成を画素部１２０２と一体形成しても良いが、シフトレジスタなどの信号選択回路のみを形成し、他は外付けのＩＣチップで実装しても良い。

画素部１２０２はスイッチング用トランジスタ１２１１、駆動用トランジスタ１２１２を含み、他のトランジスタは図示していないが、実施の形態１乃至６と同様に形成したものが配置されることになる。

駆動用トランジスタ１２１２と接続する発光素子１２１８は、第１の電極１２１３と、第２の電極１２１６との間に有機化合物を含む発光層１２１５を介在させた構成であり、トランジスタ上に層間絶縁膜を介して積層形成されている。発光素子１２１８は、第１の電極１２１３と第２の電極１２１６の一方を透光性の電極で形成することにより第１の基板１２１０側、または第２の基板１２０４側に光を放射させる発光装置とすることができる。また、両方の電極を透光性の電極とすることにより、両面に発光素子の光を放射する、所謂一画面両面表示型の発光装置とすることができる。

発光素子１２１８上にはパッシベーション層１２０８が形成され、封止用に樹脂１２３０を介して第２の基板１２０４が固着されている。封止を強固なものとするためには、基板の周辺部にシール材１２０５でシールパターンを形成し、固着しても良い。外部回路との接続部では、第１の基板１２１０の端部において接続配線１２２８が駆動回路側から引き出され、フレキシブルプリント配線基板（ＦＰＣ１２０９）と異方性導電材を用いて接着されている。このような形態としてモジュールが提供される。

このようなモジュールを搭載できる電子機器として、携帯情報端末（携帯電話、モバイルコンピュータ、携帯型ゲーム機または電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例を図６に示す。

図６（Ａ）モニタ装置であり、筐体６００１、音声出力部６００２、表示部６００３等を含む。前記したモジュールは表示部６００３として組み込むことができ、この装置を完成させることができる。このモニタ装置は、パソコン用、ＴＶ放送受信用、広告表示用など全ての情報表示装置が含まれる。

図６（Ｂ）はモバイルコンピュータであり、本体６１０１、スタイラス６１０２、表示部６１０３、操作ボタン６１０４、外部インターフェイス６１０５等を含む。前記したモジュールは表示部６１０３として組み込むことができ、この装置を完成させることができる。

図６（Ｃ）はゲーム機であり、本体６２０１、表示部６２０２、操作ボタン６２０３等を含む。前記したモジュールは表示部６２０２として組み込むことができ、この装置を完成させることができる。

図６（Ｄ）は携帯電話であり、本体６３０１、音声出力部６３０２、音声入力部６３０３、表示部６３０４、操作スイッチ６３０５、アンテナ６３０６等を含む。前記したモジュールは表示部６３０４として組み込むことができ、この装置を完成させることができる。

以上のように、本発明の表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。

本発明の一実施形態であって画素の構成を示す回路図である。 本発明の一実施形態であって画素の構成を示す回路図である。 本発明の一実施形態であって外部回路とパネルとの概要を示す図である。 信号線駆動回路の一構成例を示す図である。 本発明の一実施形態であって画素の詳細な構成を説明する図である。 本発明が適用可能な電子機器の例を示す図である。 従来の技術を説明する図である。 本発明の一実施形態であって画素部の構成を説明する図である。 本発明の画素の断面構造の一例を示す図である。 本発明に係る発光装置の動作タイミングの一例を示す図である。 図５に対応した画素の構造を示す縦断面図である。 本発明に係るモジュールの一態様を示す図である。

Claims (16)

1. 発光素子に流れる電流値を制御する第１のトランジスタと、ビデオ信号によって前記発光素子に流れる電流のオンオフを制御する第２のトランジスタとが備えられた画素が複数個配列した画素部と、
   一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
   前記発光素子に電流を供給する第１の電源と、前記第１のトランジスタと、前記第２のトランジスタ及び前記発光素子とが直列に接続され、
   前記信号線と平行に隣接した画素間において、前記第１のトランジスタのゲート電極は配線で接続され、且つ、前記ゲート電極が第２の電源と接続されていることを特徴とする発光装置。
2. 発光素子に流れる電流値を制御する第１のトランジスタと、ビデオ信号によって前記発光素子に流れる電流のオンオフを制御する第２のトランジスタとが備えられた画素が複数個配列した画素部と、
   一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
   前記発光素子に電流を供給する第１の電源と、前記第１のトランジスタと、前記第２のトランジスタ及び前記発光素子とが直列に接続され、
   前記第１のトランジスタのゲート電極が、前記信号線と平行に隣接した画素間で配線によって接続され、且つ、前記ゲート電極が第２の電源と接続されていることを特徴とする発光装置。
3. 発光素子に流れる電流値を制御する第１のトランジスタと、ビデオ信号によって前記発光素子に流れる電流のオンオフを制御する第２のトランジスタとが備えられた画素が複数個配列した画素部と、
   一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
   前記発光素子に電流を供給する第１の電源と、前記第１のトランジスタと、前記第２のトランジスタ及び前記発光素子とが直列に接続され、
   前記第１のトランジスタのゲート電極の電位は前記信号線と平行に隣接した画素間で共通であり、前記ゲート電極が、前記信号線と平行に隣接した画素間で配線によって接続されていることを特徴とする発光装置。
4. 複数の画素が配列された画素部と、
   一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
   各画素において、第１のトランジスタと、第２のトランジスタと発光素子とが直列に接続され、前記信号線と平行に隣接した画素間において、前記第１のトランジスタのゲート電極が配線で連結されていることを特徴とする発光装置。
5. 複数の画素が配列された画素部と、
   一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
   各画素において、第１のトランジスタと、第２のトランジスタと、発光素子とが直列に接続され、前記信号線と平行に隣接した画素間において、前記第１のトランジスタのゲート電極が、前記画素部の内側で、配線で連結されていることを特徴とする発光装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記第１のトランジスタ及び前記第２のトランジスタは、極性が同じであることを特徴とする発光装置。
7. 請求項１乃至請求項５のいずれか一項において、
   前記第１のトランジスタは、チャネル長がチャネル幅より長く、前記第２のトランジスタは、チャネル長がチャネル幅と同じかそれより短いことを特徴とする発光装置。
8. 請求項７において、
   前記第１のトランジスタはそのチャネル幅に対するチャネル長の比が５以上であることを特徴とする発光装置。
9. 画素電極に流れ込む電流値を制御する第１のトランジスタと、ビデオ信号によって前記画素電極に流れ込む電流のオンオフを制御する第２のトランジスタとが備えられた画素が複数個配列した画素部と、
   一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
   前記画素電極に電流を供給する第１の電源と、前記第１のトランジスタと、前記第２のトランジスタ及び前記画素電極とが直列に接続され、前記信号線と平行に隣接した画素間において、前記第１のトランジスタのゲート電極は配線で接続され、且つ、前記ゲート電極が第２の電源と接続されていることを特徴とする素子基板。
10. 画素電極に流れ込む電流値を制御する第１のトランジスタと、ビデオ信号によって前記画素電極に流れ込む電流のオンオフを制御する第２のトランジスタとが備えられた画素が複数個配列した画素部と、
    一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
    前記画素電極に電流を供給する第１の電源と、前記第１のトランジスタと、前記第２のトランジスタ及び前記画素電極とが直列に接続され、前記第１のトランジスタのゲート電極は、前記信号線と平行に隣接した画素間で配線によって接続され、且つ、前記ゲート電極が第２の電源と接続されていることを特徴とする素子基板。
11. 画素電極に流れ込む電流値を制御する第１のトランジスタと、ビデオ信号によって前記画素電極に流れ込む電流のオンオフを制御する第２のトランジスタとが備えられた画素が複数個配列した画素部と、
    一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
    前記画素電極に電流を供給する第１の電源と、前記第１のトランジスタと、前記第２のトランジスタ及び前記画素電極とが直列に接続され、前記第１のトランジスタのゲート電極の電位は前記信号線と平行に隣接した画素間で共通であり、前記ゲート電極が、前記信号線と平行に隣接した画素間で配線によって接続されていることを特徴とする素子基板。
12. 複数配列した画素電極と、
    一方向に延びる走査線と、前記走査線と交差する方向に延びる信号線と電源線とを有し、
    各画素電極は、第１のトランジスタと、第２のトランジスタとが直列に接続され、前記信号線と平行に隣接した画素電極間において、前記第１のトランジスタのゲート電極が配線で連結されていることを特徴とする素子基板。
13. 複数の画素電極が配列した画素部と、
    一方向に延びる第１の配線と、前記第１の配線と交差する方向に延びる第２の配線と第３の配線とを有し、
    各画素電極は、第１のトランジスタと、第２のトランジスタとが直列に接続され、前記第２の配線と平行に隣接した画素電極間において、前記第１のトランジスタのゲート電極は、前記画素部の内側で第４の配線で連結されていることを特徴とする素子基板。
14. 請求項９乃至請求項１３のいずれか一項において、
    前記第１のトランジスタ及び前記第２のトランジスタは、極性が同じであることを特徴とする素子基板。
15. 請求項９乃至請求項１３のいずれか一項において、
    前記第１のトランジスタは、チャネル長がチャネル幅より長く、前記第２のトランジスタは、チャネル長がチャネル幅と同じかそれより短いことを特徴とする素子基板。
16. 請求項１５において、
    前記第１のトランジスタはそのチャネル幅に対するチャネル長の比が５以上であることを特徴とする素子基板。
    

Images