[go: up one dir, main page]

JP2005019670A - プリント基板の製造方法 - Google Patents

プリント基板の製造方法 Download PDF

Info

Publication number
JP2005019670A
JP2005019670A JP2003182284A JP2003182284A JP2005019670A JP 2005019670 A JP2005019670 A JP 2005019670A JP 2003182284 A JP2003182284 A JP 2003182284A JP 2003182284 A JP2003182284 A JP 2003182284A JP 2005019670 A JP2005019670 A JP 2005019670A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
resistor
copper layer
filling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003182284A
Other languages
English (en)
Inventor
Yoshiteru Matsubayashi
芳輝 松林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP2003182284A priority Critical patent/JP2005019670A/ja
Publication of JP2005019670A publication Critical patent/JP2005019670A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】搭載した抵抗素子の抵抗値のばらつきが少なく、精度良く所定の抵抗値が得られるプリント基板の製造方法を提供する。
【解決手段】表面に銅層(1A)を有する基板(1)の、銅層(1A)の一範囲をエッチングにより除去して所定の形状の凹部(2,20)を形成する工程と、凹部(2,20)に抵抗体(3A,30A)を充填する工程と、銅層(1A)を、電極(4,40)となる所定の範囲を少なくとも残して除去する工程とを有する。また、銅層の一範囲を(1A)エッチングで除去して所定の形状の凹部(2,20)を形成する工程と、凹部(2,20)に抵抗体(3A,30A)を充填する工程と、銅層(1A)を除去する工程と、基板に絶縁層(7)と導体層(6)とを積層して多層化する工程と、抵抗体(3A,30A)の複数の部位と導体層(6)とを電気的に接続する接続工程とを有する。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、プリント基板の製造方法に係り、特に基板上に抵抗素子を形成して成るプリント基板の製造方法に関する。
【0002】
【従来の技術】
表面や内部に電子部品を実装したプリント基板において、その実装部品の高機能化,高密度化,高性能化が急速に進んでいる。
そして、これらの部品は、プリント基板上の占有面積を可能な限り小さくしてプリント基板の回路密度を向上させるため、更なる小型化が求められている。
抵抗素子もチップ部品となり小型化が進んできたが、他の部品と比べて未だ小型化は不十分である。
他の部品、例えばコンデンサについて、チップ部品の限界を超えるべく、スクリーン印刷法を用いてセラミック等の基板表面上に直接コンデンサの機能を有する素子を焼成工程を経て形成したプリント基板が提案されており、この例として特許文献1及び特許文献2に記載されたものがある。
【0003】
また、本願出願人が先に出願した特願2003−090297号には、基板の表面に形成した電極の間隙に抵抗体を充填し抵抗素子を形成したプリント基板が記載されている。
【0004】
【特許文献1】
特開平9−270656号公報
【特許文献2】
特開平9−270657号公報
【0005】
【発明が解決しようとする課題】
ところで、従来、抵抗素子の電極パターン間に抵抗体であるペーストを所定の形状で充填するために周知のスクリーン印刷法が用いられていた。
しかしながら、スクリーン印刷では、抵抗体の寸法を精度よく制御することが難しく、スクリーン印刷で作成した抵抗素子は、その抵抗値のばらつきが大きくなり易く、精度良く所定の抵抗値を得ることが難しいという問題があった。
そのため、このばらついた抵抗値を合わせるために、抵抗素子を形成した後に、いわゆるトリミングによる抵抗値修正が必要であった。
このトリミングは、抵抗素子毎に行う修正であるため、多くの工数が必要になるものであり、また、プリント基板の作成工程の途中での修正が必要となって、プリント基板のコストアップとなるという問題があった。
【0006】
そこで本発明が解決しようとする課題は、プリント基板に搭載した抵抗素子の抵抗値のばらつきを少なくし、精度良く所定の抵抗値が得られるプリント基板の製造方法を提供することにある。
【0007】
【課題を解決するための手段】
上記の課題を解決するために、本願発明は手段として次の手順を有する。
即ち、請求項1に係る発明は、所定の間隙を挟んで対向するように配置された一対の電極(4,40)と前記間隙に充填されて前記一対の電極(4,40)間を電気的に接続する抵抗体(3A,30A)とで構成される抵抗素子(50,50A〜50C,51,53)を表面または内部に備えて成るプリント基板を、表面に銅層(1A)が形成された基板(1)から製造するプリント基板の製造方法において、
前記銅層(1A)の一範囲をエッチングにより除去して所定の形状の凹部(2,20)を形成する凹部形成工程と、前記凹部(2,20)に前記抵抗体(3A,30A)を充填する充填工程と、前記充填工程の後に、前記銅層(1A)を、少なくとも電極(40C)となる所定の範囲を残して除去する除去工程とを有することを特徴としたプリント基板の製造方法であり、
請求項2に係る発明は、所定の間隙を挟んで対向するように配置された一対の電極(4,40)と前記間隙の少なくとも一部に充填されて前記一対の電極(4,40)間を電気的に接続する抵抗体(3A,30A)とで構成される抵抗素子を内部に備えて成るプリント基板を、表面に銅層(1A)が形成された基板から製造するプリント基板の製造方法において、
前記銅層の一範囲を(1A)エッチングにより除去して所定の形状の凹部(2,20)を形成する凹部形成工程と、前記凹部(2,20)に前記抵抗体(3A,30A)を充填する充填工程と、前記銅層(1A)を除去する除去工程と、前記除去工程の後に、前記基板に、絶縁層(7)と導体層(6)との組を所定の組数積層して多層化する多層化工程と、前記抵抗体(3A,30A)の互いに隔離した複数の部位と前記導体層(6)とを電気的に接続する接続工程とを有することを特徴としたプリント基板の製造方法である。
【0008】
【発明の実施の形態】
本発明の実施の形態を、好ましい実施例により図1〜図8を用いて説明する。
図1は、本発明のプリント基板の製造方法の実施例における製造工程を説明する図であり、
図2は、本発明のプリント基板の製造方法の実施例で製造したプリント基板の要部を説明する平面図であり
図3は、本発明のプリント基板の製造方法の実施例で製造した試作例1の要部を説明する図であり、
図4は、本発明のプリント基板の製造方法の実施例で製造した試作例2の要部を説明する図であり、
図5は、本発明のプリント基板の製造方法の実施例で製造した試作例2の要部を説明する図であり、
図6は、試作例と比較するために従来のプリント基板の製造方法で製造した比較例を説明する図であり、
図7は、本発明のプリント基板の製造方法の実施例で製造したプリント基板の変形例を説明する図であり、
図8は、試作例1〜3と比較例との抵抗値の度数分布を示す図である。
【0009】
<製造工程>
まず、本発明のプリント基板の製造方法の一実施例について工程順に説明する。
使用するプリント基板の基材としては、慣用されている銅張り積層板や表面に銅層を形成した基板用基材等を用いることができる。抵抗体を形成するペーストの組成等については後述する。
【0010】
(工程1)〔図1(A)参照〕
基材1の表面の銅層1Aにおいて、所定の範囲の銅層をエッチングにより除去し、抵抗体ペーストを充填するための凹部である充填部2を形成する。
【0011】
(工程2)〔図1(B)参照〕
充填部2に抵抗体ペースト3を充填する。その後、ペースト3を乾燥させ硬化させて抵抗体3Aが形成される。
一方、抵抗素子の抵抗値をより精度良く得たい場合は、ペースト3を銅層1Aの表面から盛り上がるように充填し、硬化後に所定の厚さとなるようにはみ出した部分を研磨により除去してもよい。ペースト3により形成される抵抗体3Aの厚さが精度良く得られ所定の抵抗値が精度よく得られる。また、この方法は、ペースト3がその種類や処理条件によって硬化収縮する場合にも有効である。
【0012】
(工程3)〔図1(C)参照〕
銅層1Aの不要な部分を除去し、所定形状の電極4や所定パターンの回路パターン4Aを形成する。この形成方法としてサブトラクティブ法を用いることができる。
【0013】
以上の(工程1)〜(工程3)により電極4と抵抗体3Aとからなる抵抗素子50を表面に備えたプリント基板が形成される。
【0014】
上述したように、この実施例によれば、電極4を形成する前に、エッチングとペースト3の充填,乾燥,硬化という少ない工程とを追加するだけで、精度の良い抵抗素子50を形成することができる。
一方、従来のように、スクリーン印刷でペーストを塗布すると、そのペーストにより形成される抵抗体の形状はペーストの性状の影響を大きく受けてしまい、精度良く形状を制御することが難しい。ここでいう性状は、例えば、粘度,表面張力,塗布時のズリ速度,湿度,固形分の濃度等である。
本実施例においては、抵抗体3Aの形状は、(工程1)における銅層1Aのエッチングにより形成された充填部の形状であるから、スクリーン印刷で形成される抵抗体の形状よりもはるかに高い寸法精度で抵抗体3Aを得ることができる。
【0015】
抵抗体3Aを形成するペースト3は、基剤となる樹脂に導電性を有する顔料(導電性フィラー)を混合したものを使用する。
この樹脂としては、エポキシ樹脂,フェノール樹脂,PPE(ポリフェニレンエーテル)樹脂,BT(ビスマレイミドトリアジン)樹脂等が好適である。
一方、導電性フィラーとしては、カーボンブラック,鉄,アルミニウム等の金属粉が使用できる。
また、このペースト3の硬化収縮を防止する目的で顔料を添加したり、充填部2に充填する時の性状を調整する目的で界面活性剤,流動性改善剤,消泡剤等を添加してもよい。
【0016】
充填部2にペースト3を充填する方法としては、ロールコート法,カーテンコート法等の周知の方法を用いることができる。もちろん、プリント基板自体をペースト3中にディッピングすることで充填させてもよい。
充填部2に対して、過剰のペースト3が基板1の表面上に塗布された場合、スキージで掻き取るか、ペースト3の硬化後に、上述の工程2で説明したような研磨により不要なペースト3を除去すればよい。
【0017】
また、基板1に複数の抵抗素子50を形成する場合は、計量機能を備えたディスペンサーを用い、エッチングによって形成された複数の充填部2のそれぞれに異なる量のペーストを充填してもよい。これにより、それぞれの抵抗素子50の抵抗値を、ペースト3の充填量で微妙に制御することも可能である。
【0018】
抵抗体3Aや電極4の形状は、上述の実施例に限定されるものではない。
例えば、図2に示すように、抵抗体3Aの形状を、一対の電極4のそれぞれを十分に取り囲むような形状にしてもよい。このような形状にすれば、電極4と抵抗体3Aとの境界線が長く得られ、電気的接続信頼性をより高くすることができる。
【0019】
他の例として、図7(A)に示すように、櫛形状の一対の電極40A,40Aを、間隙を有するように組み合わせて対向配置し、その間隙に抵抗体30Aを設けた抵抗素子50Aとしてもよい。
また、図7(B)に示すように、渦巻き状の一対の電極40B,40Bを、間隙を有するように組み合わせて対向配置し、その間隙に抵抗体30Bを設けた抵抗素子50Bとしてもよい。
いずれの抵抗素子50A,50Bも、一対の電極が対向する部分の距離を長くすることができるので、容易に低抵抗にすることができる。
【0020】
また、渦巻き状の図7(B)の抵抗素子50Bにおいて、直流の電流を流した場合は、渦巻き状であることによる影響は無いが、交流の電流を流した場合は、抵抗の機能に加えてコイルの機能を発揮することができる。
従って、渦巻き形状の設定により、所望のレジスタンスとインダクタンスとの両方を得られるように抵抗素子を形成することも可能である。
【0021】
一方、電極は一対に限るものではない。
図7(C)に示すように、互いに間隙を有するように配置された3つの電極40C1〜40C3間を連結するように抵抗体30Cを形成した抵抗素子50Cとしてもよい。
この場合、各電極間の抵抗値を、抵抗体30Cにおける各電極間の長さ,厚さ,幅を変えることでいかようにも設定できるので、回路上接続された異なる抵抗値を有する複数の抵抗素子を、極めて容易に形成することができる。
【0022】
<評価>
次に、本実施例により製造したプリント基板の評価について詳述する。
この評価は、本実施例の製造方法により製造した、3種類の抵抗素子をそれぞれ搭載したプリント基板の試作例1〜3と、従来の製造方法で製造した、抵抗素子を搭載したプリント基板である比較例との抵抗素子の抵抗値のばらつきを比較することで行った。
【0023】
抵抗体30Aを形成するペースト30として、以下の組成のペーストを使用した。
カーボンブラック 35重量部
エポキシ樹脂 60重量部
エチレングリコールモノエチルエーテル 40重量部
これは、基剤としてエポキシ樹脂を用い、顔料としてカーボンブラックを用い、溶媒としてエチレングリコールエーテルを用いたものである。
このペースト30は、エポキシ樹脂とカーボンブラックとに対してエチレングリコールエーテルを少量ずつ加えながらエクストルーダにおいて混合と分散とを行い、エチレングリコールエーテルを全量加え終わった後にさらに十分撹拌を施して得ており、印刷や充填に最適な性状を有するものである。
【0024】
次に、試作例及び比較例の作成方法について説明する。この方法で作成した試作例1〜3及び比較例の抵抗素子を図3〜図5及び図6に示す。
【0025】
(試作例1の作成)(図3参照)
図3(A)はこの試作例1のプリント基板の抵抗素子51を示す平面図であり、図3(B)は図3(A)におけるW−W断面図である。
基材の両表面に銅層1Aが形成された銅張り両面板10の一方の銅層1A(厚さ35μm)における幅D1,長さW1の矩形部分をエッチングで除去し、ペースト充填部を形成した。この例では、幅D1=100μm,長さW1=300μmとした。
この充填部に、ロールコート法で上述の組成のペースト30を塗布し、充填部から溢れたペースト30をスキージで除去した。その後、乾燥処理及び硬化処理を施して抵抗体30Aを形成した。そして、更に抵抗体30Aの表面を研磨し、銅層1Aの表面と抵抗体30Aの表面とを同一平面とした。
その後、サブトラクティブ法によって幅WD1の電極40を形成し抵抗素子51を得た。この例では、幅WD1=200μmとした。
【0026】
(試作例2の作成)(図4参照)
図4(A)はこの試作例2のプリント基板の抵抗素子52を示す平面図であり、図4(B)は図4(A)におけるX−X断面図である。
基材の両表面に銅層が形成された銅張り両面板10の一方の面の銅層1A(厚さT2)における幅D2,長さW2の矩形部分をエッチングで除去し、ペースト充填部を形成した。この例では、厚さT2=35μm,幅D2=100μm,長さW2=300μmとした。
この充填部に、ロールコート法で上述の組成のペースト30を塗布し、充填部から溢れたペースト30をスキージで除去した。その後、乾燥処理及び硬化処理を施して直方体の抵抗体30Aを形成した。そして、更に抵抗体30Aの表面を研磨し、銅層1Aの表面と抵抗体30Aの表面とを同一平面とした。
その後、エッチングにより銅層1Aを全て除去し抵抗体30Aのみを基材上に残した。
この抵抗体30Aを含んだ基材表面上にエポキシ樹脂を塗布し、乾燥処理及び硬化処理を施して厚さ100μmの絶縁層7を形成した
次に、抵抗体30Aの長手方向の一方の端部側に、直径0.2mmの貫通孔をドリルで穿設する一方、他方の端部側にレーザによりビア穴を形成した。その後、電解めっきを施して絶縁層7上に導体層6を形成すると共にスルーホール8とビア9とを形成してそれぞれを抵抗体30Aと電気的に接続し、このスルーホール8とビア9の表面のパッド8Aとパッド9Aとを電極として抵抗素子52を得た。
【0027】
(試作例3の作成)(図5参照)
図5(B)はこの試作例3のプリント基板の抵抗素子53を示す平面図であり、図5(C)は図5(B)におけるY−Y断面図である。また、図5(A)は、エッチングにより除去した部分を説明する斜視図である。
試作例3は、試作例1と同様の工程で作成し、エッチングで除去する部分の形状が異なるものである。
即ち、この試作例3で銅層1A(厚さT3)から除去する部分は、長さW3,幅D3の矩形形状であって、その短辺の中央部に内側に対向して突出した一対の電極部40C,40Cを残すようにした部分(ペースト充填部20)である。この例では、厚さT3=35μm,長さW3=700μm,幅D3=300μmとした。
電極部40Cは、直径DM3の円形状部40C1と、この円形状部40C1から外方向に延在した幅DD3の腕部40C2とからなる部分である。この例では、直径DM3=200μm,幅DD3=100μmとした。
エッチングで形成したこの充填部20に、ロールコート法で上述の組成のペースト30を塗布し、充填部20から溢れたペースト30をスキージで除去した。
その後、乾燥処理及び硬化処理を施して直方体の抵抗体30Aを形成した。そして、更に抵抗体30Aの表面を研磨し、銅層1Aの表面と抵抗体30Aの表面とを同一平面とした。
その後、サブトラクティブ法により電極部40Cを含んで電極40を形成し、抵抗素子53を得た。
【0028】
(比較例)(図6参照)
図6(A)はこの比較例のプリント基板の抵抗素子501を示す平面図であり、図6(B)は図6(A)におけるZ−Z断面図である。
比較例のプリント基板は、搭載する抵抗素子501を従来の方法で作成したものである。
基材の両表面に銅層が形成された銅張り両面板10の一方の面の銅層(厚さ35μm)から、試作例1と同じ厚さと形状の電極40Dなるパッドを、300μmの間隔を設けて対向して一対形成した。
この電極の上から、スクリーン印刷によって上述の組成のペースト30を塗布した。この塗布は、ペースト30が幅100μm,長さ500μm,電極40Dの間隙部分での厚さが50μmとなるように印刷条件を調整して行った。
その後、乾燥処理及び硬化処理を施して略直方体の抵抗体30Aを形成し、抵抗素子501を得た。
【0029】
上述した方法により試作例1〜3及び比較例をそれぞれ100個作成し、それぞれ抵抗値を測定した。その結果を平均値と標準偏差で整理したものを表1に示す。この表において、プリント基板として十分に使用できるものを○、さらに好ましいものを◎、使用において好ましくないものを×で表している。
【表1】
Figure 2005019670
【0030】
各試作例及び比較例については、抵抗値を同一に合わせる調整は行っていないので、平均抵抗値はそれぞれ異なる値となっている。従って、比較するための評価項目は標準偏差である。試作例1〜3と比較例との抵抗値の度数分布を図8に示す。
表1及び図8から、比較例は標準偏差の値が大きく、同一のものを作成しても抵抗値に大きなばらつきが生じていることがわかる。
これに対して、試作例1〜3は標準偏差の値が小さく、同一のものを多数作成しても抵抗値のばらつきが極めて少ないことがわかる。
【0031】
試作例2は、試作例1及び試作例3よりも標準偏差の値が大きいが、これはスルーホールを形成するためのドリル穿設やレーザによるビア穴形成の影響があるためと推測されるが、このような機械加工を施しても比較例に対して十分に小さい偏差であるので、2次加工の影響も少ないという点でも優れていることがわかる。
【0032】
また、試作例3は、試作例の中で特に標準偏差の値が小さく優れている。これは、抵抗素子が電極を取り囲むように抵抗体を形成した形状であることによる。
即ち、抵抗体と電極との境界部の長さを長くすることで、抵抗値のばらつきをより少なくすることができることを示しており、抵抗素子としてより好ましい形態であることがわかる。
以上のように、本実施例のプリント基板の製造方法によれば、抵抗素子の抵抗値のばらつきが少なく、精度良く所定の抵抗値が得られる。
【0033】
さて、本発明の実施例は、上述した構成に限定されるものではなく、本発明の要旨を逸脱しない範囲において例えば下記のような変形例としてもよいものである。
【0034】
例えば、プリント基板は単層のものに限らず、多層のものでもよい。多層のプリント基板の場合、抵抗素子を電極を同一層内の回路パターンに接続せずに、スルーホールやビア等によって他の層の回路パターンに接続することも可能である。
【0035】
また、抵抗素子は、プリント基板の表面に形成されてなくてもよい。実施例2のように、抵抗素子を形成した層上にさらに絶縁層と導体層とを積層して多層化し、抵抗素子を内部に備えた多層プリント基板としてもよい。
この場合、抵抗体と接続する電極は、任意の層の導電層と接続することができるものであり、導電層を形成する工程と、抵抗体と導電層とを電気的に接続する工程とは独立していてもよく、また、同時に行われる工程としてもよい。
【0036】
【発明の効果】
以上詳述したように、本願発明によれば、搭載した抵抗素子の抵抗値のばらつきが少なく、精度良く所定の抵抗値が得られるという効果を得る。
【図面の簡単な説明】
【図1】本発明のプリント基板の製造方法の実施例における製造工程を説明する図である。
【図2】本発明のプリント基板の製造方法の実施例で製造したプリント基板の要部を説明する平面図である。
【図3】本発明のプリント基板の製造方法の実施例で製造した試作例1の要部を説明する図である。
【図4】本発明のプリント基板の製造方法の実施例で製造した試作例2の要部を説明する図である。
【図5】本発明のプリント基板の製造方法の実施例で製造した試作例2の要部を説明する図である。
【図6】試作例と比較するために従来のプリント基板の製造方法で製造した比較例を説明する図である。
【図7】本発明のプリント基板の製造方法の実施例で製造したプリント基板の変形例を説明する図である。
【図8】試作例1〜3と比較例との抵抗値の度数分布を示す図である。
【符号の説明】
1 基材
1A 銅層
2,20 充填部(凹部)
3,30 ペースト
3A,30A 抵抗体
4,40 電極
4A 回路パターン
6 導電層
7 絶縁層
8 スルーホール
9 ビア
8A,9A パッド
40C 電極部
40C1 円形状部
40C2 腕部
50,50A〜50C,51〜53 抵抗素子

Claims (2)

  1. 所定の間隙を挟んで対向するように配置された一対の電極と前記間隙に充填されて前記一対の電極間を電気的に接続する抵抗体とで構成される抵抗素子を表面または内部に備えて成るプリント基板を、表面に銅層が形成された基板から製造するプリント基板の製造方法において、
    前記銅層の一範囲をエッチングにより除去して所定の形状の凹部を形成する凹部形成工程と、
    前記凹部に前記抵抗体を充填する充填工程と、
    前記充填工程の後に、前記銅層を、電極となる所定の範囲を少なくとも残して除去する除去工程とを有することを特徴としたプリント基板の製造方法。
  2. 所定の間隙を挟んで対向するように配置された一対の電極と前記間隙の少なくとも一部に充填されて前記一対の電極間を電気的に接続する抵抗体とで構成される抵抗素子を内部に備えて成るプリント基板を、表面に銅層が形成された基板から製造するプリント基板の製造方法において、
    前記銅層の一範囲をエッチングにより除去して所定の形状の凹部を形成する凹部形成工程と、
    前記凹部に前記抵抗体を充填する充填工程と、
    前記銅層を除去する除去工程と、
    前記除去工程の後に、前記基板に、絶縁層と導体層との組を所定の組数積層して多層化する多層化工程と、
    前記抵抗体の互いに隔離した複数の部位と前記導体層とを電気的に接続する接続工程とを有することを特徴としたプリント基板の製造方法。
JP2003182284A 2003-06-26 2003-06-26 プリント基板の製造方法 Withdrawn JP2005019670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003182284A JP2005019670A (ja) 2003-06-26 2003-06-26 プリント基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003182284A JP2005019670A (ja) 2003-06-26 2003-06-26 プリント基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005019670A true JP2005019670A (ja) 2005-01-20

Family

ID=34182705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003182284A Withdrawn JP2005019670A (ja) 2003-06-26 2003-06-26 プリント基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005019670A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227695A (ja) * 2006-02-24 2007-09-06 Cmk Corp プリント配線板
JP2011129856A (ja) * 2009-11-16 2011-06-30 Aica Kogyo Co Ltd アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法
CN113056100A (zh) * 2021-02-26 2021-06-29 惠州市金百泽电路科技有限公司 一种高精度隐埋导电碳油电阻印制线路板的制作方法
CN120456446A (zh) * 2025-07-14 2025-08-08 深圳市实锐泰科技有限公司 一种车用高精度碳油电阻电路板的制作方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227695A (ja) * 2006-02-24 2007-09-06 Cmk Corp プリント配線板
JP2011129856A (ja) * 2009-11-16 2011-06-30 Aica Kogyo Co Ltd アダプタ基板及びこれを用いた半導体デバイス及びプリント基板の間の入出力信号の計測方法
CN113056100A (zh) * 2021-02-26 2021-06-29 惠州市金百泽电路科技有限公司 一种高精度隐埋导电碳油电阻印制线路板的制作方法
CN120456446A (zh) * 2025-07-14 2025-08-08 深圳市实锐泰科技有限公司 一种车用高精度碳油电阻电路板的制作方法
CN120456446B (zh) * 2025-07-14 2025-09-30 深圳市实锐泰科技有限公司 一种车用高精度碳油电阻电路板的制作方法

Similar Documents

Publication Publication Date Title
KR100467834B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100688768B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조 방법
JP3500567B2 (ja) 多層誘導デバイス及びその他のデバイスのためのバイア形成
US6872893B2 (en) Wiring board provided with passive element and cone shaped bumps
KR100455891B1 (ko) 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP3610339B2 (ja) 高密度電子パッケージおよびその製造方法
US6171921B1 (en) Method for forming a thick-film resistor and thick-film resistor formed thereby
US7676921B2 (en) Method of manufacturing printed circuit board including embedded capacitors
JP2005142523A (ja) 埋設抵抗を有する印刷回路基板の製造方法
JP2006190953A (ja) メッキによるチップ内蔵型プリント回路基板およびその製造方法
CN108684155A (zh) 印制电路板中埋入电阻的方法
CN101247699B (zh) 电路板、内埋在电路板内的可调式电阻及其制造方法
JP2008034839A (ja) 静電容量を調整可能なキャパシタ及びこれを内蔵するプリント配線板
JP2005019670A (ja) プリント基板の製造方法
JP4539109B2 (ja) 素子内蔵プリント配線板の製造方法
US20050062587A1 (en) Method and structure of a substrate with built-in via hole resistors
JP3818512B2 (ja) プリント基板製造方法及びプリント基板
KR100932535B1 (ko) 임베디드 저항이 포함된 인쇄회로기판 및 그 제조방법
JP3818513B2 (ja) プリント基板製造方法及びプリント基板
KR101020735B1 (ko) 임베디드 캐패시터를 포함하는 인쇄회로 기판 제조 방법
KR100754805B1 (ko) 임베디드 저항을 구비하는 인쇄회로기판 및 그 제작방법
JP3794064B2 (ja) プリント配線板およびその製造方法
JP2007305825A (ja) 回路基板の製造方法
JP2003008227A (ja) 多層基板
JPH09214090A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050929

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060824