JP2005018009A

JP2005018009A - 筐体の封印装置

Info

Publication number: JP2005018009A
Application number: JP2003290586A
Authority: JP
Inventors: Susumu Usami; 進宇佐美
Original assignee: Hachiken Denshi KK
Current assignee: Hachiken Denshi KK
Priority date: 2003-06-06
Filing date: 2003-08-08
Publication date: 2005-01-20
Anticipated expiration: 2023-08-08
Also published as: JP3524086B1

Abstract

【課題】封印装置の記憶保持時間を長くする。
【解決手段】Ｃ−ＭＯＳバッファＱ１は、検出スイッチＳＥが作動すると、コンデンサＣ２の電荷をコンデンサＣ５に移動させる。Ｃ−ＭＯＳバッファＱ１は、通常の信号処理としての動作ではなく、電荷すなわちエネルギを転送する使い方をされている。コンデンサＣ２の電荷を効率よくコンデンサＣ５に転送するから、コンデンサＣ２の電荷を有効利用でき、コンデンサＣ５による長時間の記憶保持が可能になる。Ｃ−ＭＯＳインバータＱ２はコンデンサＣ５の電位に応じて出力レベルを変化させるが、外部電源の電圧を分圧して低下させた電源で動作するので閾値が低く、またコンデンサＣ５の電位にバイアス電圧が加算されてもいるので、充電（開封記憶）されたコンデンサＣ５の電位が低下しても、「開封」を示す信号レベルを維持する。これにても、長時間の記憶が可能になる。
【選択図】図１

Description

本発明は、物品を収納した筐体が開封された場合に、その旨を検出して記憶し報知することにより、筐体内の物品の例えば盗難、不正コピー、不正改造などの早期発見と早期かつ適切な対策を可能とし、ひいてはかかる不正を防止するための封印装置に関する。

重要データの収まったフレキシブルディスク、ＣＤ等を例えば金庫などの施錠可能な筐体内に保管していても、筐体が開封されてデータをコピーされ、元のままに戻されてしまえば、不正があったことすら気付かないことが起こり得る。重要書類であれば、写真に撮られたり複写されれば同様である。また、新技術による製品や設計図は見られただけでも価値を失う場合がある。

パチンコ機やパチスロ機においては認可されたプログラムのマイコン（制御装置）を封印された筐体内に収めて不正改造などを防止しているが、高度な技術で開封され、外観が同じ不正マイコンに交換されれば、発見は困難であり、不正遊技が可能になる。

このような背景から、筐体の不正な開封を的確に検出する技術が必要とされ、そのための封印装置に関連する技術は本件出願人により、既に提案されている。例えば特開平９−３４３６５号公報、特開平１１−１９０９７２号公報、特開平１１−２０２７６９号公報、特開平１１−２３１７９０号公報、特開平１１−２５８９９７号公報、特開平１１−２８３８９０号公報などである。
特開平１１−２８３８９０号公報（段落００５０〜００８８、図３）

本件発明者は、上記の各公報に示されるように鋭意研究を行ってきたが、また発明者の知る限りでは他人も含めて、外部電源が無い状態で長時間（少なくとも４８時間以上）の監視が可能で、かつノイズに強く、不正が行われにくい技術は確立されていないのが従来技術の現状である。

さらに具体的に述べれば、本願発明のような封印装置には下記のような特性が要求されるが、その全てを満たすものは無かった。
１．筐体の封印装置を電気・電子的に動作させるには、電源の問題がある。外部電源で動作するものは外部電源が断たれれば機能しないから、当然のこととして内部電源が必要となる。水銀電池、アルカリ電池などの長時間作動を可能とする電源はあるものの、筐体の封印装置の内部電源は１つのトリックを満たす必要がある。

そのトリックとは、筐体の中に封印装置をセットするときには、検出素子は開封を検出しているのであり、その際に電源が有れば開封を検知して記憶してしまうから、セットできないという問題である。すなわち、検出素子又は電源の一方或いは双方がセット（筐体の封印）に遅れて作動状態に入ることが必須となる。

この問題に対して本件発明者は、内部電源としてコンデンサ、特に容量が大きい電気２重層コンデンサを用いることを提唱してきた。すなわち、封印装置をセットするときにはコンデンサの電荷を放電しておき、セット後に外部から充電して内部電源と成す方法である。

しかし、小型化と長時間化を実現するには電気２重層コンデンサの特性（静電容量値と内部抵抗値と自己放電特性）に問題が残り、真に安定な製品を提供できる技術は確立できずにいた。
２．他の課題は電気ノイズなどを用いる不正に対して、いかに強固にするかである。一般には、例えばフリップフロップのように状態がハイ（Ｈ）かロー（Ｌ）かを記憶させるが、電子ライターなどの火花放電で、記憶状態（Ｈ、Ｌ）を簡単に反転させることができる。この点に関しても、本件発明者は、内部電源である電気２重層コンデンサから記憶素子となる第２の電気２重層コンデンサに電荷を移動させ、電位すなわち電荷量として記憶させる技術を提案してきた。記憶素子として第２の電気２重層コンデンサを使用すれば、ノイズが印加されている間は電子回路がＬ、Ｈ不安定になっても、破壊されない限りはノイズが無くなれば正常になるので、耐ノイズ性は強固である。

しかし、第２の電気２重層コンデンサの特性（静電容量値と内部抵抗値と自己放電特性）に問題が在り、小型化と長時間化（４８時間以上）の実現に問題を残していた。特開平１１−２８３８９０号公報（特許文献１）の技術は実用に近づいたが、余裕度が無く、小型化が困難であった。

請求項１記載の筐体の封印装置は、閉鎖される筐体に付設される筐体の封印装置であって、外部電源によって充電されて内部電源となる電気２重層コンデンサ（Ｃ２）と、前記筐体の開封を検出する検出素子（ＳＥ）と、該検出素子が前記開封を検出すると前記電気２重層コンデンサ（Ｃ２）から記憶素子となる電気２重層コンデンサ（Ｃ５）に電荷を移動させる電荷移動制御手段と、前記電気２重層コンデンサ（Ｃ５）の電位に応じて出力状態を開封検出と非検出の２状態に変化させる報知手段とを備える筐体の封印装置において、
出力端子が前記電気２重層コンデンサ（Ｃ５）の一方の極に結ばれて、入力端子に前記検出素子が前記開封を検出したことを示す信号が入力されると、前記電気２重層コンデンサ（Ｃ２）の電荷を前記出力端子から前記電気２重層コンデンサ（Ｃ５）に移動させるＣ−ＭＯＳバッファ（Ｑ１、電荷移動制御手段）と、
前記外部電源の電圧を分圧して低下させた電源で動作し前記電気２重層コンデンサ（Ｃ５）の電位を判定して出力レベルを変化させるＣ−ＭＯＳゲート（Ｑ２）とを備え、前記報知手段は前記Ｃ−ＭＯＳゲート（Ｑ２）の出力レベルに従って前記出力状態を変化させることを特徴とする。

Ｃ−ＭＯＳバッファ（Ｑ１）は、例えば電源端子が電気２重層コンデンサ（Ｃ２）のプラス極に結ばれ、検出素子が開封を検出したことを示す信号が入力端子に入力されると、電気２重層コンデンサ（Ｃ２）の電荷を出力端子から電気２重層コンデンサ（Ｃ５）に移動させる。Ｃ−ＭＯＳバッファ（Ｑ１）は、通常の信号処理としての動作ではなく、電気２重層コンデンサ（Ｃ２）の電荷すなわちエネルギを電気２重層コンデンサ（Ｃ５）へ転送するという、特別な使い方をされている。Ｃ−ＭＯＳバッファ（Ｑ１）の作用で電気２重層コンデンサ（Ｃ２）の電荷を効率よく電気２重層コンデンサ（Ｃ５）に転送するから、電気２重層コンデンサ（Ｃ２）の電荷を有効利用でき、電気２重層コンデンサ（Ｃ５）による長時間の記憶保持が可能になる。

Ｃ−ＭＯＳゲート（Ｑ２）は、外部電源の電圧を分圧して低下させた電源で動作し電気２重層コンデンサ（Ｃ５）の電位を判定して出力レベルを変化させる。
良く知られていることだが、Ｃ−ＭＯＳゲートは、電源電圧のほぼ１／２を閾値とし、入力電圧がこの閾値より上か下かで出力のロー（Ｌ）、ハイ（Ｈ）が決まる。以下、ローをＬ、ハイをＨと記述する。

充電（開封記憶）された電気２重層コンデンサ（Ｃ５）の電位は徐々に低下するので、そのまま放置されるとやがてはＣ−ＭＯＳゲート（Ｑ２）の判定閾値を下回る。すると、Ｃ−ＭＯＳゲート（Ｑ２）の出力レベルは「開封記憶無し」を示すレベルになる。

しかしながら、このＣ−ＭＯＳゲート（Ｑ２）は、外部電源の電圧を分圧して低下させた電源で動作するので、それだけ閾値が低くなっているから、電気２重層コンデンサ（Ｃ５）の電位が低くなっても「開封記憶有り」を示すレベルを維持できる。つまり、電気２重層コンデンサ（Ｃ５）の電位がＣ−ＭＯＳゲート（Ｑ２）の閾値を下回るまでには長時間を要するわけで、長時間の記憶（有効に「開封記憶有り」と判定される記憶）が可能になる。

請求項２記載の筐体の封印装置は、閉鎖される筐体に付設される筐体の封印装置であって、外部電源によって充電されて内部電源となる電気２重層コンデンサ（Ｃ２）と、前記筐体の開封を検出する検出素子（ＳＥ）と、該検出素子が前記開封を検出すると前記電気２重層コンデンサ（Ｃ２）から記憶素子となる電気２重層コンデンサ（Ｃ５）に電荷を移動させる電荷移動制御手段と、前記電気２重層コンデンサ（Ｃ５）の電位に応じて出力状態を開封検出と非検出の２状態に変化させる報知手段とを備える筐体の封印装置において、
出力端子が前記電気２重層コンデンサ（Ｃ５）の一方の極に結ばれて、入力端子に前記検出素子が前記開封を検出したことを示す信号が入力されると、前記電気２重層コンデンサ（Ｃ２）の電荷を前記出力端子から前記電気２重層コンデンサ（Ｃ５）に移動させるＣ−ＭＯＳバッファ（Ｑ１、電荷移動制御手段に該当）と、
前記外部電源の電圧を分圧して低下させたバイアス電圧が前記電気２重層コンデンサ（Ｃ５）の電位に加算された電位を判定し、出力レベルを変化させるＣ−ＭＯＳゲート（Ｑ２）とを備え、前記報知手段は前記Ｃ−ＭＯＳゲート（Ｑ２）の出力レベルに従って前記出力状態を変化させることを特徴とする。

Ｃ−ＭＯＳバッファ（Ｑ１）の動作等は請求項１と同様である。
Ｃ−ＭＯＳゲート（Ｑ２）は、外部電源の電圧を分圧して低下させたバイアス電圧が電気２重層コンデンサ（Ｃ５）の電位に加算された電位を判定し出力レベルを変化させる構成、すなわちＣ−ＭＯＳゲート（Ｑ２）の入力電圧をバイアスしたので、電気２重層コンデンサ（Ｃ５）のより低い電位をも「開封記憶有り」と判定できる。これにより記憶時間を著しく長くでき、また部品の小型化が可能になる。

請求項３記載の筐体の封印装置は、請求項２記載の筐体の封印装置において、前記電気２重層コンデンサ（Ｃ５）のマイナス極を複数の電位点に切換結合可能としたことを特徴とする。電気２重層コンデンサ（Ｃ５）のマイナス極を複数の電位点のいずれかに択一的に結合できるから、「開封記憶有り」と判定される電気２重層コンデンサ（Ｃ５）の電位、すなわち記憶時間の上限を切り替えることができる。

請求項４記載の筐体の封印装置は、請求項１又は２記載の筐体の封印装置において、前記検出素子（ＳＥ）は第１の接点（ＳＥ−１）が前記電気２重層コンデンサ（Ｃ２）の一方の極に結ばれ、第２の接点（ＳＥ−２）が前記Ｃ−ＭＯＳバッファ（Ｑ１）の入力端子に結ばれたスイッチであり、前記第１の接点（ＳＥ−１）と前記電気２重層コンデンサ（Ｃ２）との間に第１の電流制限素子（Ｒ３）を介装したので、第１の接点（ＳＥ−１）を例えばグラウンド端子と短絡させて電気２重層コンデンサ（Ｃ２）を放電させるのには、きわめて長時間を要する。よって、封印装置又は筐体の構造上、第１の接点（ＳＥ−１）を露出させる場合でも、第１の接点（ＳＥ−１）を利用して電気２重層コンデンサ（Ｃ２）を放電させるのは困難であり、かかる行為に対する耐性が極めて高い。これにより、封印装置又は筐体の構造面での自由度が高まる。

請求項５記載の筐体の封印装置は、請求項４記載の筐体の封印装置において、前記検出素子（ＳＥ）の第２の接点（ＳＥ−２）に一方の極が結ばれ前記検出素子（ＳＥ）が閉になった際に充電されるコンデンサ（Ｃ４）を備えて、前記第２の接点（ＳＥ−２）と前記コンデンサ（Ｃ４）との間に第２の電流制限素子（Ｄ２）を介装したことを特徴とする。

検出素子（ＳＥ）が閉になった際に充電されるコンデンサ（Ｃ４）を備えると、検出素子（ＳＥ）が短時間だけ閉になった場合でも、このコンデンサ（Ｃ４）の電位がＣ−ＭＯＳバッファ（Ｑ１）の入力電位となるので、筐体の開放がきわめて短時間であってもこれを検知できる。

そして、第２の接点（ＳＥ−２）とコンデンサ（Ｃ４）との間に第２の電流制限素子（Ｄ２）を介装したから、第２の接点（ＳＥ−２）を例えばグラウンド端子と短絡させてコンデンサ（Ｃ４）を放電させるのは困難である。よって、封印装置又は筐体の構造上、第２の接点（ＳＥ−２）を露出させる場合でも、第２の接点（ＳＥ−２）を利用してコンデンサ（Ｃ４）を放電させることはできず、かかる行為に対する耐性が極めて高い。これにより、封印装置又は筐体の構造面での自由度が高まる。

請求項６記載の筐体の封印装置は、請求項１又は２記載の筐体の封印装置において、前記外部電源の一方の極と前記電気２重層コンデンサ（Ｃ２）の一方の極との間に抵抗（Ｒ１）を介装し、前記電気２重層コンデンサ（Ｃ２）の前記一方の極と前記外部電源の他方の極とをスイッチ（ＳＷ）を介して結んだので、筐体の封印装置が他の電気装置（例えば制御装置）に組み込まれて用いられる場合、スイッチ（ＳＷ）を閉にしてその電気装置の試験を行うことで、電気装置の試験時に電気２重層コンデンサ（Ｃ２）が充電されるのを防止できる。従って、この試験時に開封を記憶してしまうことも回避できる。なお、電気装置の試験が済んだ後に、スイッチ（ＳＷ）を不可逆的に開にできる構成、例えばスイッチ片を撤去したり、スイッチ（ＳＷ）自体を撤去できる構成とするのが望ましい。

次に、本発明の実施の形態を各種の具体例にて説明する。なお、以下の各例では説明を判りやすくするために部品定数などの数値、ディバイスの部品名などを具体的に開示するが、あくまでも例示であり、本発明はこれら具体的な数値等に限定されるわけではない。
［利用形態例］
筐体の封印装置（以下、単に「封印装置」ともいう。）は、図５に例示するような形態で利用される。

まず、図５（ａ）に示す例は、筐体１が底部１ａと箱１ｂとで構成され、箱１ｂが上方に（矢印Ａに沿って）開く構造である。
図５（ｂ）に示す例では、筐体３は箱状の外殻３ａと内殻３ｂとで構成されて、内殻３ｂが抽斗状に（矢印Ｂに沿って）開く構造である。

図５（ｃ）に示す例では、筐体５は金庫のように箱状の本体部５ａとヒンジ５ｂにて本体部５ａに連結された扉部５ｃとで構成され、扉部５ｃがドア状に（矢印Ｃに沿って）開閉される構造である。

いずれの場合も、筐体１、３、５内に封印装置１０が設置されており、封印装置１０の保護ケース１１（図３参照）の外面には検出素子となる検出スイッチＳＥ（検出素子に該当）の可動片１２が取り付けられている。可動片１２は導電性の良い弾性金属板（例えばばね用リン青銅）が用いられている。可動片１２の片方の端部は封印装置１０の外面に固定され、他の端部は自由端とされており、自由端は封印装置１０から突出している。

一方、筐体１、３、５の可動部（箱１ｂ、内殻３ｂ、扉部５ｃ）には突起ないしは棒状のアクチュエータ１４が取り付けられており、筐体１、３、５を閉鎖した際にはアクチュエータ１４が可動片１２の突出部分に当接し、可動片１２を封印装置１０の外面から離れさせる方向に弾性変形させる。また、筐体１、３、５が開かれると、アクチュエータ１４が可動片１２から離脱するので、可動片１２は弾性復帰する。

詳しい構造は後述するが、可動片１２に外力（ここではアクチュエータ１４）が作用していない状態では検出スイッチＳＥが閉（開封検出）であり、アクチュエータ１４が可動片１２を弾性変形させると検出スイッチＳＥが開になる。

封印装置１０は、検出スイッチＳＥが閉になると（開封を検知すると）、これを記憶する。このとき外部電源（図示では５Ｖ）が印加中なら直ちに報知手段である緑色のＬＥＤを消灯して異常（開封されたこと）を報知する。一方、外部電源が与えられていない時であれば、その後に外部電源が与えられた際にＬＥＤを点灯させず、同様に異常を報知する。

図５（ｄ）に示す例は、コード化された電波、音波或いは光などを送出する報知手段（送信回路）を設けた例である。筐体１及び封印装置１０の構造は図５（ａ）と同様であるが、ＬＥＤを廃止して（ＬＥＤを備えてもよい。）送信回路を設けた点が異なる。

この例の封印装置１０は、検出スイッチＳＥの閉により開封を検知すると、これを記憶する。このとき外部電源（図示では５Ｖ）が印加中なら直ちに報知手段である送信回路によりレシーバ１５に開封信号を送信する。外部電源が与えられていない時であれば、その後に外部電源が与えられた際に同様に開封信号を送信する。

図５（ｄ）に示す構成は、例えばパチンコ店に設置されている遊技機（パチンコ機、パチスロ機など）の制御基板を収納している基板ケース（筐体）に付設するのに適している。すなわち、夜間などに侵入して遊技機のＲＯＭを不正ＲＯＭと入れ替えてしまう犯罪が行われても、次の朝、電源を投入すると、各遊技機の封印装置１０が異常の有無を送信してくるので、このような犯罪が行われた（不正改造された）遊技機を直ちに発見できる。勿論、そのためには電波、音波等をコード化する公知技術を利用する。また、電波や音波（ワイヤレス）に限らず、有線（光ファイバも含む）の通信でもよいことは当然である。

上記各例において、検出スイッチＳＥはメカ接点のノーマリーオープンに限らず、ノーマリークローズでもよいし、他の方式の検出素子を用いても構わない。また、検出スイッチＳＥを封印装置１０の本体部分と一体化した例を示したが、両者を分離して、例えば封印装置１０は筐体の奥の方に設置し、検出素子ＳＥは扉付近に配置する等しても、検出性能や不正に対する耐性は低下しない。
［回路構成例１］
上記の利用形態例において説明した封印装置１０の回路構成例１を図１により説明する。

まず、コネクタＣＮ−１、ＣＮ−２間には外部電源５Ｖが印加可能とされている。図示は省略しているが、電源スイッチにて外部電源をオン、オフできる。
コンデンサＣ１はノイズ対策部品であり、それ以外の特段の作用は無い。コンデンサＣ６も同様である。

抵抗Ｒ１は、封印装置１０が組み込まれた電気装置（例えば制御基板）のテスト時などに、コンデンサＣ２（電気２重層コンデンサであり、内部電源となる。）への充電を禁止するために設けられているスイッチＳＷが閉じているときの電流制限の役目を担う。

スイッチＳＷの役割は、コンデンサＣ２と並列にバイパスを形成するためである。
前述したことではあるが、封印装置１０をセットする際に電源（ここではコンデンサＣ２）が空の状態でなければ、セット時に開封されたと記憶してしまう。封印装置１０は、単独で使用されるだけでなく、他の電気装置（例えば遊技機の制御基板、クレジットカードリーダの制御基板等）に組み込まれて用いられることがある。この場合、外部電源（５Ｖ）は制御基板等から貰うことになる。その制御基板等は、生産、出荷に際して、品質確認のために当然、電気的試験が行われる。スイッチＳＷの役割は、このときにコンデンサＣ２が充電されるのを防止するために設けられている。

すなわち、制御基板等に組み込まれる場合には、スイッチＳＷの接点ＳＷ１、ＳＷ２をスイッチバーＳＷ−Ｂａｒで短絡した状態で制御基板等の電気的試験を行った後、外部電源の５Ｖが無い状態でスイッチバーＳＷ−Ｂａｒを除去してスイッチＳＷを開にし、封印装置１０を筐体内にセットしてから外部電源（５Ｖ）を与えるという手順が守られる。以下、スイッチバーＳＷ−Ｂａｒを除去済みとして説明する。

外部電源は、抵抗Ｒ１、ダイオードＤ１を介してコンデンサＣ２を充電する。図示ではコンデンサＣ２は０．３３Ｆと比較的大きな容量値であることと、内部抵抗が新品時でも７５Ω程と大きく、長期に使用すると内部抵抗は１ｋΩ程にも増大（劣化）するので、充電に要する時間は短くはない。実用的には、３０分〜数時間で充電されるのが望ましい。なお、制御基板等に組み込まれる場合には、制御基板等の作動中に自然に充電される。

ダイオードＤ１は、コネクタＣＮ−１、ＣＮ−２間を短絡させてコンデンサＣ２の電荷を放電させるのを防止するために設けてある。従って、順方向には電圧降下が少なく逆方向には漏れ電流の少ない、小型ショットキーダイオード、例えば１ＳＳ３３２等が望ましい。

コンデンサＣ２の＋極は、抵抗Ｒ３を介してコンデンサＣ３の＋極と検出スイッチＳＥの一方の接点ＳＥ−１と結ばれ、またＣ−ＭＯＳバッファＱ１（図示の例はＡＮＤ回路ＴＣ７ＳＨ０８Ｆ）の電源端子ＶＤＤとも結ばれている。

コンデンサＣ３は検出スイッチＳＥが作動した際に、後述するコンデンサＣ４へ効率よく電荷を渡す作用がある。今、コンデンサＣ２の電位が４Ｖあって、内部抵抗が５００Ωに劣化していたとする。この状態でＣ−ＭＯＳバッファＱ１がオンすると、コンデンサＣ２からコンデンサＣ５（電気２重層コンデンサ）に向かって瞬間的に４Ｖ／５００Ω＝８ｍＡ（簡略化されており、実際は４Ｖ／（５００Ω＋Ｃ５の抵抗値＋Ｒ６））が流れ、図中の点Ｐ−２の電位は４Ｖ−５００Ω×８ｍＡ≒０Ｖと、電位が無くなる。一方、抵抗Ｒ３を介して充電されたコンデンサＣ３の電位（点Ｐ−３の電位）は４Ｖのままである。従って、コンデンサＣ３からダイオードＤ２を介してコンデンサＣ４に効率よく電荷を与えることができる。

抵抗Ｒ３には、点Ｐ−２の電位が下がっても点Ｐ−３の電位を急速には低下させないという上述の役目の他に、もう一つの重要な役目がある。
封印装置１０の場合、上記の利用形態例にも示したとおり、検出スイッチＳＥは、どうしても保護ケース１１の外部に出やすい。この場合、検出スイッチＳＥの接点ＳＥ−１とグランド（コネクタＣＮ−２）間を短絡させて内部電源であるコンデンサＣ２の放電を図るという不正を防止する手だてが必要となる。

抵抗Ｒ３のもう一つの重要な役目とは、この短絡によるコンデンサＣ２の放電を防止することにある。図示の例では抵抗Ｒ３は１０ｋΩであり、１０⁴×０．３３Ｆ≒３３００秒の時定数となり、放電させるのは容易ではない。さらに抵抗Ｒ３を１００ｋΩなどにすればコンデンサＣ２の放電はほぼ不可能である。

検出スイッチＳＥの接点ＳＥ−１、ＳＥ−２間は、筐体が開封されない限り可動片１２にて閉じられることはなく、ノーマリーオープンである。
その状態ではコンデンサＣ４は充電されることなく、Ｃ−ＭＯＳバッファＱ１の入力端子ＩＮが結ばれている点Ｐ−５の電位はＬ、Ｃ−ＭＯＳバッファＱ１の出力もＬであり、Ｃ−ＭＯＳインバータＱ２（図示の例はＴＣ７ＳＨ０４Ｆ）の入力である点Ｐ−６の電位もＬ≒０Ｖである。

ここで外部電源が与えられている状態か否かで封印装置１０の動作は２種類に分かれる。
外部電源が与えられている状態においては、抵抗Ｒ４と抵抗Ｒ５の中間点は２Ｖになるように設計され、Ｃ−ＭＯＳインバータＱ２の電源として与えられている。また、抵抗Ｒ５と抵抗Ｒ６の中間点は０．４Ｖになるように設計され、Ｃ−ＭＯＳインバータＱ２の入力（点Ｐ−６の電位）は０．４Ｖになる。この入力電位０．４Ｖは、Ｃ−ＭＯＳインバータＱ２においてＬ入力と判定される保証値０．５Ｖよりさらに低いため、Ｃ−ＭＯＳインバータＱ２の出力にはＨである約２Ｖが発生し、トランジスタＴＲを介して緑ＬＥＤを点灯させ、「安全状態＝開封されていない」を報知する。

外部電源が与えられていない状態では、抵抗Ｒ４を介するＣ−ＭＯＳインバータＱ２への電源は与えられず、不作動になる。また、抵抗Ｒ２を介する緑ＬＥＤへの電源も与えられないので、これも不灯である。勿論、外部電源が与えられた瞬間に上記の通り緑ＬＥＤが点灯して、「安全」を報知する。

次に、検出スイッチＳＥが作動した場合（筐体が開封された場合）を説明する。
筐体の開封によって検出スイッチＳＥの接点ＳＥ−１、ＳＥ−２が閉された瞬間に、コンデンサＣ３の電荷がダイオードＤ２を介してコンデンサＣ４へと渡される。今、コンデンサＣ３の電位が４Ｖで、コンデンサＣ３、Ｃ４の静電容量値が各々１μＦと０．１μＦであれば、説明を簡明にするためにまずダイオードＤ２が無いとして、４Ｖ×１μＦ＝ｘ×１．１μＦとなり、ｘ≒３．６Ｖになる。ダイオードＤ２の電圧降下を０．４Ｖとすると、コンデンサＣ４の電位、すなわち点Ｐ−５の電位、Ｃ−ＭＯＳバッファＱ１の入力は３．２Ｖとなる。

ここでダイオードＤ２は、抵抗Ｒ３の役割説明でも述べたように、検出スイッチＳＥの接点ＳＥ−２とグランド（ＣＮ−２）間を短絡させてコンデンサＣ４の電荷を放電させるという不正行為を防止する役割を持つ。

Ｃ−ＭＯＳバッファＱ１の採用は、コンデンサＣ２の電荷をコンデンサＣ５に効率よく受け渡す作用においてきわめて重要である。前述と同条件として、コンデンサＣ２の電位が４Ｖ、内部抵抗は５００Ωとし、コンデンサＣ５は０．０４７Ｆの容量で内部抵抗は初品特性の１２０Ωとする。

良く知られているように、Ｃ−ＭＯＳゲートは、入力電圧がほぼ電源電圧の１／２より上か下かで出力のＬ、Ｈが決まる。本例では電源電圧はコンデンサＣ２の４Ｖであり、入力電圧は上記計算の３．２Ｖで２Ｖ（電源電圧の１／２）を上回っているから、出力もＨとなる。なお、Ｃ−ＭＯＳゲート内では、電源端子ＶＤＤ−出力端子ＯＵＴ間が抵抗体となる。Ｃ−ＭＯＳバッファＱ１は、電源電圧が２Ｖどころか１Ｖ程に低下しても、入力電圧がＨである限り出力はＨであり、この特性が本発明での性能発揮に大いに役立っている。

またコンデンサＣ４の電荷はＣ−ＭＯＳバッファＱ１の入力抵抗がきわめて大きいため、長時間にわたって電圧降下が起こらず、Ｃ−ＭＯＳバッファＱ１を長時間にわたってオン状態に保つ。

このコンデンサＣ２〜Ｃ−ＭＯＳバッファＱ１〜コンデンサＣ５のループが、０．０４７Ｆ×（５００Ω＋１２０Ω＋抵抗Ｒ６の１７０Ω）≒３７秒と大きな時定数を持つので、長い時間をかけてコンデンサＣ２の電荷をコンデンサＣ５に渡せることは重要である。

次に、コンデンサＣ５に蓄えられる電荷を計算する。ただし、充電の終期では電流値はほとんど０になるため、内部抵抗（コンデンサＣ２、コンデンサＣ５の双方）と抵抗Ｒ６での電圧降下は無視する。また、電荷移動中のジュール熱による損失も無視する。

この条件で、０．３３Ｆ×４Ｖ＝（０．３３＋０．０４７）Ｆ×ｘＶとなり、ｘ≒３．５である。この計算例では、電荷の授受の後には、コンデンサＣ５に３．５Ｖの電位−ダイオードＤ３の電圧降下０．４Ｖ＝３．１Ｖが発生する。

なお、ダイオードＤ３はＣ−ＭＯＳバッファＱ１の出力端子ＯＵＴがＬのときにコンデンサＣ５からの電荷流出を阻止する。
０．０４７Ｆの容量のコンデンサＣ５で電圧３．１Ｖが０．６Ｖに低下するまでが（抵抗Ｒ６で０．４Ｖのバイアスを掛けているため、０．６＋０．４＝１Ｖが、２Ｖ電源電圧で作動するＣ−ＭＯＳインバータＱ２にＬ、Ｈ反転レベルである。）、記憶素子としてのコンデンサＣ５の記憶時間である。

Ｃ−ＭＯＳインバータＱ２の入力電流とダイオードＤ３の漏れ電流の合計は０．１μＡ程であり、コンデンサＣ５に３．１Ｖ印加時の抵抗で表すと３．１Ｖ／０．１μＡ≒３０ＭΩで、０．０４７Ｆとの時定数は３０ＭΩ×０．０４７Ｆ＝１．４×１０⁶秒＝（１．４×１０⁶）／３．６×１０³時間＝３．９×１０²時間となり、４８時間を大幅に上回っている。

ところで、部品の特性のばらつき、特にダイオードＤ３やＣ−ＭＯＳインバータＱ２の半導体の漏れ電流値が温度により大きく変化することに関して注意する必要がある。ここでは、上記計算の基となった漏れ電流値０．１μＡが増加する危険が残るということである。また、計算に入れなかったコンデンサＣ５の自己放電分も無視できない。しかし、そのいずれもが電圧が高い時は多いが電圧が低くなれば少なくなる性質のものであり、本発明ではこの点を有効に利用している。

コンデンサＣ５の電位が例えば３．１Ｖから０．８Ｖまで低下したとする。その後０．８Ｖから０．７Ｖまで０．１Ｖ低下する時間は初期の３．１Ｖから３．０Ｖまでの０．１Ｖ低下に比べて著しく長い時間を要する。

外部電源５Ｖが与えられていない状態で、コンデンサＣ５の電位が上記のように０．７Ｖであったとして、次に外部電源が与えられると、抵抗Ｒ４、Ｒ５、Ｒ６により外部電源５Ｖが分圧されて抵抗Ｒ６には０．４Ｖが発生する。すなわちＣ−ＭＯＳインバータＱ２の入力電圧は０．７＋０．４＝１．１Ｖとなり、２Ｖ（Ｃ−ＭＯＳインバータＱ２電源電圧）の１／２の１Ｖより高い電圧として作用してＣ−ＭＯＳインバータＱ２の出力をＬにする。それによりトランジスタＴＲがオフになるから緑ＬＥＤは点灯せず、「安全でない＝開封された」ことを報知する。

上記した抵抗Ｒ６によるバイアスが無い場合、コンデンサＣ５の電位０．７Ｖ（１Ｖ未満）ではＣ−ＭＯＳインバータＱ２の出力はＨになるので、トランジスタＴＲがオン、緑ＬＥＤが点灯し、開封されたことを報知できない（見逃してしまう）。

抵抗Ｒ６によるバイアスを受けるコンデンサＣ５は放電が緩慢であり、バイアスされてもＣ−ＭＯＳインバータＱ２の出力をＬにできない電位になるまで極めて長時間を要するから、部品の小型化にもかかわらず長時間記憶する上で極めて大きな効果が得られる。

なお、外部電源が与えられておらず、開封によりコンデンサＣ５に電圧が発生しているとき、Ｃ−ＭＯＳインバータＱ２は電源が無いのに入力端子に電圧があるという状態になる。通常のＣ−ＭＯＳゲートでは、このような状態では破壊されるか、入力端子から電源端子へと電流が流れてしまう（コンデンサＣ５の電荷が失われる）おそれがある。しかし、本例のＣ−ＭＯＳインバータＱ２は例えば図６に示すような回路構成のＣ−ＭＯＳゲートを採用してこれらの不具合を防止している。すなわち、Ｃ−ＭＯＳインバータＱ２は、図６に例示するように（図６の構成に限らない。）、電源電圧が与えられている時でも、与えられていないときでも入力電流が実質的に流れない形式のものが使われる。
［回路構成例２］
図２に示すのは、図１（回路構成例１）の半導体部分を集積回路にした例である。集積回路ＩＣの端子Ｐ−１〜Ｐ−９はそれぞれ図１の点Ｐ−１〜Ｐ−９に対応している。また抵抗Ｒ１〜Ｒ６、コンデンサＣ１〜Ｃ６、検出スイッチＳＥ、スイッチＳＷ等は図１とまったく同じである。

ここで特に説明したいことの一つは、図１におけるダイオードＤ１、Ｄ２、Ｄ３は必ずしもダイオード、特にショットキーダイオードに限定しなくてもよいことである。具体的には、近年の半導体技術では製造プロセスに応じた機能部品を作り込めることから、ダイオードは、例えばアナログスイッチ（ＴＣ４Ｓ６６Ｆ等のゲート機能改良品）にすれば、Ｃ−ＭＯＳバッファＱ１、Ｃ−ＭＯＳインバータＱ２と同一工法でこれらと同時に簡単に作成できるということである。すなわち、図１で示したダイオードＤ１〜Ｄ３は、例えば集積回路にしたときには、一方向には電流を流すが逆方向には電流を流さない部分ととるべきである。

図１のトランジスタＴＲに関しても、上記ダイオードの場合で示したのと同様の理由で、例えば集積回路にしたときには、Ｃ−ＭＯＳインバータＱ２の状態に応じて緑ＬＥＤをオン、オフさせる部分ととるべきである。

また、回路構成例１、２に共通するが、Ｃ−ＭＯＳバッファＱ１は通常の信号処理としての動作ではなくて、コンデンサＣ２の電荷すなわちエネルギをコンデンサＣ５へ転送するという特別な使い方をされている。これは正の信号を受け取ると正のエネルギを出力するという意味であり、電源の極性を逆にすれば、負の信号を受け取ると負のエネルギを出力するとも表現できる。いずれにしろ、正は正に、負は負として作用するため「バッファ」といえる。

同様に、Ｃ−ＭＯＳインバータＱ２に関しても、図１に示すトランジスタＴＲを駆動する信号としてＨ入力時はＬを、Ｌ入力時はＨを出力するのが好都合であるだけであり、出力先（ここではトランジスタＴＲ）の形態に応じてＨ入力時はＨを、Ｌ入力時はＬを出力しても有効な処理となることは明らかであり、インバータに限定する必要は何らなく、Ｃ−ＭＯＳゲートであればよい。

同じく緑ＬＥＤも説明を簡明にするための事例であり、報知手段として例えば複数の表示素子、音声、コード化した電波、音波、光等に変更できること、またこれらを組み合わせて用いることも明らかである。
［封印装置の構造例］
図３に示すように、封印装置１０は、図１に示した回路部品をプリント基板２０に実装して構成されている。

プリント基板２０は不正行為を防ぐ目的で４層基板とされている。
プリント基板２０に実装された各部品中、符号Ｒ１Ｒ２Ｒ３、Ｄ１Ｄ２Ｄ３、Ｃ１Ｃ４Ｃ６、Ｒ４Ｒ５Ｒ６は図１の回路図に各符号で示される部品を集合した部材（例えばＲ１Ｒ２Ｒ３は抵抗Ｒ１、Ｒ２、Ｒ３を集合した部材）を示し、Ｒ３、Ｃ３、Ｑ１、Ｑ２、ＴＲ、Ｃ２、Ｃ５は図１の回路図の各符号のままの部品である。またコネクタＣＮに、図１の回路図に示したコネクタＣＮ−１〜４を集約してある。

コンデンサＣ２、コンデンサＣ５のマイナス端子はプリント基板２０の穴２１ａ、２１ｂに貫通しており、コネクタＣＮと共にハンダ槽でハンダ付けされている。コンデンサＣ２、コンデンサＣ５のプラス端子は、プリント基板２０上面のパターン２２ａ、２２ｂにハンダ付けされている。

コネクタＣＮの隣には、スイッチＳＷの接点ＳＷ１、ＳＷ２がパターンとして配されており、スイッチバーＳＷ−Ｂａｒが接点ＳＷ１、ＳＷ２にハンダ付けされている。スイッチバーＳＷ−Ｂａｒには取手部２３が設けられており、この取手部２３を引っ張ると、パターンである接点ＳＷ１、ＳＷ２を引きちぎる（スイッチＳＷを不可逆的にオフにする）ことができる。

プリント基板２０の下面側には、検出スイッチＳＥの接点ＳＥ−１、ＳＥ−２が配され、接点ＳＥ−１にはスポット溶接やハンダ付け等（導電性の固着手段）によって可動片１２の固定端が固着されている。

前述したとおり、可動片１２は導電性の良い弾性金属板であり、外力が及ぼされなければ自由端側が接点ＳＥ−２に接触して接点ＳＥ−１、ＳＥ−２間を閉にするが、自由端側をアクチュエータ１４で押されると弾性変形して接点ＳＥ−２から離脱する（検出スイッチＳＥが開になる）。

プリント基板２０の配線状態は図示しないが、上述の（図１に示した）各部品が実装されて、図１に示した回路が完成している。
このプリント基板２０は、接着、溶着等の手段で保護ケース１１に収納されるが、保護ケース１１に収まるのは２点鎖線Ｅ１で示す位置から可動片１２が突出している端部Ｅ２までの範囲であり、スイッチＳＷ及びコネクタＣＮは保護ケース１１の外に出ている。また下面側の検出スイッチＳＥ等も外部に出ている。既に説明したことではあるが、これら外部に出ている部分を利用して不正行為を行うことはまず不可能であるから、保護ケース１１に収容しなくても問題はない。
［封印装置の構造例２］
図４に示すのは、封印装置１０を他の電気装置例えば制御基板に直接ハンダ付けして組み込むのに好適な例である。

この例では、図３の２点鎖線Ｅ１〜端部Ｅ２に対応する領域が樹脂でディップモールドされており、保護ケース１１は用いられない。ディップモールドは図４の１−Ｃのラインまでであり、リードＣＮ−１〜ＣＮ−４（それぞれ図１、図３のコネクタＣＮ−１〜ＣＮ−４に対応）、リードＳＥ−１、ＳＥ−２（それぞれ接点ＳＥ−１、ＳＥ−２に対応）及びスイッチＳＷの領域は保護されていないが、図１、図３で説明したように、これらを利用しても不正により記憶を消したりできない部分である。

スイッチＳＷのスイッチバーＳＷ−Ｂａｒは、コの字状のばね材で、装着されているときは接点ＳＷ１、ＳＷ２を短絡させるが、これを矢印方向に引いて取り外せばスイッチＳＷを開にできる。
［使用方法］
次に、筐体の用途等に応じて２種類に分かれる、封印装置１０の使用方法を説明する。

第１は、筐体が閉じられたら例えば破棄されるまで開いてはいけない用途、例えばパチンコ機やパチスロ機の制御基板、クレジットカード等のカードリーダの制御基板等を収容している筐体に適用する場合である。

パチンコ機やパチスロ機の制御基板には、監督機関で試験されて許可されたプログラムのマイコンのみが搭載を認められているから、これを収容している筐体を開封して異なったプログラムのマイコンに交換する等はあってはならない。また、カードリーダにおいては暗証番号を取り扱うため、暗証番号を記憶する部材を制御基板に不正に追加して悪用することは厳禁で、破棄されるまで筐体が開かれることがあってはならない。

これらの用途には、図３に示した封印装置１０を、上記の制御基板から外部電源を受け取るように設置すればよい。また、図４の封印装置１０を用いてもよい。制御基板の稼働中、非稼働中を問わず、内部電源（コンデンサＣ２）で常時監視し、開封があった場合には、その後長時間にわたって（４８時間以上）記憶を保持し、異常を報知でき、開封への対処を促すことができる。ただし、コンデンサＣ５の電荷が無くなれば（記憶消滅）、正常状態に復帰する。

他の使用方法は、金庫等のように必要に応じて適宜開閉される筐体への適用である。この場合は、使用者が自分で開けても、封印装置１０は異常として記憶してしまい、図１のコンデンサＣ５の電荷が空になって記憶が消えるまで再度の利用ができない。

本発明は、外部電源が与えられているときもいないときも、筐体が開かれたことを検知し、これを長時間（４８時間以上）記憶し、電気ノイズを与えても、封印装置１０の各露出部を細工しても記憶を消すことはできず、不正に対する耐性が高いことを特徴としているため、必要に応じて随時開閉される筐体への適用に不便さがある。

しかしながら、この点は本質的なことを述べてもいる。すなわち、利便性を高め、特定の人の開閉には感知せず、他の人の開閉には感知するとなれば、従来の金庫の鍵と同じことになり、不正の介入を許す糸口となる。

なお、このような仕様にできるだけ対応するには、記憶時間を、例えば１２時間程に短くすることが有効である。その具体的な手段を図１に基づいて説明する。
まずは、コンデンサＣ２の容量値を小さくして、外部電源５Ｖは常に与えているのを正常動作とする。万一、不正行為者が外部電源５Ｖを断にしてから筐体を開いても、１回分はコンデンサＣ５へ充電可能な程度にコンデンサＣ２の容量値を小さくしておくのである。又、コンデンサＣ５の容量値を例えば０．０２２Ｆと小さくするとか、抵抗Ｒ６によるバイアス値を０に近づけるとかで記憶時間を短くするのである。さらに、コンデンサＣ２の電荷を積極的に空にするために抵抗Ｒ３の値を小さくし、かつ検出スイッチＳＥの接点ＳＥ−１とコネクタＣＮ−２（グランド）間を追加スイッチで結ぶのである。ただし、追加スイッチは筐体内に設けて筐体を開かなければ操作できないようにする。このような変更が行われれば、金庫のように随時開閉される筐体へ良好に適用できる。

今、封印装置１０は初品でコンデンサＣ５には電荷は無いとする。例えば夕方７時に金庫（筐体）を閉めて外部電源を投入しておく。次の日の朝７時に表示装置の緑ＬＥＤと外部電源を確認する。このとき緑ＬＥＤが点灯していれば、外部電源が入っていて夜間に開扉されなかったことを意味する。一方、外部電源が与えられているのに緑ＬＥＤが消灯していれば、開扉されたことを意味する。

さて、開扉の有無に関係なく、正当使用者は、外部電源５Ｖを断にして、金庫の扉を開き、中身を確認し、コンデンサＣ２を空にするために追加スイッチをオンにする。
夜間に不正開扉があればコンデンサＣ５には電荷が有るし、不正開扉はなくコンデンサＣ５には電荷が無い場合も、正当使用者が開扉したことでコンデンサＣ５が充電される。ただし、外部電源が切られて内部電源も放電させたことから、以後何回扉を開閉してもコンデンサＣ２からコンデンサＣ５への追加の充電はなされない。すなわち、コンデンサＣ５による記憶時間（ここでは１２時間とする）を経過後の夕方７時になれば、コンデンサＣ５は空（Ｃ−ＭＯＳインバータＱ２がＬと判断するレベル）になり、ここで金庫内の追加スイッチをオフとして扉を閉めて外部電源を与えると、緑ＬＥＤが点灯し、監視状態に入る。

勿論、部品特性のばらつき等で記憶時間が例えば１５時間と長いものは、上述の夕方７時のセット時に緑ＬＥＤは点灯せず３時間後の１０時に点灯することになる。
しかし、このことは開封検知にとっては何ら問題ではない。上記夕方７時から１０時の間も、扉が開かれて検出スイッチＳＥが作動すればコンデンサＣ５への充電が行われて記憶されるし、１０時から次の朝の７時開扉まで（実際は１５時間後の午前１０時まで）開扉の有無を記憶し緑ＬＥＤにて報知できる。

では、記憶時間はいくら長くてもよいかというと、この場合はそうではない。正当使用者が朝７時に開扉したときの電荷が２４時間後の朝７時を超えて残留する場合は、次の朝の開扉で新たにコンデンサＣ５には電荷が蓄積されるため、常に開扉を記憶した状態になってしまうからである。すなわち、ここで示したような使用場面を想定する場合、記憶時間は１２時間以上、２４時間以下で品質管理される必要がある。

記憶時間を各種に設定（固定）した筐体の封印装置を、記憶時間のばらつきが少ない製品として提供することは可能である。その一方で、使用条件に合わせて、例えば平日のオフィス、日曜日のみの１日休み、土日の２日休み等の条件に応じて記憶時間を可変にすることも大切である。

図１、図２の抵抗Ｒ６を図７に示す例で置換すれば、すなわち図１の抵抗Ｒ６によるバイアス電圧０．４Ｖを４２．５Ωの抵抗Ｒ６−１、Ｒ６−２、Ｒ６−３、Ｒ６−４で分割し、ロータリスイッチＲＳＷで切り替え可能にすれば、バイアス電圧を０．４Ｖ、０．３Ｖ、０．２Ｖ、０．１Ｖ、０Ｖのいずれかに選択でき、それに応じて記憶時間を選択できる。

ここで大切な副次効果がある。コンデンサＣ５の容量値を適宜選択し、０．４Ｖのバイアス値で４８時間記憶、０Ｖのバイアス値で１２時間記憶として製造したものは、４８時間の状態で使用しておき、開封異常を検知した時点でロータリスイッチＲＳＷを操作して緑ＬＥＤが点灯するポイントを探せば、そのポイントに応じて開扉時刻が４８時間前から１２時間前までのどの時刻頃かを推定できる。

図８を用いて少し詳しく説明する。この図に示す曲線は電気２重層コンデンサＣ５の電圧降下の様子を示し、関数ｅ^(-t/RC)で表される。但し、ＲはコンデンサＣ５の自己放電分の抵抗分とＣ−ＭＯＳインバータＱ２、入力漏れ電流分及びダイオードＤ３の漏れ電流分を抵抗に置き換えて合成した値である。

図中の点ａは開封後２４時間経過してコンデンサＣ５の電圧が１Ｖまで低下し、バイアス電圧０Ｖが加算されたＣ−ＭＯＳインバータＱ２への入力電圧としては、Ｃ−ＭＯＳインバータＱ２のＬ、Ｈの判定境界値になることを示す。

点ｅは開封後４８時間でコンデンサＣ５の電圧が０．６Ｖまで低下しているが、０．４Ｖのバイアス電圧を貰えばＱ２への入力電圧が１Ｖ（Ｃ−ＭＯＳインバータＱ２のＬ、Ｈの判定境界値）になることを示す。

点ｂ、ｃ、ｄに関しては各々０．１Ｖの差であるから、関数ｅ^(-t/RC)により、Ｔ１、Ｔ２、Ｔ３が求まる。つまり、開扉時刻を推定できる。
ここで再度強調すると、図８はバイアス効果が記憶時間の延長に多大の貢献をしていることを明確に示している。

以上説明した各例の封印装置１０は、検出スイッチＳＥが作動した際にコンデンサＣ２の電荷をコンデンサＣ５に移動させる電荷移動制御手段としてＣ−ＭＯＳバッファＱ１を採用しているので、コンデンサＣ２の電荷を効率よくコンデンサＣ５に転送して、コンデンサＣ２の電荷を有効利用でき、コンデンサＣ５による長時間の記憶保持が可能である。

また、コンデンサＣ５の電位を判定して報知手段を作動させるＣ−ＭＯＳインバータＱ２は、外部電源の電圧を分圧して低下させた電源で動作するので、コンデンサＣ５の電位がＣ−ＭＯＳインバータＱ２の閾値を下回るまでには長時間を要し、長時間の記憶が可能になる。

しかも、コンデンサＣ５のマイナス極を外部電源の電圧が抵抗Ｒ４、Ｒ５、Ｒ６による分圧で低下された電位点に結んで、Ｃ−ＭＯＳインバータＱ２の入力電圧をバイアスしているので、コンデンサＣ５のより低い電位をも「開封記憶有り」と判定でき、これによりコンデンサＣ５の記憶時間を著しく長くでき、また部品の小型化を可能にしている。

なお、上記のように記憶時間の長期化を可能とした、Ｃ−ＭＯＳインバータＱ２の電源電圧を低下させる手段及び入力端子にバイアス電圧を加算する手段は図１で一体的に表し、説明もしたが、両手段は互いに独立であり、どちらか一方だけでも効果を現すし、双方を同時に用いてもよい。

そのコンデンサＣ５の電位をバイアスする抵抗Ｒ６を、図７に示すように複数の抵抗Ｒ６−１〜４（４つの抵抗に限る訳ではない。複数であればよい。）に置換して、各抵抗Ｒ６−１〜４による複数の電位点のいずれかを択一的に選択可能にすれば、コンデンサＣ５の記憶時間の上限を切り替えることができる。

検出スイッチＳＥの接点ＳＥ−１をグランドに短絡してコンデンサＣ２の放電を図る行為に対しては、抵抗Ｒ３がコンデンサＣ２の放電に要する時間をきわめて長時間にするから、この手段でコンデンサＣ２を放電させるのは困難であり、かかる行為に対する耐性が極めて高い。これにより、封印装置又は筐体の構造面での自由度が高まる。

さらに、検出スイッチＳＥの接点ＳＥ−２とコンデンサＣ４との間にダイオードＤ２を介装したので、接点ＳＥ−２を例えばグラウンド端子と短絡させてコンデンサＣ４を放電させるのは困難で、かかる行為に対する耐性が極めて高い。これにより、封印装置又は筐体の構造面での自由度が高まる。

また、外部電源のプラス極とコンデンサＣ２のプラス極との間に抵抗Ｒ１を介装し、コンデンサＣ２のプラス極と外部電源のマイナス極とをスイッチＳＷを介して結んだので、筐体の封印装置が他の電気装置（例えば制御装置）に組み込まれて用いられる場合、スイッチＳＷを閉にしてその電気装置の試験を行うことで、電気装置の試験時にコンデンサＣ２が充電されるのを防止できる。

この場合、電気装置の試験が済んだ後に、スイッチＳＷを不可逆的に開にできる構成、例えば図３、図４で説明したようスイッチバーＳＷ−Ｂａｒを撤去できる構成とするのが望ましい。図３のように、取手部２３を引っ張ると、スイッチバーＳＷ−Ｂａｒとともにパターンである接点ＳＷ１、ＳＷ２を引きちぎる構成は、コストを低くできる。

封印装置の回路構成例１の回路図。封印装置の回路構成例２の回路図。封印装置の構造例１の説明図。封印装置の構造例２の説明図。封印装置の利用形態例の説明図。回路構成例１、２で用いたＣ−ＭＯＳインバータＱ２の回路図。回路構成例１、２の抵抗Ｒ６を複数の抵抗に置換してバイアス電圧を切り替え可能にする構成の説明図。電気２重層コンデンサＣ５の経時的な電圧降下のグラフ。

符号の説明

１、３、５・・・筐体、
１０・・・封印装置、
１１・・・保護ケース、
１２・・・可動片、
１４・・・アクチュエータ、
２０・・・プリント基板、
Ｃ１・・・コンデンサ、
Ｃ２・・・コンデンサ（内部電源となる電気２重層コンデンサ）、
Ｃ３・・・コンデンサ、
Ｃ４・・・コンデンサ、
Ｃ５・・・コンデンサ（記憶素子となる電気２重層コンデンサ）、
Ｄ１・・・ダイオード、
Ｄ２・・・ダイオード（第２の電流制限素子）、
Ｄ３・・・ダイオード、
Ｑ１・・・Ｃ−ＭＯＳバッファ（電荷移動制御手段）、
ＶＤＤ・・・電源端子、
ＩＮ・・・入力端子、
ＯＵＴ・・・出力端子、
Ｑ２・・・Ｃ−ＭＯＳインバータ（Ｃ−ＭＯＳゲート）、
Ｒ１・・・抵抗、
Ｒ２・・・抵抗、
Ｒ３・・・抵抗（第１の電流制限素子）、
Ｒ４・・・抵抗、
Ｒ５・・・抵抗、
Ｒ６・・・抵抗（バイアス抵抗）、
ＳＥ・・・検出スイッチ（検出素子）、
ＳＥ−１・・・接点、
ＳＥ−２・・・接点、
ＳＷ・・・スイッチ。

Claims

閉鎖される筐体に付設される筐体の封印装置であって、
外部電源によって充電されて内部電源となる電気２重層コンデンサ（Ｃ２）と、前記筐体の開封を検出する検出素子（ＳＥ）と、該検出素子が前記開封を検出すると前記電気２重層コンデンサ（Ｃ２）から記憶素子となる電気２重層コンデンサ（Ｃ５）に電荷を移動させる電荷移動制御手段と、前記電気２重層コンデンサ（Ｃ５）の電位に応じて出力状態を開封検出と非検出の２状態に変化させる報知手段とを備える筐体の封印装置において、
出力端子が前記電気２重層コンデンサ（Ｃ５）の一方の極に結ばれて、入力端子に前記検出素子が前記開封を検出したことを示す信号が入力されると、前記電気２重層コンデンサ（Ｃ２）の電荷を前記出力端子から前記電気２重層コンデンサ（Ｃ５）に移動させるＣ−ＭＯＳバッファ（Ｑ１、電荷移動制御手段に該当）と、
前記外部電源の電圧を分圧して低下させた電源で動作し前記電気２重層コンデンサ（Ｃ５）の電位を判定して出力レベルを変化させるＣ−ＭＯＳゲート（Ｑ２）とを備え、
前記報知手段は前記Ｃ−ＭＯＳゲート（Ｑ２）の出力レベルに従って前記出力状態を変化させる
ことを特徴とする筐体の封印装置。
閉鎖される筐体に付設される筐体の封印装置であって、
外部電源によって充電されて内部電源となる電気２重層コンデンサ（Ｃ２）と、前記筐体の開封を検出する検出素子（ＳＥ）と、該検出素子が前記開封を検出すると前記電気２重層コンデンサ（Ｃ２）から記憶素子となる電気２重層コンデンサ（Ｃ５）に電荷を移動させる電荷移動制御手段と、前記電気２重層コンデンサ（Ｃ５）の電位に応じて出力状態を開封検出と非検出の２状態に変化させる報知手段とを備える筐体の封印装置において、
出力端子が前記電気２重層コンデンサ（Ｃ５）の一方の極に結ばれて、入力端子に前記検出素子が前記開封を検出したことを示す信号が入力されると、前記電気２重層コンデンサ（Ｃ２）の電荷を前記出力端子から前記電気２重層コンデンサ（Ｃ５）に移動させるＣ−ＭＯＳバッファ（Ｑ１、電荷移動制御手段に該当）と、
前記外部電源の電圧を分圧して低下させたバイアス電圧が前記電気２重層コンデンサ（Ｃ５）の電位に加算された電位を判定し、出力レベルを変化させるＣ−ＭＯＳゲート（Ｑ２）とを備え、
前記報知手段は前記Ｃ−ＭＯＳゲート（Ｑ２）の出力レベルに従って前記出力状態を変化させる
ことを特徴とする筐体の封印装置。
請求項２記載の筐体の封印装置において、
前記電気２重層コンデンサ（Ｃ５）のマイナス極を複数の電位点に切換結合可能としたことを特徴とする筐体の封印装置。
請求項１又は２記載の筐体の封印装置において、
前記検出素子（ＳＥ）は第１の接点（ＳＥ−１）が前記電気２重層コンデンサ（Ｃ２）の一方の極に結ばれ、第２の接点（ＳＥ−２）が前記Ｃ−ＭＯＳバッファ（Ｑ１）の入力端子に結ばれたスイッチであり、
前記第１の接点（ＳＥ−１）と前記電気２重層コンデンサ（Ｃ２）との間に第１の電流制限素子（Ｒ３）を介装した
ことを特徴とする筐体の封印装置。
請求項４記載の筐体の封印装置において、
前記検出素子（ＳＥ）の第２の接点（ＳＥ−２）に一方の極が結ばれ前記検出素子（ＳＥ）が閉になった際に充電されるコンデンサ（Ｃ４）を備えて、
前記第２の接点（ＳＥ−２）と前記コンデンサ（Ｃ４）との間に第２の電流制限素子（Ｄ２）を介装した
ことを特徴とする筐体の封印装置。
請求項１又は２記載の筐体の封印装置において、
前記外部電源の一方の極と前記電気２重層コンデンサ（Ｃ２）の一方の極との間に抵抗（Ｒ１）を介装し、
前記電気２重層コンデンサ（Ｃ２）の前記一方の極と前記外部電源の他方の極とをスイッチ（ＳＷ）を介して結んだ
ことを特徴とする筐体の封印装置。