【０００１】
【発明の属する技術分野】
本発明は、少なくとも基板と、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表されるＩＩＩ族窒化物系化合物半導体からなる半導体層と、を有する半導体基板に関する。特に、基板とＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表されるＩＩＩ族窒化物系化合物半導体からなる半導体層の熱膨張係数の違いによるたわみを減少させた半導体基板に関するものである。
【０００２】
【従来の技術】
半導体基板は、あらかじめ製造された半導体基板上に種々の処理を行い、製造される。これらの半導体基板は、坩堝に半導体材料を溶かし、バルク結晶成長法によって製造する。しかし、青色発光ダイオードに代表されるＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表されるＩＩＩ族窒化物系化合物半導体は、良質で大型のバルク結晶が得られないため、通常、サファイア（Ａｌ２Ｏ３）基板上へ、適当なバッファ層を介し、ヘテロエピタキシャル成長によって結晶成長させることで半導体基板を製造する（例えば、特許文献１参照。）。また、最近では、高価なサファイア（Ａｌ２Ｏ３）基板の代替としてシリコン基板を用いる技術も注目を集めている（例えば、特許文献２参照。）。
【０００３】
図１は、半導体基板の概略図である。図１（１）は、半導体基板の平面図、図１（２）は、図１（１）のＡ−Ａ´における断面図である。また、１０は半導体基板、１１は半導体層、１２は基板をそれぞれ示している。１５は半導体基板１０の重心、μは重心１５からの任意距離における半導体基板１０のたわみを示す。ここで、「たわみ」は長さの次元を持つ。また、「たわみ率」は、重心１５からの距離におけるたわみμを当該距離で割った値であり、％で表すものと定義する。以下、本明細書および図面において同じとする。
【０００４】
また、図２は基板の直径を示した図で、２１は基板の重心、２２は基板、φＤは基板の直径を示す。基板の直径φＤは、多角形である基板２２の重心２１を中心とした円のうち、基板２２を含む最小の円の直径とする。以下、本明細書および図面において同じとする。
【０００５】
半導体基板１０の製造プロセスにおけるＣＶＤ、または、ＭＯＣＶＤ、などのエピタキシャル結晶成長法による結晶成長時には、半導体基板１０の温度が高温となるため、半導体層１１を生成した後、半導体基板１０を冷却すると基板１２と半導体層１１の熱膨張係数の差から、冷却時に基板１２と半導体層１１の内部に大きな熱応力が発生する。発生した熱応力によって、図１のように半導体基板がたわむ。
【０００６】
ここで、半導体層１１としてＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一例である窒化ガリウム（ＧａＮ）からなるものを用い、基板１２としてサファイア（Ａｌ２Ｏ３）、または、シリコンからなるものを用い、基板１２上に適当なバッファ層を介し半導体層１１をヘテロエピタキシャル成長によって結晶成長した一般的な半導体基板を例に取る。
【０００７】
窒化ガリウム（ＧａＮ）の熱膨張係数が約５．６×１０−６Ｋ−１、サファイア（Ａｌ２Ｏ３）の熱膨張係数が約７．５×１０−６Ｋ−１、シリコン（Ｓｉ）の熱膨張係数が約３．６×１０−６Ｋ−１である。
【０００８】
半導体層１１の厚さを約２０μｍ、基板１２の厚さを約３００μｍとした場合、基板１２の重心からの距離に対するたわみ率は最大で約１．２％となり、たわみμは、最大で約３００μｍとなる。
【０００９】
このたわみによって、基板１２または半導体層１１に亀裂が生じ、また、フォトリソグラフによるエッチング工程時にフォトマスクで照射した像が、半導体基板１０の中心から離れるにしたがって鮮明でなくなる。そして、基板１２または半導体層１１に生じる亀裂によって、半導体基板１０の品質を落とし、また、フォトリソグラフによるエッチング工程時にフォトマスクで照射した像が、半導体基板の中心から離れるにしたがって鮮明でなくなることにより、半導体パターンの高精細化への妨げとなる。
【００１０】
【特許文献１】
特開昭６２−１１９１９６号公報 （第（１）頁〜第（７）頁）
【特許文献２】
特開２００３−６０２２８号公報 （第（１）頁〜第（１１）頁）
【００１１】
【発明が解決しようとする課題】
本発明は、このような問題を解決するために、基板と半導体層に発生する熱応力によるたわみを減少させた半導体基板を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本願第１発明は、基板と、該基板上にＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表されるＩＩＩ族窒化物系化合物半導体からなる半導体層とを備える半導体基板であって、該基板の厚さが該半導体層の５０倍以上であることを特徴とする半導体基板である。
【００１３】
上記目的を達成するために、本願第２発明は、基板と、該基板の一方の面にＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表されるＩＩＩ族窒化物系化合物半導体からなる半導体層を、該基板の他方の面に該半導体層の熱応力によるたわみを減少させるサファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）の少なくとも１からなるたわみ吸収層を備える半導体基板である。
【００１４】
上記目的を達成するために、本願第３発明は、基板と、該基板の両面に、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表されるＩＩＩ族窒化物系化合物半導体からなる半導体層とを備える半導体基板である。
【００１５】
【発明の実施の形態】
本願発明の実施の形態について、添付の図面を参照して説明する。図３は、本実施の形態である半導体基板を示した図である。図３において、図３（１）は半導体基板の平面図、図３（２）は、図３（１）のＡ−Ａ´における断面図である。また、３０は半導体基板、３１はＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表されるＩＩＩ族窒化物系化合物半導体からなる半導体層、３２は基板、ｄ１は半導体層３１の厚さ、ｄ２は基板３２の厚さをそれぞれ示している。ここで、図３では、半導体基板３０を円として描いたが、多角形とすることもできる。本実施の形態では、基板３２の厚さｄ２を現行のものより厚くすることで、半導体層３１と基板３２の熱膨張係数の差の影響を軽減することが目的である。
【００１６】
基板３２の厚さｄ２を厚くすることで、基板３２の体積が増大する。それに伴って半導体基板３０の冷却時に、発生する熱応力による基板３２のひずみエネルギーが増大し、基板３２のひずみエネルギーに比べて、半導体層３１のひずみエネルギーの影響が相対的に無視できるようになる。つまり、半導体基板３０の全体のひずみエネルギーは基板３１のひずみエネルギーに依存し、基板３１に発生する熱応力が働く方向のひずみが大きく影響することになり、図１におけるたわみμが減少する。
【００１７】
上記半導体基板により、基板３２と、半導体層３１とを備える半導体基板３０において、基板３２の厚さｄ２を半導体層３１の厚さｄ１の５０倍以上にすることによって、図１におけるたわみμの減少効果を増大させることができた。このとき、２５℃の温度において、基板３２の重心からの距離に対するたわみ率を０．１％以下とすることが可能である。
【００１８】
本実施の形態では、基板３２として、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）のいずれかからなるものを用いることができる。これらの材料は、ＩＩＩ族窒化物系化合物半導体との整合性が比較的良く、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）のいずれかからなる基板３２上に良質なＩＩＩ族窒化物系化合物半導体を結晶成長させることが可能である。
【００１９】
ここで、半導体層３１として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一例である窒化ガリウム（ＧａＮ）からなるものを用い、基板３２として、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）のいずれかからなるものを用いた場合の、基板３２の重心からの距離に対するたわみ率が２５℃の温度において０．１％以下となる望ましい基板３２の厚さについて示す。なお、基板３２の重心からの距離に対するたわみ率が０．１％以下のとき、たわみμは、最大で２０μｍである。
【００２０】
窒化ガリウム（ＧａＮ）、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）の熱膨張係数は、それぞれ順に、約５．６×１０−６Ｋ−１、約７．５×１０−６Ｋ−１、約３．２×１０−６Ｋ−１、約０．５×１０−６Ｋ−１、約４．７×１０−６Ｋ−１である。半導体層３１の厚さｄ２を２０μｍとし、基板３２の直径を５ｃｍとした。
【００２１】
上記条件のとき、基板３２として、サファイア（Ａｌ２Ｏ３）からなるものを用いた場合、基板３２の厚さは、ｄ２を１ｍｍ以上が望ましい。また、基板３２として、シリコン（Ｓｉ）からなるものを用いた場合、基板３２の厚さｄ２は、２ｍｍ以上が望ましい。また、基板３２として、二酸化ケイ素（ＳｉＯ２）からなるものを用いた場合、基板３２の厚さｄ２は、２ｍｍ以上が望ましい。また、基板３２として、炭化ケイ素（ＳｉＣ）からなるものを用いた場合、基板３２の厚さｄ２は、２ｍｍ以上が望ましい。
【００２２】
なお、本実施の形態では、基板３２としてサファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）以外のものを用いた場合にも適用できる。さらに、本実施の形態では、半導体層３１の厚さｄ１も可能な限り変更ができる。
【００２３】
次に、本願発明の他の実施の形態について説明する。図４は、本実施の形態である半導体基板を示した図である。図４において、図４（１）は半導体基板の平面図、図４（２）は、図４（１）のＡ−Ａ´における断面図である。また、４０は半導体基板、４１はＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）と表されるＩＩＩ族窒化物系化合物半導体からなる半導体層、４２は基板、４３はサファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、二酸化ケイ素（ＳｉＯ２）の少なくとも１からなるたわみ吸収層、ｄ２は基板４２の厚さ、ｄ３はたわみ吸収層４３の厚さをそれぞれ示している。ここで、図４では、半導体基板４０を円として描いたが、多角形とすることもできる。
【００２４】
本実施の形態では、基板４２として、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）のいずれからなるものを用いることができる。これらの材料は、ＩＩＩ族窒化物系化合物半導体との整合性が比較的良く、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）のいずれかからなる基板３２上に良質なＩＩＩ族窒化物系化合物半導体を結晶成長させることが可能である。
【００２５】
基板４２として上記材料を用いた場合、基板４２となる材料の熱膨張係数に応じて、たわみ吸収層４３として、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、二酸化ケイ素（ＳｉＯ２）の少なくとも１からなるものを使い分ける。これらの材料は、基板４２上に半導体層４１を結晶成長させ、半導体層４１と反対側に、スパッタ、ＣＶＤ、蒸着等によって形成することができるため、たわみ吸収層４３として望ましい材料である。上記材料を用いた場合の、基板４２およびたわみ吸収層４３の望ましい厚さについては後述する。
【００２６】
本実施の形態では、基板４２の半導体層４１と接する面の反対側にたわみを減少させるたわみ吸収層４３を設けることで、半導体層４１と基板４２の熱膨張係数の差の影響を軽減することが目的である。半導体層４１の熱膨張係数をα１、基板４２の熱膨張係数をα２とすると、これらの関係はα１＜α２、α１＞α２の２つの状態を取りえる。
【００２７】
まず、α１＜α２で、かつ、半導体基板４０の温度が高温から低温へと変化するとき、半導体層４１と基板４２とが接する面の半導体層４１の側には半導体層４１を伸ばす方向に熱応力が発生し、基板４２の側には基板４２を縮める方向に熱応力が発生する。それぞれの面に発生する熱応力の結果、半導体基板４０は半導体層４１の側が膨らむようにたわむ。
【００２８】
ここで、たわみ吸収層４３の熱膨張係数をα３とすると、α３＜α２となるような材料をたわみ吸収層４３に用いた場合、上記熱応力に加え、たわみ吸収層４３と基板４２とが接する面の基板３２の側には基板を伸ばす方向に熱応力が発生し、たわみ吸収層４３の側にはたわみ吸収層４３を縮める方向に応力が発生する。それぞれの面に発生する応力の結果、たわみ吸収層４３の厚さｄ３を適当に取れば、応力が相殺され、たわみを減少させることができる。
【００２９】
本実施の形態では、上記条件の場合、基板４２と半導体層４１とを備える半導体基板４０において、２５℃の温度において、基板４２の重心からの距離に対するたわみ率を０．１％以下とすることが可能である。
【００３０】
ここで、上記半導体基板の例を示す。半導体層４１として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一例である窒化ガリウム（ＧａＮ）からなるものを用い、基板４２として、サファイア（Ａｌ２Ｏ３）からなるものを用い、たわみ吸収層４３として、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、二酸化ケイ素（ＳｉＯ２）のいずれかからなるものを用いた場合の、基板４２の重心からの距離に対するたわみ率が２５℃の温度において０．１％以下となる望ましいたわみ吸収層４３の厚さについて示す。なお、基板４２の重心からの距離に対するたわみ率が０．１％以下のとき、たわみμは、最大で２０μｍである。
【００３１】
窒化ガリウム（ＧａＮ）、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、二酸化ケイ素（ＳｉＯ２）の熱膨張係数はそれぞれ順に、約５．６×１０−６Ｋ−１、約７．５×１０−６Ｋ−１、約３．２×１０−６Ｋ−１、約４．７×１０−６Ｋ−１、約０．５×１０−６Ｋ−１である。半導体層４１の厚さｄ１を２０μｍとし、基板４２の直径を５ｃｍで、基板４２の厚さｄ２を３００μｍとした。
【００３２】
上記条件のとき、たわみ吸収層４３として、シリコン（Ｓｉ）からなるものを用いた場合、たわみ吸収層４３の厚さｄ３は、約７μｍが望ましい。また、たわみ吸収層４３として、炭化ケイ素（ＳｉＣ）からなるものを用いた場合、たわみ吸収層４３の厚さｄ３は、約９μｍが望ましい。また、たわみ吸収層４３として、二酸化ケイ素（ＳｉＯ２）からなるものを用いた場合、たわみ吸収層４３の厚さｄ３は、約１０μｍが望ましい。
【００３３】
一方、α３＞α２となるような材料をたわみ吸収層４３として用いた場合、前述の実施の形態で述べたのと同様に、たわみ吸収層４３の厚さｄ３を厚くすることで、たわみ吸収層４３の体積が増大する。それに伴って半導体基板４０の冷却時に、発生する熱応力によるたわみ吸収層４３のひずみエネルギーが増大し、たわみ吸収層４３のひずみエネルギーに比べて、たわみ吸収層４３以外のひずみエネルギーの影響が相対的に無視できるようになる。つまり、半導体基板４０の全体のひずみエネルギーはたわみ吸収層４３のひずみエネルギーに依存し、たわみ吸収層４３に発生する熱応力が働く方向のひずみが大きく影響することになり、図１におけるたわみμが減少する。
【００３４】
本実施の形態では、上記条件の場合、基板４２と、半導体層４１とを備える半導体基板４０において、たわみ吸収層４３の厚さを半導体層４１の５０倍以上にすることによって図１におけるたわみμの減少効果を増大させることができ、２５℃の温度において、基板４２の重心からの距離に対するたわみ率を０．１％以下とすることが可能となる。
【００３５】
次に、α１＞α２で、かつ、半導体基板４０の温度が高温から低温へと変化するとき、半導体層４２と基板４３とが接する面の半導体層４１の側には半導体層が縮める方向に熱応力が発生し、基板４２の側には基板を伸ばす方向に熱応力が発生する。それぞれの面に発生する熱応力の結果、半導体基板４０は基板４２側が膨らむようにたわむ。
【００３６】
ここで、たわみ吸収層４３の熱膨張係数をα３とすると、α３＞α２となるような材料をたわみ吸収層４３に用いた場合、上記熱応力に加え、たわみ吸収層４３と基板４２とが接する面の基板４２の側には基板を縮める方向に熱応力が発生し、たわみ吸収層４３の側にはたわみ吸収層４３を伸ばす方向に応力が発生する。それぞれの面に発生する応力の結果、たわみ吸収層４３の厚さを適当に取れば、応力が相殺され、たわみを減少させることができる。
本実施の形態では、上記条件の場合、基板４２と、半導体層４１とを備える半導体基板４０において、図１におけるたわみμを、２５℃の温度において、基板４２の重心からの距離に対するたわみ率を０．１％以下とすることが可能となる。
【００３７】
ここで、上記半導体基板の例を示す。まず、半導体層４１として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一例である窒化ガリウム（ＧａＮ）からなるものを用い、基板４２として、シリコン（Ｓｉ）からなるものを用い、たわみ吸収層４３として、サファイア（Ａｌ２Ｏ３）、または、炭化ケイ素（ＳｉＣ）からなるものを用いた場合の、基板４２の重心からの距離に対するたわみ率が２５℃の温度において０．１％以下となる望ましいたわみ吸収層４３の厚さについて示す。なお、基板４２の重心からの距離に対するたわみ率が０．１％以下のとき、たわみμは、最大で２０μｍである。
【００３８】
窒化ガリウム（ＧａＮ）、シリコン（Ｓｉ）、サファイア（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）の熱膨張係数はそれぞれ順に、約５．６×１０−６Ｋ−１、約３．２×１０−６Ｋ−１、約７．５×１０−６Ｋ−１、約４．７×１０−６Ｋ−１である。また、半導体層４１の厚さｄ１を２０μｍとし、基板４２の直径を５ｃｍで、基板４２の厚さｄ２を３００μｍとした。
【００３９】
上記条件のとき、たわみ吸収層４３として、サファイア（Ａｌ２Ｏ３）からなるものを用いた場合、たわみ吸収層４３の厚さｄ３は、約４μｍが望ましい。また、たわみ吸収層４３として、炭化ケイ素（ＳｉＣ）からなるものを用いた場合、たわみ吸収層４３の厚さｄ３は、約２０μｍが望ましい。
【００４０】
次に、半導体層４１として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一例である窒化ガリウム（ＧａＮ）からなるものを用い、基板４２として、二酸化ケイ素（ＳｉＯ２）からなるものを用い、たわみ吸収層４３として、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）のいずれかからなるものを用いた場合の、基板４２の重心からの距離に対するたわみ率が２５℃の温度において０．１％以下となる望ましいたわみ吸収層４３の厚さについて示す。なお、基板４２の重心からの距離に対するたわみ率が０．１％以下のとき、たわみμは、最大で２０μｍである。
【００４１】
窒化ガリウム（ＧａＮ）、二酸化ケイ素（ＳｉＯ２）、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）の熱膨張係数はそれぞれ順に、約５．６×１０−６Ｋ−１、約０．５×１０−６Ｋ−１、約７．５×１０−６Ｋ−１、約３．２×１０−６Ｋ−１、約４．７×１０−６Ｋ−１である。また、半導体層４１の厚さｄ１を２０μｍとし、基板４２の直径を５ｃｍで、基板４２の厚さｄ２を３００μｍとした。
【００４２】
上記条件のとき、たわみ吸収層４３として、サファイア（Ａｌ２Ｏ３）からなるものを用いた場合、たわみ吸収層４３の厚さｄ３は、約５μｍが望ましい。また、たわみ吸収層４３として、シリコン（Ｓｉ）からなるものを用いた場合、たわみ吸収層４３の厚さｄ３は、約３０μｍが望ましい。また、たわみ吸収層４３として、炭化ケイ素（ＳｉＣ）からなるものを用いた場合、たわみ吸収層４３の厚さｄ３は、約１６μｍが望ましい。
【００４３】
次に、半導体層４１として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一例である窒化ガリウム（ＧａＮ）からなるものを用い、基板４２として、炭化ケイ素（ＳｉＣ）からなるものを用い、たわみ吸収層４３として、サファイア（Ａｌ２Ｏ３）からなるものを用いた場合の、基板４２の重心からの距離に対するたわみ率が２５℃の温度において０．１％以下となる望ましいたわみ吸収層４３の厚さについて示す。なお、基板４２の重心からの距離に対するたわみ率が０．１％以下のとき、たわみμは、最大で２０μｍである。
【００４４】
窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）、サファイア（Ａｌ２Ｏ３）の熱膨張係数はそれぞれ順に、約５．６×１０−６Ｋ−１、約４．７×１０−６Ｋ−１、約７．５×１０−６Ｋ−１である。半導体層４１の厚さｄ１を２０μｍとし、基板４２の直径を５ｃｍで、基板４２の厚さｄ２を３００μｍとした。上記条件のとき、たわみ吸収層４３の厚さｄ３は、約２μｍが望ましい。
【００４５】
一方、α３＜α２となるような材料をたわみ吸収層４３として用いた場合、前述の実施の形態で述べたのと同様に、たわみ吸収層４３の厚さｄ３を厚くすることで、たわみ吸収層４３の体積が増大する。それに伴って半導体基板４０の冷却時に、発生する熱応力によるたわみ吸収層４３ひずみエネルギーが増大し、たわみ吸収層４３のひずみエネルギーに比べて、たわみ吸収層４３以外のひずみエネルギーの影響が相対的に無視できるようになる。つまり、半導体基板３０の全体のひずみエネルギーはたわみ吸収層４３のひずみエネルギーに依存し、たわみ吸収層４３に発生する熱応力が働く方向のひずみが大きく影響することになり、図１におけるたわみμが減少する。
【００４６】
本実施の形態では、上記半導体基板により、基板４２と、半導体層４１とを備える半導体基板４０において、たわみ吸収層４３の厚さを半導体層４１の５０倍以上にすることによって、図１におけるたわみμの減少効果を増大させることができる。また、２５℃の温度において、基板４２の重心からの距離に対するたわみ率を０．１％以下とすることが可能となる。
【００４７】
なお、本実施の形態では、基板４２としてサファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）以外のものを用いた場合にも適用できる。また、本実施の形態では、たわみ吸収層４３として、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）の可能な限り組み合わせたものを用いることができる。あるいは、たわみ吸収層４３として、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）以外のものを用いた場合にも適用できる。さらに、本実施の形態では、半導体層４１の厚さｄ１および基板４２の厚さｄ２は可能な限り変更ができ、当該変更に伴って、たわみ吸収層の厚さｄ３も変更することができる。
【００４８】
次に、本願発明の他の実施の形態について説明する。図５は、本実施の形態である半導体基板を示した図である。図５において、図５（１）は半導体基板の平面図、図５（２）は、図５（１）のＡ−Ａ´における断面図である。また、５０は半導体基板、５１１は半導体層、５２は基板、５１２は半導体層、ｄ１１は半導体層５１１の厚さ、ｄ２は基板５２の厚さ、ｄ１２は半導体層５１２の厚さをそれぞれ示している。ここで、図５では、半導体基板５０を円として描いたが、多角形とすることもできる。
【００４９】
本実施の形態では、基板４２として、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）のいずれからなるものを用いることができる。これらの材料は、ＩＩＩ族窒化物系化合物半導体との整合性が比較的良く、サファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）のいずれかからなる基板３２上に良質なＩＩＩ族窒化物系化合物半導体を結晶成長させることが可能である。
本実施の形態では、基板５２の両面に、同一材料からなる半導体層５１１および半導体層５１２を設けることで、半導体層５１１と基板５２の熱膨張係数の差の影響を軽減することが目的である。半導体層５１１の熱膨張係数をα１、基板５２の熱膨張係数をα２とすると、これらの関係はα１＜α２、α１＞α２の２つの状態を取りえる。
【００５０】
まず、α１＜α２で、かつ、半導体基板５０の温度が高温から低温へと変化するとき、半導体層５１１と基板５２とが接する面の半導体層５１１側には半導体層を伸ばす方向に熱応力が発生し、基板５２側には基板を縮める方向に熱応力が発生する。それぞれの面に発生する熱応力の結果、半導体基板５０は半導体層５１１側が膨らむようにたわむ。
【００５１】
ここで、半導体層５１２に半導体層５１１と同一の材料を用いた場合、上記熱応力に加え、半導体層５１２と基板５２とが接する面の基板５２側には基板を伸ばす方向に熱応力が発生し、半導体層５１２側には半導体層５１２を縮める方向に応力が発生する。それぞれの面に発生する応力の結果、半導体層５１２の厚さを適当に取れば、応力が相殺され、たわみを減少させることができる。さらに、半導体層５１１と半導体層５１２の厚さを略等しくすれば、基板５２および半導体層５１１と半導体層５１２に発生する応力は相殺されやすく、たわみを容易に減少させることができる。
【００５２】
次に、α１＞α２で、かつ、半導体基板５０の温度が高温から低温へと変化するとき、のとき、半導体層５１１と基板５２とが接する面の半導体層５１１側には半導体層が縮める方向に熱応力が発生し、基板５２側には基板を伸ばす方向に熱応力が発生する。それぞれの面に発生する熱応力の結果、半導体基板５０は基板５２側が膨らむようにたわむ。
【００５３】
ここで、半導体層５１２に半導体層５１１と同一の材料を用いた場合、半導体層５１２と基板５２とが接する面の基板５２側には基板を縮める方向に熱応力が発生し、半導体層５１２側には半導体層５１２を伸ばす方向に応力が発生する。それぞれの面に発生する応力の結果、半導体層５１２の厚さを適当に取れば、応力が相殺され、たわみを減少させることができる。さらに、半導体層５１１と半導体層５１２の厚さを略等しくすれば、基板５２および半導体層５１１と半導体層５１２に発生する応力は相殺されやすく、たわみを容易に減少させることができる。
【００５４】
本実施の形態では、上記半導体基板により、基板５２および半導体層となる材料によらず、半導体層５１１および半導体層５１２の厚さｄ１を可能な限り変更でき、基板の厚さｄ２を可能な限り変更することができる。また、上記半導体基板により、２５℃の温度において、基板５２の重心からの距離に対するたわみ率を０．１％以下とすることが可能となる。
【００５５】
ここで、図５における上記半導体基板の例を示す。半導体層５１１および半導体層５１２として、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ（ただし、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一例である窒化ガリウム（ＧａＮ）を用い、基板５２として、サファイア（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、シリコン（Ｓｉ）のいずれかからなるものを用いた場合の１例を示す。
【００５６】
窒化ガリウム（ＧａＮ）、サファイア（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、シリコン（Ｓｉ）の熱膨張係数はそれぞれ順に、約５．６×１０−６Ｋ−１、約７．５×１０−６Ｋ−１、約４．７×１０−６Ｋ−１、約３．２×１０−６Ｋ−１である。基板５２の直径を５ｃｍで、基板５２の厚さｄ２を３００μｍとし、半導体層５１１の厚さｄ１１および半導体層５１２の厚さｄ１２は、それぞれ約２０μｍした場合、基板５２の重心からの距離に対するたわみ率が２５℃の温度において０．１％以下とすることが可能である。なお、基板５２の重心からの距離に対するたわみ率が０．１％以下のとき、たわみμは、最大で２０μｍである。
【００５７】
また、本実施の形態では、基板としてサファイア（Ａｌ２Ｏ３）、シリコン（Ｓｉ）、二酸化ケイ素（ＳｉＯ２）、炭化ケイ素（ＳｉＣ）以外のものを用いた場合にも適用できる。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、基板と半導体層に発生する熱応力によるたわみを減少させた半導体基板を提供することが可能となり、半導体基板の品質を高めることが可能である。
【図面の簡単な説明】
【図１】半導体基板の概略図である。図１（１）は、半導体基板の平面図を示し、図１（２）は図１（１）のＡ−Ａ´での断面図を示す。
【図２】基板の直径を示した図である。
【図３】本願発明の１の実施の形態である半導体基板を示した図である。図３（１）は、半導体基板の平面図を示し、図３（２）は、図３（１）のＡ−Ａ´での断面図を示す。
【図４】本願発明の１の実施の形態である半導体基板を示した図である。図４（１）は、半導体基板の平面図を示し、図４（２）は、図４（１）Ａ−Ａ´での断面図を示す。
【図５】本願発明の１の実施の形態である半導体基板を示した図である。図５（１）は、半導体基板の平面図を示し、図５（２）は、図５（１）Ａ−Ａ´での断面図を示す。
【符号の説明】
１０：半導体基板
１１：半導体層
１２：基板
１４：基板の重心からの任意の位置
１５：基板の重心
２１：基板の重心
２２：基板
φＤ：基板の直径
３０：半導体基板
３１：半導体層
３２：基板
４０：半導体基板
４１：半導体層
４２：基板
４３：たわみ吸収層
５０：半導体基板
５１１：半導体層
５２：基板
５１２：半導体層
μ：重心１５に対するたわみ
ｄ１：半導体層の厚さ
ｄ２：基板の厚さ
ｄ３：たわみ吸収層の厚さ
ｄ１１：半導体層５１１の厚さ
ｄ１２：半導体層５１２の厚さ[0001]
BACKGROUND OF THE INVENTION
The present invention provides at least a substrate, Al x Ga y In 1-xy The present invention relates to a semiconductor substrate having a semiconductor layer made of a group III nitride compound semiconductor represented by N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). In particular, the substrate and Al x Ga y In 1-xy Semiconductor with reduced deflection due to difference in thermal expansion coefficient of group III nitride compound semiconductor represented by N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) It relates to a substrate.
[0002]
[Prior art]
A semiconductor substrate is manufactured by performing various processes on a semiconductor substrate manufactured in advance. These semiconductor substrates are manufactured by melting a semiconductor material in a crucible and using a bulk crystal growth method. However, Al represented by blue light-emitting diodes x Ga y In 1-xy Group III nitride compound semiconductors represented by N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) are usually sapphire because large-sized bulk crystals cannot be obtained. (Al 2 O 3 ) A semiconductor substrate is manufactured by crystal growth by heteroepitaxial growth on a substrate through an appropriate buffer layer (see, for example, Patent Document 1). Recently, expensive sapphire (Al 2 O 3 A technique using a silicon substrate as an alternative to the substrate is also attracting attention (see, for example, Patent Document 2).
[0003]
FIG. 1 is a schematic view of a semiconductor substrate. FIG. 1A is a plan view of a semiconductor substrate, and FIG. 1B is a cross-sectional view taken along line AA ′ of FIG. Reference numeral 10 denotes a semiconductor substrate, 11 denotes a semiconductor layer, and 12 denotes a substrate. 15 indicates the center of gravity of the semiconductor substrate 10, and μ indicates the deflection of the semiconductor substrate 10 at an arbitrary distance from the center of gravity 15. Here, “deflection” has a dimension of length. The “deflection rate” is a value obtained by dividing the deflection μ at a distance from the center of gravity 15 by the distance, and is defined as%. Hereinafter, it is the same in this specification and drawings.
[0004]
FIG. 2 is a diagram showing the diameter of the substrate, 21 is the center of gravity of the substrate, 22 is the substrate, and φD is the diameter of the substrate. The diameter φD of the substrate is the diameter of the smallest circle including the substrate 22 among the circles having the center of gravity 21 of the substrate 22 that is a polygon. Hereinafter, it is the same in this specification and drawings.
[0005]
During crystal growth by an epitaxial crystal growth method such as CVD or MOCVD in the manufacturing process of the semiconductor substrate 10, the temperature of the semiconductor substrate 10 becomes high. Therefore, after the semiconductor layer 11 is formed, the semiconductor substrate 10 is cooled to cool the substrate. Due to the difference in thermal expansion coefficient between the semiconductor layer 11 and the semiconductor layer 11, a large thermal stress is generated inside the substrate 12 and the semiconductor layer 11 during cooling. Due to the generated thermal stress, the semiconductor substrate bends as shown in FIG.
[0006]
Here, the semiconductor layer 11 is made of Al. x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), which is made of gallium nitride (GaN), and sapphire (Al 2 O 3 ), Or a general semiconductor substrate in which the semiconductor layer 11 is crystal-grown by heteroepitaxial growth on the substrate 12 via a suitable buffer layer.
[0007]
The thermal expansion coefficient of gallium nitride (GaN) is about 5.6 × 10 -6 K -1 , Sapphire (Al 2 O 3 ) Of about 7.5 × 10 -6 K -1 The thermal expansion coefficient of silicon (Si) is about 3.6 × 10 -6 K -1 It is.
[0008]
When the thickness of the semiconductor layer 11 is about 20 μm and the thickness of the substrate 12 is about 300 μm, the deflection rate with respect to the distance from the center of gravity of the substrate 12 is about 1.2% at the maximum, and the deflection μ is about 300 μm at the maximum. It becomes.
[0009]
Due to this deflection, the substrate 12 or the semiconductor layer 11 is cracked, and the image irradiated with the photomask during the photolithographic etching process becomes less clear as the distance from the center of the semiconductor substrate 10 increases. Then, the quality of the semiconductor substrate 10 is deteriorated due to the cracks generated in the substrate 12 or the semiconductor layer 11, and the image irradiated with the photomask during the etching process by photolithography becomes less clear as the distance from the center of the semiconductor substrate increases. This hinders high definition of the semiconductor pattern.
[0010]
[Patent Document 1]
JP-A-62-1119196 (pages (1) to (7))
[Patent Document 2]
JP 2003-60228 A (Pages (1) to (11))
[0011]
[Problems to be solved by the invention]
In order to solve such problems, an object of the present invention is to provide a semiconductor substrate in which the deflection due to thermal stress generated in the substrate and the semiconductor layer is reduced.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the first invention of the present application includes a substrate and Al on the substrate. x Ga y In 1-xy A semiconductor layer comprising a group III nitride compound semiconductor represented by N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), and the thickness of the substrate The semiconductor substrate is characterized in that the length is 50 times or more that of the semiconductor layer.
[0013]
In order to achieve the above object, the second invention of the present application includes a substrate and Al on one surface of the substrate. x Ga y In 1-xy A semiconductor layer made of a group III nitride compound semiconductor represented by N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) is formed on the other surface of the substrate. Sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ), A semiconductor substrate provided with a flexure absorbing layer made of at least one of silicon carbide (SiC).
[0014]
In order to achieve the above object, the third invention of the present application provides a substrate and Al on both sides of the substrate. x Ga y In 1-xy A semiconductor substrate including a semiconductor layer made of a group III nitride compound semiconductor represented by N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 3 is a view showing a semiconductor substrate according to the present embodiment. 3, FIG. 3 (1) is a plan view of the semiconductor substrate, and FIG. 3 (2) is a cross-sectional view taken along the line AA ′ of FIG. 3 (1). 30 is a semiconductor substrate, 31 is Al x Ga y In 1-xy A semiconductor layer made of a group III nitride compound semiconductor represented by N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), 32 is a substrate, d1 is the thickness of the semiconductor layer 31 , D2 indicate the thickness of the substrate 32, respectively. Here, in FIG. 3, the semiconductor substrate 30 is depicted as a circle, but it may be a polygon. The purpose of this embodiment is to reduce the influence of the difference in thermal expansion coefficient between the semiconductor layer 31 and the substrate 32 by making the thickness d2 of the substrate 32 thicker than the current one.
[0016]
By increasing the thickness d2 of the substrate 32, the volume of the substrate 32 increases. Along with this, when the semiconductor substrate 30 is cooled, the strain energy of the substrate 32 due to the generated thermal stress increases, and the effect of the strain energy of the semiconductor layer 31 can be relatively ignored compared to the strain energy of the substrate 32. . That is, the overall strain energy of the semiconductor substrate 30 depends on the strain energy of the substrate 31, and the strain in the direction in which the thermal stress generated in the substrate 31 acts greatly affects the deflection μ in FIG.
[0017]
In the semiconductor substrate 30 including the substrate 32 and the semiconductor layer 31 by the semiconductor substrate, the thickness d2 of the substrate 32 is 50 times or more the thickness d1 of the semiconductor layer 31, thereby reducing the deflection μ in FIG. The effect could be increased. At this time, the deflection rate with respect to the distance from the center of gravity of the substrate 32 at a temperature of 25 ° C. can be 0.1% or less.
[0018]
In the present embodiment, sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) Or silicon carbide (SiC). These materials have relatively good compatibility with Group III nitride compound semiconductors, and sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC), a high-quality group III nitride compound semiconductor can be crystal-grown on the substrate 32.
[0019]
Here, as the semiconductor layer 31, Al is used. x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), which is made of gallium nitride (GaN), is used as the substrate 32, and sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ), And a desirable thickness of the substrate 32 in which the deflection rate with respect to the distance from the center of gravity of the substrate 32 is 0.1% or less at a temperature of 25 ° C. when using silicon carbide (SiC) is used. . When the deflection rate with respect to the distance from the center of gravity of the substrate 32 is 0.1% or less, the deflection μ is 20 μm at the maximum.
[0020]
Gallium nitride (GaN), sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC) have thermal expansion coefficients of about 5.6 × 10 respectively. -6 K -1 7.5 × 10 -6 K -1 , About 3.2 × 10 -6 K -1 , About 0.5 × 10 -6 K -1 , About 4.7 × 10 -6 K -1 It is. The thickness d2 of the semiconductor layer 31 was 20 μm, and the diameter of the substrate 32 was 5 cm.
[0021]
Under the above conditions, sapphire (Al 2 O 3 ), The substrate 32 preferably has a thickness d2 of 1 mm or more. When the substrate 32 is made of silicon (Si), the thickness d2 of the substrate 32 is desirably 2 mm or more. Further, as the substrate 32, silicon dioxide (SiO 2 2 ), The thickness d2 of the substrate 32 is preferably 2 mm or more. Further, when a substrate made of silicon carbide (SiC) is used as the substrate 32, the thickness d2 of the substrate 32 is desirably 2 mm or more.
[0022]
In the present embodiment, sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC). Furthermore, in the present embodiment, the thickness d1 of the semiconductor layer 31 can be changed as much as possible.
[0023]
Next, another embodiment of the present invention will be described. FIG. 4 is a diagram showing a semiconductor substrate according to the present embodiment. 4, FIG. 4A is a plan view of the semiconductor substrate, and FIG. 4B is a cross-sectional view taken along the line AA ′ of FIG. 40 is a semiconductor substrate, 41 is Al x Ga y In 1-xy A semiconductor layer made of a group III nitride compound semiconductor represented by N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), 42 is a substrate, 43 is sapphire (Al 2 O 3 ), Silicon (Si), silicon carbide (SiC), silicon dioxide (SiO2) 2 ) At least one, d2 represents the thickness of the substrate 42, and d3 represents the thickness of the deflection absorbing layer 43, respectively. Here, in FIG. 4, the semiconductor substrate 40 is drawn as a circle, but it may be a polygon.
[0024]
In the present embodiment, sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC) can be used. These materials have relatively good compatibility with Group III nitride compound semiconductors, and sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC), a high-quality group III nitride compound semiconductor can be crystal-grown on the substrate 32.
[0025]
When the above material is used as the substrate 42, sapphire (Al 2 O 3 ), Silicon (Si), silicon carbide (SiC), silicon dioxide (SiO2) 2 ) Use at least one of these. Since these materials can be formed by crystal growth of the semiconductor layer 41 on the substrate 42 and formed on the opposite side of the semiconductor layer 41 by sputtering, CVD, vapor deposition, or the like, they are desirable materials for the flexure absorbing layer 43. The desirable thicknesses of the substrate 42 and the flexure absorbing layer 43 when the above materials are used will be described later.
[0026]
In the present embodiment, by providing a deflection absorbing layer 43 that reduces the deflection on the opposite side of the surface of the substrate 42 that contacts the semiconductor layer 41, the influence of the difference in the thermal expansion coefficient between the semiconductor layer 41 and the substrate 42 can be reduced. Is the purpose. When the thermal expansion coefficient of the semiconductor layer 41 is α1 and the thermal expansion coefficient of the substrate 42 is α2, these relations can take two states of α1 <α2 and α1> α2.
[0027]
First, when α1 <α2 and the temperature of the semiconductor substrate 40 changes from a high temperature to a low temperature, heat is applied in the direction in which the semiconductor layer 41 extends toward the semiconductor layer 41 side of the surface where the semiconductor layer 41 and the substrate 42 are in contact with each other. A stress is generated, and a thermal stress is generated on the substrate 42 side in a direction in which the substrate 42 is contracted. As a result of the thermal stress generated on each surface, the semiconductor substrate 40 bends so that the semiconductor layer 41 side swells.
[0028]
Here, when the thermal expansion coefficient of the flexure absorption layer 43 is α3, when a material satisfying α3 <α2 is used for the flexure absorption layer 43, the flexure absorption layer 43 and the substrate 42 are in contact with the thermal stress. Thermal stress is generated in the direction of extending the substrate on the side of the substrate 32, and stress is generated in the direction of contracting the deflection absorbing layer 43 on the side of the deflection absorbing layer 43. As a result of the stress generated on each surface, if the thickness d3 of the deflection absorbing layer 43 is appropriately set, the stress is offset and the deflection can be reduced.
[0029]
In the present embodiment, in the case of the above conditions, in the semiconductor substrate 40 including the substrate 42 and the semiconductor layer 41, the deflection rate with respect to the distance from the center of gravity of the substrate 42 is set to 0.1% or less at a temperature of 25 ° C. Is possible.
[0030]
Here, an example of the semiconductor substrate will be described. As the semiconductor layer 41, Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), which is made of gallium nitride (GaN), is used as the substrate 42, and sapphire (Al 2 O 3 ), And the deflection absorbing layer 43 is made of silicon (Si), silicon carbide (SiC), silicon dioxide (SiO2). 2 The thickness of the desired deflection absorbing layer 43 in which the deflection rate with respect to the distance from the center of gravity of the substrate 42 is 0.1% or less at a temperature of 25 ° C. in the case of using any of the above. When the deflection rate with respect to the distance from the center of gravity of the substrate 42 is 0.1% or less, the deflection μ is 20 μm at the maximum.
[0031]
Gallium nitride (GaN), sapphire (Al 2 O 3 ), Silicon (Si), silicon carbide (SiC), silicon dioxide (SiO2) 2 ) Have a thermal expansion coefficient of about 5.6 × 10, respectively. -6 K -1 7.5 × 10 -6 K -1 , About 3.2 × 10 -6 K -1 , About 4.7 × 10 -6 K -1 , About 0.5 × 10 -6 K -1 It is. The thickness d1 of the semiconductor layer 41 was 20 μm, the diameter of the substrate 42 was 5 cm, and the thickness d2 of the substrate 42 was 300 μm.
[0032]
Under the above conditions, when the flexure absorbing layer 43 is made of silicon (Si), the thickness d3 of the flexure absorbing layer 43 is preferably about 7 μm. Further, when a material made of silicon carbide (SiC) is used as the flexure absorbing layer 43, the thickness d3 of the flexure absorbing layer 43 is preferably about 9 μm. Further, as the deflection absorbing layer 43, silicon dioxide (SiO 2 2 ), The thickness d3 of the flexure absorbing layer 43 is preferably about 10 μm.
[0033]
On the other hand, when a material satisfying α3> α2 is used as the flexure absorbing layer 43, the flexure absorbing layer 43 is made thick by increasing the thickness d3 of the flexure absorbing layer 43 as described in the above-described embodiment. The volume of 43 increases. Along with this, when the semiconductor substrate 40 is cooled, the strain energy of the deflection absorption layer 43 due to the generated thermal stress increases, and the influence of strain energy other than the deflection absorption layer 43 is relative to the strain energy of the deflection absorption layer 43. Can be ignored. That is, the overall strain energy of the semiconductor substrate 40 depends on the strain energy of the flexure absorption layer 43, and the strain in the direction in which the thermal stress generated in the flexure absorption layer 43 acts greatly affects the flexure μ in FIG. Decrease.
[0034]
In the present embodiment, in the case of the above conditions, in the semiconductor substrate 40 including the substrate 42 and the semiconductor layer 41, the thickness of the flexure absorbing layer 43 is 50 times or more that of the semiconductor layer 41, so that the flexure μ in FIG. In this case, the deflection rate with respect to the distance from the center of gravity of the substrate 42 at a temperature of 25 ° C. can be reduced to 0.1% or less.
[0035]
Next, when α1> α2 and the temperature of the semiconductor substrate 40 changes from a high temperature to a low temperature, heat is applied in the direction in which the semiconductor layer shrinks on the semiconductor layer 41 side of the surface where the semiconductor layer 42 and the substrate 43 are in contact. Stress is generated, and thermal stress is generated on the substrate 42 side in the direction of extending the substrate. As a result of the thermal stress generated on each surface, the semiconductor substrate 40 bends so that the substrate 42 side swells.
[0036]
Here, when the coefficient of thermal expansion of the flexure absorption layer 43 is α3, when a material satisfying α3> α2 is used for the flexure absorption layer 43, the flexure absorption layer 43 and the substrate 42 are in contact with the thermal stress. Thermal stress is generated in the direction of shrinking the substrate on the side of the substrate 42, and stress is generated in the direction of extending the deflection absorbing layer 43 on the deflection absorbing layer 43 side. As a result of the stress generated on each surface, if the thickness of the deflection absorbing layer 43 is appropriately set, the stress is offset and the deflection can be reduced.
In the present embodiment, in the case of the above conditions, in the semiconductor substrate 40 including the substrate 42 and the semiconductor layer 41, the deflection μ in FIG. 1 is expressed as the deflection rate with respect to the distance from the center of gravity of the substrate 42 at a temperature of 25 ° C. It becomes possible to make it 0.1% or less.
[0037]
Here, an example of the semiconductor substrate will be described. First, as the semiconductor layer 41, Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), which is made of gallium nitride (GaN), is used, and the substrate 42 is made of silicon (Si). , Sapphire (Al 2 O 3 ) Or the thickness of the desired deflection absorbing layer 43 in which the deflection rate with respect to the distance from the center of gravity of the substrate 42 is 0.1% or less at a temperature of 25 ° C. when using silicon carbide (SiC). Show. When the deflection rate with respect to the distance from the center of gravity of the substrate 42 is 0.1% or less, the deflection μ is 20 μm at the maximum.
[0038]
Gallium nitride (GaN), silicon (Si), sapphire (Al 2 O 3 ) And silicon carbide (SiC) have thermal expansion coefficients of about 5.6 × 10, respectively. -6 K -1 , About 3.2 × 10 -6 K -1 7.5 × 10 -6 K -1 , About 4.7 × 10 -6 K -1 It is. Further, the thickness d1 of the semiconductor layer 41 was 20 μm, the diameter of the substrate 42 was 5 cm, and the thickness d2 of the substrate 42 was 300 μm.
[0039]
Under the above conditions, sapphire (Al 2 O 3 ), The thickness d3 of the flexure absorbing layer 43 is preferably about 4 μm. Moreover, when the thing which consists of silicon carbide (SiC) is used as the flexure absorption layer 43, the thickness d3 of the flexure absorption layer 43 is desirably about 20 μm.
[0040]
Next, as the semiconductor layer 41, Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) made of gallium nitride (GaN) is used, and silicon dioxide (SiO 2) is used as the substrate 42. 2 ) Sapphire (Al 2 O 3 ), Silicon (Si), or silicon carbide (SiC), when the deflection rate with respect to the distance from the center of gravity of the substrate 42 is 0.1% or less at a temperature of 25 ° C. The thickness of the layer 43 will be described. When the deflection rate with respect to the distance from the center of gravity of the substrate 42 is 0.1% or less, the deflection μ is 20 μm at the maximum.
[0041]
Gallium nitride (GaN), silicon dioxide (SiO 2 ), Sapphire (Al 2 O 3 ), Silicon (Si), and silicon carbide (SiC) have thermal expansion coefficients of about 5.6 × 10, respectively. -6 K -1 , About 0.5 × 10 -6 K -1 7.5 × 10 -6 K -1 , About 3.2 × 10 -6 K -1 , About 4.7 × 10 -6 K -1 It is. Further, the thickness d1 of the semiconductor layer 41 was 20 μm, the diameter of the substrate 42 was 5 cm, and the thickness d2 of the substrate 42 was 300 μm.
[0042]
Under the above conditions, sapphire (Al 2 O 3 ), The thickness d3 of the flexure absorbing layer 43 is preferably about 5 μm. Further, when a material made of silicon (Si) is used as the flexure absorbing layer 43, the thickness d3 of the flexure absorbing layer 43 is preferably about 30 μm. Moreover, when the thing which consists of silicon carbide (SiC) is used as the bending absorption layer 43, about 16 micrometers of thickness d3 of the bending absorption layer 43 is desirable.
[0043]
Next, as the semiconductor layer 41, Al x Ga y In 1-xy N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) is used, which is made of gallium nitride (GaN), and the substrate 42 is made of silicon carbide (SiC). The sapphire (Al 2 O 3 The thickness of the desired deflection absorbing layer 43 in which the deflection rate with respect to the distance from the center of gravity of the substrate 42 is 0.1% or less at a temperature of 25 ° C. in the case of using the material comprising When the deflection rate with respect to the distance from the center of gravity of the substrate 42 is 0.1% or less, the deflection μ is 20 μm at the maximum.
[0044]
Gallium nitride (GaN), silicon carbide (SiC), sapphire (Al 2 O 3 ) Have a thermal expansion coefficient of about 5.6 × 10, respectively. -6 K -1 , About 4.7 × 10 -6 K -1 7.5 × 10 -6 K -1 It is. The thickness d1 of the semiconductor layer 41 was 20 μm, the diameter of the substrate 42 was 5 cm, and the thickness d2 of the substrate 42 was 300 μm. Under the above conditions, the thickness d3 of the flexure absorbing layer 43 is preferably about 2 μm.
[0045]
On the other hand, when a material satisfying α3 <α2 is used as the flexure absorbing layer 43, the flexure absorbing layer 43 is made thick by increasing the thickness d3 of the flexure absorbing layer 43 as described in the above-described embodiment. The volume of 43 increases. Along with this, when the semiconductor substrate 40 is cooled, the strain energy of the deflection absorbing layer 43 due to the generated thermal stress increases, and the strain energy other than the deflection absorbing layer 43 is relatively affected by the strain energy of the deflection absorbing layer 43. It can be ignored. That is, the overall strain energy of the semiconductor substrate 30 depends on the strain energy of the flexure absorption layer 43, and the strain in the direction in which the thermal stress generated in the flexure absorption layer 43 acts greatly affects the flexure μ in FIG. Decrease.
[0046]
In the present embodiment, the semiconductor substrate 40 including the substrate 42 and the semiconductor layer 41 is made to have a flexure absorbing layer 43 more than 50 times thicker than the semiconductor layer 41 by the above semiconductor substrate, whereby the deflection in FIG. The reduction effect of μ can be increased. In addition, at a temperature of 25 ° C., the deflection rate with respect to the distance from the center of gravity of the substrate 42 can be 0.1% or less.
[0047]
In the present embodiment, sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC). In this embodiment, sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ), A combination of silicon carbide (SiC) as much as possible can be used. Alternatively, sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC). Furthermore, in the present embodiment, the thickness d1 of the semiconductor layer 41 and the thickness d2 of the substrate 42 can be changed as much as possible, and the thickness d3 of the flexure absorbing layer can be changed along with the change.
[0048]
Next, another embodiment of the present invention will be described. FIG. 5 is a view showing a semiconductor substrate according to the present embodiment. 5, FIG. 5 (1) is a plan view of the semiconductor substrate, and FIG. 5 (2) is a cross-sectional view taken along the line AA ′ of FIG. 5 (1). Reference numeral 50 denotes a semiconductor substrate, 511 denotes a semiconductor layer, 52 denotes a substrate, 512 denotes a semiconductor layer, d11 denotes the thickness of the semiconductor layer 511, d2 denotes the thickness of the substrate 52, and d12 denotes the thickness of the semiconductor layer 512. Yes. Here, in FIG. 5, the semiconductor substrate 50 is drawn as a circle, but it may be a polygon.
[0049]
In the present embodiment, sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC) can be used. These materials have relatively good compatibility with Group III nitride compound semiconductors, and sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC), a high-quality group III nitride compound semiconductor can be crystal-grown on the substrate 32.
The purpose of this embodiment is to reduce the influence of the difference in thermal expansion coefficient between the semiconductor layer 511 and the substrate 52 by providing the semiconductor layer 511 and the semiconductor layer 512 made of the same material on both surfaces of the substrate 52. . Assuming that the thermal expansion coefficient of the semiconductor layer 511 is α1 and the thermal expansion coefficient of the substrate 52 is α2, these relations can take two states of α1 <α2 and α1> α2.
[0050]
First, when α1 <α2 and the temperature of the semiconductor substrate 50 changes from a high temperature to a low temperature, thermal stress is generated in the direction in which the semiconductor layer is extended on the semiconductor layer 511 side of the surface where the semiconductor layer 511 and the substrate 52 are in contact with each other. As a result, thermal stress is generated on the substrate 52 side in the direction of shrinking the substrate. As a result of the thermal stress generated on each surface, the semiconductor substrate 50 bends so that the semiconductor layer 511 side swells.
[0051]
Here, in the case where the same material as the semiconductor layer 511 is used for the semiconductor layer 512, in addition to the thermal stress, thermal stress is generated in the direction in which the substrate is extended on the substrate 52 side of the surface where the semiconductor layer 512 and the substrate 52 are in contact with each other. Then, stress is generated on the semiconductor layer 512 side in the direction in which the semiconductor layer 512 is contracted. If the thickness of the semiconductor layer 512 is appropriately set as a result of the stress generated on each surface, the stress is offset and the deflection can be reduced. Furthermore, if the thicknesses of the semiconductor layer 511 and the semiconductor layer 512 are substantially equal, the stress generated in the substrate 52, the semiconductor layer 511, and the semiconductor layer 512 can be easily canceled, and the deflection can be easily reduced.
[0052]
Next, when α1> α2 and the temperature of the semiconductor substrate 50 changes from a high temperature to a low temperature, the direction in which the semiconductor layer shrinks toward the semiconductor layer 511 side of the surface where the semiconductor layer 511 and the substrate 52 are in contact with each other A thermal stress is generated in the direction of extending the substrate on the substrate 52 side. As a result of the thermal stress generated on each surface, the semiconductor substrate 50 bends so that the substrate 52 side swells.
[0053]
Here, in the case where the same material as the semiconductor layer 511 is used for the semiconductor layer 512, thermal stress is generated in the direction of shrinking the substrate on the substrate 52 side of the surface where the semiconductor layer 512 and the substrate 52 are in contact with each other, and the semiconductor layer 512 side Stress is generated in the direction in which the semiconductor layer 512 is stretched. If the thickness of the semiconductor layer 512 is appropriately set as a result of the stress generated on each surface, the stress is offset and the deflection can be reduced. Furthermore, if the thicknesses of the semiconductor layer 511 and the semiconductor layer 512 are substantially equal, the stress generated in the substrate 52, the semiconductor layer 511, and the semiconductor layer 512 can be easily canceled, and the deflection can be easily reduced.
[0054]
In this embodiment mode, the semiconductor substrate 511 and the thickness d1 of the semiconductor layer 512 can be changed as much as possible without depending on the material used for the substrate 52 and the semiconductor layer, and the thickness d2 of the substrate can be changed as much as possible. Can be changed. In addition, the above-described semiconductor substrate makes it possible to reduce the deflection ratio with respect to the distance from the center of gravity of the substrate 52 to 0.1% or less at a temperature of 25 ° C.
[0055]
Here, an example of the semiconductor substrate in FIG. 5 is shown. As the semiconductor layer 511 and the semiconductor layer 512, Al x Ga y In 1-xy Gallium nitride (GaN) which is an example of N (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1) is used, and sapphire (Al 2 O 3 ), Silicon carbide (SiC), or silicon (Si).
[0056]
Gallium nitride (GaN), sapphire (Al 2 O 3 ), Silicon carbide (SiC), and silicon (Si) have thermal expansion coefficients of about 5.6 × 10, respectively. -6 K -1 7.5 × 10 -6 K -1 , About 4.7 × 10 -6 K -1 , About 3.2 × 10 -6 K -1 It is. When the diameter of the substrate 52 is 5 cm, the thickness d2 of the substrate 52 is 300 μm, the thickness d11 of the semiconductor layer 511 and the thickness d12 of the semiconductor layer 512 are each about 20 μm, the deflection with respect to the distance from the center of gravity of the substrate 52 The rate can be 0.1% or less at a temperature of 25 ° C. When the deflection rate with respect to the distance from the center of gravity of the substrate 52 is 0.1% or less, the deflection μ is 20 μm at the maximum.
[0057]
In this embodiment, sapphire (Al 2 O 3 ), Silicon (Si), silicon dioxide (SiO2) 2 ) And silicon carbide (SiC).
[0058]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a semiconductor substrate in which the deflection due to thermal stress generated in the substrate and the semiconductor layer is reduced, and it is possible to improve the quality of the semiconductor substrate.
[Brief description of the drawings]
FIG. 1 is a schematic view of a semiconductor substrate. 1A is a plan view of the semiconductor substrate, and FIG. 1B is a cross-sectional view taken along line AA ′ of FIG.
FIG. 2 is a diagram showing a diameter of a substrate.
FIG. 3 is a diagram showing a semiconductor substrate according to an embodiment of the present invention. FIG. 3A is a plan view of the semiconductor substrate, and FIG. 3B is a cross-sectional view taken along the line AA ′ of FIG.
FIG. 4 is a diagram showing a semiconductor substrate according to one embodiment of the present invention. 4A is a plan view of the semiconductor substrate, and FIG. 4B is a cross-sectional view taken along the line A-A ′ in FIG.
FIG. 5 is a diagram showing a semiconductor substrate according to an embodiment of the present invention. FIG. 5A is a plan view of the semiconductor substrate, and FIG. 5B is a cross-sectional view taken along line AA ′ in FIG.
[Explanation of symbols]
10: Semiconductor substrate
11: Semiconductor layer
12: Substrate
14: Arbitrary position from the center of gravity of the substrate
15: Center of gravity of substrate
21: Center of gravity of substrate
22: Substrate
φD: Diameter of the substrate
30: Semiconductor substrate
31: Semiconductor layer
32: Substrate
40: Semiconductor substrate
41: Semiconductor layer
42: Substrate
43: Deflection absorbing layer
50: Semiconductor substrate
511: Semiconductor layer
52: Substrate
512: Semiconductor layer
μ: Deflection with respect to the center of gravity 15
d1: thickness of the semiconductor layer
d2: substrate thickness
d3: thickness of the deflection absorbing layer
d11: thickness of the semiconductor layer 511
d12: thickness of the semiconductor layer 512