JP2005079345A - 高周波回路およびその製造方法 - Google Patents

Abstract

【課題】 複数の集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現することができる信頼性の高い高周波回路を得ること。
【解決手段】 それぞれ表面が回路面である複数の集積化回路１０８ａ、１０８ｂが、接地導体１０４が形成された基板１０１上に、それぞれの回路面を基板に対向させた状
態で実装されている。接続部材１２０は、基板上に実装された複数のＩＣチップを覆うように、基板１０１、複数の集積化回路１０８ａ、１０８ｂの裏面１１４の接地パターンと基板１０１上の接地導体１０４とを電気的に接続する。
【選択図】 図１

Description

本発明は、薄膜加工技術を用いて製造される高周波回路に関し、特に、マイクロ波及びミリ波帯等の高い周波数帯で動作する集積化回路（ＩＣ）が設けられる高周波回路およびその製造方法に関する。

一般に、高周波回路製造において、高周波数帯で動作するチップ状の集積化回路を基板上にフリップチップ実装すると、フリップチップ実装した集積化回路の回路面側に、誘電体膜や基板が存在する。この場合、フリップチップ実装された集積化回路が誘電体膜や基板の影響を受けたりフリップチップ実装時に封止材が集積化回路の回路面側に浸入したりして、集積化回路が持つ所望の高周波特性を得ることができなくなることがある。そこで、従来では、例えば特許文献１で、フリップチップ実装したチップの下方に貫通孔を設けた構造が提案されている。

以下、従来の高周波回路について図面を用いて説明する。図４は、従来の高周波回路の構造例を示す断面図である。図４に示す高周波回路１０において、基板１１上の所定個所に誘電体膜１２が形成され、基板１１及び誘電体膜１２上の各所定個所に、接地導体１３、１４が形成されている。誘電体膜１２の所定個所にはスルーホールが形成され、当該スルーホールには、接地導体１３及び接地導体１４を電気的に接続するための導体１５が形成されている。また、基板１１に対して貫通孔加工を施すことにより基板１１及び誘電体膜１２の各所定個所には内壁面１６が形成され、この内壁面１６は貫通孔１７を規定している。

接地導体１４は、接地用の金属バンプ２０を介して集積化回路１８上の接地導体１９と電気的に接続されている。なお、誘電体膜１２上には信号用配線（図示省略）が形成されており、当該信号用配線は、配線接続用の金属バンプ（図示省略）を介して集積化回路１８上の信号用配線（図示省略）と電気的に接続されている。

フリップチップ実装方法としては、例えばスタッドバンプボンディング等が適当である。スタッドバンプボンディングを用いた場合、金属バンプ２０に導電性ペースト２１を付着し、接地導体１４に接合する。最後に、封止材２２を用いて集積化回路１８を封止する。このとき、集積化回路１８の回路面２３側に対向する誘電体膜１２及び基板１１には貫通孔加工を施しているため、封止材２２が集積化回路１８の回路面２３側に浸入することはない。また、貫通孔１７の構造を採用することにより、集積化回路１８の回路面２３側に対向する誘電体膜１２及び基板１１の影響がなくなり、集積化回路１８の高周波特性が向上する。
特開２００２−２９９７８７号公報

しかしながら、従来の高周波回路１０では、金属バンプ２０を介して集積化回路１８上の接地導体１９及び基板１１上の接地導体１３が電気的に接続されている一方、高周波回路１０が例えば集積化回路１８の裏面２４に接地パターンを設ける構造を採用している場合、良好な高周波特性を得るためには、当該接地パターン及び基板１１側の接地導体１３、１４、１５も電気的に充分に接続する必要がある。ところが従来より、フリップチップ実装された集積化回路の裏面に設けられた接地パターンと基板側の接地導体を電気的に充分に接続することが可能な高周波回路の構造は提案されていない。

本発明は、かかる点に鑑みてなされたものであり、複数の集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現することができる信頼性の高い高周波回路およびその製造方法を提供することを目的とする。

本発明の高周波回路は、基板上に接地用導体層が形成されているとともに、前記基板上に、それぞれ表面が回路面である複数のＩＣチップが、それぞれの回路面を前記基板に対向させた状態で実装され、前記基板上に実装された複数のＩＣチップを覆うように、前記基板上には、前記複数のＩＣチップの裏面にそれぞれ形成された接地用導体部と前記基板上の接地用導体層とを電気的に接続する接続部材が配置されている構成を採る。

この構成によれば、接続部材が、基板上に形成された接地用導体層と回路面を基板に対向させた状態で基板上に実装された複数のＩＣチップの裏面に形成された接地用導体部とを電気的に接続するため、接続部材により、基板上に実装された複数のＩＣチップのすべての良好な高周波特性を実現することができ、高周波回路の信頼性を向上させることができる。

本発明の高周波回路は、上記構成において、前記接続部材は、上面に導電層が形成された複数の凹部を有し、前記複数の凹部は、前記基板上に実装された前記複数のＩＣチップにそれぞれ被せられ、前記凹部の底面が前記ＩＣチップの裏面に接続され、前記凹部の先端部が前記基板上の接地用導電層に接続されている構成を採る。

この構成によれば、基板上に、回路面を基板に対向させた状態で複数のＩＣチップを実装した際に、基板上に形成された接地用導体層と複数のＩＣチップの裏面の接地用導体部とが、内部のそれぞれに複数のＩＣチップがそれぞれ取り付けられた接続部材の複数の凹部により電気的に接続されているため、接続部材を基板上に、複数の凹部がそれぞれ基板上に実装された複数のＩＣチップを覆うように、配置するだけで、一度に複数のＩＣチップの良好な高周波特性を実現することができ、高周波回路の信頼性が向上される高周波回路を製造することができる。また、基板上に実装される複数のＩＣチップを基板上に実装する前に、接続部材に取り付け、この接続部材に取り付けられた複数のＩＣチップを基板に実装することで、実装する際の位置決めが容易に行われる。

本発明の無線端末装置は、上記の高周波回路を有する構成を採る。

この構成によれば、上記の高周波回路と同様の作用効果を、無線端末装置において実現することができる。

本発明の無線基地局装置は、上記の高周波回路を有する構成を採る。

この構成によれば、上記の高周波回路と同様の作用効果を、無線基地局装置において実現することができる。

本発明の無線計測装置は、上記の高周波回路を有する構成を採る。

この構成によれば、上記の高周波回路と同様の作用効果を、無線計測装置において実現することができる。

本発明のレーダ装置は、上記の高周波回路を有する構成を採る。

この構成によれば、上記の高周波回路と同様の作用効果を、レーダ装置において実現することができる。

本発明の高周波回路の製造方法は、基板上に接地用導体層を形成するステップと、表面が回路面であるＩＣチップの裏面に形成された接地用導体部と前記基板上の接地用導体層とを接続するための接続部材の本体部に凹部を形成するステップと、前記本体部に形成された凹部上に導電層を形成するステップと、前記導電層が形成された凹部内に、前記ＩＣチップを、当該ＩＣチップの裏面が前記凹部の底面に接続された状態で取り付けるステップと、前記基板上に、前記ＩＣチップの回路面を前記基板に対向させた状態で実装するとともに、前記ＩＣチップが取り付けられた凹部の先端部を前記基板上の接地用導体層に電気的に接続するステップとを有するようにした。

この方法によれば、基板上に形成された接地用導体層と回路面を基板に対向させた状態で実装されたＩＣチップの裏面に形成された接地用導体部とが、ＩＣチップを実装した際に、内部にＩＣチップが取り付けられた接続部材の凹部により電気的に接続されるため、ＩＣチップの良好な高周波特性を実現することができ、高周波回路の信頼性が向上される高周波回路を製造することができる。

本発明の高周波回路の製造方法は、基板上に接地用導体層を形成するステップと、表面が回路面である複数のＩＣチップのそれぞれの裏面に形成された接地用導体部と前記基板上の接地用導体層とを接続するための接続部材の本体部に、複数の凹部を形成するステップと、前記本体部に形成された複数の凹部上に導電層を形成するステップと、前記導電層が形成された複数の凹部内に、前記複数のＩＣチップを、当該複数のＩＣチップの裏面が前記複数の凹部の底面にそれぞれ接続された状態で取り付けるステップと、前記基板上に、前記複数のＩＣチップの回路面を前記基板に対向させた状態で実装するとともに、前記複数のＩＣチップがそれぞれ取り付けられた複数の凹部の先端部を前記基板上の接地用導体層に電気的に接続するステップと、を有するようにした。

この方法によれば、基板上に回路面を基板に対向させた状態で複数のＩＣチップを実装した際に、基板上に形成された接地用導体層と複数のＩＣチップの裏面の接地用導体部とが、内部にＩＣチップが取り付けられた接続部材の複数の凹部により一度に電気的に接続されるため、複数のＩＣチップの良好な高周波特性を実現することができ、高周波回路の信頼性が向上される高周波回路を製造することができる。

以上説明したように、本発明によれば、集積化回路を基板上にフリップチップ実装した場合においても、良好な高周波特性を実現することができ、信頼性の高い高周波回路を得ることができるとともに、その高周波回路を容易に製造することができる。

本発明の骨子は、接地用導体層が形成された基板上に、複数の集積化回路（ＩＣチップ）を、表面である回路面を基板に対向させた状態でフリップチップ実装した場合においても、基板上に実装された複数の集積化回路を覆うように、基板上の接地用導体層と複数のＩＣチップの裏面に形成された接地用導体部とを電気的に接続する接続部材を配置して、良好な高周波特性を実現できる信頼性の高周波回路とすることである。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

図１は、本発明の一実施の形態に係る高周波回路１００の構造を示す断面図である。また、図２は、図１に示す高周波回路１００の側面図である。

高周波回路１００においては、シリコン基板１０１の主面上の所定箇所に誘電体膜１０２が形成され、基板１０１及び誘電体膜１０２上の各所定箇所に、基板１０１を接地するための接地導体１０３、１０４が形成されている。誘電体膜１０２の所定箇所にはスルーホールが形成され、当該スルーホールには、接地導体１０３及び接地導体１０４を電気的に接続するための接続導体１０５が形成されている。また、基板１０１に対して貫通孔加工を施すことにより基板１０１及び誘電体膜１０２の各所定箇所には内壁面１０６が形成され、内壁面１０６は貫通孔１０７ａ、１０７ｂを規定している。この貫通孔１０７ａ、１０７ｂの上方に、集積化回路１０８ａ、１０８ｂがそれぞれ実装されている。

接地導体１０４は、接地用の金属バンプ１１０を介してチップ状の集積化回路１０８ａ、１０８ｂの表面上の接地導体１０９と電気的に接続されている。このようにして、集積化回路１０８ａ、１０８ｂは、その回路面１１３をシリコン基板１０１側に向けた状態で（フェイスダウンの状態で）シリコン基板１０１上に、それぞれ貫通孔１０７ａ、１０７ｂを跨ぐように並べて、フリップチップ実装されている。なお、集積化回路１０８ａ、１０８ｂは、ここでは、同一形状を有したものとして図示しているが、これに限らない。また、集積化回路１０８ａ、１０８ｂの裏面１１４には、それぞれ接地パターン（図示省略）が形成されている。

誘電体膜１０２には所定箇所に信号配線用である導体１１５が形成されており、当該導体１１５は、集積化回路１０８ａ、１０８ｂ上の信号配線接続用の導体１１６に、導電性ペースト１１８が付着した金属バンプ１１７を介して電気的に接続されている。

また、シリコン基板１０１上には、集積化回路１０８ａ、１０８ｂの裏面１１４の接地パターンとシリコン基板１０１上の接地導体１０４とを電気的に接続する接続部材１２０が配置されている。接続部材１２０は、下方に開口する複数の凹部１２１ａ、１２１ｂが形成された本体部１２１と、本体部１２１において凹部１２１ａ、１２１ｂが形成された面に設けられた金属膜１２２とを有する。

接続部材１２０は、シリコン基板１０１上の集積化回路１０８ａ、１０８ｂを凹部１２１ａ、１２１ｂ内に収納した状態で配置され、金属膜１２２の凹部１２１ａ、１２１ｂの底面部分は、集積化回路１０８ａ、１０８ｂの裏面１１４に、該裏面１１４の略全体を覆うように形成された導電性ペースト１２４により導電性を有する状態で接着されている。

また、凹部１２１ａ、１２１ｂの側壁部分を構成する下方に突出した突出部１２０ａ、１２０ｂ、１２０ｃの先端部および内壁面には金属膜１２２が形成されている。つまり、凹部１２１ａ、１２１ｂの内側底面、突出部の先端部および内壁面に渡って金属膜１２２が形成された状態となっている。また、接続部材１２０の突出部及びシリコン基板１０１側の主面はキャビティを規定している。

また、突出部の先端部には、金属膜１２２上に導電性ペースト１２３が付着されている。このような構成を有する接続部材１２０は、導電性ペースト１２３が接地導体１０４の上面と接合し導電性ペースト１２４が集積化回路１０８の裏面１１４と接合するように、配置されている。

次いで、上記構造を有する高周波回路１００を製造する方法について説明する。図３は、本発明の一実施の形態に係る高周波回路１００を製造する方法の各工程を段階的に示す断面図である。

図３（ａ）は、高周波回路１００を製造する方法の第一の工程を示す断面図である。本工程においては、シリコン基板１０１上に誘電体膜１０２及び接地導体１０３、スルーホールに埋め込まれる接続導体１０５を形成する。また、貫通孔加工をシリコン基板１０１上に形成された誘電体膜１０２に施すことにより、内壁面１０６の上部を形成する。この貫通孔加工の方法としては、例えばレジストマスクを用いたドライエッチングによる方法が適当であり、シリコン基板１０１上において貫通孔の一部である穴部１０７ｃが形成される。

図３（ｂ）は、高周波回路１００を製造する方法の第二の工程を示す断面図である。本工程においては、シリコン基板１０１上に接地導体１０４を形成する。なお、図示していないが、誘電体膜１０２上には信号用配線が形成されている。

図３（ａ）および図３（ｂ）で説明した第一および第二の工程においてシリコン基板１０１上に形成される接地導体１０３、１０４、接続導体１０５及び信号用配線は、例えばＡｕやＣｕ等の金属で構成される。また、誘電体膜１０２は、高周波回路１００の高周波特性の損失を抑制するために、例えばベンゾシクロブテンやバイアック（登録商標）等の、誘電正接が低く誘電損失が小さい材料を使用することが望ましい。例えば、ベンゾシクロブテンを用いた場合、誘電体膜１０２は、スピンコート及びキュアにより形成することが可能である。

また、接地導体１０３、１０４及び信号用配線は、スパッタリングによりシースメタル層を形成し、レジストにより配線のパターニングを行い、電解メッキにより接地導体１０３、１０４及び信号用配線の金属膜を形成し、そして、レジスト及びシースメタル層を除去することにより、形成することができる。ここで、接地導体１０３及び接地導体１０４は接続導体１０５を介して電気的に接続されている。この接続導体１０５は、誘電体膜１０２に形成されたスルーホールに電解メッキを施すことにより形成されたものであるが、このスルーホールを形成する方法としては、例えばレジストマスクを用いたドライエッチングによる方法が適当である。

図３（ｃ）は、高周波回路１００を製造する方法の第三の工程を示す断面図である。本工程においては、集積化回路１０８がフリップチップ実装されるシリコン基板１０１部分の基板を除去して貫通孔１０７ａ、１０７ｂを形成する。つまり、第一の工程にて形成された穴部１０７ｃの底部で露出するシリコン基板１０１部分を除去する。なお、この除去方法であるが、第一の工程と同様に、レジストマスクを用いたドライエッチングによる方法などの貫通孔加工を行うことが好ましい。

図３（ｄ）は、高周波回路１００を製造する方法の第四の工程を示す断面図である。本工程においては、凹部を有する接続部材１２０の本体部１２１を形成する。

詳細には、本体部１２１がシリコン基板の場合、本体部１２１となるシリコン基板に凹加工（ここでは複数の凹部を形成する加工）を施すことで、凹部１２１ａ、１２１ｂを並べた状態で形成する。凹加工はウエットエッチングやドライエッチングによって形成することができる。ただし、ウエットエッチングによる方法では加工形状が制限されてしまうため、レジストマスクを用いたドライエッチングによる凹加工が有効である。ドライエッチングによる凹加工の中でも、誘導結合型のプラズマ源を用いたドライエッチング手法は、一般の半導体装置製造工程で用いられる反応性イオンエッチング法と比べて高密度のプラズマを達成することができる方法のため、シリコン基板加工用の方法として適している。

凹加工により形成される凹部１２１ａ、１２１ｂは、内部に配置可能となるように、集積化回路１０８ａ、１０８ｂのそれぞれの形状に対応させて形成されている。実際には、次工程で形成される金属膜１２２の厚みも考慮して、集積化回路１０８ａ、１０８ｂの形状より若干大きく形成し、凹部１２１ａ、１２１ｂ内に集積化回路１０８ａ、１０８ｂを配置した際に、集積化回路１０８ａ、１０８ｂでは、裏面のみが接続部材１２０に接触するようにしている。

図３（ｅ）は、高周波回路１００を製造する方法の第五の工程を示す断面図である。本工程においては、本体部１２１の凹部１２１ａ、１２１ｂが形成された面側に、シリコン基板１０１と集積化回路１０８ａ、１０８ｂに形成された接地パターンを接続するための金属膜１２２を形成する。

図３（ｆ）は、高周波回路１００を製造する方法の第六の工程を示す断面図であり、本工程においては、凹部１２１ａ、１２１ｂ内の底面部分の金属膜１２２に、導電性ペースト１２４を付着し、この導電性ペースト１２４に接地パターンを有する裏面１１４を密着させて接着し、開口方向で接地導体１０９が露出するように、凹部１２１ａ、１２１ｂ内に集積化回路１０８ａ、１０８ｂを配置する。

図３（ｇ）は、高周波回路１００を製造する方法の第七の工程を示す断面図であり、本工程においては、凹部１２１ａ、１２１ｂが形成された接続部材１２０において、凹部の両側壁となる突出部の先端部に導電性ペースト１２４を付着する。

図３（ｈ）は、高周波回路図３（ｄ）から図３（ｅ）に示された工程で製造された接続部材１２０が、凹部１２１ａ、１２１ｂ内に集積化回路１０８ａ、１０８ｂを設置した状態で、シリコン基板１０１上の接地導体１０４及び集積化回路１０８ａ、１０８ｂに取り付けられる。

上記の製造方法によって、高周波回路１００を得ることができる。なお、フリップチップ実装方法としては、例えばスタッドバンプボンディング等が適当である。スタッドバンプボンディングを用いた場合、金属バンプ１１０に導電性ペーストを付着し接地導体１０４に接合することにより、接地導体１０４及び接地導体１０９とを電気的に接続する。

このように、本実施の形態によれば、シリコン基板１０１上に接続部材１２０を配置するため、シリコン基板１０１上の接地導体１０４と複数の集積化回路１０８ａ、１０８ｂの裏面１１４に形成された接地パターンを電気的に充分に接続することができ、高周波回路１００において接地強化の効果を得ることができ、その結果、高周波回路１００に設けられた集積化回路１０８の良好な高周波特性を実現することができる。

また、本実施の形態によれば、高周波回路１００を製造するに際し、集積化回路１０８ａ、１０８ｂをシリコン基板１０１にフリップチップ実装する際に、接続部材１２０の凹部１２１ａ、１２１ｂ内に導電性ペースト１２４を介して、集積化回路１０８ａ、１０８ｂを接着し、凹部１２１ａ、１２１ｂを下に向けてシリコン基板１０１上の所定の位置に取り付けるだけで、容易に良好な高周波特性を実現できる高周波回路を製造することができる。

また、本実施の形態によれば、シリコン基板１０１上に、回路面をシリコン基板１０１に対向させた状態で複数の集積化回路１０８ａ、１０８ｂを実装した際に、シリコン基板１０１上に形成された接地導体１０４と複数の集積化回路１０８ａ、１０８ｂの裏面の接地用導体部とが、内部のそれぞれに複数の集積化回路１０８ａ、１０８ｂがそれぞれ取り付けられた接続部材１２０の複数の凹部１２１ａ、１２１ｂにより電気的に接続されているため、接続部材１２０をシリコン基板１０１上に、複数の凹部１２１ａ、１２１ｂがそれぞれシリコン基板１０１上に実装された複数の集積化回路１０８ａ、１０８ｂを覆うように配置するだけで、一度に複数の集積化回路１０８ａ、１０８ｂの良好な高周波特性を実現することができる。

また、シリコン基板１０１上に実装される複数の集積化回路１０８ａ、１０８ｂをシリコン基板１０１上に実装する前に、接続部材１２０に取り付け、この接続部材１２０に取り付けられた複数の集積化回路１０８ａ、１０８ｂをシリコン基板１０１に実装することで、実装する際の位置決めが容易に行うことができる。

また、本実施の形態によれば、接続部材１２０の導電性ペースト１２４が、集積化回路１０８の裏面の略全体を覆うように形成されているため、接続部材１２０の配置によって得られる接地強化をより安定化させることができる。

なお、本実施の形態に係る高周波回路１００においてシリコン基板１０１にフリップチップ実装された集積化回路は２つの回路としたが、これに限らず、１つの集積化回路１０８、３つ以上の集積化回路を実装するように構成してもよいことは勿論である。その際には、接続部材１２０に形成される凹部の数は、集積化回路の数に比例する。また、その際に接続部材１２０において隣り合う集積化回路同士は、隣り合う回路同士の間で突出する突出部によりシリコン基板１０１上に形成された同じ接地導体１０４に接続される構成にすることが望ましい。

また、本実施の形態に係る高周波回路１００は、高い周波数帯で動作する装置、例えば、無線端末装置、無線基地局装置、無線計測装置、レーダ装置等において使用することができる。これにより、本実施の形態で説明した高周波回路１００と同様の作用効果を、無線端末装置、無線基地局装置、無線計測装置、レーダ装置等において実現することができる。

本発明に係る高周波回路は、複数の集積化回路を基板上にフリップチップ実装した場合においても良好な高周波特性を実現する効果を有し、マイクロ波及びミリ波帯等の高い周波数帯で動作する集積化回路が設けられる高周波回路として有用である。

本発明の実施の形態１に係る高周波回路の構造を示す断面図 本発明の実施の形態１に係る高周波回路の側面図 本発明の実施の形態１に係る高周波回路を製造する方法の工程を段階的に示す断面図 従来の高周波回路の構造例を示す断面図

符号の説明

１００ 高周波回路
１０１ シリコン基板
１０２ 誘電体膜
１０３、１０４、１０９ 接地導体
１０５ 接続導体
１０６ 内壁面
１０７ 貫通孔
１０８ 集積化回路
１１０ 金属バンプ
１１３ 回路面
１１４ 裏面
１１５、１１６ 導体
１２０ 接続部材
１２１ 本体部
１２２ 金属膜
１２３、１２４ 導電性ペースト

Claims (8)

1. 基板上に接地用導体層が形成されているとともに、前記基板上に、それぞれ表面が回路面である複数のＩＣチップが、それぞれの回路面を前記基板に対向させた状態で実装され、
   前記基板上に実装された複数のＩＣチップを覆うように、前記基板上には、前記複数のＩＣチップの裏面にそれぞれ形成された接地用導体部と前記基板上の接地用導体層とを電気的に接続する接続部材が配置されていることを特徴とする高周波回路。
2. 前記接続部材は、上面に導電層が形成された複数の凹部を有し、前記複数の凹部は、前記基板上に実装された前記複数のＩＣチップにそれぞれ被せられ、前記凹部の底面が前記ＩＣチップの裏面に接続され、前記凹部の先端部が前記基板上の接地用導電層に接続されていることを特徴とする請求項１記載の高周波回路。
3. 請求項１記載の高周波回路を有することを特徴とする無線端末装置。
4. 請求項１記載の高周波回路を有することを特徴とする無線基地局装置。
5. 請求項１記載の高周波回路を有することを特徴とする無線計測装置。
6. 請求項１記載の高周波回路を有することを特徴とするレーダ装置。
7. 基板上に接地用導体層を形成するステップと、
   表面が回路面であるＩＣチップの裏面に形成された接地用導体部と前記基板上の接地用導体層とを接続するための接続部材の本体部に凹部を形成するステップと、
   前記本体部に形成された凹部上に導電層を形成するステップと、
   前記導電層が形成された凹部内に、前記ＩＣチップを、当該ＩＣチップの裏面が前記凹部の底面に接続された状態で取り付けるステップと、
   前記基板上に、前記ＩＣチップの回路面を前記基板に対向させた状態で実装するとともに、前記ＩＣチップが取り付けられた凹部の先端部を前記基板上の接地用導体層に電気的に接続するステップと、を有することを特徴とする高周波回路の製造方法。
8. 基板上に接地用導体層を形成するステップと、
   表面が回路面である複数のＩＣチップのそれぞれの裏面に形成された接地用導体部と前記基板上の接地用導体層とを接続するための接続部材の本体部に、複数の凹部を形成するステップと、
   前記本体部に形成された複数の凹部上に導電層を形成するステップと、
   前記導電層が形成された複数の凹部内に、前記複数のＩＣチップを、当該複数のＩＣチップの裏面が前記複数の凹部の底面にそれぞれ接続された状態で取り付けるステップと、
   前記基板上に、前記複数のＩＣチップの回路面を前記基板に対向させた状態で実装するとともに、前記複数のＩＣチップがそれぞれ取り付けられた複数の凹部の先端部を前記基板上の接地用導体層に電気的に接続するステップと、を有することを特徴とする高周波回路の製造方法。
   

Images