JP2005078048A - Active matrix substrate, active matrix substrate manufacturing method, and liquid crystal display device - Google Patents
Active matrix substrate, active matrix substrate manufacturing method, and liquid crystal display device Download PDFInfo
- Publication number
- JP2005078048A JP2005078048A JP2003312216A JP2003312216A JP2005078048A JP 2005078048 A JP2005078048 A JP 2005078048A JP 2003312216 A JP2003312216 A JP 2003312216A JP 2003312216 A JP2003312216 A JP 2003312216A JP 2005078048 A JP2005078048 A JP 2005078048A
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary capacitance
- electrode
- active matrix
- conductive layer
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 ラビング処理時における静電気破壊を防止できるアクティブマトリクス基板、アクティブマトリクス基板の製造方法、および液晶表示装置を提供する。
【解決手段】アクティブマトリクス基板は、基板と、基板の上に設けられた画素電極と、画素電極に対応するように設けられた補助容量とを有する。補助容量は、前記画素電極と電気的に接続された補助容量電極と、補助容量電極と対向するように配置された補助容量共通電極と、補助容量電極と補助容量共通電極との間に配置された誘電体層とを有する。アクティブマトリクス基板は、さらに、補助容量共通電極に接続された補助容量共通配線と、補助容量共通配線に電気的に接続された上層導電層と、画素電極および上層導電層と補助容量との間に設けられた層間絶縁層とを有する。上層導電層は、画素電極によって規定される表示領域の周辺の少なくとも一部に設けられている。
【選択図】図4
PROBLEM TO BE SOLVED: To provide an active matrix substrate, an active matrix substrate manufacturing method, and a liquid crystal display device capable of preventing electrostatic breakdown during rubbing processing.
An active matrix substrate includes a substrate, a pixel electrode provided on the substrate, and an auxiliary capacitor provided so as to correspond to the pixel electrode. The auxiliary capacitance is arranged between the auxiliary capacitance electrode electrically connected to the pixel electrode, the auxiliary capacitance common electrode arranged to face the auxiliary capacitance electrode, and the auxiliary capacitance electrode and the auxiliary capacitance common electrode. And a dielectric layer. The active matrix substrate further includes an auxiliary capacitor common line connected to the auxiliary capacitor common electrode, an upper conductive layer electrically connected to the auxiliary capacitor common line, and between the pixel electrode, the upper conductive layer, and the auxiliary capacitor. And an interlayer insulating layer provided. The upper conductive layer is provided on at least a part of the periphery of the display area defined by the pixel electrode.
[Selection] Figure 4
Description
本発明は液晶表示装置に用いられるアクティブマトリクス基板等に関し、特にラビング処理が施されるアクティブマトリクス基板等に関する。 The present invention relates to an active matrix substrate used for a liquid crystal display device, and more particularly to an active matrix substrate subjected to a rubbing process.
液晶表示装置は、一般に、対向して設けられたアクティブマトリクス基板と対向基板との間に液晶層が配置された構造を有する。アクティブマトリクス基板は一般に、図1に示すようにスイッチング素子として薄膜トランジスタ(以下、TFT)1を有している。また、画素容量3の書き込み電圧保持のために、TFT1のドレインに補助容量(Cs容量)2が接続される。図1は液晶表示装置の1画素の等価回路図であり、TFT1と画素容量3および補助容量2との接続関係を示している。
A liquid crystal display device generally has a structure in which a liquid crystal layer is disposed between an active matrix substrate and a counter substrate which are provided to face each other. An active matrix substrate generally has a thin film transistor (hereinafter referred to as TFT) 1 as a switching element as shown in FIG. In addition, an auxiliary capacitor (Cs capacitor) 2 is connected to the drain of the
図2(a)は、図1に対応する液晶表示装置のレイアウトパターンである。なお、図2では対向電極を省略している。図2(b)は図2(a)のA0−A1−A2ラインに対応する断面図である。 FIG. 2A shows a layout pattern of the liquid crystal display device corresponding to FIG. In FIG. 2, the counter electrode is omitted. FIG. 2B is a cross-sectional view corresponding to the line A0-A1-A2 in FIG.
図2(a)および(b)に示すように、アクティブマトリクス基板は、主面にベースコート膜29が形成された基板25の上に、行方向(図の左右方向)に配列されたゲート配線4および補助容量共通配線12と、列方向(図の上下方向)に配列されたソース配線5と、行列状に配列された画素電極6とを有している。ゲート配線4とソース配線5との交差点近傍には、TFT1が設けられている。TFT1のゲート電極4aおよびソース電極5aは、それぞれ、ゲート配線4およびソース配線5と電気的に接続されている。また、TFT1のドレイン電極28は、画素電極6および補助容量電極7aと電気的に接続されている。
As shown in FIGS. 2A and 2B, the active matrix substrate includes gate wirings 4 arranged in a row direction (left-right direction in the figure) on a
図2(b)に示すように、画素電極6とTFT1のドレイン電極28とは、層間絶縁膜24に設けられたコンタクトホール9を介して電気的に接続されている。また、ドレイン電極28と半導体層7とは、層間絶縁膜11およびゲート絶縁層10に設けられたコンタクトホール8を介して電気的に接続されている。ソース電極5aは、コンタクトホール8を介して半導体層7と電気的に接続されている。
As shown in FIG. 2B, the
補助容量2は、互いに対向する補助容量共通電極12aおよび補助容量電極7aと、これらの間に配置された誘電体層10aとで構成されている。補助容量共通電極12aは補助容量共通配線12と共通の層で構成されており、補助容量共通電極12aと補助容量共通配線12とは電気的に接続されている。補助容量2の誘電体層10aは、TFT1のゲート絶縁層10と共通の層で構成されている。また、補助容量電極7aはTFT1の半導体層7と共通の層で構成されており、補助容量電極7aと半導体層7とは電気的に接続されている。
The
液晶表示装置の製造工程において、液晶層を所定の方向に配向させるために、基板表面に設けられた高分子膜をラビング布で擦るラビング処理が行われる。アクティブマトリクス基板にラビング処理を施すと、摩擦により、ラビング布およびアクティブマトリクス基板が帯電する。静電気を帯びたラビング布と、画素電極6上の高分子膜とが接触すると、補助容量2の誘電体層10aが静電気破壊(ESD)する。
In the manufacturing process of the liquid crystal display device, in order to align the liquid crystal layer in a predetermined direction, a rubbing process is performed in which a polymer film provided on the substrate surface is rubbed with a rubbing cloth. When the active matrix substrate is rubbed, the rubbing cloth and the active matrix substrate are charged by friction. When the rubbing cloth charged with static electricity and the polymer film on the
これは、上記静電気に起因して、瞬間的な大電流が、コンタクトホール8、9を介して、画素電極6、ソース電極5a、ドレイン電極28および半導体層7を流れることにより、誘電体層10aに局在的な強電界が印加されるためである。また、誘電体層10aを構成するゲート絶縁層10の膜厚は一般に100nm程度と薄いため、電気耐圧が低く、静電気による破壊が発生しやすい。
This is because, due to the static electricity, an instantaneous large current flows through the
さらに、静電気によって印加される電界があまりに大きいと、誘電体層10aだけでなく、補助容量共通電極12aとドレイン電極28との間の層間絶縁膜11や、補助容量共通電極12aと画素電極6との間の層間絶縁膜24および層間絶縁膜11も破壊される場合がある。
Furthermore, if the electric field applied by static electricity is too large, not only the
上記静電気破壊を防止するために、信号線を互いに短絡させるためのショートリングを用いる方法がある。以下、図3を参照しながら説明する。 In order to prevent the electrostatic breakdown, there is a method using a short ring for short-circuiting signal lines. Hereinafter, a description will be given with reference to FIG.
ショートリング(共通配線)15は、複数のアクティブマトリクス基板14が切り出される前の母基板16の周囲に設けられる。ショートリング15は、アクティブマトリクス基板14を切り出す際に除去されるため、アクティブマトリクス基板14の外形の外側に形成される。各アクティブマトリクス基板の補助容量共通配線、ソース配線およびゲート配線のすべての信号線17は、このショートリング15によって互いに短絡される。
The short ring (common wiring) 15 is provided around the
また、特許文献1は、スイッチング素子としてMIM素子を用いた液晶表示装置のアクティブマトリクス基板において、ラビング処理時に発生する静電気による絶縁層の破壊を防止するために、表示領域の外周に導電部材を設けることを開示している。
しかしながら、上述したショートリングを設ける方法(図3)や、導電部材を設ける方法(特許文献1)ではアクティブマトリクス基板が有する絶縁層の静電気破壊を十分に防止することができない。 However, the above-described method of providing the short ring (FIG. 3) and the method of providing the conductive member (Patent Document 1) cannot sufficiently prevent the electrostatic breakdown of the insulating layer of the active matrix substrate.
本発明は上記の課題を解決するためになされたものであり、ラビング処理時における静電気破壊を防止できるアクティブマトリクス基板、アクティブマトリクス基板の製造方法、および液晶表示装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an active matrix substrate, an active matrix substrate manufacturing method, and a liquid crystal display device that can prevent electrostatic breakdown during rubbing.
本発明のアクティブマトリクス基板は、基板と、前記基板の上に設けられた複数の画素電極と前記複数の画素電極に対応するように設けられた複数の補助容量であって、前記複数の補助容量のそれぞれは、前記複数の画素電極のそれぞれと電気的に接続された補助容量電極と、前記補助容量電極と対向するように配置された補助容量共通電極と、前記補助容量電極と前記補助容量共通電極との間に配置された誘電体層とを有する複数の補助容量と、前記補助容量共通電極に接続された補助容量共通配線と、前記補助容量共通配線に電気的に接続された上層導電層と、前記複数の画素電極および前記上層導電層と前記複数の補助容量との間に設けられた層間絶縁層とを有し、前記上層導電層は、前記複数の画素電極によって規定される表示領域の周辺の少なくとも一部に設けられており、これにより上記の課題が解決される。 The active matrix substrate of the present invention includes a substrate, a plurality of pixel electrodes provided on the substrate, and a plurality of auxiliary capacitors provided so as to correspond to the plurality of pixel electrodes. Each of the plurality of pixel electrodes, an auxiliary capacitance electrode electrically connected to each of the plurality of pixel electrodes, an auxiliary capacitance common electrode arranged to face the auxiliary capacitance electrode, and the auxiliary capacitance electrode and the auxiliary capacitance common A plurality of auxiliary capacitors having a dielectric layer disposed between the electrodes, an auxiliary capacitor common line connected to the auxiliary capacitor common electrode, and an upper conductive layer electrically connected to the auxiliary capacitor common line And a plurality of pixel electrodes and an interlayer insulating layer provided between the upper conductive layer and the plurality of auxiliary capacitors, wherein the upper conductive layer is a display area defined by the plurality of pixel electrodes. Provided on at least a portion of the peripheral, thereby the above problems can be solved.
ある実施形態では、前記表示領域は互いに隣接する2辺を含む略四角形状を有しており、前記上層導電層は、前記表示領域の前記2辺に沿って設けられている。 In one embodiment, the display region has a substantially rectangular shape including two sides adjacent to each other, and the upper conductive layer is provided along the two sides of the display region.
ある実施形態では、前記上層導電層は、前記表示領域を包囲するように設けられている。 In one embodiment, the upper conductive layer is provided so as to surround the display area.
ある実施形態では、前記表示領域の周辺に不純物吸着電極を有する。 In one embodiment, an impurity adsorption electrode is provided around the display region.
本発明のアクティブマトリクス基板の製造方法は、基板と、前記基板の上に設けられた複数の画素電極と前記複数の画素電極に対応するように設けられた複数の補助容量であって、前記複数の補助容量のそれぞれは、前記複数の画素電極のそれぞれと電気的に接続された補助容量電極と、前記補助容量電極と対向するように配置された補助容量共通電極と、前記補助容量電極と前記補助容量共通電極との間に配置された誘電体層とを有する複数の補助容量と、前記補助容量共通電極に接続された補助容量共通配線と、前記補助容量共通配線に電気的に接続された上層導電層と、前記複数の画素電極および前記上層導電層と前記複数の補助容量との間に設けられた層間絶縁層と、前記複数の画素電極を覆うように設けられた配向膜とを有し、前記上層導電層は、前記複数の画素電極によって規定される表示領域の周辺の少なくとも一部に設けられている、アクティブマトリクス基板の製造方法であって、前記配向膜を形成する工程を包含し、前記配向膜を形成する工程は、(a)少なくとも前記複数の画素電極を覆うように膜を形成する工程と、(b)ラビング布が前記複数の画素電極の上の前記膜をラビングする前に、前記ラビング布と前記上層導電層とを接触させるか、または、前記ラビング布と前記上層導電層の上に配置された前記膜とを接触させる工程と、(c)前記工程(b)の後に前記膜をラビングすることによって、前記膜の表面を所定の方向に配向させる工程とを包含し、これにより上記の課題が解決される。 The manufacturing method of the active matrix substrate of the present invention includes a substrate, a plurality of pixel electrodes provided on the substrate, and a plurality of auxiliary capacitors provided so as to correspond to the plurality of pixel electrodes. Each of the storage capacitors includes a storage capacitor electrode electrically connected to each of the plurality of pixel electrodes, a storage capacitor common electrode disposed to face the storage capacitor electrode, the storage capacitor electrode, A plurality of auxiliary capacitors having a dielectric layer disposed between the auxiliary capacitor common electrode, an auxiliary capacitor common line connected to the auxiliary capacitor common electrode, and electrically connected to the auxiliary capacitor common line An upper conductive layer, the plurality of pixel electrodes, an interlayer insulating layer provided between the upper conductive layer and the plurality of auxiliary capacitors, and an alignment film provided to cover the plurality of pixel electrodes. And before The upper conductive layer is a method for manufacturing an active matrix substrate, which is provided in at least a part of the periphery of the display region defined by the plurality of pixel electrodes, and includes the step of forming the alignment film, The step of forming an alignment film includes (a) a step of forming a film so as to cover at least the plurality of pixel electrodes, and (b) a rubbing cloth before rubbing the film on the plurality of pixel electrodes. Contacting the rubbing cloth and the upper conductive layer, or contacting the rubbing cloth and the film disposed on the upper conductive layer; and (c) after the step (b), A step of orienting the surface of the film in a predetermined direction by rubbing the film, thereby solving the above-mentioned problems.
本発明の液晶表示装置は、基板と、前記基板の上に設けられた複数の画素電極と前記複数の画素電極に対応するように設けられた複数の補助容量であって、前記複数の補助容量のそれぞれは、前記複数の画素電極のそれぞれと電気的に接続された補助容量電極と、前記補助容量電極と対向するように配置された補助容量共通電極と、前記補助容量電極と前記補助容量共通電極との間に配置された誘電体層とを有する複数の補助容量と、前記補助容量共通電極に接続された補助容量共通配線と、前記補助容量共通配線に電気的に接続された上層導電層と、前記複数の画素電極および前記上層導電層と前記複数の補助容量との間に設けられた層間絶縁層と、前記複数の画素電極を覆うように設けられた配向膜とを有し、前記上層導電層は、前記複数の画素電極によって規定される表示領域の周辺の少なくとも一部に設けられている、アクティブマトリクス基板と、前記アクティブマトリクス基板の周囲のシール領域に配置されたシール材によって、前記アクティブマトリクス基板と貼り合わせられた対向基板と、前記アクティブマトリクス基板と前記対向基板と前記シール材とによって包囲された空間に配置された液晶層とを有し、前記上層導電層は、前記アクティブマトリクス基板の前記シール領域の内側に配置されており、これにより上記の課題が解決される。 The liquid crystal display device of the present invention includes a substrate, a plurality of pixel electrodes provided on the substrate, and a plurality of auxiliary capacitors provided to correspond to the plurality of pixel electrodes, wherein the plurality of auxiliary capacitors are provided. Each of the plurality of pixel electrodes, an auxiliary capacitance electrode electrically connected to each of the plurality of pixel electrodes, an auxiliary capacitance common electrode arranged to face the auxiliary capacitance electrode, and the auxiliary capacitance electrode and the auxiliary capacitance common A plurality of auxiliary capacitors having a dielectric layer disposed between the electrodes, an auxiliary capacitor common line connected to the auxiliary capacitor common electrode, and an upper conductive layer electrically connected to the auxiliary capacitor common line An interlayer insulating layer provided between the plurality of pixel electrodes and the upper conductive layer and the plurality of auxiliary capacitors, and an alignment film provided so as to cover the plurality of pixel electrodes, The upper conductive layer is the composite layer. The active matrix substrate is bonded to the active matrix substrate by an active matrix substrate provided in at least a part of the periphery of the display region defined by the pixel electrode and a sealing material disposed in a seal region around the active matrix substrate. And a liquid crystal layer disposed in a space surrounded by the active matrix substrate, the counter substrate and the sealing material, and the upper conductive layer is formed in the sealing region of the active matrix substrate. It arrange | positions inside and the said subject is solved by this.
ある実施形態では、前記アクティブマトリクス基板は、前記シール領域の内側に配置された不純物吸着電極を有する。 In one embodiment, the active matrix substrate has an impurity adsorption electrode disposed inside the seal region.
本発明により、ラビング処理時における静電気破壊を防止できるアクティブマトリクス基板、アクティブマトリクス基板の製造方法、および液晶表示装置が提供される。 The present invention provides an active matrix substrate, an active matrix substrate manufacturing method, and a liquid crystal display device that can prevent electrostatic breakdown during rubbing.
以下、図面を参照しながら本発明によるアクティブマトリクス基板の実施形態を説明する。 Embodiments of an active matrix substrate according to the present invention will be described below with reference to the drawings.
(実施形態1)
図4(a)は、本実施形態のアクティブマトリクス基板100の部分的なレイアウトパターンを示す模式図であり、図4(b)は図4(a)のA3−A4ラインに対応する断面図である。図5はアクティブマトリクス基板100の全体的な模式図である。なお、図4(a)のA0−A1−A2ラインに対応する断面図は図2(b)と同じである。図6はアクティブマトリクス基板100を備える液晶表示装置の等価回路図である。
(Embodiment 1)
4A is a schematic diagram showing a partial layout pattern of the
図4(a)に示すように本実施形態のアクティブマトリクス基板100は、基板25と、行列状に配列された画素電極6と、複数の画素電極6のそれぞれに対応するように設けられた補助容量2とを有している。補助容量2は、画素電極6と電気的に接続された補助容量電極7aと、補助容量電極7aと対向するように配置された補助容量共通電極12aと、補助容量電極7aと補助容量共通電極12aとの間に配置された誘電体層10aとを有している。
As shown in FIG. 4A, the
アクティブマトリクス基板100はさらに、補助容量共通電極12aに電気的に接続されている補助容量共通配線12と、補助容量共通配線12に電気的に接続されている上層導電層22と、画素電極6および上層導電層22と補助容量2との間に設けられている層間絶縁層24とを有している。上層導電層22は、表示領域34の周辺に設けられた非表示領域35に設けられている。また、上層導電層22は、図5に示すように表示領域34を完全に取り囲むように形成されている。ここで、表示領域34とは、複数の画素電極6が配列された領域によって規定され、実質的に表示に寄与する領域である。これに対して、非表示領域35とは、表示領域34の周辺に設けられ、駆動回路や端子が設けられる領域であり、実質的に表示に寄与しない領域である。図5において上記表示領域34は、点線13によって包囲された領域で示されている。
The
アクティブマトリクス基板100は、さらに、画素電極6を覆うように、アクティブマトリクス基板の最表面に配向膜(不図示)を有している。
The
この配向膜は、ラビング方法を用いて形成される。以下、配向膜の形成方法を説明する。 This alignment film is formed using a rubbing method. Hereinafter, a method for forming the alignment film will be described.
まず、画素電極6を覆うように基板上に所定の膜(例えばポリイミド膜などの高分子膜)を形成する。上記高分子膜は、画素電極6に加えて上層導電層22を覆うように形成されてもよい。次にラビングローラを用いて上記高分子膜にラビング処理を施す。ラビングローラは、ラビング布が表面に貼り付けられた回転ロールである。ラビングローラを基板100に対して相対移動させながらラビングローラを回転させることにより、ラビング布で上記高分子膜を擦る(ラビングする)。ラビングローラは、上記高分子膜において、アクティブマトリクス基板100の端部(非表示領域35)から中央方向に向かってラビングされるように相対移動させる。
First, a predetermined film (for example, a polymer film such as a polyimide film) is formed on the substrate so as to cover the
以上の工程により、高分子膜表面が所定の方向に配向され、配向膜が形成される。 Through the above steps, the surface of the polymer film is aligned in a predetermined direction, and an alignment film is formed.
本実施形態のアクティブマトリクス基板100では、上層導電層22が、層間絶縁層24の上で、かつ、非表示領域35に、表示領域34を完全に取り囲むように設けられている。従って、アクティブマトリクス基板100にラビング処理を施す際に、アクティブマトリクス基板100の端部から中央に向かってラビングローラを基板100に対して相対移動させれば、ラビング布は、画素電極上に配置された高分子膜をラビングする前に、上層導電層22と接触する(上層導電層22上に高分子膜が配置されていない場合)か、または上層導電層22の上に配置された高分子膜と接触する(上層導電層22上に高分子膜が配置されている場合)。すなわち、静電気を帯びたラビング布と、直接、または高分子膜を介して最初に接触する導電体は、上層導電層22である。
In the
静電気を帯びたラビング布と、上層導電層22、または、上層導電層22上の高分子膜とが接触すると、上層導電層22とラビング布とが同電位になろうとする。具体的には、例えば、摩擦によってラビング布がプラスに帯電し、上層導電層22がマイナスに帯電した場合、ラビング布と上層導電層22とが同電位になろうとする。上層導電層22は補助容量共通配線12を介して補助容量共通電極12aと電気的に接続されているので、補助容量共通電極12aの電荷は補助容量共通配線12を経由して上層導電層22に移動し、さらにラビング布に移動する。以上のようにして、上層導電層22とラビング布とが同電位になる。また、これと同時に、上層導電層22に接続された補助容量共通配線12および補助容量共通電極12aと、ラビング布および上層導電層22とが同電位になる。
When the rubbing cloth charged with static electricity contacts the upper
上述したようにラビング布が上層導電層22または上層導電層22の上に配置された高分子膜と接触した後、ラビング布は、画素電極6上の高分子膜、および、上層導電層22または上層導電層22上の高分子膜と接触する。
As described above, after the rubbing cloth comes into contact with the upper
画素電極6上の高分子膜とラビング布とが接触することにより、画素電極6は、上層導電層22およびラビング布と同電位になろうとする。上述したように、上層導電層22は、補助容量共通配線12を介して補助容量共通電極12aと電気的に接続されており、画素電極は、補助容量電極7aと電気的に接続されているので、補助容量共通電極12aと補助容量電極7aとが同電位になる。したがって、補助容量電極7aと補助容量共通電極12aとの間に配置された誘電体層10aの静電気破壊が防止される。
When the polymer film on the
これに対して、補助容量共通電極12aと電気的に接続されない上層導電層を形成した場合、ラビング布と上層導電層との間に静電気が生じても、補助容量共通電極の電位は変化しない。一方、静電気を帯びたラビング布と画素電極上の高分子膜とが接触すると、ラビング布と画素電極とが同電位になり、画素電極と電気的に接続された補助容量電極がラビング布と同電位になる。したがって、補助容量電極と補助容量共通電極との間に電位差が生じ、補助容量電極と補助容量共通電極との間に配置された誘電体層が静電気破壊されてしまう。
On the other hand, when an upper conductive layer that is not electrically connected to the auxiliary capacitance
また、本実施形態のアクティブマトリクス基板100では、上層導電層22がアクティブマトリクス基板100内の非表示領域35に設けられているので、図3に示したショートリングを有するアクティブマトリクス基板に比べて誘電体層10aの静電気破壊をより防止できる。以下、詳細に説明する。
Further, in the
図3に示すように、ショートリング15は、母基板から複数のアクティブマトリクス基板に分割する際に除去されるため、アクティブマトリクス基板の外形の外側に形成される。母基板16に対してラビング布30を矢印23の方向に投入し、ラビング布30と母基板16との摩擦帯電により、静電気を帯びたラビング布30とショートリング15の一部分37とが接触した場合、ラビング布30とショートリング15との電位が同じになろうとする。したがって、図3の矢印18に示すように補助容量共通電極12aの電荷がショートリング15を通ってラビング布30に向かって移動する。
As shown in FIG. 3, since the
しかしながら、上述したようにショートリング15はアクティブマトリクス基板の外形の外側に形成されるため、補助容量共通電極12aからショートリング15までの距離は、本実施形態の補助容量共通電極12aから上層導電層22までの距離に比べて長い。具体的には、例えば、3.7型パネルでは、補助容量共通電極12aからショートリング15までの電荷移動距離は15mm〜200mm程度で、配線抵抗値換算で2kΩ〜5kΩ程度であるのに対し、本実施形態の場合、補助容量共通電極12aから上層導電層22までの電荷移動距離は0.1mm〜28mm程度、配線抵抗値換算では10Ω〜2kΩ程度である。さらに、従来のショートリング15を用いた場合、アクティブマトリクス基板のサイズを大きくすれば電荷移動距離が顕著に長くなってしまう。
However, since the
以上説明したように、本実施形態のアクティブマトリクス基板100では電荷移動距離が従来よりも短いので、ラビング工程において、補助容量共通電極12aと補助容量電極7aとの間の電位差を十分に低減することができ、従来よりも補助容量共通電極12aと補助容量電極7aとの間に配置された誘電体層10aの静電気破壊を防止できる。
As described above, in the
以下、実施形態1のアクティブマトリクス基板100をより詳細に説明する。
Hereinafter, the
図2(a)、図4(a)および図4(b)に示すように、アクティブマトリクス基板100は、ベースコート膜29が主面に形成された基板25の上に、行方向に配列されたゲート配線4および補助容量共通配線12と、列方向に配列されたソース配線5とを有している。ゲート配線4とソース配線5との交差点近傍には、TFT1などのスイッチング素子が設けられている。なお、ベースコート膜29は省略可能である。
As shown in FIGS. 2A, 4A, and 4B, the
TFT1のゲート電極4aおよびソース電極5aは、それぞれ、ゲート配線4およびソース配線5と電気的に接続されている。また、TFT1のドレイン電極28は、画素電極6および補助容量電極7aとコンタクトホール9を介して電気的に接続されている。
The
容量素子2は、誘電体層10aと、誘電体層10aを挟んで互いに対向する補助容量共通電極12aおよび補助容量電極7aとで形成されている。本実施形態では図4(a)に示すように、補助容量共通電極12aは補助容量共通配線12と共通の層で形成されている。また、図4(a)および図2(a)に示すように、補助容量電極7aはTFT1の半導体層7と共通の層で形成されており、誘電体層10aはTFT1のゲート絶縁層10と共通の層で形成されている。
The
なお、TFT1は図2(a)に例示したトップゲート型に限られず、例えばボトムゲート型であってもよい。また、容量素子2の構成も図2(a)および図4(a)に示した構成に限定されない。補助容量共通電極12aは補助容量共通配線12と電気的に接続されていればよく、補助容量共通配線12と異なる導電層で形成されていてもよい。また、補助容量電極7aも、半導体層7と異なる導電層で形成されていてもよい。また、図4(a)では、補助容量電極7aが補助容量共通電極12aよりも基板25側に配置されている場合を例示しているが、補助容量共通電極12aが容量電極7aよりも基板25側に配置されていてもよい。
The
補助容量共通電極12aと上層導電層22との電気的接続は、例えば以下のように形成される。
The electrical connection between the auxiliary capacitance
図4(b)に示すように、補助容量共通電極12aと電気的に接続された補助容量配線12は行方向に延びるように形成されており、非表示領域35の上層導電層22の下部まで延設される。上層導電層22と補助容量配線12との間には、基板25側から層間絶縁層11、下層導電層20、および層間絶縁層24がこの順で形成される。層間絶縁層11および層間絶縁層24にはそれぞれ、コンタクトホール19およびコンタクトホール39が設けられる。補助容量共通電極12aと上層導電層22とは、補助容量配線12、コンタクトホール19、下層導電層20およびコンタクトホール39を介して互いに電気的に接続される。
As shown in FIG. 4B, the
上層導電層22(および下層導電層20)は、図5に示すように、画素表示領域34を取り囲むように形成される。上層導電層22には、配線27および端子パッド26を介して、画素容量に印加される電圧を保持するために所定のDCまたはACの電圧が印加される。上層導電層22には、例えば共通電圧(対向基板側)と同じ電圧が印加される。
The upper conductive layer 22 (and the lower conductive layer 20) is formed so as to surround the
上層導電層22は、例えば、画素電極6と同じ材料(例えばITO)を用いて、同じ工程で形成される。下層導電層20は、例えばゲート配線5と同じ材料を用いて、同じ工程で形成される。
The upper
アクティブマトリクス基板100は、図4および図5に示すように、上層不純物吸着電極21および下層不純物吸着電極31で構成される不純物吸着電極を有している。
As shown in FIGS. 4 and 5, the
アクティブマトリクス基板100を用いて液晶表示装置を作製する場合、アクティブマトリクス基板100と共通電極が設けられた対向基板とをシール材によって貼り合わせ、アクティブマトリクス基板100と対向基板とシール材とによって包囲された領域に液晶材料が注入される。シール材は、アクティブマトリクス基板100および対向基板の周囲(端部)のシール領域に形成される。
In the case of manufacturing a liquid crystal display device using the
液晶表示装置では、シール材やカラーフィルタなどから液晶層にイオン性不純物が溶け出すことがある。また、液晶材料自体が不純物を含んでいる場合がある。液晶層が上記不純物を含んでいる場合、表示むらやコントラスト比の低下など、表示品位が低下するという問題がある。 In a liquid crystal display device, ionic impurities may be dissolved into a liquid crystal layer from a sealing material or a color filter. In addition, the liquid crystal material itself may contain impurities. When the liquid crystal layer contains the impurities, there is a problem that display quality is deteriorated, such as display unevenness and a decrease in contrast ratio.
アクティブマトリクス基板100に上記不純物吸着電極を設ければ、この不純物を不純物吸着電極に吸着させることができる。したがって、表示領域内の液晶層中に不純物が混入するのを抑制できるため、液晶表示装置の表示品位の低下を抑制できる。
If the impurity adsorption electrode is provided on the
なお、上層導電層22は、アクティブマトリクス基板100のシール領域の内側に設けることが好ましい。シール領域の外側に設ける場合に比べて、補助容量共通電極12aから上層導電層22までの電荷移動距離を短くでき、補助容量共通電極12aに存在する電荷を移動させ易いからである。また、上層導電層22が外気(大気)に触れるのを防止できるので上層導電層22が腐食する恐れがない。さらに、基板のサイズを小さくすることができる。
The upper
以下、不純物吸着電極をより具体的に説明する。 Hereinafter, the impurity adsorption electrode will be described more specifically.
不純物吸着電極は上層不純物吸着電極21および下層不純物吸着電極31で構成される。上層不純物吸着電極21と下層不純物吸着電極31とはコンタクトホール9を介して電気的に接続されている。不純物吸着電極21および31は、例えば、非表示領域35において、上層導電層22と表示領域34との間に、表示領域34を取り囲むように形成される。また、不純物吸着電極21および31は、基板100のシール領域よりも基板中央側(表示領域34側)の非表示領域35に設けられる。不純物吸着電極21および31は、図5に示すように、例えば配線33および端子パッド26を介してDC電圧(例えば8〜12V程度)が液晶表示装置の駆動時に印加される。
The impurity adsorption electrode includes an upper layer
不純物吸着電極21および31は、表示領域34の周辺の一部のみに設けられていてもよいが、図5に示すように表示領域34を取り囲むように形成されていれば、液晶層内で、非表示領域35から表示領域34に不純物が入り込むのをより完全に防ぐことができる。
The
なお、不純物吸着電極は省略可能である。不純物吸着電極を有しないアクティブマトリクス基板100Aの模式図を図7に示す。
The impurity adsorption electrode can be omitted. FIG. 7 shows a schematic diagram of an
(実施形態2)
図8に実施形態2のアクティブマトリクス基板102の模式的な平面図を示す。
(Embodiment 2)
FIG. 8 is a schematic plan view of the
実施形態1のアクティブマトリクス基板100では、上層電極22が表示領域34の全体を取り囲むように非表示領域35に形成されていたのに対し、本実施形態2のアクティブマトリクス基板102は、上層電極22が表示領域34の周辺の一部のみに形成されている。
In the
なお、アクティブマトリクス基板102において、上層電極22以外の構造はアクティブマトリクス基板100と同じである。
In the
実施形態2のアクティブマトリクス基板102では、ラビング方向と交差する表示領域34の2辺に沿って上層導電層22が形成されている。すなわち、上層導電層22が四角形状の表示領域34の1つの角に隣接する2辺に沿って形成されており、図8の矢印23の方向に、アクティブマトリクス基板102の1つの角から略対角線方向に向かってラビングが行われる(基板正面から見てラビング投入方向が左上である)。
In the
アクティブマトリクス基板102のように、表示領域34の周辺の一部のみに上層電極22を形成した場合であっても、ラビング方向を考慮して所定の領域に上層導電層22を形成すれば、ラビング工程において、ラビング布と画素電極6上の高分子膜とが接触するのに先立って、ラビング布を上層導電層22または上層導電層上の高分子膜と接触させることができる。したがって、補助容量共通電極12aの電荷をラビング布に向かって移動させることができるので、実施形態1と同様に誘電体層10aの静電気破壊を防止できる。
Even when the
なお、上層導電層22が形成される場所は図8に例示したものに限定されない。例えば、アクティブマトリクス基板102のいずれかの辺の延びる方向と平行な方向にラビングする場合、ラビング方向と交差する表示領域34の1辺(ラビング方向の上流側の辺)に沿って上層導電層22を形成すればよい。
The place where the upper
なお、ラビング布の投入方向は、液晶表示装置の液晶分子のチルト方向を測定すれば、知ることができる。 Note that the direction of inserting the rubbing cloth can be known by measuring the tilt direction of the liquid crystal molecules of the liquid crystal display device.
本発明は、ラビング処理を行う液晶表示装置用アクティブマトリクス基板に好適に利用される。 The present invention is suitably used for an active matrix substrate for a liquid crystal display device that performs a rubbing process.
1 TFT
2 補助容量
3 画素容量
4 ゲート配線
4a ゲート電極
5 ソース配線
5a ソース電極
6 画素電極
7 半導体層
7a 補助容量電極
8 コンタクトホール
9 コンタクトホール
10 ゲート絶縁層
10a 誘電体層
11 層間絶縁層
12 補助容量共通配線
12a 補助容量共通電極
14 アクティブマトリクス基板
15 ショートリング
16 母基板
17 信号線
20 下層導電層
21 上層不純物吸着層
22 上層導電層
24 層間絶縁層
25 基板
26 端子パッド
27 配線
28 ドレイン電極
29 ベースコート膜
30 ラビング布
31 下層不純物吸着層
33 配線
34 表示領域
35 非表示領域
36 電荷
100 アクティブマトリクス基板
102 アクティブマトリクス基板
1 TFT
2
Claims (7)
前記基板の上に設けられた複数の画素電極と
前記複数の画素電極に対応するように設けられた複数の補助容量であって、前記複数の補助容量のそれぞれは、前記複数の画素電極のそれぞれと電気的に接続された補助容量電極と、前記補助容量電極と対向するように配置された補助容量共通電極と、前記補助容量電極と前記補助容量共通電極との間に配置された誘電体層とを有する複数の補助容量と、
前記補助容量共通電極に接続された補助容量共通配線と、
前記補助容量共通配線に電気的に接続された上層導電層と、
前記複数の画素電極および前記上層導電層と前記複数の補助容量との間に設けられた層間絶縁層とを有し、
前記上層導電層は、前記複数の画素電極によって規定される表示領域の周辺の少なくとも一部に設けられている、アクティブマトリクス基板。 A substrate,
A plurality of pixel electrodes provided on the substrate and a plurality of auxiliary capacitors provided so as to correspond to the plurality of pixel electrodes, wherein each of the plurality of auxiliary capacitors is each of the plurality of pixel electrodes An auxiliary capacitance electrode electrically connected to the auxiliary capacitance electrode, an auxiliary capacitance common electrode arranged to face the auxiliary capacitance electrode, and a dielectric layer arranged between the auxiliary capacitance electrode and the auxiliary capacitance common electrode A plurality of auxiliary capacities,
A storage capacitor common line connected to the storage capacitor common electrode;
An upper conductive layer electrically connected to the auxiliary capacitance common wiring;
An interlayer insulating layer provided between the plurality of pixel electrodes and the upper conductive layer and the plurality of auxiliary capacitors;
The upper conductive layer is an active matrix substrate provided on at least a part of a periphery of a display region defined by the plurality of pixel electrodes.
前記上層導電層は、前記表示領域の前記2辺に沿って設けられている、請求項1に記載のアクティブマトリクス基板。 The display area has a substantially square shape including two sides adjacent to each other,
The active matrix substrate according to claim 1, wherein the upper conductive layer is provided along the two sides of the display region.
前記基板の上に設けられた複数の画素電極と
前記複数の画素電極に対応するように設けられた複数の補助容量であって、前記複数の補助容量のそれぞれは、前記複数の画素電極のそれぞれと電気的に接続された補助容量電極と、前記補助容量電極と対向するように配置された補助容量共通電極と、前記補助容量電極と前記補助容量共通電極との間に配置された誘電体層とを有する複数の補助容量と、
前記補助容量共通電極に接続された補助容量共通配線と、
前記補助容量共通配線に電気的に接続された上層導電層と、
前記複数の画素電極および前記上層導電層と前記複数の補助容量との間に設けられた層間絶縁層と、
前記複数の画素電極を覆うように設けられた配向膜とを有し、
前記上層導電層は、前記複数の画素電極によって規定される表示領域の周辺の少なくとも一部に設けられている、アクティブマトリクス基板の製造方法であって、
前記配向膜を形成する工程を包含し、前記配向膜を形成する工程は、
(a)少なくとも前記複数の画素電極を覆うように膜を形成する工程と、
(b)ラビング布が前記複数の画素電極の上の前記膜をラビングする前に、前記ラビング布と前記上層導電層とを接触させるか、または、前記ラビング布と前記上層導電層の上に配置された前記膜とを接触させる工程と、
(c)前記工程(b)の後に前記膜をラビングすることによって、前記膜の表面を所定の方向に配向させる工程とを包含する、アクティブマトリクス基板の製造方法。 A substrate,
A plurality of pixel electrodes provided on the substrate and a plurality of auxiliary capacitors provided so as to correspond to the plurality of pixel electrodes, wherein each of the plurality of auxiliary capacitors is each of the plurality of pixel electrodes An auxiliary capacitance electrode electrically connected to the auxiliary capacitance electrode, an auxiliary capacitance common electrode arranged to face the auxiliary capacitance electrode, and a dielectric layer arranged between the auxiliary capacitance electrode and the auxiliary capacitance common electrode A plurality of auxiliary capacities,
A storage capacitor common line connected to the storage capacitor common electrode;
An upper conductive layer electrically connected to the auxiliary capacitance common wiring;
An interlayer insulating layer provided between the plurality of pixel electrodes and the upper conductive layer and the plurality of auxiliary capacitors;
An alignment film provided to cover the plurality of pixel electrodes,
The upper conductive layer is a method for manufacturing an active matrix substrate, which is provided at least at a part of the periphery of a display region defined by the plurality of pixel electrodes,
Including the step of forming the alignment film, the step of forming the alignment film,
(A) forming a film so as to cover at least the plurality of pixel electrodes;
(B) Before the rubbing cloth rubs the film on the plurality of pixel electrodes, the rubbing cloth and the upper conductive layer are brought into contact with each other, or disposed on the rubbing cloth and the upper conductive layer. Contacting the applied membrane;
(C) A method of manufacturing an active matrix substrate, including the step of orienting the surface of the film in a predetermined direction by rubbing the film after the step (b).
前記基板の上に設けられた複数の画素電極と
前記複数の画素電極に対応するように設けられた複数の補助容量であって、前記複数の補助容量のそれぞれは、前記複数の画素電極のそれぞれと電気的に接続された補助容量電極と、前記補助容量電極と対向するように配置された補助容量共通電極と、前記補助容量電極と前記補助容量共通電極との間に配置された誘電体層とを有する複数の補助容量と、
前記補助容量共通電極に接続された補助容量共通配線と、
前記補助容量共通配線に電気的に接続された上層導電層と、
前記複数の画素電極および前記上層導電層と前記複数の補助容量との間に設けられた層間絶縁層と、
前記複数の画素電極を覆うように設けられた配向膜とを有し、
前記上層導電層は、前記複数の画素電極によって規定される表示領域の周辺の少なくとも一部に設けられている、アクティブマトリクス基板と、
前記アクティブマトリクス基板の周囲のシール領域に配置されたシール材によって、前記アクティブマトリクス基板と貼り合わせられた対向基板と、
前記アクティブマトリクス基板と前記対向基板と前記シール材とによって包囲された空間に配置された液晶層とを有し、
前記上層導電層は、前記アクティブマトリクス基板の前記シール領域の内側に配置されている、液晶表示装置。 A substrate,
A plurality of pixel electrodes provided on the substrate and a plurality of auxiliary capacitors provided so as to correspond to the plurality of pixel electrodes, wherein each of the plurality of auxiliary capacitors is each of the plurality of pixel electrodes An auxiliary capacitance electrode electrically connected to the auxiliary capacitance electrode, an auxiliary capacitance common electrode arranged to face the auxiliary capacitance electrode, and a dielectric layer arranged between the auxiliary capacitance electrode and the auxiliary capacitance common electrode A plurality of auxiliary capacities,
A storage capacitor common line connected to the storage capacitor common electrode;
An upper conductive layer electrically connected to the auxiliary capacitance common wiring;
An interlayer insulating layer provided between the plurality of pixel electrodes and the upper conductive layer and the plurality of auxiliary capacitors;
An alignment film provided to cover the plurality of pixel electrodes,
The upper conductive layer is provided on at least a part of the periphery of the display area defined by the plurality of pixel electrodes;
A counter substrate bonded to the active matrix substrate by a sealing material disposed in a sealing region around the active matrix substrate;
A liquid crystal layer disposed in a space surrounded by the active matrix substrate, the counter substrate, and the sealing material;
The upper conductive layer is a liquid crystal display device disposed inside the seal region of the active matrix substrate.
The liquid crystal display device according to claim 6, wherein the active matrix substrate has an impurity adsorption electrode disposed inside the seal region.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003312216A JP2005078048A (en) | 2003-09-04 | 2003-09-04 | Active matrix substrate, active matrix substrate manufacturing method, and liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003312216A JP2005078048A (en) | 2003-09-04 | 2003-09-04 | Active matrix substrate, active matrix substrate manufacturing method, and liquid crystal display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005078048A true JP2005078048A (en) | 2005-03-24 |
Family
ID=34413533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003312216A Pending JP2005078048A (en) | 2003-09-04 | 2003-09-04 | Active matrix substrate, active matrix substrate manufacturing method, and liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005078048A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279172A (en) * | 2006-04-04 | 2007-10-25 | Sony Corp | Liquid crystal display device and video display device |
| JP2008058497A (en) * | 2006-08-30 | 2008-03-13 | Sony Corp | Liquid crystal display device and video display device |
| JP2009069725A (en) * | 2007-09-18 | 2009-04-02 | Epson Imaging Devices Corp | Liquid crystal panel |
| JP2012208302A (en) * | 2011-03-29 | 2012-10-25 | Seiko Epson Corp | Liquid crystal device and projection type display device |
| KR20130048434A (en) * | 2011-11-02 | 2013-05-10 | 엘지디스플레이 주식회사 | Liquid crystal display cell and manufacturing method of thereof |
| WO2013183220A1 (en) * | 2012-06-05 | 2013-12-12 | シャープ株式会社 | Method for manufacturing thin film transistor substrate |
-
2003
- 2003-09-04 JP JP2003312216A patent/JP2005078048A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279172A (en) * | 2006-04-04 | 2007-10-25 | Sony Corp | Liquid crystal display device and video display device |
| JP2008058497A (en) * | 2006-08-30 | 2008-03-13 | Sony Corp | Liquid crystal display device and video display device |
| US8081153B2 (en) | 2006-08-30 | 2011-12-20 | Sony Corporation | Liquid crystal display device and video display device |
| JP2009069725A (en) * | 2007-09-18 | 2009-04-02 | Epson Imaging Devices Corp | Liquid crystal panel |
| JP2012208302A (en) * | 2011-03-29 | 2012-10-25 | Seiko Epson Corp | Liquid crystal device and projection type display device |
| KR20130048434A (en) * | 2011-11-02 | 2013-05-10 | 엘지디스플레이 주식회사 | Liquid crystal display cell and manufacturing method of thereof |
| KR101910174B1 (en) * | 2011-11-02 | 2018-10-22 | 엘지디스플레이 주식회사 | Liquid Crystal Display Cell and Manufacturing Method of thereof |
| WO2013183220A1 (en) * | 2012-06-05 | 2013-12-12 | シャープ株式会社 | Method for manufacturing thin film transistor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI576735B (en) | Touch display panel and test method thereof | |
| JP3689003B2 (en) | Active matrix liquid crystal display device | |
| US11906859B2 (en) | Display substrate and display device | |
| US7483107B2 (en) | Array substrate and display panel having the same | |
| KR101098084B1 (en) | Liquid crystal display device | |
| CN101750800B (en) | Liquid crystal display element | |
| US7968881B2 (en) | Thin film transistor substrate and display device having electrode plates on storage capacitors | |
| JP2000338510A (en) | Liquid crystal display device | |
| US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
| US10546879B2 (en) | Array substrate and display device | |
| CN105278190B (en) | Liquid crystal display device | |
| JPH1152427A (en) | Liquid crystal display | |
| CN105785679A (en) | Array substrate, display panel and display device | |
| US7460203B2 (en) | Liquid crystal display device | |
| US10884542B2 (en) | Display device | |
| JP4650471B2 (en) | Liquid crystal display device, manufacturing method thereof and electronic apparatus | |
| JP2005078048A (en) | Active matrix substrate, active matrix substrate manufacturing method, and liquid crystal display device | |
| JP2001305565A (en) | Liquid crystal display | |
| JP2004272028A (en) | Display device substrate and display device having the same | |
| JP5997958B2 (en) | Display device and array substrate | |
| US8634035B2 (en) | Liquid crystal display device | |
| CN105739201A (en) | Display panel and display device | |
| US11990482B2 (en) | Array substrate and electronic device | |
| CN100545720C (en) | Display device | |
| JP2009069725A (en) | Liquid crystal panel |