JP2005072961A - 信号伝送回路 - Google Patents

Abstract

【課題】 ＣＡＤツールを使い、ＷＳ上でレイアウト設計を行なう際に、ＷＳ内のＣＰＵの負荷を重くすることなく、クロストーク対策が施された信号伝送回路を提供すること。
【解決手段】 ＣＡＤツール上で、クロストークが発生する信号伝送回路を、伝送すべきデジタルの送信信号とその送信信号とは逆相となる逆相信号とを出力可能な出力バッファと少なくとも２本の信号伝送線と、それら信号伝送線を経由して伝送されてきたに送信信号と逆相信号とを受信する入力バッファとを持つ信号伝送回路３００に置き換える。入力バッファ３０２に信号再生部３０２ｂを設けて、クロストークが発生してノイズが送信信号Ｘ、逆相信号Ｘバーに乗っても信号再生部３０２ｂの出力Ｙが一時的にハイインピーダンスになるだけで、前の状態を維持するため、そのノイズを信号再生部の出力Ｙまで伝えない。
【選択図】 図３

Description

本発明は、デジタル信号を伝送する信号伝送回路に関する。

ＬＳＩなどの集積回路を製造するときには、ＣＡＤツールを使いワークステーション（以下ＷＳという）上でレイアウト設計が行なわれる。このＣＡＤツールは与えられた回路情報を基に配置配線を行なってレイアウトするだけでなく製造プロセスに準じた様々な検証を行なう。設計が完了したレイアウトデータをもとにレチクル作製が行なわれる。製造プロセスはそれを使って半導体チップを製造する。

製造プロセスの著しい進歩により半導体チップ上の集積度が上がり単位面積内の半導体素子の密度が上がり、従来に比べ配線の間隔が狭くなってきている。また回路規模の増大に伴い各半導体素子を結ぶ配線の長さ本数ともに増大している。このように配線間隔が狭くなり、隣接して配線が長い距離を並走することが多くなったために配線相互のクロストーク問題が顕著になっている。

図１は従来の信号伝送回路１の構成を示す図である。

図１にはＣＡＤツールによってレイアウトされ、信号伝送回路１００と信号伝送回路２００とが並べて配置された状態が示されている。図１に示すように、双方の信号伝送回路の信号伝送線が隣接して長く並走して配線されていると、クロストークが発生する。特に信号伝送回路１００の出力バッファ１０１が大きな駆動力を有するものであると、この信号伝送回路１００の信号線１０３側がノイズ源となって第２の信号伝送回路２００の信号線２０３で伝送されている信号にクロストークによるノイズが乗り易い。

このクロストーク問題に対処するため、様々な技術が開示されている（例えば特許文献１〜２参照）。
この特許文献１の技術では、ＣＡＤツールによりクロストークが発生する箇所の出力バッファの駆動力を最適な駆動力に変更する技術が開示されている。しかし、この特許文献１の技術では、その出力バッファの駆動力の変更に応じてその出力バッファの再配置やその再配置に応じて再配線も行なわれる。このように出力バッファの再配置やその出力バッファの再配置に伴う再配線が行なわれると、出力バッファの変更を行なう前と異なる配線になってしまうため、新たなノイズ問題が浮上してくることがある。

また特許文献２の技術では、スイッチドキャパシタ技術を利用してクロストークを低減する技術を提案しているが、これは差動演算増幅回路などのアナログ回路に関するものであってデジタル信号の信号伝送回路に適用されるものではない。

さらにクロストークを避けるための手法として、隣接して長く並走して配線された信号線間のピッチを拡げる倍ピッチ配線やクロストークが発生する部分にシールドを施すシールド配線といったことを行なえるＣＡＤツールもある（例えば特許文献３参照）。しかし特許文献３のＣＡＤツールでは、データベースなどの容量が増え、ＷＳ内のＣＰＵの負荷が重くなるという問題がある。また、倍ピッチ配線やシールド配線を行なって配線の最適化を図ったとしても、その最適化された配線に基づいて半導体素子が製造されるため、その半導体チップのサイズが大きくなり、半導体チップのコスト高を招くという問題もある。

また、ＣＡＤツールの中にはリピータを挿入することができるものもあるが、新たな部品を追加することになり、やはりチップサイズが大きくなって半導体チップのコスト高を招くという問題もある。
昭５９−１６３９１０号公報 特開２００２−２５９４８０号公報 特開２０００−２５９６９５号公報

上記問題に鑑みて、ＣＡＤツールを使い、ＷＳ上でレイアウト設計を行なう際に、ＷＳ内のＣＰＵの負荷を重くすることなく、クロストーク対策が施された信号伝送回路を提供することを目的とする。

上記目的を達成する本発明の信号伝送回路は、伝送すべきデジタルの送信信号およびその送信信号とは逆相の逆相信号の双方を送出する信号送出部と、
上記送信信号と上記逆相信号とを伝送する少なくとも２本の信号伝送線と、
上記信号伝送線を経由して伝送されてきた上記送信信号および上記逆相信号のうちの一方の信号の論理を反転することにより第１の信号を生成する信号反転部、および、その第１の信号と、上記信号伝送線を経由して伝送されてきた上記送信信号および上記逆相信号のうちの他方の信号である第２の信号との双方に基づいて上記送信信号と同相あるいは逆相の受信信号を再生する信号再生部を有する信号受取部とを備えた信号伝送回路である。

ＣＡＤツールによってレイアウトが行なわれた後、ノイズ解析等により検出したクロストークが発生する信号伝送回路を、上記本発明の信号伝送回路に置き換えることによってクロストーク対策が施される。この置き換えは回路情報の変更を行なうだけなのでＣＰＵの負荷が重くなるといったことがない。

また、ＣＡＤツールにより、レイアウトされた後、クロストークが発生する信号伝送回路を本発明の信号伝送回路に置き換えるだけなので、いままでのように半導体チップのサイズが大きくなって半導体チップのコスト高を招くといったこともなくなる。

ここで、上記信号再生部は、その出力と電源、またはその出力とグランドとの間に直列接続された、少なくとも、ゲートに上記第１の信号が入力される第１の電界効果トランジスタと、ゲートに上記第２の信号が入力される、上記第１の電界効果トランジスタと同一導電型の第２の電界効果トランジスタとを備え、上記第１の信号および上記第２の信号の双方とは逆相の受信信号を再生するものであることが好ましい。

また、上記信号再生部は、電源とグランドとの間に直列接続された、少なくとも、ゲートに上記第１の信号が入力される第１のＰチャンネルトランジスタと、ゲートに上記第２の信号が入力される第２のＰチャンネルトランジスタと、ゲートに上記第１の信号が入力される第１のＮチャンネルトランジスタと、ゲートに上記第２の信号が入力される第２のＮチャンネルトランジスタとを備え、
上記第１の信号および上記第２の信号の双方とは逆相の受信信号を再生するものであることが好ましい。

いずれの構成であってもクロストークが発生して信号にノイズが乗ったときに、信号再生部の出力をハイインピーダンスにすることができ、同様の効果が得られる。

以上、説明したように、ＣＡＤツールを使い、ＷＳ上でレイアウト設計を行なう際に、ＷＳ内のＣＰＵの負荷を重くすることなく、クロストーク対策が施された信号伝送回路を提供することができる。

本発明の実施形態である信号伝送回路を説明する。

図２は本発明の第１の実施形態である信号伝送回路３００の構成を示す図である。

図２に示す例では第３の信号伝送回路３００の出力バッファ３０１が、本発明にいう信号送出部に当たり、伝送すべきデジタルの送信信号およびその送信信号とは逆相の逆相信号を送出する。その送信信号とその逆相信号とを伝送する信号伝送線３０３ａ，３０３ｂが第１の信号伝送線１０３の両脇に最小配線間隔で２本配線されている。さらにそれら２本の信号伝送線３０３ａ，３０３ｂを経由して伝送されてきた送信信号、および逆相信号が信号再生部を有する入力バッファ３０２に入力されている。

まず信号伝送回路３００の出力バッファ３０１の内部構成を、図３を参照して説明する。

図３に示すように出力バッファ３０１は、電源ＶＤＤとグランドＧＮＤとの間に、直列接続されたＰチャンネルトランジスタＦＥＴ１とＮチャンネルトランジスタＦＥＴ２とで構成されたインバータ回路３０１ａを有している。この直列接続されたＰチャンネルトランジスタＦＥＴ１とＮチャンネルトランジスタＦＥＴ２とで構成されたインバータ回路３０１ａを初段として後段にも同様のインバータ回路３０１ｂが構成されている。この後段のインバータ回路３０１ｂにより伝送すべきデジタルの送信信号Ｘを生成して信号伝送線３０３ａに送出し、前段のインバータ回路３０１ａによりそのデジタルの送信信号Ｘとは逆相の逆相信号Ｘバーを生成し、信号伝送線３０３ｂに送出する。

次に入力バッファ３０２の内部構成を、図３を参照して説明する。

本実施形態の信号伝送回路３００の入力バッファ３０２は、送信信号Ｘとは逆相の逆相信号Ｘバーの論理を反転させ、第１の信号Ｘバー´を得る信号反転部３０２ａと、電源ＶＤＤとグランドＧＮＤとの間に直列接続された、少なくとも、その第１の信号Ｘバー´が入力される第１のＰチャンネルトランジスタＦＥＴ５と、送信信号Ｘがそのまま第２の信号となって入力される第２のＰチャンネルトランジスタＦＥＴ６と、上記第２の信号Ｘが入力される第１のＮチャンネルトランジスタＦＥＴ７と、上記第１の信号Ｘバー´が入力される第２のＮチャンネルトランジスタＦＥＴ８とを備え、第１の信号Ｘバー´および第２の信号Ｘの双方とは逆相の受信信号を再生する信号再生部３０２ｂと、その信号再生部３０２ｂで得た逆相の受信信号の論理を反転させるインバータ３０２ｃとを備えたものである。この入力バッファ３０２が本発明にいう信号受取部に当たる。

以上の構成により、信号再生部３０２ｂで逆相の受信信号が再生され、信号再生部３０２ｂの出力Ｙからその逆相の受信信号が出力され、さらに後段のインバータ３０２ｃで逆相の受信信号の論理が反転され、伝送すべきデジタルの送信信号Ｘが入力バッファ３０２の出力ＯＵＴから出力される。

なお、この実施形態では逆相信号Ｘバーの論理を信号反転部３０２ａにより反転させて第１の信号Ｘバー´を得ているが、送信信号Ｘの論理を信号反転部３０２ａにより反転させて第１の信号として、第２の信号を逆相信号Ｘバーにすることもできる。その場合には第１の信号、第２の信号に基づいて、同相の受信信号が信号再生部３０２ｂにより再生される。

次にクロストークによりノイズが発生した場合にどのような処理を行なうかを、図４を参照して説明する。

前述と同様に信号伝送回路１００側の信号伝送線１０３で伝送されている信号をノイズ源とする。

図４はクロストークにより各信号線に発生するノイズの様子を示す図である。

図４（ａ）にはノイズ源となる信号の波形を示し、図４（ｂ）にはデジタルの送信信号Ｘ（ここでは第２の信号になる）にその図４（ａ）に示すノイズ源によりノイズが乗った波形を示す。図４（ｂ）に示すようにノイズ源となる信号がロー→ハイ、ハイ→ローとなった場合に、各々（１）、（２）の期間でハイレベルよりも高いレベル、または低いレベルのノイズが発生する。

また、図４（ｃ）には逆相信号Ｘバーに図４（ａ）に示すノイズ源によりノイズが乗った場合の信号波形を示す。図４（ｃ）に示すように、（１）、（２）の期間で各々、ローレベルよりも高いレベル、低いレベルのノイズが発生する。

さらに図４（ｄ）には信号反転部３０２ａによって生成された本発明にいう第１の信号Ｘバー´の信号波形を示す。図４（ｄ）に示すように、（１）の期間のみハイレベルよりも低いレベルのノイズが発生する。

このように信号伝送線１０３で伝送されている信号が（１）の期間でローレベルからハイレベルさらに（２）の期間でハイレベルからローレベルへと変化するとその変化がノイズ源となって、送信信号Ｘ（第２の信号）および逆相信号ＸバーそれぞれにノイズＡが乗る。このときに信号再生部３０２ｂがどのように動作するかを、表１を用いて説明する。

表１はノイズが乗った信号が信号再生部３０２ｂに入力されたときの各電界効果トランジスタＦＥＴ５〜ＦＥＴ８のオン・オフ状態を示すものである。

ここで、このノイズが乗った信号がインバータに入力されたとして、そのノイズの大きさがインバータの出力の論理を反転させる程度の大きさであったとする。

定常状態においては第１の信号Ｘバー´、第２の信号Ｘの論理がハイレベル状態であり、ＰチャンネルトランジスタＦＥＴ５，ＦＥＴ６がオフし、ＮチャンネルトランジスタＦＥＴ７，ＦＥＴ８が双方オンして、信号再生部３０２ｂの出力Ｙがローレベル状態となっている。表１はこの状態からノイズによって信号再生部３０２ｂの出力がどのような変化するかを示している。

表１から明らかなように、期間（１）のノイズによりトランジスタＦＥＴ５がオフからオン状態に、トランジスタＦＥＴ８がオンからオフ状態に変化し、期間（２）において、トランジスタＦＥＴ６がオフからオン状態に、ＦＥＴ７がオンからオフ状態に変化する。

しかし、表１に示すように同一のノイズ源によってデジタルの送信信号Ｘ、およびその送信信号とは逆相の逆相信号Ｘバーそれぞれにクロストークによるノイズが乗っても、信号再生部を構成するＰチャンネルトランジスタＦＥＴ５，ＦＥＴ６が同時にオン、あるいはＮチャンネルトランジスタＦＥＴ７、ＦＥＴ８が同時にオンすることはない。つまり、図４に示すように、信号再生部３０２ｂの各電界効果トランジスタＦＥＴ５〜ＦＥＴ８に入力されるノイズのうち入力バッファの出力を反転させる恐れがあるノイズは、期間（１）の状態においては第１の信号側のノイズＡ、期間（２）の状態においては第２の信号側のノイズＡになるが、このようなノイズＡが乗っても、ＰチャンネルトランジスタＦＥＴ５，ＦＥＴ６のいずれか、およびＮチャンネルトランジスタＦＥＴ７，ＦＥＴ８のいずれかがオフして信号再生部３０２ｂの出力が一時的にハイインピーダンスとなり、前の状態が維持される。このように信号再生部３０２ｂの出力Ｙが変化しないので、ノイズＡによる論理反転が信号再生部３０２ｂの出力Ｙにまで伝わらない。

しかしＣＡＤツールでは自動的に配線が行なわれるので、図２の配線が常に行なわれるとは限らない。

図５は別の配線例を示す図である。

図５にはノイズ源に隣接して長く並走して配線された２本の信号伝送線のうち、１本の信号伝送線３０３ｂがそのノイズ源１０３からは影響を受けない別の経路で配線された例が示されている。

また、図６は図５の各信号伝送線で伝送されている各信号の信号波形を示す図であり、図６（ａ）はノイズ源の信号波形を示す波形図、図６（ｂ）はデジタルの送信信号Ｘに図６（ａ）のノイズ源によりノイズが乗った場合の信号波形を示す波形図、図６（ｃ）は逆相信号Ｘバーの信号波形を示す波形図、図６（ｄ）は信号反転部３０２ａによって生成された本発明にいう第１の信号Ｘバー´の信号波形を示す図である。

図６（ｄ）に示すように、第１の信号Ｘバー´にはノイズ源によるノイズが乗らない。

表２は図５の配線が行なわれた場合の信号再生部３０２ｂの各電界効果トランジスタＦＥＴ５〜ＦＥＴ８のオン・オフ状態を示すものである。

表２に示すように、信号再生部の出力を反転させるノイズＡ（図６に示す期間（４）の部分のノイズＡ）が第２の信号に乗ったときには、ＰチャンネルトランジスタＦＥＴ６がオンとなり、ＮチャンネルトランジスタＦＥＴ７がオフするが、ＰチャンネルトランジスタＦＥＴ５はオフ、ＮチャンネルトランジスタＦＥＴ８はオンであるため、信号再生部３０２ｂの出力はハイインピーダンスになる。即ち、信号再生部の出力の状態は維持され、ノイズＡが信号再生部３０２ｂの出力Ｙまで伝わらない。このように図２の配線と同様の効果が得られる。

また、このように別経路で１本の信号伝送線３０３ｂを配線した場合においては、その別経路の信号伝送線３０３ｂ付近に別のノイズ源が配置されることもあるが、同じタイミングでクロストークが発生する恐れはほとんどない。

以上説明したように、２本の信号伝送線で伝送されている各信号に、ノイズ源によってクロストークが発生しても、それら２本の信号伝送線で伝送されている各信号が相互に逆相になっているので、直列接続された電界効果トランジスタがノイズによって同時にオンすることがなくなり、いずれかの電界効果トランジスタがオフして必ず信号再生部３０２ｂの出力が一時的にハイインピーダンスになるのみで、出力の状態は維持されたままである。したがって、入力バッファ３０２に入力されたノイズが信号再生部３０２ｂの出力Ｙまで伝わらない。

また、置き換えを行なうための簡単な回路情報の変更を行なうだけで、配線についてはいままでどおりの配線を行なうだけなので、ＷＳ内のＣＰＵの負荷が重くなるといったことがない。

また、信号再生部３０２ｂをプリチャージ型のＮＡＮＤで構成することもできる。

図７は第２の実施形態を示す図である。

図７には図３における入力バッファ３０２の信号再生部３０２ｂをプリチャージ型ＮＡＮＤで構成した場合の例が示されている。

図７を参照して第２の実施形態である入力バッファ３０２１の構成を簡単に説明する。

図７に示すように、信号再生部３０２１ｂは、信号再生部３０２１ｂの出力Ｙ´と電源ＶＤＤとの間にＰチャンネルトランジスタＦＥＴ９およびＦＥＴ１２が並列に接続され、その出力Ｙ´とグランドＧＮＤとの間に直列接続された、少なくとも、ゲートに上記第２の信号が入力される第１のＮチャンネルトランジスタＦＥＴ１０と、ゲートに上記第１の信号が入力される第２のＮチャンネルトランジスタＦＥＴ１１とを備え、上記第２の信号Ｘおよび上記第１の信号Ｘバー´の双方とは逆相の受信信号を再生するものである。

このＰチャンネルトランジスタＦＥＴ９のゲートＧ１にはプリチャージ信号Ｐバーが入力され、プリチャージのときにだけこのＰチャンネルトランジスタＦＥＴ９をオンさせる。またＰチャンネルトランジスタＦＥＴ１２のゲートＧ２は、後段のインバータ３０２ｃの出力に接続されており、インバータ３０２ｃの出力がローになったら、出力Ｙ´をハイレベルに保持し、インバータ３０２ｃの出力をローレベルに保持する。

この第２の実施形態の動作を簡単に説明する。

まず、ＰチャンネルトランジスタＦＥＴ９のゲートＧ１に入力されているプリチャージ信号Ｐバーがローレベルとなり、信号再生部３０２１の出力Ｙ´がハイとなる。すると、信号再生部３０２１の後段にあるインバータ３０２ｃの出力がローレベルとなり、そのインバータ３０２ｃの出力によりＰチャンネルトランジスタＦＥＴ１２がオンし、プリチャージ期間が終了しても、即ちプリチャージ信号Ｐバーがハイレベルとなっても出力Ｙ´がハイレベルに保持され、インバータ３０２ｃの出力がローレベルに保たれる。

プリチャージ期間が終了した後、ＮチャンネルトランジスタＦＥＴ１０，ＦＥＴ１１双方のゲートにハイの信号が供給されると、双方のＮチャンネルトランジスタがオンして、信号再生部３０２１の出力Ｙ´がローになり、インバータ３０２ｃの出力が反転してハイになる。インバータ３０２ｃの出力がハイになると、ＰチャンネルトランジスタＦＥＴ１２がオフして電源ＶＤＤとグランドＧＮＤ間で貫通電流が流れることはない。

ここで、クロストークが発生して第１の信号Ｘバー´あるいは第２の信号Ｘにノイズが乗り、いずれか一方の信号がローレベルとなってＮチャンネルトランジスタＦＥＴ１０，ＦＥＴ１１のいずれか一方がオフしたとしても、図３の例と同様に信号再生部３０２１の出力Ｙ´が一時的にハイインピーダンスとなるのみでその出力の状態は変化しない。

また、プリチャージ期間終了後、ＮチャンネルトランジスタＦＥＴ１０，ＦＥＴ１１双方のゲートにローの信号が供給されている場合には、プリチャージ期間と同様に出力Ｙ´はハイレベル、インバータ３０２ｃの出力はローレベルの状態となっている。ここで、信号Ｘバー、あるいは信号Ｘにノイズが乗り、いずれか一方の信号がハイレベルとなり、ＮチャンネルトランジスタＦＥＴ１０，ＦＥＴ１１のいずれか一方がオンしたとしても他方のトランジスタがオフしたままなので出力Ｙ´の状態は変化しない。

したがって、この第２の実施形態においても、第１の実施形態と同様の効果が得られる。

従来の伝送回路の構成を示す図である。 本実施形態の伝送回路を示す図である。 図２の信号伝送回路の内部構成を示す図である。 ノイズ源によって発生するクロストーク波形を示す図である。 別の配線例を示す図である。 ノイズ源によって発生するクロストーク波形を示す図である。 第２の実施形態を示す図である。

符号の説明

１００ 信号伝送回路（ノイズ源）
１０１ 出力バッファ
１０２ 入力バッファ
１０３ 信号伝送線
２００ 信号伝送回路
２０１ 出力バッファ
２０２ 入力バッファ
２０３ 信号伝送線
３００ 信号伝送回路（第１実施形態）
３０１ 出力バッファ
３０１ａ インバータ
３０１ｂ インバータ
３０２ 入力バッファ
３０２ａ 信号反転部
３０２ｂ 信号再生部
３０２ｃ インバータ
３０３ａ ３０３ｂ 信号伝送線
３０２１ 入力バッファ（第２実施形態）
３０２１ｂ 信号再生部
ＦＥＴ１〜ＦＥＴ１２ 電界効果トランジスタ

Claims (3)

1. 伝送すべきデジタルの送信信号および該送信信号とは逆相の逆相信号の双方を送出する信号送出部と、
   前記送信信号と前記逆相信号とを伝送する少なくとも２本の信号伝送線と、
   前記信号伝送線を経由して伝送されてきた前記送信信号および前記逆相信号のうちの一方の信号の論理を反転することにより第１の信号を生成する信号反転部、および、該第１の信号と、前記信号伝送線を経由して伝送されてきた前記送信信号および前記逆相信号のうちの他方の信号である第２の信号との双方に基づいて前記送信信号と同相あるいは逆相の受信信号を再生する信号再生部を有する信号受取部とを備えたことを特徴とする信号伝送回路。
2. 前記信号再生部は、その出力と電源、またはその出力とグランドとの間に直列接続された、少なくとも、ゲートに前記第１の信号が入力される第１の電界効果トランジスタと、ゲートに前記第２の信号が入力される、前記第１の電界効果トランジスタと同一導電型の第２の電界効果トランジスタとを備え、前記第１の信号および前記第２の信号の双方とは逆相の受信信号を再生するものであることを特徴とする請求項１記載の信号伝送回路。
3. 前記信号再生部は、電源とグランドとの間に直列接続された、少なくとも、ゲートに前記第１の信号が入力される第１のＰチャンネルトランジスタと、ゲートに前記第２の信号が入力される第２のＰチャンネルトランジスタと、ゲートに前記第１の信号が入力される第１のＮチャンネルトランジスタと、ゲートに前記第２の信号が入力される第２のＮチャンネルトランジスタとを備え、
   前記第１の信号および前記第２の信号の双方とは逆相の受信信号を再生するものであることを特徴とする請求項１記載の信号伝送回路。

Images