[go: up one dir, main page]

JP2005063989A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2005063989A
JP2005063989A JP2003206801A JP2003206801A JP2005063989A JP 2005063989 A JP2005063989 A JP 2005063989A JP 2003206801 A JP2003206801 A JP 2003206801A JP 2003206801 A JP2003206801 A JP 2003206801A JP 2005063989 A JP2005063989 A JP 2005063989A
Authority
JP
Japan
Prior art keywords
sheet
wiring
dielectric
laminated
release sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003206801A
Other languages
English (en)
Inventor
Tatsuya Ito
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2003206801A priority Critical patent/JP2005063989A/ja
Publication of JP2005063989A publication Critical patent/JP2005063989A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を提供する。
【解決手段】コア基板を有さず、誘電体層と導体層とが交互に積層された配線基板を製造するために、補強のための支持基板20上に形成された下地誘電体シート21の表面上に、該表面と接する表面5aに粗化領域を有し、裏面5bに粗化領域を有さない離型シート5と、該離型シート5を包むよう形成され、かつ該離型シート5の周囲領域21cにて下地誘電体シート21と密着して該離型シート5を封止する第一誘電体シート11とを有する積層シート体10を形成するとともに、積層シート体10のうち、離型シート5上の領域を配線基板となるべき配線積層部100として、その周囲部を除去し、該配線積層部100の端面103を露出させた後、配線積層部100を第一誘電体シート11と離型シート5との界面にて剥離することを特徴とする。
【選択図】図1

Description

【0001】
【発明が属する技術分野】
本発明は、コア基板を有さない配線基板の製造方法に関する。
【0002】
【従来の技術】
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
【0003】
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(例えば、スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
【0004】
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
【0005】
【特許文献1】
特開2002−26171号公報
【0006】
【発明が解決しようとする課題】
しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。
【0007】
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供することを課題とする。
【0008】
【課題を解決するための手段及び作用・発明の効果】
上記課題を解決するため、本発明の配線基板の製造方法では、
コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう配され、かつ該主表面と接する表面に粗化領域を有し、裏面に粗化領域を有さない離型シートと、該離型シートを包むよう形成され、かつ該離型シートの周囲領域にて下地誘電体シートと密着して該離型シートを封止する第一誘電体シートと、を有する積層シート体を形成するとともに、
積層シート体のうち、離型シート上の領域を配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、配線積層部を支持基板から、第一誘電体シートと離型シートとの界面にて剥離することを特徴とする。
【0009】
上記本発明によると、本発明の配線基板の製造方法は、図1を参照して簡略に説明すると、(a)支持基板20(特許文献1における金属板に該当する)上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照)を含有する積層シート体10を形成し、(b)積層シート体10のうち配線積層部100の周囲部(図中の破線部)を除去することにより、配線積層部100の端面103を露出させて、(c)配線積層部100を支持基板20(及び下地誘電体シート21)から剥離する。このように、配線積層部と支持基板との分離を剥離により行うことで、容易に配線基板を得ることが可能となっている。また、配線積層部と支持基板との分離をエッチングにより行わないため、支持基板の両主表面に積層シート体を形成することもでき、ひいては配線基板の量産が可能となる。
【0010】
以下、図1のそれぞれの工程に関して詳細な説明を行う。図1(a)では、支持基板20上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照:詳細は後述)を含有する積層シート体10が形成されている。積層シート体10では、下地誘電体シート21の主表面に包含されるように離型シート5が配され、該離型シート5を包むように第一誘電体シート11が配されている。また、離型シート5は、下地誘電体シート21の主表面と密着する表面5aに粗化領域を有し、裏面5bに粗化領域を有さない。そして、該離型シート5を包むよう形成された第一誘電体シート11は、離型シート5の裏面5bに接するとともに、離型シート5の周囲領域21cにて下地誘電体シート21と密着しており、これによって、離型シート5は第一誘電体シート11に封止された状態とされている。
【0011】
このように離型シート5が第一誘電体シート11に封止されていることにより、離型シート5の裏面5b(粗化領域を有さない)と第一誘電体シート11との密着性の弱い界面に膨れや剥れが生じることなく、積層シート体10を形成することができる。そしてその後、図1(b)において、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが除去されるので、図1(c)において、配線積層部100の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成(図1(a))と、剥離容易性が要求される配線積層部の剥離(図1(c))とを、どちらも良好に行うことが可能となる。
【0012】
なお、図2に示すように、積層シート体10のうち、離型シート5上の領域は、配線積層部100とされている。配線積層部100は、図1(c)の剥離により単独で得られ、その後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する(詳細な構造については後述する)。
【0013】
また、積層シート体10の形態は、配線積層部100(離型シート5上の領域)を有していればよく、図1(a)の形態に限定されない。例えば、図3(a)のように、離型シート5上に誘電体シート111、112が配され、それらをまとめて第一誘電体シート11が封止する形態であってもよい。また、図3(b)のように、第一誘電体シート11上に形成される他の誘電体シートが、配線積層部100となる部分のみにより構成されていてもよい。
【0014】
次に、図1(b)では、積層シート体10のうち、配線積層部100の周囲部(図中の破線部)を除去し、該配線積層部100の端面103を露出させる。つまり、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが取り除かれ、離型シート5の裏面5b(粗化領域を有さない)と第一誘電体シート11との密着性の弱い界面のみが残ることになる。これにより、図1(c)のように、配線積層部100を支持基板20から、離型シート5と第一誘電体シート11との界面にて容易に剥離することができる。なお、積層シート体10において配線積層部100の周囲部(図中の破線部)を除去する際、該周囲部とともに、支持基板20及び下地誘電体シート21の該周囲部下にあたる領域も除去するようにすれば、配線積層部100の端面103の露出が容易に行うことができる。
【0015】
また、図1(b)では配線積層部100の周囲部を除去する際に、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cを取り除き、離型シート5の端部を露出させることで配線積層部100の剥離が可能となるが、離型シート5の端部をより確実に露出させるため、図4(a)及び(b)に示すように、配線積層部100を、離型シート5のうち外縁端付近を除いた部分上の領域によって構成し、その周囲領域を除去、すなわち離型シート5の外縁端付近も除去するようにすることができる。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
図5は、本発明の配線基板の製造方法により得られる配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
【0017】
また、金属層M1、M2において配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFBから金属パッドPDへの)が形成される。なお、誘電体層B1〜B3、SRは、例えばエポキシ樹脂を主成分とする材料にて構成することができ、また配線CL、ビア導体VA及び金属パッドPDは、例えば銅を主成分とする材料にて構成することができる。また、金属パッドPDは、その表面に例えばNi−Auメッキによる表面メッキを施すことができる。
【0018】
以上のような配線基板1は、図6に示すように、第二主表面MP2の金属パッドPDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置300となる。
【0019】
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図7〜図10は製造工程を表す図である。工程1〜5に示す支持基板20上に積層シート体10を形成していく工程は、周知のビルドアップ法等により行うことができる。まず、図7の工程1に示すように、製造時における補強のための支持基板20上に下地誘電体シート21を形成する。支持基板20は、下地誘電体シート21が密着するものであれば特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体シート21も、特には限定されないが、例えば後述する第一誘電体シート11と同材料、すなわちエポキシを主成分とする材料にて構成することができる。
【0020】
次に、工程2に示すように、下地誘電体シート21の主表面上に、該主表面に包含されるよう配され、かつ該主表面と接する表面5aに粗化領域を有し、裏面5bに粗化領域を有さない離型シート5を配す。離型シート5は、例えば、PET(ポリエチレンテレフタレート)フィルムにて構成することができる。また、例えば、下地誘電体シート21をエポキシ樹脂シートにより構成する場合、保存状態のエポキシ樹脂シートは、表面を保護するための保護シート(例えば、PETフィルム)で覆われていることがあるので、該保護シートを選択的に剥離し、残余の部分を離型シート5とすることも可能である。なお、その状態の保護シート(離型シート5)は、エポキシ樹脂シートと密着させるため、密着面(表面5a)が粗化されている。
【0021】
次に、工程3に示すように、離型シート5を包むように第一誘電体シート11を形成する。そして、第一誘電体シート11は、離型シート5(粗化領域を有さない裏面5b)とともに、離型シート5の周囲領域にて下地誘電体シート21と密着して、離型シート5を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。
【0022】
次に、図8の工程4に示すように、第一誘電体シート11上に第一導体層31をパターン形成する。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体(後述)は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。
【0023】
次に、第一誘電体シート11(及び第一導体層31)上に第二誘電体シート12を形成し、該第二誘電体シート12内にビア導体42を形成するとともに、該第二誘電体シート12上に第二導体層32を形成する。そして、同様の工程を繰り返して、誘電体シート13、14、ビア導体43、導体層33を形成していき、工程5に示すような積層シート体10を形成する。なお、本実施形態では、積層シート体10は、離型シート5及び4層の誘電体シート11〜14にて構成されているが、誘電体シートの層数はこれに限られることはない。以上により、下地誘電体シート21の主表面上に、該主表面に包含されるよう配された離型シート5と、該離型シート5を包むよう形成され、かつ該離型シート5の周囲領域にて下地誘電体シート21と密着して該離型シート5を封止する第一誘電体シート11と、を有する積層シート体10が形成される。
【0024】
なお、誘電体シート11〜14は、エポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体42、43は銅を主成分として構成することができる。
【0025】
離型シート5は、表面5aが粗化領域を有し、裏面5bが粗化領域を有さないため、積層シート体10において、その上側に位置する(裏面5bと接する)第一誘電体シート11との密着性が、下側に位置する(表面5aと接する)下地誘電体シート21との密着性と比較して弱いものとなっている。具体的には、離型シート5のそれぞれの面におけるRa(JIS B0601:算術平均粗さ)は、表面5aが0.2μm以上3.0μm以下、裏面5bが0.05μm以上0.2μm以下であることが好ましい。
【0026】
離型シート5と第一誘電体シート11との間に剥れや膨れが生じる惧れなく良好に積層シート体10を形成していくには、裏面5bのRaが0.05μm以上であることが好ましいが、0.2μmを超えると、後の剥離工程(工程8参照)において配線積層部100の剥離が困難になる惧れがある。
【0027】
積層シート体10の形成、及び配線積層部100の剥離(工程8参照)の際において、離型シート5と第一誘電体シート11との間に求められる密着性を考慮した場合、表面5aのRaが0.2μm以上であることが好ましい。また、表面5aのRaの上限については、特には限定されないが、現実的に3.0μmを超えることは考えられない。
【0028】
離型シート5と第一誘電体シート11との密着は、ピール強度において0.01kgf/cm以上0.1kgf/cm以下であることが好ましい。一方、離型シート5と下地誘電体シート21との密着は、0.5kgf/cm以上2.0kgf/cm以下であることが好ましい。また、離型シート5を封止するための、その周囲領域における第一誘電体シート11と下地誘電体シート21との密着は、ピール強度において1kgf/cm以上5kgf/cm以下であることが好ましい。
【0029】
本実施形態では、積層シート体10の上側の露出した主表面が、図5に示す配線基板1の第二主表面MP2となるように形成されている。したがって、積層シート体10の上側主表面をなす誘電体シート14は、図5の配線基板1のソルダーレジスト層SRに該当し、またその開口14a内に露出する導体層33は、図5の配線基板1の金属パッドPDに該当する。なお、これとは反対に上側主表面を、図5に示す配線基板1の第一主表面MP1とすることもできる。その場合は、上側主表面をなす誘電体シート14に、図5に示すハンダバンプFBを形成する。
【0030】
次に、積層シート体10は、離型シート5上の領域が、配線基板1(図5参照)となるべき配線積層部100となるよう形成されている。そこで、工程6に示すように、配線積層部100の周囲領域を除去し、端面103を露出させる(図9の工程7)。その際、配線積層部100と周囲部との境界において、その下の下地誘電体シート21及び支持基板20ごと、例えばブレード刃等により切断する。このようにして、配線積層部100の周囲領域とともに、支持基板20及び下地誘電体シート21のうちの該周囲部下にあたる領域も除去するようにすると、端面103の露出が容易である。
【0031】
次に、工程8に示すように、配線積層部100を支持基板20から、第一誘電体シート11と離型シート5との界面にて剥離する。そして、配線積層部100を支持基板20から剥離した後に、該配線積層部100の主表面を構成する第一誘電体シート11を穿孔し(図10の工程9)、該主表面に内部の導体層31と接続された金属端子8(図5の配線基板1ではハンダバンプFB)を形成する(工程10)ことで配線基板1が完成する。なお、工程9において、第一誘電体シート11を穿孔することによる開口11aの形成は、例えば、UVレーザーやYAGレーザー等の周知のレーザーを用いて行うことができる。
【0032】
また、工程10において、金属端子8を形成する際、開口11aの深さ(第一誘電体シート11の厚み)によっては、導体層31と直接接続することが困難な場合があるので、その間に例えばハンダよりなる導体充填材41を介在させることが可能である。
【0033】
なお、以上の製造工程では、図11に示すように、積層シート体10に含まれる配線積層部100は、一つの配線基板に対応する個体100´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法の工程を簡略的に示す図
【図2】積層シート体10に含まれる配線積層シート体100を示す図
【図3】積層シート体10の変形例を表す図
【図4】積層シート体10における配線積層部100とする領域の変形例
【図5】本発明の一実施形態である配線基板の断面構造の概略を表す図
【図6】図5の配線基板1を用いた半導体装置
【図7】本発明の一実施形態である配線基板の製造方法の工程を表す図
【図8】図7に続く図
【図9】図8に続く図
【図10】図9に続く図
【図11】多数個取りワーク基板とされた配線積層部100を上部より見た図
【符号の説明】
1 配線基板
5 離型シート
10 積層シート体
11 第一誘電体シート
20 支持基板
21 下地誘電体シート
100 配線積層シート体

Claims (4)

  1. コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を製造するために、
    製造時における補強のための支持基板上に形成された下地誘電体シートの主表面上に、該主表面に包含されるよう配され、かつ該主表面と接する表面に粗化領域を有し、裏面に粗化領域を有さない離型シートと、該離型シートを包むよう形成され、かつ該離型シートの周囲領域にて前記下地誘電体シートと密着して該離型シートを封止する第一誘電体シートと、を有する積層シート体を形成するとともに、
    前記積層シート体のうち、前記離型シート上の領域を前記配線基板となるべき配線積層部として、その周囲部を除去し、該配線積層部の端面を露出させた後、
    前記配線積層部を前記支持基板から、前記第一誘電体シートと前記離型シートとの界面にて剥離することを特徴とする配線基板の製造方法。
  2. 前記積層シート体において前記配線積層部の周囲部を除去する際、該周囲部とともに、前記支持基板及び前記下地誘電体シートの該周囲部下にあたる領域も除去することを特徴とする請求項1に記載の配線基板の製造方法。
  3. 前記配線積層部を前記支持基板から剥離した後に、該配線積層部の主表面を構成する前記第一誘電体シートを穿孔し、該主表面に内部の導体層と接続された金属端子を形成することを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記離型シート及び前記第一誘電体シートは、半硬化状態の前記下地誘電体シート上に配されることを特徴とする請求項1ないし3のいずれか1項に記載の配線基板の製造方法。
JP2003206801A 2003-08-08 2003-08-08 配線基板の製造方法 Pending JP2005063989A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003206801A JP2005063989A (ja) 2003-08-08 2003-08-08 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003206801A JP2005063989A (ja) 2003-08-08 2003-08-08 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005063989A true JP2005063989A (ja) 2005-03-10

Family

ID=34363534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003206801A Pending JP2005063989A (ja) 2003-08-08 2003-08-08 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005063989A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7425704B2 (ja) 2020-09-25 2024-01-31 アオイ電子株式会社 半導体装置の製造方法および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7425704B2 (ja) 2020-09-25 2024-01-31 アオイ電子株式会社 半導体装置の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
US8093503B2 (en) Multilayer wiring board
US8445790B2 (en) Coreless substrate having filled via pad and method of manufacturing the same
CN100561696C (zh) 嵌埋半导体芯片的结构及其制法
US8153909B2 (en) Multilayer wiring board and method of manufacturing the same
JP2012191204A (ja) プリント配線板の製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP4170266B2 (ja) 配線基板の製造方法
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP4203535B2 (ja) 配線基板の製造方法、及び配線基板
JP3935456B2 (ja) 配線基板の製造方法
JP4549695B2 (ja) 配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法
JP2005063987A (ja) 配線基板の製造方法、及び配線基板
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
CN102686024B (zh) 多层配线基板
JP2017188501A (ja) 多層配線基板の製造方法及び剥離用積層基板
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP4445778B2 (ja) 配線基板の製造方法
JP2005063989A (ja) 配線基板の製造方法
JP2001185854A (ja) 多層プリント配線板およびその製造方法
JP4549691B2 (ja) 配線基板の製造方法