JP2005057090A

JP2005057090A - Printed wiring board

Info

Publication number: JP2005057090A
Application number: JP2003287106A
Authority: JP
Inventors: Hiroyuki Goto; 広之後藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2003-08-05
Filing date: 2003-08-05
Publication date: 2005-03-03

Abstract

【課題】ＰＫＧとプリント配線基板の熱膨張係数差によらない、高い信頼性を有する電気的接続が得られるプリント配線基板を得る。
【解決手段】基板２は、ランド３の先端部に二本の基板溝６、６を有して構成される。さらに、これらの二本の溝６，６間であり、ランド３の上部にボール５が配置され、本ボール５の更に上側にＰＫＧ４が配置される。この溝６、６は、ＰＫＧ４中心とランドを結ぶ直線上をまたぎ、かつ、その溝６、６はその直線と並行では無い状態とされる。また、ＰＫＧ（端子）４と接続されるランド３の直下には、その溝６が存在していない。本構造により、ＰＫＧ（半導体パッケージ、又は、半導体チップ）とプリント配線基板の熱膨張係数差による影響を極力小さくして、高い信頼性を有する電気的接続が得られる。
【選択図】図２PROBLEM TO BE SOLVED: To obtain a printed wiring board capable of obtaining highly reliable electrical connection irrespective of a difference in thermal expansion coefficient between PKG and printed wiring board.
A substrate 2 has two substrate grooves 6 and 6 at a tip portion of a land 3. Further, between these two grooves 6 and 6, the ball 5 is disposed on the top of the land 3, and the PKG 4 is disposed on the upper side of the main ball 5. The grooves 6 and 6 straddle a straight line connecting the center of the PKG 4 and the land, and the grooves 6 and 6 are not parallel to the straight line. Further, the groove 6 does not exist immediately below the land 3 connected to the PKG (terminal) 4. With this structure, an electrical connection having high reliability can be obtained by minimizing the influence of the difference in thermal expansion coefficient between the PKG (semiconductor package or semiconductor chip) and the printed wiring board.
[Selection] Figure 2

Description

本発明は、プリント配線基板に関し、とくに、半導体を用いる実装技術に係わるプリント配線基板に関するものである。 The present invention relates to a printed wiring board, and more particularly to a printed wiring board related to a mounting technique using a semiconductor.

従来のプリント配線基板は、応力緩和層を設けた構造としている（特許文献１、２参照）。 A conventional printed wiring board has a structure provided with a stress relaxation layer (see Patent Documents 1 and 2).

さらに、ＰＫＧとプリント配線基板接続間に応力緩和層を設ける構造が発表されている。例えば、ＰＫＧ端子とランド間に応力緩和機能を設ける技術が提案されている（特許文献３、４、５参照）。なお、これらはいずれも、ＰＫＧ端子とランドの間に応力緩和層を設ける構造となっている。 Furthermore, a structure in which a stress relaxation layer is provided between the PKG and the printed wiring board connection has been announced. For example, a technique for providing a stress relaxation function between a PKG terminal and a land has been proposed (see Patent Documents 3, 4, and 5). All of these have a structure in which a stress relaxation layer is provided between the PKG terminal and the land.

その他に、ＰＫＧ端子側に応力緩和機能を持たせた技術が提案されている（特許文献６参照）。本従来例では、ＰＫＧ端子側を加工することで、応力緩和機能を持たせている。また、ランド側に応力緩和機能を持たせる技術が提案されている（特許文献２参照）。これらは、ランドを加工することで、応力緩和機能を持たせている。
特開２００１−２９８２７２号公報特開平０８−２３６８９８号公報特開２００１−０５３１０６号公報特開２００２−１５１５５０号公報特開２００２−１６４３６９号公報特開平０５−０２９３８９号公報 In addition, a technique has been proposed in which a stress relaxation function is provided on the PKG terminal side (see Patent Document 6). In this conventional example, a stress relaxation function is provided by processing the PKG terminal side. Further, a technique for providing a stress relaxation function on the land side has been proposed (see Patent Document 2). These have a stress relaxation function by processing the land.
JP 2001-298272 A Japanese Patent Laid-Open No. 08-236898 JP 2001-053106 A JP 2002-151550 A JP 2002-164369 A Japanese Patent Laid-Open No. 05-029389

しかしながら、従来、半導体パッケージ又は半導体チップ（ＰＫＧ）は、さらに小型化、薄型化が進み、自己発熱や使用環境も多彩化し、これらへ応力緩和機能が十分に対応が取れなくなっている問題点を伴う。 However, the conventional semiconductor package or semiconductor chip (PKG) has been further reduced in size and thickness, has diversified self-heating and use environment, and has a problem that the stress relaxation function cannot be sufficiently accommodated. .

本発明は、ＰＫＧとプリント配線基板の熱膨張係数差によらない、高い信頼性を有する電気的接続が得られるプリント配線基板を提供することを目的とする。 An object of the present invention is to provide a printed wiring board capable of obtaining an electrical connection having high reliability irrespective of a difference in thermal expansion coefficient between the PKG and the printed wiring board.

かかる目的を達成するため、本発明のプリント配線基板は、表層部に溝を有したことを特徴としている。 In order to achieve this object, the printed wiring board of the present invention is characterized by having a groove in the surface layer portion.

また、上記の表層部の溝が、半導体パッケージ又は半導体チップの、基板側接続用端子周囲の少なくとも２方向以上に存在し、半導体パッケージ又は半導体チップ（ＰＫＧ）の中心とランドとを結ぶ線上をまたぐ構造を有するとよい。 Further, the groove in the surface layer portion exists in at least two directions around the substrate side connection terminal of the semiconductor package or semiconductor chip, and straddles the line connecting the center and the land of the semiconductor package or semiconductor chip (PKG). It is good to have a structure.

さらに、上記の表層部の溝は、半導体パッケージ又は半導体チップ（ＰＫＧ）の中心とランドとを結ぶ線とを不整列とし（並行ではない）、半導体パッケージ又は半導体チップ（ＰＫＧ）の端子接続直下を外し、また、半導体パッケージ又は半導体チップ（ＰＫＧ）の中心とランドを結ぶ直線上をまたぎ構成するとよい。 Furthermore, the groove in the surface layer portion described above makes the line connecting the center and land of the semiconductor package or semiconductor chip (PKG) misaligned (not parallel), and directly below the terminal connection of the semiconductor package or semiconductor chip (PKG). In addition, it may be configured to straddle a straight line connecting the center and land of the semiconductor package or semiconductor chip (PKG).

以上の説明より明らかなように、本発明のプリント配線基板は、表層部に溝を有したことを特徴としている。このため、ＰＫＧ（半導体パッケージ、又は、半導体チップ）とプリント配線基板の熱膨張係数差による影響を極力小さくして、高い信頼性を有する電気的接続が得られる。 As is clear from the above description, the printed wiring board of the present invention is characterized by having a groove in the surface layer portion. For this reason, the influence by the thermal expansion coefficient difference of PKG (semiconductor package or semiconductor chip) and a printed wiring board is minimized, and electrical connection with high reliability is obtained.

次に、添付図面を参照して本発明によるプリント配線基板の実施の形態を詳細に説明する。図１および図２を参照すると、本発明のプリント配線基板の一実施形態が示されている。以下の説明において、プリント配線基板用の半導体パッケージ、又は、半導体チップを、以下、単にＰＫＧとも言う。また、プリント配線基板の基板側接続端子を、以下、単にランドとも言う。 Next, embodiments of a printed wiring board according to the present invention will be described in detail with reference to the accompanying drawings. 1 and 2, an embodiment of a printed wiring board according to the present invention is shown. In the following description, a semiconductor package for a printed wiring board or a semiconductor chip is also simply referred to as PKG. In addition, the board side connection terminal of the printed wiring board is hereinafter simply referred to as a land.

図１と図２に実施例を示す。図１は、プリント配線基板を表面側から見た図である。また、図２は、ＰＫＧを接続した状態の断面図である。これらの図が示す本実施形態のプリント配線基板によれば、ＰＫＧ（半導体パッケージ、又は、半導体チップ）とプリント配線基板の熱膨張係数差による影響を極力小さくして、高い信頼性を有する電気的接続が得られる。本構成の内容を以下に詳述する。 1 and 2 show an embodiment. FIG. 1 is a view of a printed wiring board as viewed from the front side. FIG. 2 is a cross-sectional view of the PKG connected. According to the printed wiring board of the present embodiment shown in these drawings, the influence of the thermal expansion coefficient difference between the PKG (semiconductor package or semiconductor chip) and the printed wiring board is reduced as much as possible, and highly reliable electrical A connection is obtained. The contents of this configuration will be described in detail below.

図１および図２において、本実施形態の基板２は、ランド３の先端部に二本の（基板）溝６、６を有して構成される。さらに、これらの二本の溝６，６間であり、ランド３の上部にボール５が配置され、本ボール５の更に上側にＰＫＧ４が配置される。 1 and 2, the substrate 2 of the present embodiment is configured to have two (substrate) grooves 6 and 6 at the tip of a land 3. Further, between these two grooves 6 and 6, the ball 5 is disposed on the top of the land 3, and the PKG 4 is disposed on the upper side of the main ball 5.

上記構成での特徴点は、ランド（プリント配線基板の基板側接続端子）周辺のプリント配線基板表層部に、（基板）溝６を設けている。この溝６、６は、ＰＫＧ４中心とランドを結ぶ直線上をまたぎ、かつ、その溝６、６はその直線と並行では無い状態とされる。また、ＰＫＧ（端子）４と接続されるランド３の直下には、その溝６が存在していない。 A feature of the above configuration is that a (substrate) groove 6 is provided in a printed wiring board surface layer portion around a land (substrate-side connection terminal of the printed wiring board). The grooves 6 and 6 straddle a straight line connecting the center of the PKG 4 and the land, and the grooves 6 and 6 are not parallel to the straight line. Further, the groove 6 does not exist immediately below the land 3 connected to the PKG (terminal) 4.

このようなプリント配線基板製作方法の一例を説明する。ビルドアッププリント配線基板（積層基板）であり、表層部にドリル等で機械的に溝６を設ける。その後、プリント配線基板へ貼り付け、配線材貼り付け、パターニングすると、表層のみに溝６の入ったプリント配線基板２が製作できる。 An example of such a printed wiring board manufacturing method will be described. It is a build-up printed wiring board (laminated substrate), and grooves 6 are mechanically provided in the surface layer portion with a drill or the like. After that, by pasting on the printed circuit board, pasting the wiring material, and patterning, the printed circuit board 2 having the groove 6 only on the surface layer can be manufactured.

（実施例の効果）
一般にＰＫＧの熱膨張係数を、プリント配線基板の熱膨張係数と比較すると、同一でない場合が多い。ほとんどの場合、プリント配線基板の熱膨張係数のほうが大きい。これらの条件に基づき、以下では、プリント配線基板の熱膨張係数が大きい場合を想定して、説明する。 (Effect of Example)
In general, when the thermal expansion coefficient of PKG is compared with the thermal expansion coefficient of the printed wiring board, it is often not the same. In most cases, the thermal expansion coefficient of the printed wiring board is larger. Based on these conditions, description will be made below assuming that the printed wiring board has a large thermal expansion coefficient.

プリント配線基板２にＰＫＧ４を搭載し、リフロー等で実装する時は、２百数十℃に温度を上げる。その後、常温に戻ると、プリント配線基板２、ＰＫＧ４が共に収縮する。これらの熱膨張係数に差があるので、接続部にストレスがかかり、実装信頼性を低下させることになる。 When the PKG 4 is mounted on the printed wiring board 2 and mounted by reflow or the like, the temperature is raised to two hundred and several tens of degrees Celsius. Then, when it returns to normal temperature, both the printed wiring board 2 and PKG4 will shrink | contract. Since there is a difference between these thermal expansion coefficients, stress is applied to the connecting portion, and the mounting reliability is lowered.

本実施例では、プリント配線基板２の表層部に溝６を入れることで、プリント配線基板２にストレス吸収の役目を果たす緩衝構造の部分が形成される。この緩衝構造部分が熱膨張係数差によるストレスを吸収し、接続部分の信頼性低下を防止することが可能となる。 In the present embodiment, by providing the groove 6 in the surface layer portion of the printed wiring board 2, a buffer structure portion that plays a role of absorbing stress is formed in the printed wiring board 2. This buffer structure portion absorbs stress due to the difference in thermal expansion coefficient, and it is possible to prevent a decrease in reliability of the connection portion.

このストレスは、ＰＫＧ４の中心から放射状に存在するので、緩衝構造部分は、その方向に対して柔軟に変形できるようなものが望ましい。これを言いかえると、溝６、６は、それに対して並行ではない形態が効果的である。 Since this stress exists radially from the center of the PKG 4, it is desirable that the buffer structure portion can be flexibly deformed in the direction. In other words, it is effective that the grooves 6 and 6 are not parallel to each other.

本発明のプリント配線基板の実施形態を示した、基板を表面側から見た基板構成図である。It is the board | substrate block diagram which looked at the board | substrate from the surface side which showed embodiment of the printed wiring board of this invention. ＰＫＧ（半導体パッケージ、又は、半導体チップ）を接続した状態の断面側面図である。It is a sectional side view in the state where PKG (semiconductor package or semiconductor chip) was connected.

Explanation of symbols

２（プリント配線）基板
３ランド（プリント配線基板の基板側接続端子）
４ＰＫＧ（半導体パッケージ、又は、半導体チップ）
５ボール
６（基板）溝 2 (Printed wiring) board 3 Land (PCB side connection terminal of printed wiring board)
4 PKG (semiconductor package or semiconductor chip)
5 Ball 6 (Substrate) groove

Claims

A printed wiring board having a groove in a surface layer portion.

2. The printed wiring board according to claim 1, wherein the groove in the surface layer portion exists in at least two directions around the board-side connection terminal of the semiconductor package or the semiconductor chip.

The printed wiring board according to claim 2, wherein the groove of the surface layer portion has a structure straddling a line connecting a center and a land of the semiconductor package or semiconductor chip (PKG).

The printed wiring board according to claim 2, wherein the groove in the surface layer portion makes a line connecting a center and a land of the semiconductor package or semiconductor chip (PKG) misaligned (not parallel).

The printed wiring board according to claim 2, wherein the groove of the surface layer portion is configured by removing a portion directly below the terminal connection of the semiconductor package or semiconductor chip (PKG).

The printed wiring board according to claim 2, wherein the groove of the surface layer portion is configured to straddle a straight line connecting the center of the semiconductor package or the semiconductor chip (PKG) and the land.