JP2005050954A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】本発明は、Ｃｕ拡散防止のためのメチル基含有窒化珪素膜上に形成される、メチル基を含む低誘電率層の機械的強度や界面密着性を向上できるようにすることを最も主要な特徴としている。
【解決手段】たとえば、第一のＣｕ配線１４ａが形成された下層絶縁膜１２上には、第一のメチル基含有窒化珪素膜１５ａが設けられている。このメチル基含有窒化珪素膜１５ａ上には、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比が２２％以下とされた、１０ｎｍ厚程度のバッファ層１６が形成されている。そして、このバッファ層１６を介して、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比が２５％以上とされ、比誘電率が３．１以下とされた低誘電率層１７が設けられてなる構成となっている。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関するもので、特に、プラズマ化学気相成長（ｐｌａｓｍａ ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法による半導体処理基板上への低誘電率酸化珪素膜の形成に関するものである。
【０００２】
【従来の技術】
従来、半導体装置においては、素子配線を電気的に隔離するための絶縁膜として、シリコン酸化（ＳｉＯ_２ ）膜が多く用いられている。このＳｉＯ_２ 膜は、主に、ＳｉＨ_４ やテトラエトキシシラン（ＴＥＯＳ）などのガスを原料とし、減圧または常圧のＣＶＤ法によって形成されている。特に、４００℃程度の低温で形成できることから、最近では、ＴＥＯＳガスとＯ_２ ガスとを用いたプラズマＣＶＤ法によるＳｉＯ_２ 膜が多用されている。通常、ＣＶＤ法では、反応ソースとして高純度のガスを用いることが多い。そのため、他の薄膜形成法に比べ、高品質膜を得ることができる。
【０００３】
近年、この種の半導体装置では、信号伝達の遅延が懸念されるようになってきた。これは、素子の微細化にともなって配線の間隔が狭くなることにより、配線−配線間の容量が増大するためである。この信号伝達の遅延の問題は、半導体装置の性能の向上を妨げる要因の一つになる。この問題を解決するためには、配線間の絶縁膜の誘電率をできるだけ低下させることが必要である。
【０００４】
一方、配線材料についても、従来のアルミニウム（Ａｌ）の１／２程度の比抵抗を有する銅（Ｃｕ）の検討が盛んに行われている。しかしながら、Ａｌ配線技術として長年採用されてきた配線のＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）加工プロセスが、Ｃｕ配線の形成には適用できない。それは、蒸気圧が十分に高いＣｕ化合物が存在しないためである。そのため、Ｃｕ配線の形成には専らダマシン法が用いられている。
【０００５】
また、誘電率を低下させるための絶縁膜として、近年では、メチル基含有酸化珪素膜（Ｍｅｔｙｌｓｉｌｓｅｓｑｕｉｏｘａｎｅ；以降、ＭＳＱ膜）の開発が進められている（たとえば、特許文献１参照）。このＭＳＱ膜の形成には、平行平板型プラズマＣＶＤ法や塗布（ＳＯＤ；Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）法が採用されている。ＭＳＱ膜は、膜中にＳｉ−ＣＨ_３ 結合が多く存在することにより、分子構造内に間隙を生じる。そのために多孔質となり、誘電率が低下する、と説明されている。プラズマＣＶＤ法によりＭＳＱ膜を形成するためのＳｉ原料としては、たとえば、ＳｉＨ（ＣＨ_３ ）_３ やＳｉ（ＣＨ_３ ）_４ が報告されている。
【０００６】
【特許文献１】
特開２００２−９３８０５
【０００７】
【発明が解決しようとする課題】
しかし、ＭＳＱ膜には、多孔質構造を起因とした機械的強度の劣化や他種膜との界面密着性の劣化という問題がある。つまり、従来からの報告のように、ウェーハプロセス過程で印加される熱応力や、ボンディング工程・ダイシング工程に代表されるパッケージング過程で受ける機械的応力、もしくは、実使用時に想定される温度範囲における熱サイクル応力を与えた場合に、ＭＳＱ膜はクラックや膜剥がれを引き起こしやすい。このように、ＭＳＱ膜の採用は、半導体装置の性能を向上し得るものの、信頼性の低下を招く可能性があった。
【０００８】
そこで、この発明は、性能を向上し得るとともに、信頼性が低下されるのを改善することが可能な半導体装置およびその製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
本願発明の一態様によれば、半導体基板の上方に設けられた金属配線と、前記金属配線上に形成された金属拡散防止膜と、前記金属拡散防止膜上に形成された、少なくとも珪素−メチル基結合および珪素−酸素結合を含むバッファ層と、前記バッファ層上に形成された、少なくとも珪素−メチル基結合および珪素−酸素結合を含む低誘電率層とを具備し、前記バッファ層の珪素−メチル基結合量が、前記低誘電率層の珪素−メチル基結合量よりも少ないことを特徴とする半導体装置が提供される。
【００１０】
また、本願発明の一態様によれば、半導体基板の上方に設けられた金属配線上に金属拡散防止膜を形成する工程と、前記金属拡散防止膜上に、少なくとも珪素−メチル基結合および珪素−酸素結合を含むバッファ層、および、前記バッファ層上に、少なくとも珪素−メチル基結合および珪素−酸素結合を含む低誘電率層を形成する工程とを備え、前記バッファ層を、その珪素−メチル基結合量が、前記低誘電率層の珪素−メチル基結合量よりも少なくなるように成膜することを特徴とする半導体装置の製造方法が提供される。
【００１１】
上記した構成によれば、低誘電率層の機械的強度や界面密着性が劣化するのを抑制できるようになる。これにより、クラックや膜剥がれを引き起こしたりすることなく、配線−配線間の容量を減少させることが可能となるものである。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００１３】
図１は、本発明の一実施形態にしたがった半導体装置の構成例を示すものである。なお、ここでは二層の多層配線構造を有する半導体装置を例に説明する。すなわち、図１に示すように、素子の形成されたシリコン（以下、Ｓｉと略記する）基板１１上には、下層絶縁膜１２が設けられている。下層絶縁膜１２の表面部には、選択的に、第一のバリアメタル膜１３ａを介して、下層（第一層目）の金属配線としての第一の銅（以下、Ｃｕと略記する）配線１４ａが埋め込まれている。
【００１４】
また、第一のＣｕ配線１４ａが形成された、上記下層絶縁膜１２上には、たとえば、金属拡散防止膜としての第一のメチル基含有窒化珪素膜（ＳｉＣＮ膜）１５ａが設けられている。この第一のメチル基含有窒化珪素膜１５ａ上には、少なくとも珪素−メチル基結合および珪素−酸素結合を含むバッファ層（第一のメチル基含有酸化珪素膜：ＭＳＱ膜）１６が形成されている。このバッファ層１６は、その膜厚が１０ｎｍ程度（望ましくは、３０ｎｍ以下）とされている。
【００１５】
さらに、上記バッファ層１６上には、少なくとも珪素−メチル基結合および珪素−酸素結合を含む低誘電率層（第二のメチル基含有酸化珪素膜）１７が設けられている。この低誘電率層１７は、その比誘電率εが３．１以下とされている（好ましくは、ε≦３）。
【００１６】
ここで、上記バッファ層１６は、その珪素−メチル基（Ｓｉ−ＣＨ_３ ）結合量が、上記低誘電率層１７の珪素−メチル基結合量よりも少なくされている。たとえば、上記バッファ層１６の珪素−酸素結合に対する珪素−メチル基結合量（以下、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比）は２２％以下とされ、上記低誘電率層１７のＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比は２５％以上とされている。
【００１７】
本実施形態の場合、上記低誘電率層１７の表面部には、第二のバリアメタル膜１３ｂを介して、上層（第二層目）の金属配線としての第二のＣｕ配線１４ｂ_−１，１４ｂ_−２が埋め込まれている。上記第二のＣｕ配線１４ｂ_−１，１４ｂ_−２のうち、たとえば、一方の第二のＣｕ配線１４ｂ_−１は、上記低誘電率層１７、上記バッファ層１６および上記第一のメチル基含有窒化珪素膜１５ａを貫通し、上記第一のＣｕ配線１４ａと電気的に接続されている。また、上記第二のＣｕ配線１４ｂ_−１，１４ｂ_−２が形成された、上記低誘電率層１７上には、金属拡散防止膜としての第二のメチル基含有窒化珪素膜（ＳｉＣＮ膜）１５ｂが設けられている。
【００１８】
こうして、少なくとも二層の多層配線構造を有する半導体装置が構成されている。
【００１９】
上記したように、バッファ層１６の珪素−メチル基結合量を、低誘電率層１７の珪素−メチル基結合量よりも少なくすることにより、第一のメチル基含有窒化珪素膜１５ａとバッファ層１６との界面、かつ、バッファ層１６と低誘電率層１７との界面の機械的強度や界面密着性が劣化するのを抑制できるようになる。すなわち、低誘電率層１７の密着性改善のために、第一のメチル基含有窒化珪素膜１５ａと低誘電率層１７との間に、珪素−メチル基結合密度が低誘電率層１７よりも少ないバッファ層１６を設けるようにしている。これにより、第一のメチル基含有窒化珪素膜１５ａ上に、メチル基を含む有機珪素化合物を原料に用いた低誘電率層１７を設けてなる半導体装置においては、クラックや膜剥がれを引き起こしたりすることなく、配線−配線間の容量を減少させることが可能となる。したがって、半導体装置の性能を向上し得るとともに、信頼性が低下するのを改善できるものである。
【００２０】
図２は、上記した半導体装置の製造に用いられるプラズマＣＶＤ装置の構成例を示すものである。ここでは、１３．５６ＭＨｚの高周波電源を用いる、平行平板型プラズマＣＶＤ装置を例に説明する。この平行平板型プラズマＣＶＤ装置は、反応容器１０１を備えている。反応容器１０１は、メタルチャンバー部１０１ａおよび原料ガス導入部１０１ｂを有して構成されている。上記メタルチャンバー部１０１ａ内には、図示していないマスフローコントローラ（ＭＦＣ）によって流量の制御された原料ガス（たとえば、ＳｉＨ（ＣＨ_３ ）_３ ，Ｏ_２ ，Ｈｅ）が供給される。原料ガスは、上記原料ガス導入部１０１ｂより上記メタルチャンバー部１０１ａ内に導入され、その際に、ガス分散板１０３によって均一に分散される。
【００２１】
上記ガス分散板１０３は、上部電極であるＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電極を兼ねており、ＲＦ電源１０５を介して接地されている。容量結合モードにおいて、上記ＲＦ電源１０５からの電力を上記ＲＦ電極に印加することにより、上記メタルチャンバー部１０１ａ内の空間に容量結合型プラズマが発生する。
【００２２】
サセプタである基板接地電極１０７は、上記Ｓｉ基板をＳｉウェーハ（半導体処理基板）１の状態で保持することが可能となっている。また、この基板接地電極１０７は、リフト機構１０７ａにより上下動自在に支持されており、上記ガス分散板１０３と上記Ｓｉウェーハ１との間の距離を制御できるように構成されている。さらに、上記基板接地電極１０７はヒータ１０９を備え、上記Ｓｉウェーハ１の温度を制御（たとえば、４５０℃程度まで加熱）することが可能となっている。
【００２３】
上記メタルチャンバー部１０１ａには、ドライポンプ１１１が接続されている。このドライポンプ１１１は、上記メタルチャンバー部１０１ａ内を真空にする。また、メタルチャンバー部１０１ａ内の圧力は、スロットルバルブ１１３により制御することが可能となっている。
【００２４】
次に、このような平行平板型プラズマＣＶＤ装置を用いて、図１に示した構成の半導体装置を製造する場合の方法について説明する。まず、素子が形成されたＳｉ基板（図示していない）上の下層絶縁膜１２の表面部に、第一のバリアメタル膜１３ａを介して、第一のＣｕ配線１４ａが形成され、さらに、全面に第一のメチル基含有窒化珪素膜１５ａが形成されたＳｉウェーハ１が用意される。
【００２５】
上記Ｓｉウェーハ１は、図２に示した平行平板型プラズマＣＶＤ装置のメタルチャンバー部１０１ａ内に挿入され、基板接地電極１０７上に保持される。その際、リフト機構１０７ａによって、上記Ｓｉウェーハ１とガス分散板１０３との間の距離が制御される。また、ヒータ１０９によって、上記Ｓｉウェーハ１の温度が制御される。この後、原料ガス導入部１０１ｂより原料ガスが導入される。この原料ガスは、ガス分散板１０３を介して、メタルチャンバー部１０１ａ内に供給される。この例の場合、上記原料ガスとしては、たとえば、ＳｉＨ（ＣＨ_３ ）_３ が５００ｓｃｃｍ、Ｏ_２ が２５０ｓｃｃｍ、Ｈｅが１００ｓｃｃｍの条件で導入される。
【００２６】
一方、ドライポンプ１１１によって上記メタルチャンバー部１０１ａ内が真空状態にされるとともに、上記メタルチャンバー部１０１ａ内の圧力がスロットルバルブ１１３によって２ｔｏｒｒ程度（好ましくは、３ｔｏｒｒ以下）に制御される。そして、圧力とガス流量とが安定したところで、ＲＦ電源１０５より１０００Ｗ程度の電力がガス分散板１０３に印加される。これにより、成膜時のＲＦ電力密度が２Ｗ／ｃｍ^２ 以上に制御されて、所定の期間、成膜が行われる。その結果、たとえば図３に示すように、上記第一のメチル基含有窒化珪素膜１５ａ上に、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比が２２％以下となる、１０ｎｍ程度の膜厚のバッファ層１６が形成される。
【００２７】
上記バッファ層１６を形成した後、今度は、上記メタルチャンバー部１０１ａ内に、たとえば、ＳｉＨ（ＣＨ_３ ）_３ が５００ｓｃｃｍ、Ｏ_２ が２５０ｓｃｃｍ、Ｈｅが１００ｓｃｃｍの条件で原料ガスが導入される。また、上記メタルチャンバー部１０１ａ内の圧力がスロットルバルブ１１３によって５ｔｏｒｒ程度に制御される。そして、圧力とガス流量とが安定したところで、ＲＦ電源１０５より７５０Ｗ程度の電力がガス分散板１０３に印加される。これにより、成膜時のＲＦ電力密度が１．５Ｗ／ｃｍ^２ 以上に制御されて、所定の期間、成膜が行われる。その結果、たとえば図４に示すように、上記バッファ層１６上に、上記ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比が２５％以上となる、４００ｎｍ〜６００ｎｍ程度の膜厚の低誘電率層１７が形成される。
【００２８】
なお、上記バッファ層１６および上記低誘電率層１７の形成は、ＲＦ電源１０５をオフすることなく、同一工程により連続させて成膜させる場合の他、たとえば上記バッファ層１６を形成する第一の工程と、上記低誘電率層１７を形成する第二の工程とに分けて成膜することも可能である。また、上記低誘電率層１７上に、プラズマＣＶＤ法によって保護膜としての酸化珪素膜を２００ｎｍ程度の膜厚により堆積するようにしても良い。
【００２９】
上記低誘電率層１７を形成した後には、第二のＣｕ配線１４ｂ_−１，１４ｂ_−２の形成が行われる。本実施形態の場合、まず、第一のＣｕ配線１４ａとの電気的コンタクトを得るための接続プラグを形成する。すなわち、上記低誘電率層１７上に、リソグラフィー工程により所望のパターンを転写したレジストを形成する。そのレジストをマスクに、反応性イオンエッチングなどにより上記低誘電率層１７、上記バッファ層１６を選択的に除去し、上記第一のＣｕ配線１４ａにつながる接続プラグ埋め込み用の貫通孔２１の一部を形成する。続いて、上記低誘電率層１７上に、同様にして、リソグラフィー工程により所望のパターンを転写したレジストを形成し直す。そして、そのレジストをマスクに、反応性イオンエッチングなどにより上記低誘電率層１７をエッチングして、上記第二のＣｕ配線１４ｂ_−１，１４ｂ_−２のための配線溝２３をそれぞれ形成する。続いて、反応性イオンエッチングなどにより、上記第一のメチル基含有窒化珪素膜１５ａを選択的に除去し、上記第一のＣｕ配線１４ａにつながる接続プラグ埋め込み用の貫通孔２１を形成する。その際、少なくとも１つの配線溝２３は、上記貫通孔２１に接続される。この後、上記貫通孔２１内および上記配線溝２３内に、第二のバリアメタル膜１３ｂを、スパッタリング法またはＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法により堆積させる（以上、図５参照）。
【００３０】
続いて、たとえば図６に示すように、第二のバリアメタル膜１３ｂが形成された上記貫通孔２１内および上記配線溝２３内に、Ｃｕ膜１４を、スパッタリング法およびメッキ法により埋め込む。そして、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、余分なＣｕ膜１４を除去すると同時に、上記低誘電率層１７上の上記第二のバリアメタル膜１３ｂを除去して、表面の平坦化を行う。これにより、たとえば図７に示すように、第二のＣｕ配線１４ｂ_−１，１４ｂ_−２が形成される。第二のＣｕ配線１４ｂ_−１，１４ｂ_−２のうち、一方の第二のＣｕ配線１４ｂ_−１は、上記第一のＣｕ配線１４ａにつながる接続プラグを有して形成されている。
【００３１】
最後に、上記第二のバリアメタル膜１３ｂおよび上記第二のＣｕ配線１４ｂ_−１，１４ｂ_−２を含む、上記低誘電率層１７上に、同様にして、第二のメチル基含有窒化珪素膜１５ｂを堆積させる。これにより、図１に示した、二層の多層配線構造を有する半導体装置が完成する。
【００３２】
図８は、上述したバッファ層１６および低誘電率層１７の、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比と界面密着強度との関係について示すものである。この図からも明らかなように、界面密着強度Ｋ_ＩＣ（ＭＰａ・√ｍ）は、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比（％）に依存する。つまり、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比が少ないほど、バッファ層１６の界面密着強度Ｋ_ＩＣ（ＭＰａ・√ｍ）は向上する。したがって、本実施形態のように、たとえばＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比が２２％以下とされたバッファ層１６を用いることにより、第一のメチル基含有窒化珪素膜１５ａに対する界面密着強度Ｋ_ＩＣ（ＭＰａ・√ｍ）を０．３７以上にまで向上させることできる（バッファ層１６を用いない場合の、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比が２５％以上とされる低誘電率層１７の界面密着強度Ｋ_ＩＣは０．３３ＭＰａ・√ｍ程度である）。
【００３３】
ここで、上記したバッファ層１６および低誘電率層１７のＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比の求め方について説明する。まず、Ｓｉウェーハ１上に堆積した各々の膜（層）の赤外吸収スペクトルを、フーリエ変換赤外分光光度計（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｍｅｔｅｒ（ＦＴ−ＩＲ分析器））を用いて取得する。次いで、１２４５ｃｍ^−１〜９５０ｃｍ^−１付近の範囲に現れる珪素−炭素／珪素−酸素結合を含んだｐｅａｋ ｈｅｉｇｈｔ（ａ値）と、１３３０ｃｍ^−１〜１２４５ｃｍ^−１付近の範囲に現れる珪素−メチル基結合からなるｐｅａｋ ｈｅｉｇｈｔ（ｂ値）とを求める。そして、（ｂ値／ａ値）×１００で得られる値（％）を、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比とする。
【００３４】
次に、第一のメチル基含有窒化珪素膜１５ａとバッファ層１６および低誘電率層１７の界面密着性（界面密着強度）の求め方について説明する。まず、Ｓｉウェーハ上にメチル基含有窒化珪素膜を堆積させ、その上にバッファ層を堆積させた後、さらに低誘電率層を堆積させたサンプルを得る。そして、このサンプルの界面密着強度Ｋ_ＩＣ（ＭＰａ・√ｍ）を、ｍ−ＥＬＴ（ｍｏｄｉｆｉｅｄ−Ｅｄｇｅ Ｌｉｆｔ ｏｆｆ Ｔｅｓｔ）法によりを求める。
【００３５】
なお、上述の実施形態においては、第一のメチル基含有窒化珪素膜１５ａと低誘電率層１７との間にのみ、バッファ層１６を設けるようにした場合について説明した。これに限らず、バッファ層１６は、たとえば低誘電率層１７と第二のメチル基含有窒化珪素膜１５ｂとの間にも設けることが可能である。その場合、さらに低誘電率をもつ層間絶縁膜の機械的強度や界面密着性を向上でき、半導体装置の熱的安定性および機械的応力に対する耐性の確保が容易に可能となる。
【００３６】
また、本実施形態においては、金属拡散防止膜として、第一，第二のメチル基含有窒化珪素膜１５ａ，１５ｂを用いた場合について説明したが、これに限らず、メチル基含有窒化珪素膜の代わりに、より低誘電率なメチル基含有炭化珪素膜、あるいは、メチル基含有窒化珪素膜とメチル基含有炭化珪素膜との積層膜を用いてもよい。
【００３７】
また、本実施形態においては、Ｃｕ配線を二層とした場合を例に説明した。これに限らず、二層以上の多層配線構造を有する半導体装置にも同様に適用することが可能である。
【００３８】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００３９】
【発明の効果】
以上、詳述したようにこの発明によれば、性能を向上し得るとともに、信頼性が低下されるのを改善することが可能な半導体装置およびその製造方法を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態にしたがった、半導体装置の基本構成を示す断面図。
【図２】半導体装置の製造に用いられるプラズマＣＶＤ装置の一例を示す構成図。
【図３】半導体装置の製造方法を説明するために示す断面図。
【図４】半導体装置の製造方法を説明するために示す断面図。
【図５】半導体装置の製造方法を説明するために示す断面図。
【図６】半導体装置の製造方法を説明するために示す断面図。
【図７】半導体装置の製造方法を説明するために示す断面図。
【図８】バッファ層および低誘電率層の、ＦＴ−ＩＲ ｐｅａｋ ｈｅｉｇｈｔ比と界面密着強度との関係について示す図。
【符号の説明】
１…Ｓｉウェーハ、１１…Ｓｉ基板、１２…下層絶縁膜、１３ａ…第一のバリアメタル膜、１３ｂ…第二のバリアメタル膜、１４…Ｃｕ膜、１４ａ…第一のＣｕ配線、１４ｂ_−１，１４ｂ_−２…第二のＣｕ配線、１５ａ…第一のメチル基含有窒化珪素膜、１５ｂ…第二のメチル基含有窒化珪素膜、１６…バッファ層、１７…低誘電率層、２１…接続プラグ埋め込み用の貫通孔、２３…配線溝、１０１…反応容器、１０１ａ…メタルチャンバー部、１０１ｂ…原料ガス導入部、１０３…ガス分散板（ＲＦ電極）、１０５…ＲＦ電源、１０７…基板接地電極、１０７ａ…リフト機構、１０９…ヒータ、１１１…ドライポンプ、１１３…スロットルバルブ。

Claims (23)

1. 半導体基板の上方に設けられた金属配線と、
   前記金属配線上に形成された金属拡散防止膜と、
   前記金属拡散防止膜上に形成された、少なくとも珪素−メチル基結合および珪素−酸素結合を含むバッファ層と、
   前記バッファ層上に形成された、少なくとも珪素−メチル基結合および珪素−酸素結合を含む低誘電率層と
   を具備し、
   前記バッファ層の珪素−メチル基結合量が、前記低誘電率層の珪素−メチル基結合量よりも少ないことを特徴とする半導体装置。
2. 前記バッファ層は、その膜厚が３０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
3. 前記低誘電率層は、その比誘電率が３．１以下であることを特徴とする請求項１に記載の半導体装置。
4. 前記バッファ層の、珪素−酸素結合に対する珪素−メチル基結合量が２２％以下であることを特徴とする請求項１に記載の半導体装置。
5. 前記低誘電率層の、珪素−酸素結合に対する珪素−メチル基結合量が２５％以上であることを特徴とする請求項１に記載の半導体装置。
6. 前記金属配線は銅配線であり、前記銅配線は素子が形成された前記半導体基板上に設けられた絶縁膜層の表面部に埋め込まれていることを特徴とする請求項１に記載の半導体装置。
7. 前記金属拡散防止膜は、メチル基含有窒化珪素膜、メチル基含有炭化珪素膜のいずれか、あるいは、その積層膜であることを特徴とする請求項１に記載の半導体装置。
8. 前記バッファ層は、メチル基を含む有機珪素化合物を原料に用いて形成される第一のメチル基含有酸化珪素膜であることを特徴とする請求項１に記載の半導体装置。
9. 前記低誘電率層は、メチル基を含む有機珪素化合物を原料に用いて形成される第二のメチル基含有酸化珪素膜であることを特徴とする請求項１に記載の半導体装置。
10. さらに、前記低誘電率層、前記バッファ層および前記金属拡散防止膜をそれぞれ貫通し、前記金属配線につながる上層の金属配線を備えることを特徴とする請求項１に記載の半導体装置。
11. 半導体基板の上方に設けられた金属配線上に金属拡散防止膜を形成する工程と、
    前記金属拡散防止膜上に、少なくとも珪素−メチル基結合および珪素−酸素結合を含むバッファ層、および、前記バッファ層上に、少なくとも珪素−メチル基結合および珪素−酸素結合を含む低誘電率層を形成する工程と
    を備え、
    前記バッファ層を、その珪素−メチル基結合量が、前記低誘電率層の珪素−メチル基結合量よりも少なくなるように成膜することを特徴とする半導体装置の製造方法。
12. 前記バッファ層は、その膜厚が３０ｎｍ以下に制御されることを特徴とする請求項１１に記載の半導体装置の製造方法。
13. 前記低誘電率層は、その比誘電率が３．１以下に制御されることを特徴とする請求項１１に記載の半導体装置の製造方法。
14. 前記バッファ層は、珪素−酸素結合に対する珪素−メチル基結合量が２２％以下となるように成膜されることを特徴とする請求項１１に記載の半導体装置の製造方法。
15. 前記バッファ層は、成膜時の圧力が３ｔｏｒｒ以下に制御されることを特徴とする請求項１１に記載の半導体装置の製造方法。
16. 前記バッファ層は、成膜時のＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力密度が２Ｗ／ｃｍ^２ 以上に制御されることを特徴とする請求項１１に記載の半導体装置の製造方法。
17. 前記バッファ層は、成膜時のメチル基含有有機珪素化合物および酸素の流量比が１：５に制御されることを特徴とする請求項１１に記載の半導体装置の製造方法。
18. 前記低誘電率層は、珪素−酸素結合に対する珪素−メチル基結合量が２５％以上となるように成膜されることを特徴とする請求項１１に記載の半導体装置の製造方法。
19. 前記金属配線は銅配線であり、前記銅配線は素子が形成された前記半導体基板上に設けられた絶縁膜層の表面部に埋め込み形成されることを特徴とする請求項１１に記載の半導体装置の製造方法。
20. 前記金属拡散防止膜には、メチル基含有窒化珪素膜、メチル基含有炭化珪素膜のいずれか、あるいは、その積層膜が用いられることを特徴とする請求項１１に記載の半導体装置の製造方法。
21. 前記バッファ層および前記低誘電率層は、メチル基を含む有機珪素化合物を原料に用いて形成されることを特徴とする請求項１１に記載の半導体装置の製造方法。
22. 前記バッファ層および前記低誘電率層は、同一工程にて、連続して形成されることを特徴とする請求項２１に記載の半導体装置の製造方法。
23. 前記バッファ層および前記低誘電率層を形成する工程は、前記バッファ層を形成する第一の工程と、前記低誘電率層を形成する第二の工程とを含むことを特徴とする請求項１１に記載の半導体装置の製造方法。

Images