JP2005045285A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2005045285A JP2005045285A JP2004310392A JP2004310392A JP2005045285A JP 2005045285 A JP2005045285 A JP 2005045285A JP 2004310392 A JP2004310392 A JP 2004310392A JP 2004310392 A JP2004310392 A JP 2004310392A JP 2005045285 A JP2005045285 A JP 2005045285A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- manufacturing
- etching
- etchant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
- C09K13/00—Etching, surface-brightening or pickling compositions
- C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
-
- H10P52/403—
-
- H10W20/062—
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 本発明は、半導体基板210上に所定の絶縁膜を形成する段階と、絶縁膜内にコンタクトホールを形成する段階と、コンタクトホールを埋没しながら絶縁膜上に所定の伝導体膜を形成する段階と、伝導体膜が形成された半導体基板210を回転させる段階と、回転する半導体基板210上にエッチング液を供給して、伝導体膜がコンタクトホール内にのみ存在し、絶縁膜上には存在しないように伝導体膜をエッチングする段階とを含み、エッチング液は、半導体基板210の上部に位置し半導体基板210の中心を基準に左右側の内の一側でブームスイングを遂行するノズル214を通じて供給されることを特徴とする。
【選択図】 図9
Description
これは半導体素子の表面構造が複雑になり、層間膜の段差の程度が酷くなるということを意味する。層間膜の段差は半導体素子製造工程で多くの工程不良を発生させる原因となっている。
CMP技術の原理は、ウェーハのパターンが形成されている薄膜表面を研磨パッド表面に接触するようにした状態で、スラリを供給してウェーハの薄膜表面を化学的に反応させると同時に回転運動させて物理的にウェーハ薄膜表面の凹凸部分を研磨して平坦化することである。
スラリは大きく二種類で、酸化膜スラリと金属膜スラリに分けられる。酸化膜スラリはアルカリ性で、金属膜スラリは酸性である。
まず、図1をみると、CMP装置は下部にCMPを遂行する半導体基板100を固定させ、回転運動する研磨ヘッド102、CMPが遂行される研磨テーブル104、研磨テーブル104表面に位置し、スラリ供給管106から供給されるスラリによってウェーハと接触してウェーハ上の薄膜を研磨させる研磨パッド108で構成される。
まず、半導体基板110上に絶縁膜として酸化膜114を形成する段階で、図2を参照すると、所定の間隔分、離隔された多数の局部パターン112が既に形成された半導体基板110上に絶縁膜として酸化膜114を形成する。局部パターン112は伝導層で、ポリシリコンパターンまたは金属パターンであり得る。酸化膜114は、通常の化学気相蒸着方法で形成させたシリコンダイオキサイド膜であり得るし、ポリシリコンパターンと金属膜の間の絶縁膜としては一般的にPSG(Phosphosilicate)または、BPSG(Borophosphosilicate)が使用される。この際、ペリ部Pのアラインマーク(表示しない)が形成される部分にも酸化膜114が形成される。
従って、前述の短所を克服しながら工程が容易で、原価節減及び生産性を向上させることができる代替工程の開発が求められている。
本発明のまた他の目的は、伝導体膜または酸化膜をスピンエッチング方法でエッチングすることができるようにするエッチング液を提供することにある。
本発明の請求項4記載の半導体素子の製造方法によると、伝導体膜はタングステン膜、銅膜または多結晶シリコン膜である。
本発明の請求項6記載の半導体素子の製造方法によると、境界金属膜はTi,TiN,Ti/TiN,Ta,TaNまたはTa/TaNである。
本発明の請求項8記載の半導体素子の製造方法によると、半導体基板は、エッチング液の供給時、エッチング液の温度の変化を最小化するためにエッチング液の温度の範囲に加熱される。
本発明の請求項13記載の半導体素子の製造方法によると、伝導体膜のエッチングは、少なくとも二つのエッチング工程を遂行することからなる。
本発明の請求項19記載の半導体素子の製造方法によると、半導体基板の回転速度は200〜5000RPMである。
本発明の請求項21記載の半導体素子の製造方法によると、半導体基板は、エッチング液の供給時、エッチング液の温度の変化を最小化するためにエッチング液の温度範囲に加熱される。
以下の実施例は本発明を例証するためのもので、本発明の範囲を局限するものとして理解されてはならない。
伝導体ラインは、一般的に半導体素子の内部信号を外部に伝達する相互連絡ラインの役割をするし、伝導体プラグは、下部伝導体ラインと下部伝導体ラインと層間絶縁膜で分離されている上部伝導体ラインを連結させる機能をする。
即ち、半導体ウェーハ上に形成された酸化膜及び窒化膜等のような絶縁膜は後続する写真工程の円滑な遂行のために表面の段差を減少させようとして平坦化させる。
エッチング液によってエッチングされる薄膜は、タングステン膜、銅膜及びポリシリコン膜等を含む伝導体膜、または酸化膜及び窒化膜等を含む絶縁膜であり得る。
エッチング液によってエッチングされる薄膜は、伝導体膜、絶縁膜または境界金属膜であり得る。
エッチング液によってエッチングされる薄膜は、伝導体膜、絶縁膜または境界金属膜であり得る。
図9で見るように、スピンエッチング装置200は、モータ211、スピンチャック212、ボール213、複数個の噴射ノズル214、クランプ215、ヒータ216、ドレーン管217、レギュレータ218及び窒素ガス管219を備えてなる。
噴射ノズル214は、エッチング液を半導体基板210に供給しながらスピンチャック212の左側または右側に運動することができる。
ボール213は、スピンチャック212を包みながら工程中、エッチング液が外部に漏れることを防止する。
前述したように窒素ガスは、特に半導体基板210の後面を処理するのに有用である。
窒素ガスの好ましい温度範囲も30〜70℃である。
温度の差の結果として、エッチング液が最初に接触する半導体基板210の領域は、エッチング液が半導体基板210の表面に広がり、後で接触される半導体基板210の領域より高いエッチング速度を有する。
従って、本発明は半導体基板の裏面に加熱された窒素ガスの供給、スピンチャック212内部のヒータの装着、工程チャンバーの密封などのような工程環境を組成することで均一な工程条件を調整し均一な工程条件を提供するための多様な方法を提供する。
ブームスイングは、エッチング液を供給しながら半導体基板上を繰り返し動くノズル214の運動を意味する。
本発明でのブームスイングの領域は0〜(±)80である。即ち、ノズル214は、半導体基板210の中心から左側または右側に80mm離れた地点まで反復運動しながらエッチング液を半導体基板210上に供給する。
ブームスイングは、遠距離ブームスイングと、近距離ブームスイングを順次的に連続して遂行することが好ましい。
グラフは酸化剤硝酸、増強剤弗化水素及び脱イオン水が混合されたエッチング液組成物を使用してタングステン薄膜をエッチングする場合のエッチング速度を示す。
グラフは、酸化剤硝酸、増強剤弗化アンモニウム及び脱イオン水が含まれたエッチング液を使用してタングステン薄膜をエッチングする場合を示す。F線は、エッチング均一度を示し、棒グラフエッチング速度を示す。
従って、偏差の程度が低ければ低いほど、エッチングが均一にできたことを示す。
本発明でエッチング液の供給時、回転チャックの回転速度は200〜5000rpmが好ましい。
本実施例は、伝導体プラグ形成方法に関するものである。実施例は、CMP工程によるウェーハ表面のマイクロスクラッチの発生及びドライエッチバックによるコンタクト抵抗上昇を防止する新しい伝導体プラグ形成方法を提供する。
伝導体プラグは絶縁膜に形成されたコンタクトホールを通じて下部伝導体膜と、上部伝導体膜を連結させる機能を遂行する。
伝導体プラグ形成方法は、まずエッチングする伝導体膜が形成されている半導体基板210を回転可能なスピンチャック212上に位置させた後、所定の速度に回転させる。
即ち、本発明はスピンチャック212の回転による半導体基板210の遠心力と伝導体膜と優秀な反応性を有する所定のエッチング液によって、伝導体膜の水平方向へのエッチングモメンタムが増加して半導体基板上の伝導体膜がエッチングされる。
前述したように、本発明は層間絶縁膜を平坦化させなくても良好なタングステンプラグを形成することができるので工程が簡単で生産性が向上される。
現在、半導体素子の高集積化によるコンタクトホールの深さは深くなり、直径は小さくなってコンタクトホール内部に薄膜を充填することがさらに難しくなっている。
従って、コンタクトホールが形成される位置の下部にパッドを形成させてコンタクトホールの深さを浅くすることでコンタクトホールのプロファイルを向上させることができる。
図19を参照すると、セル(Cell)間の素子分離を目的とするトレンチ分離膜252によって活性領域及び非活性領域に区分される半導体基板250上にスペーサ254で囲まれ、所定間隔分、離隔される複数のゲート電極256上に第1絶縁膜258を形成する。即ち、ゲート電極256の間にセルパッド形成時、前記セルパッド間の絶縁のための第1絶縁膜258を形成する。第1絶縁膜258はBPSGであり得る。
図21を参照すると、平坦化された第2絶縁膜259上に、ゲート電極256及び半導体基板250が露出されるようにコンタクトホール260を形成する。即ち、平坦化された第2絶縁膜259上にフォトレジストを塗布した後、通常の写真工程を遂行してフォトレジストパターンを形成した後、フォトレジストパターンをエッチングマスクとして使用し、コンタクトホール260を形成する。
図23を参照すると、第2絶縁膜259の上部表面が露出され、ポリシリコン膜262がコンタクトホール260内に存在するように、ポリシリコン膜262が形成されている半導体基板270を図9のスピンチャック212上に位置させた後、半導体基板270を回転させると同時にノズル214を通じてエッチング液を半導体基板270上に供給してポリシリコン膜262をエッチングする。
スピンチャンク212の回転速度は200〜5000RPMであるし、ポリシリコン膜262のエッチング速度は30〜48000Å/minである。工程時間は、ポリシリコン膜262の厚さによって異なるし、工程条件によって調整することができる。
前述のように形成されたポリシリコンプラグ263は後続工程のセルパッドとして使用する。
現在、半導体素子の高集積化による多層構造によって素子パターンが形成されるセル部と、セル部の間のぺリ部との段差はさらに大きくなっている状況である。従って、段差が増加することによって写真工程で段差の上層と下層の露光フォーカスを合わせにくく正確なパターン形成がし難くなっている。それで、段差を除去するためにウェーハの平坦化技術の重要性が台頭されている。
まず、図24を参照すると、半導体基盤270上に形成されたキャパシタ電極272を有する半導体素子の第1段差H1を示す。第1段差H1は、素子パターンが形成されるセル部Cとぺリ部Pの間に存在する。
第1段差H1のために第1酸化膜274もまたセル部Cとペリ部Pの間に第2段差H2が形成される。
第1酸化膜274はBPSG膜であり得るし、BPSG膜であると制限することではない。BPSG膜は、化学気相蒸着(CVD)方法によって形成させることができるし、特に、低圧化学気相蒸着によって均一なBPSG膜を形成することができる。
第1酸化膜274を750℃以上の高温で、第2段差H2を最小化するためにフロー平坦化させる。フロー平坦化後、セル部Cの第2酸化膜275の厚さL2は、本来の第1酸化膜274の厚さLより低くなった。即ち、第2酸化膜275の第3段差H3は、第1酸化膜274の第2段差H2より低い。従って、第3段差H3による第1傾斜角θ1も緩慢である。しかし、高温フロー平坦化工程は限界を有する。
フロー平坦化させた第2酸化膜275を有する半導体基板270をスピンチャック212上に位置させた後、半導体基板270を回転させると同時に噴射ノズル214を通じてエッチング液を半導体基板270上に供給して第2酸化膜275をエッチングする。
前記スピンチャック212の回転速度は、200〜5000RPMで、第2酸化膜275のエッチング速度は30〜52000Å/minであり得る。工程時間は、第2酸化膜275の厚さによって異なるし、工程条件によって調整することができる。
フォトレジストパターン278は、第3酸化膜276上にフォトレジストを塗布した後、写真工程を遂行して形成する。
従って、前述のように本来の第1酸化膜274の上部と下部の段差H1を最小化させることで後続工程の写真工程で焦点深度(DOF:Depth Of Focus)を向上させることができる。
そして、本発明は、半導体基板の回転力とエッチング液の供給量、噴射圧力、ノズルのブームスイングの変化等を調整することでエッチング特性を容易に可変させることができる。
以上で、本発明は記載された具体例についてのみ詳細に説明したが、本発明の技術思想範囲内で多様な変形および修正が可能であることは当業者にとって明白なことであり、このような変形および修正が添付された特許請求範囲に属するのは当然である。
102 研磨ヘッド
104 研磨テーブル
106 スラリ供給管
108 研磨パッド
112、222 局部パターン
114、224 酸化膜
116、226、260 コンタクトホール
118、228 ペリパラルホール
120、230 境界金属膜
120a、230a チタン膜
120b、230b チタンナイトライド膜
122 タングステン膜
123、235 タングステンプラグ
200 エッチング装置
211 モータ
212 スピンチャック
213 ボール
215 クランプ
216 ヒータ
217 ドレーン管
218 レギュレータ
219 窒素ガス管
232 第1タングステン膜
233 第2タングステン膜
214 噴射ノズル
252 トレンチ分離膜
254 スペーサ
256 ゲート電極
258 第1絶縁膜
259 第2絶縁膜
262 ポリシリコン膜
263 ポリシリコンプラグ
272 キャパシタ電極
274 第1酸化膜
275 第2酸化膜
276 第3酸化膜
278 フォトレジストパターン
Claims (21)
- 半導体基板上に所定の絶縁膜を形成する段階と、
前記絶縁膜内にコンタクトホールを形成する段階と、
前記コンタクトホールを埋没しながら前記絶縁膜上に所定の伝導体膜を形成する段階と、
前記伝導体膜が形成された半導体基板を回転させる段階と、
前記回転する半導体基板上にエッチング液を供給して、前記伝導体膜が前記コンタクトホール内にのみ存在し、前記絶縁膜上には存在しないように前記伝導体膜をエッチングする段階と、
を含み、
前記エッチング液は、前記半導体基板の上部に位置し半導体基板の中心を基準に左右側の内の一側でブームスイングを遂行するノズルを通じて供給されることを特徴とする半導体素子の製造方法。 - 前記エッチング液は、H2O2,O2,IO4 -,BrO3,ClO3,S2O8 -,KIO3,H5IO6,KOH及びHNO3からなるグループの中から選択された少なくとも一つ以上の酸化剤、HF,HN4OH,H3PO4,H2SO4,NH4F及びHClからなるグループの中から選択された少なくとも一つ以上の増強剤、並びに緩衝液を所定の比率で混合してなることを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記緩衝液は脱イオン水であることを特徴とする請求項2に記載の半導体素子の製造方法。
- 前記伝導体膜はタングステン膜、銅膜または多結晶シリコン膜であることを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記タングステン膜を形成する前には、前記コンタクトホールを含めて前記半導体基板全面に境界金属膜を形成させる段階をさらに含むことを特徴とする請求項4に記載の半導体素子の製造方法。
- 前記境界金属膜はTi,TiN,Ti/TiN,Ta,TaNまたはTa/TaNであることを特徴とする請求項5に記載の半導体素子の製造方法。
- 前記エッチング液の温度は、20℃〜90℃であることを特徴とする請求項1に記載の半導体素子の製造方法。
- 前記半導体基板は、前記エッチング液の供給時、前記エッチング液の温度の変化を最小化するために前記エッチング液の温度の範囲に加熱されることを特徴とする請求項7に記載の半導体素子の製造方法。
- 前記エッチング液は、酸化剤硝酸0.01〜30重量%、増強剤弗化アンモニウム0.01〜30重量%、及び残量に脱イオン水が含まれてなることを特徴とする請求項4に記載の半導体素子の製造方法。
- 前記エッチング液は、酸化剤硝酸3〜55重量%、増強剤弗化水素0.2〜35重量%、及び残量に脱イオン水が含まれてなることを特徴とする請求項4に記載の半導体素子の製造方法。
- 前記エッチング液は、酸化剤過酸化水素0.2〜30重量%、増強剤水酸化アンモニウム0.01〜30重量%、及び残量に脱イオン水が含まれてなることを特徴とする請求項4に記載の半導体素子の製造方法。
- 前記エッチング液は、酸化剤硝酸3〜60重量%、増強剤弗化水素0.06〜30重量%、及び残量に脱イオン水が含まれてなることを特徴とする請求項4に記載の半導体素子の製造方法。
- 前記伝導体膜のエッチングは、少なくとも二つのエッチング工程を遂行することを特徴とする請求項1に記載の半導体素子の製造方法。
- 半導体基板上に素子パターン構造を形成する段階と、
前記素子パターン構造を含む半導体基板全面に層間絶縁膜を形成する段階と、
前記半導体基板を回転させる段階と、
前記回転する半導体基板上にエッチング液を供給して、前記層間絶縁膜が平坦になるように前記層間絶縁膜をエッチングする段階と、
を含み、
前記エッチング液は、前記半導体基板の上部に位置し、半導体基板の中心を基準に左右側の内の一側でブームスイングを遂行することができるノズルを通じて供給されることを特徴とする半導体素子の製造方法。 - 前記エッチング液は、H2O2,O2,IO4 -,BrO3,ClO3,S2O8 -,KIO3,H5IO6,KOH及びHNO3からなるグループの中から選択された少なくとも一つ以上の酸化剤、HF,HN4OH,H3PO4,H2SO4,NH4F及びHClからなるグループの中から選択された少なくとも一つ以上の増強剤、並びに緩衝液を所定の比率で混合してなることを特徴とする請求項14に記載の半導体素子の製造方法。
- 前記層間絶縁膜は、酸化膜、窒化膜、BPSG膜、PSG膜及びTEOS膜からなるグループの中から選択された一つであることを特徴とする請求項14に記載の半導体素子の製造方法。
- 前記エッチング液は、酸化剤硝酸0.01〜60重量%、増強剤弗化水素0.05〜25重量%、及び残量に脱イオン水が含まれてなることを特徴とする請求項16に記載の半導体素子の製造方法。
- 前記エッチング液は、酸化剤硝酸0.01〜30重量%、増強剤弗化アンモニウム0.01〜30重量%、及び残量に脱イオン水が含まれてなることを特徴とする請求項16に記載の半導体素子の製造方法。
- 前記半導体基板の回転速度は200〜5000RPMであることを特徴とする請求項14に記載の半導体素子の製造方法。
- 前記ブームスイングは、遠距離のブームスイングと近距離のブームスイングを順次的に連続して遂行することを特徴とする請求項14に記載の半導体素子の製造方法。
- 前記半導体基板は、前記エッチング液の供給時、前記エッチング液の温度の変化を最小化するために前記エッチング液の温度範囲に加熱されることを特徴とする請求項14に記載の半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR19980024232 | 1998-06-25 | ||
| KR1019980031544A KR100271769B1 (ko) | 1998-06-25 | 1998-08-03 | 반도체소자의 제조방법, 이를 위한 반도체소자 제조용 식각액조성물 및 반도체소자 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17850599A Division JP4180741B2 (ja) | 1998-06-25 | 1999-06-24 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005045285A true JP2005045285A (ja) | 2005-02-17 |
| JP4343084B2 JP4343084B2 (ja) | 2009-10-14 |
Family
ID=26633814
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17850599A Expired - Fee Related JP4180741B2 (ja) | 1998-06-25 | 1999-06-24 | 半導体素子の製造方法 |
| JP2004310392A Expired - Fee Related JP4343084B2 (ja) | 1998-06-25 | 2004-10-26 | 半導体素子の製造方法 |
| JP2004310391A Pending JP2005057304A (ja) | 1998-06-25 | 2004-10-26 | 半導体素子 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17850599A Expired - Fee Related JP4180741B2 (ja) | 1998-06-25 | 1999-06-24 | 半導体素子の製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004310391A Pending JP2005057304A (ja) | 1998-06-25 | 2004-10-26 | 半導体素子 |
Country Status (5)
| Country | Link |
|---|---|
| JP (3) | JP4180741B2 (ja) |
| KR (1) | KR100271769B1 (ja) |
| DE (1) | DE19928570B4 (ja) |
| NL (1) | NL1012430C2 (ja) |
| TW (1) | TW478130B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021709A (ja) * | 2006-07-11 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2013153161A (ja) * | 2011-12-27 | 2013-08-08 | Fujifilm Corp | 半導体基板製品の製造方法及びこれに利用されるエッチング方法 |
| JP2014146623A (ja) * | 2013-01-25 | 2014-08-14 | Fujifilm Corp | 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法 |
| JP2016225502A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社東芝 | 基板処理方法および基板処理装置 |
| JP2019012802A (ja) * | 2017-07-03 | 2019-01-24 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4240424B2 (ja) | 1998-10-23 | 2009-03-18 | エルジー ディスプレイ カンパニー リミテッド | エッチング剤及びこれを用いた電子機器用基板の製造方法 |
| US20010054706A1 (en) * | 1999-07-19 | 2001-12-27 | Joseph A. Levert | Compositions and processes for spin etch planarization |
| KR100641950B1 (ko) * | 2000-06-27 | 2006-11-02 | 주식회사 하이닉스반도체 | 반도체소자의 콘택플러그 형성방법 |
| JP2002043201A (ja) * | 2000-07-28 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| KR100372647B1 (ko) * | 2000-10-13 | 2003-02-19 | 주식회사 하이닉스반도체 | 다마신 금속게이트 형성방법 |
| AU2001296420A1 (en) * | 2000-11-28 | 2002-06-11 | Lightcross, Inc | Formation of a smooth surface on an optical component |
| JP3609761B2 (ja) | 2001-07-19 | 2005-01-12 | 三洋電機株式会社 | 半導体装置の製造方法 |
| KR100881388B1 (ko) * | 2002-11-04 | 2009-02-05 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100536593B1 (ko) * | 2002-12-05 | 2005-12-14 | 삼성전자주식회사 | 선택적인 막 제거를 위한 세정 용액 및 그 세정 용액을사용하여 실리사이드 공정에서 막을 선택적으로 제거하는방법 |
| JP4355201B2 (ja) * | 2003-12-02 | 2009-10-28 | 関東化学株式会社 | タングステン金属除去液及びそれを用いたタングステン金属の除去方法 |
| US7351642B2 (en) * | 2005-01-14 | 2008-04-01 | Infineon Technologies Richmond, Lp | Deglaze route to compensate for film non-uniformities after STI oxide processing |
| KR100624089B1 (ko) | 2005-07-12 | 2006-09-15 | 삼성전자주식회사 | 패턴 형성 방법, 이를 이용한 다중게이트 산화막 및 플래쉬메모리 셀의 제조 방법 |
| KR101264421B1 (ko) | 2005-12-09 | 2013-05-14 | 동우 화인켐 주식회사 | 금속막 식각용액 |
| EP1981072A4 (en) * | 2006-01-31 | 2009-01-21 | Sumco Corp | METAL PROCESS FOR SINGLE WAFER |
| KR100860367B1 (ko) * | 2006-08-21 | 2008-09-25 | 제일모직주식회사 | 금속실리사이드막 대비 실리콘 산화막에 대한 상대적인 식각 선택성이 향상된 식각용액 |
| JP5017709B2 (ja) | 2006-09-07 | 2012-09-05 | ジルトロニック アクチエンゲゼルシャフト | シリコンウェーハのエッチング方法および半導体シリコンウェーハの製造方法 |
| JP5047881B2 (ja) * | 2007-07-13 | 2012-10-10 | 東京応化工業株式会社 | 窒化チタン剥離液、及び窒化チタン被膜の剥離方法 |
| US8623236B2 (en) | 2007-07-13 | 2014-01-07 | Tokyo Ohka Kogyo Co., Ltd. | Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film |
| JP5439466B2 (ja) * | 2011-12-26 | 2014-03-12 | 富士フイルム株式会社 | シリコンエッチング方法、これに用いられるシリコンエッチング液、及びそのキット |
| JP7398969B2 (ja) * | 2019-03-01 | 2023-12-15 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置および記憶媒体 |
| KR102871003B1 (ko) * | 2023-11-06 | 2025-10-15 | 한국재료연구원 | P-형 열전소재 에칭용 조성물 및 이를 이용한 열전소재의 에칭방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5217995B2 (ja) * | 1972-02-18 | 1977-05-19 | ||
| JPS524140A (en) * | 1975-06-28 | 1977-01-13 | Victor Co Of Japan Ltd | Data presentation system |
| US4345969A (en) * | 1981-03-23 | 1982-08-24 | Motorola, Inc. | Metal etch solution and method |
| US4415606A (en) * | 1983-01-10 | 1983-11-15 | Ncr Corporation | Method of reworking upper metal in multilayer metal integrated circuits |
| US4806504A (en) * | 1986-09-11 | 1989-02-21 | Fairchild Semiconductor Corporation | Planarization method |
| GB2212979A (en) * | 1987-12-02 | 1989-08-02 | Philips Nv | Fabricating electrical connections,particularly in integrated circuit manufacture |
| US4804438A (en) * | 1988-02-08 | 1989-02-14 | Eastman Kodak Company | Method of providing a pattern of conductive platinum silicide |
| JPH0322428A (ja) * | 1989-06-19 | 1991-01-30 | Nec Kyushu Ltd | 半導体装置の製造装置 |
| US5279704A (en) * | 1991-04-23 | 1994-01-18 | Honda Giken Kogyo Kabushiki Kaisha | Method of fabricating semiconductor device |
| US5486234A (en) * | 1993-07-16 | 1996-01-23 | The United States Of America As Represented By The United States Department Of Energy | Removal of field and embedded metal by spin spray etching |
| US5340437A (en) * | 1993-10-08 | 1994-08-23 | Memc Electronic Materials, Inc. | Process and apparatus for etching semiconductor wafers |
| KR950019922A (ko) * | 1993-12-28 | 1995-07-24 | 김주용 | 다결정실리콘 습식식각용액 |
| US5449639A (en) * | 1994-10-24 | 1995-09-12 | Taiwan Semiconductor Manufacturing Company Ltd. | Disposable metal anti-reflection coating process used together with metal dry/wet etch |
| JP3459137B2 (ja) * | 1995-04-06 | 2003-10-20 | 日曹エンジニアリング株式会社 | 枚葉式スピンエッチング方法 |
| US5863828A (en) * | 1996-09-25 | 1999-01-26 | National Semiconductor Corporation | Trench planarization technique |
| KR100205321B1 (ko) * | 1996-12-30 | 1999-07-01 | 구본준 | 크랙방지 패턴을 갖는 반도체소자의 제조방법 |
-
1998
- 1998-08-03 KR KR1019980031544A patent/KR100271769B1/ko not_active Expired - Fee Related
-
1999
- 1999-06-22 DE DE19928570A patent/DE19928570B4/de not_active Expired - Fee Related
- 1999-06-24 NL NL1012430A patent/NL1012430C2/nl not_active IP Right Cessation
- 1999-06-24 JP JP17850599A patent/JP4180741B2/ja not_active Expired - Fee Related
- 1999-06-25 TW TW087112709A patent/TW478130B/zh active
-
2004
- 2004-10-26 JP JP2004310392A patent/JP4343084B2/ja not_active Expired - Fee Related
- 2004-10-26 JP JP2004310391A patent/JP2005057304A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021709A (ja) * | 2006-07-11 | 2008-01-31 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7781334B2 (en) | 2006-07-11 | 2010-08-24 | Oki Semiconductor Co., Ltd. | Method of manufacturing a semiconductor device with through-chip vias |
| JP2013153161A (ja) * | 2011-12-27 | 2013-08-08 | Fujifilm Corp | 半導体基板製品の製造方法及びこれに利用されるエッチング方法 |
| US9159572B2 (en) | 2011-12-27 | 2015-10-13 | Fujifilm Corporation | Method of producing semiconductor substrate product, and etching method to be used therein |
| JP2014146623A (ja) * | 2013-01-25 | 2014-08-14 | Fujifilm Corp | 半導体基板のエッチング方法、エッチング液及び半導体素子の製造方法 |
| JP2016225502A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社東芝 | 基板処理方法および基板処理装置 |
| US10014186B2 (en) | 2015-06-01 | 2018-07-03 | Toshiba Memory Corporation | Substrate treatment method and substrate treatment apparatus |
| US10529588B2 (en) | 2015-06-01 | 2020-01-07 | Toshiba Memory Corporation | Substrate treatment method and substrate treatment apparatus |
| JP2019012802A (ja) * | 2017-07-03 | 2019-01-24 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005057304A (ja) | 2005-03-03 |
| NL1012430A1 (nl) | 2000-01-04 |
| JP2000031114A (ja) | 2000-01-28 |
| KR20000004840A (ko) | 2000-01-25 |
| DE19928570A1 (de) | 1999-12-30 |
| NL1012430C2 (nl) | 2004-10-13 |
| JP4343084B2 (ja) | 2009-10-14 |
| TW478130B (en) | 2002-03-01 |
| DE19928570B4 (de) | 2008-04-10 |
| KR100271769B1 (ko) | 2001-02-01 |
| JP4180741B2 (ja) | 2008-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4343084B2 (ja) | 半導体素子の製造方法 | |
| US6232228B1 (en) | Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method | |
| US6436809B1 (en) | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices made using this method | |
| KR100359552B1 (ko) | 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도성 플러그 생성 방법 | |
| US6887137B2 (en) | Chemical mechanical polishing slurry and chemical mechanical polishing method using the same | |
| US8685857B2 (en) | Chemical mechanical polishing method of organic film and method of manufacturing semiconductor device | |
| US20020048959A1 (en) | Diamond as a polish-stop layer for chemical-mechanical planarization in a damascene process flow | |
| JPH0955362A (ja) | スクラッチを減少する集積回路の製造方法 | |
| KR100350111B1 (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| KR100343391B1 (ko) | 화학 및 기계적 연마용 비선택성 슬러리 및 그제조방법과, 이를 이용하여 웨이퍼상의 절연층 내에플러그를 형성하는 방법 | |
| US6066550A (en) | Method of improving selectivity between silicon nitride and silicon oxide | |
| JP2004363191A (ja) | 有機膜用化学的機械的研磨スラリー、有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
| JP3904578B2 (ja) | 半導体装置の製造方法 | |
| US20070007246A1 (en) | Manufacture of semiconductor device with CMP | |
| US20030134512A1 (en) | High ph slurry for chemical mechanical polishing of copper | |
| JP2007317682A (ja) | 半導体装置の製造方法 | |
| KR100440082B1 (ko) | 반도체소자의 도전배선 형성방법 | |
| KR100433937B1 (ko) | 반도체 소자의 평탄화 방법 | |
| US7074702B2 (en) | Methods of manufacturing semiconductor devices | |
| JP3257511B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| US20080176403A1 (en) | Method of polishing a layer and method of manufacturing a semiconductor device using the same | |
| US6899597B2 (en) | Chemical mechanical polishing (CMP) process using fixed abrasive pads | |
| KR100605230B1 (ko) | 반도체 소자의 브리지 방지 방법 | |
| KR20040001917A (ko) | 반도체 소자의 평탄화 방법 | |
| KR20020048643A (ko) | 반도체소자의 화학적기계적연마 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090204 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090501 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |