[go: up one dir, main page]

JP2005044861A - 半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器 - Google Patents

半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器 Download PDF

Info

Publication number
JP2005044861A
JP2005044861A JP2003200636A JP2003200636A JP2005044861A JP 2005044861 A JP2005044861 A JP 2005044861A JP 2003200636 A JP2003200636 A JP 2003200636A JP 2003200636 A JP2003200636 A JP 2003200636A JP 2005044861 A JP2005044861 A JP 2005044861A
Authority
JP
Japan
Prior art keywords
light
semiconductor device
substrate
light emitting
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003200636A
Other languages
English (en)
Inventor
Kazuo Yudasaka
一夫 湯田坂
Satoshi Inoue
聡 井上
Tatsuya Shimoda
達也 下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003200636A priority Critical patent/JP2005044861A/ja
Publication of JP2005044861A publication Critical patent/JP2005044861A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H10W72/07251
    • H10W72/20

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】3次元実装された半導体装置において、各基板に対する電力供給を可能とし、また各基板間の正確な信号伝達を可能とする。
【解決手段】集積回路105を備えた複数の基板100,200,300が積層されてなる半導体装置1であって、各基板は、光透過性を有する基板本体101と、電気信号を光信号に変換して送信可能な発光素子および光信号を受信して電気信号に変換可能な受光素子122,123と、各基板に対して電力を供給する貫通電極160とを備え、隣接する基板の貫通電極160が電気的に接続されている構成とした。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置、半導体装置の製造方法、半導体装置の使用方法および電子機器に関するものである。
【0002】
【従来の技術】
携帯電話機、ノート型パーソナルコンピュータ、PDA(Personal data assistance)などの電子機器には、集積回路を備えた半導体装置が搭載されている。近時では、上述した携帯型の電子機器の小型化および軽量化が強く要求され、半導体装置の実装スペースも極めて制限されている。そこで、半導体チップの高密度実装を図るため、3次元実装技術が提案されている。3次元実装技術は、集積回路が形成された基板同士を積層し、各基板間を配線接続することによって、半導体チップの高密度実装を図る技術である。
【0003】
このように3次元実装された半導体装置において、各基板間における信号の送受信は、各基板間に配設された導電線を介して行われる。ところが、配線抵抗および配線間容量が存在するため、信号遅延の発生は避けられない。そこで、基板間において光信号の送受信を行う技術(光インターコネクション)が提案されている(例えば、特許文献1参照)。この技術は、一の基板に形成された発光素子と、他の基板に形成された受光素子との間で、光信号の送受信を行うものである。
【0004】
【特許文献1】
特開2000−277794号公報
【0005】
【発明が解決しようとする課題】
各基板の集積回路ならびに発光素子および受光素子を駆動するためには、各基板に対して電力を供給する必要がある。しかしながら、エネルギーの小さい光信号を用いて電力供給を行うことは、困難ないし不可能であるという問題がある。
【0006】
一方、一対の発光素子および受光素子によって光信号の送受信を行う場合であっても、発光素子は所定の角度範囲に光信号を射出する場合があり、受光素子は所定の角度範囲で入射した光信号を受信する場合がある。このように、発光素子または受光素子の指向性が弱い場合には、当該発光素子からの光信号を当該受光素子以外の受光素子が受信したり、当該受光素子が当該発光素子以外の発光素子からの光信号を受信したりする場合がある。これにより、正確な信号伝達が困難ないし不可能になるという問題がある。
【0007】
本発明は、上記課題を解決するためになされたものであって、各基板に対する電力供給が可能であり、また各基板間の信号伝達を正確に行うことが可能な、半導体装置、その製造方法およびその使用方法の提供を目的とする。
また、信頼性の高い電子機器の提供を目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、集積回路を備えた複数の基板が積層されてなる半導体装置であって、前記各基板は、少なくとも一の波長の光信号を透過可能な材料からなる基板本体と、電気信号を前記光信号に変換して送信可能な発光素子または前記光信号を受信して電気信号に変換可能な受光素子の少なくともいずれか一方と、前記各基板に貫通形成され前記各基板に対して電力を供給する導電部とを備え、隣接する前記基板の前記導電部が電気的に接続されていることを特徴とする。
この構成によれば、各基板に対して電力を供給する導電部が各基板に貫通形成され、また隣接する基板の導電部が電気的に接続されているので、導電部を介してすべての基板に電力を供給することができる。
【0009】
また、前記各基板本体は、電気絶縁性材料によって構成されていることが望ましい。この構成によれば、導電部と基板本体との間に絶縁膜を形成する必要がない。したがって、半導体装置のコストを低減することができる。
【0010】
また、前記光信号の送受信を行う一対の前記発光素子および前記受光素子の間に、前記光信号を遮断可能な材料からなる第1遮光膜が形成され、前記第1遮光膜は、前記一対の発光素子および受光素子を結ぶ光軸上に、開口部を有する構成としてもよい。
この構成によれば、発光素子から開口部の形成領域に射出された光信号および開口部の形成領域から受光素子に入射する光信号のみが第1遮光膜を通過する。したがって、発光素子または受光素子の指向性が弱い場合でも、一対の発光素子および受光素子の間のみで光信号の送受信を行うことが可能になり、基板間の信号伝達を正確に行うことができる。
【0011】
また、前記集積回路に対する光の入射を防止する第2遮光膜を備えていることが望ましい。この構成によれば、光の入射に起因する集積回路の故障や誤動作の発生率を低減することができる。
【0012】
また、前記第1遮光膜および/または前記第2遮光膜は、前記集積回路を覆う絶縁膜の表面に形成されていることが望ましい。この構成によれば、第1遮光膜および/または第2遮光膜が導電性材料で構成されている場合でも、これらと集積回路との短絡を防止することができる。また、このように第1遮光膜が形成された各基板を積層することにより、光信号の送受信を行う一対の発光素子および受光素子の間に第1遮光膜を配置することができる。さらに、第1遮光膜を各基板の形成後に簡単に形成することができる。
【0013】
また、前記第1遮光膜および/または前記第2遮光膜は、電気配線として機能することが望ましい。この構成によれば、電気配線用のスペースを削減することが可能になり、半導体装置を小型化することができる。
【0014】
また、前記第1遮光膜および/または前記第2遮光膜は、前記集積回路から発生する熱を放熱する機能を有することが望ましい。この構成によれば、発熱に起因する集積回路の故障や誤動作の発生率を低減することができる。
【0015】
また、一の前記発光素子または一の前記受光素子が、複数の前記受光素子または複数の前記発光素子との間で前記光信号を送受信可能とされている構成としてもよい。この構成によれば、発光素子または受光素子の個数を削減することが可能になり、半導体装置のコストを低減することができる。
【0016】
一方、本発明の半導体装置の使用方法は、一の前記発光素子または一の前記受光素子との間で前記光信号を送受信可能とされた複数の前記受光素子または複数の前記発光素子のうち、前記光信号を送受信すべき前記受光素子または前記発光素子を、前記一の発光素子または前記一の受光素子と同期させて駆動することを特徴とする。
この構成によれば、一の発光素子または一の受光素子は、光信号の送受信を行うべき受光素子または発光素子との間のみで光信号の送受信を行うことが可能になり、他の受光素子または他の発光素子とのクロストークを防止することができる。したがって、基板間の信号伝達を正確に行うことができる。
【0017】
一方、本発明の半導体装置の製造方法は、前記基板の一方側の表面から前記基板に対して非貫通穴を形成する工程と、前記非貫通穴に対して、液滴吐出手段により導電材料を充填し、前記導電部を形成する工程と、前記基板の他方側の表面を研削して、前記導電部を露出させる工程と、を有することを特徴とする。
この構成によれば、液滴吐出手段により導電材料を充填して導電部を形成するので、所定形状の導電部を所定位置に正確に形成することができる。また、最終工程で基板を薄型化するので、半導体プロセスにおける基板の剛性を確保しつつ、半導体装置を小型化することができる。
【0018】
一方、本発明の電子機器は、上述した半導体装置を備えたことを特徴とする。
この構成によれば、各基板に対する電力供給が可能であり、また各基板間の信号伝達を正確に行うことが可能な半導体装置を備えているので、信頼性の高い半導体装置を提供することができる。
【0019】
【発明の実施の形態】
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【0020】
[半導体装置]
図1は、本実施形態の半導体装置の側面断面図である。本実施形態の半導体装置1は、集積回路105を備えた複数の基板100,200,300を積層して構成されている。なお、図1では3個の基板を積層した場合を例示しているが、積層する基板の個数は3個以外であってもよい。各基板100,200,300には貫通電極160,260,360が形成され、隣接する基板はその貫通電極を電気的に接続した状態で積層されている。なお、各基板100,200,300の間には、光信号の透過性を有する接着剤190,290が充填されている。
【0021】
(基板本体、集積回路)
図1に示すように、各基板100,200,300は同様に構成されているので、以下には基板100の場合を例にして説明する。基板100は、少なくとも一の波長の光信号を透過可能な光透過性材料からなる基板本体101を備えている。これにより、基板間の光信号通信が可能になる。また、基板100は電気絶縁性材料によって構成されている。これにより、後述するように、各基板100と貫通電極160との間に絶縁膜を形成する必要がなくなり、半導体装置1のコストを低減することができる。なお、上述した光透過性および電気絶縁性を備えた材料として、具体的にはサファイヤやガラス、石英等の材料を採用することができる。サファイヤ基板を採用した場合には、後述するように発光素子および受光素子を基板に直接形成することが可能であり、また基板を150μm程度に薄く形成することができる。したがって、半導体装置1を小型化することができる。
【0022】
基板100の回路形成領域には、集積回路105が配置されている。なお、基板100の表面に集積回路を直接形成してもよく、基板100の表面に集積回路素子を実装してもよい。この集積回路105には、電子計算機のプロセッサ回路やメモリ回路などあらゆる回路を適用することができる。なお、基板間で光信号の送受信を行うため、次述する発光素子および受光素子の駆動回路を付加してもよい。
【0023】
(発光素子、受光素子)
また、基板100の光信号通信領域には、発光素子112,113(図2参照)または受光素子122,123(図1参照)を備えている。この発光素子112,113は、集積回路において利用される電気信号を、特定波長の光信号に変換するものである。発光素子112,113として、具体的には発光ダイオード(LED)や半導体レーザ(レーザダイオード)、有機EL素子などを採用することができる。また受光素子122,123は、特定波長の光信号を、集積回路において利用される電気信号に変換するものである。受光素子122,123として、具体的にはフォトダイオードやフォトトランジスタ、フォトIC等を採用することができる。
【0024】
発光素子として採用可能なLEDは、pn接合部に電流が流れると光を放射するダイオードである。単純なホモ接合構造のLEDは、p型半導体およびn型半導体の結晶が同じ材料で構成されている。ホモ接合構造のLEDに順バイアス電圧を印加すると、n型半導体の電子がp型半導体に移動し、エネルギーの高い伝導帯からエネルギーの低い価電子帯に落ちて正孔と再結合する。その際に失われるエネルギーが光として放出され、LEDが発光する。なお、LEDの発光強度はpn接合部を流れる電流に比例するので、電気信号に応じた光信号を得ることができる。また、光信号の波長は伝導帯と価電子帯のエネルギー差(バンドギャップ)に左右され、バンドギャップは使用する半導体材料によって決定される。
【0025】
なお、発光効率が低いホモ接合構造のLEDに代えて、ダブルへテロ接合構造のLEDを採用してもよい。ダブルへテロ接合構造のLEDは、p型半導体(p型クラッド層)およびn型半導体(n型クラッド層)の間に、バンドギャップの小さい活性層を挟み込んだものである。ダブルへテロ接合構造のLEDに順バイアス電圧を印加すると、電子および正孔は活性層に閉じ込められて密度が高い(反転分布)状態となる。これにより、効率よく再結合(誘導放射)が行われて高い発光効率を得ることができる。このようなLEDを発光素子として採用することにより、少ない消費電力で高出力を確保することが可能になり、効率的な光信号通信を行うことができる。また、LEDは耐久性能に優れている。
【0026】
また、発光素子として採用可能な半導体レーザは、半導体素子からの光をレーザ発振により増幅して照射するものである。半導体レーザの構造はダブルヘテロ接合構造のLEDと同様であるが、半導体レーザでは、クラッド層と活性層とが屈折率の異なる半導体材料によって構成されている。これにより、クラッド層と活性層との境界部分は反射鏡として機能する。そして、再結合により発生した光が反射鏡の間を往復することにより誘導放射が繰り返される(レーザ発振)。これにより、光が増幅されて半導体素子の外部に照射される。したがって、半導体レーザはLEDよりも高出力となる。このような半導体レーザを発光素子として採用することにより、離れた基板間でも光信号通信を行うことが可能になる。
【0027】
上述したLEDや半導体レーザは、ガリウムヒ素(GaAs)等の化合物半導体によって構成することができる。そして、基板100をサファイヤによって構成する場合には、基板100の表面にLEDや半導体レーザを直接形成することができる。これにより、半導体装置1の集積度を向上させることが可能になり、半導体装置1を小型化することができる。なおサファイヤ基板を採用した場合には、基板上に単結晶Si層を形成し、そのSi層に集積回路105を形成する。
【0028】
また、発光素子として有機EL素子を採用することも可能である。有機EL素子は、ITO等からなる陽極とLiF/Al等からなる陰極との間に、有機化合物からなる正孔注入/輸送層および発光層を挟持したものである。具体的には、正孔注入/輸送層の構成材料として、ポリチオフェン誘導体とポリスチレンスルホン酸等の混合物等を用いることができる。また発光層の構成材料として、ポリフルオレン誘導体等の高分子材料を用いることができる。発光層では、正孔注入/輸送層から注入される正孔と、陰極から注入される電子とが再結合して発光するようになっている。このような有機EL素子を発光素子として採用することにより、発光素子を容易に形成することができる。
【0029】
一方の受光素子には、フォトダイオードを採用することができる。フォトダイオードは、LEDとは逆に、光をpn接合に入射させて正孔および電子を発生させ、電流を得るものである。ここで得られる電流は、pn接合に入射する光の強度に比例するので、光信号に応じた電気信号を得ることができる。なお、フォトダイオードの動作時には逆バイアス電圧を印加する。フォトダイオードには、上述したpnフォトダイオードの他に、pinフォトダイオードを採用してもよい。pin構造は、pn接合の間に、キャリアの少ない真性半導体(intrinsic)層を設けたものである。この真性半導体層に電界を印加しておくと、上記のように発生した正孔および電子を高速で移動させることができる。これにより、受光素子の高速応答性を確保することができる。また受光素子として、フォトダイオードを増幅回路と組み合わせたフォトトランジスタや、フォトダイオードを集積回路と組み合わせたフォトICなどを採用することも可能である。
【0030】
図2は、複数の基板における発光素子および受光素子の配置図である。本実施形態では、一対の基板間において光信号の送受信を担当する発光素子および受光素子(以下、一対の発光素子および受光素子と呼ぶ)が、それぞれの基板に形成されている。例えば、基板100から基板200に対して光信号を送信するため、基板100には発光素子112が形成され、基板200には受光素子221が形成されている。逆に、基板200から基板100に対して光信号を送信するため、基板200には発光素子211が形成され、基板100には受光素子122が形成されている。同様に、基板200と基板300との間で光信号の送受信を行うため、基板200には発光素子213および受光素子223が形成され、基板300には受光素子322および発光素子312が形成されている。また基板300と基板100との間で光信号の送受信を行うため、基板300には発光素子311および受光素子321が形成され、基板100には受光素子123および発光素子113が形成されている。
【0031】
なお図2では、一の発光素子または一の受光素子が、一の受光素子または一の発光素子との間で、光信号を送受信可能とされている。すなわち、一対の発光素子および受光素子は、それぞれ相手側素子が形成された基板との光信号の送受信のみを担当し、他の基板との光信号の送受信を担当しないように構成されている。なお、信号伝達を行わない基板には、発光素子および受光素子を設ける必要がない。また、一方通行の信号伝達のみを行う基板には、信号の伝達方向に応じて発光素子または受光素子のいずれか一方のみを設ければ足りる。
【0032】
また、各基板における光信号通信領域はマトリクス状に区画され、その各要素に発光素子または受光素子が配置されている。ここで、一対の発光素子および受光素子は、それぞれの基板におけるマトリクスの同じ要素に配置されている。これにより、一対の発光素子および受光素子の光軸が基板と垂直に配置される。この場合、光信号の伝達距離が最も小さくなり、信号遅延を最小限に留めることができる。ただし、一対の発光素子および受光素子を、それぞれの基板におけるマトリクスの異なる要素に配置することも可能である。この場合、一対の発光素子および受光素子の光軸が、基板に対して斜めに配置される。
【0033】
一方、図1に示すように、基板100の能動面に形成された集積回路105ならびに発光素子112,113および受光素子122,123を覆うように、層間絶縁膜108が形成されている。この層間絶縁膜108は、酸化ケイ素(SiO)などの電気絶縁性材料によって構成されている。これにより、基板100の能動面に形成された集積回路105等の短絡を防止することができる。また層間絶縁膜108は、光信号を透過可能な光透過性材料によって構成されている。なお基板本体101も光透過性材料によって構成されているので、基板100の全体が光信号を透過可能となる。したがって、光信号の送受信を行う一対の基板間に中間基板が存在する場合でも、その中間基板に貫通孔を形成することなく、光信号を透過させることができる。これにより、中間基板を挟んだ一対の基板間においても、光信号の送受信を行うことが可能になる。
【0034】
(遮光膜)
ところで、上述した発光素子は所定の角度範囲に光信号を射出する場合があり、上述した受光素子は所定の角度範囲で入射した光信号を受信する場合がある。このように、発光素子または受光素子の指向性が弱い場合には、一の発光素子から送信された光信号が、その発光素子に対応する受光素子以外の受光素子によって受信されるおそれがある。また一の受光素子は、その受光素子に対応する発光素子以外の発光素子から送信された光信号を受信するおそれがある。その対策として、各基板に形成すべき各発光素子および各受光素子を相互に所定距離だけ離して配置することも考えられるが、各基板が大型化するという問題がある。そこで図1に示すように、遮光膜140,150を形成することが望ましい。
【0035】
遮光膜140,150は、金属クロムおよび/または酸化クロム等によって形成されている。また遮光膜140,150は、層間絶縁膜108の表面に形成されている。なお、基板100の能動面上に遮光膜を形成し、その遮光膜の表面に層間絶縁膜を形成し、その層間絶縁膜の表面に集積回路等を形成してもよい。また、基板200の裏面に遮光膜を形成してもよい。いずれの場合でも、遮光膜が形成された基板100の能動面側に基板200を積層することにより、両基板の間に遮光膜140,150が配置されることになる。一方、遮光膜140,150は、光信号通信領域に形成された第1遮光膜140と、回路形成領域に形成された第2遮光膜150とによって構成されている。
【0036】
光信号通信領域に形成された第1遮光膜140は、発光素子および受光素子の指向性を確保するものである。そのため、一対の発光素子および受光素子の光軸上には、第1遮光膜140の開口部が形成されている。例えば、発光素子211および受光素子122の光軸上には、第1遮光膜140の開口部142が形成されている。また、発光素子311および受光素子123の光軸上には、第1遮光膜140の開口部141および第1遮光膜240の開口部241が形成されている。各開口部は、当該発光素子から送信された光信号が、その発光素子に対応する受光素子以外の受光素子によって受信されることのない大きさに形成されている。また各開口部は、当該受光素子に対応する発光素子以外の発光素子から送信された光信号を受信することのない大きさに形成されている。
【0037】
この構成によれば、一の発光素子から射出された光信号のうち、開口部の形成領域以外の領域に射出された光信号は第1遮光膜によって遮断され、開口部の形成領域に射出された光信号のみが第1遮光膜を通過する。したがって、その発光素子に対応する受光素子のみによって光信号が受信される。また、一の受光素子に向かって入射する光信号のうち、開口部の形成領域以外の領域から入射する光信号は第1遮光膜によって遮断され、開口部の形成領域から入射する光信号のみが第1遮光膜を通過する。したがって、その受光素子に対応する発光素子からの光信号のみを受信することができる。以上により、発光素子または受光素子の指向性が弱い場合でも、一対の発光素子および受光素子の間のみで光信号の送受信を行うことが可能になり、基板間の信号伝達を正確に行うことができる。
【0038】
一方、回路形成領域に形成された第2遮光膜150は、集積回路105に対する光の入射を防止するものである。そのため第2遮光膜150は、集積回路105に対する各発光素子からの光信号の入射を防止しうる位置に形成されている。なお第2遮光膜150は、少なくとも回路形成領域の全体に形成することが望ましい。これにより、光信号以外の光が集積回路105に対して垂直に入射するのを防止することが可能になる。したがって、光の入射に起因する集積回路の故障や誤動作の発生率を低減することができる。
【0039】
なお、第1遮光膜140および第2遮光膜150は、それぞれ分離した状態で形成してもよいが、連続した状態で形成することが望ましい。具体的には、上述した開口部141,142を除いて、基板100の能動面側全体に遮光膜を形成すればよい。この場合、集積回路105に対する光の入射を最小限に留めることが可能になり、光の入射に起因する集積回路の故障や誤動作の発生率をより低減することができる。
【0040】
また、第2遮光膜150に対して、集積回路105から発生した熱を放熱する機能を付与することも可能である。この場合、第2遮光膜150は熱伝導率の高い金属材料等によって構成する。また、第2遮光膜150は基板100の周縁部まで延長形成する。これにより、集積回路105において発生した熱は、層間絶縁膜108および第2遮光膜150を介して、基板100の外部に放出される。したがって、集積回路105の放熱効率を向上させることができる。また、第2遮光膜150に連続して第1遮光膜140を形成することにより、第1遮光膜140に対して放熱機能を付与することも可能である。この場合、第1遮光膜140も熱伝導率の高い金属材料等によって構成し、また基板100の周縁部まで延長形成する。これにより、集積回路105の放熱効率をさらに向上させることができる。
【0041】
図3は、複数の基板における発光素子および受光素子の他の配置図である。図3では、一の発光素子または一の受光素子が、複数の受光素子または複数の発光素子との間で、光信号を送受信可能とされている。すなわち、一対の発光素子および受光素子が、それぞれ相手側素子の形成された基板との光信号の送受信だけでなく、それ以外の基板との送受信をも担当するように構成されている。例えば、基板300の発光素子310は、基板200の受光素子223に光信号を送信するだけでなく、基板100の受光素子120にも光信号を送信するようになっている。また基板100の受光素子120は、基板300の発光素子310から光信号を受信するだけでなく、基板200の発光素子211からも光信号を受信するようになっている。この場合でも、半導体装置2を構成するすべての基板100,200,300の間で、光信号の送受信が可能となっている。これにより、発光素子または受光素子の個数を削減することが可能になり、半導体装置のコストを低減することができる。
【0042】
ただし、一対の発光素子および受光素子の間で光信号の送受信を行う際には、他の発光素子または受光素子とのクロストークを防止する必要がある。そこで、図3に示す半導体装置2では、光信号の送受信を行う一対の発光素子および受光素子を同期させて駆動する。例えば、基板300の発光素子310および基板200の受光素子223の間で光信号の送受信を行う場合には、その発光素子310および受光素子223に対して駆動電圧を印加する一方で、基板100の受光素子120には駆動電圧を印加しない。これにより、発光素子310から送信された光信号は、受光素子223のみによって受信され、受光素子120によって受信されることはない。また、基板200の発光素子211および基板100の受光素子120の間で光信号の送受信を行う場合には、その発光素子211および受光素子120に対して駆動電圧を印加する一方で、基板300の発光素子310には駆動電圧を印加しない。これにより、受光素子120は、発光素子211から送信された光信号のみを受信し、発光素子310から送信された光信号は受信しない。したがって、他の発光素子または受光素子とのクロストークを防止することが可能となり、基板間の信号伝達を正確に行うことができる。
【0043】
(貫通電極)
一方、図1に示すように、基板100には貫通電極160が形成されている。貫通電極160は、AlやCu等の導電性材料によって構成されている。また貫通電極160は、基板100の厚さ方向に貫通形成されたプラグ部161と、基板100の能動面に突出形成されたポスト部162とによって構成されている。このプラグ部161およびポスト部162の軸直角方向の断面は円形状または多角形状とされ、プラグ部161の断面形状よりポスト部162の断面形状が大きく形成されている。
【0044】
なお、基板本体101は電気絶縁性材料によって構成されているので、貫通電極160と基板100との間に絶縁膜を形成する必要はない。また、貫通電極の構成材料が基板本体101に拡散することもないので、貫通電極160と基板100との間にバリヤ層を設ける必要もない。したがって、半導体装置1のコストを低減することができる。一方、貫通電極160と基板100との間には、導電膜155を形成する。この導電膜155は、貫通電極160をメッキ法によって形成する場合に電極として利用することができる。また、この導電膜155を基板100の表面に延長形成し、電気配線として機能させることにより、基板100の集積回路105等に対して電力供給を行うことが可能になる。この場合、基板本体101の表面に電力受領用パッド(不図示)を形成し、前記パッドに向かって層間絶縁膜108の表面からスルーホールを形成し、そのスルーホールの内部に導電膜155を延長形成する。これにより、導電膜155を介して貫通電極160と電力受領用パッドとが導通するので、貫通電極160から集積回路105等に対して電力を供給することができる。
【0045】
ところで、導電膜155を延長形成することにより、上述した第2遮光膜150を構成することも可能である。さらに導電膜155を延長形成することにより、第1遮光膜140を形成することも可能である。この場合、導電膜155は遮光性に優れた金属クロム等の導電性材料によって構成する。これにより、第1遮光膜140および第2遮光膜150を、上述した電気配線として機能させることも可能になる。なお、第1遮光膜140および第2遮光膜150は層間絶縁膜108の表面に形成するので、集積回路105との短絡を防止することができる。そして、導電膜155ならびに第1遮光膜140および/または第2遮光膜150を同時に形成することが可能になり、製造コストを低減することができる。また、電気配線用のスペースを削減することが可能になり、半導体装置を小型化することができる。
【0046】
[半導体装置の製造方法]
図4および図5は、貫通電極の製造方法の説明図である。貫通電極160は、以下のようにして形成する。まず、図4(a)に示すように、層間絶縁膜108の表面から基板本体101の内部にかけて、非貫通穴165を形成する。なお、薄い基板では非貫通穴165の形成時に割れやすく、厚い基板では非貫通穴165の形成が困難である。この点、サファイヤ基板を採用すれば、150μm程度の薄い基板でも、通常の半導体プロセスに供することが可能であり、また非貫通穴165の形成時に割れることがない。次に、層間絶縁膜108の表面および非貫通穴165の内面に、導電膜155を形成する。この導電膜155の形成には、スパッタ法やCVD法等を使用することができる。次に、図4(b)に示すように、導電膜155の表面にレジスト168を塗布する。さらに、フォトリソグラフィを行うことにより、非貫通穴165の内部および開口縁部に塗布されたレジストを除去する。なお、非貫通穴165の開口縁部では、貫通電極のポスト部に相当する大きさにレジスト168を除去する。
【0047】
次に、図5(a)に示すように、レジスト168をマスクとして、非貫通穴165の内部および開口縁部に導電性材料を充填する。導電性材料の充填には、インクジェット法やスパッタ法、メッキ法等を使用することができる。なお、液滴吐出装置を使用したインクジェット法を採用すれば、所定量の導電性材料を所定位置に正確に吐出することができるので、所定形状の貫通電極を所定位置に正確に形成することができる。またメッキ法により導電性材料を充填する場合には、導電膜155を電極として利用することができる。以上により、非貫通穴165の内部にプラグ部161が形成され、非貫通穴165の開口縁部にポスト部162が形成される。次に、図5(b)に示すように、レジスト168を除去する。なお、レジスト168の表面に付着した導電性材料も同時に除去する。次に、基板本体101の裏面をエッチングして、プラグ部161の先端部を露出させる。さらに、プラグ部161の先端に形成されている導電膜155を研磨により除去してもよい。なお、最終工程において基板を薄型化するので、半導体プロセスにおける基板の剛性を確保しつつ、半導体装置を小型化することができる。以上により、貫通電極160が形成される。
【0048】
そして、図1に示すように、隣接する基板の貫通電極を電気的に接続して、各基板を積層する。貫通電極を電気的に接続するには、まず下層基板のポスト部の表面に、ハンダや金属ロウ材等を塗布する。なお、上層基板のプラグ部の先端または下層基板のポスト部の表面に、ハンダ等からなるバンプを形成してもよい。次に、上層基板のプラグ部の先端を、下層基板のポスト部の表面に当接させる。そして両者を加熱圧着すれば、各貫通電極が電気的および機械的に接続される。なお、貫通電極を接続する前に、隣接する基板の内面に接着剤を塗布しておけば、貫通電極の接続とともに、基板の内面同士を接着することができる。また、貫通電極を接続した後に、隣接する基板の隙間に、樹脂等を充填してもよい。なお、基板間に充填する接着剤または樹脂には、光透過性および電気絶縁性を有するものを採用する。以上により、本実施形態の半導体装置1が完成する。
【0049】
以上に詳述したように、本実施形態の半導体装置は、発光素子または受光素子を備えた基板を積層して構成した。この構成によれば、3次元実装された半導体装置において、基板間の信号伝達を光信号によって行うことが可能になる。これにより、導電線のように信号遅延が問題となることはなく、高速応答性に優れた半導体装置を提供することができる。また本実施形態の半導体装置は、各基板に対して電力を供給する導電部が各基板に貫通形成され、隣接する基板の導電部が電気的に接続されている構成とした。これにより、エネルギーの小さい光信号によることなく、導電部を介して電力を供給することが可能になる。したがって、すべての基板に十分な電力を供給することができる。
【0050】
[電子機器]
次に、上述した半導体装置を備えた電子機器の例について、図6を用いて説明する。図6は携帯電話の斜視図である。上述した半導体装置は、携帯電話3000の筐体内部に配置されている。上述した半導体装置は、各基板に対する電力供給が可能であり、また各基板間の信号伝達を正確に行うことが可能であるから、信頼性の高い携帯電話3000を提供することができる。
【0051】
なお上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することが可能である。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ(PC)およびエンジニアリング・ワークステーション(EWS)、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などの電子機器に、本実施形態の半導体装置を適用することができる。
【0052】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【図1】実施形態の半導体装置の側面断面図である。
【図2】複数の基板における発光素子および受光素子の配置図である。
【図3】複数の基板における発光素子および受光素子の他の配置図である。
【図4】貫通電極の製造方法の第1説明図である。
【図5】貫通電極の製造方法の第2説明図である。
【図6】携帯電話の斜視図である。
【符号の説明】
1半導体装置 100,200,300基板 101基板本体 105集積回路 122,123受光素子 140第1遮光膜 141,142開口部 150第2遮光膜 160貫通電極

Claims (11)

  1. 集積回路を備えた複数の基板が積層されてなる半導体装置であって、
    前記各基板は、少なくとも一の波長の光信号を透過可能な材料からなる基板本体と、電気信号を前記光信号に変換して送信可能な発光素子または前記光信号を受信して電気信号に変換可能な受光素子の少なくともいずれか一方と、前記各基板に貫通形成され前記各基板に対して電力を供給する導電部とを備え、
    隣接する前記基板の前記導電部が電気的に接続されていることを特徴とする半導体装置。
  2. 前記各基板本体は、電気絶縁性材料によって構成されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記光信号の送受信を行う一対の前記発光素子および前記受光素子の間に、前記光信号を遮断可能な材料からなる第1遮光膜が形成され、
    前記第1遮光膜は、前記一対の発光素子および受光素子を結ぶ光軸上に、開口部を有することを特徴とする請求項1または請求項2に記載の半導体装置。
  4. 前記集積回路に対する光の入射を防止する第2遮光膜を備えていることを特徴とする請求項1ないし請求項3のいずれかに記載の半導体装置。
  5. 前記第1遮光膜および/または前記第2遮光膜は、前記集積回路を覆う絶縁膜の表面に形成されていることを特徴とする請求項3または請求項4に記載の半導体装置。
  6. 前記第1遮光膜および/または前記第2遮光膜は、電気配線として機能することを特徴とする請求項3ないし請求項5のいずれかに記載の半導体装置。
  7. 前記第1遮光膜および/または前記第2遮光膜は、前記集積回路から発生する熱を放熱する機能を有することを特徴とする請求項3ないし請求項6のいずれかに記載の半導体装置。
  8. 一の前記発光素子または一の前記受光素子が、複数の前記受光素子または複数の前記発光素子との間で前記光信号を送受信可能とされていることを特徴とする請求項1ないし請求項7のいずれかに記載の半導体装置。
  9. 請求項8に記載の半導体装置の使用方法であって、
    一の前記発光素子または一の前記受光素子との間で前記光信号を送受信可能とされた複数の前記受光素子または複数の前記発光素子のうち、前記光信号を送受信すべき前記受光素子または前記発光素子を、前記一の発光素子または前記一の受光素子と同期させて駆動することを特徴とする半導体装置の使用方法。
  10. 請求項1ないし請求項8のいずれかに記載の半導体装置の製造方法であって、
    前記基板の一方側の表面から前記基板に対して非貫通穴を形成する工程と、
    前記非貫通穴に対して、液滴吐出手段により導電材料を充填し、前記導電部を形成する工程と、
    前記基板の他方側の表面を研磨して、前記導電部を露出させる工程と、
    を有することを特徴とする半導体装置の製造方法。
  11. 請求項1ないし請求項8のいずれかに記載の半導体装置を備えたことを特徴とする電子機器。
JP2003200636A 2003-07-23 2003-07-23 半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器 Withdrawn JP2005044861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003200636A JP2005044861A (ja) 2003-07-23 2003-07-23 半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003200636A JP2005044861A (ja) 2003-07-23 2003-07-23 半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器

Publications (1)

Publication Number Publication Date
JP2005044861A true JP2005044861A (ja) 2005-02-17

Family

ID=34260975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003200636A Withdrawn JP2005044861A (ja) 2003-07-23 2003-07-23 半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器

Country Status (1)

Country Link
JP (1) JP2005044861A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008091889A (ja) * 2006-08-31 2008-04-17 Fraunhofer Ges 有機発光素子および無機光検出器を備える集積光結合器
JP2008177218A (ja) * 2007-01-16 2008-07-31 Rohm Co Ltd 半導体装置
US7459777B2 (en) 2006-03-01 2008-12-02 Oki Electric Industry Co., Ltd. Semiconductor package containing multi-layered semiconductor chips
JP2009026792A (ja) * 2007-07-17 2009-02-05 Hitachi Ltd 半導体装置
KR101423132B1 (ko) * 2010-06-10 2014-07-25 에스티에스반도체통신 주식회사 반도체 패키지
KR20140112818A (ko) * 2013-03-14 2014-09-24 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
KR101473627B1 (ko) * 2010-06-10 2014-12-18 에스티에스반도체통신 주식회사 반도체 패키지
JPWO2013191235A1 (ja) * 2012-06-20 2016-05-26 アオイ電子株式会社 光源一体型光センサ
CN106373976A (zh) * 2015-07-20 2017-02-01 格罗方德半导体公司 裸片‑裸片堆迭
JP2017126043A (ja) * 2016-01-15 2017-07-20 オムロン株式会社 トナー濃度センサおよび画像形成装置
WO2018163236A1 (ja) * 2017-03-06 2018-09-13 オリンパス株式会社 半導体装置および半導体装置の製造方法
JP2020057813A (ja) * 2009-03-19 2020-04-09 ソニー株式会社 装置の製造方法、及び、装置
US20210091133A1 (en) 2009-03-19 2021-03-25 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7459777B2 (en) 2006-03-01 2008-12-02 Oki Electric Industry Co., Ltd. Semiconductor package containing multi-layered semiconductor chips
JP2008091889A (ja) * 2006-08-31 2008-04-17 Fraunhofer Ges 有機発光素子および無機光検出器を備える集積光結合器
DE102006040788B4 (de) * 2006-08-31 2013-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Optokoppler mit organischem Lichtemitter und anorganischem Photodetektor
JP2008177218A (ja) * 2007-01-16 2008-07-31 Rohm Co Ltd 半導体装置
JP2009026792A (ja) * 2007-07-17 2009-02-05 Hitachi Ltd 半導体装置
US12419129B2 (en) 2009-03-19 2025-09-16 Sont Group Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
JP2020057813A (ja) * 2009-03-19 2020-04-09 ソニー株式会社 装置の製造方法、及び、装置
US12419127B2 (en) 2009-03-19 2025-09-16 Sony Group Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
US12166061B2 (en) 2009-03-19 2024-12-10 Sony Group Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
US11764243B2 (en) 2009-03-19 2023-09-19 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
JP2022036098A (ja) * 2009-03-19 2022-03-04 ソニーグループ株式会社 半導体装置、及び、電子機器
JP2022031321A (ja) * 2009-03-19 2022-02-18 ソニーグループ株式会社 装置の製造方法、及び、装置
US11094729B2 (en) 2009-03-19 2021-08-17 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
US20210091133A1 (en) 2009-03-19 2021-03-25 Sony Corporation Semiconductor device and method of manufacturing the same, and electronic apparatus
KR101423132B1 (ko) * 2010-06-10 2014-07-25 에스티에스반도체통신 주식회사 반도체 패키지
KR101473627B1 (ko) * 2010-06-10 2014-12-18 에스티에스반도체통신 주식회사 반도체 패키지
JPWO2013191235A1 (ja) * 2012-06-20 2016-05-26 アオイ電子株式会社 光源一体型光センサ
KR102048251B1 (ko) * 2013-03-14 2019-11-25 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
KR20140112818A (ko) * 2013-03-14 2014-09-24 삼성전자주식회사 메모리 칩 패키지, 그것을 포함하는 메모리 시스템, 그것의 구동 방법
CN106373976B (zh) * 2015-07-20 2020-03-06 格罗方德半导体公司 裸片-裸片堆迭
CN106373976A (zh) * 2015-07-20 2017-02-01 格罗方德半导体公司 裸片‑裸片堆迭
JP2017126043A (ja) * 2016-01-15 2017-07-20 オムロン株式会社 トナー濃度センサおよび画像形成装置
WO2018163236A1 (ja) * 2017-03-06 2018-09-13 オリンパス株式会社 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US7709283B2 (en) Method of manufacturing a semiconductor device having an insulating protective film covering at least a portion of a tile-shaped element
JP3728147B2 (ja) 光電気混載配線基板
KR101184775B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN100438027C (zh) 光互联集成电路、光互联集成电路的制造方法、光电装置以及电子仪器
JP2005044861A (ja) 半導体装置、半導体装置の使用方法、半導体装置の製造方法および電子機器
US11056626B2 (en) Micro light emitting device display apparatus and method of fabricating the same
US10498103B2 (en) Semiconductor laser device, photoelectric converter, and optical information processing unit
US20070286252A1 (en) Submount of a multi-beam laser diode module
US8344406B2 (en) Light emitting diode package and manufacturing method thereof
US20140042463A1 (en) Optoelectronic integrated package module
JP2002286959A (ja) 半導体装置、光電融合基板、及びそれらの製造方法
JP2003344679A (ja) 電子回路基板
US11742361B2 (en) Display substrate and method for manufacturing the same, display device
JP2004014913A (ja) 半導体集積回路、信号伝送装置、電気光学装置および電子機器
JP2004031669A (ja) 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP2003347672A (ja) 半導体素子部材及び半導体装置並びにそれらの製造方法、電気光学装置、電子機器
JP3684112B2 (ja) 光電気混載配線基板、その駆動方法、およびそれを用いた電子回路装置
Bockstaele et al. Realization and characterization of 8× 8 resonant cavity LED arrays mounted onto CMOS drivers for POF-based interchip interconnections
JP2005150505A (ja) 面発光レーザ、面発光レーザの製造方法、デバイス及び電子機器
US20220246799A1 (en) Micro light-emitting diode and display panel
KR101246137B1 (ko) 발광 소자 및 광결합 모듈
WO2022120580A1 (zh) 显示模组、其制作方法及电子设备
JP4501412B2 (ja) 半導体素子、デバイス及び電子機器
JP2002100799A (ja) 半導体受光素子、半導体発光受光装置、およびその作製方法
US20260005492A1 (en) Micro vertical-cavity surface-emitting laser (vcsel) with integrated thermal management

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003