[go: up one dir, main page]

JP2004512698A - Use of metallization on copper foil for fine line formation instead of oxidation process in printed circuit board manufacturing - Google Patents

Use of metallization on copper foil for fine line formation instead of oxidation process in printed circuit board manufacturing Download PDF

Info

Publication number
JP2004512698A
JP2004512698A JP2002538728A JP2002538728A JP2004512698A JP 2004512698 A JP2004512698 A JP 2004512698A JP 2002538728 A JP2002538728 A JP 2002538728A JP 2002538728 A JP2002538728 A JP 2002538728A JP 2004512698 A JP2004512698 A JP 2004512698A
Authority
JP
Japan
Prior art keywords
conductive layer
printed circuit
layer
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002538728A
Other languages
Japanese (ja)
Other versions
JP2004512698A5 (en
Inventor
ジョン エー.アンドレサーキス,
Original Assignee
オークミツイ,インク.,
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オークミツイ,インク., filed Critical オークミツイ,インク.,
Publication of JP2004512698A publication Critical patent/JP2004512698A/en
Publication of JP2004512698A5 publication Critical patent/JP2004512698A5/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0302Properties and characteristics in general
    • H05K2201/0317Thin film conductor layer; Thin film passive component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】本発明は、エッチング均一性および解像度の向上したプリント回路板の製造技術を提供する。
【解決手段】本方法は、接着性を改善する黒化処理を不要にし、プリント回路板を光学的に検査する能力を改善する。本方法は、a)粗面化された第2の表面を第1の表面の反対側に有する導電層の第1の表面を基板上に付着させること、b)導電層とは異なるエッチング耐性を有する材料を含む薄い金属層を、導電層の粗面化された第2の表面上に付着させること、のステップ(a)および(b)をいずれかの順序で行うことによって、実施される。その後、金属層上にフォトレジストを付着させ、フォトレジストをイメージどおりに露光し、現像し、それによって下にある金属層部分を露出させる。露出した下の金属層部分を除去し、それによって下にある導電層部分を露出させ、露出した下の導電層部分を除去して、それによってプリント回路層を製造する。
The present invention provides a technique for manufacturing a printed circuit board with improved etching uniformity and resolution.
The method eliminates the need for a blackening process to improve adhesion and improves the ability to optically inspect printed circuit boards. The method includes: a) depositing a first surface of a conductive layer having a roughened second surface opposite the first surface on a substrate; b) providing a different etch resistance than the conductive layer. Depositing a thin metal layer comprising a material having on the roughened second surface of the conductive layer by performing steps (a) and (b) in any order. Thereafter, a photoresist is deposited over the metal layer and the photoresist is imagewise exposed and developed, thereby exposing the underlying metal layer portions. The exposed underlying metal layer portion is removed, thereby exposing the underlying conductive layer portion, and the exposed underlying conductive layer portion is removed, thereby producing a printed circuit layer.

Description

【0001】
【発明の背景】
発明の分野
本発明は、エッチング均一性および解像度の向上したプリント回路板の製造に関する。本発明の方法は、接着性を改善するための黒化処理を不要にし、プリント回路板を光学的に検査する能力を改善する。
【0002】
【関連技術の説明】
プリント回路板は、エレクトロニクスの分野で広範に利用されている。プリント回路板は、ミサイル、産業用制御装置などの大規模な用途、ならびに電話、ラジオ、パーソナルコンピュータなどの小規模装置に有用である。特に、プリント回路を利用するときには、線およびスペース幅を極微細(約100ミクロン以下)にするために高精度および高解像度を達成して、回路の良好な性能を確保することが重要である。
【0003】
約100ミクロン以下の極微細な寸法の正確な形状を生み出す能力は、小規模および大規模装置を製造するのに極めて重要である。エッチングプロセスの精度は、回路パターンがいっそう小さくなるにつれてますます重要になる。既知のフォトリソグラフィ技術を用いて、小さな形状のプリント回路板を高い確度で製造することは当技術分野で周知である。一般に、導体箔を基板上に付着させ、次いでフォトレジストを導体箔上に付着させる。次いで、このフォトレジストをイメージどおりに露光、現像し、後で導体箔にエッチングして微細な線とスペースのパターンを形成させる。
【0004】
従来、箔の粗面は箔の光沢面よりも粗く、基板によく接着するという主な理由から、基板上には箔の粗面が貼り合わされている。しかし、基板に対して光沢面を下にして箔を貼り合わせると、粗面近傍の銅の粒子は伸びた状態で垂直に配向しており、サイドエッチングすなわち水平方向のエッチングの発生が減少することから、はるかに正確なエッチングを行えることが見出された。さらに、基板から歯状構造(tooth structure)と処理を除去するために過度にエッチングする必要性が減り、その結果、エッチング均一性が向上する。
【0005】
箔の光沢面を基板上に貼り合わせるときには、十分な接着性を付与するためにその表面を粗くする必要がある。これを実施するための1つの方法は、銅箔の光沢面にめっきによってノジュールを形成させることである。このタイプの銅製品の一例が、Hoosick Falls、N.Y.にあるOak−Mitsui Inc.からMLSとして市販されている。用いられてきた別の方法は、ノジュールなどの粗面化層(roughening layers)を箔の両側に付着させて、「両面処理」(「double treated」)箔を形成することである。この方法を用いると、優れたレジスト接着性が得られると共に、酸化プロセスが不要になる。箔の露出面は、ハンドリング中に粗面化層が損傷を受ける恐れがあるので、この方法は産業界で好まれていない。
【0006】
粗面が積層板に接するときには、光沢面を粗面化する既知の別法は、銅箔を化学マイクロエッチング(chemical micro etching)(米国コネチカット州WaterburyのMacDermidまたは米国マサチュセッツ州MarboroughのShipley Ronelから市販されている過流酸ナトリウムまたは硫酸/過酸化水素を用いて)して、または軽石でスクラビング(イタリアのI.Sおよび日本のIsiokiから機械が市販されている)して、予め粗面化する方法である。その表面をあとで化学的に処理して黒色酸化銅(これもMacDermidおよびShipley Ronelから市販されている)の層を付着させ、別の絶縁基板を回路上に積層できるようにする。この一連の化学処理は、煩雑な上、用いた薬品の廃棄物処理問題を生じるので望ましくない。したがって、多層回路板の加工中で、導体箔を二度処理する問題がなく、かつ黒化処理を必要とせず、また、回路線および回路スペースを高解像度および高確度でエッチングするプロセスが当技術分野で必要とされている。
【0007】
したがって、回路板の製造技術を改善し、形状の正確度を改善するために、たゆまぬ努力が当技術分野でなされている。例えば、イメージのコントラストを高め、極微細な寸法の部品を複製するのに有用な、携帯型でコンフォーマブルなビルトオンのエッチングマスクを有するフォトレジスト品を教示する米国特許第5,240,807号を参照されたい。フォトレジストの下にある導体箔部分を選択的にエッチングして、回路線パターンが形成される。米国特許第6,042,711号には別の手法が開示されており、それによれば粉末状のデンドライト状付着物の金属層およびメタルフラッシュ層を有し、剥離強度の改善された金属箔が提供される。さらに、国際公開第00/03568号は、粗面化された導電金属層を銅箔キャリアを用いて付けることによって、回路線を基板上に形成する方法を開示している。
【0008】
さらに別の手法として、米国特許5,679,230は、プリント回路板の製造に使用される銅箔を提供している。この銅箔は、接着性を改善する従来の黒化処理を必要とすることなく、多層回路板を作製するのに使用することができる。
【0009】
本発明は、基板上の導電層上に薄い金属層を付着させる従来技術の諸問題を解決する手法を提供する。この金属層は、導電層のエッチング中にエッチングマスクとして働き、エッチングの確度および解像度を改善する。エッチング後、この薄い金属層は導電層上に残留して、酸化物層を不要にしている。
【0010】
しかも、本方法で使用する金属層は、極めて均一で反射率が高く、そのため形成されたプリント回路は、従来のプリント回路よりも、自動光学検査装置に適合するようになっている。さらに、本発明で使用する金属層は機械的強度が高く、表面のかき傷やすり傷などの機械的損傷に対して高い耐性がある。
【0011】
【発明の概要】
本発明は、a)粗面化された第2の表面を第1の表面の反対側に有する導電層の第1の表面を基板上に付着させること、b)導電層とは異なるエッチング耐性を有する材料を含む薄い金属層を、導電層の粗面化された第2の表面上に付着させること、のステップ(a)および(b)をいずれかの順序で実施し、次いで、c)金属層上にフォトレジストを付着させること、d)フォトレジストをイメージどおりに露光、現像し、それによって下にある金属層部分を露出させること、e)露出した下の金属層部分を除去し、それによって下にある導電層部分を露出させること、および、f)露出した下の導電層部分を除去し、それによってプリント回路層を製造することを含む、プリント回路層を製造するための方法を提供する。
【0012】
本発明は、a)粗面化された第2の表面を第1の表面の反対側に有する導電層の第1の表面を基板上に付着させること、b)導電層とは異なるエッチング耐性を有する材料を含む薄い金属層を、導電層の粗面化された第2の表面上に付着させること、のステップa)およびb)をいずれかの順序で実施し、次いで、c)金属層上にフォトレジストを付着させること、d)フォトレジストをイメージどおりに露光、現像し、それによって下にある金属層部分を露出させること、e)露出した下の金属層部分を除去し、それによって下にある導電層部分を露出させること、および、f)露出した下の導電層部分を除去すること、を実施する方法によって製造されるプリント回路層も提供する。
【0013】
【好ましい実施形態の詳細な説明】
本発明は、一般に、プリント回路層およびプリント回路板を製造するための方法を提供する。
【0014】
本発明の方法を実施する際の第1のステップは、導電材料層を適切な基板上に付着させることである。典型的な基板は、プリント回路または他のマイクロエレクトロニクス装置への加工に適したものである。本発明に適した基板は、ガラス繊維、アラミド(Kevlar)、アラミド紙(Thermount)、ポリベンゾキソレート(polybenzoxolate)紙、またはこれらの組合せなどの材料で強化されたポリマーであるが、それだけには限定されない。これらのうち、ガラス繊維強化エポキシが最も好ましい基板である。ガリウムヒ素(GaAs)、シリコン、ならびに結晶シリコン、ポリシリコン、アモルファスシリコン、エピタキシャルシリコン、二酸化ケイ素(SiO)などのシリコン含有組成物、およびこれらの混合物などの半導体材料も適している。基板の好ましい厚さは、約10〜約200ミクロン、より好ましくは約10〜約50ミクロンである。
【0015】
導電層は、銅、亜鉛、黄銅、クロム、ニッケル、アルミニウム、ステンレススチール、鉄、金、銀、チタン、ならびにこれらの組合せおよび合金などの材料を含むことが好ましい。最も好ましい導電層は、銅箔である。銅箔は、銅を溶液から回転金属ドラム上に電着させて製造することが好ましい。ドラムに隣接する銅箔面が通常は平滑、すなわち光沢面であるが、もう一方の面は相対的に粗い面であり、粗面としても知られている。このドラムは、通常、カソードとして作用するステンレススチールまたはチタンできており、銅が溶液から析出したときにそれを受けるものである。アノードは鉛合金で一般には構成されている。アノードとカソードとの間に約5〜10ボルトの槽電圧を印加して銅を析出させるが、アノードでは同時に酸素が発生する。次いで、この銅箔をドラムから取り出し、必要なサイズに裁断し、基板上に貼り合わせる。貼り合わせは、最低約175℃で約30分間プレスして行うことが好ましい。プレスは、少なくとも水銀28インチ(71cm)の真空下で、約150psi(1.0MPa)の圧力に維持することが好ましい。
【0016】
必ずしもそうではないが、好ましくは貼り合わせの前に、導体箔は、光沢面を電解処理して粗面化銅付着物を形成し、粗面を電解処理して金属または合金のマイクロノジュールを付着させることが好ましいが、これは必ずしも必要ではない。このノジュールは、好ましくは銅または銅合金であり、表面を粗くするのではなく、基板への接着性を高める。銅箔の表面微細構造は、米国オハイオ州CincinnatiのMahr Feinpruef Corporationから市販されているPerthometerモデルM4PまたはS5Pなどのプロフィルメータで測定する。山頂および谷底からなる表面粒子構造のトポグラフィ測定は、2115 Sanders Road、Northbrook、Illinois 60062にあるInstitute for Interconnecting and Packaging Circuitsの業界標準IPC−TM−650セクション2.2.17に従って実施する。測定手順では、試料表面の評価長さImを設定する。Rzは、評価長さIm内の5つの連続したサンプリング長さの山頂から谷底までの平均最大高さとして定義される(ここでIoはIm/5である)。Rtは、最大粗さ深さ(maximum roughness depth)であり、評価長さIm内の最も高い山頂と最も低い谷底との最大垂直距離である。Rpは、最大レベリング深さ(maximum leveling depth)であり、評価長さIm内の最も高い山頂の高さである。Raすなわち平均粗さは、評価長さIm内の、粗さ曲線の平均線からの総絶対距離の算術平均値として定義される。
【0017】
本発明に重要なパラメータは、RzとRaである。施された表面処理によって、山頂と谷底を有する表面構造が形成され、粗さパラメータは、Raが約1〜約10ミクロンの範囲、Rzが約2〜約10ミクロンの範囲になる。施された表面処理によって、山頂と谷底を有する表面構造が光沢面上に形成され、粗さパラメータは、Raが約1〜約4ミクロン、好ましくは約2〜約4ミクロン、最も好ましくは約3〜約4ミクロンの範囲になる。Rz値は、約2〜約4.5ミクロン、好ましくは約2.5〜約4.5ミクロン、より好ましくは約3〜約4.5ミクロンの範囲である。
【0018】
施された表面処理によって、山頂と谷底を有する表面構造が粗面上に形成され、粗さパラメータは、Raが約4〜約10ミクロン、好ましくは約4.5〜約8ミクロン、最も好ましくは約5〜約7.5ミクロンの範囲になる。Rz値は、約4〜約10ミクロン、好ましくは約4〜約9ミクロン、より好ましくは約4〜約7.5ミクロンの範囲である。
【0019】
光沢面には約2〜4.5μm厚の銅の付着物があって、平均粗さ(Rz)が2μm以上になることが好ましい。粗面は、約4〜7.5μmの粗さRzを有することが好ましい。金属または合金のマイクロノジュールは、約0.5μmの大きさになるはずである。必要であれば、他の金属、例えば、亜鉛、インジウム、スズ、コバルト、黄銅、青銅などをマイクロノジュールとして付着させることもできる。この方法は、米国特許第5,679,230号に、より詳細に記載されており、この特許を参照により本明細書に組み込む。光沢面は、剥離強度が約0.7kg/直線cm〜約1.6kg/直線、好ましくは約0.9kg/直線cm〜約1.6kg/直線の範囲である。粗面は、剥離強度が約0.9kg/直線cm〜約2kg/直線、好ましくは約1.1kg/直線cm〜約2kg/直線の範囲である。剥離強度は、業界標準IPC−TM−650セクション2.4.8改訂C版に従って測定する。
【0020】
導電層は、好ましくは約0.5〜約200ミクロン、より好ましくは約9〜約70ミクロンの厚さである。導電層は、無電解析出、コーティング、スパッタリング、蒸着など周知の他の任意の金属付着法を用いて、あるいは貼り合わせによって、基板上に施すこともできる。
【0021】
また、必ずしもそうではないが好ましくは貼り合わせの前に、薄い金属層を用いて箔をそのどちら側でも電解処理することが好ましいが、これは必ずしも必要ではない。
【0022】
この金属層は、導電層上に電着されることが好ましい。導電層上にコーティング、スパッタリング、または蒸着することによって、あるいは貼り合わせることによって、金属層を(基板に貼り合わせた後に)導電層上に付着させることもできる。金属層は薄いフィルムであり、ニッケル、スズ、パラジウム、白金、クロム、チタン、モリブデン、またはそれらの合金などから選択される材料を含むことが好ましい。金属層はニッケルまたはスズを含むことが最も好ましい。金属層は、好ましくは約0.01〜約10ミクロン、より好ましくは約0.2〜約3ミクロンの厚さである。この金属層は、エッチングマスクとして働き、回路線と回路スペースのパターンが導電層中にエッチングされるように規定することになる。
【0023】
金属層が導電層上に付着したら、次のステップは金属層部分を選択的にエッチングして取り除いて、金属層にエッチングパターンを形成することである。このエッチングパターンは、フォトレジスト組成物を用いた周知のフォトリソグラフィ技術によって形成される。まず、フォトレジストを薄い金属層上に直接付着させる。フォトレジスト組成物は、ポジティブ型でもネガティブ型でもよく、一般に市販されている。
【0024】
フォトレジストは、その主要な機能が、薄い金属膜にパターンを規定するだけであり、過酷なエッチング条件に耐える必要がないので、極めて薄く(5〜20ミクロン)することができる。これにより、解像度が格段に向上する。適切なポジティブ型フォトレジストは、当技術分野で周知であり、o−キノンジアジド放射線増感剤を含むことができる。o−キノンジアジド放射線増感剤としては、米国特許第2,797,213号、同3,106,465号、同3,148,983号、同3,130,047号、同3,201,329号、同3,785,825号、および同3,802,885号に開示されているo−キノン−4−または−5−スルホニル−ジアジドが挙げられる。
【0025】
o−キノンジアジドを使用する場合、好ましい結合樹脂としては、水不溶性で水性アルカリに可溶もしくは膨潤可能な結合樹脂、好ましくはノボラックが挙げられる。適切なポジティブの光誘電性樹脂(photodielectric resins)は、例えば、米国ニュージャージー州SomervilleのClariant CorporationからAZ−P4620の商標名で、ならびにShipley I−lineフォトレジストを、商業的に入手することができる。ネガティブフォトレジストも広く市販されている。
【0026】
次いで、フォトレジストを、可視、紫外、または赤外スペクトル領域の光などの化学線照射にマスクを通してイメージどおりに露光し、あるいは、電子線、イオンまたは中性子線、またはX線放射をイメージどおりに走査する。化学線は、非干渉性光または干渉光の形式、例えば、レーザーからの光とすることができる。次いで、フォトレジストを、水性アルカリ溶液などの適切な溶媒を用いてイメージどおりに現像し、それによって下にある金属層部分を露出させる。
【0027】
続いて、残留フォトレジストの下にある部分を残したまま、露出した下の金属層部分を周知のエッチング技術によって除去する。適切なエッチング液としては、塩化第二銅(ニッケルをエッチングするのに好ましい)または硝酸(スズをエッチングするのに好ましい)などの酸性溶液が挙げられるが、それだけには限定されない。塩化第二鉄または硫酸パーオキサイド(sulfuric peroxide)(硫酸を含む過酸化水素)も好ましい。このステップ中に、金属層のエッチングで除去された部分の下にある導電層部分が露出する。このパターン付けられた金属層は、導電層をエッチングするための高確度で高精度の高品質エッチングマスクとなるものである。
【0028】
次に、露出した下の導電層部分を、金属層の残留部分の下にある導電層部分を残したまま、エッチングして除去する。導電層を取り除くための適切なエッチング剤としては、塩化アンモニウム/水酸化アンモニウムなどのアルカリ溶液が挙げられるが、それだけには限定されない。次いで、この回路板を洗浄し、乾燥することができる。その結果、解像度と均一性に優れ、高性能のプリント回路板が得られる。
【0029】
金属層がニッケルを含む別の好ましい実施形態においては、1段階のエッチング処理を行うことができる。この実施形態では、フォトレジストにイメージを形成し、これを現像した後で、金属層の露出した部分および下の導電層のそれぞれを、塩化第二銅腐食液中でエッチングすることができる。スズを含めて他の金属層をエッチングする場合、適切なエッチング剤でも下にある導体箔を正確にエッチングできず、第2段階のエッチングがさらに必要になる。この1段階のエッチングは、約3ミル(0.08mm)を超える線やスペースをエッチングするのに好ましい。1段階のエッチングを使用するときには、腐食液中の滞留時間を、エッチングシステムに応じて、場合によっては10〜25%だけ延長する必要があることもある。噴霧圧力および温度をより高くすれば、同じ結果になり得る。回路線とスペースを、金属層と導電層を通してエッチングした後で、残留フォトレジストを、適切な溶媒で剥ぎ取って、または周知のアッシング技術によるアッシングによって、金属層表面から場合によっては除去することができる。フォトレジストは、金属層をエッチングした後で、かつ導体箔をエッチングする前に、除去することもできる。
【0030】
好ましいアッシングプロセスでは、プラズマはストリッピングチャンバの上流に位置するマイクロ波プラズマ発生装置中で発生し、ストリッピングガスはこの発生器を通過するので、プラズマ中でガスから生成した反応性化学種がストリッピングチャンバに入ることになる。プラズマイオンは、フィルタリングなどによってプラズマラジカルから取り除かれる。本明細書で使用する「ラジカル」という語は、上流のプラズマ発生装置で発生する原子や分子フラグメントなどの非荷電粒子を意味するものとする。プラズマ発生装置は、当技術分野で知られた任意のプラズマ発生装置とすることができる。実質的にイオンや電子を伴わないラジカル源を提供できるプラズマ発生装置は、例えば米国特許第5,174,856号および米国特許第5,200,031号に記載されており、これらの特許の開示を参照により本明細書に組み込む。従来法で発生させたプラズマはいずれのタイプでも本発明の実施に一般に用いることができるものの、使用するプラズマは、例えば米国カリフォルニア州San JoseのGaSonicsから市販されているModel AURAプラズマ発生装置などのマイクロ波プラズマ発生装置によって発生させることが好ましい。電子および/またはイオンが実質的にないラジカル源を供給することができる別の上流のプラズマ発生装置は、アドバンスドストリップパッシベーション(ASP)チャンバとしてApplied Materials,Inc.から市販されている。プラズマアッシャも、米国カリフォルニア州FremontのMattson Technologyから市販されている。アッシングは、Tokyo Electron Ltd.から市販されているTEL DRM 85などのエッチングチャンバ中でのインサイチュアッシングを用いて、異方性の方法(anisotropic method)により実施することもできる。
【0031】
この時点で、別の絶縁基板を、追加の粗面化ステップなしに、かつ箔の粗面の黒化処理なしに、回路上に貼り合わせてもよい。薄い金属層は、エッチング後に除去する必要はなく、酸化物の代わりとして働き、多層構造を形成するのに十分な接着性を提供する。また、金属層は、導体箔単体よりも均一で反射率が高く、周知の自動光学検査(AOI)装置を用いて容易に検査される。
【0032】
以下の非限定的な実施例は本発明を説明するためのものである。
【0033】
実施例1:銅箔の光沢面を処理して銅のノジュールを形成させ、Zn−Crバリヤ層を施す。その粗面も処理してノジュールを形成させるが、その後ニッケルで処理する。この箔を、エポキシを含浸させたガラス繊維に(光沢面がこの材料に接した状態で)貼り合わせて、基板を作製する。液体フォトレジストを12ミクロンの厚さまでこの基板に塗布し、マスクを通してUV光で露光してイメージを形成する。このフォトレジストを、炭酸カリウムを用いて現像して、ニッケル面を露出させる。このニッケルを、塩化第二銅エッチングを用いて除去して、下の銅を露出させる。この銅を、アンモニアを主成分とした系を用いてエッチングして、トレースを確定させる。水酸化ナトリウム溶液を用いてフォトレジストを除去する。イメージパターンをもとに基板の周囲に穴を開ける。これらの穴を、位置合わせに使用する。自動光学検査装置を用いてトレースを検査し、必要に応じて(かつ許容されるならば)修復する。エッチングされたトレースを有する完成基板(コア)を、銅箔を外側にして、(必要ならば)他のコアと共に、エポキシガラス繊維の間に貼り合わせる。このプリント回路板「半完成品」に穴を開け、外付け回路を設定し、はんだマスクを置き、はんだを付けて完成させる。完成した板を試験し、次いで組み立てる。
【0034】
実施例2:積層の粗面を基板に接触させ、Zn−Crで処理する以外は実施例1を繰り返す。光沢面は、実施例1と同様にめっきされたノジュールがあるが、ニッケルで処理されている。
【0035】
実施例3:ニッケル処理前にマイクロエッチングして光沢面を粗面化する以外は、実施例2を繰り返す。
【0036】
実施例4:ニッケル処理前に軽石でスクラビングして光沢面を粗面化する以外は、実施例2を繰り返す。
【0037】
実施例5:フォトレジストが常置される性質のものであって、エッチング後に除去されない以外は、実施例1を繰り返す。
【0038】
実施例6:塩化第二銅を用いて一段でエッチングを行う以外は、実施例1を繰り返す。
【0039】
実施例7:ダイレクトレーザイメージングシステム(direct laser imaging system)を用いてフォトレジストを露光する以外は、実施例1を繰り返す。
【0040】
実施例8:ニッケルの代わりにスズをめっきし、硝酸を用いてエッチングする以外は、実施例1を繰り返す。
【0041】
実施例9:米国特許第3,293,109号の実施例1に従い、溶液から回転金属ドラム上へ銅を電着させることによって銅箔を製造する。銅を硫酸に溶解し、次いで、硫酸銅として70〜105g/Lの銅と80〜160g/Lの遊離硫酸の溶液中で、40〜60℃で電着させる。この溶液を、通常はチタン製の回転金属ドラムと接触させる。この回転金属ドラムは、カソードとして作用して溶液から銅が析出したときにこれを受ける。アノードは、鉛合金で構成されている。約5〜10Vの電解槽電圧を、アノードとカソードの間に印加して銅を析出させる。一方、アノードでは酸素が発生する。銅は、ドラム上に厚さ約18〜70mの連続した銅のフィルムとして堆積し、そのフィルムは取り出されて、必要な幅に切られ、最終的にロール状に巻かれる。ドラムに接した銅箔面は平滑(「光沢面」)であり、もう一方の面は相対的に粗い面(「粗面」)である。
【0042】
米国特許第5,679,230号に従い、銅箔試料の光沢面または粗面のいずれかを処理して、表面にノジュールを生成させる。別の銅箔試料の光沢面または粗面のいずれかを塩化第二銅でマイクロエッチングする。銅箔試料の表面粗さと剥離強度を測定する。表面粗さはIPC−TM−650セクション2.2.17、剥離強度はIPC−TM−650セクション2.4.8改訂C版に従って測定する。以下にその結果を示す。
【0043】
【表1】

Figure 2004512698
【0044】
本発明を、その好ましい実施形態に関して具体的に示し、記述したが、本発明の精神および範囲を逸脱することなく、様々な変更および修正を加えることができることを、当業者なら容易に理解するであろう。特許請求の範囲は、開示した実施形態、上記で考察したその代替物、およびそのすべての均等物を包含すると解釈されるものである。[0001]
BACKGROUND OF THE INVENTION
Field of the invention
The present invention relates to the manufacture of printed circuit boards with improved etch uniformity and resolution. The method of the present invention eliminates the need for blackening to improve adhesion and improves the ability to optically inspect printed circuit boards.
[0002]
[Description of Related Technology]
Printed circuit boards are widely used in the electronics field. Printed circuit boards are useful for large-scale applications such as missiles, industrial controllers, and small-scale devices such as telephones, radios, and personal computers. In particular, when utilizing printed circuits, it is important to achieve high precision and high resolution to minimize line and space widths (less than about 100 microns) to ensure good circuit performance.
[0003]
The ability to produce precise features of very small dimensions, on the order of 100 microns or less, is crucial for manufacturing small and large devices. The accuracy of the etching process becomes increasingly important as circuit patterns become smaller. It is well known in the art to produce small-shaped printed circuit boards with high accuracy using known photolithographic techniques. Generally, a conductive foil is deposited on a substrate, and then a photoresist is deposited on the conductive foil. Next, the photoresist is exposed and developed according to an image, and is later etched into a conductive foil to form a fine line and space pattern.
[0004]
Conventionally, the rough surface of the foil is rougher than the glossy surface of the foil, and the rough surface of the foil is bonded to the substrate for the main reason that it adheres well to the substrate. However, when the foil is attached to the substrate with the glossy surface down, the copper particles near the rough surface are oriented vertically in an extended state, and the occurrence of side etching, that is, horizontal etching, is reduced. It has been found that much more accurate etching can be performed. In addition, the need for over-etching to remove tooth structures and processes from the substrate is reduced, resulting in improved etch uniformity.
[0005]
When attaching the glossy surface of the foil to the substrate, it is necessary to roughen the surface in order to impart sufficient adhesiveness. One way to do this is to form the nodules by plating on the shiny side of the copper foil. One example of this type of copper product is described in Hoosick Falls, N.W. Y. Oak-Mitsui Inc. Commercially available as MLS. Another method that has been used is to apply roughening layers, such as nodules, to both sides of the foil to form a "double treated" foil. With this method, excellent resist adhesion is obtained, and an oxidation process is not required. This method is not preferred by the industry because the exposed surface of the foil can damage the roughened layer during handling.
[0006]
A known alternative to roughening the glossy surface when the rough surface contacts the laminate is a chemical microetching of the copper foil (commercially available from MacDermid, Waterbury, Connecticut, USA or Shipley Ronel, Marborough, Mass., USA). Pre-roughened (using commercially available sodium persulfate or sulfuric acid / hydrogen peroxide) or by scrubbing with pumice (machines are commercially available from IS, Italy and Isioki, Japan) Is the way. The surface is later chemically treated to deposit a layer of black copper oxide (also commercially available from MacDermid and Shipley Ronel) so that another insulating substrate can be laminated onto the circuit. This series of chemical treatments is not desirable because it is complicated and causes a problem of waste treatment of the used chemicals. Therefore, there is no problem of processing the conductive foil twice during the processing of the multilayer circuit board, does not require a blackening process, and a process for etching circuit lines and circuit spaces with high resolution and high accuracy is known in the art. Needed in the field.
[0007]
Therefore, there is a continuing effort in the art to improve circuit board manufacturing techniques and improve shape accuracy. For example, US Pat. No. 5,240,807 teaches a photoresist article having a portable, conformable, built-on etch mask that is useful for enhancing image contrast and replicating microscopic parts. Please refer to. A portion of the conductor foil under the photoresist is selectively etched to form a circuit line pattern. U.S. Pat. No. 6,042,711 discloses another approach, in which a metal foil having a powdered dendritic deposit metal layer and a metal flash layer and having improved peel strength is disclosed. Provided. Furthermore, WO 00/03568 discloses a method for forming circuit lines on a substrate by applying a roughened conductive metal layer using a copper foil carrier.
[0008]
As yet another approach, U.S. Pat. No. 5,679,230 provides copper foil used in the manufacture of printed circuit boards. This copper foil can be used to make multilayer circuit boards without the need for conventional blackening treatments to improve adhesion.
[0009]
The present invention provides a solution to the problems of the prior art of depositing a thin metal layer on a conductive layer on a substrate. This metal layer acts as an etching mask during etching of the conductive layer, improving the accuracy and resolution of the etching. After etching, the thin metal layer remains on the conductive layer, obviating the need for an oxide layer.
[0010]
Moreover, the metal layer used in the method is extremely uniform and has a high reflectivity, so that the printed circuit formed is more compatible with automated optical inspection equipment than conventional printed circuits. Further, the metal layer used in the present invention has high mechanical strength and high resistance to mechanical damage such as surface scratches and scratches.
[0011]
Summary of the Invention
The invention relates to a) depositing a first surface of a conductive layer having a roughened second surface on the opposite side of the first surface onto a substrate; b) providing a different etching resistance than the conductive layer. Depositing a thin metal layer comprising a material having a roughened second surface of the conductive layer on the roughened second surface, performing steps (a) and (b) in any order; Depositing a photoresist on the layer; d) exposing and developing the photoresist image-wise, thereby exposing the underlying metal layer portions; e) removing the exposed underlying metal layer portions; Exposing the underlying conductive layer portion, and f) removing the exposed underlying conductive layer portion, thereby producing a printed circuit layer, thereby providing a method for manufacturing a printed circuit layer. I do.
[0012]
The invention relates to a) depositing a first surface of a conductive layer having a roughened second surface on the opposite side of the first surface onto a substrate; b) providing a different etching resistance than the conductive layer. Depositing a thin metal layer comprising the material having on the roughened second surface of the conductive layer, performing steps a) and b) in any order, and then c) on the metal layer D) exposing and developing the photoresist image-wise, thereby exposing the underlying metal layer portion; e) removing the exposed underlying metal layer portion, thereby removing the underlying metal layer portion; There is also provided a printed circuit layer manufactured by the method of exposing a portion of the conductive layer located at the bottom of the substrate and f) removing the exposed underlying portion of the conductive layer.
[0013]
[Detailed description of preferred embodiments]
The present invention generally provides a method for manufacturing printed circuit layers and printed circuit boards.
[0014]
The first step in practicing the method of the present invention is to deposit a layer of conductive material on a suitable substrate. Typical substrates are those suitable for processing into printed circuits or other microelectronic devices. Substrates suitable for the present invention are polymers reinforced with materials such as, but not limited to, glass fiber, aramid (Kevlar), aramid paper (Thermount), polybenzoxolate paper, or combinations thereof. Not done. Of these, glass fiber reinforced epoxy is the most preferred substrate. Gallium arsenide (GaAs), silicon, and crystalline silicon, polysilicon, amorphous silicon, epitaxial silicon, silicon dioxide (SiO 2 Also suitable are semiconductor materials, such as silicon-containing compositions such as, for example, and mixtures thereof. The preferred thickness of the substrate is about 10 to about 200 microns, more preferably about 10 to about 50 microns.
[0015]
Preferably, the conductive layer comprises a material such as copper, zinc, brass, chromium, nickel, aluminum, stainless steel, iron, gold, silver, titanium, and combinations and alloys thereof. The most preferred conductive layer is a copper foil. The copper foil is preferably produced by electrodepositing copper from a solution onto a rotating metal drum. The copper foil surface adjacent to the drum is usually smooth, ie, a glossy surface, while the other surface is relatively rough, also known as a rough surface. The drum is usually made of stainless steel or titanium, which acts as a cathode, and receives copper as it precipitates from solution. The anode is generally composed of a lead alloy. A cell voltage of about 5 to 10 volts is applied between the anode and the cathode to deposit copper, but oxygen is simultaneously generated at the anode. Next, the copper foil is taken out of the drum, cut into a required size, and bonded on a substrate. The bonding is preferably performed by pressing at least about 175 ° C. for about 30 minutes. The press is preferably maintained at a pressure of about 150 psi (1.0 MPa) under a vacuum of at least 28 inches of mercury (71 cm).
[0016]
Preferably, but not necessarily, prior to lamination, the conductive foil is electrolytically treated on the glossy surface to form a roughened copper deposit, and the roughened surface is electrolytically treated to deposit metal or alloy micronodules. Preferably, this is not necessary. The nodules are preferably copper or a copper alloy, which enhances adhesion to the substrate rather than roughening the surface. The surface microstructure of the copper foil is measured with a profilometer such as a Perthometer model M4P or S5P available from Mahr Feinpruef Corporation of Cincinnati, Ohio. Topographic measurements of the surface grain structure consisting of peaks and valleys are performed according to the industry standard IPC-TM-650 section 2.2.17 of the Institute for Interconnecting and Packaging Circuits at 2115 Sanders Road, Northbrook, Illinois 60062. In the measurement procedure, the evaluation length Im of the sample surface is set. Rz is defined as the average maximum height from the top to the bottom of five consecutive sampling lengths within the evaluation length Im (where Io is Im / 5). Rt is the maximum roughness depth, which is the maximum vertical distance between the highest peak and the lowest valley in the evaluation length Im. Rp is the maximum leveling depth, which is the height of the highest peak within the evaluation length Im. Ra or average roughness is defined as the arithmetic average of the total absolute distance from the average line of the roughness curve within the evaluation length Im.
[0017]
The important parameters for the present invention are Rz and Ra. The applied surface treatment forms a surface structure having peaks and valleys, with roughness parameters ranging from about 1 to about 10 microns for Ra and about 2 to about 10 microns for Rz. The applied surface treatment forms a surface structure having peaks and valleys on the glossy surface, with a roughness parameter of Ra of about 1 to about 4 microns, preferably about 2 to about 4 microns, most preferably about 3 microns. ~ 4 microns. Rz values range from about 2 to about 4.5 microns, preferably from about 2.5 to about 4.5 microns, more preferably from about 3 to about 4.5 microns.
[0018]
The applied surface treatment forms a surface structure having peaks and valleys on the rough surface, wherein the roughness parameter is Ra of about 4 to about 10 microns, preferably about 4.5 to about 8 microns, most preferably It will be in the range of about 5 to about 7.5 microns. Rz values range from about 4 to about 10 microns, preferably from about 4 to about 9 microns, more preferably from about 4 to about 7.5 microns.
[0019]
It is preferable that the glossy surface has copper deposits of about 2 to 4.5 μm thick and has an average roughness (Rz) of 2 μm or more. Preferably, the rough surface has a roughness Rz of about 4-7.5 μm. Micronodules of metals or alloys should be about 0.5 μm in size. If desired, other metals, such as zinc, indium, tin, cobalt, brass, bronze, etc., can be deposited as micronodules. This method is described in more detail in US Pat. No. 5,679,230, which is incorporated herein by reference. The glossy surface has a peel strength ranging from about 0.7 kg / linear cm to about 1.6 kg / linear, preferably from about 0.9 kg / linear cm to about 1.6 kg / linear. The rough surface has a peel strength in the range of about 0.9 kg / linear cm to about 2 kg / linear, preferably about 1.1 kg / linear cm to about 2 kg / linear. Peel strength is measured according to industry standard IPC-TM-650 section 2.4.8 Rev. C.
[0020]
The conductive layer is preferably between about 0.5 and about 200 microns, more preferably between about 9 and about 70 microns. The conductive layer can be formed on the substrate by using any other known metal deposition method such as electroless deposition, coating, sputtering, or vapor deposition, or by bonding.
[0021]
It is also preferred, but not necessary, that the foil be electrolytically treated on either side using a thin metal layer prior to lamination, but this is not required.
[0022]
This metal layer is preferably electrodeposited on the conductive layer. The metal layer can also be deposited on the conductive layer (after bonding to the substrate) by coating, sputtering, or vapor deposition on the conductive layer, or by laminating. The metal layer is a thin film, and preferably includes a material selected from nickel, tin, palladium, platinum, chromium, titanium, molybdenum, or an alloy thereof. Most preferably, the metal layer comprises nickel or tin. The metal layer is preferably about 0.01 to about 10 microns, more preferably about 0.2 to about 3 microns thick. This metal layer acts as an etching mask and will define the pattern of circuit lines and circuit spaces to be etched into the conductive layer.
[0023]
Once the metal layer has been deposited on the conductive layer, the next step is to selectively etch away the metal layer portions to form an etched pattern in the metal layer. This etching pattern is formed by a known photolithography technique using a photoresist composition. First, a photoresist is deposited directly on the thin metal layer. Photoresist compositions may be positive or negative, and are generally commercially available.
[0024]
Photoresists can be very thin (5-20 microns) because their primary function is only to define patterns in thin metal films and does not need to withstand harsh etching conditions. Thereby, the resolution is significantly improved. Suitable positive photoresists are well known in the art and can include an o-quinonediazide radiosensitizer. Examples of the o-quinonediazide radiosensitizer include U.S. Pat. Nos. 2,797,213, 3,106,465, 3,148,983, 3,130,047, and 3,201,329. And o-quinone-4- or -5-sulfonyl-diazide disclosed in U.S. Pat. Nos. 3,785,825 and 3,802,885.
[0025]
When o-quinonediazide is used, preferred binding resins include those insoluble in water and soluble or swellable in aqueous alkali, preferably novolak. Suitable positive photodielectric resins are commercially available, for example, under the trade name AZ-P4620 from Clariant Corporation of Somerville, NJ, USA, as well as Shipley I-line photoresist. Negative photoresists are also widely marketed.
[0026]
The photoresist is then image-wise exposed through a mask to actinic radiation, such as light in the visible, ultraviolet, or infrared spectral region, or image-wise scanned with electron, ion or neutron, or x-ray radiation. I do. Actinic radiation can be in the form of incoherent or coherent light, for example, light from a laser. The photoresist is then developed image-wise with a suitable solvent, such as an aqueous alkaline solution, thereby exposing the underlying metal layer portion.
[0027]
Subsequently, the exposed underlying metal layer portion is removed by well-known etching techniques, leaving the portion under the residual photoresist. Suitable etchants include, but are not limited to, acidic solutions such as cupric chloride (preferably for etching nickel) or nitric acid (preferably for etching tin). Also preferred are ferric chloride or sulfuric peroxide (hydrogen peroxide with sulfuric acid). During this step, portions of the conductive layer underlying portions etched away from the metal layer are exposed. This patterned metal layer provides a high-accuracy, high-precision, high-quality etching mask for etching the conductive layer.
[0028]
Next, the exposed lower conductive layer portion is removed by etching while leaving the conductive layer portion under the remaining portion of the metal layer. Suitable etchants for removing the conductive layer include, but are not limited to, alkaline solutions such as ammonium chloride / ammonium hydroxide. The circuit board can then be washed and dried. As a result, a high-performance printed circuit board having excellent resolution and uniformity can be obtained.
[0029]
In another preferred embodiment in which the metal layer comprises nickel, a one-step etching process can be performed. In this embodiment, after the photoresist is imaged and developed, each of the exposed portions of the metal layer and the underlying conductive layer can be etched in a cupric chloride etchant. When etching other metal layers, including tin, even the appropriate etchant cannot accurately etch the underlying conductor foil, necessitating a second stage of etching. This one-step etch is preferred for etching lines and spaces greater than about 3 mils (0.08 mm). When using one-step etching, the residence time in the etchant may need to be extended by 10-25%, depending on the etching system. Higher spray pressures and temperatures can achieve the same result. After the circuit lines and spaces have been etched through the metal and conductive layers, the residual photoresist may be stripped with a suitable solvent or optionally removed from the metal layer surface by ashing using known ashing techniques. it can. The photoresist can also be removed after etching the metal layer and before etching the conductor foil.
[0030]
In a preferred ashing process, the plasma is generated in a microwave plasma generator located upstream of the stripping chamber, and the stripping gas passes through the generator, causing reactive species generated from the gas in the plasma to strike. You will enter the ripping chamber. Plasma ions are removed from plasma radicals by filtering or the like. As used herein, the term "radical" shall mean uncharged particles such as atoms and molecular fragments generated in an upstream plasma generator. The plasma generator can be any plasma generator known in the art. Plasma generators that can provide a radical source substantially free of ions and electrons are described, for example, in US Pat. Nos. 5,174,856 and 5,200,031, the disclosures of which are incorporated by reference. Is incorporated herein by reference. Although any type of plasma generated by conventional methods can be generally used in the practice of the present invention, the plasma used may be a micro-plasma such as a Model AURA plasma generator commercially available from GaSonics of San Jose, California, USA. It is preferably generated by a wave plasma generator. Another upstream plasma generator that can provide a radical source substantially free of electrons and / or ions is Applied Materials, Inc. as an Advanced Strip Passivation (ASP) chamber. It is commercially available from. Plasma asher is also commercially available from Mattson Technology of Fremont, California, USA. Ashing is performed by Tokyo Electron Ltd. It can also be performed by an anisotropic method using in-situ ashing in an etching chamber such as TEL DRM 85, commercially available from E.C.
[0031]
At this point, another insulating substrate may be laminated onto the circuit without an additional roughening step and without blackening the rough surface of the foil. The thin metal layer does not need to be removed after etching and acts as a replacement for the oxide and provides sufficient adhesion to form a multilayer structure. Further, the metal layer is more uniform and has a higher reflectance than the conductor foil alone, and is easily inspected using a well-known automatic optical inspection (AOI) apparatus.
[0032]
The following non-limiting examples serve to illustrate the invention.
[0033]
Example 1 : Treat the glossy surface of the copper foil to form copper nodules and apply a Zn-Cr barrier layer. The roughened surface is also treated to form nodules, but then treated with nickel. The foil is attached to glass fibers impregnated with epoxy (with the glossy surface in contact with this material) to produce a substrate. Liquid photoresist is applied to the substrate to a thickness of 12 microns and exposed to UV light through a mask to form an image. The photoresist is developed using potassium carbonate to expose the nickel surface. The nickel is removed using a cupric chloride etch to expose the underlying copper. This copper is etched using a system containing ammonia as a main component to determine the trace. The photoresist is removed using a sodium hydroxide solution. Drill holes around the substrate based on the image pattern. These holes are used for alignment. Inspect the traces using an automated optical inspection device and repair as needed (and if acceptable). The finished substrate (core) with the etched traces is glued together with other cores (if necessary) between epoxy glass fibers, with the copper foil outside. A hole is made in this "semi-finished product" of the printed circuit board, an external circuit is set, a solder mask is placed, and solder is attached to complete. The finished board is tested and then assembled.
[0034]
Example 2 Example 1 is repeated except that the rough surface of the laminate is brought into contact with the substrate and treated with Zn—Cr. The shiny surface has nodules plated as in Example 1, but treated with nickel.
[0035]
Example 3 : Example 2 was repeated except that the glossy surface was roughened by microetching before the nickel treatment.
[0036]
Example 4 : Example 2 was repeated except that the glossy surface was roughened by scrubbing with pumice before nickel treatment.
[0037]
Example 5 Example 1 is repeated except that the photoresist is of a permanent nature and is not removed after etching.
[0038]
Example 6 Example 1 is repeated except that etching is performed in one step using cupric chloride.
[0039]
Example 7 Example 1 is repeated except that the photoresist is exposed using a direct laser imaging system.
[0040]
Example 8 : Example 1 is repeated except that tin is plated instead of nickel and etched using nitric acid.
[0041]
Example 9 A copper foil is produced by electrodepositing copper from a solution onto a rotating metal drum according to Example 1 of US Pat. No. 3,293,109. The copper is dissolved in sulfuric acid and then electrodeposited as a copper sulfate in a solution of 70-105 g / L copper and 80-160 g / L free sulfuric acid at 40-60 ° C. This solution is brought into contact with a rotating metal drum, usually made of titanium. The rotating metal drum acts as a cathode and receives copper as it precipitates from solution. The anode is made of a lead alloy. An electrolytic cell voltage of about 5-10 V is applied between the anode and cathode to deposit copper. On the other hand, oxygen is generated at the anode. The copper is deposited on the drum as a continuous copper film approximately 18-70 m thick, which is removed, cut to the required width, and finally rolled. The copper foil surface in contact with the drum is smooth ("glossy surface") and the other surface is relatively rough ("rough surface").
[0042]
According to US Pat. No. 5,679,230, either the glossy or the rough side of the copper foil sample is treated to produce nodules on the surface. Either the glossy or rough side of another copper foil sample is microetched with cupric chloride. The surface roughness and peel strength of the copper foil sample are measured. Surface roughness is measured according to IPC-TM-650 section 2.2.17 and peel strength according to IPC-TM-650 section 2.4.8 Rev. C. The results are shown below.
[0043]
[Table 1]
Figure 2004512698
[0044]
Although the present invention has been particularly shown and described with respect to preferred embodiments thereof, those skilled in the art will readily appreciate that various changes and modifications can be made without departing from the spirit and scope of the invention. There will be. It is intended that the following claims be interpreted to cover the disclosed embodiment, its alternatives discussed above, and all equivalents thereof.

Claims (43)

プリント回路層を製造するための方法であって、
a)粗面化された第2の表面を第1の表面の反対側に有する導電層の第1の表面を基板上に付着させること、
b)導電層とは異なるエッチング耐性を有する材料を含む薄い金属層を、導電層の粗面化された第2の表面上に付着させること、
のステップ(a)および(b)をいずれかの順序で実施し、次いで
c)金属層上にフォトレジストを付着させること、
d)フォトレジストをイメージどおりに露光し、現像し、それによって下にある金属層部分を露出させること、
e)露出した下の金属層部分を除去し、それによって下にある導電層部分を露出させること、および
f)露出した下の導電層部分を除去し、それによってプリント回路層を製造することを含む方法。
A method for manufacturing a printed circuit layer, comprising:
a) depositing a first surface of a conductive layer having a roughened second surface opposite the first surface on a substrate;
b) depositing a thin metal layer comprising a material having a different etching resistance than the conductive layer on the roughened second surface of the conductive layer;
Performing steps (a) and (b) in any order, and then c) depositing a photoresist on the metal layer;
d) exposing and developing the photoresist image-wise, thereby exposing the underlying metal layer portions;
e) removing the exposed underlying metal layer portion, thereby exposing the underlying conductive layer portion; and f) removing the exposed underlying conductive layer portion, thereby producing a printed circuit layer. Including methods.
ステップa)を実施し、次いでステップb)を実施する、請求項1に記載の方法。The method according to claim 1, wherein step a) is performed and then step b) is performed. ステップb)を実施し、次いでステップa)を実施する、請求項1に記載の方法。The method according to claim 1, wherein step b) is performed, and then step a) is performed. 始めに導電層の第2の表面を粗面化し、次いで第2の金属で処理し、次いで導電層の第1の表面を基板上に付着させることによって、ステップa)を実施する、請求項1に記載の方法。2. The step a) is performed by first roughening a second surface of the conductive layer, then treating with a second metal, and then depositing the first surface of the conductive layer on a substrate. The method described in. 始めに導電層の第2の表面を粗面化し、次いで導電層の第1の表面を基板上に付着させることによって、ステップa)を実施する、請求項1に記載の方法。2. The method according to claim 1, wherein step a) is performed by first roughening the second surface of the conductive layer and then depositing the first surface of the conductive layer on the substrate. 始めに導電層の第1の表面を基板上に付着させ、次いで導電層の第2の表面を粗面化することによって、ステップa)を実施する、請求項1に記載の方法。2. The method according to claim 1, wherein step a) is performed by first depositing a first surface of the conductive layer on the substrate and then roughening the second surface of the conductive layer. 導電層の粗面化された第2の表面が、約1〜約10ミクロンの範囲の平均粗さ(Ra)値を有する、請求項1に記載の方法。The method of claim 1, wherein the roughened second surface of the conductive layer has an average roughness (Ra) value ranging from about 1 to about 10 microns. 導電層の粗面化された第2の表面が、粗面化された第2の表面の上または中に、金属または金属合金のマイクロノジュールを含む、請求項1に記載の方法。The method of claim 1, wherein the roughened second surface of the conductive layer comprises a metal or metal alloy micronodule on or in the roughened second surface. 導電層の粗面化された第2の表面がマイクロエッチングされている、請求項1に記載の方法。The method of claim 1, wherein the roughened second surface of the conductive layer is microetched. 請求項1のステップa)〜f)を少なくとも1回繰り返し、それによって複数のプリント回路層を作製し、次いでその後少なくとも1つの中間層を介してプリント回路層を互いに付着させ、それによってプリント回路板を形成することを含む、複合材料の製造方法。2. The steps a) to f) of claim 1 are repeated at least once, thereby producing a plurality of printed circuit layers, and then subsequently attaching the printed circuit layers to each other via at least one intermediate layer, whereby the printed circuit board Forming a composite material. ステップ(e)のあとで、残留フォトレジストを除去するステップをさらに含む、請求項1に記載の方法。The method of claim 1, further comprising, after step (e), removing the residual photoresist. ステップ(f)のあとで、残留フォトレジストを除去するステップをさらに含む、請求項1に記載の方法。The method of claim 1, further comprising, after step (f), removing residual photoresist. 導電層が導体箔を含む、請求項1に記載の方法。The method of claim 1, wherein the conductive layer comprises a conductive foil. 金属層が金属箔を含む、請求項1に記載の方法。The method of claim 1, wherein the metal layer comprises a metal foil. 導電層が、銅、黄銅、ステンレススチール、アルミニウム、ニッケル、ならびにこれらの合金および組合せからなる群から選択される材料を含む、請求項1に記載の方法。The method of claim 1, wherein the conductive layer comprises a material selected from the group consisting of copper, brass, stainless steel, aluminum, nickel, and alloys and combinations thereof. 導電層が銅箔である、請求項1に記載の方法。The method according to claim 1, wherein the conductive layer is a copper foil. 導電層を基板上に貼り合わせる、請求項1に記載の方法。The method according to claim 1, wherein the conductive layer is laminated on the substrate. 電解析出または無電解析出によって導電層を基板上に付着させる、請求項1に記載の方法。The method according to claim 1, wherein the conductive layer is deposited on the substrate by electrolytic deposition or electroless deposition. コーティング、スパッタリング、または蒸着によって導電層を基板上に付着させる、請求項1に記載の方法。The method according to claim 1, wherein the conductive layer is deposited on the substrate by coating, sputtering, or vapor deposition. 金属層が、ニッケル、スズ、パラジウム、白金、クロム、モリブデン、チタン、ならびにこれらの合金および組合せからなる群から選択される材料を含む、請求項1に記載の方法。The method of claim 1, wherein the metal layer comprises a material selected from the group consisting of nickel, tin, palladium, platinum, chromium, molybdenum, titanium, and alloys and combinations thereof. 金属層がニッケルを含む、請求項1に記載の方法。The method of claim 1, wherein the metal layer comprises nickel. 金属層がスズを含む、請求項1に記載の方法。The method of claim 1, wherein the metal layer comprises tin. 金属層を導電層上に貼り合わせる、請求項1に記載の方法。The method according to claim 1, wherein the metal layer is laminated on the conductive layer. 電解析出技術または無電解析出技術のいずれかによって金属層を導電層上に付着させる、請求項1に記載の方法。The method of claim 1, wherein the metal layer is deposited on the conductive layer by either an electrolytic deposition technique or an electroless deposition technique. コーティング、スパッタリング、または蒸着によって金属層を導電層に付着させる、請求項1に記載の方法。The method of claim 1, wherein the metal layer is applied to the conductive layer by coating, sputtering, or vapor deposition. 金属層の露出部分を酸エッチングで除去する、請求項1に記載の方法。2. The method of claim 1, wherein the exposed portions of the metal layer are removed by acid etching. 導電層の露出部分をアルカリエッチングで除去する、請求項1に記載の方法。The method according to claim 1, wherein the exposed portion of the conductive layer is removed by alkali etching. 金属層の露出部分および下にある導電層部分を酸エッチングで同時に除去する、請求項1に記載の方法。The method of claim 1, wherein the exposed portion of the metal layer and the underlying conductive layer portion are simultaneously removed by acid etching. 基板がポリマーフィルムを含む、請求項1に記載の方法。The method of claim 1, wherein the substrate comprises a polymer film. 基板が、ポリイミド、ポリエステル、または液晶ポリマーのフィルムを含む、請求項1に記載の方法。The method of claim 1, wherein the substrate comprises a polyimide, polyester, or liquid crystal polymer film. 基板が、強化ポリマーを含む、請求項1に記載の方法。The method of claim 1, wherein the substrate comprises a reinforced polymer. 基板が、エポキシ、ポリイミド、シアン酸エステル、BT−エポキシ、またはこれらの組合せを含む強化ポリマーを含む、請求項1に記載の方法。The method of claim 1, wherein the substrate comprises a reinforced polymer comprising epoxy, polyimide, cyanate, BT-epoxy, or a combination thereof. 基板が、ガラス繊維またはオーガニックペーパーを含む強化ポリマーを含む、請求項1に記載の方法。The method of claim 1, wherein the substrate comprises a reinforced polymer including fiberglass or organic paper. a)粗面化された第2の表面を第1の表面の反対側に有する導電層の第1の表面を基板上に付着させること、
b)導電層とは異なるエッチング耐性を有する材料を含む薄い金属層を、導電層の粗面化された第2の表面上に付着させること、
のステップa)およびb)をいずれかの順序で実施し、次いで
c)金属層上にフォトレジストを付着させること、
d)フォトレジストをイメージどおりに露光し、現像し、それによって下にある金属層部分を露出させること、
e)露出した下の金属層部分を除去し、それによって下にある導電層部分を露出させること、および
f)露出した下の導電層部分を除去すること、
を実施する方法によって製造されるプリント回路層。
a) depositing a first surface of a conductive layer having a roughened second surface opposite the first surface on a substrate;
b) depositing a thin metal layer comprising a material having a different etching resistance than the conductive layer on the roughened second surface of the conductive layer;
Performing steps a) and b) in any order, and then c) depositing a photoresist on the metal layer;
d) exposing and developing the photoresist image-wise, thereby exposing the underlying metal layer portions;
e) removing the exposed underlying metal layer portion, thereby exposing the underlying conductive layer portion; and f) removing the exposed underlying conductive layer portion;
Printed circuit layer produced by the method of performing the above.
導電層が導体箔を含む、請求項34に記載のプリント回路層。35. The printed circuit layer according to claim 34, wherein the conductive layer comprises a conductive foil. 金属層が金属箔を含む、請求項34に記載のプリント回路層。35. The printed circuit layer according to claim 34, wherein the metal layer comprises a metal foil. 導電層が、銅、黄銅、ステンレススチール、アルミニウム、ニッケル、ならびにこれらの合金および組合せからなる群から選択される材料を含む請求項34に記載のプリント回路層。35. The printed circuit layer of claim 34, wherein the conductive layer comprises a material selected from the group consisting of copper, brass, stainless steel, aluminum, nickel, and alloys and combinations thereof. 導電層が銅箔を含む請求項34に記載のプリント回路層。35. The printed circuit layer according to claim 34, wherein the conductive layer comprises a copper foil. 金属層が、ニッケル、スズ、パラジウム、白金、クロム、モリブデン、チタン、ならびにこれらの合金および組合せからなる群から選択される材料を含む請求項34に記載のプリント回路層。35. The printed circuit layer of claim 34, wherein the metal layer comprises a material selected from the group consisting of nickel, tin, palladium, platinum, chromium, molybdenum, titanium, and alloys and combinations thereof. 金属層がニッケルを含む、請求項34に記載のプリント回路層。35. The printed circuit layer according to claim 34, wherein the metal layer comprises nickel. 金属層がスズを含む請求項34に記載のプリント回路層。35. The printed circuit layer according to claim 34, wherein the metal layer comprises tin. 基板が半導体を含む請求項34に記載のプリント回路層。35. The printed circuit layer according to claim 34, wherein the substrate comprises a semiconductor. 基板が、ガリウムヒ素、シリコン、シリコン含有組成物、およびこれらの組合せを含む、請求項34に記載のプリント回路層。35. The printed circuit layer of claim 34, wherein the substrate comprises gallium arsenide, silicon, a silicon-containing composition, and combinations thereof.
JP2002538728A 2000-10-26 2001-10-17 Use of metallization on copper foil for fine line formation instead of oxidation process in printed circuit board manufacturing Pending JP2004512698A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69761400A 2000-10-26 2000-10-26
PCT/US2001/032400 WO2002035897A1 (en) 2000-10-26 2001-10-17 Use of metallic treatment on copper foil to produce fine lines and replace oxide process in printed circuit board production

Publications (2)

Publication Number Publication Date
JP2004512698A true JP2004512698A (en) 2004-04-22
JP2004512698A5 JP2004512698A5 (en) 2005-12-22

Family

ID=24801816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002538728A Pending JP2004512698A (en) 2000-10-26 2001-10-17 Use of metallization on copper foil for fine line formation instead of oxidation process in printed circuit board manufacturing

Country Status (9)

Country Link
EP (1) EP1332653A1 (en)
JP (1) JP2004512698A (en)
KR (1) KR100899588B1 (en)
CN (1) CN1299546C (en)
AU (1) AU2002211790A1 (en)
CA (1) CA2426124A1 (en)
MY (1) MY156961A (en)
TW (1) TW592009B (en)
WO (1) WO2002035897A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010074072A1 (en) * 2008-12-26 2010-07-01 日鉱金属株式会社 Rolled copper foil or electrolytic copper foil for electronic circuit, and method for forming electronic circuit using the rolled copper foil or electrolytic copper foil
WO2010074054A1 (en) * 2008-12-26 2010-07-01 日鉱金属株式会社 Method for forming electronic circuit
CN109693080A (en) * 2018-12-24 2019-04-30 江苏弘信华印电路科技有限公司 A kind of impulse- free robustness milling technology of rigid-flex combined board

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703252B2 (en) * 2002-01-31 2004-03-09 Hewlett-Packard Development Company, L.P. Method of manufacturing an emitter
JP2005285946A (en) * 2004-03-29 2005-10-13 Nippon Mektron Ltd Manufacturing method of circuit board
CN100446640C (en) * 2004-09-09 2008-12-24 广东东硕科技有限公司 An after-treatment fluid for copper surface black oxidation
KR101269745B1 (en) 2008-12-26 2013-05-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 Rolled copper foil or electrolytic copper foil for electronic circuit, method for forming electronic circuit and printed substrate using the rolled copper foil or electrolytic copper foil
JP5935163B2 (en) * 2012-03-30 2016-06-15 ナガセケムテックス株式会社 Resist adhesion improver and copper wiring manufacturing method
JP7055049B2 (en) * 2017-03-31 2022-04-15 Jx金属株式会社 Surface-treated copper foil and laminated boards using it, copper foil with carriers, printed wiring boards, electronic devices, and methods for manufacturing printed wiring boards.
TWI781818B (en) 2021-11-05 2022-10-21 長春石油化學股份有限公司 Surface-treated copper foil and copper clad laminate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2009018B1 (en) * 1970-02-26 1971-04-15 Krause W Process for the production of printed circuit boards
DE2511189C2 (en) * 1975-03-14 1976-10-21 Heinz Bungard METHOD FOR MANUFACTURING SURFACE-CLAD BASE MATERIAL FOR MANUFACTURING PRINTED CIRCUITS
US4756795A (en) * 1986-10-31 1988-07-12 International Business Machines Corporation Raw card fabrication process with nickel overplate
US4971894A (en) * 1989-02-13 1990-11-20 International Business Machines Corporation Method and structure for preventing wet etchant penetration at the interface between a resist mask and an underlying metal layer
JPH0728115B2 (en) * 1989-03-17 1995-03-29 株式会社日立製作所 Printed board and manufacturing method thereof
JPH0787270B2 (en) * 1992-02-19 1995-09-20 日鉱グールド・フォイル株式会社 Copper foil for printed circuit and manufacturing method thereof
JPH0681172A (en) * 1992-09-01 1994-03-22 Hitachi Cable Ltd Formation of fine pattern
JP2762386B2 (en) * 1993-03-19 1998-06-04 三井金属鉱業株式会社 Copper-clad laminates and printed wiring boards
JPH08222857A (en) * 1995-02-16 1996-08-30 Mitsui Mining & Smelting Co Ltd Copper foil and high-density multilayer printed circuit board using the copper foil for inner layer circuit
US6132887A (en) * 1995-06-16 2000-10-17 Gould Electronics Inc. High fatigue ductility electrodeposited copper foil
US5679230A (en) * 1995-08-21 1997-10-21 Oak-Mitsui, Inc. Copper foil for printed circuit boards
US6117300A (en) * 1996-05-01 2000-09-12 Honeywell International Inc. Method for forming conductive traces and printed circuits made thereby
US5895581A (en) * 1997-04-03 1999-04-20 J.G. Systems Inc. Laser imaging of printed circuit patterns without using phototools
US5989727A (en) * 1998-03-04 1999-11-23 Circuit Foil U.S.A., Inc. Electrolytic copper foil having a modified shiny side
US6117250A (en) * 1999-02-25 2000-09-12 Morton International Inc. Thiazole and thiocarbamide based chemicals for use with oxidative etchant solutions

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010074072A1 (en) * 2008-12-26 2010-07-01 日鉱金属株式会社 Rolled copper foil or electrolytic copper foil for electronic circuit, and method for forming electronic circuit using the rolled copper foil or electrolytic copper foil
WO2010074054A1 (en) * 2008-12-26 2010-07-01 日鉱金属株式会社 Method for forming electronic circuit
KR101229617B1 (en) 2008-12-26 2013-02-04 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 Method for forming electronic circuit
CN109693080A (en) * 2018-12-24 2019-04-30 江苏弘信华印电路科技有限公司 A kind of impulse- free robustness milling technology of rigid-flex combined board

Also Published As

Publication number Publication date
MY156961A (en) 2016-04-15
KR20030044046A (en) 2003-06-02
CA2426124A1 (en) 2002-05-02
KR100899588B1 (en) 2009-05-27
TW592009B (en) 2004-06-11
CN1483303A (en) 2004-03-17
WO2002035897A1 (en) 2002-05-02
WO2002035897A9 (en) 2003-02-20
EP1332653A1 (en) 2003-08-06
CN1299546C (en) 2007-02-07
AU2002211790A1 (en) 2002-05-06

Similar Documents

Publication Publication Date Title
AU649666B2 (en) Method for printed circuit board pattern making using selectively etchable metal layers
KR100427794B1 (en) Method of manufacturing multilayer wiring board
US6515233B1 (en) Method of producing flex circuit with selectively plated gold
KR100899588B1 (en) Printed circuit board manufacturing method which metallizes copper foil to replace oxide process and manufacture fine lines in printed circuit board manufacturing
JP5483658B2 (en) Wiring board manufacturing method
US6500349B2 (en) Manufacture of printed circuits using single layer processing techniques
US5294291A (en) Process for the formation of a conductive circuit pattern
JPH0465558B2 (en)
US6767445B2 (en) Method for the manufacture of printed circuit boards with integral plated resistors
TWI487437B (en) Electronic circuit and method for forming the same, and copper composite sheet for forming electronic circuit
KR20170028047A (en) Flexible Copper Clad Laminate, Method for Manufacturing The Same, and Method for Manufacturing Flexible Printed Circuit Board
JPH09288358A (en) Method of forming conductor circuit
US20020130103A1 (en) Polyimide adhesion enhancement to polyimide film
KR20030073919A (en) The fabrication method of multi-layer printed circuit board using single etching semi-additive process
JPH0745948A (en) Multilayer wiring board and its manufacture
JP2005518086A (en) Printed circuit board with integrated inductor core
JP2689944B2 (en) Circuit board manufacturing method
JP3178677B2 (en) Method for manufacturing multilayer wiring board
CN111491456A (en) Manufacturing method of printed circuit board with buried circuit
JP3828205B2 (en) Method for manufacturing transfer member and transfer member
JP2644951B2 (en) Method of forming conductor circuit
JPWO2000052977A1 (en) Method for manufacturing a multilayer wiring board

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070606