JP2004325571A

JP2004325571A - Electro-optical device, electro-optical device driving method, and electronic apparatus

Info

Publication number: JP2004325571A
Application number: JP2003117162A
Authority: JP
Inventors: Katsunori Yamazaki; 克則山崎; Takashi Kurumisawa; 孝胡桃澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-04-22
Filing date: 2003-04-22
Publication date: 2004-11-18

Abstract

【課題】クロストークを低減し、表示品質の向上を図る。
【解決手段】データ線駆動回路は、走査線駆動回路によって選択された画素行に関して、「ＬＵ」の表示領域では明補正付の左寄せ駆動、「ＬＤ」の表示領域では暗補正付の左寄せ駆動、「ＲＵ」の表示領域では明補正付の右寄せ駆動、「ＲＤ」の表示領域では暗補正付の右寄せ駆動をそれぞれ行う。
【選択図】図６An object of the present invention is to reduce crosstalk and improve display quality.
For a pixel row selected by a scanning line drive circuit, a data line drive circuit is a left justification drive with light correction in a display area of “LU”, a left justification drive with dark correction in a display area of “LD”, In the "RU" display area, rightward drive with light correction is performed, and in the "RD" display area, rightward drive with dark correction is performed.
[Selection] Fig. 6

Description

【０００１】
【発明の属する技術分野】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、複数のパルス幅変調方式を併用したクロストーク対策に関する。
【０００２】
【従来の技術】
従来より、クロストーク、すなわち、水平方向（画素行方向）における表示ムラの低減を図る技術が提案されている。例えば、特許文献１には、右寄せ駆動と左寄せ駆動とを併用したパルス幅変調方式が開示されている。右寄せ駆動と左寄せ駆動とでは、オン電圧・オフ電圧間の切り換えに伴うデータ線の電圧変化が逆方向になる関係上、走査線上の電圧に作用する微分波状のノイズ（電圧歪み）の方向も逆になる。したがって、立ち上がりノイズと立ち下がりノイズとが走査線上において相殺される。その結果、理想に近い選択電圧の波形が得られるため、クロストークの低減を図ることができる。
【０００３】
【特許文献１】
特開平１１−５２３３３号公報。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来の技術では、右寄せ駆動における電圧変化タイミングと、左寄せ駆動におけるそれとが離れているケース（例えば、明るい同一階調の表示時）において、十分なノイズ相殺効果を得ることができないという問題がある。
【０００５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、クロストークを一層効果的に低減することで、表示品質の向上を図ることである。
【０００６】
【課題を解決するための手段】
かかる課題を解決するために、第１の発明は、画素を駆動させるオン電圧のパルス幅をデータに基づいて設定するパルス幅変調によって、画素の階調表示を行う電気光学装置を提供する。この電気光学装置は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の画素と、走査線駆動回路と、データ線駆動回路とを有する。走査線駆動回路は、複数の走査線に走査信号を出力することによって、複数の画素の中から、データの書込対象となる画素行を選択する。データ線駆動回路は、走査線駆動回路によって選択された画素行に対するデータの書き込みを、所定の期間の前半にオン電圧を設定する第１のパルス幅変調方式と、所定の期間の後半にオン電圧を設定する第２のパルス幅変調方式とを用いて行う。また、データ線駆動回路は、画素行における階調群が本来の階調群よりも分散が大きくなるようなパルス幅を有するオン電圧のセットを、複数のデータ線を介して、画素行に供給する。
【０００７】
ここで、第１の発明において、画素行は、第１の表示領域と、第２の表示領域と、第３の表示領域と、第４の表示領域とを含んでいてもよい。この場合、データ線駆動回路は、第１の表示領域に対して、第１のパルス幅変調方式によって、本来の階調よりも階調を増加させたパルス幅を有するオン電圧を供給する。データ線駆動回路は、第２の表示領域に対して、第１のパルス幅変調方式によって、本来の階調よりも階調を低下させたパルス幅を有するオン電圧を供給する。データ線駆動回路は、第３の表示領域に対して、第２のパルス幅変調方式によって、本来の階調よりも階調を増加させたパルス幅を有するオン電圧を供給する。また、データ線駆動回路は、第４の表示領域に対して、第２のパルス幅変調方式によって、本来の階調よりも階調を低下させたパルス幅を有するオン電圧を供給する。この場合、第１の表示領域と、第２の表示領域と、第３の表示領域と、第４の表示領域とは、画素行において均一に分散していることが好ましい。
【０００８】
また、第１の発明において、画像の粒状感を解消すべく、フレーム・レート・コントロールを用いることが好ましい。この場合、データ線駆動回路は、第１のフレームにおける一の表示領域に対して、本来の階調よりも階調を増加させたパルス幅を有するオン電圧を供給した場合、第１のフレームに続く第２のフレームにおける一の表示領域に対して、本来の階調よりも階調を低下させたパルス幅を有するオン電圧を供給する。
【０００９】
第１の発明において、データ線駆動回路は、消費電力の低減を図るべく、第１の走査線と第１のデータ線との交差に対応する表示領域に対して、第１のパルス幅変調方式および第２のパルス幅変調方式の一方を用いた場合、第１の走査線の次に選択される第２の走査線と第１のデータ線との交差に対応する表示領域に対して、第１のパルス幅変調方式および第２のパルス幅変調方式の他方を用いることが好ましい。
【００１０】
第１の発明において、表示領域は、画素単位、または、画素を構成するサブピクセル単位で設定されていることが好ましい。
【００１１】
第１の発明において、データ線駆動回路は、表示領域の種類に応じて、複数の異なる階調規定信号のいずれかを選択し、選択された階調規定信号に基づいて、オン電圧のパルス幅と、所定の期間におけるオン電圧の設定時期とを決定してもよい。
【００１２】
第２の発明は、上記第１の発明に係る電気光学装置を実装した電子機器を提供する。
【００１３】
第３の発明は、複数の走査線と、複数のデータ線と、走査線とデータ線との交差に対応して設けられた複数の画素とを有し、画素を駆動させるオン電圧のパルス幅をデータに基づいて設定するパルス幅変調によって、画素の階調表示を行う電気光学装置の駆動方法を提供する。この駆動方法は、複数の画素の中から、データの書込対象となる画素行を選択する第１のステップと、画素行における階調群が本来の階調群よりも分散が大きくなるような画像処理をデータに施す第２のステップと、所定の期間の前半にオン電圧を設定する第１のパルス幅変調方式と、所定の期間の後半にオン電圧を設定する第２のパルス幅変調方式とを用いて、画素行に対して、画像処理が施されたデータを供給する第３のステップとを有する。
【００１４】
ここで、第３の発明において、画素行は、第１のパルス幅変調方式を用いて、本来の階調よりも階調を増加させる第１の表示領域と、第１のパルス幅変調方式を用いて、本来の階調よりも階調を低下させる第２の表示領域と、第２のパルス幅変調方式を用いて、本来の階調よりも階調を増加させる第３の表示領域と、第２のパルス幅変調方式を用いて、本来の階調よりも階調を低下させる第４の表示領域とを有することが好ましい。この場合、第１の表示領域と、第２の表示領域と、第３の表示領域と、第４の表示領域とは、画素行において均一に分散していることが望ましい。
【００１５】
第３の発明において、第１のフレームで一の表示領域を本来の階調よりも階調を増加させた場合、第１のフレームに続く第２のフレームにおいて、一の表示領域を本来の階調よりも階調を低下させることが好ましい。
【００１６】
第３の発明において、第１の走査線と第１のデータ線との交差に対応する表示領域に対して、第１のパルス幅変調方式および第２のパルス幅変調方式の一方を用いた場合、第１の走査線の次に選択される第２の走査線と第１のデータ線との交差に対応する表示領域に対して、第１のパルス幅変調方式および第２のパルス幅変調方式の他方を用いることが好ましい。
【００１７】
第３の発明において、表示領域は、画素単位、または、画素を構成するサブピクセル単位で設定されていることが好ましい。
【００１８】
第３の発明において、複数の異なる階調規定信号を用いてもよい。それぞれの階調規定信号は、各階調におけるオン電圧のパルス幅を規定している。この場合、第２のステップは、複数の階調規定信号のいずれかを選択し、選択された階調規定信号に基づいて、オン電圧のパルス幅と、所定の期間におけるオン電圧の設定時期とを決定するステップを含んでいてもよい。
【００１９】
さらに、第３の発明において、第２のステップは、データを構成する階調値そのものを増減するステップを含んでいてもよい。
【００２０】
【発明の実施の形態】
図１は、本実施形態に係る電気光学装置のブロック構成図である。表示部１は、スイッチング素子によって液晶層の駆動を行うアクティブマトリクス型のパネルであり、ｍドット×ｎライン分の電気光学素子２がマトリクス状（二次元平面的）に並んでいる。この表示部１には、それぞれが行方向（Ｘ方向）に延在するｎ本の走査線Ｙ１〜Ｙｎと、それぞれが列方向（Ｙ方向）に延在するｍ本のデータ線Ｘ１〜Ｘｍとが設けられている。走査線Ｙ１〜Ｙｎおよびデータ線Ｘ１〜Ｘｍは、互いに交差しており、この交差に対応して（具体的には１本の走査線Ｙと３本のデータ線Ｘとの交差に対応して）、画素が配置されている。
【００２１】
図２に示すように、画像の最小表示単位である１つの画素Ｐは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３つのサブピクセルで構成されており、１つのサブピクセルに対応して１つの電気光学素子２が設けられている。したがって、１フレームの画像全体における画素Ｐの個数は、（ｍドット／３）×ｎラインになる。以下の説明において、表示部１上に存在する特定の画素Ｐを指定する場合、Ｘ方向の位置を規定するデータ線Ｘの添字１〜ｍと、Ｙ方向の位置を規定する走査線Ｙの添字１〜ｎとを用いて表現し、左上を（１，１）、右下を（ｍ／３，ｎ）とする。例えば、最上の走査線Ｙ１に対応する画素行（１水平ライン上の画素群）に関しては、左から順にＰ（１，１），Ｐ（２，１），（３，１），・・・，Ｐ（ｍ／３，１）で表される。
【００２２】
図３は、１ドットを構成する電気光学素子２の等価回路図である。１つの電気光学素子２は、直列に接続されたＴＦＤ２０と液晶容量２１とを有する。ＴＦＤ２０は、二端子型スイッチング素子の一つであって、非線形な電流−電圧特性を有する。すなわち、電圧（絶対値｜Ｖ｜）が零付近では電流が殆ど流れないが、これが閾値電圧｜Ｖｔｈ｜を超えると、その増加とともに電流が急激に流れる。ＴＦＤ２０の一端は、走査線Ｙ（ＹはＹ１〜Ｙｎのいずれかを指す）に相当する走査電極２２に接続されている。液晶容量２１は、データ線Ｘ（ＸはＸ１〜Ｘｍのいずれかを指す）に相当する信号電極２３とＴＦＤ２０の他端との間に設けられており、一対の電極と、これらの電極間に挟持された液晶層とによって構成される。走査信号とデータ信号とが電圧レベルで電気光学素子２に供給されると、ＴＦＤ２０がオンすることを前提として、液晶容量２１が充放電される。そして、液晶容量２１の電極間に生じた電位差によって、液晶層の透過率（または反射率）が設定され、これに応じた画素の階調表示が行われる。なお、同図では、ＴＦＤ２０が走査電極２２側に設けられ、液晶容量２１が信号電極２３側に設けられているが、両者を逆の接続関係にしてもよい。
【００２３】
タイミング信号生成回路５は、上位装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓおよびドットクロック信号ＤＣＬＫといった外部信号に基づいて、各種の内部信号を生成する。これらの内部信号による同期制御の下、走査線駆動回路３とデータ線駆動回路４とは、互いに協働して表示部１の表示制御を行う。内部信号としては、極性指示信号ＰＯＬ、走査線駆動系の信号ＤＹ，ＣＬＹおよびデータ線駆動系の信号ＬＰ，ＣＬＸ，ＤＸ，ＧＣＰ１〜４，ＳＥＬ１〜ＳＥＬｍ等が挙げられる。
【００２４】
ここで、極性指示信号ＰＯＬは、液晶の交流駆動を行う際の電圧極性を指示する信号であり、走査線駆動回路３とデータ線駆動回路４との双方に出力される。また、走査線駆動系の信号のうち、スタートパルスＤＹは１垂直走査期間（１Ｆ）を規定する信号であり、１Ｆの開始時にパルス状に立ち上る。クロック信号ＣＬＹは、１水平ラインの選択期間（１水平走査期間（１Ｈ））を規定する信号であり、１Ｈの周期を有する。一方、データ線駆動系の信号のうち、ラッチパルスＬＰは、１Ｈの最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移時、すなわち、立ち上がり時および立ち下がり時にパルス状に立ち上がる。クロック信号ＣＬＸは、画素へのデータ書込用のドットクロック信号である。スタート信号ＤＸは、１画素行分のデータの取り込みを開始するタイミングを規定している。階調規定信号ＧＣＰ１〜ＧＣＰ４は、それぞれの階調のパルス幅を規定するが、これが４つ設けられている理由は、後述するように、２種類の階調補正（階調の増加および階調の低下）と２種類のパルス幅変調方式との組み合わせに対応するためである。選択信号ＳＥＬ１〜ＳＥＬｍは、階調規定信号ＧＣＰ１〜ＧＣＰ４のいずれかをデータ線単位で選択する信号である。
【００２５】
電圧生成回路６は、６値の固定電圧±Ｖｓｉｇ，±Ｖｈｌｄ，±Ｖｓｅｌを生成する。正負の信号電圧±Ｖｓｉｇは、データ線駆動回路４に供給され、正負の選択電圧±Ｖｓｅｌおよび正負の保持電圧±Ｖｈｌｄ（｜Ｖｈｌｄ｜＜｜Ｖｓｅｌ｜）は、走査線駆動回路３に供給される。なお、電圧極性は、基準電圧Ｖｓｓを基準として定められ、これよりも高電圧側を正極とし、これよりも低電圧側を負極とする。
【００２６】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線Ｙ１〜Ｙｎに走査信号を出力することによって、１Ｈ毎に、走査線Ｙ１〜Ｙｎを順番に選択していく。このような線順次走査により、１Ｆにおいて、所定の走査方向に（一般的には最上から最下に向かって）、データの書込対象となる画素行が順番に選択されていく。ここで、走査信号の電圧レベルとしては、正負の選択電圧±Ｖｓｅｌおよび正負の保持電圧±Ｖｈｌｄがあり、これらの極性は極性指示信号ＰＯＬに基づいて決定される。極性指示信号ＰＯＬがＬレベルの場合（正極指示時）、正極の選択電圧＋Ｖｓｅｌが設定され、これがＨレベルの場合（負極指示時）、負極の選択電圧−Ｖｓｅｌが設定される。また、選択すべき走査線Ｙに対して、一方の極性の選択電圧（例えば＋Ｖｓｅｌ）が印加された場合、その選択直後には、先の選択電圧と同極性の保持電圧（例えば＋Ｖｈｌｄ）が印加される。走査線Ｙ１〜Ｙｎに印加する電圧極性は１フレーム毎に反転する。また、フリッカの低減等を図るべく、同一フレームにおいて、奇数番目の走査線Ｙと偶数番目の走査線Ｙとでは逆極性の電圧が印加される。
【００２７】
データ線駆動回路４は、走査線駆動回路３によって選択された画素行に対するデータの書き込みを行う。具体的には、今回の１Ｈでデータを書き込むべき画素行に対するデータの一斉出力と、次の１Ｈでデータを書き込むべき画素行に関するデータの点順次的なラッチとが並行して行われる。図４は、データ線駆動回路４の回路図であり、図５は、データ線駆動系のタイミングチャートである。
【００２８】
データ線駆動回路４は、ｍ／３ビットのシフトレジスタ４１、ｍ個のレジスタ４２、ラッチ回路４３およびパルス生成回路４４で構成されている。シフトレジスタ４１は、１Ｈの最初に出力されるスタート信号ＤＸのワンショットパルスをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍ／３のレベルを順次排他的にＨレベルに設定する。Ｒ用のレジスタ４２のそれぞれは、対応するラッチ信号Ｓ１，Ｓ２，Ｓ３，…，Ｓｍ／３の立ち上がり時において、シリアルに入力されたデータＲ（ｍ／３ドット分）を順次ラッチする。Ｇ用およびＢ用のレジスタ４２についても同様であり、シリアルデータであるデータＧ，Ｂを順次ラッチする。ラッチ回路４３は、レジスタ４２に記憶されたｍドット分のデータＤをラッチパルスＬＰの立ち上がり時（次の１Ｈ）においてラッチし、これらを後段のパルス生成回路４４に同時に出力する。
【００２９】
パルス生成回路４４は、データＤに応じたパルス幅を有する電圧レベルの信号を生成し、これを対応するデータ線Ｘに出力する。データ線Ｘの設定電圧としては、正負の信号電圧±Ｖｓｉｇがある。信号電圧±Ｖｓｉｇのうち、どちらが「オン電圧Ｖｏｎ」（液晶を駆動させる電圧）になるかは、走査線Ｙに印加される選択電圧±Ｖｓｅｌの極性に依存しており、選択電圧と逆極性の方がオン電圧Ｖｏｎとなる。すなわち、正の選択電圧＋Ｖｓｅｌが印加されている場合、負の信号電圧−Ｖｓｉｇがオン電圧Ｖｏｎとなり、正の信号電圧＋Ｖｓｉｇが「オフ電圧Ｖｏｆｆ」（液晶を駆動させない電圧）となる。一方、負の選択電圧−Ｖｓｅｌが印加されている場合、正の信号電圧＋Ｖｓｉｇがオン電圧Ｖｏｎとなり、負の信号電圧−Ｖｓｉｇがオフ電圧Ｖｏｆｆとなる。なお、本実施形態では、オン電圧Ｖｏｎとして、｜Ｖｓｅｌ｜の１値を用いているが、複数の電圧を用いて、オン電圧Ｖｏｎを設定することも理論上は可能である。
【００３０】
画素の表示階調は、走査線Ｙに選択電圧±Ｖｓｅｌが印加される選択期間（１Ｈ）に占めるオン電圧の時間密度（すなわちオン・デューティ比）に依存している。以下、ノーマリホワイトモードで駆動する液晶を例に説明する。まず、選択期間（１Ｈ）の全期間に亘って、オフ電圧Ｖｏｆｆを印加した場合（オン・デューティ比＝０）、液晶電圧Ｖｌｃｄが電圧Ｖｗ（＝｜Ｖｓｅｌ−Ｖｓｉｇ｜−｜Ｖｔｈ｜）相当になるまで、ＴＦＤ２０がオンして、液晶容量２１に電荷が蓄積される。しかしながら、Ｖｌｃｄ＝Ｖｗの場合には、液晶層が駆動する閾電圧を超えないので、白表示となる。一方、選択期間の一部でオン電圧Ｖｏｎを印加した場合（オン・デューティ比≠０）、白表示時よりも多くの電荷が液晶容量２１に蓄積され、液晶電圧Ｖｌｃｄが液晶層の閾電圧を超える。これにより、液晶層が駆動して中間調（グレー）が表示される。そして、オン・デューティ比の増加に伴い、表示が黒に近づいていく。
【００３１】
本実施形態では、画素行（画像の水平方向）の階調の集中を抑制すべく、画素行における階調群の分散が本来の階調群のそれよりも大きくなるような画像処理をデータに施した上で、画素行に対して２種類のパルス幅変調方式を併用する。具体的には、画素行を構成するそれぞれの表示領域に対して、階調が増減が行われる。このような手法には様々なものが考えられるが、本実施形態では、図２に示した画素ブロックＰＢに関する設定をパターンとし、この設定パターンを画像平面上のすべての画素ブロックＰＢに対して繰り返し適用する。
【００３２】
図６は、設定パターンとなる画素ブロックＰＢの一例を示す図である。この例では、２×２画素（６×２サブビクセル）で構成される画素ブロックＰＢを１つの設定パターンとし（同図（ａ））、この設定パターンにしたがって、すべての画素ブロックＰＢに関する階調の増減が行われる。ここで、同図（ａ）に示した４つの記号のうち、「ＬＵ」は明補正（Ｕｐ）付の左寄せ駆動（Ｌｅｆｔ）が行われる表示領域、「ＬＤ」は暗補正（Ｄｏｗｎ）付の左寄せ駆動が行われる表示領域、「ＲＵ」は明補正付の右寄せ駆動（Ｒｉｇｈｔ）が行われる表示領域、「ＲＤ」は暗補正付の右寄せ駆動が行われる表示領域をそれぞれ意味している。
【００３３】
ここで、「明補正」とは、本来の階調よりも高輝度側に階調を変化させる補正をいい、「暗補正」とは、本来の階調よりも低輝度側に階調を変化させる補正をいう。ノーマリホワイトモードで駆動する液晶の場合、前者は階調を低下させる補正となり、後者は階調を増加させる補正となる。また、「右寄せ駆動」とは、所定の期間の後半にオン電圧Ｖｏｎ（前半にオフ電圧Ｖｏｆｆ）を設定するパルス幅変調方式をいい、「左寄せ駆動」とは、所定期間の前半にオン電圧Ｖｏｎ（後半にオフ電圧Ｖｏｆｆ）を設定するパルス幅変調方式をいう。また、「パルス幅変調方式」とは、データに基づいて、オン電圧Ｖｏｎのパルス幅を設定する変調方式をいう。
【００３４】
同図（ｂ）に示すように、明補正「Ｕ」および暗補正「Ｄ」は、１サブピクセル単位（１ドット単位）で行われる。また、この設定パターンにおいて、「Ｕ」の表示領域の数と「Ｄ」のそれとは同数であり、両者は水平方向および垂直方向において交互に設定されている。例えば、同図（ｃ）に示すように、補正前の画素ブロックＰＢの階調値がすべて１６の場合、上の画素行に関しては、画素Ｐ（１，１）のＲ，Ｂの階調値と画素Ｐ（２，１）のＧの階調値とを８（＝１６−α（例えばα＝８））に低下し、画素Ｐ（１，１）のＧの階調値と画素Ｐ（２，１）のＲ，Ｂの階調値とを２４（＝１６＋α）に増加する。また、下の画素行Ｐ（１，２），Ｐ（２，２）に関しては、上の画素行Ｐ（１，１），Ｐ（２，１）における階調値の並びを１サブピクセル分だけ水平方向にスライドさせた並びに設定する。補正後の画素ブロックＰＢ全体の平均階調は補正前と同じ１６であるから、面積階調的には、オリジナルとほぼ同様の階調が維持される（ただし、多少の粒状感がでることがある）。このような階調の増減をサブピクセル単位で交互に行うことによって、１フレームの画像全体、特に、それぞれの画素行における階調が均一に分散する。
【００３５】
なお、階調値の増減に用いられる上記αに関しては、Ｒ，Ｇ，Ｂに対して同一値を適用してもよいが、Ｒ，Ｇ，Ｂの特性を考慮した上で、個別に設定してもよい。また、階調値の増加用のαと、階調値の低下用のαとを異なる値に設定することも可能である。
【００３６】
また、この設定パターンでは、Ｒ，Ｇ，Ｂのすべてに対して、階調の増減を行っているが、一部のサブピクセル（例えばＧ）に関しては、階調の増減を行わなくてもよい。
【００３７】
一方、右寄せ駆動「Ｒ」および左寄せ駆動「Ｌ」は、２サブピクセル単位（２ドット単位）で行われる。また、この設定パターンにおいて、「Ｒ」の表示領域の数と「Ｌ」のそれとは同数であり、両者は水平方向および垂直方向において交互に設定されている。したがって、１フレームの画像全体、特に、それぞれの画素行に関して、右寄せ駆動と左寄せ駆動とが均一に行われる。また、「Ｒ」の表示領域の直下に位置する表示領域は「Ｌ」に設定されており、「Ｌ」の表示領域の直下に位置する表示領域は「Ｒ」に設定されている。その理由は、走査線の電圧極性を１Ｈ毎に反転させる１Ｈ反転駆動、或いは、これを０．５Ｈ毎に反転させる０．５Ｈ選択駆動において、電圧を変化させる回数を減らして、消費電力の低減を図るためである。
【００３８】
１つの画素行には、「ＬＵ」の表示領域と、「ＬＤ」の表示領域と、「ＲＵ」の領域と、「ＲＤ」の領域とが存在し、これらは均一に分布している。４つのモード「ＬＵ」，「ＬＤ」，「ＲＵ」，「ＲＤ」による制御を実現するために、本実施形態では、それぞれが異なるパルス幅を規定する４つの階調規定信号ＧＣＰ１〜ＧＣＰ４を用いる。つまり、データを構成する階調値そのものを直接増減させるのではなく、モード（表示領域の種類）に応じた階調規定信号ＧＣＰを選択することで、階調の増減を行う。図７は、一例として、１６階調における階調規定信号ＧＣＰ１〜ＧＣＰ４の説明図である。なお、同図では、階調値とオン電圧Ｖｏｎのパルス幅（オン・デューティ比）との関係が直線的に示されているが、これは概略であって、実際には、液晶の特性を考慮した非線形な関係になる。
【００３９】
第１の階調規定信号ＧＣＰ１は、暗補正付の右寄せ駆動「ＲＤ」における各階調のパルス幅を規定しており、第２の階調規定信号ＧＣＰ２は、明補正付の右寄せ駆動「ＲＵ」におけるそれを規定している。また、第３の階調規定信号ＧＣＰ３は、暗補正付の左寄せ駆動「ＬＤ」における各階調のパルス幅を規定しており、第４の階調規定信号ＧＣＰ４は明補正付の左寄せ駆動「ＬＵ」におけるそれを規定している。
【００４０】
ここで、暗補正に関する第１および第３の階調規定信号ＧＣＰ１，ＧＣＰ３については、二点鎖線で示した本来の階調特性よりもオン電圧Ｖｏｎを供給するパルス幅（オン・デューティ比）が長く設定されている。したがって、これらの信号ＧＣＰ１，ＧＣＰ３を用いた場合には、全階調に亘って表示が暗くなる。これに対して、明補正に関する第２および第４の階調規定信号ＧＣＰ２，ＧＣＰ４については、本来の階調特性よりもパルス幅が短く設定されているため、これらを用いた場合には、全階調に亘って表示が明るくなる。一方、右寄せ駆動に関する第１および第２の階調規定信号ＧＣＰ１，ＧＣＰ２については、前者が、低階調側の方が高階調側よりもパルス幅の変化が大きくなっているのに対して、後者では、低階調側よりも高階調側の方がパルス幅の変化が大きくなっている。左寄せ駆動に関する第３および第４の階調規定信号ＧＣＰ３，ＧＣＰ４についても、同様の関係になっている。
【００４１】
図８は、データ線駆動回路４の後段に位置するパルス生成回路４４の回路図であり、図９は、パルス生成系のタイミングチャートである。このパルス生成回路４４は、データ線Ｘ１〜Ｘｍのそれぞれに対応したｍ個の回路ユニット５０、４個のカウンタ４８ａ〜４８ｄおよび電圧切換部４９で構成されている。それぞれの回路ユニット５０はスイッチ部４５，４７と比較器４６とを有する。ダウンカウンタ４８ａ，４８ｂは、ラッチパルスＬＰの立ち上がり時（リセット時）に、カウント値ＣＴ１，ＣＴ２を最大階調値に相当する初期値「１５」にリセットする。一方のダウンカウンタ４８ａは、第１の階調規定信号ＧＣＰ１の立ち上がり毎にカウント値ＣＴ１をデクリメントし、他方のダウンカウンタ４８ｂは、第２の階調規定信号ＧＣＰ２の立ち上がり毎にカウント値ＣＴ２をデクリメントしていく。アップカウンタ４８ｃ，４８ｄは、ラッチパルスＬＰの立ち上がり時に、カウント値ＣＴ３，ＣＴ４を最小階調に相当する初期値「０」にリセットする。一方のアップカウンタ４８ｃは、第３の階調規定信号ＧＣＰ３の立ち上がり毎にカウント値ＣＴ３をインクリメントし、他方のアップカウンタ４８ｄは、第４の階調規定信号ＧＣＰ４の立ち上がり毎にカウント値ＣＴ４をインクリメントしていく。これらのカウンタ４８ａ〜４８ｄにおいてカウントされたカウント値ＣＴ１〜ＣＴ４は、後段の回路ユニット５０のすべてに出力される。
【００４２】
電圧切換部４９は、極性指示信号ＰＯＬに基づいた極性で、オン電圧Ｖｏｎおよびオフ電圧Ｖｏｆｆを設定する。具体的には、極性指示信号ＰＯＬがＬレベルの場合（選択電圧＝＋Ｖｓｅｌ）、オン電圧Ｖｏｎが−Ｖｓｉｇ、オフ電圧Ｖｏｆｆが＋Ｖｓｉｇに設定される。一方、極性指示信号ＰＯＬがＨレベルの場合（選択電圧＝−Ｖｓｅｌ）、オン電圧Ｖｏｎが＋Ｖｓｉｇ、オフ電圧Ｖｏｆｆが−Ｖｓｉｇに設定される。電圧切換部４９において設定された電圧Ｖｏｎ，Ｖｏｆｆは、後段の回路ユニット５０のすべてに出力される。
【００４３】
データ線単位で設けられたそれぞれの回路ユニット５０は、階調規定信号ＧＣＰ１〜ＧＣＰ４のいずれかに基づいて、データに応じたオン・デューティ比を有するデータ電圧Ｖｄａｔａを対応するデータ線Ｘに出力する。前段のスイッチ部４５は、あるデータ線Ｘに対応する選択信号ＳＥＬの指示にしたがって、カウント値ＣＴ１〜ＣＴ４のいずれかを選択し、選択したカウント値ＣＴを後段の比較器４６に出力する。すなわち、選択信号ＳＥＬによって「ＲＤ」が指示されている場合には、第１の階調規定信号ＧＣＰ１に関するカウント値ＣＴ１が選択され、「ＲＵ」の指示時には、第２の階調規定信号ＧＣＰ２に関するカウント値ＣＴ２が選択される。また、「ＬＤ」の指示時には、第３の階調規定信号ＧＣＰ３に関するカウント値ＣＴ３が選択され、「ＬＵ」の指示時には、第４の階調規定信号ＧＣＰ４に関するカウント値ＣＴ４が選択される。
【００４４】
比較器４６は、前段のラッチ回路４３にラッチされたラッチ値とカウント値ＣＴとを比較し、この比較結果を比較信号ＣＭＰとして後段のスイッチ部４７に出力する。比較信号ＣＭＰは、カウント値ＣＴがラッチ値未満であればＨレベル、カウント値ＣＴがラッチ値以上であればＬレベルとなる。したがって、デクリメントされるカウント値ＣＴ１，ＣＴ２の選択時には、カウント値ＣＴがラッチ値と一致した時点で、比較信号ＣＭＰがＬレベルからＨレベルに切り換わる。これに対して、インクリメントされるカウント値ＣＴ３，ＣＴ４の選択時には、カウント値ＣＴがラッチ値と一致した時点で、比較信号ＣＭＰがＨレベルからＬレベルに切り換わる。
【００４５】
スイッチ部４７は、比較信号ＣＭＰのレベルに応じて、オン電圧Ｖｏｎまたはオフ電圧Ｖｏｆｆを切り替え、いずれかの電圧Ｖｏｎ，Ｖｏｆｆをデータ線Ｘに出力する。比較信号ＣＭＰがＨレベルの場合にはオン電圧Ｖｏｎが選択され、これがＬレベルの場合にはオフ電圧Ｖｏｆｆが選択される。そして、両者の切り替えタイミングに応じたパルス幅を有するデータレベルの信号が、データ電圧Ｖｄａｔａとして、対応するデータ線Ｘに出力される。
【００４６】
例えば、カウント値ＣＴ１，ＣＴ２が選択された場合（「ＲＤ」，「ＲＵ」時）、選択期間（１Ｈ）の前半では、比較信号ＣＭＰがＬレベルであるから、オフ電圧Ｖｏｆｆが出力される。そして、比較信号ＣＭＰがＬレベルからＨレベルに切り換わるタイミングにおいて、オフ電圧Ｖｏｆｆからオン電圧Ｖｏｎへと切り換わり、選択期間の後半では、オン電圧Ｖｏｎが出力される。これにより、「ＲＤ」，「ＲＵ」の指示時には、共に右寄せ駆動が行われる。ただし、「ＲＤ」では、オン電圧Ｖｏｎのパルス幅ｔｒｄが本来の階調特性よりも長く設定されているため、その分だけ表示が暗くなる。これに対して、「ＲＵ」では、オン電圧Ｖｏｎのパルス幅ｔｒｕが本来の階調特性よりも短く設定されているため、その分だけ表示が明るくなる。
【００４７】
一方、カウント値ＣＴ３，ＣＴ４が選択された場合（「ＬＤ」，「ＬＵ」時）、選択期間（１Ｈ）の前半では、比較信号ＣＭＰがＨレベルであるから、オン電圧Ｖｏｎが出力される。そして、比較信号ＣＭＰがＨレベルからＬレベルに切り換わるタイミングにおいて、オン電圧Ｖｏｎからオフ電圧Ｖｏｆｆへと切り換わり、選択期間の後半では、オフ電圧Ｖｏｆｆが出力される。これにより、「ＬＤ」，「ＬＵ」の指示時には、共に左寄せ駆動が行われる。ただし、「ＬＤ」では、オン電圧Ｖｏｎのパルス幅ｔｌｄが本来の階調のそれと比較して長く設定されているため、その分だけ表示が暗くなる（本来の階調よりも階調が増加する）。また、「ＬＵ」時には、オン電圧Ｖｏｎのパルス幅ｔｌｕが本来の階調のそれと比較して短く設定されているため、その分だけ表示が明るくなる（本来の階調よりも階調が低下する）。
【００４８】
図６に示したパターンの設定は、選択信号ＳＥＬ１〜ＳＥＬｍの指示によって実現することができる。換言すれば、表示領域の種類に応じて、階調規定信号ＧＣＰ１〜ＧＣＰ４のいずれかが選択される。例えば、４つの画素Ｐ（１，１），Ｐ（２，１），Ｐ（１，２），Ｐ（２，２）で構成される画素ブロックＰＢについては、データ線Ｘ１〜Ｘ６に対応する選択信号ＳＥＬ１〜ＳＥＬ６によって、階調規定信号ＧＣＰを下記のように選択すればよい。
【００４９】

このような選択によって、走査線Ｙ１（またはＹ２）に対応する画素行に対するデータ電圧Ｖｄａｔａのセット（データ線Ｘの本数に相当するｍ個のデータ電圧Ｖｄａｔａ）が一義的に決定される。それぞれのデータ電圧Ｖｄａｔａが規定するオン電圧Ｖｏｎの設定時期（１Ｈにおける前半、後半の区別）によって、パルス幅変調の種類（右寄せ駆動、左寄せ駆動）が決定される。また、それぞれのデータ電圧Ｖｄａｔａが規定するオン電圧Ｖｏｎのパルス幅によって、対応する画素の表示階調が決定される。つまり、階調規定信号ＧＣＰの選択によって、画素行における階調群が本来の階調群よりも分散が大きくなるような画像処理と、複数のパルス幅変調の併用とが同時に実現されることになる。
【００５０】
このように、本実施形態では、右寄せ駆動と左寄せ駆動とを併用するとともに、画素行における階調群が本来の階調群よりも分散が大きくなるようなパルス幅を有するオン電圧Ｖｏｎのセットが、この画素行に対して供給される。これにより、特に、画素行方向の階調が集中しているケースにおいて、クロストークを一層効果的に低減でき、表示品質の向上を図ることができる。この点を図１０および図１１を参照しながら、従来技術との対比において説明する。
【００５１】
図１０は、右寄せ／左寄せ駆動のみを用いた場合（従来技術）におけるクロストークの説明図である。ある走査線Ｙに対応する画素行に同一階調を表示させるケースにおいて、データ線Ｘ１，Ｘ２に関しては、選択期間（１Ｈ）の前半に、パルス幅ｔ１を有するオン電圧Ｖｏｎを供給する左寄せ駆動が行われる。また、データ線Ｘ３，Ｘ４に関しては、選択期間の後半に、パルス幅ｔ２を有するオン電圧を供給する右寄せ駆動が行われる。データ線Ｘ１，Ｘ２の電圧がオン電圧Ｖｏｎからオフ電圧Ｖｏｆｆへの立ち上がった場合、データ線Ｘ１，Ｘ２と走査線Ｙとの間の容量結合によって、走査線Ｙ上の電圧に微分波状の立ち上がりノイズＮＬが作用する。また、データ線Ｘ３，Ｘ４の電圧がオフ電圧Ｖｏｆｆからオン電圧Ｖｏｎへの立ち下がった場合、走査線Ｙ上の電圧に微分波状の立ち下がりノイズＮＲが作用する。これらのノイズＮＬ，ＮＲは逆向きに作用することから、両者が近接していれば、走査線Ｙ上においてこれらが相殺される。しかしながら、特に明るい階調を表示するケースでは、この相殺効果が不十分になる。なぜなら、左寄せ駆動の電圧変化タイミングは選択期間の始めの方になり、右寄せ駆動の電圧変化タイミングは選択期間の終わりの方になって、これらのタイミングが離れてしまうからである。その結果、両者に起因したノイズＮＬ，ＮＲも離れてしまうため、ノイズＮＲ，ＮＬが逆向きであっても、十分なノイズ相殺効果を得ることができない。
【００５２】
これに対して、本実施形態では、このようなケースにおいてもノイズ相殺効果が有効に発揮される。図１１は、階調補正付の右寄せ／左寄せ駆動を用いた場合（本実施形態）におけるクロストークの説明図である。ある走査線Ｙに対応する画素行に同一階調を表示させるケースにおいて、データ線Ｘ１に関しては、選択時間の前半に、パルス幅ｔｌｕを有するオン電圧Ｖｏｎを供給する明補正付の左寄せ駆動が行われる。データ線Ｘ２に関しては、選択期間の前半に、パルス幅ｔｌｄを有するオン電圧Ｖｏｎを供給する暗補正付の左寄せ駆動が行われる。また、データ線Ｘ３に関しては、選択期間の後半に、パルス幅ｔｒｕを有するオン電圧Ｖｏｎを供給する右寄せ駆動が行われ、データ線Ｘ４に関しては、選択期間の後半に、パルス幅ｔｒｄを有するオン電圧Ｖｏｎを供給する右寄せ駆動が行われる。この場合、データ線Ｘ１〜Ｘ４の電圧変化に起因して、分散した４つのノイズＮｒｄ，Ｎｌｕ，Ｎｌｄ，Ｎｌｄが走査線上の電圧に作用しようとする。しかしながら、データ線Ｘ４の電圧変化に起因した立ち下がりノイズＮｒｄと、データ線Ｘ１の電圧変化に起因した立ち上がりノイズＮｌｕとが近接しているため、これらが相殺される。それとともに、データ線Ｘ２の電圧変化に起因した立ち上がりノイズＮｌｄと、データ線Ｘ３の電圧変化に起因した立ち下がりノイズＮｒｕとが近接しているため、これらも相殺される。
【００５３】
以上の説明から分かるように、本実施形態では、画素行における階調群の分散が大きくなるような画像処理を施した上で、この画素行に関して、右寄せ駆動と左寄せ駆動とを併用している。階調群を分散させることにより、走査線Ｙに作用するノイズも選択期間内において分散する。そのため、走査線Ｙ上の電圧に作用するノイズが分散（平均化）されるとともに、ノイズのピーク自体も抑制されるまた、結果的に、逆向きのノイズ同士が近接することになるので、これらが効果的に相殺される。さらに、液晶の印加電圧−透過率（反射率）間の非線形な特性を利用することにより、ノイズの程度が同じでも、クロストークが目立たなくなる。なぜなら、階調群の分散によって、透過率の変化の大きい中間電圧（実効電圧）から、この変化が比較的小さい飽和電圧付近に分布がシフトするからである。その結果、特に明るい同一階調の表示時においても、ノイズの影響が抑制され、理想に近い選択電圧＋Ｖｓｅｌの波形を得られるため、クロストークの低減を図ることが可能となる。
【００５４】
また、本実施形態では、ある画素行に関して、階調の増減を均一（交互）に行うとともに、右寄せ駆動および左寄せ駆動も均一（交互）に行っている。これにより、走査線上に作用するノイズが均一に分散しやすく、かつ、逆向きのノイズ同士が近接しやすいので、クロストークを一層効果的に低減できる。
【００５５】
また、隣接した表示領域の間に階調差を設けることで、視野角の拡大を図ることができる。特に、ＴＮ方の液晶では、上下方向の視野角が問題となるが、図６のように上下方向においても階調差を設ければ、かかる問題を解消することができる。なお、この点は、本出願人の先願である特願２００２−２４２４８０号に記載されているので必要ならば参照されたい。
【００５６】
また、図６に示した設定パターンによれば、上下方向において右寄せ駆動「Ｒ」と左寄せ駆動「Ｌ」とが隣り合うため、１Ｈ反転駆動時または０．５Ｈ選択駆動時における消費電力の低減を図ることができる。例えば、走査線Ｙ１とデータ線Ｘ１との交差に対応する表示領域に対して、右寄せ駆動を用いた場合、この走査線Ｙ１の次に選択される走査線Ｙ２とデータ線Ｘ１との交差に対応する表示領域に対して、左寄せ駆動を用いる。このケースにおいて、走査線Ｙ１の選択期間の終わりが負極の信号電圧−Ｖｓｉｇ（オン電圧）だった場合、次の走査線Ｙ２の選択期間の始めは先と同じく負極の信号電圧−Ｖｓｉｇ（オン電圧）となる。したがって、前後の選択期間の境界で信号電圧±Ｖｓｉｇの切り替えを行う必要がなくなる分だけ、消費電力が低減する。
【００５７】
また、上述した実施形態において、表示画像（特に自然画像）の粒状感（解像度の低下）が気になる場合には、フレーム・レート・コントロール（ＦＲＣ）を用することが好ましい。例えば、図１２に示すように、ｎ番目のフレームにおいて、階調を本来の値よりも低下させた表示領域については、次の（ｎ＋１）番目のフレームにおいて、階調を本来の値よりも増加させる。逆に、ｎ番目のフレームにおいて、階調を本来の値よりも増加させた表示領域については、次の（ｎ＋１）番目のフレームにおいて、階調を本来の値よりも低下させる。ＦＲＣ化によって、視野角拡大効果は消失するものの、画像の粒状感を有効に解消することができる。
【００５８】
また、画素ブロックＰＢの設定パターンは、図６に限定されるものではなく、そのサイズも含めて、様々なバリエーションが考えられ、本発明はどのようなパリエーションに対しても適用可能である。
【００５９】
図１３は、設定パターンとなる画素ブロックＰＢの他の一例を示す図である。図６の例と同様に、この例も２×２画素で構成される画素ブロックＰＢの設定を１つのパターンとし（同図（ａ））、この設定パターンにしたがって、すべての画素ブロックＰＢに関する階調の増減が行われる。同図（ｂ）に示すように、明補正「Ｕ」および暗補正「Ｄ」は、１画素単位（３サブピクセル単位）で行われる。また、この設定パターンにおいて、「Ｕ」の表示領域の数と「Ｄ」のそれとは同数であり、両者は水平方向および垂直方向において交互に設定されている。例えば、同図（ｃ）に示すように、補正前の画素ブロックＰＢの階調値がすべて１６の場合、上の画素行に関しては、左上の画素Ｐ（１，１）の階調値と右下の画素Ｐ（２，２）の階調値とを８（＝１６−α）に低下させ、左下の画素Ｐ（１，２）の階調値と右上の画素Ｐ（２，１）の階調値とを２４（＝１６＋α）に増加させる。この場合も、補正後の画素ブロックＰＢ全体の平均階調は補正前と同じ１６である。したがって、面積階調的には、オリジナルとほぼ同様の階調が維持される。このような階調の増減を画素単位で交互に行うことによって、１フレームの画像全体、特に、それぞれの画素行における階調群が均一に分散する。
【００６０】
この設定パターンにおいて、右寄せ駆動「Ｒ」および左寄せ駆動「Ｌ」は、２サブピクセル単位で行われる。「Ｒ」の表示領域の数と「Ｌ」のそれとは同数であり、両者は水平方向および垂直方向において交互に設定されている。したがって、１フレームの画像全体、特に、それぞれの画素行に関して、右寄せ駆動と左寄せ駆動とが均一に行われる。
【００６１】
なお、図６のようなサブピクセル単位での設定、図１３のような画素単位での設定のどちらを採用するかは任意であるが、解像度と空間周波数との関係により、パターンが目立たない方を選択することが好ましい。また、本発明は、画像平面に対して固定のパターンを一律に適用する手法に限定されるものではなく、パターンを可変に設定してもよい。例えば、画像のエッジの方向でパターンを変えることにより、ノイズ軽減のみならず、ニアレストネイバーの特徴であるジャギーの軽減を図ることも可能となる。
【００６２】
本実施形態では、データの階調値自体を変更することなく、階調規定信号ＧＣＰ１〜ＧＣＰ４の選択によって、表示階調を増減させる画像処理を行っている。しかしながら、階調規定信号ＧＣＰ１〜ＧＣＰ４の選択による画像処理に代えて、データを構成する階調値そのものを増減させる画像処理を行ってもよい。また、このような階調値の増減をソフトウェア処理によって行うことも可能である。
【００６３】
本実施形態では、スイッチング素子としてＴＦＤを用いた液晶表示装置について説明した。しかしながら、本発明はこれに限定されるものではなく、データ線（信号電極）と、走査線（走査電極）との間にクロストークが発生し得る各種の電気光学装置に広く適用可能である。
【００６４】
さらに、本実施形態に係る電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００６５】
【発明の効果】
本発明によれば、複数のパルス幅変調方式を併用し、かつ、画素行における階調群が分散するような画像処理を施すことによって、クロストークを一層効果的に低減できるため、表示品質の向上を図ることが可能となる。
【図面の簡単な説明】
【図１】本実施形態に係る電気光学装置のブロック構成図。
【図２】画像データによって規定される画像平面を示す図。
【図３】電気光学素子の等価回路図。
【図４】データ線駆動回路の回路図。
【図５】データ線駆動系のタイミングチャート。
【図６】設定パターンとなる画素ブロックの一例を示す図。
【図７】階調規定信号の説明図。
【図８】パルス生成回路の回路図。
【図９】パルス生成系のタイミングチャート。
【図１０】右寄せ／左寄せ駆動のみを用いた場合のクロストークの説明図。
【図１１】補正付の右寄せ／左寄せ駆動を用いた場合のクロストークの説明図。
【図１２】ＦＲＣの説明図。
【図１３】設定パターンとなる画素ブロックの別の一例を示す図。
【符号の説明】
１表示部
２電気光学素子
３走査線駆動回路
４データ線駆動回路
５タイミング信号生成回路
６電圧生成回路
２０ＴＦＤ
２１液晶容量
２２走査電極
２３信号電極
４１シフトレジスタ
４２レジスタ
４３ラッチ回路
４４パルス生成回路
４５スイッチ部
４６比較器
４７スイッチ部
４８ａ〜４８ｄカウンタ
４９電圧切換部
５０回路ユニット[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electro-optical device, a driving method of the electro-optical device, and an electronic apparatus, and more particularly, to a countermeasure against crosstalk using a plurality of pulse width modulation systems.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, there has been proposed a technique for reducing crosstalk, that is, display unevenness in a horizontal direction (pixel row direction). For example, Patent Literature 1 discloses a pulse width modulation system using both rightward drive and leftward drive. In the rightward drive and the leftward drive, the direction of the differential wave noise (voltage distortion) acting on the voltage on the scanning line is also reverse because the voltage change of the data line accompanying the switching between the ON voltage and the OFF voltage is in the opposite direction. become. Therefore, the rising noise and the falling noise are canceled on the scanning line. As a result, a waveform of the selection voltage that is close to ideal is obtained, so that crosstalk can be reduced.
[0003]
[Patent Document 1]
JP-A-11-52333.
[0004]
[Problems to be solved by the invention]
However, according to the above-described conventional technique, a sufficient noise canceling effect cannot be obtained in a case where the voltage change timing in the rightward drive and the voltage change timing in the leftward drive are separated (for example, at the time of displaying the same bright gray scale). There's a problem.
[0005]
The present invention has been made in view of such circumstances, and an object of the present invention is to improve display quality by more effectively reducing crosstalk.
[0006]
[Means for Solving the Problems]
In order to solve such a problem, a first invention provides an electro-optical device that performs grayscale display of a pixel by pulse width modulation that sets a pulse width of an ON voltage for driving a pixel based on data. The electro-optical device includes a plurality of scanning lines, a plurality of data lines, a plurality of pixels provided corresponding to intersections of the scanning lines and the data lines, a scanning line driving circuit, and a data line driving circuit. Have. The scanning line driving circuit outputs a scanning signal to a plurality of scanning lines to select a pixel row to which data is to be written from a plurality of pixels. The data line driving circuit writes a data to the pixel row selected by the scanning line driving circuit by a first pulse width modulation method in which an ON voltage is set in the first half of a predetermined period and an ON voltage in the second half of the predetermined period. And a second pulse width modulation method for setting In addition, the data line driving circuit supplies a set of on-voltages having a pulse width such that the grayscale group in the pixel row has a larger variance than the original grayscale group to the pixel row through a plurality of data lines. I do.
[0007]
Here, in the first invention, the pixel row may include a first display area, a second display area, a third display area, and a fourth display area. In this case, the data line drive circuit supplies the first display region with an ON voltage having a pulse width whose gradation is increased from the original gradation by the first pulse width modulation method. The data line drive circuit supplies an on-voltage having a pulse width lower than the original gradation to the second display area by the first pulse width modulation method. The data line drive circuit supplies, to the third display region, an ON voltage having a pulse width that is larger than the original gradation by a second pulse width modulation method. In addition, the data line driving circuit supplies an on-voltage having a pulse width lower than the original gradation to the fourth display region by the second pulse width modulation method. In this case, it is preferable that the first display region, the second display region, the third display region, and the fourth display region are uniformly dispersed in the pixel rows.
[0008]
In the first aspect, it is preferable to use a frame rate control in order to eliminate the graininess of the image. In this case, when the data line drive circuit supplies an on-voltage having a pulse width in which the gradation is increased from the original gradation to one display region in the first frame, An on-voltage having a pulse width lower than the original gradation is supplied to one display region in the subsequent second frame.
[0009]
In the first invention, the data line driving circuit is configured to apply a first pulse width modulation method to a display area corresponding to an intersection between the first scanning line and the first data line in order to reduce power consumption. And when one of the second pulse width modulation methods is used, the display area corresponding to the intersection of the first scan line and the second scan line selected next to the first scan line, It is preferable to use the other of the first pulse width modulation method and the second pulse width modulation method.
[0010]
In the first invention, it is preferable that the display area is set in units of pixels or in units of sub-pixels constituting the pixels.
[0011]
In the first invention, the data line driving circuit selects one of a plurality of different gradation defining signals according to the type of the display area, and determines the pulse width of the ON voltage based on the selected gradation defining signal. And the setting time of the ON voltage in a predetermined period may be determined.
[0012]
According to a second aspect, there is provided an electronic apparatus on which the electro-optical device according to the first aspect is mounted.
[0013]
A third invention has a plurality of scanning lines, a plurality of data lines, and a plurality of pixels provided corresponding to intersections of the scanning lines and the data lines, and a pulse width of an on-voltage for driving the pixels. A driving method for an electro-optical device that performs grayscale display of pixels by pulse width modulation that sets based on data. This driving method includes a first step of selecting a pixel row to which data is to be written from among a plurality of pixels, and a method in which a variance of a gradation group in the pixel row is larger than an original gradation group. A second step of performing image processing on the data, a first pulse width modulation method of setting an on-voltage in the first half of a predetermined period, and a second pulse width modulation method of setting an on-voltage in the second half of the predetermined period And a third step of supplying image-processed data to the pixel rows using
[0014]
Here, in the third invention, the pixel row uses the first pulse width modulation method to form a first display area in which the gradation is increased from the original gradation and a first pulse width modulation method. A second display area for lowering the gray level than the original gray level using a second pulse width modulation method, and a third display area for increasing the gray level than the original gray level using the second pulse width modulation method. It is preferable to have a fourth display region in which the gradation is lower than the original gradation by using the second pulse width modulation method. In this case, it is preferable that the first display area, the second display area, the third display area, and the fourth display area are uniformly distributed in the pixel rows.
[0015]
In the third aspect, when one display area is increased in gray scale from the original gray scale in the first frame, the one display area is changed to the original gray scale in the second frame following the first frame. It is preferable to lower the tone than the tone.
[0016]
In the third invention, when one of the first pulse width modulation method and the second pulse width modulation method is used for a display area corresponding to the intersection of the first scanning line and the first data line A first pulse width modulation method and a second pulse width modulation method for a display area corresponding to an intersection between a second scanning line selected after the first scanning line and the first data line. It is preferable to use the other of the above.
[0017]
In the third aspect, it is preferable that the display area is set in units of pixels or in units of sub-pixels constituting the pixels.
[0018]
In the third invention, a plurality of different gradation defining signals may be used. Each gradation defining signal defines the pulse width of the ON voltage in each gradation. In this case, the second step is to select one of the plurality of gradation defining signals, and based on the selected gradation defining signal, the pulse width of the on-voltage and the setting time of the on-voltage in a predetermined period. May be determined.
[0019]
Further, in the third invention, the second step may include a step of increasing or decreasing the tone value itself constituting the data.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a block diagram of the electro-optical device according to the present embodiment. The display unit 1 is an active matrix type panel in which a liquid crystal layer is driven by switching elements, and electro-optical elements 2 for m dots × n lines are arranged in a matrix (two-dimensional plane). The display unit 1 includes n scanning lines Y1 to Yn each extending in the row direction (X direction), and m data lines X1 to Xm each extending in the column direction (Y direction). Is provided. The scanning lines Y1 to Yn and the data lines X1 to Xm intersect with each other, and correspond to the intersection (specifically, corresponding to the intersection between one scanning line Y and three data lines X). ), Pixels are arranged.
[0021]
As shown in FIG. 2, one pixel P, which is the minimum display unit of an image, is composed of three subpixels of R (red), G (green), and B (blue). One electro-optical element 2 is provided correspondingly. Therefore, the number of pixels P in the entire image of one frame is (m dots / 3) × n lines. In the following description, when a specific pixel P present on the display unit 1 is specified, the suffixes 1 to m of the data line X defining the position in the X direction and the suffixes of the scanning line Y defining the position in the Y direction The upper left is (1, 1), and the lower right is (m / 3, n). For example, regarding the pixel row corresponding to the uppermost scanning line Y1 (pixel group on one horizontal line), P (1,1), P (2,1), (3,1),. , P (m / 3, 1).
[0022]
FIG. 3 is an equivalent circuit diagram of the electro-optical element 2 forming one dot. One electro-optical element 2 has a TFD 20 and a liquid crystal capacitor 21 connected in series. The TFD 20 is one of two-terminal switching elements and has a non-linear current-voltage characteristic. That is, almost no current flows when the voltage (absolute value | V |) is close to zero, but when it exceeds the threshold voltage | Vth |, the current rapidly flows with the increase. One end of the TFD 20 is connected to a scanning electrode 22 corresponding to a scanning line Y (Y indicates one of Y1 to Yn). The liquid crystal capacitor 21 is provided between the signal electrode 23 corresponding to the data line X (X indicates any of X1 to Xm) and the other end of the TFD 20, and a pair of electrodes is provided between these electrodes. And a liquid crystal layer sandwiched therebetween. When the scanning signal and the data signal are supplied to the electro-optical element 2 at a voltage level, the liquid crystal capacitor 21 is charged and discharged on the assumption that the TFD 20 is turned on. Then, the transmittance (or reflectance) of the liquid crystal layer is set by the potential difference generated between the electrodes of the liquid crystal capacitor 21, and the gradation display of the pixel is performed according to the transmittance. Although the TFD 20 is provided on the scanning electrode 22 side and the liquid crystal capacitor 21 is provided on the signal electrode 23 side in FIG. 2, the connection may be reversed.
[0023]
The timing signal generating circuit 5 generates various internal signals based on external signals such as a vertical synchronizing signal Vs, a horizontal synchronizing signal Hs, and a dot clock signal DCLK input from a host device. Under the synchronous control by these internal signals, the scanning line driving circuit 3 and the data line driving circuit 4 cooperate with each other to control the display of the display unit 1. Examples of the internal signal include a polarity instruction signal POL, signals DY and CLY of the scanning line driving system, and signals LP, CLX, DX, GCP1 to 4, GCP1 to GCP4, and SEL1 to SELm of the data line driving system.
[0024]
Here, the polarity instruction signal POL is a signal for instructing the voltage polarity when performing the AC driving of the liquid crystal, and is output to both the scanning line driving circuit 3 and the data line driving circuit 4. Among the signals of the scanning line driving system, the start pulse DY is a signal that defines one vertical scanning period (1F), and rises in a pulse shape at the start of 1F. The clock signal CLY is a signal that defines a selection period (one horizontal scanning period (1H)) of one horizontal line, and has a cycle of 1H. On the other hand, among the signals of the data line driving system, the latch pulse LP is a pulse signal output at the beginning of 1H, and rises in a pulse shape at the time of the level transition of the clock signal CLY, that is, at the time of rising and falling. The clock signal CLX is a dot clock signal for writing data to the pixel. The start signal DX defines the timing to start taking in data for one pixel row. The gradation defining signals GCP1 to GCP4 define the pulse widths of the respective gradations. The reason why four are provided is that two types of gradation correction (gradation increase and gradation increase) will be described later. ) And two types of pulse width modulation schemes. The selection signals SEL1 to SELm are signals for selecting any of the gradation defining signals GCP1 to GCP4 for each data line.
[0025]
The voltage generation circuit 6 generates six-level fixed voltages ± Vsig, ± Vhld, ± Vsel. The positive / negative signal voltage ± Vsig is supplied to the data line driving circuit 4, and the positive / negative selection voltage ± Vsel and the positive / negative holding voltage ± Vhld (| Vhld | <| Vsel |) are supplied to the scanning line driving circuit 3. . The voltage polarity is determined with reference to the reference voltage Vss, and a higher voltage side is defined as a positive electrode and a lower voltage side is defined as a negative electrode.
[0026]
The scanning line driving circuit 3 mainly includes a shift register, an output circuit, and the like, and outputs a scanning signal to the scanning lines Y1 to Yn to sequentially select the scanning lines Y1 to Yn every 1H. Go. By such line-sequential scanning, in 1F, pixel rows to which data is to be written are sequentially selected in a predetermined scanning direction (generally from the top to the bottom). Here, the voltage level of the scanning signal includes a positive / negative selection voltage ± Vsel and a positive / negative holding voltage ± Vhld, and their polarities are determined based on the polarity instruction signal POL. When the polarity instruction signal POL is at the L level (at the time of positive polarity instruction), the positive selection voltage + Vsel is set, and when it is at the H level (at the time of negative polarity instruction), the negative selection voltage -Vsel is set. When a selection voltage of one polarity (for example, + Vsel) is applied to the scanning line Y to be selected, immediately after the selection, a holding voltage (for example, + Vhld) of the same polarity as the previous selection voltage is applied. Is done. The polarity of the voltage applied to the scanning lines Y1 to Yn is inverted every frame. Further, in order to reduce flicker and the like, voltages of opposite polarities are applied to the odd-numbered scanning lines Y and the even-numbered scanning lines Y in the same frame.
[0027]
The data line driving circuit 4 writes data to the pixel row selected by the scanning line driving circuit 3. More specifically, simultaneous output of data to the pixel row to which data is to be written in the current 1H and dot-sequential latching of data relating to the pixel row to which data is to be written in the next 1H are performed in parallel. FIG. 4 is a circuit diagram of the data line drive circuit 4, and FIG. 5 is a timing chart of the data line drive system.
[0028]
The data line drive circuit 4 includes an m / 3-bit shift register 41, m registers 42, a latch circuit 43, and a pulse generation circuit 44. The shift register 41 transfers the one-shot pulse of the start signal DX output at the beginning of 1H according to the clock signal CLX, and sequentially and exclusively sets the levels of the latch signals S1, S2, S3,. Set to. Each of the R registers 42 sequentially latches the serially input data R (for m / 3 dots) at the time of rising of the corresponding latch signal S1, S2, S3,..., Sm / 3. The same applies to the G and B registers 42, and the data G and B, which are serial data, are sequentially latched. The latch circuit 43 latches the data D for m dots stored in the register 42 at the rising edge of the latch pulse LP (next 1H), and simultaneously outputs these to the pulse generation circuit 44 at the subsequent stage.
[0029]
The pulse generation circuit 44 generates a voltage level signal having a pulse width corresponding to the data D, and outputs the signal to the corresponding data line X. The set voltage of the data line X includes a positive / negative signal voltage ± Vsig. Which of the signal voltages ± Vsig becomes the “ON voltage Von” (the voltage for driving the liquid crystal) depends on the polarity of the selection voltage ± Vsel applied to the scanning line Y, and has the opposite polarity to the selection voltage. Is the ON voltage Von. That is, when the positive selection voltage + Vsel is applied, the negative signal voltage -Vsig becomes the ON voltage Von, and the positive signal voltage + Vsig becomes the "OFF voltage Voff" (voltage that does not drive the liquid crystal). On the other hand, when the negative selection voltage -Vsel is applied, the positive signal voltage + Vsig becomes the ON voltage Von, and the negative signal voltage -Vsig becomes the OFF voltage Voff. In the present embodiment, one value of | Vsel | is used as the ON voltage Von, but it is theoretically possible to set the ON voltage Von using a plurality of voltages.
[0030]
The display gradation of the pixel depends on the time density (that is, on-duty ratio) of the ON voltage in the selection period (1H) in which the selection voltage ± Vsel is applied to the scanning line Y. Hereinafter, a liquid crystal driven in a normally white mode will be described as an example. First, when the off voltage Voff is applied over the entire selection period (1H) (on duty ratio = 0), the liquid crystal voltage Vlcd is equivalent to the voltage Vw (= | Vsel−Vsig | − | Vth |). Until the TFD 20 is turned on, charges are accumulated in the liquid crystal capacitor 21. However, when Vlcd = Vw, the display does not exceed the threshold voltage for driving the liquid crystal layer, so that white display is performed. On the other hand, when the ON voltage Von is applied during a part of the selection period (ON duty ratio ≠ 0), more charges are accumulated in the liquid crystal capacitor 21 than during white display, and the liquid crystal voltage Vlcd decreases the threshold voltage of the liquid crystal layer. Exceed. As a result, the liquid crystal layer is driven to display a halftone (gray). Then, as the on-duty ratio increases, the display approaches black.
[0031]
In the present embodiment, in order to suppress concentration of gradations in a pixel row (horizontal direction of an image), image processing is performed on data in which the variance of the gradation group in the pixel row is larger than that of the original gradation group. Then, two types of pulse width modulation methods are used in combination for the pixel rows. Specifically, the gradation is increased or decreased for each of the display regions forming the pixel row. Although various methods can be considered as such a method, in the present embodiment, the setting related to the pixel block PB shown in FIG. 2 is used as a pattern, and this setting pattern is repeated for all the pixel blocks PB on the image plane. Apply.
[0032]
FIG. 6 is a diagram illustrating an example of a pixel block PB serving as a setting pattern. In this example, a pixel block PB composed of 2 × 2 pixels (6 × 2 sub-vicel) is set as one setting pattern (FIG. 10A), and the gradation of all the pixel blocks PB is determined according to this setting pattern. An increase or decrease is made. Here, of the four symbols shown in FIG. 7A, “LU” is a display area in which a left justification drive (Left) with bright correction (Up) is performed, and “LD” is a display area with dark correction (Down). A display area where leftward drive is performed, “RU” means a display area where rightward drive with light correction (Right) is performed, and “RD” means a display area where rightward drive with dark correction is performed.
[0033]
Here, “bright correction” refers to a correction that changes the gradation to a higher luminance side than the original gradation, and “dark correction” changes the gradation to a lower luminance side than the original gradation. Correction. In the case of a liquid crystal driven in the normally white mode, the former is a correction for lowering the gradation, and the latter is a correction for increasing the gradation. Further, “rightward drive” refers to a pulse width modulation method for setting an on-voltage Von (an off-voltage Voff in the first half) in the second half of a predetermined period, and “leftward drive” refers to an on-voltage Von in the first half of a predetermined period. (Off-state voltage Voff in the latter half). The “pulse width modulation method” refers to a modulation method that sets the pulse width of the ON voltage Von based on data.
[0034]
As shown in FIG. 7B, the light correction “U” and the dark correction “D” are performed in units of one sub-pixel (one dot). In this setting pattern, the number of display areas of “U” is the same as that of “D”, and both are set alternately in the horizontal and vertical directions. For example, as shown in FIG. 11C, when the gradation values of the pixel block PB before correction are all 16, the gradation values of R and B of the pixel P (1,1) are related to the upper pixel row. And the G gradation value of the pixel P (2,1) is reduced to 8 (= 16−α (for example, α = 8)), and the G gradation value of the pixel P (1,1) and the pixel P ( The R and B gradation values of (2, 1) are increased to 24 (= 16 + α). Regarding the lower pixel rows P (1,2) and P (2,2), the arrangement of the gradation values in the upper pixel rows P (1,1), P (2,1) is equivalent to one sub-pixel. Just slide horizontally to set. Since the average gradation of the entire pixel block PB after the correction is 16 which is the same as that before the correction, almost the same gradation as that of the original is maintained in terms of the area gradation (however, some granular feeling may be generated). is there). By alternately increasing or decreasing the gradation in sub-pixel units, the gradation of the entire image of one frame, particularly, the gradation of each pixel row is uniformly distributed.
[0035]
The same value may be applied to R, G, and B with respect to α used to increase or decrease the gradation value, but is set individually in consideration of the characteristics of R, G, and B. You may. It is also possible to set α for increasing the gradation value and α for decreasing the gradation value to different values.
[0036]
In this setting pattern, the gradation is increased / decreased for all of R, G, and B. However, the gradation may not be increased / decreased for some sub-pixels (for example, G). .
[0037]
On the other hand, the rightward drive “R” and the leftward drive “L” are performed in units of two subpixels (in units of two dots). In this setting pattern, the number of display areas of “R” and the number of display areas of “L” are the same, and both are set alternately in the horizontal direction and the vertical direction. Therefore, the rightward drive and the leftward drive are performed uniformly for the entire image of one frame, particularly, for each pixel row. The display area located immediately below the display area of “R” is set to “L”, and the display area located immediately below the display area of “L” is set to “R”. The reason is that in the 1H inversion drive in which the voltage polarity of the scanning line is inverted every 1H, or in the 0.5H selection drive in which this is inverted every 0.5H, the number of times of changing the voltage is reduced to reduce the power consumption. It is for planning.
[0038]
One pixel row has a display area of “LU”, a display area of “LD”, an area of “RU”, and an area of “RD”, which are uniformly distributed. In order to realize control in four modes “LU”, “LD”, “RU”, and “RD”, in the present embodiment, four gradation defining signals GCP1 to GCP4, each defining a different pulse width, are used. . That is, the gradation is increased or decreased by selecting the gradation defining signal GCP according to the mode (the type of the display area) instead of directly increasing or decreasing the gradation value itself constituting the data. FIG. 7 is an explanatory diagram of the gradation defining signals GCP1 to GCP4 in 16 gradations as an example. Although the relationship between the gradation value and the pulse width (ON duty ratio) of the ON voltage Von is shown linearly in FIG. A non-linear relationship is considered.
[0039]
The first gradation defining signal GCP1 defines the pulse width of each gradation in the right shift drive “RD” with dark correction, and the second gradation defining signal GCP2 is the right shift drive “RU” with bright correction. Stipulates it. The third gradation defining signal GCP3 defines the pulse width of each gradation in the left-alignment drive “LD” with dark correction, and the fourth gradation defining signal GCP4 is the left-alignment drive “LU” with bright correction. Stipulates that.
[0040]
Here, the first and third gradation defining signals GCP1 and GCP3 relating to dark correction have a pulse width (on duty ratio) for supplying the on-voltage Von more than the original gradation characteristic indicated by the two-dot chain line. It is set long. Therefore, when these signals GCP1 and GCP3 are used, the display becomes dark over all gradations. On the other hand, the pulse widths of the second and fourth gradation defining signals GCP2 and GCP4 relating to the light correction are set shorter than the original gradation characteristics. The display becomes brighter over the gradation. On the other hand, as for the first and second gradation defining signals GCP1 and GCP2 related to the right-justification drive, the former has a larger change in pulse width on the lower gradation side than on the higher gradation side. In the latter case, the change in pulse width is higher on the high gradation side than on the low gradation side. The same applies to the third and fourth gradation specifying signals GCP3 and GCP4 relating to the left-justification drive.
[0041]
FIG. 8 is a circuit diagram of the pulse generation circuit 44 located at the subsequent stage of the data line driving circuit 4, and FIG. 9 is a timing chart of the pulse generation system. The pulse generation circuit 44 includes m circuit units 50 corresponding to the data lines X1 to Xm, four counters 48a to 48d, and a voltage switching unit 49. Each circuit unit 50 has switch parts 45 and 47 and a comparator 46. The down counters 48a and 48b reset the count values CT1 and CT2 to the initial value "15" corresponding to the maximum gradation value when the latch pulse LP rises (during reset). One down counter 48a decrements the count value CT1 each time the first gradation defining signal GCP1 rises, and the other down counter 48b decrements the count value CT2 each time the second gradation defining signal GCP2 rises. I will do it. The up counters 48c and 48d reset the count values CT3 and CT4 to the initial value "0" corresponding to the minimum gradation at the time of the rise of the latch pulse LP. One up counter 48c increments the count value CT3 at every rising of the third gradation defining signal GCP3, and the other up counter 48d increments the count value CT4 at every rising of the fourth gradation defining signal GCP4. I will do it. The count values CT1 to CT4 counted by these counters 48a to 48d are output to all the subsequent circuit units 50.
[0042]
Voltage switching section 49 sets ON voltage Von and OFF voltage Voff with a polarity based on polarity instruction signal POL. Specifically, when the polarity instruction signal POL is at the L level (selection voltage = + Vsel), the ON voltage Von is set to −Vsig, and the OFF voltage Voff is set to + Vsig. On the other hand, when the polarity instruction signal POL is at the H level (selection voltage = −Vsel), the ON voltage Von is set to + Vsig, and the OFF voltage Voff is set to −Vsig. The voltages Von and Voff set in the voltage switching unit 49 are output to all the subsequent circuit units 50.
[0043]
Each circuit unit 50 provided for each data line outputs a data voltage Vdata having an on-duty ratio corresponding to data to a corresponding data line X based on one of the gradation defining signals GCP1 to GCP4. . The switch unit 45 at the preceding stage selects one of the count values CT1 to CT4 according to the instruction of the selection signal SEL corresponding to a certain data line X, and outputs the selected count value CT to the comparator 46 at the subsequent stage. That is, when “RD” is indicated by the selection signal SEL, the count value CT1 related to the first gradation defining signal GCP1 is selected, and when “RU” is designated, the count value CT1 related to the second gradation defining signal GCP2 is selected. The count value CT2 is selected. When "LD" is designated, the count value CT3 relating to the third gradation defining signal GCP3 is selected, and when "LU" is designated, the count value CT4 relating to the fourth gradation defining signal GCP4 is selected.
[0044]
The comparator 46 compares the count value CT with the latch value latched by the preceding latch circuit 43, and outputs the comparison result to the subsequent switch unit 47 as a comparison signal CMP. The comparison signal CMP has an H level when the count value CT is less than the latch value, and has an L level when the count value CT is equal to or greater than the latch value. Therefore, when the count values CT1 and CT2 to be decremented are selected, the comparison signal CMP switches from the L level to the H level when the count value CT matches the latch value. On the other hand, when the count values CT3 and CT4 to be incremented are selected, the comparison signal CMP switches from the H level to the L level when the count value CT matches the latch value.
[0045]
The switch unit 47 switches between the ON voltage Von and the OFF voltage Voff according to the level of the comparison signal CMP, and outputs one of the voltages Von and Voff to the data line X. When the comparison signal CMP is at the H level, the ON voltage Von is selected, and when it is at the L level, the OFF voltage Voff is selected. Then, a signal of a data level having a pulse width corresponding to the switching timing between the two is output to the corresponding data line X as the data voltage Vdata.
[0046]
For example, when the count values CT1 and CT2 are selected (at “RD” and “RU”), in the first half of the selection period (1H), since the comparison signal CMP is at the L level, the off voltage Voff is output. Then, at the timing when the comparison signal CMP switches from the L level to the H level, the OFF voltage Voff switches to the ON voltage Von, and the ON voltage Von is output in the latter half of the selection period. As a result, when “RD” and “RU” are specified, both are driven to the right. However, in the case of “RD”, since the pulse width trd of the ON voltage Von is set longer than the original gradation characteristics, the display becomes darker by that amount. On the other hand, in the case of “RU”, since the pulse width tru of the ON voltage Von is set shorter than the original gradation characteristics, the display becomes brighter.
[0047]
On the other hand, when the count values CT3 and CT4 are selected (at “LD” and “LU”), the ON voltage Von is output in the first half of the selection period (1H) because the comparison signal CMP is at the H level. Then, at the timing when the comparison signal CMP switches from the H level to the L level, the on voltage Von switches to the off voltage Voff, and in the latter half of the selection period, the off voltage Voff is output. As a result, when "LD" and "LU" are specified, the left-alignment drive is performed. However, in the case of “LD”, since the pulse width tld of the ON voltage Von is set longer than that of the original gradation, the display becomes darker (the gradation increases more than the original gradation). ). Further, at the time of “LU”, since the pulse width tru of the ON voltage Von is set shorter than that of the original gradation, the display becomes brighter by that amount (the gradation is lower than the original gradation). ).
[0048]
The setting of the pattern shown in FIG. 6 can be realized by instructions of the selection signals SEL1 to SELm. In other words, one of the gradation defining signals GCP1 to GCP4 is selected according to the type of the display area. For example, a pixel block PB composed of four pixels P (1,1), P (2,1), P (1,2), P (2,2) corresponds to the data lines X1 to X6. The gradation defining signal GCP may be selected as follows by the selection signals SEL1 to SEL6.
[0049]

By such selection, a set of data voltages Vdata (m data voltages Vdata corresponding to the number of data lines X) for a pixel row corresponding to the scanning line Y1 (or Y2) is uniquely determined. The type of pulse width modulation (rightward drive, leftward drive) is determined by the setting time of the ON voltage Von defined by each data voltage Vdata (the distinction between the first half and the second half in 1H). The display gradation of the corresponding pixel is determined by the pulse width of the ON voltage Von defined by each data voltage Vdata. In other words, by selecting the gradation defining signal GCP, image processing such that the gradation group in the pixel row has a larger variance than the original gradation group and simultaneous use of a plurality of pulse width modulations are realized. Become.
[0050]
As described above, in the present embodiment, the set of the ON voltage Von having the pulse width such that the grayscale group in the pixel row has a larger variance than the original grayscale group while using the rightward drive and the leftward drive together. , Is supplied to this pixel row. This makes it possible to more effectively reduce the crosstalk and improve the display quality, particularly in the case where the gradations in the pixel row direction are concentrated. This point will be described with reference to FIGS. 10 and 11 in comparison with the related art.
[0051]
FIG. 10 is an explanatory diagram of crosstalk in a case where only right-justification / left-justification drive is used (prior art). In the case where the same gradation is displayed on the pixel row corresponding to a certain scanning line Y, the left-justification driving for supplying the ON voltage Von having the pulse width t1 is performed in the first half of the selection period (1H) for the data lines X1 and X2. Done. For the data lines X3 and X4, rightward drive for supplying an ON voltage having a pulse width t2 is performed in the latter half of the selection period. When the voltages of the data lines X1 and X2 rise from the ON voltage Von to the OFF voltage Voff, the voltage on the scanning line Y rises in the form of differential wave noise due to capacitive coupling between the data lines X1 and X2 and the scanning line Y. NL works. Further, when the voltages of the data lines X3 and X4 fall from the off voltage Voff to the on voltage Von, a differential noise falling noise NR acts on the voltage on the scanning line Y. Since these noises NL and NR act in opposite directions, if they are close to each other, they are canceled on the scanning line Y. However, particularly in the case of displaying a bright gray scale, the offset effect becomes insufficient. This is because the voltage change timing of the left-justification drive is near the beginning of the selection period, and the voltage change timing of the right-justification drive is near the end of the selection period. As a result, the noises NL and NR due to both are also separated from each other, so that even if the noises NR and NL are in opposite directions, a sufficient noise canceling effect cannot be obtained.
[0052]
On the other hand, in the present embodiment, the noise canceling effect is effectively exhibited even in such a case. FIG. 11 is an explanatory diagram of crosstalk in the case of using rightward / leftward drive with gradation correction (this embodiment). In the case where the same gradation is displayed on a pixel row corresponding to a certain scanning line Y, for the data line X1, in the first half of the selection time, a left-justification drive with bright correction for supplying an ON voltage Von having a pulse width tlu is performed. Be done. With respect to the data line X2, in the first half of the selection period, left-justification driving with dark correction for supplying the ON voltage Von having the pulse width tld is performed. For the data line X3, rightward drive for supplying the on-voltage Von having the pulse width tru is performed in the latter half of the selection period, and for the data line X4, the on-voltage having the pulse width trd is provided in the latter half of the selection period. Rightward drive for supplying Von is performed. In this case, due to the voltage change of the data lines X1 to X4, the four dispersed noises Nrd, Nlu, Nld, Nld try to act on the voltages on the scanning lines. However, since the falling noise Nrd caused by the voltage change of the data line X4 and the rising noise Nlu caused by the voltage change of the data line X1 are close to each other, they are canceled. At the same time, the rising noise Nld caused by the change in the voltage of the data line X2 and the falling noise Nru caused by the change in the voltage of the data line X3 are close to each other.
[0053]
As can be understood from the above description, in the present embodiment, after performing image processing such that the variance of the gradation group in the pixel row is increased, the right alignment drive and the left alignment drive are used together for this pixel row. . By dispersing the gradation groups, noise acting on the scanning line Y is also dispersed within the selection period. Therefore, noise acting on the voltage on the scanning line Y is dispersed (averaged), and the noise peak itself is suppressed. Also, as a result, noises in opposite directions come close to each other. Is effectively offset. Further, by utilizing the non-linear characteristic between the applied voltage of the liquid crystal and the transmittance (reflectance), crosstalk becomes inconspicuous even if the degree of noise is the same. This is because the distribution of the gradation group shifts the distribution from an intermediate voltage (effective voltage) having a large change in transmittance to a saturation voltage where the change is relatively small. As a result, even during display of the same bright gray scale, the influence of noise is suppressed, and a waveform of the selection voltage + Vsel that is close to ideal can be obtained, so that crosstalk can be reduced.
[0054]
Further, in the present embodiment, for a certain pixel row, the increase / decrease in gradation is performed uniformly (alternately), and the rightward drive and leftward drive are also performed uniformly (alternately). This makes it easy for the noise acting on the scanning lines to be uniformly dispersed and for the noises in opposite directions to be close to each other, so that the crosstalk can be more effectively reduced.
[0055]
Further, by providing a gradation difference between adjacent display areas, the viewing angle can be increased. In particular, in the case of the TN liquid crystal, the viewing angle in the vertical direction poses a problem. However, such a problem can be solved by providing a gradation difference in the vertical direction as shown in FIG. Note that this point is described in Japanese Patent Application No. 2002-242480, which is a prior application of the present applicant, and should be referred to if necessary.
[0056]
Further, according to the setting pattern shown in FIG. 6, the rightward drive “R” and the leftward drive “L” are adjacent to each other in the vertical direction, so that the power consumption can be reduced during the 1H inversion drive or the 0.5H selective drive. Can be planned. For example, when rightward drive is used for a display area corresponding to the intersection between the scanning line Y1 and the data line X1, the display region corresponding to the intersection between the scanning line Y2 selected next to the scanning line Y1 and the data line X1. The left-aligned drive is used for the display area to be shifted. In this case, when the end of the selection period of the scanning line Y1 is the negative signal voltage −Vsig (ON voltage), the beginning of the selection period of the next scanning line Y2 is the same as the previous signal voltage −Vsig (ON voltage). ). Therefore, power consumption is reduced by the amount that the signal voltage ± Vsig does not need to be switched at the boundary between the previous and subsequent selection periods.
[0057]
In the above-described embodiment, when the graininess (reduction in resolution) of a display image (particularly, a natural image) is a concern, it is preferable to use the frame rate control (FRC). For example, as shown in FIG. 12, in a display area in which the gradation is lower than the original value in the n-th frame, the gradation is increased from the original value in the next (n + 1) -th frame. Let it. Conversely, in the display area in which the gradation is increased from the original value in the n-th frame, the gradation is decreased from the original value in the next (n + 1) -th frame. Although the effect of expanding the viewing angle disappears due to the FRC, the granularity of the image can be effectively eliminated.
[0058]
Further, the setting pattern of the pixel block PB is not limited to that shown in FIG. 6, and various variations including the size thereof can be considered, and the present invention can be applied to any kind of variation.
[0059]
FIG. 13 is a diagram illustrating another example of the pixel block PB serving as a setting pattern. As in the example of FIG. 6, also in this example, the setting of the pixel block PB composed of 2 × 2 pixels is set as one pattern (FIG. 6A), and the floor for all the pixel blocks PB is determined according to this setting pattern. The key is increased or decreased. As shown in FIG. 3B, the light correction “U” and the dark correction “D” are performed in units of one pixel (in units of three sub-pixels). In this setting pattern, the number of display areas of “U” is the same as that of “D”, and both are set alternately in the horizontal and vertical directions. For example, as shown in FIG. 9C, when the gradation values of the pixel block PB before correction are all 16 and the gradation value of the pixel P (1, 1) at the upper left is The gradation value of the lower pixel P (2, 2) is reduced to 8 (= 16−α), and the gradation value of the lower left pixel P (1, 2) and the gradation value of the upper right pixel P (2, 1) are reduced. The tone value is increased to 24 (= 16 + α). Also in this case, the average gradation of the entire pixel block PB after correction is 16, which is the same as before correction. Therefore, in terms of area gradation, substantially the same gradation as the original is maintained. By alternately increasing or decreasing the gradation in pixel units, the entire image of one frame, in particular, gradation groups in each pixel row are uniformly dispersed.
[0060]
In this setting pattern, the rightward drive “R” and the leftward drive “L” are performed in units of two subpixels. The number of display areas of “R” is the same as that of “L”, and both are set alternately in the horizontal direction and the vertical direction. Therefore, the rightward drive and the leftward drive are performed uniformly for the entire image of one frame, particularly, for each pixel row.
[0061]
It should be noted that it is optional to use either the setting in units of sub-pixels as shown in FIG. 6 or the setting in units of pixels as shown in FIG. 13. However, depending on the relationship between the resolution and the spatial frequency, the case where the pattern is inconspicuous. It is preferable to select Further, the present invention is not limited to a method of uniformly applying a fixed pattern to the image plane, and the pattern may be variably set. For example, by changing the pattern in the direction of the edge of the image, it is possible to reduce not only noise but also jaggy which is a characteristic of the nearest neighbor.
[0062]
In the present embodiment, image processing is performed to increase or decrease the display gradation by selecting the gradation specifying signals GCP1 to GCP4 without changing the data gradation value itself. However, instead of the image processing based on the selection of the gradation defining signals GCP1 to GCP4, an image processing for increasing or decreasing the gradation value itself constituting the data may be performed. Further, it is also possible to increase or decrease such a gradation value by software processing.
[0063]
In the present embodiment, a liquid crystal display device using a TFD as a switching element has been described. However, the present invention is not limited to this, and is widely applicable to various electro-optical devices in which crosstalk may occur between a data line (signal electrode) and a scanning line (scanning electrode).
[0064]
Further, the electro-optical device according to the present embodiment can be mounted on various electronic devices including, for example, a television, a projector, a mobile phone, a mobile terminal, a mobile computer, a personal computer, and the like. If the above-described electro-optical device is mounted on these electronic devices, the commercial value of the electronic devices can be further increased, and the product appeal of the electronic devices in the market can be improved.
[0065]
【The invention's effect】
According to the present invention, the crosstalk can be more effectively reduced by using a plurality of pulse width modulation methods together and performing image processing such that the gradation groups in the pixel rows are dispersed. Improvement can be achieved.
[Brief description of the drawings]
FIG. 1 is a block diagram of an electro-optical device according to an embodiment.
FIG. 2 is a diagram showing an image plane defined by image data.
FIG. 3 is an equivalent circuit diagram of the electro-optical element.
FIG. 4 is a circuit diagram of a data line driving circuit.
FIG. 5 is a timing chart of a data line driving system.
FIG. 6 is a diagram showing an example of a pixel block serving as a setting pattern.
FIG. 7 is an explanatory diagram of a gradation defining signal.
FIG. 8 is a circuit diagram of a pulse generation circuit.
FIG. 9 is a timing chart of a pulse generation system.
FIG. 10 is an explanatory diagram of crosstalk when only right-justification / left-justification drive is used.
FIG. 11 is an explanatory diagram of crosstalk when right / left drive with correction is used.
FIG. 12 is an explanatory diagram of an FRC.
FIG. 13 is a diagram showing another example of a pixel block serving as a setting pattern.
[Explanation of symbols]
1 Display
2 Electro-optical element
3 Scan line drive circuit
4 Data line drive circuit
5 Timing signal generation circuit
6 Voltage generation circuit
20 TFD
21 Liquid crystal capacity
22 scanning electrode
23 signal electrode
41 shift register
42 registers
43 Latch circuit
44 pulse generation circuit
45 Switch section
46 comparator
47 Switch section
48a-48d counter
49 Voltage switching section
50 circuit units

Claims

In an electro-optical device that performs gradation display of a pixel by pulse width modulation that sets a pulse width of an ON voltage for driving a pixel based on data,
Multiple scan lines;
Multiple data lines,
A plurality of pixels provided corresponding to the intersection of the scanning line and the data line,
A scanning line driving circuit that selects a pixel row to which data is to be written from among the plurality of pixels by outputting a scanning signal to the plurality of scanning lines;
Writing data to the pixel row selected by the scanning line drive circuit includes a first pulse width modulation method of setting the ON voltage in the first half of a predetermined period, and the ON voltage in the second half of the predetermined period. A second pulse width modulation method to be set, and the plurality of on-voltage sets having a pulse width such that the grayscale group in the pixel row has a larger variance than the original grayscale group. And a data line driving circuit for supplying the pixel row to the pixel row via the data line.

The pixel row includes a first display area, a second display area, a third display area, and a fourth display area,
The data line driving circuit includes:
Supplying, to the first display area, the ON voltage having a pulse width whose gradation is increased from an original gradation by the first pulse width modulation method;
Supplying, to the second display region, the ON voltage having a pulse width lower than the original gradation by the first pulse width modulation method;
Supplying, to the third display area, the on-voltage having a pulse width whose gradation is increased from an original gradation by the second pulse width modulation method;
2. The on-voltage having a pulse width lower in gray level than an original gray level is supplied to the fourth display area by the second pulse width modulation method. 3. An electro-optical device according to claim 1.

2. The display device according to claim 1, wherein the first display area, the second display area, the third display area, and the fourth display area are uniformly distributed in the pixel rows. 2. The electro-optical device according to 2.

The data line driving circuit includes:
In a case where the ON voltage having a pulse width whose tone is increased from the original tone is supplied to one display area in the first frame, the ON voltage in the second frame following the first frame is supplied. 4. The electro-optical device according to claim 2, wherein the on-voltage having a pulse width lower than the original gradation is supplied to one display area. 5.

The data line driving circuit includes:
When one of the first pulse width modulation method and the second pulse width modulation method is used for a display area corresponding to the intersection of a first scanning line and a first data line, The first pulse width modulation method and the second pulse width modulation method are applied to a display area corresponding to an intersection of a second scanning line selected next to the first scanning line and the first data line. 5. The electro-optical device according to claim 2, wherein the other is used.

The electro-optical device according to any one of claims 2 to 5, wherein the display area is set in units of the pixel or in units of sub-pixels constituting the pixel.

The data line drive circuit selects one of a plurality of different gray scale defining signals according to the type of the display area, and, based on the selected gray scale defining signal, a pulse width of the ON voltage; 7. The electro-optical device according to claim 2, wherein a timing of setting the on-voltage during the predetermined period is determined.

An electronic apparatus comprising the electro-optical device according to claim 1.

A plurality of scanning lines, a plurality of data lines, and a plurality of pixels provided corresponding to intersections of the scanning lines and the data lines, and a pulse width of an on-voltage for driving the pixels as data. In a driving method of an electro-optical device that performs gradation display of pixels by pulse width modulation set based on
A first step of selecting a pixel row to which data is to be written from the plurality of pixels;
A second step of performing image processing on the data such that the gradation group in the pixel row has a larger variance than the original gradation group;
Using a first pulse width modulation method for setting the ON voltage in the first half of a predetermined period and a second pulse width modulation method for setting the ON voltage in the second half of the predetermined period, the pixel row is And a third step of supplying the data on which the image processing has been performed.

The pixel row is
A first display region in which the first pulse width modulation method is used to increase the gray level from the original gray level,
A second display area for lowering the gradation than the original gradation by using the first pulse width modulation method;
A third display area in which the second pulse width modulation method is used to increase the gray level from the original gray level,
10. The method of driving an electro-optical device according to claim 9, further comprising a fourth display area in which the second pulse width modulation method is used to lower the gray level from the original gray level.

2. The display device according to claim 1, wherein the first display area, the second display area, the third display area, and the fourth display area are uniformly distributed in the pixel rows. 11. The method for driving an electro-optical device according to item 10.

In the first frame, when one display area is increased in gray level from the original gray level, in the second frame following the first frame, the one display area is set to a level higher than the original gray level. The method of driving an electro-optical device according to claim 10, wherein the gradation is reduced.

When one of the first pulse width modulation method and the second pulse width modulation method is used for a display area corresponding to the intersection of a first scanning line and a first data line, The first pulse width modulation method and the second pulse width modulation method are applied to a display area corresponding to an intersection of a second scanning line selected next to the first scanning line and the first data line. 13. The method of driving an electro-optical device according to claim 10, wherein the other is used.

14. The method of driving an electro-optical device according to claim 10, wherein the display area is set in a unit of the pixel or a unit of a sub-pixel configuring the pixel.

It has a plurality of different gray scale defining signals, and each gray scale defining signal defines a pulse width of the ON voltage in each gray scale,
The second step selects any one of the plurality of gray scale defining signals, and, based on the selected gray scale defining signal, determines a pulse width of the on-voltage and a pulse width of the on-voltage during the predetermined period. 15. The method of driving an electro-optical device according to any one of 9 to 14, further comprising a step of determining a set time.

15. The method of driving an electro-optical device according to claim 9, wherein the second step includes a step of increasing / decreasing a gradation value itself constituting data.