JP2004320552A - Transconductance amplifier - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transconductance amplifier having a wide range of input operation and better linear performance, and capable of performing stable operation even even if an input signal is big. <P>SOLUTION: As for output voltages Vout1 and Vout2 of an amplifying unit body 1, an average value Vave is calculated in an averaging circuit 3 via first buffer circuits 2a and 2b. The average value Vave always becomes the same voltage regardless of levels of the output voltages Vout1 and Vout2. An in-phase control amplifier 4 compares the average value Vave with a reference voltage Vref, and generates an in-phase level control signal according to the comparison result. The generated in-phase level control signal is supplied to each gate of MOS transistors M3 and M4, and the in-phase level control of the MOS transistors M3 and M4 (namely, the level control of DC currents flowing to the MOS transistors M3 and M4) is performed. As a result, an in-phase level out of the output voltages Vout1 and Vout2 is controlled. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００５】
（１）式において、Ｗ，Ｌ，μ，Ｃｏｘは、それぞれＭＯＳトランジスタのチャネル幅、チャネル長、移動度、ゲート容量である。また、Ｖｉｎは入力電圧、ＩＢ はＶｉｎ＝０のときにＭＯＳトランジスタに流れる電流である。
このように、（１）式によれば、出力電流Ｉｏｕｔは入力電圧Ｖｉｎに比例しないので、特に入力電圧Ｖｉｎが大きな場合には線形歪を生ずるという不具合がある。
【０００６】
このような不具合を解消するためのトランスコンダクタンスアンプが、図６に示すような回路として知られている。
このトランスコンダクタンスアンプは、図６に示すように、トランスコンダクタンスアンプ本体４２と、同相制御アンプ４３とから構成される。
トランスコンダクタンスアンプ本体４２は、図示のように、４個のＭＯＳトランジスタＭ３０〜Ｍ３３から構成されている。また、同相制御アンプ４３は、図示のように、８個のＭＯＳトランジスタＭ３４〜Ｍ４１から構成されている。
【０００７】
入力端子４４、４５は、差動対を構成するＭＯＳトランジスタＭ３０，Ｍ３１の各ゲートに接続されている。出力端子４６、４７は、ＭＯＳトランジスタＭ３０，Ｍ３１の各ドレインに接続されている。バイアス端子４８は、同相レベル制御信号が供給されるとともに、ＭＯＳトランジスタＭ３２，Ｍ３３のゲートに接続されている。バイアス端子４９は、同相制御アンプ４３に供給する電流を決めるバイアス電圧が供給されるとともに、ＭＯＳトランジスタＭ４０，Ｍ４１のゲートに接続されている。基準信号入力端子５０は、トランスコンダクタンスアンプの出力レベルを決めるための同相基準信号が供給されるとともに、ＭＯＳトランジスタＭ３５，Ｍ３６に接続されている。
【０００８】
このような構成からなるトランスコンダクタンスアンプの出力信号Ｉｏｕｔは、次の（２）式で表すことができる。
Ｉｏｕｔ＝２（Ｗ／Ｌ）×μ×Ｃｏｘ×Ｖｉｎ・・・・（２）
（２）式によれば、出力電流Ｉｏｕｔは入力電圧Ｖｉｎに比例するので、線形性能において優れている。このため、図６に示すトランスコンダクタンスアンプは、線形性能を重視する分野で使用することができる。
【０００９】
【非特許文献１】
Ｒ．Ｒ．ＴＯＲＲＡＮＣＥ，ＩＥＥＥ Ｃｉｒｃｕｉｔｓ ａｎｄ ｓｙｓｔｅｍｓ １９８５年 ３２巻 １１月号 １０９７ページ
【００１０】
【発明が解決しようとする課題】
しかし、トランスコンダクタンスアンプに入力される入力信号は、予期しない過大なレベルの場合があり、この場合には出力信号が大きくなる。また、この場合には、同相制御アンプ４３の入力のＭＯＳトランジスタＭ３４〜Ｍ３７のいずれかの１つの電流がゼロになることがある。
【００１１】
これは、（３）式のように、互いに対を形成しているＭＯＳトランジスタＭ３４，Ｍ３５（またはＭＯＳトランジスタＭ３６，Ｍ３７）のうちの一方のＭＯＳトランジスタに流れる電流Ｉ２から計算できる。
Ｉ２＝（Ｗ／Ｌ）×μ×Ｃｏｘ×（Ｖｉｎ−Ｖｔｈ）^２ ・・・・（３）
ここで、ＶｔｈはＭＯＳトランジスタのしきい値電圧である。
【００１２】
（３）式によれば、同相制御アンプ４３の入力電圧Ｖｉｎが大きくなり、電流Ｉ２が同相制御アンプ４３に流れる電流を決めている電流源用のＭＯＳトランジスタＭ４０（またはＭＯＳトランジスタＭ４１）に流れる電流と同じになったときに、ＭＯＳトランジスタＭ３４，Ｍ３５のいずれか一方（またはＭＯＳトランジスタＭ３６，Ｍ３７のいずれか一方）のＭＯＳトランジスタの電流はゼロになる。
【００１３】
従って、トランスコンダクタンスアンプに、そのようにＭＯＳトランジスタの電流がゼロになる過大な入力信号が入力されても線形動作はしないので、同相制御アンプ４３による同相レベル制御は正常に機能しなくなる。このため、線形性能が突然劣化するという不具合がある。
さらに、同相制御アンプ４３の入力のＭＯＳトランジスタがオフ状態になるような非線形領域においては、定量的に計算できない位相遅れが発生する。この位相遅れによって回路が不安定になり、場合によっては発振することがある。この現象は非線形領域に係わるため、設計段階での検証が容易ではない
そこで、本発明の目的は、入力動作範囲が広くて線形性能に優れ、かつ入力信号が大きな場合でも安定な動作を実現できるトランスコンダクタンスアンプを提供することにある。
【００１４】
【課題を解決するための手段】
上記課題を解決して本発明の目的を達成するために、請求項１〜請求項５に記載の発明は以下のように構成した。
すなわち、請求項１に記載の発明は、入力信号の差動増幅を行う差動対からなる第１のＭＯＳトランジスタと、その負荷として動作するとともに同相レベル制御信号で制御される２つの第２のＭＯＳトランジスタと、を有する増幅部本体と、前記増幅部本体の各出力信号をそれぞれ入力する２つのバッファ回路と、前記２つのバッファ回路の両出力の平均値を求める平均値算出回路と、前記平均値算出回路が求めた平均値を前記増幅部本体のトランスコンダクタンス値を決めるための基準値と比較し、この比較結果に応じて前記同相レベル制御信号を生成し、この生成した同相レベル制御信号を前記２つの第２のＭＯＳトランジスタにそれぞれ供給する同相制御アンプと、を備えている。
【００１５】
請求項２に記載の発明は、請求項１に記載のトランスコンダクタンスアンプにおいて、前記２つのバッファ回路は、それぞれソースフォロワ回路またはボルテージフォロワ回路からなる。
請求項３に記載の発明は、請求項１または請求項２に記載のトランスコンダクタンスアンプにおいて、前記平均値算出回路は、同一抵抗値からなる第１抵抗および第２抵抗から構成するようにし、前記第１抵抗および第２抵抗の各一端を前記２つのバッファ回路の各出力側にそれぞれ接続するとともに、前記第１抵抗および第２抵抗の各他端を共通接続し、その共通接続部を出力端子とした。
【００１６】
請求項４に記載の発明は、請求項１、請求項２または請求項３に記載のトランスコンダクタンスアンプにおいて、前記増幅部本体は、前記各第２のＭＯＳトランジスタに直列に接続される第３のＭＯＳトランジスタを、さらに含むようにしている。
【００１７】
請求項５に記載の発明は、請求項１、請求項２または請求項３に記載のトランスコンダクタンスアンプにおいて、前記増幅部本体は、２つの所定のＭＯＳトランジスタを直列に接続した第１の直列回路と、２つの所定のＭＯＳトランジスタを直列に接続した第２の直列回路とをさらに含み、前記第１の直列回路を前記差動対のうちの一方のＭＯＳトランジスタに並列に接続し、かつ前記第２の直列回路を前記差動対のうちの他方のＭＯＳトランジスタに並列に接続するようにしている。
このような構成からなる本発明によれば、出力動作範囲、換言すれば入力動作範囲が広くて線形性能に優れ、かつ入力信号が大きな場合でも安定な動作を実現できるトランスコンダクタンスアンプを得ることができる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
本発明の実施形態の回路の構成について、図１を参照して説明する。
この実施形態に係るトランスコンダクタンスアンプは、図１に示すように、トランスコンダクタンスアンプ本体（以下、増幅部本体）１と、ユニティゲインバッファ回路２と、平均値算出回路３と、同相制御アンプ４と、を備えている。
【００１９】
増幅部本体１は、入力信号の差動増幅を行う差動対からなるＮ型のＭＯＳトランジスタＭ１，Ｍ２と、その負荷として動作するとともに同相レベル制御信号により制御される２つのＰ型のＭＯＳトランジスタＭ３，Ｍ４とを備えている。
具体的には、ＭＯＳトランジスタＭ１，Ｍ２の各ソースは共通接続され、その共通接続部がグランドに接続されている。ＭＯＳトランジスタＭ１，Ｍ２の各ゲートは入力端子５、６に接続され、その入力端子５、６には入力信号Ｖｉｎ１，Ｖｉｎ２が供給されるようになっている。ＭＯＳトランジスタＭ１，Ｍ２の各ドレインは出力端子７、８に接続され、その出力端子７、８から出力信号Ｖｏｕｔ１、Ｖｏｕｔ２を取り出すようになっている。
【００２０】
また、ＭＯＳトランジスタＭ１，Ｍ２の各ドレインは、ＭＯＳトランジスタＭ３，Ｍ４の各ドレインに接続されている。ＭＯＳトランジスタＭ３，Ｍ４の各ゲートは、同相レベルの制御に使用される同相レベル制御信号が供給されるバイアス端子９に接続されている。ＭＯＳトランジスタＭ３，Ｍ４の各ソースには、電源電圧ＶＤＤが供給されるようになっている。
【００２１】
ユニティゲインバッファ回路２は、増幅部本体１と平均値算出回路３との間に設けられてバッファとして機能するものであり、第１バッファ回路２ａと第２バッファ回路２ｂからなる。
第１バッファ回路２ａは、図１に示すように、ＭＯＳトランジスタＭ５とＭＯＳトランジスタＭ７からなるソースフォロワ回路で構成される。また、第２バッファ回路２ｂは、ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ８からなるソースフォロワ回路で構成される。
【００２２】
具体的には、ＭＯＳトランジスタＭ５はＰ型からなり、そのドレインがグランドに接続され、そのゲートが出力端子８に接続されている。ＭＯＳトランジスタＭ５のソースは、Ｐ型のＭＯＳトランジスタＭ７のドレインに接続されている。ＭＯＳトランジスタ７のゲートは、ＭＯＳトランジスタ７に流れる電流を制御するバイアス電圧が供給されるバイアス端子１０に接続されている。ＭＯＳトランジスタＭ７のソースには、電源電圧ＶＤＤが供給されるようになっている。
【００２３】
ＭＯＳトランジスタＭ６はＰ型からなり、そのドレインがグランドに接続され、そのゲートが出力端子７に接続されている。ＭＯＳトランジスタＭ６のソースは、Ｐ型のＭＯＳトランジスタＭ８のドレインに接続されている。ＭＯＳトランジスタ８のゲートは、ＭＯＳトランジスタ８に流れる電流を制御するバイアス端子１０に接続されている。ＭＯＳトランジスタＭ８のソースには、電源電圧ＶＤＤが供給されるようになっている。
【００２４】
平均値算出回路３は、第１バッファ回路２ａの出力信号と第２バッファ回路２ｂの出力信号の平均値を求め、この求めた平均値を出力する回路である。この平均値算出回路３は、図１に示すように、同一の抵抗値からなる抵抗Ｒ１と抵抗Ｒ２の組み合わせにより構成されている。
具体的には、抵抗Ｒ２の一端は、第１バッファ回路２ａの出力信号が得られる出力端子に接続されている。また、抵抗Ｒ１の一端は、第２バッファ回路２ｂの出力信号が得られる出力端子に接続されている。そして、抵抗Ｒ１，Ｒ２の各他端は共通接続され、この共通接続部が平均値算出回路３の出力端子を形成している。
【００２５】
同相制御アンプ４は、平均値算出回路３からの出力信号のレベルを、基準信号入力端子１１に入力される基準値である基準電圧Ｖｒｅｆと比較し、その比較結果に応じた同相レベル制御信号を生成するものである。この生成した同相レベル制御信号は、ＭＯＳトランジスタＭ３，Ｍ４の各ゲートに供給され、ＭＯＳトランジスタＭ３，Ｍ４の同相レベル制御、すなわちＭＯＳトランジスタＭ３，Ｍ４に流れる直流電流のレベル制御を行うようになっている。
【００２６】
ここで、基準信号入力端子１１に入力される基準電圧Ｖｒｅｆは、増幅部本体１のトランスコンダクタンス値を決めるものであり、その値は外部から任意に設定できるようになっている。
このような同相制御アンプ４の具体的の回路の一例について、図２を参照しながら説明する。
【００２７】
この同相制御アンプ４は、一般的な差動増幅器からなる。すなわち、同相制御アンプ４は、図２に示すように、入力端子３１、３２に入力される入力信号を差動増幅するＮ型のＭＯＳトランジスタＭ９，Ｍ１０からなる差動対と、その負荷となるＰ型のＭＯＳトランジスタＭ１１、Ｍ１２と、電流源として機能するＮ型のＭＯＳトランジスタＭ１３とを備えている。
【００２８】
ＭＯＳトランジスタＭ９，Ｍ１０の各ゲートは、入力端子３１、３２に接続されている。ＭＯＳトランジスタＭ１０のドレインは、出力端子３３に接続されている。また、ＭＯＳトランジスタＭ１３のゲートはバイアス端子３４に接続され、バイアス端子３４にはＭＯＳトランジスタＭ１３に流れる電流を決めるバイアス電圧が供給されるようになっている。
【００２９】
このような構成からなる同相制御アンプ４では、その入力端子３１、３２および出力端子３３は、図１の平均値算出回路３の出力端子、基準信号入力端子１１、および増幅部本体１のバイアス端子９に接続される。
次に、このような構成からなる実施形態の動作について、図１を参照して説明する。
【００３０】
この動作例では、増幅器本体１の入力端子５、６に入力される入力電圧Ｖｉｎ１，Ｖｉｎ２は、（５）式および（６）式に示すような差動信号と仮定し、その入力電圧Ｖｉｎ１，Ｖｉｎ２が、ＭＯＳトランジスタＭ１，Ｍ２の各ゲートにそれぞれ対称に入力される。
Ｖｉｎ１＝Ｖｒｅｆ１＋Δｖｉｎ・・・・（５）
Ｖｉｎ２＝Ｖｒｅｆ１−Δｖｉｎ・・・・（６）
ここで、Ｖｒｅｆ１は任意の基準電圧であり、Δｖｉｎと−Δｖｉｎは位相が逆相（１８０°異なる）の入力電圧である。
【００３１】
一方、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２は、同相制御アンプ４の働きによってそれらの平均値がいつも一定値になるように制御されている。この一定値をＶｒｅｆ２とすると、
（Ｖｏｕｔ１＋Ｖｏｕｔ２）／２＝Ｖｒｅｆ２・・・・（７）
が成立する。
【００３２】
従って、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２は、入力電圧Ｖｉｎ１，Ｖｉｎ２の（５）式および（６）式と同様に、（８）式および（９）式に示すようになる。
Ｖｏｕｔ１＝Ｖｒｅｆ２＋Δｖｏｕｔ・・・・（８）
Ｖｏｕｔ２＝Ｖｒｅｆ２−Δｖｏｕｔ・・・・（９）
ここで、Δｖｏｕｔと−Δｖｏｕｔは位相が逆相の出力電圧である。
【００３３】
これらの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を受けて、第１バッファ回路２ａおよび第２バッファ回路２ｂはそれぞれ動作し、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２はある電圧だけレベルシフトされる。第１バッファ回路２ａ，２ｂは両出力は、平均値算出回路３に入力されてその平均値Ｖａｖｅが求められ、この平均値Ｖａｖｅは、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２のレベルの如何にかかわらずいつも同じ電圧になる。
【００３４】
同相制御アンプ４は、その平均値算出回路３が求めた平均値Ｖａｖｅを基準信号入力端子１１に入力される基準値としての基準電圧Ｖｒｅｆと比較し、その比較結果に応じた同相レベル制御信号を生成する。この生成された同相レベル制御信号は、ＭＯＳトランジスタＭ３，Ｍ４の各ゲートに供給され、ＭＯＳトランジスタＭ３，Ｍ４の同相レベル制御、すなわちＭＯＳトランジスタＭ３，Ｍ４に流れる直流電流のレベル制御が行なわれる。この結果、（８）式および（９）式に示す出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のうちの同相レベル、すなわち基準電圧Ｖｒｅｆ２のレベルが制御される。
【００３５】
従って、同相制御アンプ４に供給される基準電圧Ｖｒｅｆを任意に設定することにより、増幅部本体１が出力する出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のうちの同相レベルを任意に設定することができる。
このような動作により、増幅部本体１の入力端子５、６に入力される入力電圧Ｖｉｎ１、Ｖｉｎ２として過大な信号が入力されたとしても、その出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２として（８）式および（９）式に示すような対称な信号が得られている限り、同相制御アンプ４に入力される平均値算出回路３からの平均値Ｖａｖｅは、一定電圧となる。このため、同相制御アンプ４を構成する入力のＭＯＳトランジスタ（図２の場合には、ＭＯＳトランジスタＭ９）がオフするようなことがなく、常に正常に動作する。
【００３６】
この結果、この実施形態では、増幅部本体１の入力電圧範囲が同相制御アンプ４の動作不良による制限を受けることがないので、動作電圧範囲が広くなる。
さらに、この実施形態では、図６のように過大な信号によって、ＭＯＳトランジスタＭ３４，Ｍ３５，Ｍ３６，Ｍ３７のいずれかがオフすることがないため、そのオフに伴う非線形領域で生ずる位相遅れもなく、安定した回路動作が可能になる。
【００３７】
なお、上記の実施形態では、バッファ回路２を第１バッファ回路２ａと第２バッファ回路２ｂで構成し、両バッファ回路２ａ，２ｂを図１に示すようにソースフォロワ回路で構成した。しかし、これに代えて、両バッファ回路２ａ，２ｂをオペアンプを用いたボルテージフォロワ回路で構成するようにしても良い。
さらに、上記の実施形態では、同相制御アンプ４の具体例として、図２に示すように一般的（標準的）な差動増幅器としたが、同一の機能を有する差動増幅器に置き換えるようにしても良い。
【００３８】
次に、この実施形態に係る増幅部本体１の第１の変形例について、図３を参照して説明する。
この第１の変形例に係る増幅部本体１Ａは、出力インピーダンスを高くするために、図１に示すトランスコンダクタンスアンプ１に対して、図３に示すようにＭＯＳトランジスタＭ１４，Ｍ１５を追加するようにしたものである。
【００３９】
すなわち、増幅部本体１Ａは、図３に示すように、ＭＯＳトランジスタＭ３，Ｍ４に対してＭＯＳトランジスタＭ１４，Ｍ１５をそれぞれ直列に接続（縦続接続）するようにした。そして、そのＭＯＳトランジスタＭ１４，Ｍ１５の各ゲートはバイアス端子３４に接続し、バイアス端子３４には所定のバイアス電圧を供給するようにした。
【００４０】
なお、図３の増幅部本体１Ａの他の部分の構成は、図１の増幅部本体１の構成と同様であるので、同一の構成要素には同一符号を付してここではその説明を省略する。
次に、この実施形態に係る増幅部本体１の第２の変形例について、図４を参照して説明する。
【００４１】
この第２の変形例に係る増幅部本体１Ｂは、出力インピーダンスを高くするために、図１に示すトランスコンダクタンスアンプ１に対して、図４に示すようにＭＯＳトランジスタＭ１６〜Ｍ１９を追加するようにしたものである。
すなわち、増幅部本体１Ｂは、図４に示すように、Ｎ型のＭＯＳトランジスタＭ１６とＰ型のＭＯＳトランジスタＭ１８を直列に接続し、この直列回路の一端をＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ３の共通接続部に接続し、その他端をグランドに接続するようにした。換言すると、その直列回路を、ＭＯＳトランジスタＭ１と並列に接続するようにした。
【００４２】
また、Ｎ型のＭＯＳトランジスタＭ１７とＰ型のＭＯＳトランジスタＭ１９を直列に接続し、この直列回路の一端をＭＯＳトランジスタＭ２とＭＯＳトランジスタＭ４の共通接続部に接続し、その他端をグランドに接続するようにした。換言すると、その直列回路を、ＭＯＳトランジスタＭ２と並列に接続するようにした。
【００４３】
さらに、ＭＯＳトランジスタＭ１６とＭＯＳトランジスタＭ１８の共通接続部を出力端子７に接続し、ＭＯＳトランジスタＭ１７とＭＯＳトランジスタＭ１９の共通接続部を出力端子８に接続するようにした。
また、ＭＯＳトランジスタＭ１６，Ｍ１７の各ゲートをバイアス端子３５に接続し、バイアス端子３５に所定のバイアス電圧を供給するようにした。さらに、ＭＯＳトランジスタＭ１８，Ｍ１９の各ゲートをバイアス端子３６に接続し、バイアス端子３６に所定のバイアス電圧を供給するようにした。
【００４４】
なお、図４の増幅部本体１Ｂの他の部分の構成は、図１の増幅部本体１の構成と同様であるので、同一の構成要素には同一符号を付してここではその説明を省略する。
ここで、上記の例では、バイアス端子９に同相制御アンプ４の出力を供給し、バイアス端子３５に所定のバイアス電圧を供給するようにしたが、この両バイアス端子９，３５の供給電圧を上記とは逆にするようにしても良い。すなわち、同相制御アンプ４の出力は、バイアス端子９またはバイアス端子３５のいずれか一方に供給するようにしても良い。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、出力動作範囲、換言すれば入力動作範囲が広くて線形性能に優れ、かつ入力信号が大きな場合でも安定な動作を実現できるトランスコンダクタンスアンプを得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態の構成を示す回路図である。
【図２】図１に示す同相制御アンプの具体的な構成を示す回路図である。
【図３】図１に示す増幅部本体の第１の変形例を示す回路図である。
【図４】図１に示す増幅部本体の第２の変形例を示す回路図である。
【図５】従来回路の構成を示す回路図である。
【図６】従来回路の他の構成を示す回路図である。
【符号の説明】
１，１Ａ，１Ｂ 増幅部本体
２ ユニティゲインバッファ回路
２ａ 第１バッファ回路
２ｂ 第２バッファ回路
３ 平均値算出回路
４ 同相制御アンプ
５、６ 入力端子
７、８ 出力端子
９ バイアス端子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a transconductance amplifier, and more particularly to a transconductance amplifier that operates stably with good linearity.
[0002]
[Prior art]
Transconductance amplifiers are used in Gm-C filters and the like, and have been receiving attention in recent years. FIG. 5 shows an example of a circuit of a conventional transconductance amplifier.
As shown in FIG. 5, the transconductance amplifier functions as a differential pair including N-type MOS transistors M21 and M22, two P-type MOS transistors M23 and M24 operating as loads thereof, and a constant current source. And a MOS transistor M25.
[0003]
The input terminals 20, 21 are connected to the gates of the MOS transistors M21, M22. The output terminals 22 and 23 are connected to the drains of the MOS transistors M21 and M22. The bias terminal 24 is supplied with a common-mode level control signal and is connected to the gates of the MOS transistors M23 and M24. Further, the bias terminal 25 is supplied with a bias voltage for controlling the current flowing through the MOS transistor 25, and is connected to the gate of the MOS transistor M25.
The output current Iout of the transconductance amplifier having such a configuration is expressed by the following equation (1), as shown on page 1097 of Non-Patent Document 1.
[0004]
(Equation 1)

[0005]
In equation (1), W, L, μ, and Cox are the channel width, channel length, mobility, and gate capacitance of the MOS transistor, respectively. Vin is an input voltage, and IB is a current flowing through the MOS transistor when Vin = 0.
As described above, according to the equation (1), since the output current Iout is not proportional to the input voltage Vin, there is a problem that linear distortion occurs particularly when the input voltage Vin is large.
[0006]
A transconductance amplifier for solving such a problem is known as a circuit as shown in FIG.
This transconductance amplifier is composed of a transconductance amplifier main body 42 and an in-phase control amplifier 43, as shown in FIG.
The transconductance amplifier main body 42 includes four MOS transistors M30 to M33 as shown. The common-mode control amplifier 43 is composed of eight MOS transistors M34 to M41 as shown.
[0007]
The input terminals 44 and 45 are connected to respective gates of the MOS transistors M30 and M31 forming a differential pair. The output terminals 46 and 47 are connected to respective drains of the MOS transistors M30 and M31. The bias terminal 48 is supplied with an in-phase level control signal and is connected to the gates of the MOS transistors M32 and M33. The bias terminal 49 is supplied with a bias voltage that determines a current to be supplied to the common-mode control amplifier 43, and is connected to the gates of the MOS transistors M40 and M41. The reference signal input terminal 50 is supplied with an in-phase reference signal for determining the output level of the transconductance amplifier, and is connected to the MOS transistors M35 and M36.
[0008]
The output signal Iout of the transconductance amplifier having such a configuration can be expressed by the following equation (2).
Iout = 2 (W / L) × μ × Cox × Vin (2)
According to the equation (2), the output current Iout is proportional to the input voltage Vin, so that the linear current is excellent. Therefore, the transconductance amplifier shown in FIG. 6 can be used in a field where linear performance is important.
[0009]
[Non-patent document 1]
R. R. TORRANCE, IEEE Circuits and systems 1985 Vol. 32, November, p. 1097
[Problems to be solved by the invention]
However, the input signal input to the transconductance amplifier may have an unexpectedly large level, and in this case, the output signal becomes large. In this case, the current of any one of the MOS transistors M34 to M37 input to the common-mode control amplifier 43 may become zero.
[0011]
This can be calculated from the current I2 flowing through one of the MOS transistors M34 and M35 (or the MOS transistors M36 and M37) forming a pair as shown in the equation (3).
I2 = (W / L) × μ × Cox × (Vin−Vth) ² (3)
Here, Vth is the threshold voltage of the MOS transistor.
[0012]
According to the expression (3), the input voltage Vin of the common-mode control amplifier 43 increases, and the current I2 flows through the current source MOS transistor M40 (or the MOS transistor M41) that determines the current flowing through the common-mode control amplifier 43. When it becomes the same as above, the current of one of the MOS transistors M34 and M35 (or one of the MOS transistors M36 and M37) becomes zero.
[0013]
Therefore, even if such an excessive input signal in which the current of the MOS transistor becomes zero is input to the transconductance amplifier, the transconductance amplifier does not perform linear operation, so that the common mode control by the common mode control amplifier 43 does not function normally. For this reason, there is a problem that the linear performance is suddenly deteriorated.
Further, in a non-linear region where the input MOS transistor of the common-mode control amplifier 43 is turned off, a phase delay that cannot be calculated quantitatively occurs. This phase delay makes the circuit unstable, and in some cases oscillates. Since this phenomenon involves a non-linear region, verification at the design stage is not easy. Therefore, an object of the present invention is to achieve a wide input operation range, excellent linear performance, and stable operation even when the input signal is large. An object of the present invention is to provide a transconductance amplifier.
[0014]
[Means for Solving the Problems]
In order to solve the above problems and achieve the object of the present invention, the inventions according to claims 1 to 5 are configured as follows.
That is, according to the first aspect of the present invention, a first MOS transistor comprising a differential pair for performing differential amplification of an input signal and two second MOS transistors which operate as a load thereof and are controlled by a common-mode level control signal are provided. An amplifying section main body having a MOS transistor; two buffer circuits for inputting respective output signals of the amplifying section main body; an average value calculating circuit for obtaining an average value of both outputs of the two buffer circuits; The average value obtained by the value calculation circuit is compared with a reference value for determining the transconductance value of the amplifying section main body, and the common mode level control signal is generated according to the comparison result. And a common-mode control amplifier that supplies each of the two second MOS transistors.
[0015]
According to a second aspect of the present invention, in the transconductance amplifier according to the first aspect, each of the two buffer circuits includes a source follower circuit or a voltage follower circuit.
According to a third aspect of the present invention, in the transconductance amplifier according to the first or second aspect, the average value calculating circuit includes a first resistor and a second resistor having the same resistance value. One end of each of the first resistor and the second resistor is connected to each output side of the two buffer circuits, and the other end of each of the first resistor and the second resistor is connected in common. And
[0016]
According to a fourth aspect of the present invention, in the transconductance amplifier according to the first, second or third aspect, the amplification unit main body is connected to the second MOS transistors in series. MOS transistors are further included.
[0017]
According to a fifth aspect of the present invention, in the transconductance amplifier according to the first, second, or third aspect, the amplifying unit main body includes a first series circuit in which two predetermined MOS transistors are connected in series. And a second series circuit in which two predetermined MOS transistors are connected in series, wherein the first series circuit is connected in parallel to one MOS transistor of the differential pair, and The two series circuits are connected in parallel to the other MOS transistor of the differential pair.
According to the present invention having such a configuration, it is possible to obtain a transconductance amplifier that has a wide output operation range, in other words, a wide input operation range, has excellent linear performance, and can realize stable operation even when an input signal is large. it can.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
A configuration of a circuit according to an embodiment of the present invention will be described with reference to FIG.
As shown in FIG. 1, the transconductance amplifier according to this embodiment includes a transconductance amplifier main body (hereinafter, amplifying unit main body) 1, a unity gain buffer circuit 2, an average value calculating circuit 3, an in-phase control amplifier 4, , Is provided.
[0019]
The amplifying section main body 1 includes N-type MOS transistors M1 and M2 each composed of a differential pair for performing differential amplification of an input signal, and two P-type MOS transistors that operate as loads and are controlled by an in-phase level control signal. M3 and M4.
Specifically, the sources of the MOS transistors M1 and M2 are commonly connected, and the common connection is connected to the ground. The gates of the MOS transistors M1 and M2 are connected to input terminals 5 and 6, to which input signals Vin1 and Vin2 are supplied. The drains of the MOS transistors M1 and M2 are connected to output terminals 7 and 8, and output signals Vout1 and Vout2 are taken out from the output terminals 7 and 8.
[0020]
The drains of the MOS transistors M1 and M2 are connected to the drains of the MOS transistors M3 and M4. Each gate of the MOS transistors M3 and M4 is connected to a bias terminal 9 to which a common-mode level control signal used for controlling the common-mode level is supplied. The power supply voltage VDD is supplied to each source of the MOS transistors M3 and M4.
[0021]
The unity gain buffer circuit 2 is provided between the amplifying section main body 1 and the average value calculating circuit 3 and functions as a buffer, and includes a first buffer circuit 2a and a second buffer circuit 2b.
As shown in FIG. 1, the first buffer circuit 2a is configured by a source follower circuit including a MOS transistor M5 and a MOS transistor M7. The second buffer circuit 2b is configured by a source follower circuit including a MOS transistor M6 and a MOS transistor M8.
[0022]
More specifically, the MOS transistor M5 is of a P-type, has a drain connected to the ground, and a gate connected to the output terminal 8. The source of the MOS transistor M5 is connected to the drain of the P-type MOS transistor M7. The gate of the MOS transistor 7 is connected to a bias terminal 10 to which a bias voltage for controlling a current flowing through the MOS transistor 7 is supplied. The power supply voltage VDD is supplied to the source of the MOS transistor M7.
[0023]
The MOS transistor M6 is of a P-type, and has a drain connected to the ground and a gate connected to the output terminal 7. The source of the MOS transistor M6 is connected to the drain of the P-type MOS transistor M8. The gate of the MOS transistor 8 is connected to a bias terminal 10 that controls a current flowing through the MOS transistor 8. The power supply voltage VDD is supplied to the source of the MOS transistor M8.
[0024]
The average value calculation circuit 3 is a circuit that calculates the average value of the output signal of the first buffer circuit 2a and the output signal of the second buffer circuit 2b, and outputs the calculated average value. As shown in FIG. 1, the average value calculation circuit 3 is configured by a combination of resistors R1 and R2 having the same resistance value.
Specifically, one end of the resistor R2 is connected to an output terminal from which an output signal of the first buffer circuit 2a is obtained. One end of the resistor R1 is connected to an output terminal from which an output signal of the second buffer circuit 2b is obtained. The other ends of the resistors R1 and R2 are commonly connected, and the common connection forms an output terminal of the average value calculation circuit 3.
[0025]
The common-mode control amplifier 4 compares the level of the output signal from the average value calculation circuit 3 with a reference voltage Vref, which is a reference value input to the reference signal input terminal 11, and outputs a common-mode level control signal according to the comparison result. To generate. The generated common-mode level control signal is supplied to each gate of the MOS transistors M3 and M4, and performs common-mode level control of the MOS transistors M3 and M4, that is, level control of the DC current flowing through the MOS transistors M3 and M4. I have.
[0026]
Here, the reference voltage Vref input to the reference signal input terminal 11 is for determining the transconductance value of the amplifying section main body 1, and the value can be arbitrarily set from the outside.
An example of a specific circuit of such an in-phase control amplifier 4 will be described with reference to FIG.
[0027]
The common-mode control amplifier 4 is composed of a general differential amplifier. That is, as shown in FIG. 2, the common-mode control amplifier 4 serves as a differential pair including N-type MOS transistors M9 and M10 for differentially amplifying input signals input to the input terminals 31 and 32, and a load thereof. P-type MOS transistors M11 and M12 and an N-type MOS transistor M13 functioning as a current source are provided.
[0028]
The gates of the MOS transistors M9 and M10 are connected to input terminals 31 and 32, respectively. The drain of the MOS transistor M10 is connected to the output terminal 33. The gate of the MOS transistor M13 is connected to a bias terminal 34, and a bias voltage that determines a current flowing through the MOS transistor M13 is supplied to the bias terminal 34.
[0029]
In the in-phase control amplifier 4 having such a configuration, the input terminals 31 and 32 and the output terminal 33 are the output terminal of the average value calculation circuit 3 in FIG. 1, the reference signal input terminal 11, and the bias terminal of the amplifier unit 1. 9 is connected.
Next, the operation of the embodiment having such a configuration will be described with reference to FIG.
[0030]
In this operation example, the input voltages Vin1 and Vin2 input to the input terminals 5 and 6 of the amplifier main body 1 are assumed to be differential signals as shown in the equations (5) and (6), and the input voltages Vin1 and Vin2 are assumed. Vin2 is symmetrically input to each gate of the MOS transistors M1 and M2.
Vin1 = Vref1 + Δvin (5)
Vin2 = Vref1−Δvin (6)
Here, Vref1 is an arbitrary reference voltage, and [Delta] vin and-[Delta] vin are input voltages having opposite phases (differing by 180 [deg.]).
[0031]
On the other hand, the output voltages Vout1 and Vout2 are controlled by the operation of the common-mode control amplifier 4 so that the average value thereof is always constant. If this constant value is Vref2,
(Vout1 + Vout2) / 2 = Vref2 (7)
Holds.
[0032]
Therefore, the output voltages Vout1 and Vout2 are expressed by the equations (8) and (9), similarly to the equations (5) and (6) of the input voltages Vin1 and Vin2.
Vout1 = Vref2 + Δvout (8)
Vout2 = Vref2-Δvout (9)
Here, Δvout and −Δvout are output voltages having opposite phases.
[0033]
In response to these output voltages Vout1 and Vout2, first buffer circuit 2a and second buffer circuit 2b operate, respectively, and output voltages Vout1 and Vout2 are level-shifted by a certain voltage. Both outputs of the first buffer circuits 2a and 2b are input to the average value calculation circuit 3 and the average value Vave is obtained. The average value Vave is always the same voltage regardless of the levels of the output voltages Vout1 and Vout2. become.
[0034]
The common mode control amplifier 4 compares the average value Vave obtained by the average value calculation circuit 3 with a reference voltage Vref as a reference value input to the reference signal input terminal 11, and outputs an in-phase level control signal according to the comparison result. Generate. The generated common mode level control signal is supplied to the gates of the MOS transistors M3 and M4, and the common mode control of the MOS transistors M3 and M4, that is, the level control of the DC current flowing through the MOS transistors M3 and M4 is performed. As a result, the common-mode level of the output voltages Vout1 and Vout2 shown in the equations (8) and (9), that is, the level of the reference voltage Vref2 is controlled.
[0035]
Therefore, by arbitrarily setting the reference voltage Vref supplied to the common-mode control amplifier 4, the common-mode level of the output voltages Vout1 and Vout2 output from the amplifier unit 1 can be arbitrarily set.
By such an operation, even if excessive signals are input as the input voltages Vin1 and Vin2 input to the input terminals 5 and 6 of the amplifying unit body 1, the output voltages Vout1 and Vout2 are expressed by the equations (8) and (9). The average value Vave from the average value calculation circuit 3 input to the in-phase control amplifier 4 is a constant voltage as long as a symmetrical signal as shown in the equation is obtained. Therefore, the input MOS transistor (the MOS transistor M9 in the case of FIG. 2) constituting the common-mode control amplifier 4 does not turn off, and always operates normally.
[0036]
As a result, in this embodiment, the input voltage range of the amplification unit main body 1 is not limited by the operation failure of the common-mode control amplifier 4, so that the operation voltage range is widened.
Further, in this embodiment, since any of the MOS transistors M34, M35, M36, and M37 does not turn off due to an excessive signal as shown in FIG. 6, there is no phase delay that occurs in a non-linear region due to the turning off. Stable circuit operation becomes possible.
[0037]
In the above embodiment, the buffer circuit 2 is constituted by the first buffer circuit 2a and the second buffer circuit 2b, and both the buffer circuits 2a and 2b are constituted by the source follower circuits as shown in FIG. However, instead of this, both buffer circuits 2a and 2b may be constituted by voltage follower circuits using operational amplifiers.
Further, in the above-described embodiment, a general (standard) differential amplifier as shown in FIG. 2 is used as a specific example of the in-phase control amplifier 4, but it is replaced with a differential amplifier having the same function. Is also good.
[0038]
Next, a first modified example of the amplification section main body 1 according to this embodiment will be described with reference to FIG.
The amplifying unit body 1A according to the first modified example is configured such that MOS transistors M14 and M15 are added to the transconductance amplifier 1 shown in FIG. 1 as shown in FIG. 3 in order to increase the output impedance. It was done.
[0039]
That is, as shown in FIG. 3, the amplifying unit body 1A connects the MOS transistors M14 and M15 in series to the MOS transistors M3 and M4, respectively (cascade connection). The gates of the MOS transistors M14 and M15 are connected to a bias terminal 34, and a predetermined bias voltage is supplied to the bias terminal 34.
[0040]
The configuration of other parts of the amplification unit main body 1A of FIG. 3 is the same as the configuration of the amplification unit main body 1 of FIG. 1, and therefore, the same components are denoted by the same reference numerals and description thereof is omitted here. I do.
Next, a second modified example of the amplification section main body 1 according to this embodiment will be described with reference to FIG.
[0041]
In the amplifying unit main body 1B according to the second modification, as shown in FIG. 4, MOS transistors M16 to M19 are added to the transconductance amplifier 1 shown in FIG. 1 in order to increase the output impedance. It was done.
That is, as shown in FIG. 4, the amplification unit main body 1B connects an N-type MOS transistor M16 and a P-type MOS transistor M18 in series, and connects one end of this series circuit to the common connection of the MOS transistor M1 and the MOS transistor M3. Section, and the other end is connected to the ground. In other words, the series circuit is connected in parallel with the MOS transistor M1.
[0042]
Also, an N-type MOS transistor M17 and a P-type MOS transistor M19 are connected in series, one end of this series circuit is connected to a common connection portion of the MOS transistors M2 and M4, and the other end is connected to ground. I made it. In other words, the series circuit is connected in parallel with the MOS transistor M2.
[0043]
Further, the common connection of the MOS transistors M16 and M18 is connected to the output terminal 7, and the common connection of the MOS transistors M17 and M19 is connected to the output terminal 8.
Further, each gate of the MOS transistors M16 and M17 is connected to the bias terminal 35, and a predetermined bias voltage is supplied to the bias terminal 35. Further, each gate of the MOS transistors M18 and M19 is connected to the bias terminal 36, and a predetermined bias voltage is supplied to the bias terminal 36.
[0044]
Since the configuration of the other parts of the amplification unit main body 1B of FIG. 4 is the same as the configuration of the amplification unit main body 1 of FIG. 1, the same components are denoted by the same reference numerals and description thereof is omitted here. I do.
Here, in the above example, the output of the in-phase control amplifier 4 is supplied to the bias terminal 9 and a predetermined bias voltage is supplied to the bias terminal 35. However, the supply voltages of the bias terminals 9 and 35 are You may make it reverse. That is, the output of the in-phase control amplifier 4 may be supplied to either the bias terminal 9 or the bias terminal 35.
[0045]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a transconductance amplifier that has a wide output operation range, in other words, a wide input operation range, has excellent linear performance, and can realize stable operation even when an input signal is large. it can.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.
FIG. 2 is a circuit diagram showing a specific configuration of the common-mode control amplifier shown in FIG.
FIG. 3 is a circuit diagram showing a first modification of the amplification section main body shown in FIG.
FIG. 4 is a circuit diagram showing a second modified example of the amplification unit main body shown in FIG.
FIG. 5 is a circuit diagram showing a configuration of a conventional circuit.
FIG. 6 is a circuit diagram showing another configuration of the conventional circuit.
[Explanation of symbols]
1, 1A, 1B Amplifier section 2 Unity gain buffer circuit 2a First buffer circuit 2b Second buffer circuit 3 Average value calculation circuit 4 In-phase control amplifiers 5, 6 Input terminals 7, 8 Output terminals 9 Bias terminals

Claims (5)

An amplification unit main body including a first MOS transistor formed of a differential pair for performing differential amplification of an input signal, and two second MOS transistors that operate as loads and are controlled by a common-mode level control signal;
Two buffer circuits for inputting the respective output signals of the amplifying unit main body,
An average value calculation circuit for obtaining an average value of both outputs of the two buffer circuits;
The average value calculated by the average value calculation circuit is compared with a reference value for determining a transconductance value of the amplifying unit main body, and the common mode level control signal is generated according to the comparison result, and the generated common mode level control is generated. A common-mode control amplifier for supplying a signal to each of the two second MOS transistors;
A transconductance amplifier comprising: 2. The transconductance amplifier according to claim 1, wherein each of the two buffer circuits comprises a source follower circuit or a voltage follower circuit. The average value calculation circuit includes a first resistance and a second resistance having the same resistance value, and one ends of the first resistance and the second resistance are respectively connected to respective output sides of the two buffer circuits. 3. The transconductance amplifier according to claim 1, wherein the other ends of the first resistor and the second resistor are commonly connected, and the common connection is an output terminal. 4. The transconductance amplifier according to claim 1, wherein the amplification unit main body further includes a third MOS transistor connected in series to each of the second MOS transistors. 5. . The amplification unit main body further includes a first series circuit in which two predetermined MOS transistors are connected in series, and a second series circuit in which two predetermined MOS transistors are connected in series,
The first series circuit is connected in parallel to one MOS transistor of the differential pair, and the second series circuit is connected in parallel to the other MOS transistor of the differential pair. The transconductance amplifier according to claim 1, 2 or 3, wherein

Images