JP2004301984A

JP2004301984A - Liquid crystal display

Info

Publication number: JP2004301984A
Application number: JP2003093244A
Authority: JP
Inventors: Yasutake Furukoshi; 靖武古越; Tetsuya Kobayashi; 哲也小林; Masanori Nishito; 正典西戸
Original assignee: Fujitsu Display Technologies Corp
Current assignee: Fujitsu Ltd
Priority date: 2003-03-31
Filing date: 2003-03-31
Publication date: 2004-10-28

Abstract

【課題】垂直配向型の液晶表示領域を備える液晶表示装置に関し、保持型の残像が起きにくいようにし、高品質の画像表示を行うことができるようにする。
【解決手段】タイミングコントローラ８に黒表示制御部１０を設け、黒表示制御部１０の制御により、Ｎフレーム（例えば、６０フレーム）期間中の（Ｎ−１）フレーム期間は、データドライバ４に表示信号源から供給されるＲＧＢデータ信号を供給し、Ｎフレーム期間中の１フレーム期間は、データドライバ４に黒表示データ信号を供給し、Ｎフレームに１回、黒画面を表示する。
【選択図】図１A liquid crystal display device having a vertical alignment type liquid crystal display region is provided so that an afterimage of a holding type hardly occurs and a high quality image can be displayed.
A timing controller is provided with a black display control section, and under the control of the black display control section, display is performed on a data driver during an (N-1) frame period in an N frame (for example, 60 frames) period. An RGB data signal supplied from a signal source is supplied, and a black display data signal is supplied to the data driver 4 during one frame period of the N frame period, and a black screen is displayed once every N frames.
[Selection diagram] Fig. 1

Description

【０００１】
【発明の属する技術分野】
本発明は、垂直配向型の液晶表示領域を備える液晶表示装置に関する。
【０００２】
【従来の技術】
図８は従来の液晶表示装置の一例の要部を示す概略的構成図である（例えば、特許文献１参照）。図８中、１は薄膜トランジスタ（ＴＦＴ）をスイッチング素子として用いたアクティブマトリックス型のカラー液晶表示パネルであり、垂直配向モードで動作するもの、２はカラー液晶表示パネル１の光源をなすバックライト、３はバックライト２の電源をなすインバータである。
【０００３】
４はカラー液晶表示パネル１に形成されているデータ線にＲＧＢ信号を出力するデータドライバ（データ線駆動回路）、５はカラー液晶表示パネル１に形成されているゲート線にゲート信号（走査信号）を出力するゲートドライバ（ゲート線駆動回路）である。
【０００４】
６はタイミングコントローラであり、表示信号源（例えば、コンピュータ）から与えられるドットクロックＤＣＬＫ、垂直同期信号Ｖｓｙｎｃ、表示信号同期信号（表示信号有効領域指定信号）ＥＮＡＢ及びＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６等を入力してカラー液晶表示パネル１を駆動するために必要な各種の信号をデータドライバ４及びゲートドライバ５に供給するタイミングコントローラである。
【０００５】
図９は図８に示す従来の液晶表示装置の動作を示すタイミングチャートであり、タイミングコントローラ６に入力するドットクロックＤＣＬＫと、タイミングコントローラ６に入力する垂直同期信号Ｖｓｙｎｃと、タイミングコントローラ６に入力する表示信号同期信号ＥＮＡＢと、タイミングコントローラ６に入力するＲＧＢデータ信号と、タイミングコントローラ６からデータドライバ４に与えられるＲＧＢデータ信号を示している。
【０００６】
図８に示す従来の液晶表示装置では、表示信号源から与えられるＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６は、表示信号同期信号ＥＮＡＢに同期してタイミングコントローラ６に取り込まれ、タイミング調整されてデータドライバ４に供給される。
【０００７】
【特許文献１】特開２０００−１９４３１２号公報
【０００８】
【発明が解決しようとする課題】
図８に示す従来の液晶表示装置においては、カラー液晶表示パネル１として、垂直配向モードで動作する垂直配向型の液晶表示パネルを備えているが、垂直配向型の液晶表示パネルは、画面が切り替わった際、前画面に表示されている階調に「際」が存在し（例えば、背景を黒色として、「際」のあるグレーの物体が表示されている場合）、かつ、次画面が白色表示の場合に、保持型の残像が起き易いという問題点を有していた。
【０００９】
この保持型の残像は、中間調（例えば、グレー）から白に画面が変化する部分では、画面の変化の際に、液晶の配向が乱れてしまう状況がそのまま保持されてしまい、配向が揃っている黒から白に変化する部分との差として見えてしまうことにより発生する。
【００１０】
本発明は、かかる点に鑑み、垂直配向型の液晶表示領域を有する場合であっても、保持型の残像が起きにくいようにし、高品質の画像表示を行うことができるようにした液晶表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、垂直配向型の液晶表示領域を有する液晶表示装置であって、前記液晶表示領域の駆動時に、画面の所定領域を黒表示させることができる黒表示制御部を有するというものである。
【００１２】
本発明によれば、液晶表示領域の駆動時に、黒表示制御部により画面を黒表示させることができるので、液晶の配向を揃えることができる。したがって、保持型の残像が起きにくいようにすることができる。
【００１３】
【発明の実施の形態】
以下、図１〜図７を参照して、本発明の第１実施形態〜第３実施形態について説明する。なお、図１、図４及び図６において、図８に対応する部分には同一符号を付し、その重複説明は省略する。
【００１４】
（第１実施形態・・図１〜図３）
図１は本発明の第１実施形態の要部を示す概略的構成図である。本発明の第１実施形態は、図８に示す従来の液晶表示装置が備えるインバータ３及びタイミングコントローラ６と構成の異なるインバータ７及びタイミングコントローラ８を備え、その他については、図８に示す従来の液晶表示装置と同様に構成したものである。
【００１５】
インバータ７は、点灯制御端子９を備え、点灯制御端子９がＬレベルとされる期間は、バックライト２の点灯状態を維持し、点灯制御端子９がＨレベルにされる期間は、バックライト２を消灯状態とするものである。点灯制御端子９には、タイミングコントローラ８から点灯制御信号ＳＡが与えられる。
【００１６】
タイミングコントローラ８は、黒表示制御部１０を備え、黒表示制御部１０から出力されるＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６をデータドライバ４に供給すると共に、黒表示制御部１０で生成される黒表示制御信号を点灯制御信号ＳＡとして出力するようにし、その他については、従来周知のように構成したものである。
【００１７】
図２は黒表示制御部１０の構成を示す回路図である。図２中、１１は黒表示制御信号ＳＢを生成する黒表示制御信号生成回路であり、１２は表示信号同期信号ＥＮＡＢ（又は垂直同期信号Ｖｓｙｎｃ）とドットクロックＤＣＬＫを入力してフレームの終了部を検出して、１フレームに１個のフレーム終了部検出パルスＳＣを出力するフレーム終了部検出回路である。
【００１８】
１３はフレーム終了部検出部１２から出力されるフレーム終了部検出パルスＳＣをカウントするＮ進パルスカウンタ（Ｎは、例えば、６０）、１４はＮ進パルスカウンタ１３の出力をデコードしてＮフレームに１回、１フレーム期間をＨレベルとする黒表示制御信号ＳＢを出力するデコーダである。
【００１９】
１５はＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６又は黒表示データ信号を選択してデータドライバ４に供給する３系統２入力１出力型のセレクタであり、ＳＬはセレクト制御信号入力端子、Ａ１〜Ａ３、Ｂ１〜Ｂ３は被選択信号入力端子、Ｘ１〜Ｘ３は出力端子である。
【００２０】
セレクト制御信号入力端子ＳＬには黒表示制御信号ＳＢが与えられ、被選択信号入力端子Ａ１にはＲデータ信号Ｒ０〜Ｒ６が与えられ、被選択信号入力端子Ａ２にはＧデータ信号Ｇ０〜Ｇ６が与えられ、被選択信号入力端子Ａ３にはＢデータ信号Ｂ０〜Ｂ６が与えられ、被選択信号入力端子Ｂ１〜Ｂ３には接地電位０Ｖが与えられる。
【００２１】
セレクタ１５は、黒表示制御信号ＳＢ＝Ｌレベルの場合には、被選択信号入力端子Ａ１〜Ａ３に与えられるＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６を選択してデータドライバ４に供給し、黒表示制御信号ＳＣ＝Ｈレベルの場合には、被選択信号入力端子Ｂ１〜Ｂ３に与えられる接地電位０Ｖを黒表示データ信号としてデータドライバ４に供給するように構成されている。
【００２２】
図３は本発明の第１実施形態の動作を示すタイミングチャートであり、タイミングコントローラ８に入力するドットクロックＤＣＬＫと、タイミングコントローラ８に入力する垂直同期信号Ｖｓｙｎｃと、タイミングコントローラ８に入力する表示同期信号ＥＮＡＢと、タイミングコントローラ８に入力するＲＧＢデータ信号と、タイミングコントローラ８からデータドライバ４に与えられるＲＧＢデータ信号を示している。
【００２３】
即ち、本発明の第１実施形態においては、黒表示制御信号生成回路１１は、Ｎフレーム（例えば、６０フレーム）に１回、１フレーム期間をＨレベルとする黒表示制御信号ＳＢを出力するので、セレクタ１５は、データドライバ４に対して、Ｎフレーム期間中の（Ｎ−１）フレーム期間は、ＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６を供給し、Ｎフレーム期間中の１フレーム期間は、黒表示データ信号を供給し、カラー液晶表示パネル１に黒画面が表示されることになる。
【００２４】
また、黒表示制御信号生成回路１１から出力される黒表示制御信号ＳＢが点灯制御信号ＳＡとしてインバータ７の点灯制御端子９に供給される。したがって、黒表示制御部１０の制御によりカラー液晶表示パネル１に黒画面が表示される場合には、バックライト２は消灯状態とされる。
【００２５】
このように、本発明の第１実施形態によれば、Ｎフレーム期間中の１フレーム期間は、カラー液晶表示パネル１に黒画面を表示させるようにしたことにより、垂直配向型のカラー液晶表示パネル１を備えていても、画面全体の液晶の配向を揃え、保持型の残像をキャンセルすることができるので、高品質の画像表示を行うことができる。
【００２６】
また、黒表示制御部１０の制御によりカラー液晶表示パネル１に黒画面が表示される場合には、バックライト２は消灯状態とされるので、黒表示画面を知覚的に認識することを回避することができる。なお、黒表示制御部１０の制御によりカラー液晶表示パネル１に黒画面が表示される場合においても、バックライト２は点灯状態を維持するようにしても良い。
【００２７】
（第２実施形態・・図４、図５）
図４は本発明の第２実施形態の要部を示す概略的構成図である。本発明の第２実施形態は、図８に示す従来の液晶表示装置が備えるインバータ３及びタイミングコントローラ６と構成の異なるインバータ１６及びタイミングコントローラ１７を備え、その他については、図８に示す従来の液晶表示装置と同様に構成したものである。
【００２８】
バックライト２は、カラー液晶表示パネル１の水平ライン数を４ｍ（ｍは、例えば、１９２）とすると、第１〜第ｍ水平ラインに対応して第１の蛍光ランプ、第ｍ＋１〜第２ｍ水平ラインに対応して第２の蛍光ランプ、第２ｍ＋１〜第３ｍ水平ラインに対応して第３の蛍光ランプ、第３ｍ＋１〜第４ｍ水平ラインに対応して第４の蛍光ランプを備えている。インバータ１６は、第１〜第４の蛍光ランプに対応して点灯制御端子１８−１〜１８−４を備えている。
【００２９】
そして、インバータ１６は、点灯制御端子１８−ｉ（但し、ｉ＝１、２、３、４）がＬレベルとされる期間は、第ｉの蛍光ランプの点灯状態を維持し、点灯制御端子１８−ｉがＨレベルにされる期間は、第ｉの蛍光ランプを消灯状態とするように構成されている。点灯制御端子１８−ｉには、タイミングコントローラ１７から点灯制御信号ＳＡｉが与えられる。
【００３０】
タイミングコントローラ１７は、黒表示制御部１９を備え、黒表示制御部１９から出力されるＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６をデータドライバ４に供給すると共に、黒表示制御部１９において点灯制御信号ＳＡ１〜ＳＡ４を生成するようにし、その他については、従来周知のように構成したものである。
【００３１】
図５は黒表示制御部１９の構成を示す回路図である。図５中、２０は表示信号同期信号ＥＮＡＢ（又は垂直同期信号Ｖｓｙｎｃ）とドットクロックＤＣＬＫを入力して第１の黒表示制御信号ＳＢを生成する黒表示制御信号生成回路であり、図２に示す黒表示制御信号生成回路１１と同一の回路構成とされている。
【００３２】
２１は第２の黒表示制御信号ＳＤを生成する黒表示制御信号生成回路であり、２２は表示信号同期信号ＥＮＡＢ（又はゲートドライバ５用クロックＧＣＬＫ）を入力して水平ライン数を検出し、ｍ本の水平ラインを検出する毎に１個のパルスＳＥを出力する水平ライン数検出回路、２３は水平ライン数検出回路２２から出力されるパルスＳＥをカウントする４進パルスカウンタである。
【００３３】
２４−１は４進パルスカウンタ２３の出力をデコードし、４進パルスカウンタ２３のカウント値が２の間は、Ｌレベルを出力し、それ以外のときは、Ｈレベルを出力するデコーダである。２４−２は４進パルスカウンタ２３の出力をデコードし、４進パルスカウンタ２３のカウント値が３の間は、Ｌレベルを出力し、それ以外のときは、Ｈレベルを出力するデコーダである。
【００３４】
２４−３は４進パルスカウンタ２３の出力をデコードし、４進パルスカウンタ２３のカウント値が４の間は、Ｌレベルを出力し、それ以外のときは、Ｈレベルを出力するデコーダである。２４−４は４進パルスカウンタ２３の出力をデコードし、４進パルスカウンタ２３の出力が１の間は、Ｌレベルを出力し、それ以外のときは、Ｈレベルを出力するデコーダである。
【００３５】
２５−１〜２５−４はＪＫフリップフロップである。ＪＫフリップフロップ２５−１は、Ｊ端子に水平ライン数検出回路２２から出力されるパルスＳＥが与えられ、Ｋ端子にデコーダ２４−１の出力が与えられる。ＪＫフリップフロップ２５−２は、Ｊ端子にデコーダ２４−１の出力が印加され、Ｋ端子にデコーダ２４−２の出力が与えられる。
【００３６】
ＪＫフリップフロップ２５−３は、Ｊ端子にデコーダ２４−２の出力が与えられ、Ｋ端子にデコーダ２４−３の出力が与えられる。ＪＫフリップフロップ２５−４は、Ｊ端子にデコーダ２４−３の出力が与えられ、Ｋ端子にデコーダ２４−４の出力が与えられる。
【００３７】
２６は４入力１出力型のセレクタであり、Ａ〜Ｄは被選択信号入力端子、ＳＬ１、ＳＬ２はセレクト制御信号入力端子である。セレクタ２６は、ＳＬ１＝Ｌレベル、ＳＬ２＝Ｌレベルのときは被選択信号入力端子Ａを選択し、ＳＬ１＝Ｌレベル、ＳＬ２＝Ｈレベルのときは被選択信号入力端子Ｂを選択し、ＳＬ１＝Ｈレベル、ＳＬ２＝Ｌレベルのときは被選択信号入力端子Ｃを選択し、ＳＬ１＝Ｈレベル、ＳＬ２＝Ｈレベルのときは被選択信号入力端子Ｄを選択する。
【００３８】
被選択信号入力端子ＡにはＪＫフリップフロップ２５−１の出力が与えられ、被選択信号入力端子ＢにはＪＫフリップフロップ２５−２の出力が与えられ、被選択信号入力端子ＣにはＪＫフリップフロップ２５−３の出力が与えられ、被選択信号入力端子ＤにはＪＫフリップフロップ２５−４の出力が与えられる。
【００３９】
２７は黒表示領域選定回路であり、黒表示領域選定信号ＳＦ１、ＳＦ２と点灯制御信号ＳＡ１〜ＳＡ４を出力し、黒表示領域選定信号ＳＦ１、ＳＦ２をそれぞれセレクタ２６のセレクト制御信号入力端子ＳＬ１、ＳＬ２に与え、点灯制御信号ＳＡ１〜ＳＡ４をインバータ１６の点灯制御端子１８−１〜１８−４に与えるものである。
【００４０】
黒表示領域選定回路２７は、ＳＦ１＝Ｌレベル、ＳＦ２＝Ｌレベルとなる状態と、ＳＦ１＝Ｌレベル、ＳＦ２＝Ｈレベルとなる状態と、ＳＦ１＝Ｈレベル、ＳＦ２＝Ｌレベルとなる状態と、ＳＦ１＝Ｈレベル、ＳＦ２＝Ｈレベルとなる状態を１個ずつ順にＮフレーム毎に取るものであり、この結果、セレクタ２６は、ＪＫフリップフロップ２５−１〜２５−４の出力を１個ずつ順にＮフレーム毎に選択して出力することになる。
【００４１】
２８は黒表示制御信号生成回路２０から出力される黒表示制御信号ＳＢと黒表示制御信号生成回路２１から出力される黒表示制御信号ＳＤとをＡＮＤ処理するＡＮＤ回路、２９は３系統２入力１出力型のセレクタであり、ＳＬはセレクト制御信号入力端子、Ａ１〜Ａ３、Ｂ１〜Ｂ３は被選択信号入力端子、Ｘ１〜Ｘ３は出力端子である。
【００４２】
セレクト制御信号入力端子ＳＬにはＡＮＤ回路２８の出力が与えられ、被選択信号入力端子Ａ１にはＲデータ信号Ｒ０〜Ｒ６が与えられ、被選択信号入力端子Ａ２にはＧデータ信号Ｇ０〜Ｇ６が与えられ、被選択信号入力端子Ａ３にはＢデータ信号Ｂ０〜Ｂ６が与えられ、被選択信号入力端子Ｂ１〜Ｂ３には接地電位０Ｖが与えられる。
【００４３】
セレクタ２９は、ＡＮＤ回路２８の出力＝Ｌレベルの場合には、被選択信号入力端子Ａ１〜Ａ３に与えられるＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６を選択してデータドライバ４に供給し、ＡＮＤ回路２８の出力＝Ｈレベルの場合には、被選択信号入力端子Ｂ１〜Ｂ３に与えられる接地電位０Ｖを黒表示データ信号としてデータドライバ４に供給するように構成されている。
【００４４】
本発明の第２実施形態においては、黒表示制御信号生成回路２０は、Ｎフレーム（例えば、６０フレーム）に１回、１フレーム期間をＨレベルとする黒表示制御信号ＳＢを出力し、黒表示制御信号生成回路２１は、ＪＫフリップフロップ２５−１〜２５−４の出力を１個ずつ順にＮフレーム毎に選択して出力することになる。
【００４５】
この結果、ＡＮＤ回路２８は、第Ｎ＋１フレームの第１〜第ｍ水平ラインの走査期間の間、Ｈレベルを出力し、第２Ｎ＋１フレームの第ｍ＋１〜第２ｍ水平ラインの走査期間の間、Ｈレベルを出力し、第３Ｎ＋１フレームの第２ｍ＋１〜第３ｍ水平ラインの走査期間の間、Ｈレベルを出力し、第４Ｎ＋１フレームの第３ｍ＋１〜第４ｍ水平ラインの走査期間の間、Ｈレベルを出力し、以下、この動作を繰り返す。
【００４６】
即ち、第１〜第ｍ水平ラインの領域、第ｍ＋１〜第２ｍ水平ラインの領域、第２ｍ＋１〜第３ｍ水平ラインの領域、第３ｍ＋１〜第４ｍ水平ラインの領域が１個ずつ順にＮフレーム毎に黒表示されることになる。
【００４７】
そこで、本例では、黒表示領域選定回路２７は、第１〜第ｍ水平ラインの領域を黒表示するときは、第１の蛍光ランプを消灯させ、第ｍ＋１〜第２ｍ水平ラインの領域を黒表示するときは、第２の蛍光ランプを消灯させ、第２ｍ＋１〜第３ｍ水平ラインの領域を黒表示するときは、第３の蛍光ランプを消灯させ、第３ｍ＋１〜第４ｍ水平ラインの領域を黒表示するときは、第４の蛍光ランプを消灯させるように、点灯制御信号ＳＡ１〜ＳＡ４を出力するように構成される。
【００４８】
このように、本発明の第２実施形態によれば、垂直方向に４分割した画面領域を１領域ずつ順にＮフレーム毎に黒画面を表示させることができるので、垂直配向型のカラー液晶表示パネル１を備えていても、画面全体の液晶の配向を揃え、保持型の残像をキャンセルすることができる。したがって、高品質の画像表示を行うことができる。
【００４９】
また、黒表示領域選定回路２７が出力する点灯制御信号ＳＡ１〜ＳＡ４により黒表示される画面領域に対応して設けられている蛍光管を消灯させることができるので、黒表示画面を知覚的に認識することを回避することができる。なお、黒表示制御部１９の制御によりカラー液晶表示パネル１に黒画面が表示される場合においても、バックライト２は点灯状態を維持するようにしても良い。
【００５０】
（第３実施形態・・図６、図７）
図６は本発明の第３実施形態の要部を示す概略的構成図である。本発明の第３実施形態は、図８に示す従来の液晶表示装置が備えるバックライト２、インバータ３及びタイミングコントローラ６と構成の異なるバックライト２Ａ、インバータ３０及びタイミングコントローラ３１を備え、その他については、図８に示す従来の液晶表示装置と同様に構成したものである。
【００５１】
バックライト２Ａは、カラー液晶表示パネル１の垂直ライン数を４ｎ（ｎは、例えば、２５６）とすると、第１〜第ｎ垂直ラインに対応して第１の蛍光ランプ、第ｎ＋１〜第２ｎ垂直ラインに対応して第２の蛍光ランプ、第２ｎ＋１〜第３ｎ垂直ラインに対応して第３の蛍光ランプ、第３ｎ＋１〜第４ｎ垂直ラインに対応して第４の蛍光ランプを備えている。インバータ３０は、第１〜第４の蛍光ランプに対応してそれぞれ点灯制御端子３２−１〜３２−４を備えている。
【００５２】
そして、インバータ３０は、点灯制御端子３２−ｉ（但し、ｉ＝１、２、３、４）がＬレベルとされる期間は、第ｉの蛍光ランプの点灯状態を維持し、点灯制御端子３２−ｉがＨレベルにされる期間は、第ｉの蛍光ランプを消灯状態とするように構成されている。点灯制御端子３２−ｉには、タイミングコントローラ３１から点灯制御信号ＳＧｉが与えられる。
【００５３】
タイミングコントローラ３１は、黒表示制御部３３を備え、黒表示制御部３３から出力されるＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６をデータドライバ４に供給すると共に、黒表示制御部３３において点灯制御信号ＳＧ１〜ＳＧ４を生成するようにし、その他については、従来周知のように構成したものである。
【００５４】
図７は黒表示制御部３３の構成を示す回路図である。図７中、３４は表示信号同期信号ＥＮＡＢ（又は垂直同期信号Ｖｓｙｎｃ）とドットクロックＤＣＬＫを入力して第１の黒表示制御信号ＳＢを生成する黒表示制御信号生成回路であり、図２に示す黒表示制御信号生成回路１１と同一の回路構成とされている。
【００５５】
３５は第２の黒表示制御信号ＳＨを生成する黒表示制御信号生成回路であり、３６は表示信号同期信号ＥＮＡＢ（又はゲートクロックＧＣＬＫ）とドットクロックＤＣＬＫを入力してドット数を検出し、ｎ個のドットを検出する毎に１個のパルスＳＩを出力するドット数検出回路、３７はドット数検出回路３７から出力されるパルスＳＩをカウントする４進パルスカウンタである。
【００５６】
３８−１は４進パルスカウンタ３７の出力をデコードし、４進パルスカウンタ３７のカウント値が２の間は、Ｌレベルを出力し、それ以外のときは、Ｈレベルを出力するデコーダである。３８−２は４進パルスカウンタ３７の出力をデコードし、４進パルスカウンタ３７のカウント値が３の間は、Ｌレベルを出力し、それ以外のときは、Ｈレベルを出力するデコーダである。
【００５７】
３８−３は４進パルスカウンタ３７の出力をデコードし、４進パルスカウンタ３８のカウント値が４の間は、Ｌレベルを出力し、それ以外のときは、Ｈレベルを出力するデコーダである。３８−４は４進パルスカウンタ３７の出力をデコードし、４進パルスカウンタ３７のカウント値が１の間は、Ｌレベルを出力し、それ以外のときは、Ｈレベルを出力するデコーダである。
【００５８】
３９−１〜３９−４はＪＫフリップフロップである。ＪＫフリップフロップ３９−１は、Ｊ端子にドット数検出回路３６から出力されるパルスＳＩが与えられ、Ｋ端子にデコーダ３８−１の出力が与えられる。ＪＫフリップフロップ３９−２は、Ｊ端子にデコーダ３８−１の出力が与えられ、Ｋ端子にデコーダ３８−２の出力が与えられる。
【００５９】
ＪＫフリップフロップ３９−３は、Ｊ端子にデコーダ３９−２の出力が与えられ、Ｋ端子にデコーダ３８−３の出力が与えられる。ＪＫフリップフロップ３９−４は、Ｊ端子にデコーダ３８−３の出力が与えられ、Ｋ端子にデコーダ３８−４の出力が与えられる。
【００６０】
４０は４入力１出力型のセレクタであり、Ａ〜Ｄは被選択信号入力端子、ＳＬ１、ＳＬ２はセレクト制御信号入力端子である。セレクタ４０は、ＳＬ１＝Ｌレベル、ＳＬ２＝Ｌレベルのときは被選択信号入力端子Ａを選択し、ＳＬ１＝Ｌレベル、ＳＬ２＝Ｈレベルのときは被選択信号入力端子Ｂを選択し、ＳＬ１＝Ｈレベル、ＳＬ２＝Ｌレベルのときは被選択信号入力端子Ｃを選択し、ＳＬ１＝Ｈレベル、ＳＬ２＝Ｈレベルのときは被選択信号入力端子Ｄを選択する。
【００６１】
被選択信号入力端子ＡにはＪＫフリップフロップ３９−１の出力が与えられ、被選択信号入力端子ＢにはＪＫフリップフロップ３９−２の出力が与えられ、被選択信号入力端子ＣにはＪＫフリップフロップ３９−３の出力が与えられ、被選択信号入力端子ＤにはＪＫフリップフロップ３９−４の出力が与えられる。
【００６２】
４１は黒表示領域選定回路であり、黒表示領域選定信号ＳＪ１、ＳＪ２と点灯制御信号ＳＧ１〜ＳＧ４を出力し、黒表示領域選定信号ＳＪ１、ＳＪ２をそれぞれセレクタ４０のセレクト制御信号入力端子ＳＬ１、ＳＬ２に印加し、点灯制御信号ＳＧ１〜ＳＧ４をインバータ３０の点灯制御端子３２−１〜３２−４に供給するものである。
【００６３】
黒表示領域選定回路４１は、ＳＪ１＝Ｌレベル、ＳＪ２＝Ｌレベルとなる状態と、ＳＪ１＝Ｌレベル、ＳＪ２＝Ｈレベルとなる状態と、ＳＪ１＝Ｈレベル、ＳＪ２＝Ｌレベルとなる状態と、ＳＪ１＝Ｈレベル、ＳＪ２＝Ｈレベルとなる状態を１水平走査毎に順に１ずつ取るものであり、この結果、セレクタ４０は、ＪＫフリップフロップ３９−１〜３９−４の出力を水平走査毎に順に１個ずつ選択して出力することになる。
【００６４】
４２は黒表示制御信号生成回路３４から出力される黒表示制御信号ＳＢと黒表示制御信号生成回路３５から出力される黒表示制御信号ＳＨとをＡＮＤ処理するＡＮＤ回路、４３は３系統２入力１出力型のセレクタであり、ＳＬはセレクト制御信号入力端子、Ａ１〜Ａ３、Ｂ１〜Ｂ３は被選択信号入力端子、Ｘ１〜Ｘ３は出力端子である。
【００６５】
セレクト制御信号入力端子ＳＬにはＡＮＤ回路４２の出力が与えられ、被選択信号入力端子Ａ１にはＲデータ信号Ｒ０〜Ｒ６が与えられ、被選択信号入力端子Ａ２にはＧデータ信号Ｇ０〜Ｇ６が与えられ、被選択信号入力端子Ａ３にはＢデータ信号Ｂ０〜Ｂ６が与えられ、被選択信号入力端子Ｂ１〜Ｂ３には接地電位０Ｖが与えられる。
【００６６】
セレクタ４３は、ＡＮＤ回路４２の出力＝Ｌレベルの場合には、被選択信号入力端子Ａ１〜Ａ３に与えられるＲＧＢデータ信号Ｒ０〜Ｒ６、Ｇ０〜Ｇ６、Ｂ０〜Ｂ６を選択してデータドライバ４に供給し、ＡＮＤ回路４２の出力＝Ｈレベルの場合には、被選択信号入力端子Ｂ１〜Ｂ３に与えられる接地電位０Ｖを黒表示データ信号としてデータドライバ４に供給するように構成されている。
【００６７】
本発明の第３実施形態においては、黒表示制御信号生成回路３４は、Ｎフレーム（例えば、６０フレーム）に１回、１フレーム期間をＨレベルとする黒表示制御信号ＳＢを出力し、黒表示制御信号生成回路３５は、ＪＫフリップフロップ３９−１〜３９−４の出力を１水平走査後毎に順に１個ずつ選択して出力することになる。
【００６８】
この結果、ＡＮＤ回路４２は、第Ｎ＋１フレームの第１〜第ｎ垂直ラインの走査期間の間、Ｈレベルを出力し、第２Ｎ＋１フレームの第ｎ＋１〜第２ｎ垂直ラインの走査期間の間、Ｈレベルを出力し、第３Ｎ＋１フレームの第２ｎ＋１〜第３ｎ垂直ラインの走査期間の間、Ｈレベルを出力し、第４Ｎ＋１フレームの第３ｎ＋１〜第４ｎ垂直ラインの走査期間の間、Ｈレベルを出力し、以下、この動作を繰り返す。
【００６９】
即ち、第１〜第ｎ垂直ラインの領域、第ｎ＋１〜第２ｎ垂直ラインの領域、第２ｎ＋１〜第３ｎ垂直ラインの領域、第３ｎ＋１〜第４ｎ垂直ラインの走査期間の領域が１個ずつ順にＮフレーム毎に黒表示されることになる。
【００７０】
そこで、本例では、黒表示領域選定回路４１は、第１〜第ｎ垂直ラインの領域を黒表示するときは、第１の蛍光ランプを消灯させ、第ｎ＋１〜第２ｎ垂直ラインの領域を黒表示するときは、第２の蛍光ランプを消灯させ、第２ｎ＋１〜第３ｎ垂直ラインの領域を黒表示するときは、第３の蛍光ランプを消灯させ、第３ｎ＋１〜第４ｎ垂直ラインの領域を黒表示するときは、第４の蛍光ランプを消灯させるように、点灯制御信号ＳＧ１〜ＳＧ４を出力するように構成される。
【００７１】
このように、本発明の第３実施形態によれば、水平方向に４分割した画面領域をＮフレーム毎に１領域ずつ順に黒画面を表示させることができるので、垂直配向型のカラー液晶表示パネル１を備えていても、画面全体の液晶の配向を揃え、保持型の残像をキャンセルすることができる。したがって、高品質の画像表示を行うことができる。
【００７２】
また、黒表示領域選定回路４１が出力する点灯制御信号ＳＧ１〜ＳＧ４により黒表示される画面領域に対応して設けられている蛍光管を消灯させることができるので、黒表示画面を知覚的に認識することを回避することができる。なお、黒表示制御部３３の制御によりカラー液晶表示パネル１に黒画面が表示される場合においても、バックライト２Ａは点灯状態を維持するようにしても良い。
【００７３】
なお、本発明の第１実施形態〜第３実施形態においては、Ｎフレーム毎に１フレーム期間の間、画面の全領域又は一部領域を黒表示するようにしているが、この代わりに、Ｎフレーム毎に連続数フレーム期間、画面の全領域又は一部領域を黒表示するようにしても良い。
【００７４】
【発明の効果】
以上のように、本発明によれば、液晶表示領域の駆動時に、黒表示制御部により画面を黒表示させることができるので、液晶の配向を揃えることができ、垂直配向型の液晶表示領域を有する場合であっても、保持型の残像が起きにくいようにし、高品質の画像表示を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の要部を示す概略的構成図である。
【図２】本発明の第１実施形態が備えるタイミングコントローラ内の黒表示制御部の構成を示す回路図である。
【図３】本発明の第１実施形態の動作を示すタイミングチャートである。
【図４】本発明の第２実施形態の要部を示す概略的構成図である。
【図５】本発明の第２実施形態が備えるタイミングコントローラ内の黒表示制御部の構成を示す回路図である。
【図６】本発明の第３実施形態の要部を示す概略的構成図である。
【図７】本発明の第３実施形態が備えるタイミングコントローラ内の黒表示制御部の構成を示す回路図である。
【図８】従来の液晶表示装置の一例の要部を示す概略的構成図である。
【図９】図８に示す従来の液晶表示装置の動作を示すタイミングチャートである。
【符号の説明】
１・・・液晶表示パネル
２・・・バックライト
２Ａ・・・バックライト
３・・・インバータ
４・・・データドライバ（データ線駆動回路）
５・・・ゲートドライバ（ゲート線駆動回路）
６・・・タイミングコントローラ
７・・・インバータ
８・・・タイミングコントローラ
９・・・点灯制御端子
１０・・・黒表示制御部
１６・・・インバータ
１７・・・タイミングコントローラ
１８−１〜１８−４・・・点灯制御端子
１９・・・黒表示制御部
３０・・・インバータ
３１・・・タイミングコントローラ
３２−１〜３２−４・・・点灯制御端子
３３・・・黒表示制御部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a liquid crystal display device having a vertical alignment type liquid crystal display area.
[0002]
[Prior art]
FIG. 8 is a schematic configuration diagram showing a main part of an example of a conventional liquid crystal display device (for example, see Patent Document 1). In FIG. 8, reference numeral 1 denotes an active matrix type color liquid crystal display panel using a thin film transistor (TFT) as a switching element, which operates in a vertical alignment mode; 2 denotes a backlight as a light source of the color liquid crystal display panel 1; Denotes an inverter that serves as a power supply for the backlight 2.
[0003]
Reference numeral 4 denotes a data driver (data line driving circuit) for outputting an RGB signal to a data line formed on the color liquid crystal display panel 1, and 5 denotes a gate signal (scan signal) to a gate line formed on the color liquid crystal display panel 1. (Gate line driving circuit).
[0004]
Reference numeral 6 denotes a timing controller, which is a dot clock DCLK, a vertical synchronizing signal Vsync, a display signal synchronizing signal (display signal effective area designating signal) ENAB, and RGB data signals R0 to R6, G0 provided from a display signal source (for example, a computer). It is a timing controller that supplies various signals necessary to drive the color liquid crystal display panel 1 by inputting G6, B0 to B6, and the like to the data driver 4 and the gate driver 5.
[0005]
FIG. 9 is a timing chart showing the operation of the conventional liquid crystal display device shown in FIG. 8, in which a dot clock DCLK input to the timing controller 6, a vertical synchronization signal Vsync input to the timing controller 6, and an input to the timing controller 6 are shown. The display signal synchronizing signal ENAB, the RGB data signal input to the timing controller 6, and the RGB data signal supplied from the timing controller 6 to the data driver 4 are shown.
[0006]
In the conventional liquid crystal display device shown in FIG. 8, RGB data signals R0 to R6, G0 to G6, and B0 to B6 given from a display signal source are taken into a timing controller 6 in synchronization with a display signal synchronization signal ENAB, and the The data is adjusted and supplied to the data driver 4.
[0007]
[Patent Document 1] JP-A-2000-194312
[0008]
[Problems to be solved by the invention]
The conventional liquid crystal display device shown in FIG. 8 includes, as the color liquid crystal display panel 1, a vertical alignment type liquid crystal display panel operating in a vertical alignment mode, but the vertical alignment type liquid crystal display panel switches the screen. At the time, there is an "edge" in the gradation displayed on the previous screen (for example, when the background is black and a gray object with the "edge" is displayed), and the next screen is displayed in white In the case of (1), there is a problem that a retention type afterimage easily occurs.
[0009]
In this retention type afterimage, in a portion where the screen changes from halftone (for example, gray) to white, the situation where the orientation of the liquid crystal is disturbed when the screen is changed is maintained as it is, and the orientation becomes uniform. This is caused by seeing the difference from the part that changes from black to white.
[0010]
In view of the above, the present invention provides a liquid crystal display device capable of performing high-quality image display by making it difficult to generate an afterimage of a holding type even when a vertical alignment type liquid crystal display region is provided. The purpose is to provide.
[0011]
[Means for Solving the Problems]
The present invention is a liquid crystal display device having a liquid crystal display region of a vertical alignment type, and has a black display control unit capable of displaying a predetermined region of a screen in black when the liquid crystal display region is driven.
[0012]
According to the present invention, when the liquid crystal display area is driven, the screen can be displayed in black by the black display control unit, so that the alignment of the liquid crystal can be uniformed. Therefore, it is possible to make it difficult for a retention type afterimage to occur.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a first embodiment to a third embodiment of the present invention will be described with reference to FIGS. 1, 4, and 6, portions corresponding to FIG. 8 are denoted by the same reference numerals, and redundant description will be omitted.
[0014]
(1st Embodiment ... FIGS. 1-3)
FIG. 1 is a schematic configuration diagram showing a main part of the first embodiment of the present invention. The first embodiment of the present invention includes an inverter 7 and a timing controller 8 having different configurations from the inverter 3 and the timing controller 6 provided in the conventional liquid crystal display device shown in FIG. It has the same configuration as the display device.
[0015]
The inverter 7 includes a lighting control terminal 9. The lighting state of the backlight 2 is maintained while the lighting control terminal 9 is at the L level, and the backlight 2 is maintained while the lighting control terminal 9 is at the H level. Is turned off. The lighting control signal 9 is given to the lighting control terminal 9 from the timing controller 8.
[0016]
The timing controller 8 includes a black display control unit 10, and supplies the RGB data signals R 0 to R 6, G 0 to G 6, and B 0 to B 6 output from the black display control unit 10 to the data driver 4. Is output as a lighting control signal SA, and the other components are configured as conventionally known.
[0017]
FIG. 2 is a circuit diagram showing a configuration of the black display control unit 10. In FIG. 2, reference numeral 11 denotes a black display control signal generation circuit for generating a black display control signal SB. Reference numeral 12 denotes a display signal synchronizing signal ENAB (or a vertical synchronizing signal Vsync) and a dot clock DCLK, and a frame end portion is inputted. A frame end portion detection circuit that detects and outputs one frame end portion detection pulse SC for one frame.
[0018]
Reference numeral 13 denotes an N-ary pulse counter (N is, for example, 60) which counts a frame end detection pulse SC output from the frame end detection unit 12, and 14 decodes the output of the N-base pulse counter 13 to form an N frame. This is a decoder that outputs a black display control signal SB that sets the H level for one frame period at a time.
[0019]
Reference numeral 15 denotes a three-system, two-input, one-output selector for selecting the RGB data signals R0 to R6, G0 to G6, B0 to B6 or the black display data signal and supplying the selected data to the data driver 4. SL is a select control signal input terminal. , A1 to A3, B1 to B3 are selected signal input terminals, and X1 to X3 are output terminals.
[0020]
A black display control signal SB is supplied to the select control signal input terminal SL, R data signals R0 to R6 are supplied to the selected signal input terminal A1, and G data signals G0 to G6 are supplied to the selected signal input terminal A2. The B data signals B0 to B6 are applied to the selected signal input terminal A3, and the ground potential 0V is applied to the selected signal input terminals B1 to B3.
[0021]
When the black display control signal SB is at the L level, the selector 15 selects the RGB data signals R0 to R6, G0 to G6, and B0 to B6 given to the selected signal input terminals A1 to A3, and sends the selected data signal to the data driver 4. When the black display control signal SC is at the H level, the ground potential 0 V applied to the selected signal input terminals B1 to B3 is supplied to the data driver 4 as a black display data signal.
[0022]
FIG. 3 is a timing chart showing the operation of the first embodiment of the present invention. The dot clock DCLK input to the timing controller 8, the vertical synchronization signal Vsync input to the timing controller 8, and the display synchronization input to the timing controller 8 are displayed. A signal ENAB, an RGB data signal input to the timing controller 8, and an RGB data signal supplied from the timing controller 8 to the data driver 4 are shown.
[0023]
That is, in the first embodiment of the present invention, the black display control signal generation circuit 11 outputs the black display control signal SB that sets one frame period to the H level once every N frames (for example, 60 frames). The selector 15 supplies the data driver 4 with the RGB data signals R0 to R6, G0 to G6, and B0 to B6 during the (N-1) frame period of the N frame period, During the frame period, a black display data signal is supplied, and a black screen is displayed on the color liquid crystal display panel 1.
[0024]
Further, a black display control signal SB output from the black display control signal generation circuit 11 is supplied to the lighting control terminal 9 of the inverter 7 as a lighting control signal SA. Therefore, when a black screen is displayed on the color liquid crystal display panel 1 under the control of the black display control unit 10, the backlight 2 is turned off.
[0025]
As described above, according to the first embodiment of the present invention, a black screen is displayed on the color liquid crystal display panel 1 during one frame period of the N frame period, whereby the vertical alignment type color liquid crystal display panel is displayed. Even if it is provided with 1, the alignment of the liquid crystal on the entire screen can be aligned and the residual image of the holding type can be canceled, so that high-quality image display can be performed.
[0026]
Further, when a black screen is displayed on the color liquid crystal display panel 1 under the control of the black display control unit 10, the backlight 2 is turned off, so that it is possible to avoid perceptual recognition of the black display screen. be able to. Note that, even when a black screen is displayed on the color liquid crystal display panel 1 under the control of the black display control unit 10, the backlight 2 may be kept on.
[0027]
(Second embodiment: FIGS. 4 and 5)
FIG. 4 is a schematic configuration diagram showing a main part of the second embodiment of the present invention. The second embodiment of the present invention includes an inverter 16 and a timing controller 17 having different configurations from the inverter 3 and the timing controller 6 provided in the conventional liquid crystal display device shown in FIG. It has the same configuration as the display device.
[0028]
Assuming that the number of horizontal lines of the color liquid crystal display panel 1 is 4 m (m is, for example, 192), the backlight 2 is a first fluorescent lamp corresponding to the first to m-th horizontal lines, and m + 1 to 2m horizontal lines. A second fluorescent lamp is provided corresponding to the line, a third fluorescent lamp is provided corresponding to the 2m + 1 to 3m horizontal lines, and a fourth fluorescent lamp is provided corresponding to the 3m + 1 to 4m horizontal lines. The inverter 16 has lighting control terminals 18-1 to 18-4 corresponding to the first to fourth fluorescent lamps.
[0029]
The inverter 16 maintains the lighting state of the i-th fluorescent lamp during the period in which the lighting control terminals 18-i (i = 1, 2, 3, 4) are at the L level. During the period when -i is at the H level, the i-th fluorescent lamp is configured to be turned off. A lighting control signal SAi is given from the timing controller 17 to the lighting control terminal 18-i.
[0030]
The timing controller 17 includes a black display control unit 19, and supplies the RGB data signals R0 to R6, G0 to G6, and B0 to B6 output from the black display control unit 19 to the data driver 4, and the black display control unit 19 , The lighting control signals SA1 to SA4 are generated, and the others are configured as conventionally known.
[0031]
FIG. 5 is a circuit diagram showing a configuration of the black display control unit 19. 5, reference numeral 20 denotes a black display control signal generation circuit which receives the display signal synchronization signal ENAB (or the vertical synchronization signal Vsync) and the dot clock DCLK and generates a first black display control signal SB, and is shown in FIG. The circuit configuration is the same as that of the black display control signal generation circuit 11.
[0032]
Reference numeral 21 denotes a black display control signal generation circuit for generating a second black display control signal SD, and 22 receives a display signal synchronization signal ENAB (or a clock GCLK for the gate driver 5) to detect the number of horizontal lines. A horizontal line number detection circuit 23 outputs one pulse SE every time one horizontal line is detected, and a quaternary pulse counter 23 counts the pulses SE output from the horizontal line number detection circuit 22.
[0033]
A decoder 24-1 decodes the output of the quaternary pulse counter 23, outputs an L level while the count value of the quaternary pulse counter 23 is 2, and outputs an H level otherwise. A decoder 24-2 decodes the output of the quaternary pulse counter 23, outputs an L level while the count value of the quaternary pulse counter 23 is 3, and outputs an H level otherwise.
[0034]
A decoder 24-3 decodes the output of the quaternary pulse counter 23, outputs an L level while the count value of the quaternary pulse counter 23 is 4, and outputs an H level otherwise. A decoder 24-4 decodes the output of the quaternary pulse counter 23, outputs an L level while the output of the quaternary pulse counter 23 is 1, and outputs an H level otherwise.
[0035]
25-1 to 25-4 are JK flip-flops. In the JK flip-flop 25-1, the pulse SE output from the horizontal line number detection circuit 22 is supplied to the J terminal, and the output of the decoder 24-1 is supplied to the K terminal. The output of the decoder 24-1 is applied to the J terminal of the JK flip-flop 25-2, and the output of the decoder 24-2 is applied to the K terminal.
[0036]
In the JK flip-flop 25-3, the output of the decoder 24-2 is supplied to the J terminal, and the output of the decoder 24-3 is supplied to the K terminal. In the JK flip-flop 25-4, the output of the decoder 24-3 is given to the J terminal, and the output of the decoder 24-4 is given to the K terminal.
[0037]
Reference numeral 26 denotes a four-input one-output selector, where A to D are selected signal input terminals, and SL1 and SL2 are select control signal input terminals. The selector 26 selects the selected signal input terminal A when SL1 = L level and SL2 = L level, and selects the selected signal input terminal B when SL1 = L level and SL2 = H level. When H level and SL2 = L level, the selected signal input terminal C is selected, and when SL1 = H level and SL2 = H level, the selected signal input terminal D is selected.
[0038]
The selected signal input terminal A receives the output of the JK flip-flop 25-1, the selected signal input terminal B receives the output of the JK flip-flop 25-2, and the selected signal input terminal C receives the JK flip-flop. The output of the JK flip-flop 25-4 is provided to the selected signal input terminal D.
[0039]
Reference numeral 27 denotes a black display area selection circuit which outputs black display area selection signals SF1 and SF2 and lighting control signals SA1 to SA4, and outputs the black display area selection signals SF1 and SF2 to select control signal input terminals SL1 and SL2 of the selector 26, respectively. , And lighting control signals SA1 to SA4 to the lighting control terminals 18-1 to 18-4 of the inverter 16.
[0040]
The black display area selection circuit 27 determines a state where SF1 = L level and SF2 = L level, a state where SF1 = L level and SF2 = H level, a state where SF1 = H level and SF2 = L level, The state in which SF1 = H level and SF2 = H level is taken one by one for every N frames. As a result, the selector 26 sequentially outputs the outputs of the JK flip-flops 25-1 to 25-4 one by one. It is selected and output every N frames.
[0041]
An AND circuit 28 performs an AND operation on the black display control signal SB output from the black display control signal generation circuit 20 and the black display control signal SD output from the black display control signal generation circuit 21, and 29 denotes a three-system two-input one. This is an output type selector, where SL is a select control signal input terminal, A1 to A3, B1 to B3 are selected signal input terminals, and X1 to X3 are output terminals.
[0042]
The output of the AND circuit 28 is provided to the select control signal input terminal SL, the R data signals R0 to R6 are provided to the selected signal input terminal A1, and the G data signals G0 to G6 are provided to the selected signal input terminal A2. The B data signals B0 to B6 are applied to the selected signal input terminal A3, and the ground potential 0V is applied to the selected signal input terminals B1 to B3.
[0043]
When the output of the AND circuit 28 is at the L level, the selector 29 selects the RGB data signals R0 to R6, G0 to G6, and B0 to B6 provided to the selected signal input terminals A1 to A3, and sends the selected data signal to the data driver 4. When the output of the AND circuit 28 is at the H level, the ground potential 0 V applied to the selected signal input terminals B1 to B3 is supplied to the data driver 4 as a black display data signal.
[0044]
In the second embodiment of the present invention, the black display control signal generation circuit 20 outputs a black display control signal SB that sets one frame period to the H level once every N frames (for example, 60 frames), and performs black display. The control signal generation circuit 21 selects and outputs the outputs of the JK flip-flops 25-1 to 25-4 one by one every N frames.
[0045]
As a result, the AND circuit 28 outputs the H level during the scanning period of the first to m-th horizontal lines of the (N + 1) th frame, and outputs the H level during the scanning period of the (m + 1) to 2m-th horizontal lines of the (2N + 1) th frame. And outputs an H level during the scanning period of the 2m + 1 to 3m horizontal lines of the 3N + 1 frame, and outputs an H level during the scanning period of the 3m + 1 to 4m horizontal lines of the 4N + 1 frame. Hereinafter, this operation is repeated.
[0046]
That is, the first to m-th horizontal lines, the m + 1 to 2m horizontal lines, the 2m + 1 to 3m horizontal lines, and the 3m + 1 to 4m horizontal lines are arranged one by one every N frames. It will be displayed in black.
[0047]
Therefore, in this example, when displaying the areas of the first to m-th horizontal lines in black, the black display area selection circuit 27 turns off the first fluorescent lamp and sets the areas of the (m + 1) to 2m-th horizontal lines to black. When displaying, the second fluorescent lamp is turned off, and when displaying the area of the 2m + 1 to 3m horizontal lines black, the third fluorescent lamp is turned off and for displaying the area of the 3m + 1 to 4m horizontal lines black. When displaying, it is configured to output lighting control signals SA1 to SA4 so as to turn off the fourth fluorescent lamp.
[0048]
As described above, according to the second embodiment of the present invention, it is possible to display a black screen for every N frames in the screen area divided into four in the vertical direction one by one in order. 1, the alignment of the liquid crystal on the entire screen can be aligned and the residual image of the holding type can be canceled. Therefore, high-quality image display can be performed.
[0049]
In addition, since the fluorescent tubes provided corresponding to the screen region where black display is performed can be turned off by the lighting control signals SA1 to SA4 output from the black display region selection circuit 27, the black display screen is perceptually recognized. Can be avoided. Note that, even when a black screen is displayed on the color liquid crystal display panel 1 under the control of the black display control unit 19, the backlight 2 may be kept in a lighting state.
[0050]
(Third embodiment: FIGS. 6, 7)
FIG. 6 is a schematic configuration diagram showing a main part of the third embodiment of the present invention. The third embodiment of the present invention includes a backlight 2, an inverter 30, and a timing controller 31 having different configurations from the backlight 2, the inverter 3, and the timing controller 6 provided in the conventional liquid crystal display device shown in FIG. 8. , In the same manner as the conventional liquid crystal display device shown in FIG.
[0051]
Assuming that the number of vertical lines of the color liquid crystal display panel 1 is 4n (n is, for example, 256), the backlight 2A is a first fluorescent lamp corresponding to the first to n-th vertical lines, and n + 1 to 2n vertical lines. A second fluorescent lamp is provided corresponding to the line, a third fluorescent lamp is provided corresponding to the 2n + 1 to 3n vertical lines, and a fourth fluorescent lamp is provided corresponding to the 3n + 1 to 4n vertical lines. The inverter 30 includes lighting control terminals 32-1 to 32-4 corresponding to the first to fourth fluorescent lamps, respectively.
[0052]
The inverter 30 maintains the lighting state of the i-th fluorescent lamp during the period in which the lighting control terminals 32-i (i = 1, 2, 3, 4) are at the L level. During the period when -i is at the H level, the i-th fluorescent lamp is configured to be turned off. The lighting control signal SGi is given from the timing controller 31 to the lighting control terminal 32-i.
[0053]
The timing controller 31 includes a black display control unit 33, supplies the RGB data signals R0 to R6, G0 to G6, and B0 to B6 output from the black display control unit 33 to the data driver 4, and supplies the black display control unit 33 , The lighting control signals SG1 to SG4 are generated, and the others are configured as conventionally known.
[0054]
FIG. 7 is a circuit diagram showing a configuration of the black display control unit 33. 7, reference numeral 34 denotes a black display control signal generation circuit which receives the display signal synchronization signal ENAB (or the vertical synchronization signal Vsync) and the dot clock DCLK to generate a first black display control signal SB, and is shown in FIG. The circuit configuration is the same as that of the black display control signal generation circuit 11.
[0055]
Reference numeral 35 denotes a black display control signal generation circuit that generates a second black display control signal SH. Reference numeral 36 inputs a display signal synchronization signal ENAB (or a gate clock GCLK) and a dot clock DCLK to detect the number of dots. A dot number detection circuit 37 outputs one pulse SI every time one dot is detected, and a quaternary pulse counter 37 counts the pulses SI output from the dot number detection circuit 37.
[0056]
Reference numeral 38-1 denotes a decoder that decodes the output of the quaternary pulse counter 37, outputs an L level while the count value of the quaternary pulse counter 37 is 2, and outputs an H level otherwise. A decoder 38-2 decodes the output of the quaternary pulse counter 37, outputs an L level while the count value of the quaternary pulse counter 37 is 3, and outputs an H level otherwise.
[0057]
Reference numeral 38-3 denotes a decoder which decodes the output of the quaternary pulse counter 37, outputs an L level while the count value of the quaternary pulse counter 38 is 4, and outputs an H level otherwise. A decoder 38-4 decodes the output of the quaternary pulse counter 37, outputs an L level while the count value of the quaternary pulse counter 37 is 1, and outputs an H level otherwise.
[0058]
39-1 to 39-4 are JK flip-flops. In the JK flip-flop 39-1, the pulse SI output from the dot number detection circuit 36 is supplied to the J terminal, and the output of the decoder 38-1 is supplied to the K terminal. In the JK flip-flop 39-2, the output of the decoder 38-1 is supplied to the J terminal, and the output of the decoder 38-2 is supplied to the K terminal.
[0059]
In the JK flip-flop 39-3, the output of the decoder 39-2 is supplied to the J terminal, and the output of the decoder 38-3 is supplied to the K terminal. In the JK flip-flop 39-4, the output of the decoder 38-3 is supplied to the J terminal, and the output of the decoder 38-4 is supplied to the K terminal.
[0060]
Reference numeral 40 denotes a four-input one-output selector, where A to D are selected signal input terminals, and SL1 and SL2 are select control signal input terminals. The selector 40 selects the selected signal input terminal A when SL1 = L level and SL2 = L level, and selects the selected signal input terminal B when SL1 = L level and SL2 = H level. When H level and SL2 = L level, the selected signal input terminal C is selected, and when SL1 = H level and SL2 = H level, the selected signal input terminal D is selected.
[0061]
The selected signal input terminal A receives the output of the JK flip-flop 39-1, the selected signal input terminal B receives the output of the JK flip-flop 39-2, and the selected signal input terminal C receives the JK flip-flop. The output of the flip-flop 39-3 is provided, and the output of the JK flip-flop 39-4 is provided to the selected signal input terminal D.
[0062]
Reference numeral 41 denotes a black display area selection circuit which outputs black display area selection signals SJ1 and SJ2 and lighting control signals SG1 to SG4, and outputs the black display area selection signals SJ1 and SJ2 to select control signal input terminals SL1 and SL2 of the selector 40, respectively. To supply the lighting control signals SG1 to SG4 to the lighting control terminals 32-1 to 32-4 of the inverter 30.
[0063]
The black display area selection circuit 41 determines a state where SJ1 = L level and SJ2 = L level, a state where SJ1 = L level and SJ2 = H level, a state where SJ1 = H level and SJ2 = L level, The state in which SJ1 = H level and SJ2 = H level is taken one by one for each horizontal scan. As a result, the selector 40 outputs the outputs of the JK flip-flops 39-1 to 39-4 every horizontal scan. One by one is selected and output in order.
[0064]
Reference numeral 42 denotes an AND circuit which performs an AND process on the black display control signal SB output from the black display control signal generation circuit 34 and the black display control signal SH output from the black display control signal generation circuit 35, and 43 denotes a three-system two-input one. This is an output type selector, where SL is a select control signal input terminal, A1 to A3, B1 to B3 are selected signal input terminals, and X1 to X3 are output terminals.
[0065]
The select control signal input terminal SL receives the output of the AND circuit 42, the selected signal input terminal A1 receives the R data signals R0 to R6, and the selected signal input terminal A2 receives the G data signals G0 to G6. The B data signals B0 to B6 are applied to the selected signal input terminal A3, and the ground potential 0V is applied to the selected signal input terminals B1 to B3.
[0066]
When the output of the AND circuit 42 is at the L level, the selector 43 selects the RGB data signals R0 to R6, G0 to G6, and B0 to B6 given to the selected signal input terminals A1 to A3, and sends the selected data signal to the data driver 4. When the output of the AND circuit 42 is at the H level, the ground potential 0 V applied to the selected signal input terminals B1 to B3 is supplied to the data driver 4 as a black display data signal.
[0067]
In the third embodiment of the present invention, the black display control signal generation circuit 34 outputs a black display control signal SB that sets one frame period to the H level once every N frames (for example, 60 frames), and performs black display. The control signal generation circuit 35 selects and outputs the outputs of the JK flip-flops 39-1 to 39-4 one by one after each horizontal scanning.
[0068]
As a result, the AND circuit 42 outputs the H level during the scanning period of the first to nth vertical lines of the (N + 1) th frame, and outputs the H level during the scanning period of the (n + 1) to 2nth vertical lines of the (2N + 1) th frame. And outputs an H level during the scanning period of the 2n + 1 to 3n vertical lines of the 3N + 1 frame, and outputs an H level during the scanning period of the 3n + 1 to 4n vertical lines of the 4N + 1 frame. Hereinafter, this operation is repeated.
[0069]
That is, the first to n-th vertical line areas, the (n + 1) to 2n vertical line areas, the (2n + 1) to 3n vertical line areas, and the 3n + 1 to 4n vertical line scan period areas are sequentially N by one. Black display is performed for each frame.
[0070]
Therefore, in this example, when displaying the first to n-th vertical lines in black, the black display region selection circuit 41 turns off the first fluorescent lamp, and sets the n + 1 to 2n-th vertical lines to black. When displaying, the second fluorescent lamp is turned off, and when displaying the area of the 2n + 1 to 3n vertical lines black, the third fluorescent lamp is turned off and the area of the 3n + 1 to 4n vertical lines is turned black. When displaying, it is configured to output lighting control signals SG1 to SG4 so as to turn off the fourth fluorescent lamp.
[0071]
As described above, according to the third embodiment of the present invention, the screen area divided into four in the horizontal direction can display a black screen one by one every N frames, so that the vertical alignment type color liquid crystal display panel can be displayed. 1, the alignment of the liquid crystal on the entire screen can be aligned and the residual image of the holding type can be canceled. Therefore, high-quality image display can be performed.
[0072]
Further, since the fluorescent tubes provided corresponding to the screen region where black display is performed can be turned off by the lighting control signals SG1 to SG4 output from the black display region selection circuit 41, the black display screen is perceptually recognized. Can be avoided. Note that, even when a black screen is displayed on the color liquid crystal display panel 1 under the control of the black display control unit 33, the backlight 2A may be kept in a lighting state.
[0073]
In the first to third embodiments of the present invention, the entire area or a partial area of the screen is displayed in black for one frame period every N frames. The whole area or a partial area of the screen may be displayed in black for several consecutive frame periods for each frame.
[0074]
【The invention's effect】
As described above, according to the present invention, when the liquid crystal display area is driven, the screen can be displayed black by the black display control unit, so that the alignment of the liquid crystal can be aligned and the vertical alignment type liquid crystal display area can be displayed. Even in the case of having the image, it is possible to make it difficult to cause the afterimage of the holding type, and to perform high-quality image display.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram showing a main part of a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a configuration of a black display control unit in a timing controller provided in the first embodiment of the present invention.
FIG. 3 is a timing chart showing the operation of the first embodiment of the present invention.
FIG. 4 is a schematic configuration diagram showing a main part of a second embodiment of the present invention.
FIG. 5 is a circuit diagram showing a configuration of a black display control unit in a timing controller provided in a second embodiment of the present invention.
FIG. 6 is a schematic configuration diagram showing a main part of a third embodiment of the present invention.
FIG. 7 is a circuit diagram showing a configuration of a black display control unit in a timing controller provided in a third embodiment of the present invention.
FIG. 8 is a schematic configuration diagram illustrating a main part of an example of a conventional liquid crystal display device.
FIG. 9 is a timing chart showing the operation of the conventional liquid crystal display device shown in FIG.
[Explanation of symbols]
1 ... Liquid crystal display panel
2. Backlight
2A ... backlight
3 ・・・ Inverter
4 Data driver (data line drive circuit)
5 ... Gate driver (gate line drive circuit)
6 ... Timing controller
7 ・・・ Inverter
8 ... Timing controller
9 Lighting control terminal
10 Black display control unit
16 ・・・ Inverter
17 ... Timing controller
18-1 to 18-4: Lighting control terminal
19: Black display control unit
30 ・・・ Inverter
31 ... Timing controller
32-1 to 32-4 ... lighting control terminal
33 black display control unit

Claims

A liquid crystal display device having a vertical alignment type liquid crystal display region,
A liquid crystal display device, comprising: a black display control unit capable of displaying a predetermined area of a screen in black when the liquid crystal display area is driven.

2. The liquid crystal display device according to claim 1, wherein the black display control unit performs black display on the entire screen for one or several continuous frame periods at regular intervals.

2. The black display control unit according to claim 1, wherein the black display control unit sequentially selects a plurality of screen regions divided in the vertical direction at regular intervals and performs black display for one frame period or a continuous number of frame periods. Liquid crystal display.

2. The black display control unit according to claim 1, wherein the black display control unit sequentially selects a plurality of screen regions divided in the horizontal direction at regular intervals and performs black display for one frame period or a continuous number of frame periods. Liquid crystal display.

2. The black display control unit supplies a signal for turning off a light source provided corresponding to a screen area for performing black display to a power supply unit of a backlight during a black display period. Liquid crystal display device.