JP2004364410A - Switching power supply circuit - Google Patents
Switching power supply circuit Download PDFInfo
- Publication number
- JP2004364410A JP2004364410A JP2003159840A JP2003159840A JP2004364410A JP 2004364410 A JP2004364410 A JP 2004364410A JP 2003159840 A JP2003159840 A JP 2003159840A JP 2003159840 A JP2003159840 A JP 2003159840A JP 2004364410 A JP2004364410 A JP 2004364410A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- commercial
- voltage
- circuit
- smoothing capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】例えば負荷電力250W以上に対応するスイッチング電源回路において、力率改善と電力損失の低減を図る。
【解決手段】商用交流電源レベルの略4倍のレベルによる直流入力電圧を得る4倍電圧整流回路を構成することにより、スイッチング素子に流れる電流のピークレベルを抑制してスイッチング損失を低減する。
このとき、上記4倍電圧整流回路を構成する4つの平滑コンデンサのうち、商用交流電源の略等倍のレベルによる整流平滑電圧が得られる2つの平滑コンデンサの静電容量を、これらの平滑コンデンサの充電電荷と商用交流電源とが重畳された商用交流電源の略2倍のレベルによる整流平滑電圧が得られる他の2つの平滑コンデンサの静電容量よりも大きくなるように設定する。これにより、商用交流電源が正/負極性となる期間に形成されるそれぞれの整流電流経路における静電容量により大きな差を与えることができ、それぞれの整流電流経路に同時に流れるべき整流電流を時間的に二分して流すことができるようになって、整流電流の導通角を拡大して力率の改善が図られる。
【選択図】 図1For example, in a switching power supply circuit corresponding to a load power of 250 W or more, an improvement in power factor and a reduction in power loss are achieved.
A quadruple voltage rectifier circuit for obtaining a DC input voltage at a level approximately four times the level of a commercial AC power supply suppresses a peak level of a current flowing through a switching element to reduce switching loss.
At this time, of the four smoothing capacitors constituting the quadruple voltage rectifier circuit, the capacitance of two smoothing capacitors that can obtain a rectified smoothed voltage at a level approximately equal to that of the commercial AC power supply is determined by the capacitance of these smoothing capacitors. It is set so as to be larger than the capacitances of the other two smoothing capacitors that can obtain a rectified smoothed voltage at a level approximately twice that of the commercial AC power supply in which the charged electric charge and the commercial AC power supply are superimposed. As a result, a greater difference can be given to the capacitances of the respective rectification current paths formed during the period when the commercial AC power supply has the positive / negative polarity, and the rectification currents to flow simultaneously in the respective rectification current paths can be temporally reduced. And the conduction angle of the rectified current is increased to improve the power factor.
[Selection diagram] Fig. 1
Description
【0001】
【発明の属する技術分野】
本発明は、各種電子機器の電源として備えられるスイッチング電源回路に関するものである。
【0002】
【従来の技術】
近年、高周波の比較的大きい電流及び電圧に耐えることができるスイッチング素子の開発によって、商用電源を整流して所望の直流電圧を得る電源回路としては、大部分がスイッチング方式の電源回路になっている。
スイッチング電源回路はスイッチング周波数を高くすることによりトランスその他のデバイスを小型にすると共に、大電力のDC−DCコンバータとして各種の電子機器の電源として使用される。
【0003】
図10は、先に本出願人により出願された発明に基づいて構成されるスイッチング電源回路の一例を示している。この図に示す電源回路は、負荷電力Po=250W以上、交流入力電圧VAC=100V系の条件に対応した構成とされる。
【0004】
この図10に示す電源回路においては、先ず、商用交流電源ACに対してコモンモードチョークコイルCMC及びフィルタコンデンサCLを図示するようにして接続することで、商用交流電源ACに重畳する高調波を除去するフィルタを形成するようにしている。
【0005】
商用交流電源ACを整流して整流平滑電圧Ei(直流入力電圧)を得るための整流回路系としては、2本の整流ダイオードD1,D2、及び2本の平滑コンデンサCi1,Ci2が備えられる。そして、これらの部品を図示するようにして接続することで、平滑コンデンサCi1,Ci2の各両端電圧としては、商用交流電源ACの等倍レベル対応する1Evのレベルが得られる。そして、直列接続された平滑コンデンサCi1−Ci2の両端に得られる整流平滑電圧Ei(直流入力電圧)としては、交流入力電圧VACの2倍に対応する2Evのレベルが得られる。
つまり、この場合には倍電圧整流回路を形成しているものである。
例えば、交流入力電圧VACが100V系で、負荷電力Po=250W以上という比較的重負荷の条件で、交流入力電圧が交流入力電圧VACの等倍レベルである場合、後段のスイッチング素子に流れるピーク電流が増加してそれだけ電力損失が増加することが分かっている。そこで、上記のような倍電圧整流回路によって、交流入力電圧VACの2倍のレベルに対応する直流入力電圧とすれば、スイッチング素子に流すピーク電流レベルを抑制することができる。
【0006】
そして、商用交流電源ACを整流平滑化した整流平滑電圧Eiは、後段の一次側スイッチングコンバータに対して直流入力電圧として入力される。
この場合、直流入力電圧Eiを入力してスイッチング動作を行うスイッチングコンバータとしては、他励式による電流共振形コンバータが備えられる。この電流共振形コンバータは、図示するようにして、2石のスイッチング素子Q1,Q2を備えている。
【0007】
この場合、スイッチング素子Q1,Q2としては、MOS−FETを選定しており、このスイッチング素子Q1,Q2を図示するようにして接続することで、いわゆるハーフブリッジ結合方式によるスイッチング回路を形成している。
また、スイッチング素子Q1,Q2に対してはそれぞれクランプダイオードDD1,DD2が、図示する方向により並列に接続されている。
また、スイッチング素子Q1,Q2のうち、スイッチング素子Q2に対しては、部分電圧共振のための部分共振コンデンサCpが並列に接続されている。
【0008】
これらスイッチング素子Q1、Q2は、図示するドライブ回路6により駆動される。このドライブ回路6は、図示する起動抵抗RSを介して入力される電力によって起動される。
【0009】
絶縁コンバータトランスPITは、一次側スイッチングコンバータのスイッチング出力を二次側に伝送するために設けられる。
ここでの図示は省略するが、絶縁コンバータトランスPITは、例えばEE型コアを備え、このEE型コアの中央磁脚に対して、ボビンなどを利用して、一次巻線N1と二次巻線N2とが絶縁状態を確保するようにして巻装される。
また、EE型コアの中央磁脚には、例えば1.5mm〜2.0mm程度の幅のギャップを形成することで、例えば一次巻線N1と二次巻線N2との間で、結合係数k=0.8程度の疎結合の状態が得られるようにしている。これによって、中間負荷時における異常発振が発生するのを回避している。
【0010】
絶縁コンバータトランスPITの一次巻線N1は、その一端が一次側アースに接地される。そして、その他端は、直列共振コンデンサC1を介して、スイッチング素子Q1,Q2のソース−ドレイン間に対して接続されている。このようにして接続されることで、スイッチング素子Q1,Q2のスイッチング出力が一次巻線N1に対して伝送されることになる。
また、このような接続形態によっては、一次巻線N1と直列共振コンデンサC1が直列に接続されていることになるが、一次巻線N1のリーケージインダクタンスと、直列共振コンデンサC1のキャパシタンスとによって一次側直列共振回路が形成されることになる。この一次側直列共振回路によって、スイッチング素子Q1,Q2のスイッチング動作を電流共振形とする。
【0011】
絶縁コンバータトランスPITの二次巻線N2に対しては、図示するようにしてセンタータップを設けて二次側アースに接続した上で、整流ダイオードDO1,DO2、及び平滑コンデンサCOから成る両波整流回路を接続している。これにより、平滑コンデンサCOの両端電圧として二次側直流出力電圧EOが得られる。この二次側直流出力電圧EOは、図示しない負荷側に供給されるとともに、次に説明する制御回路5のための検出電圧としても分岐して入力される。
【0012】
制御回路5は、例えば二次側直流出力電圧EOのレベルに応じてそのレベルが可変される電流又は電圧を制御出力として得る。この制御出力は、ドライブ回路6に対して供給される。
ドライブ回路6では、入力された上記制御出力レベルに応じて、スイッチング素子Q1、Q2に対して供給すべきハイサイド用のドライブ信号と、ローサイド用のドライブ信号とについて、互いに交互にオン/オフさせるタイミングを保たせたうえで、各ドライブ信号の周波数を同期させた状態で可変するように動作する。
これにより、スイッチング素子Q1,Q2のスイッチング周波数は、制御回路5より供給された制御出力レベル(つまり二次側直流出力電圧EOレベル)に応じて可変制御されることになる。
スイッチング周波数が可変されることによっては、一次側直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線N1に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側直流出力電圧EOのレベルが変化することとなって定電圧制御が行われているものである。
【0013】
図11は、図10に示した電源装置におけるスイッチングコンバータの動作波形図である。なお、この図11では、交流入力電圧VAC=100V、負荷電力Po=350W時における実験結果を示している。
先ず、この図11において、スイッチング素子Q2のドレイン−ソース間電圧VQ2は、正極のピークレベルVpとなる期間と、0レベルとなる期間とが交互にあらわれているが、これはスイッチング素子Q2のオン/オフタイミングに対応している。つまり、ピークレベルVpとなる期間ではオフとなり、0レベルの期間に対応してはオンとなる。
これに伴い、スイッチング素子Q2のドレイン電流IQ2は、ドレイン−ソース間電圧VQ2がピークレベルVpとなる期間において図示する波形により流れ、ドレイン−ソース間電圧VQ2が0レベルとなる期間において0レベルとなっている。
また、スイッチング素子Q1のドレイン電流IQ1は、スイッチング素子Q2のドレイン電流IQ2に対して180°位相がずれたものとなる。つまり、スイッチング素子Q1,Q2は交互にオン/オフするようにしてスイッチングを行う。
【0014】
なお、この図では、電圧VQ2のピークレベルVpは260Vとされている。また、この場合のスイッチング素子Q2のドレイン−ソース間電圧VQ2がVpとなる期間と0レベルとなる期間は、それぞれ5μsの周期となっている。この周期は交流入力電圧VAC=100V、負荷電力Po=350W時の条件で得られるスイッチング周波数に対応する。
また、スイッチング素子Q1、Q2のドレイン電流IQ1、IQ2のピークレベル(図中Ap1、Ap2)は、共に5.5Aとされる。
【0015】
また、一次側直列共振電流I1としては、スイッチング素子Q1,Q2のドレイン電流IQ1,IQ2を合成して得られるものとなる。このことから、この一次側直列共振電流I1のピークレベル(図中Ap−p)は、5.5Ap+5.5Ap=11Ap−pとなる。
また、二次側直流出力電圧EOは前述のようにして定電圧化されることで、例えば図のように200Vで一定となる。
【0016】
ここで、図10に示したようにして、入力段を倍電圧・半波整流回路により構成した場合、低力率となってしまうことがわかっている。
図12に、交流入力電圧VAC=100V、負荷電力Po=350W時における図10の回路での交流入力電圧VAC、交流入力電流IAC、直流入力電圧Eiの波形を示すが、上記のようにして入力段を倍電圧・半端整流回路により構成する場合、図示する交流入力電流IACの波形が、交流入力電圧VACの波形と比較して尖頭状となってしまう。つまりこの際、交流入力電流IACと交流入力電圧VACとの導通角に大きな差が生じており、これによって力率が低下しているものである。
そして、このときの力率としては、力率PF=0.58程度となっている。
なお、このときの交流入力電流IACのピークレベルとしては、図示するように15Apとなる。また、交流入力電圧VACのピークレベルは141V、上記直流入力電圧Eiのリップル成分ΔEiとしては、図示するように直流入力電圧Eiの平均レベル260Vに対してΔEi=23Vとなる。
そして、このときの電力変換効率ηAC→DCはηAC→DC=92%程度である。
【0017】
力率の低下によっては、無効電力が増大し、また、商用交流電源に接続される電子機器に悪影響を及ぼす可能性もある。
そこで従来では、力率改善のためにパワーチョークコイルを付加するようにしたものがある。
図13に示す回路は、負荷電力Po=250W以上、交流入力電圧VAC=100V系の条件に対応した先の図10の構成として、力率改善のためのパワーチョークコイルを付加したものである。
先の図10と比較してわかるように、この図13に示す電源回路では、図10の構成を基本構成として、商用交流電源ACのラインに対して直列にパワーチョークコイルPCHを挿入するようにしている。このパワーチョークコイルPCHによっては、商用交流電源の周波数帯域の電力が平滑され、交流入力電流IACの導通角が拡大される。そして、これによって力率をPF=0.75程度に改善しているものである。
【0018】
図14は、交流入力電圧VAC=100V、負荷電力Po=350W時における図13に示す電源回路での交流入力電圧VAC、交流入力電流IAC、直流入力電圧Eiの波形を示したものである。
この図14と先の図12とを比較してわかるように、先の図10の回路では、交流入力電圧VACのピークレベルVp=141Vに対して交流入力電流IACのピークレベルが20Aであったのに対し、図13に示す回路においは、交流入力電流IACのピークレベルが15Aに低減されている。
つまりこの場合、図13に示した回路では、交流入力電流VACの導通角が先の図10の回路の場合よりも拡大されており、交流入力電圧VACの導通角と近づくようにされている。そしてその分、図13に示す回路では力率の向上が図られているものである。
【0019】
なお、図13に示す電源回路のスイッチングコンバータの動作波形としては、先の図11に示したものとほぼ同等となる。
但しこの際、スイッチング素子Q2のドレイン−ソース間電圧VQ2のピークレベルApとしては、240Vが得られるものとなる。また、スイッチング素子Q1のドレイン電流のピークレベルAp1は6Apとなり、スイッチング素子Q2のドレイン電流のピークレベルAp2も6Apとなる。
そして、この場合の一次側直列共振電流I1の正負両ピーク間の電流レベルAp−pとしては、6Ap+6Ap=12Ap−pとなる。
また、このときのAC→DC電力変換効率としては、ηAC→DC=90.3%となる。
【0020】
ここで、上記した実験結果を得るにあたり、図10に示した電源回路としては、各部を以下のように選定した。
・平滑コンデンサCi=1000μF
・絶縁コンバータトランスPIT・・・EER42のフェライト磁芯、ギャップG=1mm
一次巻線N1=30T(ターン)、二次巻線N2=50T(センタータップを境に25T+25T)
・直列共振コンデンサC1=0.033μF
【0021】
また、図13に示した回路では、各部を以下のように選定した。
・平滑コンデンサCi=1000μF
・絶縁コンバータトランスPIT・・・EER42のフェライト磁芯、ギャップG=1mm
一次巻線N1=28T(ターン)、二次巻線N2=50T(センタータップを境に25T+25T)
・直列共振コンデンサC1=0.039μF
・パワーチョークコイルPCH(インダクタンスL)=5mH
【0022】
なお、本発明に関連する他の従来技術としては、例えば以下の特許文献を挙げることができる。
【特許文献】
特開平9−117137号公報
【発明が解決しようとする課題】
上記のようにして、図13に示した従来の電源回路においては、パワーチョークコイルPCHをACラインに直列に挿入することで、力率の向上を図っていた。
しかしながら、このようにパワーチョークコイルPCHを設けることによっては、そのインダクタンス成分が直流抵抗となって電力損失が生じることとなる。
例えば図13の回路では、電源高調波歪規制をクリアするとして力率PF=0.75程度を得るために、先にも示したようにインダクタンスLを5mH程度に設定しているが、これによって2Ω程度の直流抵抗が生じている。
また、パワーチョークコイルPCHが設けられることで、ここでの鉄損や銅損も発生する。
この結果、図13に示した回路では、先にも示したようにAC→DC電力変換効率が、図10の場合のηAC→DC=92.0%から1.7%低下して、ηAC→DC=90.3%と低下してしまう。
【0023】
このことの裏付けとして、図11に示した図13の回路におけるスイッチング素子Q1、Q2のドレイン電流のピークレベル(Ap1、Ap2)は、先に説明した図10に示した回路の場合の5.5Apに対し、6Apに上昇している。
また、図12及び図14の比較からもわかるように、直流入力電圧Eiの平均値としても、図10の回路では260Vであったのに対し、240V程度に低下する。さらに、このときの直流入力電圧Eiのリップル成分ΔEiとしても、図10の回路のΔEi=23Vから、ΔEi=24Vに上昇してしまっている。
【0024】
また、このようなパワーチョークコイルPCHとしては、電源回路を構成する部品中でも比較的大型な部品であり、これを設けることで回路の小型化や軽量化の妨げとなる。
例えば、上記もしたように図13に示した回路では、インダクタンスLを5mH程度としていたが、この場合のパワーチョークコイルPCHとしては300g程度の重量となり、これによって回路重量及び回路面積の増大化を余儀なくされていた。
【0025】
【課題を解決するための手段】
そこで本発明では以上のような問題点に鑑み、スイッチング電源回路として以下のように構成することとした。
すなわち、先ず、商用交流電源を入力して整流平滑電圧を生成する整流平滑回路と、上記整流平滑電圧を直流入力電圧として入力してスイッチング素子がスイッチング動作を行うスイッチングコンバータ手段とを備えるようにする。
そして、上記整流平滑回路として、上記商用交流電源が負極性となる期間において、上記商用交流電源を整流する第1の整流ダイオード素子と、該第1の整流ダイオード素子の整流出力が充電されることで、上記商用交流電源の略等倍のレベルの両端電圧を生成する第1の平滑コンデンサとから成る第1の整流電流経路と、
上記商用交流電源が正極性となる期間において、上記第1の平滑コンデンサの両端電圧が重畳された上記商用交流電源を整流する第2の整流ダイオード素子と、上記第2の整流ダイオード素子の整流出力が充電されることで、上記商用交流電源の略2倍のレベルの両端電圧を生成する第2の平滑コンデンサとから成る第2の整流電流経路と、
上記商用交流電源が正極性となる期間において、上記商用交流電源を整流する第3の整流ダイオード素子と、該第3の整流ダイオード素子の整流出力が充電されることで、上記商用交流電源の略等倍のレベルの両端電圧を生成する第3の平滑コンデンサとから成る第3の整流電流経路と、
上記商用交流電源が負極性となる期間において、上記第3の平滑コンデンサの両端電圧が重畳された上記商用交流電源を整流する第4の整流ダイオード素子と、上記第4の整流ダイオード素子の整流出力が充電されることで、上記商用交流電源の略2倍のレベルの両端電圧を生成する第4の平滑コンデンサとから成る第4の整流電流経路とを有するようにする。
その上で、上記第2の平滑コンデンサと上記第4の平滑コンデンサとを直列に接続したコンデンサ直列回路を形成することで、このコンデンサ直列回路の両端電圧として上記商用交流電源の略4倍のレベルの整流平滑電圧を得るようにすると共に、上記第1の平滑コンデンサは、上記第4の平滑コンデンサよりも大きな静電容量を有し、上記第3の平滑コンデンサは、上記第2の平滑コンデンサよりも大きな静電容量を有するようにした。
【0026】
上記構成によれば、本発明のスイッチング電源回路としては、商用交流電源を入力して整流平滑電圧を生成する整流平滑回路と、この整流平滑電圧を入力して動作するスイッチングコンバータを備えるものとされる。
その上で、整流平滑回路としては、商用交流電源レベルの略4倍に対応するレベルの整流平滑電圧を生成するように構成される。つまり、4倍電圧整流回路として構成される。本発明による4倍電圧整流回路は、交流入力電圧が負の期間において第1と第4の整流電流経路の2系統の整流電流経路が形成され、同様に、交流入力電圧が正の期間においては、第2と第3の整流電流経路の2系統の整流電流経路が形成されることになる。
そして、この整流平滑回路において、第1の平滑コンデンサは第4の平滑コンデンサよりも大きな静電容量を有し、第3の平滑コンデンサは第2の平滑コンデンサよりも大きな静電容量を有するようにされている。この静電容量差によって、交流入力電圧が正/負の各期間において、2つの整流電流経路に流れる整流電流の位相にずれを生じさせることが可能となる。
【0027】
【発明の実施の形態】
図1は、本発明における第1の実施の形態としてのスイッチング電源回路の構成を示す回路図である。例えばこの図に示す電源回路は、先の図10、図13に示した電源回路と同様に、負荷電力Po=250W以上、交流入力電圧としてAC100V系に対応するものとされる。
先ず、この図1に示す電源回路においては、商用交流電源ACのラインに対して、2本のフィルタコンデンサCL、及びコモンモードチョークコイルCMCから成るノイズフィルタが接続される。このノイズフィルタとしては、商用交流電源ACに対し、フィルタコンデンサCL、コモンモードチョークコイルCMC、フィルタコンデンサCLの順でそれぞれが並列に接続される。
このノイズフィルタは、商用交流電源ACに重畳する高調波を除去するものとされる。
【0028】
上記ノイズフィルタの後段に対しては、整流ダイオードD1、D2、D3、D4と、平滑コンデンサCi1a、Ci1b、Ci2a、Ci2bからなる整流平滑回路が設けられる。
この整流平滑回路において、上記平滑コンデンサCi1aは、その負極端子が、コモンモードチョークコイルCMCの巻線を介して、商用交流電源ACの正極ラインと接続されることで、商用交流電源ACの正極ラインに対して挿入されている。そして、この平滑コンデンサCi1aの正極端子には、整流ダイオードD1のアノード及び整流ダイオードD2のカソードが接続される。
上記整流ダイオードD2のアノードは、商用交流電源ACの負極側の端子と接続されることで、商用交流電源ACの負極ラインに対して接続される。
【0029】
また、平滑コンデンサCi2aは、その正極端子が上記平滑コンデンサCi1aの負極端子と接続され、負極端子は整流ダイオードD4のカソードと整流ダイオードD3のアノードに対して接続される。上記整流ダイオードD4のアノードは図示するように一次側アースに接続され、また、上記整流ダイオードD3のカソードは、上記整流ダイオードD2のアノードと接続されることで商用交流電源ACの負極ラインと接続される。
【0030】
平滑コンデンサCi1b及びCi2bは直列接続されて、図のように整流ダイオードD1のカソードと一次側アース間に挿入される。平滑コンデンサCi1b、Ci2bの接続点は、上記した整流ダイオードD2、D3の接続点に対して接続されることで、商用交流電源ACの負極ラインに接続される。
そして、直列接続された平滑コンデンサCi1b、Ci2bの両端電圧がこの電源回路の整流平滑電圧とされて、後段のスイッチングコンバータに対して動作電源として供給される。
なおこの場合、上記整流ダイオードD1〜D4としては、低速リカバリ型のダイオードが選定される。
【0031】
上記構成による整流平滑回路は、交流入力電圧VACのピークレベルのほぼ4倍に相当するレベルの整流平滑電圧Ei(V4)を生成する、4倍電圧整流回路として構成される。そして、その動作は以下に説明するようになる。
【0032】
図2は、図1に示される整流平滑回路において得られる動作を説明するための図であり、図2(a)では交流入力電圧VACが負極性となる期間における整流電流経路を示し、図2(b)では交流入力電圧VACが正極性となる期間における整流電流経路をそれぞれ示している。
先ず、交流入力電圧VACが負極性となる期間では、図2(a)の矢印で示すように、整流電流は[商用交流電源AC→平滑コンデンサCi2b→整流ダイオードD4→平滑コンデンサCi2a→商用交流電源AC]の経路(第4の整流電流経路)で流れる。
つまり、後述もするが、この期間では、上記整流電流経路に挿入された整流ダイオードD4による整流出力が、上記平滑コンデンサCi2bに対して充電されることになる。
【0033】
また、図示するように整流電流は分岐されて[商用交流電源AC→整流ダイオードD2→平滑コンデンサCi1a→商用交流電源AC]の経路(第1の整流電流経路)によっても流れる。上記経路により整流電流が流れることによって、上記平滑コンデンサCi1aには、上記整流ダイオードD2による整流出力が充電される。そして、これにより平滑コンデンサCi1aには、交流入力電圧VACのレベル(1Ev)に対応した両端電圧が発生する。
【0034】
続いて、交流入力電圧が正極性となる期間では、図2(b)に示すようにして、整流電流は[商用交流電源AC→平滑コンデンサCi1a→整流ダイオードD1→平滑コンデンサCi1b→商用交流電源AC]の経路(第2の整流電流経路)で流れ、整流ダイオードD1による整流出力を平滑コンデンサCi1bに対して充電するようにされる。
ここで、図2(a)により示した、交流入力電圧VACが正極性となる半周期における整流動作により、平滑コンデンサCi1aには交流入力電圧VACの等倍レベルに対応した両端電圧(1Ev)が得られていたものである。従ってこのとき、上記のような電流経路が形成されることによっては、この平滑コンデンサCi1aの両端電圧を交流入力電圧VACに重畳するようにして整流電流が流れるようになる。そしてこれにより、上記平滑コンデンサCi1bには、交流入力電圧VACの2倍の等倍レベルに対応した両端電圧(2Ev)が得られるものとなる。
【0035】
また、交流入力電圧VACが正極性となる期間では、整流電流は、[商用交流電源AC→平滑コンデンサCi2a→整流ダイオードD3→商用交流電源AC]の経路(第3の整流電流経路)によっても流れ、上記平滑コンデンサCi2aに対しては、この電流経路に挿入される上記整流ダイオードD3による整流出力が充電される。つまりこの期間においては、上記平滑コンデンサCi2aの両端に、交流入力電圧VACの等倍レベルに対応する1Evのレベルの整流平滑電圧が得られるものである。
そして、交流入力電圧が負極性となる次の半周期に至ると、整流電流は先の図2(a)に示したように[商用交流電源AC→平滑コンデンサCi2b→整流ダイオードD4→平滑コンデンサCi2a→商用交流電源AC]の第4の整流電流経路により流れることになる。つまりこのような電流経路が形成されることによって、上記のように平滑コンデンサCi2aに得られた1Evのレベルの電圧を、交流入力電圧VACに重畳するようにして整流電流が流れるようになる。そしてこの期間においては、上述もしたように整流ダイオードD4の整流出力が平滑コンデンサCi2bに対して充電されるから、この平滑コンデンサCi2bの両端には、交流入力電圧VACの2倍のレベルに対応する2Evのレベルによる整流平滑電圧が得られるようになる。
【0036】
このような交流入力電圧VACの正/負の各期間に対応した動作が繰り返されることによって、平滑コンデンサCi1bと平滑コンデンサCi2bの各両端には、それぞれ2Evの整流平滑電圧が得られるようになる。そしてこの結果、直列接続されたこれら平滑コンデンサCi1b−Ci2bの両端に得られる整流平滑電圧Eiレベルとしては、
2Ev+2Ev=4Ev
となり、4Evで表される整流平滑電圧Eiが得られる4倍電圧整流回路が形成されることになる。この場合、交流入力電圧はAC100V系とされることから整流平滑電圧Eiとしては400V系の直流電圧が得られて、後段のスイッチングコンバータに供給されることになる。
【0037】
ここで、本実施の形態では、上記説明のように1Evに対応したレベルの両端電圧が得られる平滑コンデンサCi1a、Ci2aと、これら1Evの両端電圧と交流入力電圧VAC(1Evに相当)が重畳された2Evのレベルの両端電圧が得られる平滑コンデンサCi1b、Ci2bとについて、キャパシタンスの関係を次のようにして設定することとする。
先ず、交流入力電圧VACが正極性の期間における整流電流経路に在るようにされる平滑コンデンサCi1a、Ci2bについては、平滑コンデンサCi1aのキャパシタンスが、平滑コンデンサCi2bよりも大きくなるように設定することとする。
同様にして、交流入力電圧VACが負極性の期間における整流電流経路に在るようにされる平滑コンデンサCi2a、Ci1bについては、平滑コンデンサCi2aのキャパシタンスが、平滑コンデンサCi1bよりも大きくなるように設定することとする。
そのうえで、本実施の形態では、1Evに対応したレベルの両端電圧が得られる平滑コンデンサの組と、2Evに対応したレベルの両端電圧が得られる平滑コンデンサの組とで、それぞれ、キャパシタンスをCi1a=Ci2a、Ci1b=Ci2bとしている。
そして、例えばこの場合、上記平滑コンデンサCi1a、Ci2aとしては、上記平滑コンデンサCi1b、Ci2bの10倍以上のキャパシタンスを選定するものとする。
また、この場合、平滑コンデンサCi1a、平滑コンデンサCi2aの耐圧は200V、平滑コンデンサCi1b、平滑コンデンサCi2bの耐圧は400Vとされる。
【0038】
上記した整流平滑回路により生成された直流入力電圧Eiを入力して動作するスイッチングコンバータとしては、図のように2石のスイッチング素子Q1、Q2をハーフブリッジ結合して構成される他励式による電流共振形コンバータを備える。
そして、ここでは、図示するようにして、MOS−FETによる2本のスイッチング素子Q1(ハイサイド)、Q2(ローサイド)をハーフブリッジ結合により接続している。スイッチング素子Q1,Q2の各ドレイン−ソース間に対しては、図示する方向により、それぞれダンパーダイオードDD1,DD2を並列に接続している。
なお、この場合のスイッチング素子Q1、Q2の耐圧は800Vとされる。
【0039】
また、スイッチング素子Q2のドレイン−ソース間に対しては、部分共振コンデンサCpが並列に接続される。この部分共振コンデンサCpのキャパシタンスと、絶縁コンバータトランスPITの一次巻線N1のリーケージインダクタンスL1とによっては、部分電圧共振回路を形成する。つまり、これによってスイッチング素子Q1,Q2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるものである。
【0040】
上記スイッチング素子Q1、Q2のゲートに対しては、これらを他励式により駆動するための発振回路、制御回路、及び保護回路等を備えて構成された、制御回路1によるドライブ信号が印加される。
この制御回路1では、内部の発振回路により所要の周波数の発振信号を生成する。なお、この発振回路は、後述するようにして二次側直流出力電圧EOのレベルに応じて得られる制御信号のレベルに応じて、発振信号の周波数を可変するようにされている。
そして、制御回路1では、上記発振回路にて生成された発振信号を利用して、矩形波によるハイサイド用のドライブ信号と、ローサイド用のドライブ信号を生成する。そして、このように生成したハイサイド用のドライブ信号を上記スイッチング素子Q1に供給し、ローサイド用のドライブ信号を上記スイッチング素子Q2に対して供給するようにされる。
【0041】
上記説明によると、スイッチング素子Q1に対しては、ハイサイド用のドライブ信号が印加される。これによって、スイッチング素子Q1のゲート−ソース間電圧としては、このハイサイド用のドライブ信号に対応した波形が得られることになる。つまり、1スイッチング周期内において、正極性による矩形波のパルスが発生する期間と、0Vとなる期間が得られることになる。
そして、このゲート−ソース間電圧によって、スイッチング素子Q1は、先ず、1スイッチング周期内において、正極性の矩形波パルスが得られるタイミングでオン状態となるようにされる。つまり、スイッチング素子Q1がオンとなるには、例えばゲート閾値電圧(≒5V)以上の適切なレベルの電圧が印加されることが必要である。上記正極性のパルスとしてのゲート−ソース間電圧は10Vとなるように設定されているから、この正極性のパルスが印加される期間に対応してオンとなる状態が得られることになる。そして、ゲート−ソース間電圧が0Vでゲート閾値電圧以下となると、オフ状態に切り換わることになる。このようなタイミングにより、スイッチング素子Q1は、オン/オフするようにしてスイッチング動作を行うことになる。
【0042】
一方、スイッチング素子Q2に対しては、ローサイド用のドライブ信号が印加される。このドライブ信号に応じて得られるスイッチング素子Q2のゲート−ソース間電圧は、上記したスイッチング素子Q1のゲート−ソース間電圧と同じ波形とされたうえで、タイミングとしては、ゲート−ソース間電圧に対して180°の位相差を有した波形が得られるものとなる。
このことから、スイッチング素子Q2は、スイッチング素子Q1と交互にオン/オフするタイミングによりスイッチング駆動されることになる。
つまり、このようにして、上記コントロールIC2によっては、スイッチング素子Q1とQ2とが交互にオン/オフするように制御されるようになっている。
【0043】
絶縁コンバータトランスPITはスイッチング素子Q1,Q2のスイッチング出力を二次側に伝送するものであり、一次巻線N1と二次巻線N2が巻装される。
この絶縁トランスPITの一次巻線N1の一端は、図示する一次側並列共振コンデンサC1を介してスイッチング素子Q1のソースとスイッチング素子Q2のドレインとの接続点(スイッチング出力点)に接続される。また、他端は一次側アースに接続される。
ここで、上記直列共振コンデンサC1のキャパシタンスと、一次巻線N1を含む絶縁コンバータトランスPITのリーケージインダクタンスL1によっては、一次側直列共振回路が形成される。そして、上記のようにして、この一次側直列共振回路がスイッチング出力点に対して接続されていることで、スイッチング素子Q1,Q2のスイッチング出力が一次側直列共振回路に伝達されることになる。一次側直列共振回路では伝達されたスイッチング出力に応じて共振動作するが、これによって、一次側スイッチングコンバータの動作を電流共振形とする。
【0044】
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路(L1−C1)による電流共振形としての動作と、前述した部分電圧共振回路(Cp//L1)とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。
【0045】
ここでの図示による説明は省略するが、絶縁コンバータトランスPITの構造としては、例えばフェライト材によるE型コアを組み合わせたEE型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線N1と、次に説明する二次巻線N2をEE型コアの中央磁脚に対して巻装している。
【0046】
絶縁コンバータトランスPITの二次側には、二次巻線N2が巻装されている。この二次巻線N2には、一次巻線N1に伝達されたスイッチング出力に応じた交番電圧が励起される。
二次巻線N2に対しては、センタータップを設けて二次側アースに接続した上で、図示するようにして整流ダイオードDO1,DO2、及び平滑コンデンサCOから成る両波整流回路を接続している。これにより、平滑コンデンサCOの両端電圧として二次側直流出力電圧EOが得られる。この二次側直流出力電圧EOは、図示しない負荷側に供給されるとともに、上記した制御回路1のための検出電圧としても分岐して入力される。
【0047】
制御回路1では、例えば上記二次側直流出力電圧EOのレベルに応じて、そのレベルが可変される電流又は電圧を制御信号として得る。
そして、この制御信号のレベルに応じて、スイッチング素子Q1に出力すべきハイサイド用のドライブ信号と、スイッチング素子Q2に出力すべきローサイド用のドライブ信号とについて、互いに交互にオン/オフさせるタイミングを保たせたうえで、各ドライブ信号の周波数を同期させた状態で可変するように動作する。
これにより、スイッチング素子Q1,Q2のスイッチング周波数は、上記制御信号のレベル(つまり二次側直流出力電圧EOのレベル)に応じて、可変制御されることになる。
スイッチング周波数が可変されることによっては、一次側直列共振回路における共振インピーダンスが変化することになる。このようにして共振インピーダンスが変化することによっては、一次側の直列共振回路の一次巻線N1に供給される電流量が変化して二次側に伝送される電力も変化することになる。これにより、二次側直流出力電圧EOのレベルが変化することとなってその安定化が図られるものとなる。
【0048】
図3は、上記構成による本実施の形態の電源回路の動作を示す波形図である。この図においては、交流入力電圧VAC=100V、負荷電力Po=350W時の実験結果を示している。
なお、この図3に示す実験結果を得るにあたっては、各部を以下のように選定している。
・絶縁コンバータトランスPIT・・・EER−42のフェライト磁芯、ギャップG=1mm
一次巻線N1=40T(ターン)、二次巻線N2=50T(センタータップを境に25T+25T)
・直列共振コンデンサC1=0.018μF
・平滑コンデンサCi1a=平滑コンデンサCi2a=3900μF
・平滑コンデンサCi1b=平滑コンデンサCi2b=390μF
この図において、図示する時点t1は、交流入力電圧VACのレベルが正極性から負極性となる際の0クロスタイミングを示している。また、時点t4は、負極性から正極性になる際の0クロスタイミングを示している。つまりこの場合、時点t1〜時点t4は、交流入力電圧VACが負極性となる半周期間を示し、この時点t4から次の時点t1までの期間が正極性となる半周期間を示している。
【0049】
図示する整流電流ID1、ID2、ID3、ID4は、それぞれ図1に示した整流ダイオードD1〜D4に流れる電流を示している。
また、図示する電位V1は、図1にも示されるように、平滑コンデンサCi1aと整流ダイオードD1の接続と、一次側アースとの間の電位を示している。
また、電位V2は、整流ダイオードD4と平滑コンデンサCi2aの接続点と、一次側アースとの間の電位であり、この場合は平滑コンデンサCi2aの電位と交流入力電圧VACの電位との合計値としてみることができる。
電位V3は、平滑コンデンサCi1b、Ci2bの接続点と、一次側アースとの間の電位であり、平滑コンデンサCi2bの両端電圧を示すものとなる。
また、電位V4はこれら平滑コンデンサCi1b−Ci2bの直列接続回路の両端電圧(整流平滑電圧Ei)を示す。
【0050】
先ず、時点t1〜t4までの交流入力電圧VACが負極性となる半周期において、整流ダイオードD2、整流ダイオードD4は、電位V2のレベルが、電位V3のレベルよりも大きくなる期間に導通する。
この場合、電位V2としては、上記のように平滑コンデンサCi2aの電位と交流入力電圧VACの電位との合計値として得られる。そして、平滑コンデンサCi1aに対しては、先の図2により説明したように、この期間t1〜t4に相当する交流入力電圧VACが正極性となる期間において充電が行われることにより、商用交流電源ACの等倍レベルに対応する1Evのレベルによる両端電圧が発生している。
このことから、この期間t1〜t4において、電位V2としては、図示するように交流入力電圧VACのレベルが負極性のピークレベルとなるに従って2Evのレベルにまで上昇し、交流入力電圧VACが0レベルに上昇するに従って2Evのレベルに下降する波形が得られるものとなる。
これに対し、電位V3としては、平滑コンデンサCi2bの両端電圧であることから、整流平滑電圧としての、図示するような2Evのレベル付近を基準としてリップル成分が重畳された波形が得られている。
この時点t1〜時点t4の半周期間においては、このような電位V3が2Evのレベルを下回り、電位V2が上記のように交流入力電圧VACのレベル遷移に従って2Evのレベル付近に上昇してV3<V2となる期間に、整流ダイオードD2、D4が導通するものとなる(図中期間t2〜t3)。
【0051】
このようにして、整流ダイオードD2、D4が導通することにより、この時点t2〜t3の期間においては、整流電流ID2、ID4が流れることになる。
そして、本実施の形態の場合、これら整流電流ID2、ID4としては、図示するように整流電流ID4の方が時間的に先に流れ、整流電流ID2の方が時間的に後に流れるものとなる。
【0052】
ここで、本実施の形態において、このように整流電流ID2が整流電流ID4に対して時間的に遅れて流れるようになるのは、以下のような理由による。
先ず、1つとしては、図1において説明したように、平滑コンデンサCi1a、平滑コンデンサCi2aのキャパシタンスを、平滑コンデンサCi1b、Ci2bのキャパシタンスよりも大きく設定していることによる。
この場合、整流ダイオードD4が整流を行う第4の整流電流経路では、平滑コンデンサCi2aと平滑コンデンサCi2bが挿入されていることから、この経路におけるキャパシタンスとしては、これら平滑コンデンサCi2bと平滑コンデンサCi2aとのキャパシタンスを直列接続したものとして得られることになる。
従って、この第4の整流電流経路におけるキャパシタンスとしては、
Ci2b×Ci2a/Ci2b+Ci2a
で表されることになる。
一方、整流ダイオードD2が整流を行う第1の整流電流経路におけるキャパシタンスとしては、ここには平滑コンデンサCi1aのみが挿入されていることから、この平滑コンデンサCi1a(=Ci2a)のみのキャパシタンスに基づいたものとなる。
従って、第4の整流電流経路と、第1の整流電流経路のキャパシタンスとしては、
(Ci2b×Ci2a/Ci2b+Ci2a)<Ci1a
で表されることになる。
また、本実施の形態においては、平滑コンデンサCi1a、Ci2aのキャパシタンスを、平滑コンデンサCi1b、Ci2bのキャパシタンスの10倍程度に設定しているから、上記した第4の整流電流経路と、第1の整流電流経路のキャパシタンスの大小は、このキャパシタンス差に基づいたものとされたうえで、10倍よりさらに拡大される。
【0053】
ここで、静電容量が大きくなれば、その分、そこに流れる電流の位相は遅れることになる。つまりこの場合は第1の整流電流経路の方が、第4の整流電流経路よりも、そこに流れる電流の位相が相対的に遅れるようになるものである。
従って、相対的関係として、第4の整流電流経路では、整流電流が時間的に早く流れ、第1の整流電流経路では整流電流が時間的に遅れて流れることになる。
【0054】
これにより、交流入力電圧VACが負極性の期間に整流電流が流れる期間t2〜t3では、図3に示すようにして整流電流ID4が時間的に先に流れ、整流電流ID2が時間的に後に流れるようになる。
そして、このようなタイミングで整流電流ID4、ID2が流れることで、これらの整流電流が合成されたものとなる、商用交流電源ACが負極性の期間に流れる交流入力電流IACとしては、図示するようにこれら電流ID4、ID2の波形に対応した2つのピークを持つ、略M字形の波形が得られるものとなる。
【0055】
また、もう1つの理由としては次のようになる。
例えば、先の図2(a)により説明したように、交流入力電圧VACが正極性となる半周期間では、平滑コンデンサCi2aに対して充電が行われているものとなる。従って、次の交流入力電圧が負極性となる期間に移行したときには、平滑コンデンサCi2aにおいて充電電荷が充分に蓄積されている状態となっており、この状態において、平滑コンデンサCi2aを放電させる極性による電圧印加がされることになる。
これに対し、一方の平滑コンデンサCi1aとしては、正極性となる半周期では放電が行われていたものであるから、交流入力電圧VACが負極性に移行したときには、電荷が少ない状態とされており、ここに充電を行うための極性による電圧印加がされる。
これにより、交流入力電圧VACが負極性に移行したときには、平滑コンデンサCi2aが挿入された第4の整流電流経路のほうが、平滑コンデンサCi1aが挿入される含まれる第1の整流電流経路よりも、整流電流が流れやすくなる。
これによっても、交流入力電圧VACが負極性となる期間に整流電流が流れる期間t2〜t3においては、第4の整流電流経路のほうが整流電流が早く流れ、他方の第1の整流電流経路のほうが、遅く流れる動作が得られる。
【0056】
続いて、交流入力電圧VACが正極性となる、時点t4から次の時点t1までの半周期について説明する。
この時点t4〜t1までの期間においては、図示する電位V1のレベルが電位V4のレベルを上回る期間に、整流ダイオードD1、D3が導通する。
このとき、電位V1としては、平滑コンデンサCi1a、平滑コンデンサCi2bのそれぞれの両端電圧と、交流入力電圧VACのレベルとの合成値としてみることができる。
上記平滑コンデンサCi1aには、上記もしたようにこの期間t4〜t1の半周期の1つ前の半周期(期間t1〜t4)において、整流電流が充電される。すわわち、このように交流入力電圧VACが正極性の領域に移行する時点t4においては、この平滑コンデンサCi1aの両端に、1Evのレベルによる電位が得られていることになる。
また、上記平滑コンデンサCi2bの両端電圧としては、上記もしたように整流平滑電圧として2Evのレベル付近で推移する波形が得られている。
従って、この電位V1としては、交流入力電圧VACが0レベルとなる時点t4においては、これら平滑コンデンサCi1a、Ci2bの両端電圧により3Evのレベルが得られているものとなる。そして、その後交流入力電圧VACが正極性の領域においてピークレベルへと上昇するのに応じて、図示するように4Evのレベルが得られるものである。
また、これに対し、上記電位V4としては、平滑コンデンサCi1b−Ci2bによる直列接続回路の両端電圧であるから、4倍電圧整流回路の平滑出力として、4Evを基準としてリップルが重畳した波形が得られている。
この時点t4〜t1の期間においては、上記電位V1のレベルが交流入力電圧VACのレベルの上昇に伴って4Evに対応するレベルが得られ、上記電位V4のレベルが4Evよりも低下する期間において、整流ダイオードD1、D3が導通するものとなる(期間t5〜t6)。
【0057】
このようにして、整流ダイオードD1、D3が導通することによっては、この時点t5〜t6の期間では整流電流ID1、ID3が流れることになる。
そして、このとき、図2(b)を参照してわかるように第2の整流電流経路のキャパシタンスとしては、平滑コンデンサCi1a、Ci1bのキャパシタンスの直列接続に基づくものとなり、第3の整流電流経路としては平滑コンデンサCi2aのみに基づくものとなる。
また、この場合としても、1つ前の半周期では、一方の平滑コンデンサCi1aに対しては整流電流が充電されることから、この平滑コンデンサCi1aを含む第2の整流電流経路では、整流電流が流れやすい状態が得られているものである(図2(a)参照)。また、他方の平滑コンデンサCi2aでは放電が行われるものであるから、整流ダイオードD3側の経路は整流電流が流れにくい状態とされている。
このために、交流入力電圧VACが正極性となる期間にて整流電流が流れる期間t5〜t6においても、整流電流ID1の方が時間的に先に流れ、これに遅れて整流電流ID3が流れるものとなる。
そして、これによって、交流入力電圧VACが正極性の期間に流れる交流入力電流IACとしても、図示するようにこれら電流ID1、ID3の波形に対応した2つのピークを持つ、略M字形の波形が得られるものとなる。
【0058】
これまでの説明から理解されるように、本実施の形態では、スイッチング電源回路における入力段を4倍電圧整流回路により構成することで、交流入力電圧VACの各半周期につき、2つの整流電流経路が形成されるようにしている。
そしてその上で、平滑コンデンサCi1a、Ci2aのキャパシタンスを、平滑コンデンサCi1b、平滑コンデンサCi2bのキャパシタンスよりも大きくしたことで、これら2つの経路のうち、一方の経路の静電容量を他方の経路よりも大きくして、これら2つの整流電流経路に同時に流れるべき整流電流を時間差で流すようにしたものである。
これにより、交流入力電圧VACの各半周期間に流れる整流電流の導通期間は、上記2つの整流電流経路において整流電流が同時に流れる場合よりも拡大することができる。これにより、交流入力電流IACのピークレベルが抑制されると共に、交流入力電流IACの導通角も拡大されて力率を改善することができる。
なお、先の図10により示した従来の回路では、交流入力電流IACのピークレベルは20Apであったが、本例では図3に示されるように10Apに低減するものとなる。
【0059】
ところで、先の図3の説明によれば、平滑コンデンサCi1b、Ci2bに対する、平滑コンデンサCi1a、Ci2aのキャパシタンスの差を大きくするほど、相対的に2つの整流電流経路に流れる整流電流の流れる期間の時間差を拡大することができる。つまり、より大きな力率を得ることが可能となる。ただし、実際の問題として、キャパシタンス差を大きくするほど、平滑コンデンサCi1a、Ci2aとしては、大きなキャパシタンスの部品を選定しなければならなくなって、大型、及びコストアップを招く。
そこで、本実施の形態としては、このような現実的なことも考慮して、平滑コンデンサCi1b、Ci2bに対する、平滑コンデンサCi1a、Ci2aのキャパシタンスの大小関係を10倍として設定している。
本実施の形態では、先に例示したように平滑コンデンサCi1a、Ci2a側のキャパシタンスを3900μFとし、平滑コンデンサCi1b、Ci2b側を390μFとしており、これにより、これにより、0.7程度の適当な力率が得られるようにしているものである。なお、当然のこととして、平滑コンデンサCi1b、Ci2bに対する平滑コンデンサCi1a、Ci2aのキャパシタンスの大小関係としては、10倍に限定されるものではなく、実際に要求される力率PFの値などをはじめとした各種の条件に応じて変更されて構わない。
【0060】
また、本実施の形態においては、入力段を4倍電圧整流回路としたことから、図10、図13に示した従来の倍電圧整流回路の場合よりも、スイッチング素子Q1、Q2に流れるドレイン電流のピークレベルを低減することができる。
実験によれば、従来の倍電圧整流回路を備える図10の回路の場合は5.5Apであったものを、本例では2.8Apとなる結果が得られた。また、これは図13の回路の場合の6.0Apと比較しても大幅に低減されているものとなる。
【0061】
また、このように各スイッチング素子に流れるドレイン電流が低減され、スイッチング損失が低減することにより、一次側直列共振電流としては、図10の回路では11Ap−p、図13の回路では12Ap−pであったものを、本例では5.6Apとなる結果が得られた。
【0062】
また、このようなスイッチング損失の低減により、直流入力電圧Eiのリップル成分ΔEiとしては、図10の回路ではΔEi=23V、図13がΔEi=24Vであったものを、本例ではΔEi=22Vと低減する結果が得られた。
【0063】
さらに、AC→DC電力変換効率として、図10に示した従来の回路ではηAC→DC=92.0%であったのに対し、本例ではηAC→DC=93.8%と、1.8%向上できる結果が得られた。またこのとき、図10の回路と比較して交流入力電力を7.3W低減できるという実験結果が得られた。
また、図13の回路との比較では、ηAC→DC=90.3%から3.5%向上する結果となる。
【0064】
以上のような本例によっては、図10の回路と比較した場合、力率を大幅に改善しつつ、電力損失を低減・電力変換効率を向上することができる。
また、図13の回路と比較した場合では、パワーチョークコイルPCHを備えずに力率を同程度とした上で、電力損失を低減・電力変換効率を大幅に向上することができるものである。
【0065】
ここで、上記のように第1の実施の形態の電源回路によっては、力率を0.70程度に改善し、図13に示したパワーチョークコイルPCHを備える回路と同程度の力率が得られるものであるが、このとき、先の図3にも示したように交流入力電流IACの波形は略M字状となっている。このため、例えば、7次以上の次数の電源高調波成分の歪みが比較的大きくなる。
そこで、このような7次以上の次数の電源高調波成分の歪みを抑制しようとした場合には、次の図4に示すようにして、図1の構成に対してパワーチョークコイルPCHを備えてこれに対応することも考えられる。
【0066】
図4は、本発明における第2の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
なお、この図において、既に先の図1により説明した部分については、同一の符号を付して説明を省略する。またこの場合、各部を図1の場合と同様に選定しているものとして以下の説明を続ける。
第2の実施の形態のスイッチング電源回路において、パワーチョークコイルPCHは、その一端が、コモンモードチョークコイルCMCを介して、商用交流電源ACの負極ラインと接続されている。他端は、平滑コンデンサCi1aの負極端子と平滑コンデンサCi2aの正極端子との接続点に対して接続される。
つまり、パワーチョークコイルPCHは、商用交流電源ACのラインに対して直列に挿入されている。
【0067】
上記構成による第2の実施の形態の電源回路の動作を、次の図5を参照して説明する。
図5は、図4に示される電源回路の整流平滑回路における整流電流経路を示した図であり、図中の実線は、交流入力電圧VACが負極性となる期間に形成される整流電流経路を示し、破線は交流入力電圧VACが正極性となる期間に形成される整流電流経路を示している。
この図に示す整流電流経路と、先の図2により示した整流電流経路を比較してわかるように、第2の実施の形態の整流平滑回路においても、第1の実施の形態の場合と同様の経路により整流電流が流れていることがわかる。
そして、この場合は、上記のようにして商用交流電源ACの負極ラインに対しては、パワーチョークコイルPCHが挿入されていることから、交流入力電圧VACが正/負となる期間で共に、整流電流がパワーチョークコイルPCHを介して流れるものとなる。
【0068】
図6は、第2の実施の形態の電源回路における交流入力電圧VACと交流入力電流IACの波形を示す図である。なお、先の図3により示した他の各部の動作波形については、この場合も図1の回路とほぼ同等となることからここでの説明は省略する。
この図6に示される交流入力電流IACと、先の図3に示した第1の実施の形態の電源回路における交流入力電流IACの波形を比較してわかるように、第2の実施の形態の電源回路においても、交流入力電流IACのピークレベルが、第1の実施の形態の場合と同様に10Ap程度に抑制されるものとなる。
つまり、図1の回路と同様の整流平滑回路の構成とされた上で、同様の経路により整流電流が流れることから、先の図3の説明と同等の原理により交流入力電流IACのピークレベルが抑制され、その分導通角が拡大されるものである。
【0069】
その上で、第2の実施の形態の電源回路においては、上記のようにパワーチョークコイルPCHが商用交流電源ACの負極ラインに対して挿入されることから、図1の場合と比べてさらに交流入力電流IACの波形に生じる歪みが低減されることになる。
すなわち、このようにしてパワーチョークコイルPCHが備えられることによっては、このパワーチョークコイルPCHのインダクタンスLと、整流平滑回路に備えられる4つの平滑コンデンサCiのキャパシタンスとによる共振動作により、交流入力電流IACが平滑されることになる。そして、これにより、第1の実施の形態の場合では交流入力電流IACのピークレベル付近にM字状の歪みが生じていたものを、本実施の形態ではこの歪みを低減することができるものである。
【0070】
確認のために述べておくと、第2の実施の形態の電源回路としては、図1の構成を基本構成としていることから、パワーチョークコイルPCHを備えずとも図10の回路の場合よりも力率を大幅に改善できるものである。
この場合のパワーチョークコイルPCHは、交流入力電流IACのピークレベル付近に生じるM字状の歪みを低減することを目的として挿入されるものであり、従ってここでのパワーチョークコイルPCHとしては、このようなM字部分の歪みを低減させるに充分な、比較的小さなインダクタンスLを有していればよい。
このことから、第2の実施の形態の回路に備えるべきパワーチョークコイルPCHとしては、パワーチョークコイルによる力率改善構成を採る図13の回路と比較して、そのインダクタンスLをより小さくすることができる。
例えばこの場合、先の図6に示した交流入力電流IACの波形を得るにあたっては、インダクタンスLとして1mH程度が設定されればよく、これによってこの場合のパワーチョークコイルPCHの重量としては、図13の従来の構成による300g(インダクタンスL=5mH)から、100g程度に小型・縮小化することが可能となる。
【0071】
このようにして第2の実施の形態によっては、パワーチョークコイルPCHによって、交流入力電流IACのM字状の歪みを低減することができるので、7次以上の電源高調波歪成分を抑制することができる。これにより、例えば、電源高調波歪規制値として7次以上について規定している場合に対応することも可能となる。
そしてこのとき、例えば上記のようにパワーチョークコイルPCHのインダクタンスL=1mHとした場合では、力率PF=0.80程度となる実験結果が得られている。
【0072】
また、この場合も、先の図1の回路の場合と同様に4倍電圧整流回路により高圧の直流入力電圧Eiを得ていることから、スイッチング素子Q1、Q2に流れるドレイン電流のピークレベル、及び直流入力電圧Eiに生じるリップル成分ΔEiを低減して、電力変換効率を向上することができる。
【0073】
また、上述のように、この場合は4倍電圧整流回路による力率改善の構成が採られた上で、パワーチョークコイルPCHが備えられるものであるから、図13の場合と同程度の力率を得るとした場合に、パワーチョークコイルPCHを図13の回路よりも小型・軽量化することができる。
そして、このようにパワーチョークコイルPCHを小型軽量化することができることで、このパワーチョークコイルPCHにおける鉄損・銅損を低減して、図13の回路よりもさらに電力損失を低減することができる。
【0074】
つまり、このような第2の実施の形態の電源回路によっては、図13の場合よりも電力損失を大幅に低減しつつ、図13と同様に電源高調波歪規制をクリアすることができるものである。
なお、実験によれば、本例の回路におけるAC→DC電力変換効率ηAC→DCは、負荷電力Po=350W時にηAC→DC=93.1%であり、図13の回路の場合の90.3%と比較して2.8%向上する。また、交流入力電力としては、図13の回路よりも11.7W低減する結果が得られた。
【0075】
続いて、図7に第3の実施の形態としてのスイッチング電源回路の構成例を示す。
なお、この図7では、スイッチング電源回路における入力段の構成のみを示すものであり、その他の部分については先の図1、図4と同等の構成となることからここでの図示による説明は省略する。また、この図7においても、先の図1及び図4において既に説明した部分については同一の符号を付して説明を省略する。
第3の実施の形態の電源回路としては、図1、図4の回路と同様に負荷電力Po=250W以上に対応する構成として、交流入力電圧VACが100V系と200V系とに対応する、いわゆるワイドレンジ対応の構成を実現するものである。
【0076】
先ず、図3において、この場合のパワーチョークコイルPCHとしては、タップ出力が設けられることで、図示するようにインダクタL1とインダクタL2とに分割される。その上で、このタップ出力には、図のようにリレースイッチS1の端子t2が接続されている。
そして、このパワーチョークコイルPCHにおける、フィルタコンデンサCLとの接続点とは逆側の端部には、このリレースイッチS1の端子t3が接続される。
なお、この場合のパワーチョークコイルPCHとしては、そのインダクタンスLが、例えば5mHとされているものとする。そしてこの際、上記タップ出力は、これによって形成される上記インダクタL1、インダクタL2のインダクタンスの関係が、例えばインダクタL1=1mH、インダクタL2=4mHとなる位置に施されているものとする。
【0077】
リレースイッチS1は、端子t1に対して上記端子t2、上記端子t3が択一的に接続されるようにして切り換えが行われる2接点のものが採用される。
このリレースイッチS2の端子t1は、整流ダイオードD2、整流ダイオードD3の接続点に対して接続される。
【0078】
またこの場合、上記整流ダイオードD2、整流ダイオードD3の接続点は、リレースイッチS2の端子t1に対して接続される。
このリレースイッチS2としても、端子t1に対して端子t2、端子t3が択一的に接続されるようにして切り換えが行われる。そして、このリレースイッチS2の端子t2は、図示するように平滑コンデンサCi1bと平滑コンデンサCi2bの接続点に対して接続される。また、端子t3はオープンとされる。
【0079】
さらに、このような構成に対しては、整流回路切換モジュール10が設けられる。
この整流回路切換モジュール10に対しては、図示するようにダイオードD10と平滑コンデンサC10とによる整流平滑回路が備えられる。この整流平滑回路において、上記ダイオードD10のアノードはコモンモードチョークコイルCMCの一端と接続されることで、商用交流電源ACの負極ラインと接続されている。そして、カソードは上記平滑コンデンサC10の正極端子と接続される。また、平滑コンデンサC10の負極端子は一次側アースに接続されている。
整流回路切換モジュール10は、その検出端子がこれらダイオードD10、平滑コンデンサC10の接続点と接続されており、これにより、商用交流電源ACの負極ラインに得られる、交流入力電圧VACの直流化成分を検出入力して、交流入力電圧VACのレベルを検出することが可能とされている。
【0080】
また、この整流回路切換モジュール10は、図示するようにリレーRLを備え、その導通状態を制御することにより上記したリレースイッチS1、リレースイッチS2の端子切換制御を行う。
このようなリレースイッチS1、S2の切換は、上記のように検出される交流入力電圧VACのレベルに基づいて行うものとされる。
すなわちこの場合、この整流回路切換モジュール10では、検出された上記交流入力電圧VACのレベルが、例えば150V以下であるときに対応して、リレーRLを例えばオンとし、リレースイッチS1、S2において端子t2を選択させる。
また、検出された上記交流入力電圧VACのレベルが、例えば150V以上であるときに対応して、リレーRLを例えばオフとし、リレースイッチS1、S2において端子t2を選択させるようにして切換制御を行う。
これにより、上記交流入力電圧VACのレベルとして150V以下が検出されて、100V系の交流入力電圧VACが得られているとされた場合に対応して、リレースイッチS1、S2に端子t2を選択させることができる。
そして、上記交流入力電圧VACのレベルとして150V以上が検出されて、AC200V系による交流入力電圧VACが得られているとされた場合には、リレースイッチS1、S2に端子t3を選択させることができる。
【0081】
ここで、上記のようにAC100V系に対応してリレースイッチS1、S2において共に端子t2が選択されることによっては、先ずリレースイッチS1側において、パワーチョークコイルPCHにおけるインダクタL1のみが有効となる。
そしてこの場合、インダクタL1としては、上記もしたようにそのインダクタンスが1mHとされていることから、この場合のパワーチョークコイルPCHとしては、図4に示した回路の場合と同等のインダクタンスによるものが備えられているとみることができる。
また、このときリレースイッチS2側においては、端子t2が選択されることによって、平滑コンデンサCi1b、Ci2bの接続点と、整流ダイオードD2、D3の接続とが接続された状態が得られるものとなる。つまりこの場合、図4の回路の場合と同等の接続形態による4倍電圧整流回路平滑回路が形成されるものである。
これらのことから、この図7に示す回路においては、AC100V系時に対応して、先の第2の実施の形態としての図4の回路とほぼ同等の構成が得られるものである。つまり、これによって、AC100V系時に対応しては、この図7に示す回路によっても、第2の実施の形態の場合と同等の動作が得られるものであり、この結果として第2の実施の形態の場合と同等の効果が得られるようになる。
【0082】
これに対し、AC200V系時に対応して、上記のようにリレースイッチS1、S2において端子t3が選択された場合は、パワーチョークコイルPCHにおいて、インダクタL1−インダクタL2の直列接続が有効となる。そして、これによってこの場合のパワーチョークコイルPCHでは、5mHのインダクタンスLが得られるようになる。
【0083】
また、この場合、リレースイッチS2側では、上記のように端子t3が選択されることにより、平滑コンデンサCi1b、Ci2bの接続点と、整流ダイオードD2、D3の接続点とが遮断(非接続)される。
そして、このように平滑コンデンサCi1b、Ci2bの接続点と、整流ダイオードD2、D3の接続点との接続状態が遮断されることによっては、平滑コンデンサCi1bと平滑コンデンサCi2bによる直列接続回路の両端に2Evに対応したレベルが得られる、倍電圧整流平滑回路が形成されることとなる。
【0084】
ここで、このようにAC200V系時に対応して整流回路切換モジュール10による切換が行われた際の、図7の回路に形成される整流電流経路を次の図8に示す。
なお、この図においても、交流入力電圧VACが負極性となる期間における整流電流経路を実線で示し、正極性となる期間の整流電流経路を破線により示している。
先ず、交流入力電圧VACが負極性となる期間において、整流電流は、実線の矢印により示すように[商用交流電源AC→パワーチョークコイルPCH→整流ダイオードD2→平滑コンデンサCi1a→商用交流電源AC]の経路で流れる。
また、交流入力電圧VACが負極性となる期間では、図示するように整流電流は[商用交流電源AC→パワーチョークコイルPCH→整流ダイオードD2→整流ダイオードD1→平滑コンデンサCi1b→平滑コンデンサCi2b→整流ダイオードD4→平滑コンデンサCi2a→商用交流電源AC]の経路によっても流れる。
【0085】
また、交流入力電圧が正極性となる期間では、図中の破線矢印により示すように[商用交流電源AC→平滑コンデンサCi1a→整流ダイオードD1→平滑コンデンサCi1b→平滑コンデンサCi2b→整流ダイオードD4→整流ダイオードD3→パワーチョークコイルPCH→商用交流電源AC]の経路で整流電流が流れる。
また、この期間においても整流電流は分岐して、[商用交流電源AC→平滑コンデンサCi2a→整流ダイオードD3→パワーチョークコイルPCH→商用交流電源AC]の経路によっても流れるものとなる。
【0086】
ここで、この場合の平滑コンデンサCi1aに対しては、上記のように交流入力電圧VACが負極性となる期間における[商用交流電源AC→パワーチョークコイルPCH→整流ダイオードD2→平滑コンデンサCi1a→商用交流電源AC]の経路により充電される。そして、この平滑コンデンサCi1aの充電電荷は、交流入力電圧VACが正極性となる期間の[商用交流電源AC→平滑コンデンサCi1a→整流ダイオードD1→平滑コンデンサCi1b→平滑コンデンサCi2b→・・・]の経路によって放電される。これによって、この場合の平滑コンデンサCi1b−Ci2bによる直列接続回路の両端には、交流入力電圧VACによる1Evのレベルに、上記平滑コンデンサCi1aの充電電荷による1Evのレベルが重畳された2Evのレベルによる両端電圧が得られるものとなる。
【0087】
また、平滑コンデンサCi2a側は、交流入力電圧VACが正極性となる期間における、上記した[商用交流電源AC→平滑コンデンサCi2a→整流ダイオードD3→パワーチョークコイルPCH→商用交流電源AC]の経路により充電されることになる。そして、この平滑コンデンサCi2aの充電電荷は、交流入力電圧VACが負極性となる期間の[商用交流電源AC→パワーチョークコイルPCH→整流ダイオードD2→整流ダイオードD1→平滑コンデンサCi1b→平滑コンデンサCi2b→・・・]の経路によって放電される。つまり、この場合の平滑コンデンサCi1b−Ci2bによる直列接続回路の両端には、交流入力電圧VACによる1Evのレベルに、上記平滑コンデンサCi2aの充電電荷による1Evのレベルが重畳された2Evのレベルによる両端電圧が得られるようになる。
【0088】
このようにして図7の回路においては、交流入力電圧VAC=200V系時において、交流入力電圧VACが正/負極性となる期間で共に、平滑コンデンサCi1b−Ci2bの両端電圧として2Evのレベルによる整流平滑電圧が得られる。
これによって、この場合の整流平滑回路では、直流入力電圧Eiとして、商用交流電源レベルの2倍に対応したレベルが得られる倍電圧整流動作が行われているものである。
【0089】
ところで、このようにワイドレンジ対応とするために、AC200V系時に対応して倍電圧整流動作を行うことによっては、AC100V系時に行われる4倍電圧整流動作によって得られるような力率改善効果が得られないものとなる。つまりこの場合は、倍電圧整流回路そのものによる整流動作に依っては、整流電流がそれぞれの経路に対し時間的にずれて流れることがない。
【0090】
そこで、前述もしたように、商用交流電源ラインに対してインダクタンスの切換が行われるようにしてパワーチョークコイルPCHを挿入し、倍電圧整流回路とするときに対応しては、そのインダクタンスを1mHから5mHに切り換えられるようにしている。これにより、倍電圧整流回路が動作するときには、このときのパワーチョークコイルPCHのインダクタンスによって充分とされる程度に力率の改善が図られるようなる。なお、倍電圧整流回路に切り換えたときに、とくに力率改善を行う必要はないのであれば、図示しているようなパワーチョークコイルPCHのインダクタンスを切り換える構成を採る必要はなく、例えば先の第2の実施の形態の場合と同様に、1mHで固定のパワーチョークコイルPCHを備えるようにすればよい。
【0091】
図9は、図7の回路における交流入力電圧VACと交流入力電流IACの波形を示した図である。なお、この図では交流入力電圧VAC=230V、負荷電力Po=350W時における実験結果を示している。また、この場合も各部は図4の回路の場合と同様の素子が選定されているものとする。
この場合の交流入力電圧VACとしては、図示するようにピークレベルとして325Vpが得られている。そして、このような交流入力電圧VACの波形に対し、交流入力電流IACとしては、図示するように正弦波状の波形が得られ、そのピークレベルは4Ap程度に抑制されるものとなる。
この図9によっても、交流入力電流IACの導通角が拡大されて力率の改善が図られていることがわかる。
【0092】
このようにして第3の実施の形態の構成によっては、AC100V系時には4倍電圧整流動作による低電力損失の力率改善構成が実現された上で、AC200V系に対応しても力率の改善が可能な構成が実現されるものとなる。
実験によれば、図7の回路における力率PFとしては、交流入力電圧VAC=230V、負荷電力Po=350Wの条件下において、力率PF=0.79となる結果が得られた。
また、同条件下におけるAC→DC電力変換効率ηAC→DCは、ηAC→DC=95.0%であり、これは200V系に対応し倍電圧整流回路を備える従来の構成よりも1.5%向上するものとなる。また、このとき入力電力は5.9W低減する。また、このとき直流入力電圧Ei=605Vpであった。
【0093】
なお、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。
上記実施の形態では、整流平滑電圧Eiを入力して動作するスイッチングコンバータは、他励式のハーフブリッジ方式にる電流共振形コンバータであるとしているが、自励式とされてもよい。また、ハーフブリッジ方式に代えて、4本のスイッチング素子を備えるフルブリッジ結合方式とされてもよい。また、スイッチング素子としては、例えばIGBT(Insulated Gate Bipolar Transistor)やバイポーラトランジスタなど、MOS−FET以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。また、スイッチングコンバータの形式も、例えば電圧共振形など、電流共振形以外の形式を採用できる。
さらには、例えば絶縁コンバータトランスPITの二次側において二次側直流出力電圧を生成するための回路構成としても、適宜変更されて構わない。
【0094】
【発明の効果】
以上のように本発明では、スイッチング電源回路において直流入力電圧(整流平滑電圧)を生成するための整流平滑回路として、4倍電圧整流回路を備えることで、商用交流電源の略4倍のレベルの直流入力電圧を得るようにしている。
このようにして、商用交流電源の略4倍の直流入力電圧を得ることによっては、その分、入力段が倍電圧整流回路とされた従来の構成よりもスイッチング素子に流れる電流レベルを低減してスイッチング損失を低減することができる。つまり、これによって従来の回路よりも電力損失を大幅に低減することができるものである。
【0095】
またこのとき、上記4倍電圧整流回路を構成する4つの平滑コンデンサの静電容量として、商用交流電源レベルの等倍の整流平滑電圧を生成する2つの平滑コンデンサの静電容量を、商用交流電源レベルの2倍の整流平滑電圧が得られる2つの平滑コンデンサの静電容量よりも大きくすることで、商用交流電源が正/負極性となる期間の、それぞれの整流電流経路に存在する静電容量の差を拡大させるようにして設定することができる。そしてこれにより、商用交流電源が正/負極性となる期間の各々において形成される、2つの整流電流経路に流れる整流電流の各々を時間的にずらすようにして流すことができ、この結果、商用交流電源に流れる交流入力電流の導通角を拡大することができる。
つまり、これによって、従来のようにパワーチョークコイルを備えずとも力率の改善を図ることができる。
そして、このようにパワーチョークコイルを用いずに力率の改善が図られることにより、パワーチョークコイルを設けた場合の鉄損・銅損を要因とする電力損失をなくすことができ、これによってさらなる電力変換効率の向上が図られる。
【図面の簡単な説明】
【図1】本発明における第1の実施の形態としてのスイッチング電源回路の構成を例示する回路図である。
【図2】第1の実施の形態のスイッチング電源回路が備える整流平滑回路における整流電流経路を示す図である。
【図3】第1の実施の形態のスイッチング電源回路における各部の動作波形を示す波形図である。
【図4】第2の実施の形態としてのスイッチング電源回路の構成を例示する回路図である。
【図5】第2の実施の形態のスイッチング電源回路が備える整流平滑回路における整流電流経路を示す図である。
【図6】第2の実施の形態のスイッチング電源回路における交流入力電圧と交流入力電流の波形を示す波形図である。
【図7】第3の実施の形態としてのスイッチング電源回路の構成を例示する回路図である。
【図8】第3の実施の形態のスイッチング電源回路が備える整流平滑回路における整流電流経路を示す図である。
【図9】第3の実施の形態のスイッチング電源回路における交流入力電圧と交流入力電流の波形を示す波形図である。
【図10】従来のスイッチング電源回路の構成を示す回路図である。
【図11】図10に示す回路における各部の動作波形を示す波形図である。
【図12】図10に示す回路における各部の動作波形を示す波形図である。
【図13】従来の他の構成によるスイッチング電源回路の構成を示す回路図である。
【図14】図13に示す回路における各部の動作波形を示す波形図である。
【符号の説明】
1 制御回路、10 整流回路切換モジュール、D1〜D4 整流ダイオード、Ci1a、Ci1b、Ci2a、Ci2b 平滑コンデンサ、Q1,Q2 スイッチング素子、PIT 絶縁コンバータトランス、C1 一次側直列共振コンデンサ、Cp 部分共振コンデンサ、N1 一次巻線、RL リレー、S1,S2 リレースイッチ、CL フィルタコンデンサ、CMC コモンモードチョークコイル[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switching power supply circuit provided as a power supply for various electronic devices.
[0002]
[Prior art]
In recent years, with the development of switching elements capable of withstanding relatively large currents and voltages at high frequencies, most power supply circuits that rectify commercial power and obtain a desired DC voltage are switching-type power supply circuits. .
The switching power supply circuit is used as a power source for various electronic devices as a high-power DC-DC converter while increasing the switching frequency to reduce the size of a transformer and other devices.
[0003]
FIG. 10 shows an example of a switching power supply circuit configured based on the invention previously filed by the present applicant. The power supply circuit shown in this drawing has a configuration corresponding to the conditions of a load power Po = 250 W or more and an AC input voltage VAC = 100 V system.
[0004]
In the power supply circuit shown in FIG. 10, first, a common mode choke coil CMC and a filter capacitor CL are connected to the commercial AC power supply AC as shown in the drawing to remove harmonics superimposed on the commercial AC power supply AC. Filter to be formed.
[0005]
A rectifier circuit system for rectifying the commercial AC power supply AC to obtain a rectified smoothed voltage Ei (DC input voltage) includes two rectifier diodes D1 and D2 and two smoothing capacitors Ci1 and Ci2. By connecting these parts as shown in the figure, a voltage of 1 Ev corresponding to the same-level level as that of the commercial AC power supply AC is obtained as the voltage between both ends of the smoothing capacitors Ci1 and Ci2. As the rectified smoothed voltage Ei (DC input voltage) obtained at both ends of the smoothing capacitors Ci1-Ci2 connected in series, a level of 2Ev corresponding to twice the AC input voltage VAC is obtained.
That is, in this case, a voltage doubler rectifier circuit is formed.
For example, when the AC input voltage VAC is a 100 V system and the AC input voltage is at a level equal to the AC input voltage VAC under a relatively heavy load condition of load power Po = 250 W or more, the peak current flowing to the subsequent switching element It has been found that the power loss increases accordingly. Therefore, if a DC input voltage corresponding to a level twice as high as the AC input voltage VAC is set by the voltage doubler rectifier circuit as described above, the level of the peak current flowing through the switching element can be suppressed.
[0006]
Then, the rectified and smoothed voltage Ei obtained by rectifying and smoothing the commercial AC power supply AC is input as a DC input voltage to a subsequent primary-side switching converter.
In this case, a separately-excited current resonance type converter is provided as a switching converter that performs a switching operation by inputting the DC input voltage Ei. This current resonance type converter includes two switching elements Q1 and Q2 as shown in the figure.
[0007]
In this case, MOS-FETs are selected as the switching elements Q1 and Q2, and the switching elements Q1 and Q2 are connected as shown to form a switching circuit based on a so-called half-bridge coupling system. .
Clamp diodes DD1 and DD2 are connected in parallel to the switching elements Q1 and Q2 in the direction shown in the figure.
Further, among the switching elements Q1 and Q2, a partial resonance capacitor Cp for partial voltage resonance is connected in parallel to the switching element Q2.
[0008]
These switching elements Q1 and Q2 are driven by a
[0009]
The insulating converter transformer PIT is provided for transmitting the switching output of the primary side switching converter to the secondary side.
Although illustration is omitted here, the insulating converter transformer PIT includes, for example, an EE-type core, and a primary winding N1 and a secondary winding N are formed on a center magnetic leg of the EE-type core by using a bobbin or the like. N2 is wound so as to ensure an insulating state.
In addition, a gap having a width of, for example, about 1.5 mm to 2.0 mm is formed in the center magnetic leg of the EE type core, for example, so that the coupling coefficient k between the primary winding N1 and the secondary winding N2 is increased. A state of loose coupling of about 0.8 is obtained. This prevents occurrence of abnormal oscillation at the time of intermediate load.
[0010]
One end of the primary winding N1 of the insulating converter transformer PIT is grounded to the primary side ground. The other end is connected between the source and the drain of the switching elements Q1 and Q2 via the series resonance capacitor C1. By being connected in this manner, the switching outputs of the switching elements Q1 and Q2 are transmitted to the primary winding N1.
Further, depending on such a connection form, the primary winding N1 and the series resonance capacitor C1 are connected in series. However, the primary side is determined by the leakage inductance of the primary winding N1 and the capacitance of the series resonance capacitor C1. A series resonance circuit will be formed. With this primary-side series resonance circuit, the switching operation of the switching elements Q1 and Q2 is made a current resonance type.
[0011]
For the secondary winding N2 of the insulating converter transformer PIT, a center tap is provided as shown in the drawing to connect to the secondary side ground, and then a double-wave rectification composed of rectifier diodes DO1, DO2 and a smoothing capacitor CO. Circuit is connected. As a result, the secondary DC output voltage EO is obtained as the voltage across the smoothing capacitor CO. The secondary side DC output voltage EO is supplied to a load (not shown), and is also branched and input as a detection voltage for the control circuit 5 described below.
[0012]
The control circuit 5 obtains, as a control output, a current or voltage whose level is varied according to the level of the secondary DC output voltage EO, for example. This control output is supplied to the
The
Thus, the switching frequency of the switching elements Q1 and Q2 is variably controlled according to the control output level (that is, the secondary DC output voltage EO level) supplied from the control circuit 5.
By changing the switching frequency, the resonance impedance of the primary side series resonance circuit changes. By changing the resonance impedance in this way, the amount of current supplied to the primary winding N1 of the primary-side series resonance circuit changes, and the power transmitted to the secondary side also changes. As a result, the level of the secondary side DC output voltage EO changes, and constant voltage control is performed.
[0013]
FIG. 11 is an operation waveform diagram of the switching converter in the power supply device shown in FIG. Note that FIG. 11 shows experimental results when the AC input voltage VAC = 100 V and the load power Po = 350 W.
First, in FIG. 11, a period in which the drain-source voltage VQ2 of the switching element Q2 has the positive peak level Vp and a period in which the positive element has the zero level alternately appear. / Off timing. That is, it is turned off during the period of the peak level Vp, and turned on during the period of the 0 level.
Along with this, the drain current IQ2 of the switching element Q2 flows according to the illustrated waveform during a period when the drain-source voltage VQ2 is at the peak level Vp, and becomes zero level during a period when the drain-source voltage VQ2 is at the zero level. ing.
Also, the drain current IQ1 of the switching element Q1 is 180 ° out of phase with the drain current IQ2 of the switching element Q2. That is, switching is performed such that the switching elements Q1 and Q2 are alternately turned on / off.
[0014]
In this figure, the peak level Vp of the voltage VQ2 is set to 260V. In this case, the period in which the drain-source voltage VQ2 of the switching element Q2 is Vp and the period in which it is at the 0 level have a period of 5 μs. This cycle corresponds to the switching frequency obtained under the conditions of AC input voltage VAC = 100 V and load power Po = 350 W.
The peak levels (Ap1, Ap2 in the figure) of the drain currents IQ1, IQ2 of the switching elements Q1, Q2 are both 5.5 A.
[0015]
The primary side series resonance current I1 is obtained by combining the drain currents IQ1 and IQ2 of the switching elements Q1 and Q2. From this, the peak level (Ap-p in the figure) of the primary-side series resonance current I1 is 5.5 Ap + 5.5 Ap = 11 Ap-p.
Further, the secondary side DC output voltage EO is made to be a constant voltage as described above, and becomes constant at, for example, 200 V as shown in the figure.
[0016]
Here, as shown in FIG. 10, when the input stage is constituted by the voltage doubler / half-wave rectifier circuit, it is known that the power factor becomes low.
FIG. 12 shows the waveforms of the AC input voltage VAC, the AC input current IAC, and the DC input voltage Ei in the circuit of FIG. 10 when the AC input voltage VAC = 100 V and the load power Po = 350 W. When the stage is constituted by the voltage doubler / partial rectification circuit, the waveform of the AC input current IAC shown in the figure becomes a pointed shape compared to the waveform of the AC input voltage VAC. That is, at this time, there is a large difference in the conduction angle between the AC input current IAC and the AC input voltage VAC, and the power factor is thereby reduced.
The power factor at this time is about 0.58.
The peak level of the AC input current IAC at this time is 15 Ap as illustrated. The peak level of the AC input voltage VAC is 141 V, and the ripple component ΔEi of the DC input voltage Ei is ΔEi = 23 V with respect to the
The power conversion efficiency ηAC → DC at this time is about ηAC → DC = 92%.
[0017]
Depending on the decrease of the power factor, the reactive power increases, and there is a possibility that electronic devices connected to the commercial AC power supply may be adversely affected.
Therefore, conventionally, a power choke coil is added to improve the power factor.
The circuit shown in FIG. 13 is obtained by adding a power choke coil for improving the power factor as the configuration of FIG. 10 corresponding to the condition of the system of the load power Po = 250 W or more and the AC input voltage VAC = 100 V.
As can be seen from the comparison with FIG. 10, in the power supply circuit shown in FIG. 13, the power choke coil PCH is inserted in series with the line of the commercial AC power supply AC based on the configuration of FIG. ing. With this power choke coil PCH, the power in the frequency band of the commercial AC power supply is smoothed, and the conduction angle of the AC input current IAC is enlarged. This improves the power factor to about PF = 0.75.
[0018]
FIG. 14 shows waveforms of the AC input voltage VAC, the AC input current IAC, and the DC input voltage Ei in the power supply circuit shown in FIG. 13 when the AC input voltage VAC = 100 V and the load power Po = 350 W.
As can be seen by comparing FIG. 14 with the previous FIG. 12, in the circuit of FIG. 10 described above, the peak level of the AC input current IAC was 20 A with respect to the peak level Vp = 141 V of the AC input voltage VAC. On the other hand, in the circuit shown in FIG. 13, the peak level of the AC input current IAC is reduced to 15A.
That is, in this case, in the circuit shown in FIG. 13, the conduction angle of the AC input current VAC is larger than that of the circuit of FIG. 10, and approaches the conduction angle of the AC input voltage VAC. The power factor is improved in the circuit shown in FIG. 13 accordingly.
[0019]
The operation waveforms of the switching converter of the power supply circuit shown in FIG. 13 are almost the same as those shown in FIG.
However, at this time, 240 V is obtained as the peak level Ap of the drain-source voltage VQ2 of the switching element Q2. The peak level Ap1 of the drain current of the switching element Q1 is 6 Ap, and the peak level Ap2 of the drain current of the switching element Q2 is also 6 Ap.
The current level Ap-p between the positive and negative peaks of the primary side series resonance current I1 in this case is 6Ap + 6Ap = 12Ap-p.
The AC → DC power conversion efficiency at this time is ηAC → DC = 90.3%.
[0020]
Here, in obtaining the above-described experimental results, each part of the power supply circuit shown in FIG. 10 was selected as follows.
・ Smoothing capacitor Ci = 1000μF
・ Insulated converter transformer PIT: Ferrite core of EER42, gap G = 1mm
Primary winding N1 = 30T (turn), Secondary winding N2 = 50T (25T + 25T at the center tap)
-Series resonance capacitor C1 = 0.033 µF
[0021]
In the circuit shown in FIG. 13, each part was selected as follows.
・ Smoothing capacitor Ci = 1000μF
・ Insulated converter transformer PIT: Ferrite core of EER42, gap G = 1mm
Primary winding N1 = 28T (turn), Secondary winding N2 = 50T (25T + 25T at the center tap)
-Series resonance capacitor C1 = 0.039 µF
-Power choke coil PCH (inductance L) = 5 mH
[0022]
In addition, as another conventional technique related to the present invention, for example, the following patent documents can be cited.
[Patent Document]
JP-A-9-117137
[Problems to be solved by the invention]
As described above, in the conventional power supply circuit shown in FIG. 13, the power factor is improved by inserting the power choke coil PCH in series with the AC line.
However, by providing the power choke coil PCH in this way, the inductance component becomes a DC resistance, and power loss occurs.
For example, in the circuit of FIG. 13, the inductance L is set to about 5 mH as described above in order to obtain a power factor PF = 0.75 on the assumption that the power supply harmonic distortion regulation is cleared. A DC resistance of about 2Ω is generated.
In addition, the provision of the power choke coil PCH causes iron loss and copper loss here.
As a result, in the circuit shown in FIG. 13, the AC → DC power conversion efficiency decreases by 1.7% from ηAC → DC = 92.0% in FIG. DC is reduced to 90.3%.
[0023]
In support of this, the peak levels (Ap1, Ap2) of the drain currents of the switching elements Q1, Q2 in the circuit of FIG. 13 shown in FIG. 11 are 5.5 Ap in the case of the previously described circuit shown in FIG. On the other hand, it has increased to 6 Ap.
Further, as can be seen from a comparison between FIGS. 12 and 14, the average value of the DC input voltage Ei is reduced to about 240 V from 260 V in the circuit of FIG. Further, the ripple component ΔEi of the DC input voltage Ei at this time has also increased from ΔEi = 23V in the circuit of FIG. 10 to ΔEi = 24V.
[0024]
In addition, such a power choke coil PCH is a relatively large component among components constituting a power supply circuit, and providing such a component hinders miniaturization and weight reduction of the circuit.
For example, as described above, in the circuit shown in FIG. 13, the inductance L is set to about 5 mH, but the power choke coil PCH in this case weighs about 300 g, thereby increasing the circuit weight and the circuit area. Had to be forced.
[0025]
[Means for Solving the Problems]
In view of the above problems, the present invention is configured as a switching power supply circuit as follows.
That is, first, a rectifying / smoothing circuit that receives a commercial AC power supply and generates a rectified / smoothed voltage, and a switching converter unit that receives the rectified / smoothed voltage as a DC input voltage and causes a switching element to perform a switching operation. .
And a first rectifier diode element for rectifying the commercial AC power and a rectified output of the first rectifier diode element being charged during a period in which the commercial AC power is negative. A first rectified current path including a first smoothing capacitor that generates a voltage between both ends of a level approximately equal to that of the commercial AC power supply;
A second rectifier diode for rectifying the commercial AC power on which the voltage across the first smoothing capacitor is superimposed during a period in which the commercial AC power has a positive polarity; and a rectified output of the second rectifier diode. Is charged, and a second rectifying current path including a second smoothing capacitor that generates a voltage between both ends of the commercial AC power supply at a level approximately twice as high as that of the commercial AC power supply;
During the period in which the commercial AC power supply has a positive polarity, a third rectifier diode element for rectifying the commercial AC power supply and a rectified output of the third rectifier diode element are charged, so that the commercial AC power supply is approximately A third rectifying current path comprising a third smoothing capacitor for generating a voltage at both ends of the same level;
A fourth rectifying diode element for rectifying the commercial AC power on which the voltage across the third smoothing capacitor is superimposed during a period in which the commercial AC power has a negative polarity, and a rectified output of the fourth rectifying diode element And a fourth rectifying current path including a fourth smoothing capacitor that generates a voltage between both ends of the commercial AC power supply at a level approximately twice that of the commercial AC power supply.
Then, by forming a capacitor series circuit in which the second smoothing capacitor and the fourth smoothing capacitor are connected in series, the voltage across the capacitor series circuit is approximately four times as high as that of the commercial AC power supply. And the first smoothing capacitor has a larger capacitance than the fourth smoothing capacitor, and the third smoothing capacitor has a larger capacitance than the second smoothing capacitor. Also had a large capacitance.
[0026]
According to the above configuration, the switching power supply circuit of the present invention includes a rectification / smoothing circuit that receives a commercial AC power supply and generates a rectified / smoothed voltage, and a switching converter that receives and inputs the rectified / smoothed voltage and operates. You.
In addition, the rectifying and smoothing circuit is configured to generate a rectified and smoothed voltage having a level corresponding to approximately four times the commercial AC power supply level. That is, it is configured as a quadruple voltage rectifier circuit. In the quadruple voltage rectifier circuit according to the present invention, two systems of rectified current paths of the first and fourth rectified current paths are formed during the period when the AC input voltage is negative, and similarly, during the period when the AC input voltage is positive. , The second and third rectified current paths are formed.
In the rectifying and smoothing circuit, the first smoothing capacitor has a larger capacitance than the fourth smoothing capacitor, and the third smoothing capacitor has a larger capacitance than the second smoothing capacitor. Have been. Due to this capacitance difference, it is possible to cause a shift in the phase of the rectified current flowing through the two rectified current paths in each of the positive and negative periods of the AC input voltage.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a circuit diagram showing a configuration of a switching power supply circuit according to a first embodiment of the present invention. For example, the power supply circuit shown in this figure is, like the power supply circuits shown in FIGS. 10 and 13 described above, a load power Po = 250 W or more and corresponds to an AC 100 V system as an AC input voltage.
First, in the power supply circuit shown in FIG. 1, a noise filter including two filter capacitors CL and a common mode choke coil CMC is connected to the line of the commercial AC power supply AC. As this noise filter, a filter capacitor CL, a common mode choke coil CMC, and a filter capacitor CL are connected in parallel in this order to a commercial AC power supply AC.
This noise filter removes harmonics superimposed on the commercial AC power supply AC.
[0028]
A rectifying / smoothing circuit including rectifying diodes D1, D2, D3, and D4 and smoothing capacitors Ci1a, Ci1b, Ci2a, and Ci2b is provided downstream of the noise filter.
In this rectifying / smoothing circuit, the smoothing capacitor Ci1a has its negative terminal connected to the positive line of the commercial AC power supply AC through the winding of the common mode choke coil CMC, so that the positive line of the commercial AC power supply AC is connected. Has been inserted against. The anode of the rectifier diode D1 and the cathode of the rectifier diode D2 are connected to the positive terminal of the smoothing capacitor Ci1a.
The anode of the rectifier diode D2 is connected to the negative terminal of the commercial AC power supply AC, thereby being connected to the negative line of the commercial AC power supply AC.
[0029]
The smoothing capacitor Ci2a has a positive terminal connected to the negative terminal of the smoothing capacitor Ci1a, and a negative terminal connected to the cathode of the rectifier diode D4 and the anode of the rectifier diode D3. The anode of the rectifier diode D4 is connected to the primary side ground as shown, and the cathode of the rectifier diode D3 is connected to the anode of the rectifier diode D2 to be connected to the negative line of the commercial AC power supply AC. You.
[0030]
The smoothing capacitors Ci1b and Ci2b are connected in series and inserted between the cathode of the rectifier diode D1 and the primary side ground as shown in the figure. The connection point of the smoothing capacitors Ci1b and Ci2b is connected to the connection point of the rectifier diodes D2 and D3, thereby being connected to the negative line of the commercial AC power supply AC.
Then, the voltage between both ends of the smoothing capacitors Ci1b and Ci2b connected in series is set as the rectified smoothed voltage of this power supply circuit, and is supplied to the subsequent switching converter as the operating power.
In this case, a low-speed recovery type diode is selected as the rectifier diodes D1 to D4.
[0031]
The rectifying and smoothing circuit having the above configuration is configured as a quadruple voltage rectifying circuit that generates a rectified and smoothed voltage Ei (V4) having a level substantially equal to four times the peak level of the AC input voltage VAC. The operation will be described below.
[0032]
FIG. 2 is a diagram for explaining an operation obtained in the rectifying / smoothing circuit shown in FIG. 1. FIG. 2A shows a rectifying current path during a period when the AC input voltage VAC has a negative polarity. (B) shows the rectified current paths during the period when the AC input voltage VAC has a positive polarity.
First, during the period in which the AC input voltage VAC is negative, the rectified current is [commercial AC power supply AC → smoothing capacitor Ci2b → rectifier diode D4 → smoothing capacitor Ci2a → commercial AC power supply, as indicated by the arrow in FIG. AC] (fourth rectified current path).
That is, as described later, during this period, the rectified output of the rectifier diode D4 inserted in the rectified current path is charged to the smoothing capacitor Ci2b.
[0033]
As shown in the figure, the rectified current is branched and also flows through a path (first rectified current path) of [commercial AC power supply AC → rectifier diode D2 → smoothing capacitor Ci1a → commercial AC power supply AC]. When a rectified current flows through the path, the rectified output of the rectifying diode D2 is charged in the smoothing capacitor Ci1a. As a result, a voltage at both ends corresponding to the level (1 Ev) of the AC input voltage VAC is generated in the smoothing capacitor Ci1a.
[0034]
Subsequently, during the period in which the AC input voltage is positive, as shown in FIG. 2B, the rectified current is [commercial AC power supply AC → smoothing capacitor Ci1a → rectifier diode D1 → smoothing capacitor Ci1b → commercial AC power supply AC). ] (Second rectified current path), and charges the rectified output of the rectifier diode D1 to the smoothing capacitor Ci1b.
Here, due to the rectification operation in the half cycle in which the AC input voltage VAC has the positive polarity shown in FIG. 2A, the voltage (1Ev) across the smoothing capacitor Ci1a corresponding to the equal-level level of the AC input voltage VAC. It has been obtained. Therefore, at this time, depending on the formation of the current path as described above, a rectified current flows such that the voltage across the smoothing capacitor Ci1a is superimposed on the AC input voltage VAC. As a result, the smoothing capacitor Ci1b can obtain a voltage (2Ev) at both ends corresponding to twice the level of the AC input voltage VAC.
[0035]
Also, during the period in which the AC input voltage VAC has a positive polarity, the rectified current also flows through a path of [commercial AC power supply AC → smoothing capacitor Ci2a → rectifier diode D3 → commercial AC power supply AC] (third rectified current path). The smoothing capacitor Ci2a is charged with the rectified output of the rectifier diode D3 inserted in this current path. That is, during this period, a rectified smoothed voltage having a level of 1 Ev corresponding to the same-level level of the AC input voltage VAC is obtained at both ends of the smoothing capacitor Ci2a.
Then, when the AC input voltage reaches the next half cycle in which the polarity becomes negative, the rectified current becomes [commercial AC power supply AC → smoothing capacitor Ci2b → rectifier diode D4 → smoothing capacitor Ci2a, as shown in FIG. → Commercial AC power supply AC] flows through the fourth rectified current path. That is, by forming such a current path, a rectified current flows by superimposing the voltage of 1Ev obtained on the smoothing capacitor Ci2a on the AC input voltage VAC as described above. In this period, as described above, the rectified output of the rectifier diode D4 is charged to the smoothing capacitor Ci2b. Therefore, both ends of the smoothing capacitor Ci2b correspond to the level twice the AC input voltage VAC. A rectified smoothed voltage based on the level of 2Ev can be obtained.
[0036]
By repeating the operation corresponding to each of the positive / negative periods of the AC input voltage VAC, a rectified smoothed voltage of 2Ev can be obtained at each end of the smoothing capacitor Ci1b and the smoothing capacitor Ci2b. As a result, the level of the rectified smoothed voltage Ei obtained at both ends of these smoothing capacitors Ci1b-Ci2b connected in series is as follows.
2Ev + 2Ev = 4Ev
Thus, a quadruple voltage rectifier circuit that can obtain a rectified smoothed voltage Ei represented by 4Ev is formed. In this case, since the AC input voltage is set to the AC 100 V system, a DC voltage of the 400 V system is obtained as the rectified smoothed voltage Ei, and is supplied to the subsequent switching converter.
[0037]
Here, in the present embodiment, as described above, the smoothing capacitors Ci1a and Ci2a that can obtain the voltage across the level corresponding to 1Ev, and the voltage across the 1Ev and the AC input voltage VAC (corresponding to 1Ev) are superimposed. The relationship between the capacitances of the smoothing capacitors Ci1b and Ci2b that can obtain the voltage across the level of 2Ev is set as follows.
First, as for the smoothing capacitors Ci1a and Ci2b in which the AC input voltage VAC is on the rectified current path during the period of the positive polarity, the capacitance of the smoothing capacitor Ci1a is set to be larger than that of the smoothing capacitor Ci2b. I do.
Similarly, as for the smoothing capacitors Ci2a and Ci1b in which the AC input voltage VAC is in the rectified current path during the period of the negative polarity, the capacitance of the smoothing capacitor Ci2a is set to be larger than that of the smoothing capacitor Ci1b. It shall be.
Then, in the present embodiment, the capacitance of Ci1a = Ci2a is obtained by a set of smoothing capacitors that can obtain a voltage between both ends of a level corresponding to 1Ev and a set of smoothing capacitors that can obtain a voltage between both ends of a level corresponding to 2Ev. , Ci1b = Ci2b.
For example, in this case, as the smoothing capacitors Ci1a and Ci2a, a capacitance that is 10 times or more that of the smoothing capacitors Ci1b and Ci2b is selected.
In this case, the withstand voltage of the smoothing capacitor Ci1a and the smoothing capacitor Ci2a is set to 200V, and the withstand voltage of the smoothing capacitor Ci1b and the smoothing capacitor Ci2b is set to 400V.
[0038]
As a switching converter that operates by inputting the DC input voltage Ei generated by the rectifying and smoothing circuit, a separately excited current resonance configured by half-bridge coupling of two switching elements Q1 and Q2 as shown in FIG. With a shape converter.
Here, as shown in the figure, two switching elements Q1 (high side) and Q2 (low side) of a MOS-FET are connected by half-bridge coupling. Damper diodes DD1 and DD2 are connected in parallel between the respective drains and sources of the switching elements Q1 and Q2 in the direction shown.
In this case, the withstand voltage of the switching elements Q1 and Q2 is 800V.
[0039]
A partial resonance capacitor Cp is connected in parallel between the drain and the source of the switching element Q2. A partial voltage resonance circuit is formed by the capacitance of the partial resonance capacitor Cp and the leakage inductance L1 of the primary winding N1 of the insulating converter transformer PIT. In other words, a partial voltage resonance operation in which voltage resonance occurs only when the switching elements Q1 and Q2 are turned off is obtained.
[0040]
A drive signal is applied to the gates of the switching elements Q1 and Q2 by the
In this
The
[0041]
According to the above description, the high-side drive signal is applied to the switching element Q1. As a result, a waveform corresponding to the high-side drive signal is obtained as the gate-source voltage of the switching element Q1. In other words, within one switching cycle, a period in which a rectangular pulse having a positive polarity is generated and a period in which 0 V is obtained are obtained.
Then, by the gate-source voltage, the switching element Q1 is first turned on at a timing at which a positive-polarity rectangular wave pulse is obtained within one switching cycle. That is, in order for the switching element Q1 to be turned on, it is necessary to apply a voltage of an appropriate level equal to or higher than the gate threshold voltage (≒ 5 V), for example. Since the voltage between the gate and the source as the positive pulse is set to 10 V, a state in which the pulse is turned on corresponding to the period in which the positive pulse is applied is obtained. When the voltage between the gate and the source becomes 0 V and becomes equal to or lower than the gate threshold voltage, the state is switched to the off state. With such timing, the switching element Q1 performs a switching operation so as to be turned on / off.
[0042]
On the other hand, a low-side drive signal is applied to switching element Q2. The gate-source voltage of the switching element Q2 obtained in response to the drive signal has the same waveform as the gate-source voltage of the switching element Q1, and the timing is the same as the gate-source voltage. As a result, a waveform having a phase difference of 180 ° can be obtained.
From this, the switching element Q2 is switched and driven by the timing of turning on / off alternately with the switching element Q1.
That is, in this way, depending on the control IC2, the switching elements Q1 and Q2 are controlled to be turned on / off alternately.
[0043]
The insulating converter transformer PIT transmits the switching output of the switching elements Q1 and Q2 to the secondary side, and is wound with a primary winding N1 and a secondary winding N2.
One end of the primary winding N1 of the insulating transformer PIT is connected to a connection point (switching output point) between the source of the switching element Q1 and the drain of the switching element Q2 via the illustrated primary parallel resonance capacitor C1. The other end is connected to the primary side ground.
Here, a primary side series resonance circuit is formed by the capacitance of the series resonance capacitor C1 and the leakage inductance L1 of the insulating converter transformer PIT including the primary winding N1. Then, as described above, since the primary-side series resonance circuit is connected to the switching output point, the switching output of the switching elements Q1 and Q2 is transmitted to the primary-side series resonance circuit. In the primary side series resonance circuit, resonance operation is performed in accordance with the transmitted switching output, whereby the operation of the primary side switching converter is of a current resonance type.
[0044]
According to the above description, as the primary-side switching converter shown in this figure, the operation as a current resonance type by the primary-side series resonance circuit (L1-C1) and the partial voltage resonance circuit (Cp // L1) described above A voltage resonance operation is obtained.
In other words, the power supply circuit shown in this figure adopts a form in which a resonance circuit for making the primary-side switching converter a resonance type is combined with another resonance circuit. In this specification, such a switching converter is referred to as a composite resonance converter.
[0045]
Although not described here, the structure of the insulating converter transformer PIT includes, for example, an EE-type core obtained by combining an E-type core made of a ferrite material. Then, after the winding site is divided on the primary side and the secondary side, the primary winding N1 and the secondary winding N2 described below are wound around the center magnetic leg of the EE type core. .
[0046]
A secondary winding N2 is wound on the secondary side of the insulating converter transformer PIT. An alternating voltage according to the switching output transmitted to the primary winding N1 is excited in the secondary winding N2.
For the secondary winding N2, a center tap is provided and connected to the secondary side ground, and then a double-wave rectification circuit including rectifier diodes DO1 and DO2 and a smoothing capacitor CO is connected as shown in the figure. I have. As a result, the secondary DC output voltage EO is obtained as the voltage across the smoothing capacitor CO. The secondary DC output voltage EO is supplied to a load (not shown), and is also branched and input as a detection voltage for the
[0047]
The
Then, in accordance with the level of the control signal, the timing for alternately turning on / off the high side drive signal to be output to the switching element Q1 and the low side drive signal to be output to the switching element Q2 is determined. After being kept, it operates so that the frequency of each drive signal can be varied in a synchronized state.
Accordingly, the switching frequency of the switching elements Q1 and Q2 is variably controlled according to the level of the control signal (that is, the level of the secondary DC output voltage EO).
By changing the switching frequency, the resonance impedance of the primary side series resonance circuit changes. By changing the resonance impedance in this way, the amount of current supplied to the primary winding N1 of the primary-side series resonance circuit changes, and the power transmitted to the secondary side also changes. As a result, the level of the secondary side DC output voltage EO changes, and the stabilization is achieved.
[0048]
FIG. 3 is a waveform chart showing the operation of the power supply circuit according to the present embodiment having the above configuration. This figure shows the experimental results when the AC input voltage VAC = 100 V and the load power Po = 350 W.
In order to obtain the experimental results shown in FIG. 3, each part is selected as follows.
・ Insulated converter transformer PIT: Ferrite core of EER-42, gap G = 1mm
Primary winding N1 = 40T (turn), Secondary winding N2 = 50T (25T + 25T at the center tap)
-Series resonance capacitor C1 = 0.018 µF
Smoothing capacitor Ci1a = Smoothing capacitor Ci2a = 3900 μF
・ Smoothing capacitor Ci1b = smoothing capacitor Ci2b = 390 μF
In this figure, the illustrated time point t1 indicates zero cross timing when the level of the AC input voltage VAC changes from a positive polarity to a negative polarity. In addition, a time point t4 indicates zero cross timing when the polarity changes from negative polarity to positive polarity. That is, in this case, the time point t1 to the time point t4 indicate a half cycle in which the AC input voltage VAC has a negative polarity, and a period from this time point t4 to the next time point t1 indicates a half cycle in which the AC input voltage VAC has a positive polarity.
[0049]
The illustrated rectified currents ID1, ID2, ID3, and ID4 indicate currents flowing through the rectified diodes D1 to D4 shown in FIG. 1, respectively.
The potential V1 shown in FIG. 1 indicates a potential between the connection between the smoothing capacitor Ci1a and the rectifier diode D1 and the primary side ground, as shown in FIG.
The potential V2 is a potential between the connection point between the rectifier diode D4 and the smoothing capacitor Ci2a and the primary side ground. In this case, the potential V2 is regarded as a sum of the potential of the smoothing capacitor Ci2a and the potential of the AC input voltage VAC. be able to.
The potential V3 is a potential between the connection point of the smoothing capacitors Ci1b and Ci2b and the primary side ground, and indicates a voltage across the smoothing capacitor Ci2b.
The potential V4 indicates the voltage (rectified smoothed voltage Ei) across the series connection circuit of the smoothing capacitors Ci1b-Ci2b.
[0050]
First, in the half cycle from time t1 to time t4 when the AC input voltage VAC has a negative polarity, the rectifier diodes D2 and D4 conduct during a period in which the level of the potential V2 is higher than the level of the potential V3.
In this case, the potential V2 is obtained as the sum of the potential of the smoothing capacitor Ci2a and the potential of the AC input voltage VAC as described above. As described above with reference to FIG. 2, the smoothing capacitor Ci1a is charged during the period in which the AC input voltage VAC corresponding to the periods t1 to t4 has a positive polarity, so that the commercial AC power AC A voltage at both ends is generated at a level of 1 Ev corresponding to the equal-level of.
From this, in the period t1 to t4, the potential V2 rises to the level of 2Ev as the level of the AC input voltage VAC becomes the negative peak level as shown in FIG. As a result, a waveform falling to the level of 2Ev is obtained.
On the other hand, since the potential V3 is a voltage between both ends of the smoothing capacitor Ci2b, a waveform in which a ripple component is superimposed on the basis of the vicinity of the illustrated 2Ev as a rectified smoothed voltage is obtained.
During the half period from the time point t1 to the time point t4, the potential V3 falls below the level of 2Ev, and the potential V2 rises to near the level of 2Ev according to the level transition of the AC input voltage VAC as described above, and V3 <V2 During this period, the rectifier diodes D2 and D4 become conductive (periods t2 to t3 in the figure).
[0051]
In this way, the rectifier diodes D2 and D4 conduct, so that the rectifier currents ID2 and ID4 flow during the period from the time point t2 to the time point t3.
In the case of the present embodiment, as the rectified currents ID2 and ID4, the rectified current ID4 flows earlier in time and the rectified current ID2 flows later in time as shown in the figure.
[0052]
Here, in the present embodiment, the reason why the rectified current ID2 flows with a time delay with respect to the rectified current ID4 is as follows.
First, as described in FIG. 1, the capacitance of the smoothing capacitors Ci1a and Ci2a is set to be larger than the capacitance of the smoothing capacitors Ci1b and Ci2b.
In this case, since the smoothing capacitor Ci2a and the smoothing capacitor Ci2b are inserted in the fourth rectifying current path where the rectifier diode D4 performs rectification, the capacitance in this path is the sum of the smoothing capacitor Ci2b and the smoothing capacitor Ci2a. The capacitance is obtained as a series connection.
Therefore, as the capacitance in the fourth rectified current path,
Ci2b × Ci2a / Ci2b + Ci2a
Will be represented by
On the other hand, the capacitance in the first rectification current path where the rectification diode D2 performs rectification is based on the capacitance of only the smoothing capacitor Ci1a (= Ci2a) because only the smoothing capacitor Ci1a is inserted here. It becomes.
Therefore, the capacitance of the fourth rectified current path and the capacitance of the first rectified current path are as follows.
(Ci2b × Ci2a / Ci2b + Ci2a) <Ci1a
Will be represented by
Further, in the present embodiment, the capacitance of the smoothing capacitors Ci1a and Ci2a is set to be about 10 times the capacitance of the smoothing capacitors Ci1b and Ci2b. The magnitude of the capacitance of the current path is based on this capacitance difference, and is further increased by a factor of ten.
[0053]
Here, as the capacitance increases, the phase of the current flowing therethrough is delayed. That is, in this case, the phase of the current flowing through the first rectified current path is relatively delayed as compared with the phase of the fourth rectified current path.
Therefore, as a relative relationship, the rectified current flows earlier in the fourth rectified current path, and the rectified current flows later in the first rectified current path.
[0054]
Thus, in the period from t2 to t3 in which the rectified current flows during the period when the AC input voltage VAC is negative, the rectified current ID4 flows earlier in time and the rectified current ID2 flows later in time as shown in FIG. Become like
As the rectified currents ID4 and ID2 flow at such timings, these rectified currents are combined. The AC input current IAC flowing during the period when the commercial AC power supply AC has the negative polarity is as shown in the figure. Thus, a substantially M-shaped waveform having two peaks corresponding to the waveforms of the currents ID4 and ID2 is obtained.
[0055]
Another reason is as follows.
For example, as described with reference to FIG. 2A, during the half period in which the AC input voltage VAC has a positive polarity, the smoothing capacitor Ci2a is charged. Therefore, when the next AC input voltage shifts to a period in which the AC input voltage has a negative polarity, the charge is sufficiently accumulated in the smoothing capacitor Ci2a. In this state, the voltage based on the polarity that discharges the smoothing capacitor Ci2a The application will be applied.
On the other hand, since one of the smoothing capacitors Ci1a has been discharged in the positive half cycle, when the AC input voltage VAC shifts to the negative polarity, the charge is reduced. Here, a voltage is applied according to the polarity for charging.
Thus, when the AC input voltage VAC shifts to a negative polarity, the fourth rectified current path in which the smoothing capacitor Ci2a is inserted is more rectified than the first rectified current path in which the smoothing capacitor Ci1a is inserted. Current flows more easily.
Thus, in the period t2 to t3 in which the rectified current flows during the period when the AC input voltage VAC has the negative polarity, the rectified current flows faster in the fourth rectified current path and the other first rectified current path is better. , A slow flowing operation is obtained.
[0056]
Next, a half cycle from the time point t4 to the next time point t1 when the AC input voltage VAC has a positive polarity will be described.
During the period from the time point t4 to the time point t1, the rectifier diodes D1 and D3 conduct while the illustrated level of the potential V1 exceeds the level of the potential V4.
At this time, the potential V1 can be viewed as a composite value of the voltage between both ends of the smoothing capacitors Ci1a and Ci2b and the level of the AC input voltage VAC.
As described above, the smoothing capacitor Ci1a is charged with the rectified current in the half cycle (period t1 to t4) immediately before the half cycle of the period t4 to t1. That is, at the time point t4 when the AC input voltage VAC shifts to the region of positive polarity, a potential of 1Ev level is obtained at both ends of the smoothing capacitor Ci1a.
Further, as the voltage across the smoothing capacitor Ci2b, a waveform that changes near the level of 2Ev as a rectified smoothed voltage is obtained as described above.
Therefore, as the potential V1, at the time point t4 when the AC input voltage VAC becomes the 0 level, the level of 3Ev is obtained by the voltage across the smoothing capacitors Ci1a and Ci2b. Then, as the AC input voltage VAC rises to the peak level in the positive polarity region, a level of 4Ev is obtained as shown in the figure.
On the other hand, since the potential V4 is a voltage between both ends of the series connection circuit including the smoothing capacitors Ci1b and Ci2b, a waveform in which a ripple is superimposed on the basis of 4Ev is obtained as a smoothed output of the quadruple voltage rectifier circuit. ing.
In the period from the time point t4 to the time point t1, the level of the potential V1 becomes a level corresponding to 4Ev as the level of the AC input voltage VAC increases, and during the period in which the level of the potential V4 becomes lower than 4Ev, The rectifier diodes D1 and D3 become conductive (period t5 to t6).
[0057]
Thus, depending on the conduction of the rectifier diodes D1 and D3, the rectifier currents ID1 and ID3 flow during the period from the time point t5 to the time point t6.
At this time, as can be seen with reference to FIG. 2B, the capacitance of the second rectified current path is based on the series connection of the capacitances of the smoothing capacitors Ci1a and Ci1b, and is set as the third rectified current path. Is based on only the smoothing capacitor Ci2a.
Also in this case, the rectification current is charged to one smoothing capacitor Ci1a in the immediately preceding half cycle, so that the rectification current flows through the second rectification current path including the smoothing capacitor Ci1a. This is a state in which it is easy to flow (see FIG. 2A). Further, since the other smoothing capacitor Ci2a discharges, the path on the side of the rectifier diode D3 is in a state where the rectified current hardly flows.
For this reason, even in the period from t5 to t6 in which the rectified current flows during the period in which the AC input voltage VAC has the positive polarity, the rectified current ID1 flows earlier in time and the rectified current ID3 flows later. It becomes.
As a result, a substantially M-shaped waveform having two peaks corresponding to the waveforms of these currents ID1 and ID3 is obtained as the AC input current IAC flowing during the period when the AC input voltage VAC is positive. It will be something that can be done.
[0058]
As can be understood from the above description, in the present embodiment, the input stage in the switching power supply circuit is constituted by the quadruple voltage rectifier circuit, so that two rectified current paths are provided for each half cycle of the AC input voltage VAC. Is formed.
Then, the capacitance of the smoothing capacitors Ci1a and Ci2a is made larger than the capacitance of the smoothing capacitors Ci1b and Ci2b, so that the capacitance of one of these two paths is larger than that of the other. By increasing the size, rectified currents that should flow simultaneously in these two rectified current paths are caused to flow with a time difference.
Thus, the conduction period of the rectified current flowing during each half cycle of the AC input voltage VAC can be extended as compared with the case where the rectified current flows simultaneously in the two rectified current paths. Accordingly, the peak level of the AC input current IAC is suppressed, and the conduction angle of the AC input current IAC is increased, so that the power factor can be improved.
In the conventional circuit shown in FIG. 10, the peak level of the AC input current IAC is 20 Ap, but in this example, it is reduced to 10 Ap as shown in FIG.
[0059]
By the way, according to the above description of FIG. 3, as the difference between the capacitances of the smoothing capacitors Ci1a and Ci2b with respect to the smoothing capacitors Ci1b and Ci2b increases, the time difference between the periods in which the rectification current flows through the two rectification current paths relatively increases. Can be expanded. That is, a larger power factor can be obtained. However, as a practical problem, as the capacitance difference increases, components having a large capacitance must be selected as the smoothing capacitors Ci1a and Ci2a, resulting in an increase in size and cost.
Therefore, in the present embodiment, in consideration of such a realistic situation, the magnitude relationship between the capacitances of the smoothing capacitors Ci1a and Ci2a with respect to the smoothing capacitors Ci1b and Ci2b is set to 10 times.
In this embodiment, as described above, the capacitance of the smoothing capacitors Ci1a and Ci2a is set to 3900 μF, and the capacitance of the smoothing capacitors Ci1b and Ci2b is set to 390 μF, whereby an appropriate power factor of about 0.7 is obtained. Is to be obtained. Naturally, the magnitude relationship between the capacitances of the smoothing capacitors Ci1a and Ci2a with respect to the smoothing capacitors Ci1b and Ci2b is not limited to 10 times, but includes the value of the power factor PF actually required. It may be changed according to various conditions described above.
[0060]
Further, in the present embodiment, since the input stage is a quadruple voltage rectifier circuit, the drain current flowing through the switching elements Q1 and Q2 is larger than in the case of the conventional voltage doubler rectifier circuit shown in FIGS. Can be reduced.
According to an experiment, a result of 5.5 Ap in the case of the circuit of FIG. 10 including the conventional voltage doubler rectifier circuit was obtained to be 2.8 Ap in the present example. Further, this is greatly reduced as compared with 6.0 Ap in the case of the circuit of FIG.
[0061]
Further, since the drain current flowing through each switching element is reduced and the switching loss is reduced, the primary side series resonance current is 11 Ap-p in the circuit of FIG. 10 and 12 Ap-p in the circuit of FIG. However, in this example, a result of 5.6 Ap was obtained.
[0062]
In addition, due to the reduction of the switching loss, the ripple component ΔEi of the DC input voltage Ei becomes ΔEi = 23 V in the circuit of FIG. 10, ΔEi = 24 V in FIG. 13 and ΔEi = 22 V in the present example. Reduced results were obtained.
[0063]
Further, as the AC → DC power conversion efficiency, ηAC → DC = 92.0% in the conventional circuit shown in FIG. 10, whereas ηAC → DC = 93.8% in this example, which is 1.8. % Can be obtained. At this time, an experimental result that the AC input power can be reduced by 7.3 W as compared with the circuit of FIG. 10 was obtained.
In addition, in comparison with the circuit of FIG. 13, the result is improved from ηAC → DC = 90.3% to 3.5%.
[0064]
According to this example as described above, when compared with the circuit of FIG. 10, it is possible to significantly reduce the power loss and improve the power conversion efficiency while greatly improving the power factor.
Further, when compared with the circuit of FIG. 13, the power factor can be reduced to about the same level without providing the power choke coil PCH, and the power conversion efficiency can be greatly improved.
[0065]
Here, as described above, depending on the power supply circuit of the first embodiment, the power factor is improved to about 0.70, and a power factor similar to that of the circuit including the power choke coil PCH shown in FIG. 13 is obtained. However, at this time, as shown in FIG. 3, the waveform of the AC input current IAC is substantially M-shaped. For this reason, for example, the distortion of the power supply harmonic component of the seventh or higher order becomes relatively large.
In order to suppress the distortion of the power supply harmonic component of the seventh or higher order, a power choke coil PCH is provided in the configuration of FIG. 1 as shown in FIG. It is conceivable to respond to this.
[0066]
FIG. 4 is a circuit diagram showing a configuration example of a switching power supply circuit according to a second embodiment of the present invention.
In this figure, the parts already described with reference to FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. Further, in this case, the following description will be continued assuming that each unit is selected in the same manner as in FIG.
In the switching power supply circuit according to the second embodiment, one end of the power choke coil PCH is connected to the negative line of the commercial AC power supply AC via a common mode choke coil CMC. The other end is connected to a connection point between the negative terminal of the smoothing capacitor Ci1a and the positive terminal of the smoothing capacitor Ci2a.
That is, the power choke coil PCH is inserted in series with the line of the commercial AC power supply AC.
[0067]
The operation of the power supply circuit according to the second embodiment having the above configuration will be described with reference to FIG.
FIG. 5 is a diagram showing a rectified current path in the rectifying / smoothing circuit of the power supply circuit shown in FIG. 4, and a solid line in the figure indicates a rectified current path formed during a period when the AC input voltage VAC has a negative polarity. The dashed line indicates a rectified current path formed during a period when the AC input voltage VAC has a positive polarity.
As can be seen by comparing the rectified current path shown in this figure with the rectified current path shown in FIG. 2 above, the rectifying and smoothing circuit of the second embodiment is similar to that of the first embodiment. It can be seen that the rectified current is flowing through the path.
In this case, since the power choke coil PCH is inserted in the negative line of the commercial AC power supply AC as described above, the rectification is performed during the period when the AC input voltage VAC is positive / negative. The current flows through the power choke coil PCH.
[0068]
FIG. 6 is a diagram illustrating waveforms of the AC input voltage VAC and the AC input current IAC in the power supply circuit according to the second embodiment. The operation waveforms of the other units shown in FIG. 3 are almost the same as those in the circuit of FIG.
As can be seen by comparing the waveform of the AC input current IAC shown in FIG. 6 with the waveform of the AC input current IAC in the power supply circuit of the first embodiment shown in FIG. Also in the power supply circuit, the peak level of the AC input current IAC is suppressed to about 10 Ap as in the case of the first embodiment.
That is, since the rectifying current flows through the same route after having the same rectifying and smoothing circuit configuration as the circuit of FIG. 1, the peak level of the AC input current IAC is reduced according to the same principle as that of FIG. Thus, the conduction angle is increased accordingly.
[0069]
In addition, in the power supply circuit according to the second embodiment, since the power choke coil PCH is inserted into the negative line of the commercial AC power supply AC as described above, the power The distortion generated in the waveform of the input current IAC is reduced.
That is, depending on the provision of the power choke coil PCH in this manner, the AC input current IAC is generated by the resonance operation of the inductance L of the power choke coil PCH and the capacitance of the four smoothing capacitors Ci provided in the rectifying and smoothing circuit. Will be smoothed. Thus, in the first embodiment, the M-shaped distortion occurs near the peak level of the AC input current IAC, but in the present embodiment, the distortion can be reduced. is there.
[0070]
For confirmation, since the power supply circuit according to the second embodiment has the basic configuration of FIG. 1, the power supply circuit does not include the power choke coil PCH but has a higher power than the circuit of FIG. 10. The rate can be greatly improved.
The power choke coil PCH in this case is inserted for the purpose of reducing the M-shaped distortion generated near the peak level of the AC input current IAC. Therefore, the power choke coil PCH here is It is sufficient if the inductor has a relatively small inductance L that is sufficient to reduce such distortion in the M-shaped portion.
For this reason, as for the power choke coil PCH to be provided in the circuit of the second embodiment, the inductance L can be made smaller as compared with the circuit of FIG. 13 which employs a power factor improving configuration using a power choke coil. it can.
For example, in this case, in order to obtain the waveform of the AC input current IAC shown in FIG. 6, the inductance L may be set to about 1 mH, whereby the weight of the power choke coil PCH in FIG. It is possible to reduce the size and size to about 100 g from 300 g (inductance L = 5 mH) according to the conventional configuration.
[0071]
As described above, according to the second embodiment, the power choke coil PCH can reduce the M-shaped distortion of the AC input current IAC. Can be. Thereby, for example, it is possible to cope with the case where the power supply harmonic distortion regulation value is specified for the seventh or higher order.
At this time, for example, when the inductance L of the power choke coil PCH is set to 1 mH as described above, an experimental result that the power factor PF is about 0.80 has been obtained.
[0072]
Also in this case, since the high DC input voltage Ei is obtained by the quadruple voltage rectifier circuit as in the case of the circuit of FIG. 1, the peak level of the drain current flowing through the switching elements Q1 and Q2, and The ripple component ΔEi generated in the DC input voltage Ei can be reduced, and the power conversion efficiency can be improved.
[0073]
In addition, as described above, in this case, a power factor improving configuration using a quadruple voltage rectifier circuit is employed, and a power choke coil PCH is provided. , The power choke coil PCH can be made smaller and lighter than the circuit of FIG.
Since the power choke coil PCH can be reduced in size and weight in this way, iron loss and copper loss in the power choke coil PCH can be reduced, and power loss can be further reduced as compared with the circuit of FIG. .
[0074]
That is, according to the power supply circuit of the second embodiment, the power supply harmonic distortion regulation can be cleared similarly to FIG. 13 while the power loss is significantly reduced as compared with the case of FIG. is there.
According to the experiment, the AC → DC power conversion efficiency ηAC → DC in the circuit of this example is ηAC → DC = 93.1% when the load power Po = 350 W, which is 90.3% in the case of the circuit of FIG. % Is improved by 2.8%. In addition, the result that the AC input power was reduced by 11.7 W as compared with the circuit of FIG. 13 was obtained.
[0075]
Next, FIG. 7 shows a configuration example of a switching power supply circuit according to a third embodiment.
Note that FIG. 7 shows only the configuration of the input stage in the switching power supply circuit, and the other portions have the same configuration as those in FIGS. I do. Also in FIG. 7, the same reference numerals are given to the parts already described in FIGS. 1 and 4, and description thereof will be omitted.
The power supply circuit according to the third embodiment has a configuration corresponding to the load power Po = 250 W or more as in the circuits of FIGS. 1 and 4, and has a so-called AC input voltage VAC corresponding to a 100 V system and a 200 V system. This realizes a configuration compatible with a wide range.
[0076]
First, in FIG. 3, the power choke coil PCH in this case is divided into an inductor L1 and an inductor L2 as shown by providing a tap output. Then, the terminal t2 of the relay switch S1 is connected to the tap output as shown in the figure.
A terminal t3 of the relay switch S1 is connected to an end of the power choke coil PCH opposite to a connection point with the filter capacitor CL.
In this case, the power choke coil PCH has an inductance L of, for example, 5 mH. At this time, it is assumed that the tap output is applied to a position where the inductance relationship between the inductor L1 and the inductor L2 formed thereby is, for example, inductor L1 = 1 mH and inductor L2 = 4 mH.
[0077]
The relay switch S1 employs a two-contact switch that switches by connecting the terminal t2 and the terminal t3 to the terminal t1 alternatively.
The terminal t1 of the relay switch S2 is connected to a connection point between the rectifier diode D2 and the rectifier diode D3.
[0078]
In this case, the connection point between the rectifier diode D2 and the rectifier diode D3 is connected to the terminal t1 of the relay switch S2.
The relay switch S2 is also switched such that the terminal t2 and the terminal t3 are alternatively connected to the terminal t1. The terminal t2 of the relay switch S2 is connected to a connection point between the smoothing capacitor Ci1b and the smoothing capacitor Ci2b as shown in the figure. The terminal t3 is open.
[0079]
Further, a rectifier
The rectifying
The rectifier
[0080]
The rectifier
Such switching of the relay switches S1 and S2 is performed based on the level of the AC input voltage VAC detected as described above.
That is, in this case, in the rectifier
Further, in response to the detected level of the AC input voltage VAC being, for example, 150 V or more, the switching control is performed by turning off the relay RL, for example, and selecting the terminal t2 in the relay switches S1, S2. .
Accordingly, the terminal t2 is selected by the relay switches S1 and S2 in response to the case where 150 V or less is detected as the level of the AC input voltage VAC, and it is determined that the AC input voltage VAC of the 100 V system is obtained. be able to.
Then, when 150 V or more is detected as the level of the AC input voltage VAC, and it is determined that the AC input voltage VAC by the
[0081]
Here, when the terminal t2 is selected in both the relay switches S1 and S2 corresponding to the AC 100 V system as described above, first, on the relay switch S1 side, only the inductor L1 in the power choke coil PCH is enabled.
In this case, since the inductance of the inductor L1 is 1 mH as described above, the power choke coil PCH in this case has the same inductance as that of the circuit shown in FIG. It can be seen that it is provided.
At this time, on the relay switch S2 side, by selecting the terminal t2, a state in which the connection point of the smoothing capacitors Ci1b and Ci2b is connected to the connection of the rectifier diodes D2 and D3 is obtained. That is, in this case, a quadruple voltage rectifier circuit smoothing circuit having a connection configuration equivalent to that of the circuit of FIG. 4 is formed.
From these facts, in the circuit shown in FIG. 7, a configuration almost equivalent to that of the circuit of FIG. 4 as the second embodiment can be obtained corresponding to the AC 100 V system. In other words, with the circuit shown in FIG. 7, an operation equivalent to that of the second embodiment can be obtained in the case of the AC 100 V system, and as a result, the second embodiment The same effect as in the case of is obtained.
[0082]
On the other hand, when the terminal t3 is selected in the relay switches S1 and S2 as described above corresponding to the
[0083]
In this case, on the relay switch S2 side, the connection point of the smoothing capacitors Ci1b and Ci2b and the connection point of the rectifier diodes D2 and D3 are cut off (disconnected) by selecting the terminal t3 as described above. You.
In this way, the connection between the connection point of the smoothing capacitors Ci1b and Ci2b and the connection point of the rectifier diodes D2 and D3 is cut off, so that 2Ev is applied to both ends of the series connection circuit including the smoothing capacitors Ci1b and Ci2b. Is obtained, and a voltage doubler rectifying / smoothing circuit capable of obtaining a level corresponding to the above is formed.
[0084]
Here, FIG. 8 shows a rectification current path formed in the circuit of FIG. 7 when the switching is performed by the rectification
Also in this figure, the rectified current path during the period when the AC input voltage VAC is negative is indicated by a solid line, and the rectified current path during the period when the AC input voltage VAC is positive is indicated by a broken line.
First, during a period in which the AC input voltage VAC has a negative polarity, the rectified current is as shown by a solid line arrow [commercial AC power supply AC → power choke coil PCH → rectifier diode D2 → smoothing capacitor Ci1a → commercial AC power supply AC]. Flows by route.
Also, during the period in which the AC input voltage VAC is negative, the rectified current is [commercial AC power supply AC → power choke coil PCH → rectifier diode D2 → rectifier diode D1 → smoothing capacitor Ci1b → smoothing capacitor Ci2b → rectifier diode as shown in the figure. D4 → smoothing capacitor Ci2a → commercial AC power supply AC].
[0085]
During the period in which the AC input voltage is positive, as indicated by the broken line arrow in the figure, [commercial AC power supply AC → smoothing capacitor Ci1a → rectifying diode D1 → smoothing capacitor Ci1b → smoothing capacitor Ci2b → rectifying diode D4 → rectifying diode A rectified current flows through a path of D3 → power choke coil PCH → commercial AC power supply AC].
Also in this period, the rectified current branches and flows through the path of [commercial AC power supply AC → smoothing capacitor Ci2a → rectifier diode D3 → power choke coil PCH → commercial AC power supply AC].
[0086]
Here, for the smoothing capacitor Ci1a in this case, as described above, during the period when the AC input voltage VAC is negative, [commercial AC power supply AC → power choke coil PCH → rectifier diode D2 → smoothing capacitor Ci1a → commercial AC Power supply AC]. Then, the charge of the smoothing capacitor Ci1a is transferred during the period of [AC input voltage VAC → smoothing capacitor Ci1a → rectifying diode D1 → smoothing capacitor Ci1b → smoothing capacitor Ci2b →...] During the period when the AC input voltage VAC is positive. Is discharged by Thus, both ends of the series connection circuit formed by the smoothing capacitors Ci1b and Ci2b in this case have both ends based on the 2Ev level obtained by superimposing the 1Ev level based on the charge charged in the smoothing capacitor Ci1a on the 1Ev level based on the AC input voltage VAC. A voltage is obtained.
[0087]
In addition, the smoothing capacitor Ci2a is charged by the above-described route of [commercial AC power supply AC → smoothing capacitor Ci2a → rectifier diode D3 → power choke coil PCH → commercial AC power supply AC] during a period when the AC input voltage VAC has a positive polarity. Will be done. The charge of the smoothing capacitor Ci2a is calculated during the period when the AC input voltage VAC is negative [commercial AC power supply AC → power choke coil PCH → rectifying diode D2 → rectifying diode D1 → smoothing capacitor Ci1b → smoothing capacitor Ci2b →. ..] is discharged. That is, at both ends of the series connection circuit formed by the smoothing capacitors Ci1b and Ci2b in this case, the voltage across the 2Ev level obtained by superimposing the 1Ev level by the charge of the smoothing capacitor Ci2a on the 1Ev level by the AC input voltage VAC. Can be obtained.
[0088]
In this manner, in the circuit of FIG. 7, when the AC input voltage VAC is 200 V, the rectification by the level of 2Ev as the voltage between both ends of the smoothing capacitors Ci1b-Ci2b during the period when the AC input voltage VAC is positive / negative. A smooth voltage is obtained.
Thus, in the rectifying and smoothing circuit in this case, a voltage doubler rectifying operation is performed in which a level corresponding to twice the commercial AC power supply level is obtained as the DC input voltage Ei.
[0089]
By the way, in order to cope with the wide range as described above, by performing the voltage doubler rectification operation corresponding to the
[0090]
Therefore, as described above, when the power choke coil PCH is inserted so that the inductance is switched with respect to the commercial AC power supply line, and the voltage doubler rectifier circuit is used, the inductance is increased from 1 mH. It can be switched to 5 mH. Thus, when the voltage doubler rectifier circuit operates, the power factor can be improved to the extent that the inductance of the power choke coil PCH at this time is sufficient. If it is not necessary to particularly improve the power factor when switching to the voltage doubler rectifier circuit, it is not necessary to adopt a configuration for switching the inductance of the power choke coil PCH as shown in the figure. As in the case of the second embodiment, a fixed power choke coil PCH at 1 mH may be provided.
[0091]
FIG. 9 is a diagram showing waveforms of the AC input voltage VAC and the AC input current IAC in the circuit of FIG. This figure shows the experimental results when the AC input voltage VAC = 230 V and the load power Po = 350 W. Also in this case, it is assumed that the same elements as those in the circuit of FIG.
In this case, as the AC input voltage VAC, a peak level of 325 Vp is obtained as shown in the figure. As shown in the figure, a sinusoidal waveform is obtained as the AC input current IAC with respect to such a waveform of the AC input voltage VAC, and its peak level is suppressed to about 4 Ap.
FIG. 9 also shows that the conduction angle of the AC input current IAC is enlarged and the power factor is improved.
[0092]
In this way, depending on the configuration of the third embodiment, a power factor improving configuration with low power loss by quadruple voltage rectification is realized in the AC 100 V system, and the power factor is improved even in the case of the
According to the experiment, the result that the power factor PF = 0.79 was obtained under the conditions of the AC input voltage VAC = 230 V and the load power Po = 350 W as the power factor PF in the circuit of FIG.
Further, the AC → DC power conversion efficiency ηAC → DC under the same conditions is ηAC → DC = 95.0%, which is 1.5% higher than the conventional configuration corresponding to the 200 V system and having the voltage doubler rectifier circuit. It will improve. At this time, the input power is reduced by 5.9 W. At this time, the DC input voltage Ei was 605 Vp.
[0093]
Note that the present invention is not limited to the configuration of the power supply circuit described above.
In the above embodiment, the switching converter that operates by inputting the rectified smoothed voltage Ei is a separately excited half-bridge current resonance type converter, but may be a self-excited type. Further, instead of the half-bridge method, a full-bridge coupling method including four switching elements may be used. In addition, as the switching element, an element other than the MOS-FET such as an IGBT (Insulated Gate Bipolar Transistor) or a bipolar transistor may be employed. Further, the constants of the respective component elements described above may be changed according to actual conditions and the like. Also, the switching converter may be of a type other than the current resonance type, such as a voltage resonance type.
Further, for example, a circuit configuration for generating a secondary-side DC output voltage on the secondary side of the insulating converter transformer PIT may be appropriately changed.
[0094]
【The invention's effect】
As described above, in the present invention, the switching power supply circuit includes the quadruple voltage rectification circuit as the rectification and smoothing circuit for generating the DC input voltage (rectified and smoothed voltage), so that the switching power supply circuit has approximately four times the level of the commercial AC power supply. A DC input voltage is obtained.
In this way, by obtaining a DC input voltage that is approximately four times that of the commercial AC power supply, the current level flowing through the switching element can be reduced by that much compared to the conventional configuration in which the input stage is a voltage doubler rectifier circuit. Switching loss can be reduced. That is, the power loss can be significantly reduced as compared with the conventional circuit.
[0095]
At this time, as the capacitance of the four smoothing capacitors constituting the quadruple voltage rectifier circuit, the capacitance of the two smoothing capacitors for generating a rectified smoothed voltage equal to the commercial AC power supply level is used. By making the capacitance larger than the capacitance of two smoothing capacitors capable of obtaining a rectified smoothed voltage twice as high as the level, the capacitance existing in each rectified current path during the period when the commercial AC power supply has positive / negative polarity Can be set so as to enlarge the difference. As a result, each of the rectification currents flowing through the two rectification current paths, which are formed in each of the periods in which the commercial AC power supply has the positive / negative polarity, can be flowed so as to be shifted in time. The conduction angle of the AC input current flowing to the AC power supply can be increased.
That is, the power factor can be improved without providing a power choke coil as in the related art.
By improving the power factor without using a power choke coil, power loss due to iron loss and copper loss when a power choke coil is provided can be eliminated. The power conversion efficiency is improved.
[Brief description of the drawings]
FIG. 1 is a circuit diagram illustrating a configuration of a switching power supply circuit according to a first embodiment of the present invention;
FIG. 2 is a diagram illustrating a rectification current path in a rectification smoothing circuit provided in the switching power supply circuit according to the first embodiment.
FIG. 3 is a waveform chart showing operation waveforms of respective units in the switching power supply circuit according to the first embodiment.
FIG. 4 is a circuit diagram illustrating a configuration of a switching power supply circuit according to a second embodiment;
FIG. 5 is a diagram illustrating a rectified current path in a rectifying / smoothing circuit provided in a switching power supply circuit according to a second embodiment.
FIG. 6 is a waveform diagram showing waveforms of an AC input voltage and an AC input current in the switching power supply circuit according to the second embodiment.
FIG. 7 is a circuit diagram illustrating a configuration of a switching power supply circuit according to a third embodiment;
FIG. 8 is a diagram illustrating a rectified current path in a rectifying / smoothing circuit provided in a switching power supply circuit according to a third embodiment.
FIG. 9 is a waveform chart showing waveforms of an AC input voltage and an AC input current in the switching power supply circuit according to the third embodiment.
FIG. 10 is a circuit diagram showing a configuration of a conventional switching power supply circuit.
FIG. 11 is a waveform chart showing operation waveforms of various parts in the circuit shown in FIG.
FIG. 12 is a waveform chart showing operation waveforms of respective units in the circuit shown in FIG.
FIG. 13 is a circuit diagram showing a configuration of a switching power supply circuit having another conventional configuration.
FIG. 14 is a waveform chart showing operation waveforms of various parts in the circuit shown in FIG.
[Explanation of symbols]
Claims (4)
上記整流平滑電圧を直流入力電圧として入力してスイッチング素子がスイッチング動作を行うスイッチングコンバータ手段とを備え、
上記整流平滑回路は、
上記商用交流電源が負極性となる期間において、上記商用交流電源を整流する第1の整流ダイオード素子と、該第1の整流ダイオード素子の整流出力が充電されることで、上記商用交流電源の略等倍のレベルの両端電圧を生成する第1の平滑コンデンサとから成る第1の整流電流経路と、
上記商用交流電源が正極性となる期間において、上記第1の平滑コンデンサの両端電圧が重畳された上記商用交流電源を整流する第2の整流ダイオード素子と、上記第2の整流ダイオード素子の整流出力が充電されることで、上記商用交流電源の略2倍のレベルの両端電圧を生成する第2の平滑コンデンサとから成る第2の整流電流経路と、
上記商用交流電源が正極性となる期間において、上記商用交流電源を整流する第3の整流ダイオード素子と、該第3の整流ダイオード素子の整流出力が充電されることで、上記商用交流電源の略等倍のレベルの両端電圧を生成する第3の平滑コンデンサとから成る第3の整流電流経路と、
上記商用交流電源が負極性となる期間において、上記第3の平滑コンデンサの両端電圧が重畳された上記商用交流電源を整流する第4の整流ダイオード素子と、上記第4の整流ダイオード素子の整流出力が充電されることで、上記商用交流電源の略2倍のレベルの両端電圧を生成する第4の平滑コンデンサとから成る第4の整流電流経路とを有し、
上記第2の平滑コンデンサと上記第4の平滑コンデンサとを直列に接続したコンデンサ直列回路を形成することで、このコンデンサ直列回路の両端電圧として上記商用交流電源の略4倍のレベルの整流平滑電圧を得るようにされると共に、上記第1の平滑コンデンサは、上記第4の平滑コンデンサよりも大きな静電容量を有し、上記第3の平滑コンデンサは、上記第2の平滑コンデンサよりも大きな静電容量を有するようにされている、ことを特徴とするスイッチング電源回路。A rectifying and smoothing circuit that receives a commercial AC power supply and generates a rectified and smoothed voltage;
Switching converter means for inputting the rectified smoothed voltage as a DC input voltage and performing a switching operation by a switching element,
The rectifying and smoothing circuit includes:
During the period in which the commercial AC power supply has a negative polarity, a first rectifier diode element that rectifies the commercial AC power supply and a rectified output of the first rectifier diode element are charged, so that the commercial AC power supply is approximately A first rectified current path including a first smoothing capacitor that generates a voltage at both ends of a unity level;
A second rectifier diode for rectifying the commercial AC power on which the voltage across the first smoothing capacitor is superimposed during a period in which the commercial AC power has a positive polarity; and a rectified output of the second rectifier diode. Is charged, and a second rectifying current path including a second smoothing capacitor that generates a voltage between both ends of the commercial AC power supply at a level approximately twice as high as that of the commercial AC power supply;
During the period in which the commercial AC power supply has a positive polarity, a third rectifier diode element for rectifying the commercial AC power supply and a rectified output of the third rectifier diode element are charged, so that the commercial AC power supply is approximately A third rectifying current path comprising a third smoothing capacitor for generating a voltage at both ends of the same level;
A fourth rectifying diode element for rectifying the commercial AC power on which the voltage across the third smoothing capacitor is superimposed during a period in which the commercial AC power has a negative polarity, and a rectified output of the fourth rectifying diode element And a fourth smoothing capacitor that generates a voltage between both ends of the commercial AC power supply at a level approximately twice that of the commercial AC power supply.
By forming a capacitor series circuit in which the second smoothing capacitor and the fourth smoothing capacitor are connected in series, a rectified smoothing voltage having a level approximately four times as high as that of the commercial AC power supply as a voltage across the capacitor series circuit. And the first smoothing capacitor has a larger capacitance than the fourth smoothing capacitor, and the third smoothing capacitor has a larger static capacitance than the second smoothing capacitor. A switching power supply circuit having a capacitance.
入力される上記商用交流電源のレベルに応じて、上記インダクタのインダクタンスが所定値となるようにして切り換える、インダクタ切換手段とをさらに備える、ことを特徴とする請求項3に記載のスイッチング電源回路。An inductor inserted in series with the line of the commercial AC power supply;
4. The switching power supply circuit according to claim 3, further comprising an inductor switching unit configured to switch the inductance of the inductor to a predetermined value in accordance with a level of the input commercial AC power supply. 5.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159840A JP2004364410A (en) | 2003-06-04 | 2003-06-04 | Switching power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159840A JP2004364410A (en) | 2003-06-04 | 2003-06-04 | Switching power supply circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004364410A true JP2004364410A (en) | 2004-12-24 |
Family
ID=34052796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003159840A Pending JP2004364410A (en) | 2003-06-04 | 2003-06-04 | Switching power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004364410A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107360501A (en) * | 2017-08-24 | 2017-11-17 | 东莞中拓机械技术开发有限公司 | A kind of pulsewidth modulation 350W+65W power amplifier modules |
-
2003
- 2003-06-04 JP JP2003159840A patent/JP2004364410A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107360501A (en) * | 2017-08-24 | 2017-11-17 | 东莞中拓机械技术开发有限公司 | A kind of pulsewidth modulation 350W+65W power amplifier modules |
| CN107360501B (en) * | 2017-08-24 | 2024-02-13 | 东莞精恒电子有限公司 | Pulse width modulation 350W+65W power amplifier module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI307998B (en) | Switching power supply circuit | |
| EP1816537A2 (en) | Switching power supply circuit | |
| EP1835606A2 (en) | Switching power supply circuit | |
| KR20070082530A (en) | Switching power circuit | |
| JP2006109687A (en) | Switching power supply circuit | |
| KR20050045890A (en) | Switching power supply circuit | |
| US7242595B2 (en) | Switching power supply circuit | |
| JP3659240B2 (en) | Switching power supply circuit | |
| JP2001095247A (en) | Switching power supply circuit | |
| KR20070037384A (en) | Switching power circuit | |
| KR20050074900A (en) | Switching power supply circuit | |
| JP2004242491A (en) | Switching power supply circuit | |
| JP3575465B2 (en) | Switching power supply circuit | |
| KR20010050584A (en) | Switching power supply circuit | |
| EP1760868A2 (en) | Switching power supply circuit | |
| JP2006197753A (en) | Switching power supply circuit | |
| JP2004364410A (en) | Switching power supply circuit | |
| JP2006149171A (en) | Switching power supply circuit | |
| JP2006262640A (en) | Switching power supply circuit | |
| JP2005045918A (en) | Switching power supply circuit | |
| JP2001136745A (en) | Switching power supply circuit | |
| JP2006271172A (en) | Switching power supply circuit | |
| JP2005045919A (en) | Switching power supply circuit | |
| JPH09131056A (en) | Power factor improving converter circuit | |
| JP2001136744A (en) | Switching power supply circuit |