JP2004363355A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004363355A JP2004363355A JP2003160431A JP2003160431A JP2004363355A JP 2004363355 A JP2004363355 A JP 2004363355A JP 2003160431 A JP2003160431 A JP 2003160431A JP 2003160431 A JP2003160431 A JP 2003160431A JP 2004363355 A JP2004363355 A JP 2004363355A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate
- impurity
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10P30/21—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
-
- H10D64/0112—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
- H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
- H10D84/401—Combinations of FETs or IGBTs with BJTs
-
- H10P30/204—
-
- H10P34/42—
-
- H10P95/90—
-
- H10W20/0698—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
-
- H10P30/208—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】従来の固相成長では実現不可能な極浅矩形高濃度不純物分布によるソース・ドレイン拡散層をゲート電極に影響を及ぼすことなく液相成長により実現させ、超微細半導体装置の低消費電力、大電流化、および高速動作化を実現させる。
【解決手段】Ａｌを主たる構成原子とする絶縁膜がＳｉ酸化膜とのエッチング選択比が極めて大きいことを利用し、ゲート電極を跨ぎゲート電極との短絡なしにソース・ドレイン拡散層全領域にわたる配線層とのコンタクトを可能とした。更にＳｉに対し減衰深さが深く、従ってＳｉ自身が直接加熱され難い波長のレーザー光を用い、該レーザー光において、減衰深さの浅い金属膜を該コンタクト領域にのみ選択的に配置することによりＳｉを間接的に選択局所加熱し、拡散層のイオン注入非晶質領域のみを液相化することにより極浅矩形高濃度不純物分布のソース・ドレイン接合の形成を可能とした。
【選択図】 図１
【解決手段】Ａｌを主たる構成原子とする絶縁膜がＳｉ酸化膜とのエッチング選択比が極めて大きいことを利用し、ゲート電極を跨ぎゲート電極との短絡なしにソース・ドレイン拡散層全領域にわたる配線層とのコンタクトを可能とした。更にＳｉに対し減衰深さが深く、従ってＳｉ自身が直接加熱され難い波長のレーザー光を用い、該レーザー光において、減衰深さの浅い金属膜を該コンタクト領域にのみ選択的に配置することによりＳｉを間接的に選択局所加熱し、拡散層のイオン注入非晶質領域のみを液相化することにより極浅矩形高濃度不純物分布のソース・ドレイン接合の形成を可能とした。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、単結晶半導体基板又は絶縁膜上の半導体薄膜に設けられた絶縁ゲート型電界効果トランジスタの拡散層の低抵抗、極浅接合化及び超微細化によるトランジスタ高性能化及び超微細化に関わる。
【０００２】
【従来の技術】
本発明に関する従来技術としては、絶縁ゲート型電界効果トランジスタ（以下にＩＧＦＥＴと記する）のソース及びドレイン拡散層に対するコンタクト形成技術があり、特にゲート電極に対する自己整合コンタクト形成に関する技術がある。ゲート電極端から一定間隔を維持した状態でソース、ドレイン拡散層への電極接続を可能とする自己整合コンタクト技術は公知である。この技術はコンタクト孔を開口すべき配線層間絶縁膜材料のエッチングにおいて、最適なゲート電極側壁絶縁膜材料を選択することにより、コンタクト孔領域がゲート電極に重畳されるごときマスクずれに対してもゲート電極側壁絶縁膜により保護し、これによりゲート電極とソース及びドレイン電極間の短絡を生じさせない様にする技術である。
【０００３】
従来の自己整合コンタクト形成においてはゲート側壁絶縁膜としてシリコン窒化膜を、コンタクト孔を開口すべき配線層間絶縁膜としてシリコン酸化膜を用いていたが、両者におけるエッチング速度の違いはせいぜい５から６倍の差しかなく、ゲート側壁絶縁膜が十分の厚さを有しないＩＧＦＥＴ構造においてはシリコン窒化膜の削れを無視できない故に、ゲート電極との短絡を解消することができなかった。
【０００４】
また、本発明に関する他の従来技術としては、ＩＧＦＥＴの微細化・高集積化に伴うソース・ドレイン拡散層の浅接合化に関するものがある。ソース・ドレイン拡散層の浅接合化への要求は厳しく、ゲート長が３０ｎｍ以下の超微細ＩＧＦＥＴの実用化には接合深さが１０ｎｍ程度と極浅接合で低抵抗化の実現が求められている。上記のゲート長および接合深さの値は、従来のイオン注入とその後の１秒程度の短時間高温熱処理工程では不純物拡散が無視できず、実現不可能である。更なる極短時間熱処理として数十ナノ秒程度のパルス幅を有するレーザー光照射等による熱処理の実用化が求められている。レーザー光照射では照射エネルギー吸収深さを極表面領域に限定できるため、ソース・ドレイン表面領域のみを選択的に溶融化し、下地単結晶領域への熱拡散を最小限に抑制するごとき超高温・極短時間加熱も可能である。
【０００５】
従って、溶融化状態ではソース・ドレイン拡散層を構成する高濃度不純物の固溶度も飛躍的に上昇できるために極浅接合にも拘らず、低抵抗化も併せて期待できる。更に、溶融化状態における不純物の拡散速度は固相拡散に比べて８桁以上も速いことからソース・ドレイン接合を極浅接合であって矩形不純物濃度分布とすることも原理的には可能で、ＩＧＦＥＴのパンチスルー漏洩電流の低減化、更なる微細化、従って高集積化も可能にする。
【０００６】
レーザー光照射を用いた熱処理方法は公知であり、例えば図２の断面図に示す如く超微細ＩＧＦＥＴにおける浅接合ソース、ドレイン拡散層の活性化熱処理として提案されている。図２において、単結晶シリコン（Ｓｉ）基板１上に薄いゲート絶縁膜３を介して構成されたゲート電極４を注入阻止マスクとし、イオン注入法によりＳｉ基板１主表面領域に高濃度不純物注入領域５及び５２が構成されている。該高濃度不純物注入領域５及び５２を主表面側から保護絶縁膜６５を介するレーザー光照射により加熱、或いは選択的溶融化により単結晶化と注入不純物の活性化を実施する。レーザー光照射領域はトランジスタ領域に比べてはるかに広いため、ゲート電極４部分へのレーザー光照射が避けられず、通常多結晶Ｓｉ膜で構成されるゲート電極４も加熱される。ゲート電極４は素子間分離絶縁膜上にも延在しており、多結晶Ｓｉ膜が局部的に溶融される状況ではゲート電極で吸収された熱が素子間分離絶縁膜のために下地基板へ放出され難く、溶融、又は蒸発、更にはパターン崩れ等の不良が発生する問題がある。図２に示される公知例（例えば、特許文献１を参照）においてはゲート電極４へ到達するレーザー光の強度を選択的に減少させるため保護絶縁膜６５と同一の光学定数を有するゲート保護絶縁膜４４を重畳させている。通常、Ｓｉ基板１主表面領域における高濃度不純物注入層の活性化、単結晶化には３０８ｎｍ波長を有するＸｅＣｌレーザー、又は２４８ｎｍ波長のＫｒＦレーザーのごとき気体レーザーを用いている。一般に物質に照射された光が減衰する深さ、相対光強度がｅ−２になる深さΓ、はΓ＝λ／２πｋで表される。ここでλはレーザー光の波長、ｋは物質の光学定数の虚数値である。非晶質化されたＳｉの波長３０８ｎｍにおけるｋは約３．０６である。従ってΓは約１６ｎｍと極めて浅く、深部への浸透は無視できるため、Ｓｉ基板１の表面のみの加熱され、エネルギー強度によっては溶融化される。上記レーザー光はパルス的に照射されるが、通常数十ｎｓ程度と極めて短いため、溶融化領域は瞬間的に固相結晶化し、深部への熱拡散は無視できる。Ｓｉ基板上の保護絶縁膜６５及びゲート保護絶縁膜４４がシリコン酸化膜で構成される場合、反射率は膜厚依存性を有し、上記波長のレーザー光においては膜厚＝０、及び１０５ｎｍ近傍で０．６、４５ｎｍ近傍で最小値となる約０．３程度となる。即ち、活性化処理が要求される該高濃度不純物注入領域５及び５２の上部では４５ｎｍの保護絶縁膜６５となるようにし、レーザー光照射エネルギーを低下させたいゲート電極４上ではゲート保護絶縁膜４４と保護絶縁膜６５の合計膜厚が１０５ｎｍとなるように構成する。これにより反射率の相対的増加がゲート電極４上で達成され、ゲート電極での温度上昇をある程度低減することができる。然しながら、上記に示すゲート保護絶縁膜４４および保護絶縁膜６５からなる堆積膜構成において、ゲート電極４端部に着目した場合、保護絶縁膜６５の垂直方向膜厚はゲート高さに依存し、ゲート電極端部直下のイオン注入非晶質化層で吸収されるレーザーエネルギー強度は平坦基板の他領域に比べて低下される。従来はレーザー加熱処理法の普及が進んでいないこともあり、この下地形状依存性は問題化するに至っていなかった。
【０００７】
【特許文献１】
特開平６−５５３６号公報
【０００８】
【発明が解決しようとする課題】
本発明の第１の課題はソース、ドレイン電極引出しに関し、ゲート電極と自己整合の関係で形成する所謂自己整合コンタクトを薄いゲート電極側壁絶縁膜に対しても可能とし、半導体装置の微細化、大集積化を可能とすることにある。特に、ゲート電極の微細化に伴い、ゲート電極の高さも低下する状況においても自己整合コンタクト構造の適用を可能とする方法を提供することにある。
【０００９】
本発明の第２の課題はレーザー光照射におけるレーザー光強度の被照射体形状依存性を解消することである。ゲート電極端直下のソース・ドレイン拡散層部も平坦領域における拡散層と同等の熱処理効果が保証されなければいけない。下地形状の影響に関する更なる問題点は例えばＮＡＮＤゲートと称される論理回路を構成する半導体装置において深刻である。ＮＡＮＤゲートにおいてはゲート電極が入力信号の数だけ製造技術に基づく最小の線間隔で通常配置されており、最小の線間隔で配置されたゲート電極間の拡散層領域上も上記堆積膜の垂直方向膜厚はゲート電極４高さとゲート保護膜４４膜厚の和の分だけ他平坦領域上より厚くなり、レーザー光吸収に関する光学的最適膜厚から外れてしまう問題が生じる。
【００１０】
図２を例に説明する。図において４５ｎｍ厚の保護絶縁膜６５はゲート電極４の側壁部において垂直方向膜厚はゲート電極４高さとゲート保護絶縁膜４４の和により決定され、４５ｎｍ厚ではあり得ない。従って、保護絶縁膜６５の膜厚４５ｎｍの距離分だけゲート電極４端部の半導体基板表面では到達し得るレーザー光照射の相対強度がゲート電極高さに依存して減衰される。即ち、トランジスタのソース直列抵抗、即ち大電流化を律する制限する成分、で深い拡散層や金属珪化等の追加構成による代替手段が採用できないゲート電極４に隣接する肝心のソース・ドレイン接合端部領域へのレーザー光照射の相対強度が低減される問題が生じる。十分な照射エネルギー強度において溶融化され、再結晶化された拡散層内は結晶欠陥を含まない完全結晶化が達成されるが、不十分な照射エネルギー強度では拡散層の活性化が不十分となり、抵抗低減化は達成されず、併せて結晶欠陥、双晶が拡散層内に残存する結果となる。従ってゲート電極端から十分に間隔がおかれた領域における拡散層の活性化に最適なレーザー光照射強度による活性化熱処理条件においてもゲート電極４に隣接するソース・ドレイン接合端部領域は高抵抗で且つ双晶が残存する構造しか実現出来ず、半導体装置としての高性能化は実質的に達成されなかった。
【００１１】
しかしながら、上記問題点は超微細ＩＧＦＥＴの製造における従来の短時間高温熱処理法の限界とレーザー加熱処理法の実用化が話題となるまでは問題視されていなかった。即ち、上記問題点はＩＧＦＥＴの超微細化に伴って新たに見出された問題点である。本発明はレーザー被照射体の形状、例えばゲート電極高さ等に依存せずレーザー光照射強度、又は付加熱処理温度を最適に設定し得る手段を提供し、例えば超微細絶縁ゲート型電界効果トランジスタ等における大電流動作化と低漏洩電流化を可能にならしめる手段を提供することにある。
【００１２】
本発明の他の課題は通常半導体装置や薄膜トランジスタ等の活性化、結晶化に用いられているレーザー照射装置固有の問題、即ち３０８ｎｍや２４８ｎｍ等の極短波長光の発生がＸｅＣｌやＫｒＦ等の希ガスレーザー以外では不可能であり、これらの気体レーザー装置は装置自体が高価であるばかりでなく出力波形の安定性、再現性に問題があり出力波形劣化を考慮して常時安定稼動を果たすためだけに４０００万円／年以上の維持費が必要となる点を解消することである。安定稼動、維持費低減の観点からはＹＡＧレーザーの如き固体レーザーの使用が現状では望ましい。（上記課題は将来、気体レーザーの性能向上が達成されれば解消される。）しかしながら例えばＹＡＧレーザー（波長１０６４ｎｍ）を図２に示されるごとき半導体装置に照射してもΓ値が数μｍとなり、超微細絶縁ゲート型電界効果トランジスタや膜厚５０ｎｍ程度の半導体薄膜に製造される薄膜トランジスタの活性領域深さよりも遥かに深く、所望深さ領域の選択的熱処理には適用できない。本発明の他の課題は廉価で安定稼動が可能なレーザー光照射装置により超微細半導体装置や薄膜トランジスタの局所選択熱処理を可能にし、超微細半導体装置や薄膜トランジスタの高性能化を歩留まり良く実現することである。
【００１３】
本発明の第３の課題はゲート電極端のソース・ドレイン接合領域を十分に活性化すべく照射レーザーエネルギーを増加させた場合に生じる致命的欠陥、ゲート電極の形状変形や部分欠落による良品歩留まりの低下を根本的に解消することである。従来のレーザー照射熱処理の基本概念が２４８ｎｍや３０８ｎｍ等の極短波長光がＳｉ等の半導体基板の極表面領域で吸収・加熱される現象を利用するものであるため、Ｓｉ等の半導体材料で構成されるゲート電極も必然的に自己加熱されることが避けられなかった。即ち、照射レーザーエネルギーの増加はゲート電極上での反射率を多少低減してもゲート電極自体の発熱は必然であり、ゲート電極に致命的欠陥を生せず、ゲート電極端のソース・ドレイン接合領域を十分に活性化し得るレーザーエネルギー条件は適用集積回路のパターン依存性、及び素子間分離絶縁膜上のゲート電極等の下地放熱条件依存性も考慮すると殆ど存在しえなかった。本発明は従来のレーザー光照射熱処理が本質的にゲート電極の自己加熱の問題から脱却できず、実用的観点から照射熱処理条件が見出せない状態を根本的に解消し、ゲート電極等への致命的欠陥の発生を解消してレーザー光照射熱処理に因る良品歩留まりの飛躍的向上を図り、ゲート電極端部を含めたソース・ドレイン接合表面領域を選択的に、且つ十分に活性化する手法を提供することにある。
【００１４】
【課題を解決するための手段】
上記の第１の課題を解決するために本発明においてはコンタクト孔を開口すべき配線層間絶縁膜として用いるシリコン酸化膜の下部にドライエッチング速度がシリコン酸化膜に比べて２０倍以上遅く、且つ絶縁性膜である酸化アルミニュウム膜、窒化アルミニュウム膜等Ａｌを主たる構成原子とする絶縁膜を予め堆積しておく。上記、Ａｌを主たる構成原子とする絶縁膜はシリコン酸化膜、あるいはシリコン窒化膜等との積層構造であってもよい。Ａｌを主たる構成原子とする絶縁膜はゲート電極、ゲート側壁絶縁膜、さらにはソース、ドレイン拡散層の上部全てを覆う如く堆積されるため、シリコン酸化膜に施すソース、ドレイン接続のための開口をゲート電極を含む全活性領域に達する如きマスクにより実施してもゲート電極、及びゲート側壁領域はＡｌを主たる構成原子とする絶縁膜により保護される。シリコン酸化膜よりなる配線層間絶縁膜への開口を施した段階で露出されたＡｌを主たる構成原子とする絶縁膜をフッ化水素水溶液、又は燐酸溶液により選択的に除去することによりソース、ドレイン拡散層表面のみを選択的に除去できる。ゲート側壁絶縁膜としてシリコン窒化膜を用いる従来技術に比べてドライエッチング選択比を大きく出来るため、ゲート側壁絶縁膜の削れに基づくソース、ドレイン接続電極とゲート電極間短絡等の不良を格段に改善できる。更に、配線層間絶縁膜下部に構成するＡｌを主たる構成原子とする絶縁膜は後述する如く極浅接合ソース、ドレイン拡散層の低抵抗化に対しても極めて有効に作用させることが出来る。
【００１５】
上記第２の課題を解決するため、本発明においては気体レーザー装置に比べて経時変化も含めた出力波形変動が格段に小さく安定な出力が得られ、維持経費が廉価な固体レーザー装置を用いる。固体レーザー装置を用いた場合、ＸｅＣｌレーザー（３０８ｎｍ波長）、又はＫｒＦレーザー（２４８ｎｍ波長）のごとき気体レーザーにより得られる極短波長レーザー光を実現できない。実用化されている固体レーザー装置で得られる短波長レーザーは例えばＹＡＧレーザーであり、波長は１０６４ｎｍである。上記波長のレーザー光はＳｉに対する浸透深さΓは数μｍと深く、超微細半導体装置のごとく被熱処理領域が５０ｎｍ以下と極浅領域に限定される対象物を直接的に加熱することはできない。従って、半導体レーザー励起ＹＡＧレーザーのごとき固体レーザー装置を用いて超微細半導体装置における極浅領域への選択的加熱処理を可能にするために、本発明では被照射体表面に照射光波長でレーザー光エネルギーを十分に吸収するレーザーエネルギー吸収膜を配置し、上記レーザーエネルギー吸収膜のレーザー光加熱により間接的に被照射体表面近傍の極浅領域を加熱する手法を用いる。波長１０６４ｎｍのレーザー光を効率良く吸収させ、且つ吸収膜自体での熱抵抗を低減させるために、本発明では単層、又は多層構造の高融点金属膜を、更にレーザーエネルギー吸収膜上での反射防止膜としてＳｉ膜、又はＧｅとＳｉの混合膜を用いる。尚、被照射体と上記レーザーエネルギー吸収膜との反応を防止するために絶縁膜等の表面保護膜を挿入することが望ましい。上記表面保護膜はレーザーエネルギー吸収膜に発生した熱を速やかに、且つ損失なく伝達するべく、極薄膜で、熱伝導特性に優れ、且つ反応防止特性でも優れている材料が望ましく、Ｓｉ等の半導体基板表面が被照射体の場合、具体的には、アルミナ膜、シリコン窒化膜等が望ましい。膜厚は制御性を考慮して２０ｎｍ以下、１０ｎｍ程度が望ましい。レーザーエネルギー吸収膜に関しては熱伝導性に優れ、且つ１４００℃程度の高温でも安定であることが必須であり、具体的にはＴｉ、Ｗ、Ｔａ、Ｍｏ等の高融点金属膜、及び上記高融点金属の窒化膜、珪化膜の単層膜、或いはそれらの積層膜であることが望ましい。更にレーザーエネルギー吸収膜上に積層化する反射防止膜との反応を防止するためにレーザーエネルギー吸収膜最上層には例えばＴｉＮ膜のごとき安定で、且つ熱抵抗率の低い材料膜を挿入することが望ましい。
【００１６】
波長１０６４ｎｍのＹＡＧレーザー光の高融点金属膜内でのエネルギー吸収特性は反射防止膜の膜厚の関数であり、Ｓｉの反射防止膜の場合、５０ｎｍ、及び２００ｎｍの膜厚で反射率がほぼゼロ、エネルギー吸収率は約９０％とすることが出来る。反射率はＳｉの反射防止膜の膜厚は約１３０ｎｍで最大となる。上記のように積層した膜構成により下地表面近傍の温度を照射レーザーパルス幅とほぼ同等の時間、数十ｎ秒、照射レーザー光エネルギーの設定条件に基づいて１４００℃以上に到達させることができる。従って下地がＳｉの場合では表面層領域での溶融とその後の再結晶化が可能となる。単結晶、又は多結晶上に構成された非晶質は下地の結晶方位に依存して比較的低温度で結晶成長を開始する。従ってレーザー光照射前に非晶質領域の再結晶化が実質的に生じない様に前記レーザーエネルギー吸収膜や反射防止膜等の形成温度は十分に低温で実施されねばならない。単結晶Ｓｉ上の１０ｎｍ厚程度の非晶質領域を実質的に再結晶化させないためには４５０℃以下ですべての製膜工程を実施する必要がある。上記手法に基づけば出力特性が安定で、維持費用が廉価な固体レーザー装置を用いて被加熱領域の極短時間、極高温熱処理を可能にすることができる。
【００１７】
上記第３の課題、素子間分離絶縁膜上に延在されたゲート電極への過剰加熱防止を解決するために、本発明ではゲート電極を含むＩＧＦＥＴの活性領域部分の配線層間絶縁膜に開口を施し、該開口領域にのみ選択的に上記レーザーエネルギー吸収膜を残置する如く構成する。上記開口のために配線層間絶縁膜下部にＡｌを主たる構成原子とする薄い絶縁膜を少なくとも配置することにより、シリコン酸化膜開口におけるゲート電極側壁絶縁膜の削れに関する問題を解消する。更に、該Ａｌを主たる構成原子とする薄い絶縁膜を金属膜で構成されるレーザーエネルギー吸収膜とＳｉ基板のレーザー照射工程における反応防止のための表面保護膜として併用する。例えばアルミナ膜の場合、熱伝導率はシリコン酸化膜のほぼ１／１０とであり、加熱すべきソース、ドレイン接合領域への熱伝導効率を向上できる。配線層間絶縁膜開口部にレーザーエネルギー吸収膜を選択残置する手法としてはまず、配線層間絶縁膜表面を化学的機械的研磨等で平坦化させた状態にレーザーエネルギー吸収膜を全面に堆積して該開口領域を完全に充填し配線層間絶縁膜表面を終点とする化学的機械的研磨により該開口領域にのみ選択的に残置すればよい。この状態より反応防止膜、反射防止膜を平坦化された主表面上に順次堆積すればよい。ゲート電極上部に該レーザーエネルギー吸収膜が残置されればゲート電極自体も加熱される。ゲート電極の加熱を抑止するためには配線層間絶縁膜の膜厚と実効的ゲート電極高さをほぼ一致するごとく設計すれば化学的機械的研磨工程によりゲート電極表面と配線層間絶縁膜表面が一致し、レーザーエネルギー吸収膜はゲート電極上には残置されず、ゲート電極が直接加熱される事態は避けられる。ゲート電極の側壁からの加熱を抑制するためにはゲート電極に予めゲート側壁絶縁膜を形成してから上記手法に基づいて処理を進めれば良い。ゲート側壁絶縁膜の膜厚が表面保護膜に比べて十分に厚く、且つ熱伝導が十分に抑制されれば良い。
【００１８】
上記手法により下地凹凸に依存したレーザーエネルギー吸収膜や反射防止膜の膜厚変動を最小限に抑え、上記積層膜の膜厚を加熱所望全領域において光学的最適膜厚に設計することが出来る。レーザーエネルギー吸収膜や反射防止膜の研磨に対して難研磨の材料としてはシリコン酸化膜、シリコン窒化膜等を用いることが出来る。通常半導体装置の製造方法で用いられている化学的機械的研磨法に基づけば高融点金属膜よりなるレーザーエネルギー吸収膜やＳｉよりなる反射防止膜とシリコン酸化膜、シリコン窒化膜等の難研磨膜との研磨比は３０倍以上に達し、選択研磨が十分に達成できる。
【００１９】
本発明では従来半導体装置の従来製法において、ゲート電極を注入阻止マスクとする極浅ソース・ドレイン接合形成の第１のイオン注入とその後のゲート側壁絶縁膜を注入阻止マスクとする相対的に深いソース・ドレイン接合形成の第二のイオン注入工程を終了した段階で上記のレーザー光照射熱処理を施す。ソース・ドレイン接合内の非晶質層領域のみを溶融し、単結晶領域への熱伝導を最小にするべく数十ｎ秒程度のパルスレーザー照射条件に設定すればゲート電極の過熱を防止しつつ、ソース・ドレイン接合内を十分に活性化することが出来る。更に、本手法では異なる接合深さを有するソース・ドレイン拡散層を一括して活性化することができるため、接合不純物分布の理想形を容易に維持することが可能となる。
【００２０】
ゲート絶縁膜が２ｎｍ程度以下となる超微細相補型ＩＧＦＥＴ、特にＰ導電型ＩＧＦＥＴにおいては加熱によるゲート電極の変形の問題以外に新たな問題が提起される。即ち、ゲート電極に添加された高濃度不純物が通常の熱処理温度においても基板へ容易に漏洩拡散し、閾電圧の変動、及びばらつきなどの不良を生じさせる。従って、ゲート電極の過熱防止の意味は従来のレーザー照射に基づくパターン変形の問題に留まらず、ゲート電極に添加された高濃度添加不純物の漏洩拡散や、ゲート絶縁膜劣化等、新たな問題も解消する必要がある。ゲート電極上部、及び側部からの熱伝導を十分に抑制し得る上記手法においては上述した超微細相補型ＩＧＦＥＴに関する新規問題に対しても十分な製造条件幅を創出するものである。本発明に基づけば活性領域を基準として、ゲート電極と非活性領域の過剰な加熱を自己整合的に解消するものである。ゲート電極直下に熱伝導性の悪い、従って過剰加熱を受けやすい素子間分離絶縁膜の存在の有無に拘らず過剰加熱に拘る諸問題を解消することができる。
【００２１】
以上説明した本発明に基づく熱処理法は半導体基板内の所望領域のみを選択的に熱処理を施し得ることを意味する。従って、例えば同一半導体基板内に相補型ＩＧＦＥＴとバイポーラトランジスタが混在する所謂ＢＩＣＭＯＳにおいて、バイポーラトランジスタに実効的に熱処理を加えることなく相補型ＩＧＦＥＴのソース、ドレイン領域にのみを選択的に活性化することが可能となる。他の応用としてはバイポーラのベース拡散層への熱負荷を低減したままでエミッタ拡散層とＩＧＦＥＴのソース、ドレイン領域の活性化を同時に達成することも可能となる。これにより従来のＢＩＣＭＯＳの製造に基づく限りはＩＧＦＥＴとバイポーラトランジスタの製造における各々の熱処理履歴の影響が除去できず、高性能バイポーラトランジスタと高性能ＩＧＦＥＴの両立が不可能であった事実を覆し、バイポーラトランジスタとして最適な熱処理条件とＩＧＦＥＴとしての最適な熱処理条件を互いに独立に実行することが可能となる。即ち、本発明に基づけば高性能なバイポーラトランジスタと高性能なＩＧＦＥＴを同一基板内に構成することが可能となる。
【００２２】
【発明の実施の形態】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に以下の実施の形態において、構成要素等の形状、位置関係に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。各部の材質、導電型、及び製造条件等は本実施の形態の記載に限定されるものではなく、各々多くの変形が可能であることは言うまでもない。
【００２３】
＜実施の形態１＞
図３、図４及び図５は本発明の第１の実施の形態によるＩＧＦＥＴを構成素子とする半導体装置の製造工程途中を示す断面図であり、図１はレーザー熱処理工程実施直前を示すＩＧＦＥＴを構成素子とする半導体装置の断面図であり、図６はＩＧＦＥＴの完成断面図である。説明の都合上、製造方法の詳細は半導体装置を構成するＮ導電型ＩＧＦＥＴについて主に説明するがＰ導電型ＩＧＦＥＴに関しても反対導電型のイオン注入種に置き換えることにより同様に製造することができる。相補型ＩＧＦＥＴに関してもイオン注入阻止マスクの選択配置によりイオン注入種の選択注入を行なうことにより容易に実施できる。面方位（１００）、Ｐ導電型、直径２０ｃｍの単結晶Ｓｉよりなる半導体基板１に活性領域を画定する素子間分離絶縁領域２の形成、閾電圧調整用イオン注入、パンチスルー防止のためのイオン注入とその活性化熱処理を公知の半導体装置の製造手法によって実施した。更に熱酸化膜１．８ｎｍの形成とその表面をＮＯガスにより窒化することにより０．２ｎｍの窒化膜を積層形成し、ゲート絶縁膜３とした。上記窒化膜はＳｉ熱酸化膜よりも比誘電率が大きく、Ｓｉ熱酸化膜と電気的等価な光学的膜厚は約２倍厚に対応する。続いてゲート絶縁膜３上に９０ｎｍ厚の多結晶Ｓｉ膜の堆積とＡｓの高濃度イオン注入を施してからシリコン窒化膜を１０ｎｍの膜厚で化学気相堆積法により堆積し、そのパターニングによるゲート電極４、ゲート保護膜４４の形成を従来公知のＩＧＦＥＴの製造方法により実施した。上記ゲート電極の幅、即ちゲート長の最小値は６０ｎｍ、ゲート電極の高さはゲート保護絶縁膜４４も含めて１００ｎｍである。ゲート電極４加工の後、Ａｓイオンを加速エネルギー３ｋｅＶ、注入量４ｘ１０１５／ｃｍ２の条件でゲート電極４を注入阻止マスクとするイオン注入を施し、浅い高濃度ソース拡散層５５、浅い高濃度ドレイン拡散層５６を単結晶Ｓｉ１主表面領域に形成した。上記イオン注入により半導体主表面から１５ｎｍ程度まで非晶質層５８が形成された。上記イオン注入に先立ち、Ｇｅを高濃度イオン注入し、半導体主表面から非晶質層５８の深さを制御してもよい。なお、上記イオン注入はゲート電極側壁に１０ｎ以下膜厚の絶縁膜を選択残置させ、該絶縁膜を注入阻止マスクとして用いても何ら問題ない。この手法によりゲート電極端部と高濃度ソース、ドレイン拡散層端の間隔を変えることができ、パンチスルー耐圧を制御することが可能となる。極浅高濃度ソース、ドレイン拡散層の形成に続いて、４００℃以下の低温で３０ｎｍ厚のＳｉ酸化膜の堆積とその後の異方性ドライエッチングによりゲート電極４の側壁部にのみゲート電極側壁絶縁膜７２を選択的に残置させてから再びＡｓのイオン注入を施し、深いソース拡散層５０、深いドレイン拡散層５２を形成した。上記イオン注入の加速エネルギーは４０ｋｅＶ、注入量は４ｘ１０１５／ｃｍ２である。上記イオン注入により半導体主表面から７０ｎｍ程度まで非晶質層５９が形成された。この状態より４００℃以下の低温で１０ｎｍ厚のＡｌ酸化膜よりなる表面保護膜３９の全面堆積を施した。表面保護膜はその上部に堆積する高融点金属膜と下地半導体基板等がレーザー照射加熱処理で反応することを防止する目的と、熱を下地基板に伝達することを目的とするものであり、Ａｌ酸化膜やＳｉ窒化膜、更にはＡｌ酸化膜とＳｉ窒化膜の積層膜、及び極薄のＳｉ酸化膜とこれらの薄膜との積層膜等、熱伝導性に優れ、且つ化学的熱的に安定な材料が好ましい。表面保護膜３９の全面堆積の後、やはり４００℃以下の低温で９０ｎｍ厚のＳｉ酸化膜４０と２０ｎｍ厚のＳｉ窒化膜４１を全面に堆積した。４００℃以下の低温で工程を施す趣旨は非晶質層５８、５９の再結晶化が実効的に生じさせないためである。尚、上記Ａｌ酸化膜はＡｌ窒化膜等、他のＡｌ化合物であっても良い。（図３）。
【００２４】
図３の状態より機械的化学的研磨によりゲート電極４上に突出しているＳｉ窒化膜４１とＳｉ酸化膜４０を選択的に除去した。研磨の終点はゲート電極４領域以外におけるＳｉ窒化膜４１面とした（図４）。
【００２５】
図４の状態よりゲート電極４を跨ぎ、ソース拡散層５０、ドレイン拡散層５２全体を含む領域、即ち素子間分離絶縁膜２領域以外の領域にほぼ対応するマスクでＳｉ酸化膜４０と２０ｎｍ厚のＳｉ窒化膜４１に開口を施し、Ａｌ酸化膜３９面を露出させた。続いてスパッタ法により１０ｎｍ厚のチタン（Ｔｉ）膜、８０ｎｍ厚のタングステン（Ｗ）膜からなるレーザーエネルギー吸収膜６を連続して堆積させて開口内部を充填した。この状態から半導体装置の配線製造工程で通常使用されている化学的機械的研磨法に基づいて高融点金属膜より成るレーザーエネルギー吸収膜６を研磨した。研磨の終点はＳｉ窒化膜４１表面の露出した段階で制御した。これはシリコン酸化膜の研磨速度は上記高融点金属膜の速度の約１／３０程度しかないためである。上記選択研磨により開口内部にのみ高融点金属膜よりなるレーザーエネルギー吸収膜６を選択残置した。この状態より平坦化された表面に１０ｎｍ厚でＴｉＮ膜からなる反応防止膜７を全面に堆積し、続いて５０ｎｍ厚のシリコン膜を４００℃以下の温度で化学気相反応により全面に堆積し、反射防止膜８とした。上記反射防止膜８の膜厚条件はレーザーエネルギー吸収膜におけるエネルギー吸収率が最大となる条件であり、他の膜厚としては光学的観点と潜熱増加の観点から照射レーザー光の波長λ、反射防止膜の屈折率ｎの定義に対し、反射防止膜の膜厚は照射レーザー光の反射率が最低となる膜厚よりλ／（２ｎ）だけ厚い膜厚である２００ｎｍであっても良い。上記反射防止膜は非晶質ではなく、多結晶Ｓｉ膜であることが望ましく、ニッケル（Ｎｉ）、又はアルミニュウム（Ａｌ）等の蒸着とその後の４５０℃以下程度の低温熱処理を通じて非晶質膜を結晶化させても良い。然しながら５００℃以上を要するＳｉ膜の製膜や熱処理を施すことは下地に非晶質領域が存在する場合、上記熱処理で固相成長が実質的に開始され、レーザー光照射による選択的溶融が実施できなくなるので好ましくない。下地基板にＳｉの非晶質層が存在し、非晶質状態を保持するためには表面保護膜、レーザーエネルギー吸収膜６、及び反射防止膜８の製膜工程全てを通じて最大許容温度は４５０℃以下、特に４００℃以下が望ましい。上記の製造工程を経ることにより、高濃度非晶質ソース、ドレイン拡散層５８、５９の全ての領域でレーザーエネルギー吸収膜６、及び反射防止膜８の各膜厚を均一に設計し、且つゲート電極４上や素子間分離絶縁膜２上にはレーザーエネルギー吸収膜６が存在しない構成が実現できる。上記膜構成において、特に重要なことは反射防止膜８が平坦な下地上に均一に構成可能となるため該膜厚が所望領域上で下地形状に依存せず一定に構成されることである。１０６４ｎｍなる照射レーザー波長に対してＳｉから成る反射防止膜８がない場合のエネルギー反射率は約６４％、エネルギー吸収率が３２％であるのに対し反射防止膜８の膜厚が増加するに従い反射率はほぼ零％に低下し、エネルギー吸収率は８７％にまで増加する。更に反射防止膜８の膜厚が増加すると例えば１２５ｎｍの場合、反射率が増加に転じて約７０％、エネルギー吸収率は逆に低下して２５％となる。更なる反射防止膜８の膜厚増加が今度は反射率の低下と吸収率の増加となる。即ち、１０６４ｎｍなる照射レーザー波長に対し、反射防止膜８の膜厚を下地形状によらず５０ｎｍ一定に保つことがレーザー光照射による加熱分布を一定に保つ上で最も重要である（図１）。
【００２６】
図１の状態より半導体レーザーによる励起を用いたＹＡＧレーザーを照射し、レーザーエネルギー吸収膜６の極短時間加熱により下地高濃度ソース、ドレイン拡散層の非晶質層５８及び５９を溶融、再固相成長させた。照射波長は１０６４ｎｍ、照射パルスの半値幅は９０ｎｓ、照射エネルギー密度は４２０ｍＪ／ｃｍ２であった。照射面積は５ｘ５ｍｍ２であり、全面照射においては、最大エネルギー密度の９５％以下の領域が互いに重畳するごとく実施した。溶融過程で不純物のＡｓは溶融領域で５ｘ１０２１／ｃｍ３程度の均一矩形高濃度になるごとく再分布し、極浅の矩形高濃度拡散層５５０と５６０、及び深い矩形高濃度拡散層５００と５２０を形成した。上記矩形高濃度拡散層における最大濃度勾配は３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配４ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が実現された。ゲート電極端部でゲート側壁絶縁膜直下における不純物分布も別途準備した試料の断面透過電子顕微鏡によるエネルギー分散型スペクトル法を用いた高濃度不純物分布の観測でも均一矩形高濃度不純物分布であることが確認された。レーザー光照射処理の後、反射防止膜８はドライエッチングで、反応防止膜７、レーザーエネルギー吸収膜６、及びＡｌ酸化膜３９はエッチング溶液にて各々選択的に除去し、ソース、ドレインの矩形高濃度拡散層５００及び５２０表面を露出させた（図５）。
図５の状態より残置されているＳｉ窒化膜４４を除去し、ゲート電極４の表面を露出させてから公知のＩＧＦＥＴを主構成要素とする半導体装置の製造方法に基づき、ゲート電極４、及びソース、ドレイン拡散層５００及び５２０上への選択的Ｃｏ珪化膜８９の形成、第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施し半導体装置を製造した（図６）。
上記製造方法を経て製造された半導体装置の断面透過電子顕微鏡観察においてソース、ドレイン拡散層５０、５００、５５、５５０、５２、５２０、５６、５６０何れにおいてもゲート電極端からの間隔に依存せず、全ての領域において何らの結晶欠陥も観測されなかった。上記のように、高濃度ソース、ドレイン拡散層の非晶質層を溶融、再固相成長させた領域の結晶形態は、従来高温短時間熱処理に基づく非晶質層からの固相成長において、イオン注入飛程境界に起因して残置される結晶欠陥や固相成長時に通常観察されるループ転位の存在、又は双晶等の結晶欠陥が残存する現状技術と全く異なる事実である。一方ソース・ドレイン接合に関しては不純物分布が１桁の濃度差が２から３ｎｍ以内となる如き急峻な不純物分布を有する矩形高濃度不純物分布と結晶形態に相関があり、上記矩形高濃度不純物分布が達成された領域においては透過電子顕微鏡観察では何ら欠陥が観測できず、高濃度矩形不純物分布が達成されていない不十分な加熱条件では双晶やイオン注入端欠陥の何れかが観測されることが明らかとなった。また、ゲート電極の蒸発等に基づくパターン崩れ不良も全く存在しなかった。更に、ゲート電極に添加された不純物の薄いゲート絶縁膜３を介した基板への漏洩に基づく閾電圧の変動も観測されず、レーザー照射によるゲート電極の加熱が十分に抑制されたことが確認された。ゲート電極に関する不純物漏洩拡散やゲート絶縁膜劣化の発生とゲート電極の結晶形態の間には相関が見られ、溶融状態を経て再結晶した液相成長多結晶シリコンにおいては不純物漏洩拡散やゲート絶縁膜劣化の発生が確実に観測される。固相成長の履歴を有するシリコンゲート電極でのみ不純物漏洩拡散やゲート絶縁膜劣化の発生が抑制されており、結晶形態の観点からは固相成長の履歴を有することが望ましい。従って、レーザー熱処理後の集積回路を結晶構造的観点から見ればゲート電極は固相成長に基づく多結晶、ソース・ドレイン接合領域は双晶やイオン注入端欠陥を有しない完全結晶であることが望ましい。本実施の形態において、反射防止膜８としてＳｉ膜の場合について記載したが上記膜はＧｅ、膜或いはＳｉＧｅ混合膜によっても良く、同様の効果が得られる。
尚、本実施の形態を適用する半導体装置が面積を異にする複数個所のソース・ドレイン接合領域で構成される場合、レーザーエネルギー吸収膜６の占有面積の違いに基づき熱容量に差異が生じるために一定照射エネルギー条件において溶融条件が占有面積に依存して小面積領域が十分に溶融しないというパターン依存現象が生じる。上記パターン依存現象を解消するためにはレーザーエネルギー吸収膜６の占有面積が微小領域群（例えばメモリアレー領域）に対して選択的に強い照射エネルギーでレーザー光を照射し、その後該領域と占有面積が広いレーザーエネルギー吸収膜６群（例えば周辺回路領域）を含めた全領域で再度やや弱い照射エネルギーでレーザー光照射を施す。レーザーエネルギー吸収膜６の占有面積が微小領域群で重複して照射されるレーザー光照射条件は大面積領域が十分に溶融し、活性化する条件で実施した。レーザー光照射の重複される領域においては最初のレーザー光照射により非晶質領域は既に結晶化されており重複照射の影響は無視することができ、面積を異にする複数個所のソース・ドレイン接合領域を有する半導体装置においても面積依存性を克服して全領域をレーザー光照射により活性化することができた。
【００２７】
＜実施の形態２＞
図７から図１０は、本発明の第２の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの製造工程順を示す断面図であり、図１１はその完成断面図である。前記実施の形態１に従ってＡｌ酸化膜よりなる表面保護膜３９の全面堆積まで実施したが深いソース、ドレイン拡散層５０及び５２と深い非晶質層５９を形成する工程は実施しなかった（図７）。
【００２８】
図７の状態より前記実施の形態１に従ってＳｉ酸化膜４０とＳｉ窒化膜４１の全面堆積と、ゲート電極４を跨ぎ、ソース拡散層５０、ドレイン拡散層５２全体を含む領域にほぼ対応するマスクでＳｉ酸化膜４０とＳｉ窒化膜４１に開口を施し、Ａｌ酸化膜３９面を露出させた。引き続き、前記実施の形態１に従いレーザーエネルギー吸収膜６を連続して堆積させて開口内部を充填し、レーザーエネルギー吸収膜６を研磨してＳｉ窒化膜４１表面の露出させた。引き続き１０ｎｍの膜厚でＴｉＮ膜からなる反応防止膜７の全面に堆積と５０ｎｍ厚の非晶質シリコン膜８を４００℃以下の温度で化学気相反応により全面に堆積してからやはり前記実施の形態１に従ってレーザー光照射を施して極浅非晶質層５８の溶融再固相化により極浅の矩形高濃度ソース及びドレイン拡散層５５０と５６０を形成した（図８）。
【００２９】
図８の状態より前記実施の形態１に従って反射防止膜８はドライエッチングで、反応防止膜７、及びレーザーエネルギー吸収膜６と表面保護膜３９はエッチング溶液にて各々選択的に除去し、極浅の矩形高濃度ソース及びドレイン拡散層５５０と５６０表面を露出させた。続いて、化学気相反応により全面に２０ｎｍ厚のＳｉ膜８１を堆積させた。Ｓｉ膜８１には所望によりイオン注入法等でＡｓやＰ等のＮ導電型不純物を任意量導入しても良い。（図９）。
【００３０】
図９の状態より機械的化学的研磨によりＳｉ窒化膜４１上に突出しているＳｉ膜８１膜を選択的に除去した。研磨の終点はＳｉ窒化膜４１、及び４４面とした。Ｓｉ窒化膜４１、及び４４を燐酸溶液により選択的に除去したがこの時Ｓｉ膜８１も多少エッチングされる。次に公知のＩＧＦＥＴ製造方法に基づきゲート電極４表面部分とともに、露出されているＳｉ膜８１全てをＣｏ珪化膜８９に変換し、更に第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施して半導体装置を製造した（図１１）。
【００３１】
上記の製造工程を経ることにより、極浅の矩形高濃度分布を有する拡散層５５０、及び５６０とその上部に積上げ配置された珪化膜８９によりソース、ドレイン領域が構成される超微細ＩＧＦＥＴが製造された。これにより本超微細ＩＧＦＥＴにおいては深いソース、ドレイン拡散層を形成するためのイオン注入の必要がなくなり、深いソース、ドレイン注入イオンの遮蔽として必須条件であったゲート電極高さに対する制限が緩和された。従って、より短いゲート長を加工するための必須条件であるより低いゲート高さを有する超微細ＩＧＦＥＴが可能となった。具体的には１０ｎｍの超微細ゲート長を有するＩＧＦＥＴの実現のために極薄ソース、ドレイン５５、５６形成の注入イオンの遮蔽を可能とする３０ｎｍから４０ｎｍ以下の薄いＳｉ膜によりゲート電極を構成することが可能となった。
本実施の形態に基づく半導体装置においてはより微細なゲート電極を加工可能とするためにゲート電極高さが低く構成され、併せて積上げソース・ドレイン構造との併用を可能とする必要がある。本実施の形態に基づく半導体装置においてはゲート電極とソース・ドレイン電極間の短絡を防止するためにゲート側壁絶縁膜の高さをゲート電極高さよりも高く構成することにより実現した。
【００３２】
本実施の形態に基づく極浅の矩形高濃度分布を有する拡散層５５０、及び５６０の形成において、浅い非晶質層５８上の全ての領域でレーザーエネルギー吸収膜６を下地形状に依らず均一に設計することができたのでゲート側壁絶縁膜７２直下、及びゲート電極間が最小寸法となる領域も含め５ｘ１０２１／ｃｍ３程度の均一矩形高濃度で且つ、不純物分布での最大濃度勾配は３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配４ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が全領域で実現された。断面透過電子顕微鏡観察においてもソース、ドレイン拡散層５００、５６０にはゲート電極端からの間隔に依存せず、全ての領域において何らの結晶欠陥も観測されなかった。またゲート電極の蒸発等に基づくパターン崩れ不良も全く存在しなかった。更に、ゲート電極に添加された不純物の薄いゲート絶縁膜３を介した基板への漏洩に基づく閾電圧の変動も観測されず、レーザー照射によるゲート電極の加熱が十分に抑制されたことが前記実施の形態１と同様に確認された。
【００３３】
上記の製造工程において、極浅のソース、ドレイン拡散層５５、５６を形成するＡｓのイオン注入、及びゲート側壁絶縁膜７２の形成に続いて、該ソース、ドレイン拡散層５５、５６の接合深さ付近で最大不純物濃度となる如く、且つパンチスルー防止のためのＰ導電型イオン注入を補償するごとき注入量でＮ導電型を有するＰ（リン）のイオン注入を追加した半導体装置も別途試作した（図示せず）。Ｐ（リン）イオン注入を追加することによりソース、ドレイン極浅接合の接合底面領域における実効的不純物濃度は低下され、接合容量の低下による半導体装置の高速動作化が達成される。特に本実施の形態における半導体装置ごとく、深いソース・ドレイン接合を有しない超微細ＩＧＦＥＴでは深いソース・ドレイン間のパンチスルー電流成分の発生せず、半導体表面近傍におけるパンチスルー成分のみを考慮したデバイス設計が可能となり、極浅接合底面寄生容量成分の低減が可能となった。
【００３４】
＜実施の形態３＞
図１２は、本発明の第３の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの途中製造工程を示す断面図であり、図１４はその完成断面図である。前記実施の形態２に従ってＹＡＧレーザー照射による極浅の矩形高濃度分布を有する拡散層５５０、及び５６０の形成を行ない、反射防止膜８はドライエッチングで、反応防止膜７、及びレーザーエネルギー吸収膜６と表面保護膜３９はエッチング溶液にて各々選択的に除去し、極浅の矩形高濃度ソース及びドレイン拡散層５５０と５６０表面を露出させた。更に、露出されたＳｉ窒化膜４１、４４も選択的に除去した。この状態より公知の選択エピタキシャル法により２０ｎｍ厚のＳｉ膜８１を露出されたＳｉ表面にのみ選択的に堆積させた。Ｓｉ膜８１には所望によりイオン注入法等でＡｓやＰ等のＮ導電型不純物を任意量導入しても良い（図１２）。
【００３５】
図１２の状態より、前記実施の形態２に従い露出されているＳｉ膜８１全てをＣｏ珪化膜８９に変換し、更に第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施して半導体装置を製造した（図１４）。
【００３６】
本実施の形態に基づいて製造された半導体装置においても、前記実施の形態２に基づく半導体装置と同様に極浅の矩形高濃度分布を有する拡散層５５０、及び５６０とその上部に積上げ配置された珪化膜８９によりソース、ドレイン領域が構成される超微細ＩＧＦＥＴが製造された。これにより本超微細ＩＧＦＥＴにおいては深いソース、ドレイン拡散層を形成するためのイオン注入の必要がなくなり、深いソース、ドレイン注入イオンの遮蔽として必須条件であったゲート電極高さに対する制限が緩和された。従って、より短いゲート長を加工するための必須条件であるより低いゲート高さを有する超微細ＩＧＦＥＴが可能となった。具体的には１０ｎｍの超微細ゲート長を有するＩＧＦＥＴの実現のために極薄ソース、ドレイン５５、５６形成の注入イオンの遮蔽を可能とする３０ｎｍから４０ｎｍ以下の薄いＳｉ膜によりゲート電極を構成することが可能となった。
【００３７】
本実施の形態に基づく極浅の矩形高濃度分布を有する拡散層５５０、及び５６０の形成において、浅い非晶質層５８上の全ての領域でレーザーエネルギー吸収膜６を下地形状に依らず均一に設計することができたのでゲート側壁絶縁膜７２直下、及びゲート電極間が最小寸法となる領域も含め５ｘ１０２１／ｃｍ３程度の均一矩形高濃度で且つ、不純物分布での最大濃度勾配は３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配４ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が全領域で実現された。断面透過電子顕微鏡観察においてもソース、ドレイン拡散層５００、５６０にはゲート電極端からの間隔に依存せず、全ての領域において何らの結晶欠陥も観測されなかった。またゲート電極の蒸発等に基づくパターン崩れ不良も全く存在しなかった。更に、ゲート電極に添加された不純物の薄いゲート絶縁膜３を介した基板への漏洩に基づく閾電圧の変動も観測されず、レーザー照射によるゲート電極の加熱が十分に抑制されたことが前記実施の形態２と同様に確認された。
【００３８】
＜実施の形態４＞
図１３は、本発明の第４の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの途中製造工程を示す断面図であり、図１４はその完成断面図である。前記実施の形態３におけるＳｉ膜８１の堆積において本実施の形態においては選択エピタキシャル法の代わりに遠隔スパッタ法を用いて２０ｎｍ厚のＳｉ膜８１を堆積させた。遠隔スパッタ法により堆積された上記Ｓｉ膜８１は下地基板形状に基づき形成膜厚が異なり、平坦な下地基板上膜厚に対する凸形状下地基板の側壁部における膜厚は１／１０程度となる。下地基板形状に依存して堆積膜厚に方向性を有する他の手法としてはコリメータ・スパッタ法、触媒化学気相反応法、或いはイオン蒸着法などがあり、これらの異方性堆積手法を用いて実施しても何ら問題ない（図１３）。
【００３９】
図１３の状態より前記実施の形態１に従ってＳｉ窒化膜４１、４４上のＳｉ膜８１の化学的機械的研磨による選択除去と、凸形状下地基板の側壁部、即ちゲート電極側壁部、に堆積されているＳｉ膜８１の成分が消滅するごとく燐酸溶液によりエッチング除去した。しかる後、前記実施の形態３に従い露出されているＳｉ膜８１全てをＣｏ珪化膜８９に変換し、更に第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施して半導体装置を製造した（図１４）。
【００４０】
本実施の形態に基づいて製造された半導体装置においても、前記実施の形態３に基づく半導体装置と同様に極浅の矩形高濃度分布を有する拡散層５５０、及び５６０とその上部に積上げ配置された珪化膜８９によりソース、ドレイン領域が構成される超微細ＩＧＦＥＴが製造された。これにより本超微細ＩＧＦＥＴにおいては深いソース、ドレイン拡散層を形成するためのイオン注入の必要がなくなり、深いソース、ドレイン注入イオンの遮蔽として必須条件であったゲート電極高さに対する制限が緩和された。従って、より短いゲート長を加工するための必須条件であるより低いゲート高さを有する超微細ＩＧＦＥＴが可能となった。具体的には１０ｎｍの超微細ゲート長を有するＩＧＦＥＴの実現のために極薄ソース、ドレイン５５、５６形成の注入イオンの遮蔽を可能とする３０ｎｍから４０ｎｍ以下の薄いＳｉ膜によりゲート電極を構成することが可能となった。本実施の形態に基づく極浅の矩形高濃度分布を有する拡散層５５０、及び５６０の形成において、浅い非晶質層５８上の全ての領域でレーザーエネルギー吸収膜６を下地形状に依らず均一に設計することができたのでゲート側壁絶縁膜７２直下、及びゲート電極間が最小寸法となる領域も含め５ｘ１０２１／ｃｍ３程度の均一矩形高濃度で且つ、不純物分布での最大濃度勾配は３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配４ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が全領域で実現された。断面透過電子顕微鏡観察においてもソース、ドレイン拡散層５００、５６０にはゲート電極端からの間隔に依存せず、全ての領域において何らの結晶欠陥も観測されなかった。またゲート電極の蒸発等に基づくパターン崩れ不良も全く存在しなかった。更に、ゲート電極に添加された不純物の薄いゲート絶縁膜３を介した基板への漏洩に基づく閾電圧の変動も観測されず、レーザー照射によるゲート電極の加熱が十分に抑制されたことが前記実施の形態３と同様に確認された。
【００４１】
＜実施の形態５＞
図１５から図１７は、本発明の第５の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの製造工程順を示す断面図であり、図１８はその完成断面図である。前記実施の形態１においてはゲート電極構造としてＳｉ膜を用い、その表面をソース、ドレイン拡散層表面と同時に珪化する所謂サリサイド構造を用いたが、本実施の形態においてはゲート電極構造として予めＳｉ膜４とＷ（タングステン）の珪化膜８９の積層膜を加工してゲート電極とし、ソース、ドレイン拡散層イオン注入の注入マスクとして用い、前記実施の形態１に従って、深いソース拡散層５０、深いドレイン拡散層５２の形成まで実施した。本実施の形態ではこの状態より公知のスパイクアニ−ル（１１００℃）を施し、極浅ソース拡散層５５、ドレイン拡散層５６と深いソース拡散層５０、深いドレイン拡散層５２を同時に活性化させた。続いて前記実施の形態１に従い、Ａｌ酸化膜よりなる表面保護膜３９の全面堆積とＳｉ酸化膜４０とＳｉ窒化膜４１を全面に堆積した（図１５）。
【００４２】
図１５の状態より機械的化学的研磨によりゲート電極４上に突出しているＳｉ窒化膜４１とＳｉ酸化膜４０を選択的に除去した。研磨の終点はゲート電極４領域以外におけるＳｉ窒化膜４１面とした（図１６）。
【００４３】
図１６の状態よりゲート電極４を跨ぎ、ソース拡散層５０、ドレイン拡散層５２全体を含む領域、即ち素子間分離絶縁膜２領域以外の領域にほぼ対応するマスクでＳｉ酸化膜４０とＳｉ窒化膜４１にドライエッチングにより開口を施した。Ａｌ酸化膜３９をドライエッチングの阻止膜として用い、Ａｌ酸化膜３９表面の露出後、Ａｌ酸化膜３９を燐酸溶液により選択的に除去した（図１７）。
【００４４】
図１７の状態より開口領域を完全に充填するごとく１０ｎｍ厚のＴｉＮ膜とＷ膜の積層からなる金属膜を化学気相反応により堆積し、Ｓｉ窒化膜４１上等に残置された上記金属膜を化学的機械的研磨により除去し、開口内部にのみ選択的に残置させてコンタクト孔内配線金属８６とした。続いて、第二の配線層間絶縁膜９１の堆積と所望の回路構成に基づく同絶縁膜への開口を施し、該開口へのサイドの金属膜充填と化学的機械的研磨による開口内部への選択残置によりコンタクト孔内配線金属９０の形成を行なった。さらに、所望回路構成に基づくソース電極８７、ドレイン電極８８を含む配線工程を施してＩＧＦＥＴを主たる構成素子とする半導体装置を製造した（図１８）。
【００４５】
本実施の形態に基づいて製造された半導体装置においてはソース、ドレイン拡散層との接続を拡散層の珪化処理を施さずとも拡散層全面における配線金属との接続が実施できるので接触抵抗を低減でき、従ってトランジスタの直列抵抗の低減、即ち大電流高速動作化が実現できる。これにより従来装置における拡散層表面の珪化に基づく局所的接合劣化の問題を解消し、良品歩留まりの向上、信頼性向上も可能となる。更に、本実施の形態に基づいて製造された半導体装置においては従来、Ｓｉ酸化膜４０の開口にあたり、ゲート側壁絶縁膜７２として十分に厚いＳｉ窒化膜以外はドライエッチング開口工程において、ゲート電極の一部露出が生じ、ゲート電極とソース、又はドレイン接続電極間で短絡が生じる問題があったが、本実施の形態によれば開口ドライエッチングは薄いＡｌ酸化膜３９のみで抑止可能なためゲート側壁絶縁膜７２の膜厚、材質に対する制約は全て解消できる。これにより本実施の形態に基づく半導体装置においては誘電率の大きなＳｉ酸化膜によるゲート側壁絶縁膜の採用によるゲート・ソース間、又はゲート・ドレイン間の寄生容量低減効果、即ち高速動作化にも対応できる。更に、ゲート側壁絶縁膜７２として各種の絶縁膜を用いることが可能となるため、活性領域における応力制御、ゲートフリンジ電気力線制御などに基づく高性能化、高信頼度化を図ることが可能となる。
【００４６】
＜実施の形態６＞
図１９は、本発明の第６の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴのレーザー熱処理工程実施直前を示す断面図である。前記実施の形態２において、Ａｌ酸化膜からなる表面保護膜３９はＳｉ酸化膜４０の開口ドライエッチングのエッチング阻止膜、及びレーザー照射時におけるレーザーエネルギー吸収膜からの良熱伝導膜としての機能を兼用させる構成としたが、両機能の最適膜厚条件は必ずしも同一とは言い難い。本実施の形態による半導体装置の製造では前記実施の形態２におけるＳｉ酸化膜４０の開口の後、３ｎｍ厚のＳｉ窒化膜と５ｎｍ厚のＡｌ酸化膜から成る積層膜３９を非晶質層５８表面に改めて形成してからレーザーエネルギー吸収膜６の堆積と平坦化、反応防止膜７、及び反射防止膜８の堆積、更にはレーザー光照射による拡散層の活性化処理を前記実施の形態２に従って実施した（図１９）。
【００４７】
図１９の状態より反射防止膜８、反応防止膜７、レーザーエネルギー吸収膜６、及び積層膜３９を前記実施の形態２に基づいて除去した後、引き続いて実施の形態２に基づいてＩＧＦＥＴを主たる構成素子とする半導体装置を製造した。
本実施の形態に基づき製造された半導体装置においては照射するレーザーエネルギーの設定に対応して任意に表面保護膜３９の積層構成、膜厚を配線層間絶縁膜４００の加工条件と独立に設定できるため活性化すべき拡散層（非晶質層）深さ等に対応したより効率的な熱伝播特性を可能とする膜構成が実現でき、レーザー光照射による拡散層活性化の適用可能条件をより広範囲に拡大することが可能となる。
【００４８】
＜実施の形態７＞
図２０は、本発明の第７の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの完成断面図である。前記実施の形態２において、単結晶Ｓｉよりなる半導体基板１の代わりに支持基板１０１、２００ｎｍ厚の埋め込み酸化膜１０５上に構成された１０ｎｍ厚の単結晶Ｓｉ膜１００を用いて半導体装置を製造した。上記構造の単結晶Ｓｉ膜はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）と称され素子間分離絶縁膜２と埋め込み酸化膜１０５により半導体装置を構成する単位ＩＧＦＥＴが互いに完全分離されることに特徴を有し、且つソース、ドレイン拡散層５５、５６、５５０、５６０の底面成分、又は電界が印加された状態における空乏層底面成分が埋め込み酸化膜１０５に接する構成では拡散層容量が厚い埋め込み酸化膜容量との直列接続となるため、寄生容量の低減化も実現されて高速、低電力性で際立った特性を有する。
【００４９】
本実施の形態に基づき製造された半導体装置においては、前記実施の形態２におけるソース、ドレイン拡散層活性化に要したレーザー照射エネルギーに比べて約２／３に低下させても同様な活性化効果を得る事ができた。上記は拡散層５５、５６、５５０、５６０の活性化に要する熱が埋め込み酸化膜１０５の存在のために支持基板１０１へ放熱され難く、従ってより低エネルギーのレーザー光照射でも非晶質層が十分に加熱されるためと考えられる。
【００５０】
本実施の形態に基づく半導体装置が構成される単結晶Ｓｉ膜１００として１０ｎｍと極薄で完全空乏型ＩＧＦＥＴが構成素子となる場合について記載したが、上記膜厚は１００ｎｍ以上と厚く、所謂部分空乏型ＩＧＦＥＴが構成素子となる場合についても同様に適用できる。
【００５１】
本実施例では、単結晶Ｓｉよりなる半導体基板１の代わりにＳＯＩ基板を用いた場合を示したが、単結晶Ｓｉよりなる半導体基板１の代わりにガラス基板上に構成された多結晶Ｓｉ膜を用いても良い。また、ガラス基板１１０の代わりに石英基板とし、多結晶Ｓｉ膜の代わりに単結晶Ｓｉ膜とする構造の結晶基板であっても良い。後者は所謂ウエーハ貼り合わせ技術により市販されており、高価である点を除けば何ら問題がない。
【００５２】
＜実施の形態８＞
図２１から図２３は、本発明の第８の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの製造工程順を示す断面図であり、図２４はその完成断面図である。前記実施の形態２に従って、ゲート電極４とゲート保護絶縁膜４４のパターニングを施したが、本実施の形態においては５０ｎｍ厚の多結晶Ｓｉ膜と、１０ｎｍ厚のシリコン酸化膜及び４０ｎｍ厚のシリコン窒化膜よりなる積層絶縁膜をパターニングして各々ゲート電極４、ゲート保護膜４４とした。本実施の形態においては多結晶Ｓｉ膜の低抵抗化のための不純物導入は省略した。しかる後、前記実施の形態２に従って浅い非晶質層５８を含む浅い高濃度ソース拡散層５５、浅い高濃度ドレイン拡散層５６の形成、ゲート側壁絶縁膜７２の形成から極浅矩形高濃度拡散層５５０、５６０の形成、及び拡散層の活性化に至るレーザー光照射熱処理の実施とレーザーエネルギー吸収膜６や反射防止膜８等レーザー光照射熱処理に用いた材料を選択除去した後、高濃度にＰが添加された８０ｎｍ厚のＳｉ膜８１を全面に堆積した。尚、相補型ＩＧＦＥＴの場合はＢが高濃度に添加されたＳｉ膜とＳｉ酸化膜の積層膜の堆積とパターニングによるＰ導電型ＩＧＦＥＴ領域上への選択残置に引き続いて上記のＰ添加Ｓｉ膜の堆積とＮ導電型ＩＧＦＥＴ領域上へのパターニングによる選択残置を施してから上記のＳｉ酸化膜を除去すればよい（図２１）。
【００５３】
図２１の状態より配線層間絶縁膜４００上に堆積されているＳｉ膜８１をシリコン窒化膜４１を研磨終点とする機械的化学的研磨により選択的に除去した。しかる後、シリコン窒化膜４１を熱燐酸溶液により選択的に除去しゲート電極４表面も露出させた。この時Ｓｉ膜８１も僅かにエッチングされる（図２２）。
【００５４】
図２２の状態より前記実施の形態２に従ってＳｉ膜８１とゲート電極４をＣｏによる珪化処理を施したが、本実施の形態においては５０ｎｍ厚のゲート電極４全てを珪化し金属珪化ゲート電極とした。この時ソース、ドレイン拡散層上の金属珪化膜８９下部にはＳｉ膜８１が残置され、極浅矩形高濃度拡散層５５０、５６０に達することはない（図２３）。
【００５５】
図２３の状態より、前記実施の形態２に従って第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施し半導体装置を製造した（図２４）。
【００５６】
本実施の形態に基づき製造された半導体装置においては前記実施の形態２に基づく半導体装置の特徴を全て有している。加えて、Ｓｉゲート電極の加工精度を保持した超微細の金属珪化膜ゲート電極を構成できるためＳｉゲート電極の問題点であるゲート電極側の空乏化に基づく実効ゲート膜厚の増大、即ち一定電源電圧における駆動電流の相対的低下が解消され、低電圧電源においても大電流化が達成できた。具体的には従来Ｓｉゲート電極の半導体装置においては物理的ゲート絶縁膜の膜厚に対して電気容量として現れる実効ゲート絶縁膜の膜厚がＳｉ酸化膜換算で０．８ｎｍ程度ゲート空乏化により厚く作用したのに対し、本実施の形態における半導体装置においてはゲート絶縁膜の物理的膜厚と電気的膜厚はほぼ同一にできた。
【００５７】
更に本実施の形態に基づく半導体装置においてはゲート電極に高濃度の不純物を添加しなくても従来珪化Ｓｉゲート電極の１／５程度までに低抵抗化されるため、ゲート電極内の高濃度添加不純物、特にＰ導電型ＩＧＦＥＴにおけるＢ、のゲート絶縁膜突き抜けに基づく閾電圧ばらつきの不良から本質的に解消された。更に本実施の形態に基づく半導体装置においてはゲート電極材料が金属珪化膜であるため、Ｓｉゲート電極との仕事関数の違いにより閾電圧値が０．５Ｖ程度上昇する。これは従来の超微細半導体装置における閾電圧値低下を防止するために高濃度のチャネル不純物の注入が不可欠であり、そのために不純物散乱による移動度の低下が不可避であった事実に対し、高濃度のチャネル不純物の注入が不要となったことを意味する。即ち、本実施の形態に基づく半導体装置においてはチャネル不純物濃度の低減に基づく駆動電流の増大が実現できた。ここにおいて、極浅矩形高濃度拡散層よりなるソース、ドレイン拡散層の実現がパンチスルー電流の抑制、即ち短チャネル効果の防止と直列抵抗の飛躍的低減に画期的役割を果たしたことは言うまでもない。本実施の形態において、ソース、ドレイン拡散層上の珪化膜は半導体基板内部には到達しないように構成できる。これにより珪化膜金属が極浅接合を突き抜け、接合不良となることも防止できる。
【００５８】
＜実施の形態９＞
図２５から図２６は、本発明の第９の実施の形態によるバイポーラトランジスタとＩＧＦＥＴが混載された所謂ＢｉＣＭＯＳと称される半導体装置の製造工程順を示す断面図、図２７はその完成断面図である。図において、簡略化のためにバイポーラトランジスタはＮ−Ｐ−Ｎ型ＳｉＧｅヘテロ接合バイポーラトランジスタとＮ型ＩＧＦＥＴのみを示しているが、一般的には同一基板内に相補型ＩＧＦＥＴとバイポーラトランジスタが混載されるのが通例であり、本実施の形態は当然上記通例の半導体装置に適用できることは言うまでもない。また、バイポーラトランジスタは本実施の携帯のごときＳｉＧｅヘテロ接合ベースではなく、通常のベース接合で構成されていても何ら問題ない。上記の各断面図において、右半分はバイポーラトランジスタ領域を、左半分はＮ型ＩＧＦＥＴ領域を示している。
【００５９】
本実施の形態においては、公知の手法に基づき、半導体基板１にまず超高速バイポーラトランジスタを製造する。公知のバイポーラトランジスタの製造工程に基づき、埋込みＮ導電型高濃度拡散層２００、素子間分離絶縁膜２、エピタキシャル成長に基づくコレクタ層２０１、ベース・コレクタ分離絶縁膜２０を形成した。本実施の形態においてはこの状態よりＩＧＦＥＴ形成予定領域の半導体基板主表面に前記実施の形態１に基づきゲート絶縁膜３、及びゲート電極４を構成する多結晶Ｓｉ膜の堆積、ゲート電極保護絶縁膜（図示せず）の堆積とバイポーラトランジスタ形成領域における多結晶Ｓｉ膜及びゲート電極保護絶縁膜の選択除去を施した。しかる後、高濃度に硼素（Ｂ）、及びＧｅが添加された７０ｎｍ厚程度のＳｉＧｅ混晶膜を絶縁膜２０上も含めてコレクタ層２０１上にエピタキシャル成長させてから所望領域以外のＳｉＧｅ混晶膜を選択除去してベース層２０３とした。エピタキシャル成長において、Ｇｅの含有はコレクタ側で１５％、エミッタ側で５％程度になるごとく濃度勾配を持たせて形成した。なお、絶縁膜２０上では多結晶領域２０４となる。しかる後、Ｂが高濃度に添加された多結晶シリコン膜の堆積とそのパターニングによりベース引出し電極２０４とした。
【００６０】
次にエミッタとベース領域を絶縁分離する絶縁膜２０４の堆積と絶縁膜２０６とベース引出し電極２０４のエミッタ形成予定領域への開口、並びに開口側壁への絶縁膜２０６の選択残置を施してからエミッタ引出し電極を構成する高濃度に燐が添加された多結晶シリコン膜の堆積とそのパターニングによりエミッタ引出し電極２１０を形成した。ＩＧＦＥＴ形成予定領域において、絶縁膜２０４やエミッタ引出し電極２１０を形成した多結晶シリコン膜も選択除去してから、ゲート電極４への不純物添加とそのパターニングを施した。上記パターニングはエミッタ引出し電極のパターニングと同一工程で実施しても良い。しかる後、ゲート電極４とエミッタ引出し電極２１０に添加した高濃度不純物の活性化を高温短時間熱処理により施してからＩＧＦＥＴ形成領域において、ゲート電極をイオン注入マスクとする極浅接合ソース５５及びドレイン拡散層５６を形成し、ゲート電極側壁絶縁膜７２、及び深いソース拡散層５０、ドレイン拡散層５２を前記実施の形態１に従って形成した。極浅のソース５５及びドレイン拡散層５６と深いソース拡散層５０、ドレイン拡散層５２は非晶質状態を保持している。（図２５）
図２５の状態から前記実施の形態１に従って４００℃以下の低温で１０ｎｍ厚のＡｌ酸化膜よりなる表面保護膜３９と９０ｎｍ厚のＳｉ酸化膜４０等を全面に堆積してから機械的化学的研磨によりゲート電極４上に突出しているＳｉ酸化膜４０等を選択的に除去してからＩＧＦＥＴ形成予定領域において、ゲート電極４を跨ぎ、ソース拡散層５０、ドレイン拡散層５２全体を含む領域、即ち素子間分離絶縁膜２領域以外の領域にほぼ対応するマスクでＳｉ酸化膜４０等に開口を施し、Ａｌ酸化膜３９面を露出させた。続いてスパッタ法により１０ｎｍ厚のチタン（Ｔｉ）膜、８０ｎｍ厚のタングステン（Ｗ）膜からなるレーザーエネルギー吸収膜６を連続して堆積させて開口内部を充填した。この状態から半導体装置の配線製造工程で通常使用されている化学的機械的研磨法に基づいて高融点金属膜より成るレーザーエネルギー吸収膜６を研磨した。
【００６１】
次に平坦化された表面に１０ｎｍ厚でＴｉＮ膜からなる反応防止膜７を全面に堆積し、続いて５０ｎｍ厚のシリコン膜を４００℃以下の温度で化学気相反応により全面に堆積し、反射防止膜８とした。この状態より前記実施の形態１に従って全面にレーザー光照射を施し、非晶質層である極浅のソース５５及びドレイン拡散層５６と深いソース拡散層５０、ドレイン拡散層５２を選択的に溶融、再固相成長させた。
【００６２】
本実施の形態においてはＩＧＦＥＴ領域におけるソース、ドレイン拡散層のみを活性化熱処理する手法を記載しているがバイポーラトランジスタにおけるエミッタ引出し電極２１０の活性化熱処理をソース、ドレイン拡散層の活性化熱処理と一括して施すことも可能である。この場合、Ｓｉ酸化膜４０等への開口とレーザーエネルギー吸収膜６の開口内部への選択充填をエミッタ領域に施し、レーザー光照射を施せば良い。ここにおいて、エミッタ引出し電極２１０はレーザー光照射を施す直前まで非晶質製を保持させておくことが望ましい。（図２６）
図２６の状態より前記実施の形態１に従って反射防止膜８、反応防止膜７、レーザーエネルギー吸収膜６を選択除去し、露出された表面保護膜３９も除去してから前記実施の形態１に記載の形成工程に準じて露出されたソース、ドレイン拡散層やゲート電極、コレクタ拡散層、ベース引出し電極、及びエミッタ引出し電極上に選択的に金属珪化膜８９を残置させた。しかる後、配線層間絶縁膜８５の形成とその表面の平坦化研磨、及びコンタクト孔の形成とその内部へのコンタクト孔内配線金属８６の選択残置、ソース電極８７、ドレイン電極８８、コレクタ電極２１１、エミッタ電極２１２、及びベース電極２１３を含む電極と配線を所望の回路構成に従って構成し半導体装置とした。（図２７）
本実施の形態に基づき製造された半導体装置においては製造工程、特に熱負荷条件が全く異なるバイポーラトランジスタとＩＧＦＥＴが同一半導体基板に隣接して配置されたＢＩＣＭＯＳ型半導体装置において、高性能バイポーラトランジスタと高性能ＩＧＦＥＴの各々の最適熱処理条件を互いに独立に適用して製造することができるので、バイポーラトランジスタとＩＧＦＥＴの何れにおいても高性能なＢＩＣＭＯＳトランジスタの両立を実現することができた。これは従来のＢＩＣＭＯＳが高性能性を犠牲にしたＩＧＦＥＴと高性能バイポーラトランジスタ、又は高性能性を犠牲にしたバイポーラトランジスタと高性能ＩＧＦＥＴの何れかの組み合わせしか実現出来なかった現状を打破するものである。尚、本実施の形態ではＩＧＦＥＴとバイポーラトランジスタが同一半導体基板に配置された半導体装置に関して記載したが、上記は不揮発性メモリトランジスタや容量素子等、通常構造ＩＧＦＥＴと構造、又は性能を異にする半導体素子、と通常構造ＩＧＦＥＴが同一基板内に配置された半導体装置に関しても同様に適用できることは言うまでもない。
【００６３】
＜実施の形態１０＞
図２８は、本発明の第１０の実施の形態によるＩＧＦＥＴを主たる構成素子とする半導体装置の完成断面図である。前記実施の形態１に従って、ソース、ドレイン拡散層の活性化熱処理を施す。本実施の形態に基づく半導体装置においては上記活性化処理はレーザー光照射に依らず、従来公知の短時間高温熱処理に基づいてもよい。ソース、ドレイン拡散層の熱処理の後、さらに前記実施の形態１に従って、反射防止膜８、反応防止膜７、レーザーエネルギー吸収膜６を選択除去し、露出された表面保護膜３９も除去してから前記実施の形態１に記載の形成工程に準じて露出されたソース、ドレイン拡散層やゲート電極上に選択的に金属珪化膜８９を残置させた。しかる後、ＴｉＮからなる反応防止金属膜の全面堆積及びＷからなる配線金属の全面堆積とその表面の平坦化研磨によりコンタクト孔内に配線金属８６を選択残置させた。
【００６４】
本実施の形態に基づき製造された半導体装置においては、極浅及び深い拡散層からなるソース、ドレイン拡散層のほぼ全領域上で金属配線材料により上部配線と接続できるため直列抵抗を十分に低下でき、大電流高速動作が可能となった。これはゲート電極及びゲート側壁絶縁膜上に延在させたＡｌを主たる構成原子とする表面保護膜３９がＳｉ酸化膜（配線層間絶縁膜）４０のパターニングに対して十分な耐性を有し、ゲート電極を跨ぐ開口に対してもゲート電極との短絡の問題を解消できる特性を有していることに基づく。これによりソース、ドレイン拡散層のほぼ全領域上でコンタクト孔を形成できたためである。
【００６５】
＜実施の形態１１＞
図２９は、本発明の第１１の実施の形態によるＩＧＦＥＴを主たる構成素子とする半導体装置の完成断面図である。前記実施の形態２に従って、ソース、ドレイン拡散層の活性化熱処理を施す。本実施の形態に基づく半導体装置においては上記活性化処理はレーザー光照射に依らず、従来公知の短時間高温熱処理に基づいてもよい。ソース、ドレイン拡散層の熱処理の後、さらに前記実施の形態１に従って、反射防止膜８、反応防止膜７、レーザーエネルギー吸収膜６を選択除去し、露出された表面保護膜３９も除去してから前記実施の形態１に記載の形成工程に準じて露出されたソース、ドレイン拡散層に半導体膜の選択積上げとその選択的金属珪化膜８９の残置を施した。しかる後、ＴｉＮからなる反応防止金属膜の全面堆積及びＷからなる配線金属の全面堆積とその表面の平坦化研磨、によりコンタクト孔内に配線金属８６を選択残置させた。
【００６６】
本実施の形態に基づき製造された半導体装置においては、極浅拡散層とその上部に選択的に残置された半導体薄膜からなるソース、ドレイン領域のほぼ全領域上で金属配線材料により上部配線と接続できるため直列抵抗を十分に低下でき、大電流高速動作が可能となった。これはゲート電極及びゲート側壁絶縁膜上に延在させたＡｌを主たる構成原子とする表面保護膜３９がＳｉ酸化膜（配線層間絶縁膜）４０のパターニングに対して十分な耐性を有し、ゲート電極を跨ぐ開口に対してもゲート電極との短絡の問題を解消できる特性を有していることに基づく。これによりソース、ドレイン領域のほぼ全面でコンタクトを実現できたためである。
【００６７】
＜実施の形態１２＞
前記実施の形態１において、反射防止膜８を反応防止膜７上の全面に堆積し、その膜全面を残したまま、レーザー照射を行なっている。本実施の形態１２では、所望領域以外の反射防止膜８を選択的に除去した場合を示す。反応防止膜７、及びレーザーエネルギー吸収膜６に関しても同一マスクにより選択除去しても何ら問題ない。（図３０）
本実施の形態に基いて製造された半導体集積回路においては、素子間分離絶縁膜上等に構成された受動素子、例えば金属・絶縁膜・金属構造の容量素子、リアクタンス素子等の大面積で且つ拡散層を有しない素子領域を予めレーザー照射加熱の影響から完全に除外することができる。これにより、高周波半導体集積回路等における拡散層のレーザー照射活性化が適用可能となり、更に低電力、高周波動作の可能な半導体集積回路を実現可能とすることができる。
【００６８】
＜実施の形態１３＞
図３１は、本発明の第１３の実施の形態による半導体集積回路の構成素子であるＮ導電型ＩＧＦＥＴの製造工程順を示す断面図であり、図３２はレーザー熱処理工程実施直前を示すＮ導電型ＩＧＦＥＴを構成素子とする半導体集積回路の断面図である。面方位（１００）、Ｐ導電型、直径２０ｃｍの単結晶Ｓｉよりなる半導体基板１に活性領域を画定する素子間分離絶縁領域２の形成、閾電圧調整用イオン注入と活性化熱処理を公知の半導体集積回路の製造手法によって実施した。更に熱酸化膜１．８ｎｍの形成とその表面をＮＯガスにより窒化することにより０．２ｎｍの窒化膜を積層形成し、ゲート絶縁膜３とした。上記窒化膜はＳｉ熱酸化膜よりも比誘電率が大きく、Ｓｉ熱酸化膜と電気的等価な光学的膜厚は約２倍厚に対応する。続いてゲート絶縁膜３上に多結晶Ｓｉ膜とシリコン酸化膜を各々５０ｎｍ、１０ｎｍの膜厚で化学気相堆積法により連続して堆積し、そのパターニングによるゲート電極４、及び素子間分離絶縁膜上におけるダミーゲート電極４００とゲート保護膜（図示せず）の形成を従来公知のＩＧＦＥＴの製造方法により実施した。多結晶Ｓｉ膜への高濃度不純物の添加はＰをイオン注入法により実施した。上記ゲート電極の幅、即ちゲート長の最小値は３０ｎｍ、ゲート電極間最小間隔は９０ｎｍ、ゲート電極の高さはゲート保護絶縁膜４５も含めて６０ｎｍである。ゲート電極４の形成後、該電極を注入阻止マスクとするＡｓのイオン注入を加速エネルギー３ｋｅＶ、注入量５ｘ１０１５／ｃｍ２なる条件で実施し、非晶質層５８を含む極浅ソース拡散層５５及び極浅いドレイン拡散層５６を形成した。上記イオン注入はゲート電極側壁に絶縁膜を選択残置させ、該絶縁膜を注入阻止マスクとして用いても何ら問題ない。この手法によりゲート電極端部と高濃度ソース、ドレイン拡散層端の間隔を変えることができ、パンチスルー耐圧の向上を図ることも可能となる。この状態より３５０℃の低温度によりシリコン酸化膜を３０ｎｍの厚さで全面に堆積した後異方性エッチングを施してゲート電極４及びダミーゲート電極４００の側壁部に選択的に残置してゲート側壁絶縁膜７０とした。続いてゲート電極４とゲート側壁絶縁膜７０を注入阻止マスクとするＡｓのイオン注入を加速エネルギー４０ｋｅＶ、注入量４ｘ１０１５／ｃｍ２なる条件で実施し、非晶質層５９を含む深いソース拡散層５０及び深いドレイン拡散層５１を形成した。（図３１）
図３１の状態より前記実施の形態１に従って表面保護膜、Ｔｉ膜とＷ膜からなるレーザーエネルギー吸収膜６を連続して堆積させた。本実施の形態においては表面保護膜として５ｎｍ厚のシリコン窒化膜を、Ｔｉ膜は１０ｎｍ、Ｗ膜は５０ｎｍの膜厚とした。上記の成膜は何れも４００℃以下の低温で実施した。続いて前記実施の形態１に従い化学的機械的研磨法に基いて高融点金属膜より成るレーザーエネルギー吸収膜６を研磨した。研磨の終点は時間で制御決定した。上記選択研磨により下地凸部上の高融点金属膜を完全に除去し、下地凹部領域のみに高融点金属膜よりなるレーザーエネルギー吸収膜６を選択残置した。次に１０ｎｍ以下の膜厚で平坦化された表面にＴｉＮ膜からなる反応防止膜７を全面に堆積し、続いて２００ｎｍ厚の非晶質シリコン膜を４００℃以下の温度で化学気相反応により全面に堆積し、反射防止膜８とした。（図３２）
図３２の状態より半導体レーザーによる励起を用いたＹＡＧレーザーを照射し、レーザーエネルギー吸収膜６の極短時間加熱により高濃度極浅ソース、ドレイン拡散層５５、５６と深いソース、ドレイン拡散層５０、５１内の非晶質層５８及び５９は同時に溶融し、その後固相成長した。照射波長は１０６４ｎｍ、照射パルスの半値幅は９０ｎｓ、照射エネルギー密度は６５０ｍＪ／ｃｍ２であった。照射面積は５ｘ５ｍｍ２であり、全面照射においては、最大エネルギー密度の９５％以下の領域が互いに重畳するごとく実施した。上記レーザー光照射により下地高濃度ソース、ドレイン拡散層５０、５１の非晶質層５９は瞬間的に溶融した後、再結晶化した。極浅ソース、ドレイン拡散層のイオン注入と同一条件で別途用意した試料に関して二次イオン質量分析法による半導体基板内深さ方向の不純物分布を測定したが、溶融過程で不純物のＡｓは溶融領域で５ｘ１０２１／ｃｍ３程度の均一矩形高濃度になるごとく再分布しその厚さは約１５ｎｍであることが明らかになった。上記不純物分布での最大濃度勾配は２．３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配３．５ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が実現された。ゲート電極端部直下、及びゲート電極間が最小寸法となる領域のソース、ドレイン拡散層５１における微細領域の不純物分布に関して、別途準備した試料の断面透過電子顕微鏡によるエネルギー分散型スペクトル法を用いた高濃度不純物分布の観測でも均一矩形高濃度分布であることが確認された。また、ゲート電極の蒸発等に基づくパターン崩れ不良も全く存在公知しなかった。これはゲート電極４上にレーザーエネルギー吸収膜が配置されず、且つゲート側壁部はレーザーエネルギー吸収膜から３０ｎｍの厚い絶縁膜で隔離された構成によりレーザー照射によるゲート電極の加熱が十分に抑制されたためと考えられる。レーザー光照射による極浅及び深いソース、ドレイン拡散層の同時活性化処理の後、前記実施の形態１に従って反射防止膜８はドライエッチングで、反応防止膜７、及びレーザーエネルギー吸収膜６はエッチング溶液にて各々選択的に除去し、ソース、ドレイン拡散層５０、５１表面を露出させた。この状態よりのＩＧＦＥＴを主構成要素とする半導体集積回路の製造方法に基きゲート電極４、及びソース・ドレイン拡散層５０、５１上への選択的Ｃｏ珪化膜８９の形成、配線層間絶縁膜８５の堆積及び平坦化研磨と所望領域への開孔、開孔部への配線金属埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施し半導体集積回路を製造した。（図示せず）
上記の製造工程を経ることにより、溶融所望領域である極浅接合を有する高濃度ソース、ドレイン拡散層５５、５６、及び深い接合を有する高濃度ソース、ドレイン拡散層５０、５１のゲート電極直下を除く非晶質層上の全ての領域を同時に、溶融化再固相化により活性化することができた。ここにおいて、レーザーエネルギー吸収膜６を下地形状に依らず均一に設計することができ、且つ溶融を所望しないゲート電極上には残存されず、ゲート電極の加熱はゲート上部及び側面部の何れからも抑制することができた。更に、反射防止膜８の膜厚は溶融所望領域上で２００ｎｍとなり、１０６４ｎｍＹＡＧレーザーに対する吸収率が最大（反射率はほぼ零％）となる条件に活性化所望領域全てにおいて下地形状に依存せず一定に設定することができた。上記方法により製造されたゲート長３０ｎｍのＮチャネルＩＧＦＥＴの極浅ソース拡散層５０及び極浅ドレイン拡散層５２の接合深さは約１０ｎｍ、シート抵抗は１５０Ω／□と活性化処理を１０００℃、１秒なる従来の短時間高温熱処理に基づいた場合の値、接合深さ３０ｎｍでシート抵抗４５０Ω／□、に比べて格段に浅接合化・低抵抗化が実現された。ゲート電極間隔が９０ｎｍと狭い領域に構成された極浅高濃度拡散層５１の抵抗値も、ＩＧＦＥＴの電流電圧特性の評価から１５０Ω／□のシート抵抗に対応することが確認された。更にゲート電極間の極浅高濃度拡散層５１の抵抗値はゲート電極間隔に依らないことも確認され、電子顕微鏡断面観察結果より明らかとなったごとく双晶等の結晶欠陥の存在は全く観測されず、ゲート電極間隔に依らず完全結晶化が達成された。
【００６９】
【発明の効果】
本発明によれば半導体装置において、従来の高温短時間熱処理に基づく固相成長ソース・ドレイン拡散層では極浅低抵抗化で限界に達していた超微細化に対し、イオン注入により形成されたソース・ドレインの非晶質層に対してレーザー照射し、該非晶質層を選択液相成長することによりイオン注入時の不純物分布よりも更に急峻な高濃度矩形分布と固溶度の飛躍的向上による極浅低抵抗ソース・ドレイン拡散層を実現できる。
本発明によれば、レーザー加熱領域はゲート電極に対して自己整合的に選択でき、ゲート電極自体の加熱を伴わないため、ゲート電極の形状劣化や極薄ゲート絶縁膜を介したゲート電極添加不純物の漏洩拡散、さらにはゲート絶縁膜劣化等の不良を生じることはない。従って、半導体装置の更なる微細化高集積化が可能となり、半導体装置の更なる低消費電力化、高速動作化を可能にする効果がある。
また、本発明によれば、同一半導体基板内にバイポーラトランジスタとＩＧＦＥＴが混在して構成された所謂ＢＩＣＭＯＳにおいて、高性能バイポーラトランジスタの製造に最適な熱処理条件と高性能ＩＧＦＥＴ製造に最適な熱処理条件を同一半導体基板内で独立に選択実施することができるため、高性能バイポーラトランジスタと高性能ＩＧＦＥＴを同一半導体基板内で製造できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の製造工程を示す断面図。
【図２】従来のトランジスタのレーザー熱処理工程を示す断面図。
【図３】本発明の第１の実施の形態による半導体装置の製造工程順を示す断面図。
【図４】本発明の第１の実施の形態による半導体装置の製造工程順を示す断面図。
【図５】本発明の第１の実施の形態による半導体装置の製造工程順を示す断面図。
【図６】本発明の第１の実施の形態による半導体装置の完成断面図。
【図７】本発明の第２の実施の形態による半導体装置の製造工程順を示す断面図。
【図８】本発明の第２の実施の形態による半導体装置の製造工程順を示す断面図。
【図９】本発明の第２の実施の形態による半導体装置の製造工程順を示す断面図。
【図１０】本発明の第２の実施の形態による半導体装置の製造工程順を示す断面図。
【図１１】本発明の第２の実施の形態による半導体装置の完成断面図。
【図１２】本発明の第３の実施の形態による半導体装置の製造工程順を示す断面図。
【図１３】本発明の第４の実施の形態による半導体装置の製造工程順を示す断面図。
【図１４】本発明の第３及び第４の実施の形態による半導体装置の完成断面図。
【図１５】本発明の第５の実施の形態による半導体装置の製造工程順を示す断面図。
【図１６】本発明の第５の実施の形態による半導体装置の製造工程順を示す断面図。
【図１７】本発明の第５の実施の形態による半導体装置の製造工程順を示す断面図。
【図１８】本発明の第５の実施の形態による半導体装置の完成断面図。
【図１９】本発明の第６の実施の形態による半導体装置の製造工程途中を示す断面図。
【図２０】本発明の第７の実施の形態による半導体装置の完成断面図。
【図２１】本発明の第８の実施の形態による半導体装置の製造工程順を示す断面図。
【図２２】本発明の第８の実施の形態による半導体装置の製造工程順を示す断面図。
【図２３】本発明の第８の実施の形態による半導体装置の製造工程順を示す断面図。
【図２４】本発明の第８の実施の形態による半導体装置の完成断面図。
【図２５】本発明の第９の実施の形態による半導体装置の製造工程順を示す断面図。
【図２６】本発明の第９の実施の形態による半導体装置の製造工程順を示す断面図。
【図２７】本発明の第９の実施の形態による半導体装置の完成断面図。
【図２８】本発明の第１０の実施の形態による半導体装置の完成断面図。
【図２９】本発明の第１１の実施の形態による半導体装置の完成断面図。
【図３０】本発明の第１２の実施の形態による製造工程中の半導体装置断面図。
【図３１】本発明の第１３の実施の形態による製造工程中の半導体装置断面図。
【図３２】本発明の第１３の実施の形態による製造工程中の半導体装置断面図。
【符号の説明】
１…半導体基板、２…素子間分離絶縁膜、３…ゲート絶縁膜、４…ゲート電極、５…ソース拡散層、６…レーザーエネルギー吸収膜、７…反応防止膜、８…反射防止膜、３９…表面保護膜（又はＡｌ酸化膜）、４０…Ｓｉ酸化膜、４１，４４…シリコン窒化膜、５０…深い高濃度ソース拡散層、５２…深い高濃度ドレイン拡散層、５５…浅い高濃度ソース拡散層、５６…浅い高濃度ドレイン拡散層、５８…浅い非晶質層、５９…深い非晶質層、６５…保護絶縁膜、７２…ゲート側壁絶縁膜、８１…Ｓｉ膜、８５，９１…配線層間絶縁膜、８６，９０…コンタクト孔内配線金属、８７…ソース電極、８８…ドレイン電極、８９…金属珪化膜、１００…単結晶Ｓｉ膜、１０１…支持基板、１０５…埋め込み酸化膜、１９９…高濃度拡散層、２００…高濃度埋め込み層、２０１…コレクタ領域、２０２…ＳｉＧｅベース引出し電極、２０３…ＳｉＧｅベース領域、２０４…多結晶Ｓｉベース引出し電極、２０５，２０６…絶縁膜、２１０…多結晶Ｓｉエミッタ引出し電極、２１１…コレクタ電極、２１２…エミッタ電極、２１３…ベース電極、４００…ダミーゲート電極、５００，５２０…深い矩形高濃度拡散層、５５０，５６０…極浅の矩形高濃度拡散層。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に係り、特に、単結晶半導体基板又は絶縁膜上の半導体薄膜に設けられた絶縁ゲート型電界効果トランジスタの拡散層の低抵抗、極浅接合化及び超微細化によるトランジスタ高性能化及び超微細化に関わる。
【０００２】
【従来の技術】
本発明に関する従来技術としては、絶縁ゲート型電界効果トランジスタ（以下にＩＧＦＥＴと記する）のソース及びドレイン拡散層に対するコンタクト形成技術があり、特にゲート電極に対する自己整合コンタクト形成に関する技術がある。ゲート電極端から一定間隔を維持した状態でソース、ドレイン拡散層への電極接続を可能とする自己整合コンタクト技術は公知である。この技術はコンタクト孔を開口すべき配線層間絶縁膜材料のエッチングにおいて、最適なゲート電極側壁絶縁膜材料を選択することにより、コンタクト孔領域がゲート電極に重畳されるごときマスクずれに対してもゲート電極側壁絶縁膜により保護し、これによりゲート電極とソース及びドレイン電極間の短絡を生じさせない様にする技術である。
【０００３】
従来の自己整合コンタクト形成においてはゲート側壁絶縁膜としてシリコン窒化膜を、コンタクト孔を開口すべき配線層間絶縁膜としてシリコン酸化膜を用いていたが、両者におけるエッチング速度の違いはせいぜい５から６倍の差しかなく、ゲート側壁絶縁膜が十分の厚さを有しないＩＧＦＥＴ構造においてはシリコン窒化膜の削れを無視できない故に、ゲート電極との短絡を解消することができなかった。
【０００４】
また、本発明に関する他の従来技術としては、ＩＧＦＥＴの微細化・高集積化に伴うソース・ドレイン拡散層の浅接合化に関するものがある。ソース・ドレイン拡散層の浅接合化への要求は厳しく、ゲート長が３０ｎｍ以下の超微細ＩＧＦＥＴの実用化には接合深さが１０ｎｍ程度と極浅接合で低抵抗化の実現が求められている。上記のゲート長および接合深さの値は、従来のイオン注入とその後の１秒程度の短時間高温熱処理工程では不純物拡散が無視できず、実現不可能である。更なる極短時間熱処理として数十ナノ秒程度のパルス幅を有するレーザー光照射等による熱処理の実用化が求められている。レーザー光照射では照射エネルギー吸収深さを極表面領域に限定できるため、ソース・ドレイン表面領域のみを選択的に溶融化し、下地単結晶領域への熱拡散を最小限に抑制するごとき超高温・極短時間加熱も可能である。
【０００５】
従って、溶融化状態ではソース・ドレイン拡散層を構成する高濃度不純物の固溶度も飛躍的に上昇できるために極浅接合にも拘らず、低抵抗化も併せて期待できる。更に、溶融化状態における不純物の拡散速度は固相拡散に比べて８桁以上も速いことからソース・ドレイン接合を極浅接合であって矩形不純物濃度分布とすることも原理的には可能で、ＩＧＦＥＴのパンチスルー漏洩電流の低減化、更なる微細化、従って高集積化も可能にする。
【０００６】
レーザー光照射を用いた熱処理方法は公知であり、例えば図２の断面図に示す如く超微細ＩＧＦＥＴにおける浅接合ソース、ドレイン拡散層の活性化熱処理として提案されている。図２において、単結晶シリコン（Ｓｉ）基板１上に薄いゲート絶縁膜３を介して構成されたゲート電極４を注入阻止マスクとし、イオン注入法によりＳｉ基板１主表面領域に高濃度不純物注入領域５及び５２が構成されている。該高濃度不純物注入領域５及び５２を主表面側から保護絶縁膜６５を介するレーザー光照射により加熱、或いは選択的溶融化により単結晶化と注入不純物の活性化を実施する。レーザー光照射領域はトランジスタ領域に比べてはるかに広いため、ゲート電極４部分へのレーザー光照射が避けられず、通常多結晶Ｓｉ膜で構成されるゲート電極４も加熱される。ゲート電極４は素子間分離絶縁膜上にも延在しており、多結晶Ｓｉ膜が局部的に溶融される状況ではゲート電極で吸収された熱が素子間分離絶縁膜のために下地基板へ放出され難く、溶融、又は蒸発、更にはパターン崩れ等の不良が発生する問題がある。図２に示される公知例（例えば、特許文献１を参照）においてはゲート電極４へ到達するレーザー光の強度を選択的に減少させるため保護絶縁膜６５と同一の光学定数を有するゲート保護絶縁膜４４を重畳させている。通常、Ｓｉ基板１主表面領域における高濃度不純物注入層の活性化、単結晶化には３０８ｎｍ波長を有するＸｅＣｌレーザー、又は２４８ｎｍ波長のＫｒＦレーザーのごとき気体レーザーを用いている。一般に物質に照射された光が減衰する深さ、相対光強度がｅ−２になる深さΓ、はΓ＝λ／２πｋで表される。ここでλはレーザー光の波長、ｋは物質の光学定数の虚数値である。非晶質化されたＳｉの波長３０８ｎｍにおけるｋは約３．０６である。従ってΓは約１６ｎｍと極めて浅く、深部への浸透は無視できるため、Ｓｉ基板１の表面のみの加熱され、エネルギー強度によっては溶融化される。上記レーザー光はパルス的に照射されるが、通常数十ｎｓ程度と極めて短いため、溶融化領域は瞬間的に固相結晶化し、深部への熱拡散は無視できる。Ｓｉ基板上の保護絶縁膜６５及びゲート保護絶縁膜４４がシリコン酸化膜で構成される場合、反射率は膜厚依存性を有し、上記波長のレーザー光においては膜厚＝０、及び１０５ｎｍ近傍で０．６、４５ｎｍ近傍で最小値となる約０．３程度となる。即ち、活性化処理が要求される該高濃度不純物注入領域５及び５２の上部では４５ｎｍの保護絶縁膜６５となるようにし、レーザー光照射エネルギーを低下させたいゲート電極４上ではゲート保護絶縁膜４４と保護絶縁膜６５の合計膜厚が１０５ｎｍとなるように構成する。これにより反射率の相対的増加がゲート電極４上で達成され、ゲート電極での温度上昇をある程度低減することができる。然しながら、上記に示すゲート保護絶縁膜４４および保護絶縁膜６５からなる堆積膜構成において、ゲート電極４端部に着目した場合、保護絶縁膜６５の垂直方向膜厚はゲート高さに依存し、ゲート電極端部直下のイオン注入非晶質化層で吸収されるレーザーエネルギー強度は平坦基板の他領域に比べて低下される。従来はレーザー加熱処理法の普及が進んでいないこともあり、この下地形状依存性は問題化するに至っていなかった。
【０００７】
【特許文献１】
特開平６−５５３６号公報
【０００８】
【発明が解決しようとする課題】
本発明の第１の課題はソース、ドレイン電極引出しに関し、ゲート電極と自己整合の関係で形成する所謂自己整合コンタクトを薄いゲート電極側壁絶縁膜に対しても可能とし、半導体装置の微細化、大集積化を可能とすることにある。特に、ゲート電極の微細化に伴い、ゲート電極の高さも低下する状況においても自己整合コンタクト構造の適用を可能とする方法を提供することにある。
【０００９】
本発明の第２の課題はレーザー光照射におけるレーザー光強度の被照射体形状依存性を解消することである。ゲート電極端直下のソース・ドレイン拡散層部も平坦領域における拡散層と同等の熱処理効果が保証されなければいけない。下地形状の影響に関する更なる問題点は例えばＮＡＮＤゲートと称される論理回路を構成する半導体装置において深刻である。ＮＡＮＤゲートにおいてはゲート電極が入力信号の数だけ製造技術に基づく最小の線間隔で通常配置されており、最小の線間隔で配置されたゲート電極間の拡散層領域上も上記堆積膜の垂直方向膜厚はゲート電極４高さとゲート保護膜４４膜厚の和の分だけ他平坦領域上より厚くなり、レーザー光吸収に関する光学的最適膜厚から外れてしまう問題が生じる。
【００１０】
図２を例に説明する。図において４５ｎｍ厚の保護絶縁膜６５はゲート電極４の側壁部において垂直方向膜厚はゲート電極４高さとゲート保護絶縁膜４４の和により決定され、４５ｎｍ厚ではあり得ない。従って、保護絶縁膜６５の膜厚４５ｎｍの距離分だけゲート電極４端部の半導体基板表面では到達し得るレーザー光照射の相対強度がゲート電極高さに依存して減衰される。即ち、トランジスタのソース直列抵抗、即ち大電流化を律する制限する成分、で深い拡散層や金属珪化等の追加構成による代替手段が採用できないゲート電極４に隣接する肝心のソース・ドレイン接合端部領域へのレーザー光照射の相対強度が低減される問題が生じる。十分な照射エネルギー強度において溶融化され、再結晶化された拡散層内は結晶欠陥を含まない完全結晶化が達成されるが、不十分な照射エネルギー強度では拡散層の活性化が不十分となり、抵抗低減化は達成されず、併せて結晶欠陥、双晶が拡散層内に残存する結果となる。従ってゲート電極端から十分に間隔がおかれた領域における拡散層の活性化に最適なレーザー光照射強度による活性化熱処理条件においてもゲート電極４に隣接するソース・ドレイン接合端部領域は高抵抗で且つ双晶が残存する構造しか実現出来ず、半導体装置としての高性能化は実質的に達成されなかった。
【００１１】
しかしながら、上記問題点は超微細ＩＧＦＥＴの製造における従来の短時間高温熱処理法の限界とレーザー加熱処理法の実用化が話題となるまでは問題視されていなかった。即ち、上記問題点はＩＧＦＥＴの超微細化に伴って新たに見出された問題点である。本発明はレーザー被照射体の形状、例えばゲート電極高さ等に依存せずレーザー光照射強度、又は付加熱処理温度を最適に設定し得る手段を提供し、例えば超微細絶縁ゲート型電界効果トランジスタ等における大電流動作化と低漏洩電流化を可能にならしめる手段を提供することにある。
【００１２】
本発明の他の課題は通常半導体装置や薄膜トランジスタ等の活性化、結晶化に用いられているレーザー照射装置固有の問題、即ち３０８ｎｍや２４８ｎｍ等の極短波長光の発生がＸｅＣｌやＫｒＦ等の希ガスレーザー以外では不可能であり、これらの気体レーザー装置は装置自体が高価であるばかりでなく出力波形の安定性、再現性に問題があり出力波形劣化を考慮して常時安定稼動を果たすためだけに４０００万円／年以上の維持費が必要となる点を解消することである。安定稼動、維持費低減の観点からはＹＡＧレーザーの如き固体レーザーの使用が現状では望ましい。（上記課題は将来、気体レーザーの性能向上が達成されれば解消される。）しかしながら例えばＹＡＧレーザー（波長１０６４ｎｍ）を図２に示されるごとき半導体装置に照射してもΓ値が数μｍとなり、超微細絶縁ゲート型電界効果トランジスタや膜厚５０ｎｍ程度の半導体薄膜に製造される薄膜トランジスタの活性領域深さよりも遥かに深く、所望深さ領域の選択的熱処理には適用できない。本発明の他の課題は廉価で安定稼動が可能なレーザー光照射装置により超微細半導体装置や薄膜トランジスタの局所選択熱処理を可能にし、超微細半導体装置や薄膜トランジスタの高性能化を歩留まり良く実現することである。
【００１３】
本発明の第３の課題はゲート電極端のソース・ドレイン接合領域を十分に活性化すべく照射レーザーエネルギーを増加させた場合に生じる致命的欠陥、ゲート電極の形状変形や部分欠落による良品歩留まりの低下を根本的に解消することである。従来のレーザー照射熱処理の基本概念が２４８ｎｍや３０８ｎｍ等の極短波長光がＳｉ等の半導体基板の極表面領域で吸収・加熱される現象を利用するものであるため、Ｓｉ等の半導体材料で構成されるゲート電極も必然的に自己加熱されることが避けられなかった。即ち、照射レーザーエネルギーの増加はゲート電極上での反射率を多少低減してもゲート電極自体の発熱は必然であり、ゲート電極に致命的欠陥を生せず、ゲート電極端のソース・ドレイン接合領域を十分に活性化し得るレーザーエネルギー条件は適用集積回路のパターン依存性、及び素子間分離絶縁膜上のゲート電極等の下地放熱条件依存性も考慮すると殆ど存在しえなかった。本発明は従来のレーザー光照射熱処理が本質的にゲート電極の自己加熱の問題から脱却できず、実用的観点から照射熱処理条件が見出せない状態を根本的に解消し、ゲート電極等への致命的欠陥の発生を解消してレーザー光照射熱処理に因る良品歩留まりの飛躍的向上を図り、ゲート電極端部を含めたソース・ドレイン接合表面領域を選択的に、且つ十分に活性化する手法を提供することにある。
【００１４】
【課題を解決するための手段】
上記の第１の課題を解決するために本発明においてはコンタクト孔を開口すべき配線層間絶縁膜として用いるシリコン酸化膜の下部にドライエッチング速度がシリコン酸化膜に比べて２０倍以上遅く、且つ絶縁性膜である酸化アルミニュウム膜、窒化アルミニュウム膜等Ａｌを主たる構成原子とする絶縁膜を予め堆積しておく。上記、Ａｌを主たる構成原子とする絶縁膜はシリコン酸化膜、あるいはシリコン窒化膜等との積層構造であってもよい。Ａｌを主たる構成原子とする絶縁膜はゲート電極、ゲート側壁絶縁膜、さらにはソース、ドレイン拡散層の上部全てを覆う如く堆積されるため、シリコン酸化膜に施すソース、ドレイン接続のための開口をゲート電極を含む全活性領域に達する如きマスクにより実施してもゲート電極、及びゲート側壁領域はＡｌを主たる構成原子とする絶縁膜により保護される。シリコン酸化膜よりなる配線層間絶縁膜への開口を施した段階で露出されたＡｌを主たる構成原子とする絶縁膜をフッ化水素水溶液、又は燐酸溶液により選択的に除去することによりソース、ドレイン拡散層表面のみを選択的に除去できる。ゲート側壁絶縁膜としてシリコン窒化膜を用いる従来技術に比べてドライエッチング選択比を大きく出来るため、ゲート側壁絶縁膜の削れに基づくソース、ドレイン接続電極とゲート電極間短絡等の不良を格段に改善できる。更に、配線層間絶縁膜下部に構成するＡｌを主たる構成原子とする絶縁膜は後述する如く極浅接合ソース、ドレイン拡散層の低抵抗化に対しても極めて有効に作用させることが出来る。
【００１５】
上記第２の課題を解決するため、本発明においては気体レーザー装置に比べて経時変化も含めた出力波形変動が格段に小さく安定な出力が得られ、維持経費が廉価な固体レーザー装置を用いる。固体レーザー装置を用いた場合、ＸｅＣｌレーザー（３０８ｎｍ波長）、又はＫｒＦレーザー（２４８ｎｍ波長）のごとき気体レーザーにより得られる極短波長レーザー光を実現できない。実用化されている固体レーザー装置で得られる短波長レーザーは例えばＹＡＧレーザーであり、波長は１０６４ｎｍである。上記波長のレーザー光はＳｉに対する浸透深さΓは数μｍと深く、超微細半導体装置のごとく被熱処理領域が５０ｎｍ以下と極浅領域に限定される対象物を直接的に加熱することはできない。従って、半導体レーザー励起ＹＡＧレーザーのごとき固体レーザー装置を用いて超微細半導体装置における極浅領域への選択的加熱処理を可能にするために、本発明では被照射体表面に照射光波長でレーザー光エネルギーを十分に吸収するレーザーエネルギー吸収膜を配置し、上記レーザーエネルギー吸収膜のレーザー光加熱により間接的に被照射体表面近傍の極浅領域を加熱する手法を用いる。波長１０６４ｎｍのレーザー光を効率良く吸収させ、且つ吸収膜自体での熱抵抗を低減させるために、本発明では単層、又は多層構造の高融点金属膜を、更にレーザーエネルギー吸収膜上での反射防止膜としてＳｉ膜、又はＧｅとＳｉの混合膜を用いる。尚、被照射体と上記レーザーエネルギー吸収膜との反応を防止するために絶縁膜等の表面保護膜を挿入することが望ましい。上記表面保護膜はレーザーエネルギー吸収膜に発生した熱を速やかに、且つ損失なく伝達するべく、極薄膜で、熱伝導特性に優れ、且つ反応防止特性でも優れている材料が望ましく、Ｓｉ等の半導体基板表面が被照射体の場合、具体的には、アルミナ膜、シリコン窒化膜等が望ましい。膜厚は制御性を考慮して２０ｎｍ以下、１０ｎｍ程度が望ましい。レーザーエネルギー吸収膜に関しては熱伝導性に優れ、且つ１４００℃程度の高温でも安定であることが必須であり、具体的にはＴｉ、Ｗ、Ｔａ、Ｍｏ等の高融点金属膜、及び上記高融点金属の窒化膜、珪化膜の単層膜、或いはそれらの積層膜であることが望ましい。更にレーザーエネルギー吸収膜上に積層化する反射防止膜との反応を防止するためにレーザーエネルギー吸収膜最上層には例えばＴｉＮ膜のごとき安定で、且つ熱抵抗率の低い材料膜を挿入することが望ましい。
【００１６】
波長１０６４ｎｍのＹＡＧレーザー光の高融点金属膜内でのエネルギー吸収特性は反射防止膜の膜厚の関数であり、Ｓｉの反射防止膜の場合、５０ｎｍ、及び２００ｎｍの膜厚で反射率がほぼゼロ、エネルギー吸収率は約９０％とすることが出来る。反射率はＳｉの反射防止膜の膜厚は約１３０ｎｍで最大となる。上記のように積層した膜構成により下地表面近傍の温度を照射レーザーパルス幅とほぼ同等の時間、数十ｎ秒、照射レーザー光エネルギーの設定条件に基づいて１４００℃以上に到達させることができる。従って下地がＳｉの場合では表面層領域での溶融とその後の再結晶化が可能となる。単結晶、又は多結晶上に構成された非晶質は下地の結晶方位に依存して比較的低温度で結晶成長を開始する。従ってレーザー光照射前に非晶質領域の再結晶化が実質的に生じない様に前記レーザーエネルギー吸収膜や反射防止膜等の形成温度は十分に低温で実施されねばならない。単結晶Ｓｉ上の１０ｎｍ厚程度の非晶質領域を実質的に再結晶化させないためには４５０℃以下ですべての製膜工程を実施する必要がある。上記手法に基づけば出力特性が安定で、維持費用が廉価な固体レーザー装置を用いて被加熱領域の極短時間、極高温熱処理を可能にすることができる。
【００１７】
上記第３の課題、素子間分離絶縁膜上に延在されたゲート電極への過剰加熱防止を解決するために、本発明ではゲート電極を含むＩＧＦＥＴの活性領域部分の配線層間絶縁膜に開口を施し、該開口領域にのみ選択的に上記レーザーエネルギー吸収膜を残置する如く構成する。上記開口のために配線層間絶縁膜下部にＡｌを主たる構成原子とする薄い絶縁膜を少なくとも配置することにより、シリコン酸化膜開口におけるゲート電極側壁絶縁膜の削れに関する問題を解消する。更に、該Ａｌを主たる構成原子とする薄い絶縁膜を金属膜で構成されるレーザーエネルギー吸収膜とＳｉ基板のレーザー照射工程における反応防止のための表面保護膜として併用する。例えばアルミナ膜の場合、熱伝導率はシリコン酸化膜のほぼ１／１０とであり、加熱すべきソース、ドレイン接合領域への熱伝導効率を向上できる。配線層間絶縁膜開口部にレーザーエネルギー吸収膜を選択残置する手法としてはまず、配線層間絶縁膜表面を化学的機械的研磨等で平坦化させた状態にレーザーエネルギー吸収膜を全面に堆積して該開口領域を完全に充填し配線層間絶縁膜表面を終点とする化学的機械的研磨により該開口領域にのみ選択的に残置すればよい。この状態より反応防止膜、反射防止膜を平坦化された主表面上に順次堆積すればよい。ゲート電極上部に該レーザーエネルギー吸収膜が残置されればゲート電極自体も加熱される。ゲート電極の加熱を抑止するためには配線層間絶縁膜の膜厚と実効的ゲート電極高さをほぼ一致するごとく設計すれば化学的機械的研磨工程によりゲート電極表面と配線層間絶縁膜表面が一致し、レーザーエネルギー吸収膜はゲート電極上には残置されず、ゲート電極が直接加熱される事態は避けられる。ゲート電極の側壁からの加熱を抑制するためにはゲート電極に予めゲート側壁絶縁膜を形成してから上記手法に基づいて処理を進めれば良い。ゲート側壁絶縁膜の膜厚が表面保護膜に比べて十分に厚く、且つ熱伝導が十分に抑制されれば良い。
【００１８】
上記手法により下地凹凸に依存したレーザーエネルギー吸収膜や反射防止膜の膜厚変動を最小限に抑え、上記積層膜の膜厚を加熱所望全領域において光学的最適膜厚に設計することが出来る。レーザーエネルギー吸収膜や反射防止膜の研磨に対して難研磨の材料としてはシリコン酸化膜、シリコン窒化膜等を用いることが出来る。通常半導体装置の製造方法で用いられている化学的機械的研磨法に基づけば高融点金属膜よりなるレーザーエネルギー吸収膜やＳｉよりなる反射防止膜とシリコン酸化膜、シリコン窒化膜等の難研磨膜との研磨比は３０倍以上に達し、選択研磨が十分に達成できる。
【００１９】
本発明では従来半導体装置の従来製法において、ゲート電極を注入阻止マスクとする極浅ソース・ドレイン接合形成の第１のイオン注入とその後のゲート側壁絶縁膜を注入阻止マスクとする相対的に深いソース・ドレイン接合形成の第二のイオン注入工程を終了した段階で上記のレーザー光照射熱処理を施す。ソース・ドレイン接合内の非晶質層領域のみを溶融し、単結晶領域への熱伝導を最小にするべく数十ｎ秒程度のパルスレーザー照射条件に設定すればゲート電極の過熱を防止しつつ、ソース・ドレイン接合内を十分に活性化することが出来る。更に、本手法では異なる接合深さを有するソース・ドレイン拡散層を一括して活性化することができるため、接合不純物分布の理想形を容易に維持することが可能となる。
【００２０】
ゲート絶縁膜が２ｎｍ程度以下となる超微細相補型ＩＧＦＥＴ、特にＰ導電型ＩＧＦＥＴにおいては加熱によるゲート電極の変形の問題以外に新たな問題が提起される。即ち、ゲート電極に添加された高濃度不純物が通常の熱処理温度においても基板へ容易に漏洩拡散し、閾電圧の変動、及びばらつきなどの不良を生じさせる。従って、ゲート電極の過熱防止の意味は従来のレーザー照射に基づくパターン変形の問題に留まらず、ゲート電極に添加された高濃度添加不純物の漏洩拡散や、ゲート絶縁膜劣化等、新たな問題も解消する必要がある。ゲート電極上部、及び側部からの熱伝導を十分に抑制し得る上記手法においては上述した超微細相補型ＩＧＦＥＴに関する新規問題に対しても十分な製造条件幅を創出するものである。本発明に基づけば活性領域を基準として、ゲート電極と非活性領域の過剰な加熱を自己整合的に解消するものである。ゲート電極直下に熱伝導性の悪い、従って過剰加熱を受けやすい素子間分離絶縁膜の存在の有無に拘らず過剰加熱に拘る諸問題を解消することができる。
【００２１】
以上説明した本発明に基づく熱処理法は半導体基板内の所望領域のみを選択的に熱処理を施し得ることを意味する。従って、例えば同一半導体基板内に相補型ＩＧＦＥＴとバイポーラトランジスタが混在する所謂ＢＩＣＭＯＳにおいて、バイポーラトランジスタに実効的に熱処理を加えることなく相補型ＩＧＦＥＴのソース、ドレイン領域にのみを選択的に活性化することが可能となる。他の応用としてはバイポーラのベース拡散層への熱負荷を低減したままでエミッタ拡散層とＩＧＦＥＴのソース、ドレイン領域の活性化を同時に達成することも可能となる。これにより従来のＢＩＣＭＯＳの製造に基づく限りはＩＧＦＥＴとバイポーラトランジスタの製造における各々の熱処理履歴の影響が除去できず、高性能バイポーラトランジスタと高性能ＩＧＦＥＴの両立が不可能であった事実を覆し、バイポーラトランジスタとして最適な熱処理条件とＩＧＦＥＴとしての最適な熱処理条件を互いに独立に実行することが可能となる。即ち、本発明に基づけば高性能なバイポーラトランジスタと高性能なＩＧＦＥＴを同一基板内に構成することが可能となる。
【００２２】
【発明の実施の形態】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に以下の実施の形態において、構成要素等の形状、位置関係に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。各部の材質、導電型、及び製造条件等は本実施の形態の記載に限定されるものではなく、各々多くの変形が可能であることは言うまでもない。
【００２３】
＜実施の形態１＞
図３、図４及び図５は本発明の第１の実施の形態によるＩＧＦＥＴを構成素子とする半導体装置の製造工程途中を示す断面図であり、図１はレーザー熱処理工程実施直前を示すＩＧＦＥＴを構成素子とする半導体装置の断面図であり、図６はＩＧＦＥＴの完成断面図である。説明の都合上、製造方法の詳細は半導体装置を構成するＮ導電型ＩＧＦＥＴについて主に説明するがＰ導電型ＩＧＦＥＴに関しても反対導電型のイオン注入種に置き換えることにより同様に製造することができる。相補型ＩＧＦＥＴに関してもイオン注入阻止マスクの選択配置によりイオン注入種の選択注入を行なうことにより容易に実施できる。面方位（１００）、Ｐ導電型、直径２０ｃｍの単結晶Ｓｉよりなる半導体基板１に活性領域を画定する素子間分離絶縁領域２の形成、閾電圧調整用イオン注入、パンチスルー防止のためのイオン注入とその活性化熱処理を公知の半導体装置の製造手法によって実施した。更に熱酸化膜１．８ｎｍの形成とその表面をＮＯガスにより窒化することにより０．２ｎｍの窒化膜を積層形成し、ゲート絶縁膜３とした。上記窒化膜はＳｉ熱酸化膜よりも比誘電率が大きく、Ｓｉ熱酸化膜と電気的等価な光学的膜厚は約２倍厚に対応する。続いてゲート絶縁膜３上に９０ｎｍ厚の多結晶Ｓｉ膜の堆積とＡｓの高濃度イオン注入を施してからシリコン窒化膜を１０ｎｍの膜厚で化学気相堆積法により堆積し、そのパターニングによるゲート電極４、ゲート保護膜４４の形成を従来公知のＩＧＦＥＴの製造方法により実施した。上記ゲート電極の幅、即ちゲート長の最小値は６０ｎｍ、ゲート電極の高さはゲート保護絶縁膜４４も含めて１００ｎｍである。ゲート電極４加工の後、Ａｓイオンを加速エネルギー３ｋｅＶ、注入量４ｘ１０１５／ｃｍ２の条件でゲート電極４を注入阻止マスクとするイオン注入を施し、浅い高濃度ソース拡散層５５、浅い高濃度ドレイン拡散層５６を単結晶Ｓｉ１主表面領域に形成した。上記イオン注入により半導体主表面から１５ｎｍ程度まで非晶質層５８が形成された。上記イオン注入に先立ち、Ｇｅを高濃度イオン注入し、半導体主表面から非晶質層５８の深さを制御してもよい。なお、上記イオン注入はゲート電極側壁に１０ｎ以下膜厚の絶縁膜を選択残置させ、該絶縁膜を注入阻止マスクとして用いても何ら問題ない。この手法によりゲート電極端部と高濃度ソース、ドレイン拡散層端の間隔を変えることができ、パンチスルー耐圧を制御することが可能となる。極浅高濃度ソース、ドレイン拡散層の形成に続いて、４００℃以下の低温で３０ｎｍ厚のＳｉ酸化膜の堆積とその後の異方性ドライエッチングによりゲート電極４の側壁部にのみゲート電極側壁絶縁膜７２を選択的に残置させてから再びＡｓのイオン注入を施し、深いソース拡散層５０、深いドレイン拡散層５２を形成した。上記イオン注入の加速エネルギーは４０ｋｅＶ、注入量は４ｘ１０１５／ｃｍ２である。上記イオン注入により半導体主表面から７０ｎｍ程度まで非晶質層５９が形成された。この状態より４００℃以下の低温で１０ｎｍ厚のＡｌ酸化膜よりなる表面保護膜３９の全面堆積を施した。表面保護膜はその上部に堆積する高融点金属膜と下地半導体基板等がレーザー照射加熱処理で反応することを防止する目的と、熱を下地基板に伝達することを目的とするものであり、Ａｌ酸化膜やＳｉ窒化膜、更にはＡｌ酸化膜とＳｉ窒化膜の積層膜、及び極薄のＳｉ酸化膜とこれらの薄膜との積層膜等、熱伝導性に優れ、且つ化学的熱的に安定な材料が好ましい。表面保護膜３９の全面堆積の後、やはり４００℃以下の低温で９０ｎｍ厚のＳｉ酸化膜４０と２０ｎｍ厚のＳｉ窒化膜４１を全面に堆積した。４００℃以下の低温で工程を施す趣旨は非晶質層５８、５９の再結晶化が実効的に生じさせないためである。尚、上記Ａｌ酸化膜はＡｌ窒化膜等、他のＡｌ化合物であっても良い。（図３）。
【００２４】
図３の状態より機械的化学的研磨によりゲート電極４上に突出しているＳｉ窒化膜４１とＳｉ酸化膜４０を選択的に除去した。研磨の終点はゲート電極４領域以外におけるＳｉ窒化膜４１面とした（図４）。
【００２５】
図４の状態よりゲート電極４を跨ぎ、ソース拡散層５０、ドレイン拡散層５２全体を含む領域、即ち素子間分離絶縁膜２領域以外の領域にほぼ対応するマスクでＳｉ酸化膜４０と２０ｎｍ厚のＳｉ窒化膜４１に開口を施し、Ａｌ酸化膜３９面を露出させた。続いてスパッタ法により１０ｎｍ厚のチタン（Ｔｉ）膜、８０ｎｍ厚のタングステン（Ｗ）膜からなるレーザーエネルギー吸収膜６を連続して堆積させて開口内部を充填した。この状態から半導体装置の配線製造工程で通常使用されている化学的機械的研磨法に基づいて高融点金属膜より成るレーザーエネルギー吸収膜６を研磨した。研磨の終点はＳｉ窒化膜４１表面の露出した段階で制御した。これはシリコン酸化膜の研磨速度は上記高融点金属膜の速度の約１／３０程度しかないためである。上記選択研磨により開口内部にのみ高融点金属膜よりなるレーザーエネルギー吸収膜６を選択残置した。この状態より平坦化された表面に１０ｎｍ厚でＴｉＮ膜からなる反応防止膜７を全面に堆積し、続いて５０ｎｍ厚のシリコン膜を４００℃以下の温度で化学気相反応により全面に堆積し、反射防止膜８とした。上記反射防止膜８の膜厚条件はレーザーエネルギー吸収膜におけるエネルギー吸収率が最大となる条件であり、他の膜厚としては光学的観点と潜熱増加の観点から照射レーザー光の波長λ、反射防止膜の屈折率ｎの定義に対し、反射防止膜の膜厚は照射レーザー光の反射率が最低となる膜厚よりλ／（２ｎ）だけ厚い膜厚である２００ｎｍであっても良い。上記反射防止膜は非晶質ではなく、多結晶Ｓｉ膜であることが望ましく、ニッケル（Ｎｉ）、又はアルミニュウム（Ａｌ）等の蒸着とその後の４５０℃以下程度の低温熱処理を通じて非晶質膜を結晶化させても良い。然しながら５００℃以上を要するＳｉ膜の製膜や熱処理を施すことは下地に非晶質領域が存在する場合、上記熱処理で固相成長が実質的に開始され、レーザー光照射による選択的溶融が実施できなくなるので好ましくない。下地基板にＳｉの非晶質層が存在し、非晶質状態を保持するためには表面保護膜、レーザーエネルギー吸収膜６、及び反射防止膜８の製膜工程全てを通じて最大許容温度は４５０℃以下、特に４００℃以下が望ましい。上記の製造工程を経ることにより、高濃度非晶質ソース、ドレイン拡散層５８、５９の全ての領域でレーザーエネルギー吸収膜６、及び反射防止膜８の各膜厚を均一に設計し、且つゲート電極４上や素子間分離絶縁膜２上にはレーザーエネルギー吸収膜６が存在しない構成が実現できる。上記膜構成において、特に重要なことは反射防止膜８が平坦な下地上に均一に構成可能となるため該膜厚が所望領域上で下地形状に依存せず一定に構成されることである。１０６４ｎｍなる照射レーザー波長に対してＳｉから成る反射防止膜８がない場合のエネルギー反射率は約６４％、エネルギー吸収率が３２％であるのに対し反射防止膜８の膜厚が増加するに従い反射率はほぼ零％に低下し、エネルギー吸収率は８７％にまで増加する。更に反射防止膜８の膜厚が増加すると例えば１２５ｎｍの場合、反射率が増加に転じて約７０％、エネルギー吸収率は逆に低下して２５％となる。更なる反射防止膜８の膜厚増加が今度は反射率の低下と吸収率の増加となる。即ち、１０６４ｎｍなる照射レーザー波長に対し、反射防止膜８の膜厚を下地形状によらず５０ｎｍ一定に保つことがレーザー光照射による加熱分布を一定に保つ上で最も重要である（図１）。
【００２６】
図１の状態より半導体レーザーによる励起を用いたＹＡＧレーザーを照射し、レーザーエネルギー吸収膜６の極短時間加熱により下地高濃度ソース、ドレイン拡散層の非晶質層５８及び５９を溶融、再固相成長させた。照射波長は１０６４ｎｍ、照射パルスの半値幅は９０ｎｓ、照射エネルギー密度は４２０ｍＪ／ｃｍ２であった。照射面積は５ｘ５ｍｍ２であり、全面照射においては、最大エネルギー密度の９５％以下の領域が互いに重畳するごとく実施した。溶融過程で不純物のＡｓは溶融領域で５ｘ１０２１／ｃｍ３程度の均一矩形高濃度になるごとく再分布し、極浅の矩形高濃度拡散層５５０と５６０、及び深い矩形高濃度拡散層５００と５２０を形成した。上記矩形高濃度拡散層における最大濃度勾配は３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配４ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が実現された。ゲート電極端部でゲート側壁絶縁膜直下における不純物分布も別途準備した試料の断面透過電子顕微鏡によるエネルギー分散型スペクトル法を用いた高濃度不純物分布の観測でも均一矩形高濃度不純物分布であることが確認された。レーザー光照射処理の後、反射防止膜８はドライエッチングで、反応防止膜７、レーザーエネルギー吸収膜６、及びＡｌ酸化膜３９はエッチング溶液にて各々選択的に除去し、ソース、ドレインの矩形高濃度拡散層５００及び５２０表面を露出させた（図５）。
図５の状態より残置されているＳｉ窒化膜４４を除去し、ゲート電極４の表面を露出させてから公知のＩＧＦＥＴを主構成要素とする半導体装置の製造方法に基づき、ゲート電極４、及びソース、ドレイン拡散層５００及び５２０上への選択的Ｃｏ珪化膜８９の形成、第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施し半導体装置を製造した（図６）。
上記製造方法を経て製造された半導体装置の断面透過電子顕微鏡観察においてソース、ドレイン拡散層５０、５００、５５、５５０、５２、５２０、５６、５６０何れにおいてもゲート電極端からの間隔に依存せず、全ての領域において何らの結晶欠陥も観測されなかった。上記のように、高濃度ソース、ドレイン拡散層の非晶質層を溶融、再固相成長させた領域の結晶形態は、従来高温短時間熱処理に基づく非晶質層からの固相成長において、イオン注入飛程境界に起因して残置される結晶欠陥や固相成長時に通常観察されるループ転位の存在、又は双晶等の結晶欠陥が残存する現状技術と全く異なる事実である。一方ソース・ドレイン接合に関しては不純物分布が１桁の濃度差が２から３ｎｍ以内となる如き急峻な不純物分布を有する矩形高濃度不純物分布と結晶形態に相関があり、上記矩形高濃度不純物分布が達成された領域においては透過電子顕微鏡観察では何ら欠陥が観測できず、高濃度矩形不純物分布が達成されていない不十分な加熱条件では双晶やイオン注入端欠陥の何れかが観測されることが明らかとなった。また、ゲート電極の蒸発等に基づくパターン崩れ不良も全く存在しなかった。更に、ゲート電極に添加された不純物の薄いゲート絶縁膜３を介した基板への漏洩に基づく閾電圧の変動も観測されず、レーザー照射によるゲート電極の加熱が十分に抑制されたことが確認された。ゲート電極に関する不純物漏洩拡散やゲート絶縁膜劣化の発生とゲート電極の結晶形態の間には相関が見られ、溶融状態を経て再結晶した液相成長多結晶シリコンにおいては不純物漏洩拡散やゲート絶縁膜劣化の発生が確実に観測される。固相成長の履歴を有するシリコンゲート電極でのみ不純物漏洩拡散やゲート絶縁膜劣化の発生が抑制されており、結晶形態の観点からは固相成長の履歴を有することが望ましい。従って、レーザー熱処理後の集積回路を結晶構造的観点から見ればゲート電極は固相成長に基づく多結晶、ソース・ドレイン接合領域は双晶やイオン注入端欠陥を有しない完全結晶であることが望ましい。本実施の形態において、反射防止膜８としてＳｉ膜の場合について記載したが上記膜はＧｅ、膜或いはＳｉＧｅ混合膜によっても良く、同様の効果が得られる。
尚、本実施の形態を適用する半導体装置が面積を異にする複数個所のソース・ドレイン接合領域で構成される場合、レーザーエネルギー吸収膜６の占有面積の違いに基づき熱容量に差異が生じるために一定照射エネルギー条件において溶融条件が占有面積に依存して小面積領域が十分に溶融しないというパターン依存現象が生じる。上記パターン依存現象を解消するためにはレーザーエネルギー吸収膜６の占有面積が微小領域群（例えばメモリアレー領域）に対して選択的に強い照射エネルギーでレーザー光を照射し、その後該領域と占有面積が広いレーザーエネルギー吸収膜６群（例えば周辺回路領域）を含めた全領域で再度やや弱い照射エネルギーでレーザー光照射を施す。レーザーエネルギー吸収膜６の占有面積が微小領域群で重複して照射されるレーザー光照射条件は大面積領域が十分に溶融し、活性化する条件で実施した。レーザー光照射の重複される領域においては最初のレーザー光照射により非晶質領域は既に結晶化されており重複照射の影響は無視することができ、面積を異にする複数個所のソース・ドレイン接合領域を有する半導体装置においても面積依存性を克服して全領域をレーザー光照射により活性化することができた。
【００２７】
＜実施の形態２＞
図７から図１０は、本発明の第２の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの製造工程順を示す断面図であり、図１１はその完成断面図である。前記実施の形態１に従ってＡｌ酸化膜よりなる表面保護膜３９の全面堆積まで実施したが深いソース、ドレイン拡散層５０及び５２と深い非晶質層５９を形成する工程は実施しなかった（図７）。
【００２８】
図７の状態より前記実施の形態１に従ってＳｉ酸化膜４０とＳｉ窒化膜４１の全面堆積と、ゲート電極４を跨ぎ、ソース拡散層５０、ドレイン拡散層５２全体を含む領域にほぼ対応するマスクでＳｉ酸化膜４０とＳｉ窒化膜４１に開口を施し、Ａｌ酸化膜３９面を露出させた。引き続き、前記実施の形態１に従いレーザーエネルギー吸収膜６を連続して堆積させて開口内部を充填し、レーザーエネルギー吸収膜６を研磨してＳｉ窒化膜４１表面の露出させた。引き続き１０ｎｍの膜厚でＴｉＮ膜からなる反応防止膜７の全面に堆積と５０ｎｍ厚の非晶質シリコン膜８を４００℃以下の温度で化学気相反応により全面に堆積してからやはり前記実施の形態１に従ってレーザー光照射を施して極浅非晶質層５８の溶融再固相化により極浅の矩形高濃度ソース及びドレイン拡散層５５０と５６０を形成した（図８）。
【００２９】
図８の状態より前記実施の形態１に従って反射防止膜８はドライエッチングで、反応防止膜７、及びレーザーエネルギー吸収膜６と表面保護膜３９はエッチング溶液にて各々選択的に除去し、極浅の矩形高濃度ソース及びドレイン拡散層５５０と５６０表面を露出させた。続いて、化学気相反応により全面に２０ｎｍ厚のＳｉ膜８１を堆積させた。Ｓｉ膜８１には所望によりイオン注入法等でＡｓやＰ等のＮ導電型不純物を任意量導入しても良い。（図９）。
【００３０】
図９の状態より機械的化学的研磨によりＳｉ窒化膜４１上に突出しているＳｉ膜８１膜を選択的に除去した。研磨の終点はＳｉ窒化膜４１、及び４４面とした。Ｓｉ窒化膜４１、及び４４を燐酸溶液により選択的に除去したがこの時Ｓｉ膜８１も多少エッチングされる。次に公知のＩＧＦＥＴ製造方法に基づきゲート電極４表面部分とともに、露出されているＳｉ膜８１全てをＣｏ珪化膜８９に変換し、更に第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施して半導体装置を製造した（図１１）。
【００３１】
上記の製造工程を経ることにより、極浅の矩形高濃度分布を有する拡散層５５０、及び５６０とその上部に積上げ配置された珪化膜８９によりソース、ドレイン領域が構成される超微細ＩＧＦＥＴが製造された。これにより本超微細ＩＧＦＥＴにおいては深いソース、ドレイン拡散層を形成するためのイオン注入の必要がなくなり、深いソース、ドレイン注入イオンの遮蔽として必須条件であったゲート電極高さに対する制限が緩和された。従って、より短いゲート長を加工するための必須条件であるより低いゲート高さを有する超微細ＩＧＦＥＴが可能となった。具体的には１０ｎｍの超微細ゲート長を有するＩＧＦＥＴの実現のために極薄ソース、ドレイン５５、５６形成の注入イオンの遮蔽を可能とする３０ｎｍから４０ｎｍ以下の薄いＳｉ膜によりゲート電極を構成することが可能となった。
本実施の形態に基づく半導体装置においてはより微細なゲート電極を加工可能とするためにゲート電極高さが低く構成され、併せて積上げソース・ドレイン構造との併用を可能とする必要がある。本実施の形態に基づく半導体装置においてはゲート電極とソース・ドレイン電極間の短絡を防止するためにゲート側壁絶縁膜の高さをゲート電極高さよりも高く構成することにより実現した。
【００３２】
本実施の形態に基づく極浅の矩形高濃度分布を有する拡散層５５０、及び５６０の形成において、浅い非晶質層５８上の全ての領域でレーザーエネルギー吸収膜６を下地形状に依らず均一に設計することができたのでゲート側壁絶縁膜７２直下、及びゲート電極間が最小寸法となる領域も含め５ｘ１０２１／ｃｍ３程度の均一矩形高濃度で且つ、不純物分布での最大濃度勾配は３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配４ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が全領域で実現された。断面透過電子顕微鏡観察においてもソース、ドレイン拡散層５００、５６０にはゲート電極端からの間隔に依存せず、全ての領域において何らの結晶欠陥も観測されなかった。またゲート電極の蒸発等に基づくパターン崩れ不良も全く存在しなかった。更に、ゲート電極に添加された不純物の薄いゲート絶縁膜３を介した基板への漏洩に基づく閾電圧の変動も観測されず、レーザー照射によるゲート電極の加熱が十分に抑制されたことが前記実施の形態１と同様に確認された。
【００３３】
上記の製造工程において、極浅のソース、ドレイン拡散層５５、５６を形成するＡｓのイオン注入、及びゲート側壁絶縁膜７２の形成に続いて、該ソース、ドレイン拡散層５５、５６の接合深さ付近で最大不純物濃度となる如く、且つパンチスルー防止のためのＰ導電型イオン注入を補償するごとき注入量でＮ導電型を有するＰ（リン）のイオン注入を追加した半導体装置も別途試作した（図示せず）。Ｐ（リン）イオン注入を追加することによりソース、ドレイン極浅接合の接合底面領域における実効的不純物濃度は低下され、接合容量の低下による半導体装置の高速動作化が達成される。特に本実施の形態における半導体装置ごとく、深いソース・ドレイン接合を有しない超微細ＩＧＦＥＴでは深いソース・ドレイン間のパンチスルー電流成分の発生せず、半導体表面近傍におけるパンチスルー成分のみを考慮したデバイス設計が可能となり、極浅接合底面寄生容量成分の低減が可能となった。
【００３４】
＜実施の形態３＞
図１２は、本発明の第３の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの途中製造工程を示す断面図であり、図１４はその完成断面図である。前記実施の形態２に従ってＹＡＧレーザー照射による極浅の矩形高濃度分布を有する拡散層５５０、及び５６０の形成を行ない、反射防止膜８はドライエッチングで、反応防止膜７、及びレーザーエネルギー吸収膜６と表面保護膜３９はエッチング溶液にて各々選択的に除去し、極浅の矩形高濃度ソース及びドレイン拡散層５５０と５６０表面を露出させた。更に、露出されたＳｉ窒化膜４１、４４も選択的に除去した。この状態より公知の選択エピタキシャル法により２０ｎｍ厚のＳｉ膜８１を露出されたＳｉ表面にのみ選択的に堆積させた。Ｓｉ膜８１には所望によりイオン注入法等でＡｓやＰ等のＮ導電型不純物を任意量導入しても良い（図１２）。
【００３５】
図１２の状態より、前記実施の形態２に従い露出されているＳｉ膜８１全てをＣｏ珪化膜８９に変換し、更に第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施して半導体装置を製造した（図１４）。
【００３６】
本実施の形態に基づいて製造された半導体装置においても、前記実施の形態２に基づく半導体装置と同様に極浅の矩形高濃度分布を有する拡散層５５０、及び５６０とその上部に積上げ配置された珪化膜８９によりソース、ドレイン領域が構成される超微細ＩＧＦＥＴが製造された。これにより本超微細ＩＧＦＥＴにおいては深いソース、ドレイン拡散層を形成するためのイオン注入の必要がなくなり、深いソース、ドレイン注入イオンの遮蔽として必須条件であったゲート電極高さに対する制限が緩和された。従って、より短いゲート長を加工するための必須条件であるより低いゲート高さを有する超微細ＩＧＦＥＴが可能となった。具体的には１０ｎｍの超微細ゲート長を有するＩＧＦＥＴの実現のために極薄ソース、ドレイン５５、５６形成の注入イオンの遮蔽を可能とする３０ｎｍから４０ｎｍ以下の薄いＳｉ膜によりゲート電極を構成することが可能となった。
【００３７】
本実施の形態に基づく極浅の矩形高濃度分布を有する拡散層５５０、及び５６０の形成において、浅い非晶質層５８上の全ての領域でレーザーエネルギー吸収膜６を下地形状に依らず均一に設計することができたのでゲート側壁絶縁膜７２直下、及びゲート電極間が最小寸法となる領域も含め５ｘ１０２１／ｃｍ３程度の均一矩形高濃度で且つ、不純物分布での最大濃度勾配は３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配４ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が全領域で実現された。断面透過電子顕微鏡観察においてもソース、ドレイン拡散層５００、５６０にはゲート電極端からの間隔に依存せず、全ての領域において何らの結晶欠陥も観測されなかった。またゲート電極の蒸発等に基づくパターン崩れ不良も全く存在しなかった。更に、ゲート電極に添加された不純物の薄いゲート絶縁膜３を介した基板への漏洩に基づく閾電圧の変動も観測されず、レーザー照射によるゲート電極の加熱が十分に抑制されたことが前記実施の形態２と同様に確認された。
【００３８】
＜実施の形態４＞
図１３は、本発明の第４の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの途中製造工程を示す断面図であり、図１４はその完成断面図である。前記実施の形態３におけるＳｉ膜８１の堆積において本実施の形態においては選択エピタキシャル法の代わりに遠隔スパッタ法を用いて２０ｎｍ厚のＳｉ膜８１を堆積させた。遠隔スパッタ法により堆積された上記Ｓｉ膜８１は下地基板形状に基づき形成膜厚が異なり、平坦な下地基板上膜厚に対する凸形状下地基板の側壁部における膜厚は１／１０程度となる。下地基板形状に依存して堆積膜厚に方向性を有する他の手法としてはコリメータ・スパッタ法、触媒化学気相反応法、或いはイオン蒸着法などがあり、これらの異方性堆積手法を用いて実施しても何ら問題ない（図１３）。
【００３９】
図１３の状態より前記実施の形態１に従ってＳｉ窒化膜４１、４４上のＳｉ膜８１の化学的機械的研磨による選択除去と、凸形状下地基板の側壁部、即ちゲート電極側壁部、に堆積されているＳｉ膜８１の成分が消滅するごとく燐酸溶液によりエッチング除去した。しかる後、前記実施の形態３に従い露出されているＳｉ膜８１全てをＣｏ珪化膜８９に変換し、更に第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施して半導体装置を製造した（図１４）。
【００４０】
本実施の形態に基づいて製造された半導体装置においても、前記実施の形態３に基づく半導体装置と同様に極浅の矩形高濃度分布を有する拡散層５５０、及び５６０とその上部に積上げ配置された珪化膜８９によりソース、ドレイン領域が構成される超微細ＩＧＦＥＴが製造された。これにより本超微細ＩＧＦＥＴにおいては深いソース、ドレイン拡散層を形成するためのイオン注入の必要がなくなり、深いソース、ドレイン注入イオンの遮蔽として必須条件であったゲート電極高さに対する制限が緩和された。従って、より短いゲート長を加工するための必須条件であるより低いゲート高さを有する超微細ＩＧＦＥＴが可能となった。具体的には１０ｎｍの超微細ゲート長を有するＩＧＦＥＴの実現のために極薄ソース、ドレイン５５、５６形成の注入イオンの遮蔽を可能とする３０ｎｍから４０ｎｍ以下の薄いＳｉ膜によりゲート電極を構成することが可能となった。本実施の形態に基づく極浅の矩形高濃度分布を有する拡散層５５０、及び５６０の形成において、浅い非晶質層５８上の全ての領域でレーザーエネルギー吸収膜６を下地形状に依らず均一に設計することができたのでゲート側壁絶縁膜７２直下、及びゲート電極間が最小寸法となる領域も含め５ｘ１０２１／ｃｍ３程度の均一矩形高濃度で且つ、不純物分布での最大濃度勾配は３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配４ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が全領域で実現された。断面透過電子顕微鏡観察においてもソース、ドレイン拡散層５００、５６０にはゲート電極端からの間隔に依存せず、全ての領域において何らの結晶欠陥も観測されなかった。またゲート電極の蒸発等に基づくパターン崩れ不良も全く存在しなかった。更に、ゲート電極に添加された不純物の薄いゲート絶縁膜３を介した基板への漏洩に基づく閾電圧の変動も観測されず、レーザー照射によるゲート電極の加熱が十分に抑制されたことが前記実施の形態３と同様に確認された。
【００４１】
＜実施の形態５＞
図１５から図１７は、本発明の第５の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの製造工程順を示す断面図であり、図１８はその完成断面図である。前記実施の形態１においてはゲート電極構造としてＳｉ膜を用い、その表面をソース、ドレイン拡散層表面と同時に珪化する所謂サリサイド構造を用いたが、本実施の形態においてはゲート電極構造として予めＳｉ膜４とＷ（タングステン）の珪化膜８９の積層膜を加工してゲート電極とし、ソース、ドレイン拡散層イオン注入の注入マスクとして用い、前記実施の形態１に従って、深いソース拡散層５０、深いドレイン拡散層５２の形成まで実施した。本実施の形態ではこの状態より公知のスパイクアニ−ル（１１００℃）を施し、極浅ソース拡散層５５、ドレイン拡散層５６と深いソース拡散層５０、深いドレイン拡散層５２を同時に活性化させた。続いて前記実施の形態１に従い、Ａｌ酸化膜よりなる表面保護膜３９の全面堆積とＳｉ酸化膜４０とＳｉ窒化膜４１を全面に堆積した（図１５）。
【００４２】
図１５の状態より機械的化学的研磨によりゲート電極４上に突出しているＳｉ窒化膜４１とＳｉ酸化膜４０を選択的に除去した。研磨の終点はゲート電極４領域以外におけるＳｉ窒化膜４１面とした（図１６）。
【００４３】
図１６の状態よりゲート電極４を跨ぎ、ソース拡散層５０、ドレイン拡散層５２全体を含む領域、即ち素子間分離絶縁膜２領域以外の領域にほぼ対応するマスクでＳｉ酸化膜４０とＳｉ窒化膜４１にドライエッチングにより開口を施した。Ａｌ酸化膜３９をドライエッチングの阻止膜として用い、Ａｌ酸化膜３９表面の露出後、Ａｌ酸化膜３９を燐酸溶液により選択的に除去した（図１７）。
【００４４】
図１７の状態より開口領域を完全に充填するごとく１０ｎｍ厚のＴｉＮ膜とＷ膜の積層からなる金属膜を化学気相反応により堆積し、Ｓｉ窒化膜４１上等に残置された上記金属膜を化学的機械的研磨により除去し、開口内部にのみ選択的に残置させてコンタクト孔内配線金属８６とした。続いて、第二の配線層間絶縁膜９１の堆積と所望の回路構成に基づく同絶縁膜への開口を施し、該開口へのサイドの金属膜充填と化学的機械的研磨による開口内部への選択残置によりコンタクト孔内配線金属９０の形成を行なった。さらに、所望回路構成に基づくソース電極８７、ドレイン電極８８を含む配線工程を施してＩＧＦＥＴを主たる構成素子とする半導体装置を製造した（図１８）。
【００４５】
本実施の形態に基づいて製造された半導体装置においてはソース、ドレイン拡散層との接続を拡散層の珪化処理を施さずとも拡散層全面における配線金属との接続が実施できるので接触抵抗を低減でき、従ってトランジスタの直列抵抗の低減、即ち大電流高速動作化が実現できる。これにより従来装置における拡散層表面の珪化に基づく局所的接合劣化の問題を解消し、良品歩留まりの向上、信頼性向上も可能となる。更に、本実施の形態に基づいて製造された半導体装置においては従来、Ｓｉ酸化膜４０の開口にあたり、ゲート側壁絶縁膜７２として十分に厚いＳｉ窒化膜以外はドライエッチング開口工程において、ゲート電極の一部露出が生じ、ゲート電極とソース、又はドレイン接続電極間で短絡が生じる問題があったが、本実施の形態によれば開口ドライエッチングは薄いＡｌ酸化膜３９のみで抑止可能なためゲート側壁絶縁膜７２の膜厚、材質に対する制約は全て解消できる。これにより本実施の形態に基づく半導体装置においては誘電率の大きなＳｉ酸化膜によるゲート側壁絶縁膜の採用によるゲート・ソース間、又はゲート・ドレイン間の寄生容量低減効果、即ち高速動作化にも対応できる。更に、ゲート側壁絶縁膜７２として各種の絶縁膜を用いることが可能となるため、活性領域における応力制御、ゲートフリンジ電気力線制御などに基づく高性能化、高信頼度化を図ることが可能となる。
【００４６】
＜実施の形態６＞
図１９は、本発明の第６の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴのレーザー熱処理工程実施直前を示す断面図である。前記実施の形態２において、Ａｌ酸化膜からなる表面保護膜３９はＳｉ酸化膜４０の開口ドライエッチングのエッチング阻止膜、及びレーザー照射時におけるレーザーエネルギー吸収膜からの良熱伝導膜としての機能を兼用させる構成としたが、両機能の最適膜厚条件は必ずしも同一とは言い難い。本実施の形態による半導体装置の製造では前記実施の形態２におけるＳｉ酸化膜４０の開口の後、３ｎｍ厚のＳｉ窒化膜と５ｎｍ厚のＡｌ酸化膜から成る積層膜３９を非晶質層５８表面に改めて形成してからレーザーエネルギー吸収膜６の堆積と平坦化、反応防止膜７、及び反射防止膜８の堆積、更にはレーザー光照射による拡散層の活性化処理を前記実施の形態２に従って実施した（図１９）。
【００４７】
図１９の状態より反射防止膜８、反応防止膜７、レーザーエネルギー吸収膜６、及び積層膜３９を前記実施の形態２に基づいて除去した後、引き続いて実施の形態２に基づいてＩＧＦＥＴを主たる構成素子とする半導体装置を製造した。
本実施の形態に基づき製造された半導体装置においては照射するレーザーエネルギーの設定に対応して任意に表面保護膜３９の積層構成、膜厚を配線層間絶縁膜４００の加工条件と独立に設定できるため活性化すべき拡散層（非晶質層）深さ等に対応したより効率的な熱伝播特性を可能とする膜構成が実現でき、レーザー光照射による拡散層活性化の適用可能条件をより広範囲に拡大することが可能となる。
【００４８】
＜実施の形態７＞
図２０は、本発明の第７の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの完成断面図である。前記実施の形態２において、単結晶Ｓｉよりなる半導体基板１の代わりに支持基板１０１、２００ｎｍ厚の埋め込み酸化膜１０５上に構成された１０ｎｍ厚の単結晶Ｓｉ膜１００を用いて半導体装置を製造した。上記構造の単結晶Ｓｉ膜はＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）と称され素子間分離絶縁膜２と埋め込み酸化膜１０５により半導体装置を構成する単位ＩＧＦＥＴが互いに完全分離されることに特徴を有し、且つソース、ドレイン拡散層５５、５６、５５０、５６０の底面成分、又は電界が印加された状態における空乏層底面成分が埋め込み酸化膜１０５に接する構成では拡散層容量が厚い埋め込み酸化膜容量との直列接続となるため、寄生容量の低減化も実現されて高速、低電力性で際立った特性を有する。
【００４９】
本実施の形態に基づき製造された半導体装置においては、前記実施の形態２におけるソース、ドレイン拡散層活性化に要したレーザー照射エネルギーに比べて約２／３に低下させても同様な活性化効果を得る事ができた。上記は拡散層５５、５６、５５０、５６０の活性化に要する熱が埋め込み酸化膜１０５の存在のために支持基板１０１へ放熱され難く、従ってより低エネルギーのレーザー光照射でも非晶質層が十分に加熱されるためと考えられる。
【００５０】
本実施の形態に基づく半導体装置が構成される単結晶Ｓｉ膜１００として１０ｎｍと極薄で完全空乏型ＩＧＦＥＴが構成素子となる場合について記載したが、上記膜厚は１００ｎｍ以上と厚く、所謂部分空乏型ＩＧＦＥＴが構成素子となる場合についても同様に適用できる。
【００５１】
本実施例では、単結晶Ｓｉよりなる半導体基板１の代わりにＳＯＩ基板を用いた場合を示したが、単結晶Ｓｉよりなる半導体基板１の代わりにガラス基板上に構成された多結晶Ｓｉ膜を用いても良い。また、ガラス基板１１０の代わりに石英基板とし、多結晶Ｓｉ膜の代わりに単結晶Ｓｉ膜とする構造の結晶基板であっても良い。後者は所謂ウエーハ貼り合わせ技術により市販されており、高価である点を除けば何ら問題がない。
【００５２】
＜実施の形態８＞
図２１から図２３は、本発明の第８の実施の形態による半導体装置の構成素子であるＮ導電型ＩＧＦＥＴの製造工程順を示す断面図であり、図２４はその完成断面図である。前記実施の形態２に従って、ゲート電極４とゲート保護絶縁膜４４のパターニングを施したが、本実施の形態においては５０ｎｍ厚の多結晶Ｓｉ膜と、１０ｎｍ厚のシリコン酸化膜及び４０ｎｍ厚のシリコン窒化膜よりなる積層絶縁膜をパターニングして各々ゲート電極４、ゲート保護膜４４とした。本実施の形態においては多結晶Ｓｉ膜の低抵抗化のための不純物導入は省略した。しかる後、前記実施の形態２に従って浅い非晶質層５８を含む浅い高濃度ソース拡散層５５、浅い高濃度ドレイン拡散層５６の形成、ゲート側壁絶縁膜７２の形成から極浅矩形高濃度拡散層５５０、５６０の形成、及び拡散層の活性化に至るレーザー光照射熱処理の実施とレーザーエネルギー吸収膜６や反射防止膜８等レーザー光照射熱処理に用いた材料を選択除去した後、高濃度にＰが添加された８０ｎｍ厚のＳｉ膜８１を全面に堆積した。尚、相補型ＩＧＦＥＴの場合はＢが高濃度に添加されたＳｉ膜とＳｉ酸化膜の積層膜の堆積とパターニングによるＰ導電型ＩＧＦＥＴ領域上への選択残置に引き続いて上記のＰ添加Ｓｉ膜の堆積とＮ導電型ＩＧＦＥＴ領域上へのパターニングによる選択残置を施してから上記のＳｉ酸化膜を除去すればよい（図２１）。
【００５３】
図２１の状態より配線層間絶縁膜４００上に堆積されているＳｉ膜８１をシリコン窒化膜４１を研磨終点とする機械的化学的研磨により選択的に除去した。しかる後、シリコン窒化膜４１を熱燐酸溶液により選択的に除去しゲート電極４表面も露出させた。この時Ｓｉ膜８１も僅かにエッチングされる（図２２）。
【００５４】
図２２の状態より前記実施の形態２に従ってＳｉ膜８１とゲート電極４をＣｏによる珪化処理を施したが、本実施の形態においては５０ｎｍ厚のゲート電極４全てを珪化し金属珪化ゲート電極とした。この時ソース、ドレイン拡散層上の金属珪化膜８９下部にはＳｉ膜８１が残置され、極浅矩形高濃度拡散層５５０、５６０に達することはない（図２３）。
【００５５】
図２３の状態より、前記実施の形態２に従って第二の配線層間絶縁膜８５の堆積と平坦化研磨、及び所望領域への開孔、開孔部への配線金属８６の埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施し半導体装置を製造した（図２４）。
【００５６】
本実施の形態に基づき製造された半導体装置においては前記実施の形態２に基づく半導体装置の特徴を全て有している。加えて、Ｓｉゲート電極の加工精度を保持した超微細の金属珪化膜ゲート電極を構成できるためＳｉゲート電極の問題点であるゲート電極側の空乏化に基づく実効ゲート膜厚の増大、即ち一定電源電圧における駆動電流の相対的低下が解消され、低電圧電源においても大電流化が達成できた。具体的には従来Ｓｉゲート電極の半導体装置においては物理的ゲート絶縁膜の膜厚に対して電気容量として現れる実効ゲート絶縁膜の膜厚がＳｉ酸化膜換算で０．８ｎｍ程度ゲート空乏化により厚く作用したのに対し、本実施の形態における半導体装置においてはゲート絶縁膜の物理的膜厚と電気的膜厚はほぼ同一にできた。
【００５７】
更に本実施の形態に基づく半導体装置においてはゲート電極に高濃度の不純物を添加しなくても従来珪化Ｓｉゲート電極の１／５程度までに低抵抗化されるため、ゲート電極内の高濃度添加不純物、特にＰ導電型ＩＧＦＥＴにおけるＢ、のゲート絶縁膜突き抜けに基づく閾電圧ばらつきの不良から本質的に解消された。更に本実施の形態に基づく半導体装置においてはゲート電極材料が金属珪化膜であるため、Ｓｉゲート電極との仕事関数の違いにより閾電圧値が０．５Ｖ程度上昇する。これは従来の超微細半導体装置における閾電圧値低下を防止するために高濃度のチャネル不純物の注入が不可欠であり、そのために不純物散乱による移動度の低下が不可避であった事実に対し、高濃度のチャネル不純物の注入が不要となったことを意味する。即ち、本実施の形態に基づく半導体装置においてはチャネル不純物濃度の低減に基づく駆動電流の増大が実現できた。ここにおいて、極浅矩形高濃度拡散層よりなるソース、ドレイン拡散層の実現がパンチスルー電流の抑制、即ち短チャネル効果の防止と直列抵抗の飛躍的低減に画期的役割を果たしたことは言うまでもない。本実施の形態において、ソース、ドレイン拡散層上の珪化膜は半導体基板内部には到達しないように構成できる。これにより珪化膜金属が極浅接合を突き抜け、接合不良となることも防止できる。
【００５８】
＜実施の形態９＞
図２５から図２６は、本発明の第９の実施の形態によるバイポーラトランジスタとＩＧＦＥＴが混載された所謂ＢｉＣＭＯＳと称される半導体装置の製造工程順を示す断面図、図２７はその完成断面図である。図において、簡略化のためにバイポーラトランジスタはＮ−Ｐ−Ｎ型ＳｉＧｅヘテロ接合バイポーラトランジスタとＮ型ＩＧＦＥＴのみを示しているが、一般的には同一基板内に相補型ＩＧＦＥＴとバイポーラトランジスタが混載されるのが通例であり、本実施の形態は当然上記通例の半導体装置に適用できることは言うまでもない。また、バイポーラトランジスタは本実施の携帯のごときＳｉＧｅヘテロ接合ベースではなく、通常のベース接合で構成されていても何ら問題ない。上記の各断面図において、右半分はバイポーラトランジスタ領域を、左半分はＮ型ＩＧＦＥＴ領域を示している。
【００５９】
本実施の形態においては、公知の手法に基づき、半導体基板１にまず超高速バイポーラトランジスタを製造する。公知のバイポーラトランジスタの製造工程に基づき、埋込みＮ導電型高濃度拡散層２００、素子間分離絶縁膜２、エピタキシャル成長に基づくコレクタ層２０１、ベース・コレクタ分離絶縁膜２０を形成した。本実施の形態においてはこの状態よりＩＧＦＥＴ形成予定領域の半導体基板主表面に前記実施の形態１に基づきゲート絶縁膜３、及びゲート電極４を構成する多結晶Ｓｉ膜の堆積、ゲート電極保護絶縁膜（図示せず）の堆積とバイポーラトランジスタ形成領域における多結晶Ｓｉ膜及びゲート電極保護絶縁膜の選択除去を施した。しかる後、高濃度に硼素（Ｂ）、及びＧｅが添加された７０ｎｍ厚程度のＳｉＧｅ混晶膜を絶縁膜２０上も含めてコレクタ層２０１上にエピタキシャル成長させてから所望領域以外のＳｉＧｅ混晶膜を選択除去してベース層２０３とした。エピタキシャル成長において、Ｇｅの含有はコレクタ側で１５％、エミッタ側で５％程度になるごとく濃度勾配を持たせて形成した。なお、絶縁膜２０上では多結晶領域２０４となる。しかる後、Ｂが高濃度に添加された多結晶シリコン膜の堆積とそのパターニングによりベース引出し電極２０４とした。
【００６０】
次にエミッタとベース領域を絶縁分離する絶縁膜２０４の堆積と絶縁膜２０６とベース引出し電極２０４のエミッタ形成予定領域への開口、並びに開口側壁への絶縁膜２０６の選択残置を施してからエミッタ引出し電極を構成する高濃度に燐が添加された多結晶シリコン膜の堆積とそのパターニングによりエミッタ引出し電極２１０を形成した。ＩＧＦＥＴ形成予定領域において、絶縁膜２０４やエミッタ引出し電極２１０を形成した多結晶シリコン膜も選択除去してから、ゲート電極４への不純物添加とそのパターニングを施した。上記パターニングはエミッタ引出し電極のパターニングと同一工程で実施しても良い。しかる後、ゲート電極４とエミッタ引出し電極２１０に添加した高濃度不純物の活性化を高温短時間熱処理により施してからＩＧＦＥＴ形成領域において、ゲート電極をイオン注入マスクとする極浅接合ソース５５及びドレイン拡散層５６を形成し、ゲート電極側壁絶縁膜７２、及び深いソース拡散層５０、ドレイン拡散層５２を前記実施の形態１に従って形成した。極浅のソース５５及びドレイン拡散層５６と深いソース拡散層５０、ドレイン拡散層５２は非晶質状態を保持している。（図２５）
図２５の状態から前記実施の形態１に従って４００℃以下の低温で１０ｎｍ厚のＡｌ酸化膜よりなる表面保護膜３９と９０ｎｍ厚のＳｉ酸化膜４０等を全面に堆積してから機械的化学的研磨によりゲート電極４上に突出しているＳｉ酸化膜４０等を選択的に除去してからＩＧＦＥＴ形成予定領域において、ゲート電極４を跨ぎ、ソース拡散層５０、ドレイン拡散層５２全体を含む領域、即ち素子間分離絶縁膜２領域以外の領域にほぼ対応するマスクでＳｉ酸化膜４０等に開口を施し、Ａｌ酸化膜３９面を露出させた。続いてスパッタ法により１０ｎｍ厚のチタン（Ｔｉ）膜、８０ｎｍ厚のタングステン（Ｗ）膜からなるレーザーエネルギー吸収膜６を連続して堆積させて開口内部を充填した。この状態から半導体装置の配線製造工程で通常使用されている化学的機械的研磨法に基づいて高融点金属膜より成るレーザーエネルギー吸収膜６を研磨した。
【００６１】
次に平坦化された表面に１０ｎｍ厚でＴｉＮ膜からなる反応防止膜７を全面に堆積し、続いて５０ｎｍ厚のシリコン膜を４００℃以下の温度で化学気相反応により全面に堆積し、反射防止膜８とした。この状態より前記実施の形態１に従って全面にレーザー光照射を施し、非晶質層である極浅のソース５５及びドレイン拡散層５６と深いソース拡散層５０、ドレイン拡散層５２を選択的に溶融、再固相成長させた。
【００６２】
本実施の形態においてはＩＧＦＥＴ領域におけるソース、ドレイン拡散層のみを活性化熱処理する手法を記載しているがバイポーラトランジスタにおけるエミッタ引出し電極２１０の活性化熱処理をソース、ドレイン拡散層の活性化熱処理と一括して施すことも可能である。この場合、Ｓｉ酸化膜４０等への開口とレーザーエネルギー吸収膜６の開口内部への選択充填をエミッタ領域に施し、レーザー光照射を施せば良い。ここにおいて、エミッタ引出し電極２１０はレーザー光照射を施す直前まで非晶質製を保持させておくことが望ましい。（図２６）
図２６の状態より前記実施の形態１に従って反射防止膜８、反応防止膜７、レーザーエネルギー吸収膜６を選択除去し、露出された表面保護膜３９も除去してから前記実施の形態１に記載の形成工程に準じて露出されたソース、ドレイン拡散層やゲート電極、コレクタ拡散層、ベース引出し電極、及びエミッタ引出し電極上に選択的に金属珪化膜８９を残置させた。しかる後、配線層間絶縁膜８５の形成とその表面の平坦化研磨、及びコンタクト孔の形成とその内部へのコンタクト孔内配線金属８６の選択残置、ソース電極８７、ドレイン電極８８、コレクタ電極２１１、エミッタ電極２１２、及びベース電極２１３を含む電極と配線を所望の回路構成に従って構成し半導体装置とした。（図２７）
本実施の形態に基づき製造された半導体装置においては製造工程、特に熱負荷条件が全く異なるバイポーラトランジスタとＩＧＦＥＴが同一半導体基板に隣接して配置されたＢＩＣＭＯＳ型半導体装置において、高性能バイポーラトランジスタと高性能ＩＧＦＥＴの各々の最適熱処理条件を互いに独立に適用して製造することができるので、バイポーラトランジスタとＩＧＦＥＴの何れにおいても高性能なＢＩＣＭＯＳトランジスタの両立を実現することができた。これは従来のＢＩＣＭＯＳが高性能性を犠牲にしたＩＧＦＥＴと高性能バイポーラトランジスタ、又は高性能性を犠牲にしたバイポーラトランジスタと高性能ＩＧＦＥＴの何れかの組み合わせしか実現出来なかった現状を打破するものである。尚、本実施の形態ではＩＧＦＥＴとバイポーラトランジスタが同一半導体基板に配置された半導体装置に関して記載したが、上記は不揮発性メモリトランジスタや容量素子等、通常構造ＩＧＦＥＴと構造、又は性能を異にする半導体素子、と通常構造ＩＧＦＥＴが同一基板内に配置された半導体装置に関しても同様に適用できることは言うまでもない。
【００６３】
＜実施の形態１０＞
図２８は、本発明の第１０の実施の形態によるＩＧＦＥＴを主たる構成素子とする半導体装置の完成断面図である。前記実施の形態１に従って、ソース、ドレイン拡散層の活性化熱処理を施す。本実施の形態に基づく半導体装置においては上記活性化処理はレーザー光照射に依らず、従来公知の短時間高温熱処理に基づいてもよい。ソース、ドレイン拡散層の熱処理の後、さらに前記実施の形態１に従って、反射防止膜８、反応防止膜７、レーザーエネルギー吸収膜６を選択除去し、露出された表面保護膜３９も除去してから前記実施の形態１に記載の形成工程に準じて露出されたソース、ドレイン拡散層やゲート電極上に選択的に金属珪化膜８９を残置させた。しかる後、ＴｉＮからなる反応防止金属膜の全面堆積及びＷからなる配線金属の全面堆積とその表面の平坦化研磨によりコンタクト孔内に配線金属８６を選択残置させた。
【００６４】
本実施の形態に基づき製造された半導体装置においては、極浅及び深い拡散層からなるソース、ドレイン拡散層のほぼ全領域上で金属配線材料により上部配線と接続できるため直列抵抗を十分に低下でき、大電流高速動作が可能となった。これはゲート電極及びゲート側壁絶縁膜上に延在させたＡｌを主たる構成原子とする表面保護膜３９がＳｉ酸化膜（配線層間絶縁膜）４０のパターニングに対して十分な耐性を有し、ゲート電極を跨ぐ開口に対してもゲート電極との短絡の問題を解消できる特性を有していることに基づく。これによりソース、ドレイン拡散層のほぼ全領域上でコンタクト孔を形成できたためである。
【００６５】
＜実施の形態１１＞
図２９は、本発明の第１１の実施の形態によるＩＧＦＥＴを主たる構成素子とする半導体装置の完成断面図である。前記実施の形態２に従って、ソース、ドレイン拡散層の活性化熱処理を施す。本実施の形態に基づく半導体装置においては上記活性化処理はレーザー光照射に依らず、従来公知の短時間高温熱処理に基づいてもよい。ソース、ドレイン拡散層の熱処理の後、さらに前記実施の形態１に従って、反射防止膜８、反応防止膜７、レーザーエネルギー吸収膜６を選択除去し、露出された表面保護膜３９も除去してから前記実施の形態１に記載の形成工程に準じて露出されたソース、ドレイン拡散層に半導体膜の選択積上げとその選択的金属珪化膜８９の残置を施した。しかる後、ＴｉＮからなる反応防止金属膜の全面堆積及びＷからなる配線金属の全面堆積とその表面の平坦化研磨、によりコンタクト孔内に配線金属８６を選択残置させた。
【００６６】
本実施の形態に基づき製造された半導体装置においては、極浅拡散層とその上部に選択的に残置された半導体薄膜からなるソース、ドレイン領域のほぼ全領域上で金属配線材料により上部配線と接続できるため直列抵抗を十分に低下でき、大電流高速動作が可能となった。これはゲート電極及びゲート側壁絶縁膜上に延在させたＡｌを主たる構成原子とする表面保護膜３９がＳｉ酸化膜（配線層間絶縁膜）４０のパターニングに対して十分な耐性を有し、ゲート電極を跨ぐ開口に対してもゲート電極との短絡の問題を解消できる特性を有していることに基づく。これによりソース、ドレイン領域のほぼ全面でコンタクトを実現できたためである。
【００６７】
＜実施の形態１２＞
前記実施の形態１において、反射防止膜８を反応防止膜７上の全面に堆積し、その膜全面を残したまま、レーザー照射を行なっている。本実施の形態１２では、所望領域以外の反射防止膜８を選択的に除去した場合を示す。反応防止膜７、及びレーザーエネルギー吸収膜６に関しても同一マスクにより選択除去しても何ら問題ない。（図３０）
本実施の形態に基いて製造された半導体集積回路においては、素子間分離絶縁膜上等に構成された受動素子、例えば金属・絶縁膜・金属構造の容量素子、リアクタンス素子等の大面積で且つ拡散層を有しない素子領域を予めレーザー照射加熱の影響から完全に除外することができる。これにより、高周波半導体集積回路等における拡散層のレーザー照射活性化が適用可能となり、更に低電力、高周波動作の可能な半導体集積回路を実現可能とすることができる。
【００６８】
＜実施の形態１３＞
図３１は、本発明の第１３の実施の形態による半導体集積回路の構成素子であるＮ導電型ＩＧＦＥＴの製造工程順を示す断面図であり、図３２はレーザー熱処理工程実施直前を示すＮ導電型ＩＧＦＥＴを構成素子とする半導体集積回路の断面図である。面方位（１００）、Ｐ導電型、直径２０ｃｍの単結晶Ｓｉよりなる半導体基板１に活性領域を画定する素子間分離絶縁領域２の形成、閾電圧調整用イオン注入と活性化熱処理を公知の半導体集積回路の製造手法によって実施した。更に熱酸化膜１．８ｎｍの形成とその表面をＮＯガスにより窒化することにより０．２ｎｍの窒化膜を積層形成し、ゲート絶縁膜３とした。上記窒化膜はＳｉ熱酸化膜よりも比誘電率が大きく、Ｓｉ熱酸化膜と電気的等価な光学的膜厚は約２倍厚に対応する。続いてゲート絶縁膜３上に多結晶Ｓｉ膜とシリコン酸化膜を各々５０ｎｍ、１０ｎｍの膜厚で化学気相堆積法により連続して堆積し、そのパターニングによるゲート電極４、及び素子間分離絶縁膜上におけるダミーゲート電極４００とゲート保護膜（図示せず）の形成を従来公知のＩＧＦＥＴの製造方法により実施した。多結晶Ｓｉ膜への高濃度不純物の添加はＰをイオン注入法により実施した。上記ゲート電極の幅、即ちゲート長の最小値は３０ｎｍ、ゲート電極間最小間隔は９０ｎｍ、ゲート電極の高さはゲート保護絶縁膜４５も含めて６０ｎｍである。ゲート電極４の形成後、該電極を注入阻止マスクとするＡｓのイオン注入を加速エネルギー３ｋｅＶ、注入量５ｘ１０１５／ｃｍ２なる条件で実施し、非晶質層５８を含む極浅ソース拡散層５５及び極浅いドレイン拡散層５６を形成した。上記イオン注入はゲート電極側壁に絶縁膜を選択残置させ、該絶縁膜を注入阻止マスクとして用いても何ら問題ない。この手法によりゲート電極端部と高濃度ソース、ドレイン拡散層端の間隔を変えることができ、パンチスルー耐圧の向上を図ることも可能となる。この状態より３５０℃の低温度によりシリコン酸化膜を３０ｎｍの厚さで全面に堆積した後異方性エッチングを施してゲート電極４及びダミーゲート電極４００の側壁部に選択的に残置してゲート側壁絶縁膜７０とした。続いてゲート電極４とゲート側壁絶縁膜７０を注入阻止マスクとするＡｓのイオン注入を加速エネルギー４０ｋｅＶ、注入量４ｘ１０１５／ｃｍ２なる条件で実施し、非晶質層５９を含む深いソース拡散層５０及び深いドレイン拡散層５１を形成した。（図３１）
図３１の状態より前記実施の形態１に従って表面保護膜、Ｔｉ膜とＷ膜からなるレーザーエネルギー吸収膜６を連続して堆積させた。本実施の形態においては表面保護膜として５ｎｍ厚のシリコン窒化膜を、Ｔｉ膜は１０ｎｍ、Ｗ膜は５０ｎｍの膜厚とした。上記の成膜は何れも４００℃以下の低温で実施した。続いて前記実施の形態１に従い化学的機械的研磨法に基いて高融点金属膜より成るレーザーエネルギー吸収膜６を研磨した。研磨の終点は時間で制御決定した。上記選択研磨により下地凸部上の高融点金属膜を完全に除去し、下地凹部領域のみに高融点金属膜よりなるレーザーエネルギー吸収膜６を選択残置した。次に１０ｎｍ以下の膜厚で平坦化された表面にＴｉＮ膜からなる反応防止膜７を全面に堆積し、続いて２００ｎｍ厚の非晶質シリコン膜を４００℃以下の温度で化学気相反応により全面に堆積し、反射防止膜８とした。（図３２）
図３２の状態より半導体レーザーによる励起を用いたＹＡＧレーザーを照射し、レーザーエネルギー吸収膜６の極短時間加熱により高濃度極浅ソース、ドレイン拡散層５５、５６と深いソース、ドレイン拡散層５０、５１内の非晶質層５８及び５９は同時に溶融し、その後固相成長した。照射波長は１０６４ｎｍ、照射パルスの半値幅は９０ｎｓ、照射エネルギー密度は６５０ｍＪ／ｃｍ２であった。照射面積は５ｘ５ｍｍ２であり、全面照射においては、最大エネルギー密度の９５％以下の領域が互いに重畳するごとく実施した。上記レーザー光照射により下地高濃度ソース、ドレイン拡散層５０、５１の非晶質層５９は瞬間的に溶融した後、再結晶化した。極浅ソース、ドレイン拡散層のイオン注入と同一条件で別途用意した試料に関して二次イオン質量分析法による半導体基板内深さ方向の不純物分布を測定したが、溶融過程で不純物のＡｓは溶融領域で５ｘ１０２１／ｃｍ３程度の均一矩形高濃度になるごとく再分布しその厚さは約１５ｎｍであることが明らかになった。上記不純物分布での最大濃度勾配は２．３ｎｍ／ｄｅｃａｄｅと活性化前のイオン注入直後における最大濃度勾配３．５ｎｍ／ｄｅｃａｄｅよりも更なる急峻化が実現された。ゲート電極端部直下、及びゲート電極間が最小寸法となる領域のソース、ドレイン拡散層５１における微細領域の不純物分布に関して、別途準備した試料の断面透過電子顕微鏡によるエネルギー分散型スペクトル法を用いた高濃度不純物分布の観測でも均一矩形高濃度分布であることが確認された。また、ゲート電極の蒸発等に基づくパターン崩れ不良も全く存在公知しなかった。これはゲート電極４上にレーザーエネルギー吸収膜が配置されず、且つゲート側壁部はレーザーエネルギー吸収膜から３０ｎｍの厚い絶縁膜で隔離された構成によりレーザー照射によるゲート電極の加熱が十分に抑制されたためと考えられる。レーザー光照射による極浅及び深いソース、ドレイン拡散層の同時活性化処理の後、前記実施の形態１に従って反射防止膜８はドライエッチングで、反応防止膜７、及びレーザーエネルギー吸収膜６はエッチング溶液にて各々選択的に除去し、ソース、ドレイン拡散層５０、５１表面を露出させた。この状態よりのＩＧＦＥＴを主構成要素とする半導体集積回路の製造方法に基きゲート電極４、及びソース・ドレイン拡散層５０、５１上への選択的Ｃｏ珪化膜８９の形成、配線層間絶縁膜８５の堆積及び平坦化研磨と所望領域への開孔、開孔部への配線金属埋め込みと平坦化処理、ソース電極８７、及びドレイン電極８８を含む配線工程等を実施し半導体集積回路を製造した。（図示せず）
上記の製造工程を経ることにより、溶融所望領域である極浅接合を有する高濃度ソース、ドレイン拡散層５５、５６、及び深い接合を有する高濃度ソース、ドレイン拡散層５０、５１のゲート電極直下を除く非晶質層上の全ての領域を同時に、溶融化再固相化により活性化することができた。ここにおいて、レーザーエネルギー吸収膜６を下地形状に依らず均一に設計することができ、且つ溶融を所望しないゲート電極上には残存されず、ゲート電極の加熱はゲート上部及び側面部の何れからも抑制することができた。更に、反射防止膜８の膜厚は溶融所望領域上で２００ｎｍとなり、１０６４ｎｍＹＡＧレーザーに対する吸収率が最大（反射率はほぼ零％）となる条件に活性化所望領域全てにおいて下地形状に依存せず一定に設定することができた。上記方法により製造されたゲート長３０ｎｍのＮチャネルＩＧＦＥＴの極浅ソース拡散層５０及び極浅ドレイン拡散層５２の接合深さは約１０ｎｍ、シート抵抗は１５０Ω／□と活性化処理を１０００℃、１秒なる従来の短時間高温熱処理に基づいた場合の値、接合深さ３０ｎｍでシート抵抗４５０Ω／□、に比べて格段に浅接合化・低抵抗化が実現された。ゲート電極間隔が９０ｎｍと狭い領域に構成された極浅高濃度拡散層５１の抵抗値も、ＩＧＦＥＴの電流電圧特性の評価から１５０Ω／□のシート抵抗に対応することが確認された。更にゲート電極間の極浅高濃度拡散層５１の抵抗値はゲート電極間隔に依らないことも確認され、電子顕微鏡断面観察結果より明らかとなったごとく双晶等の結晶欠陥の存在は全く観測されず、ゲート電極間隔に依らず完全結晶化が達成された。
【００６９】
【発明の効果】
本発明によれば半導体装置において、従来の高温短時間熱処理に基づく固相成長ソース・ドレイン拡散層では極浅低抵抗化で限界に達していた超微細化に対し、イオン注入により形成されたソース・ドレインの非晶質層に対してレーザー照射し、該非晶質層を選択液相成長することによりイオン注入時の不純物分布よりも更に急峻な高濃度矩形分布と固溶度の飛躍的向上による極浅低抵抗ソース・ドレイン拡散層を実現できる。
本発明によれば、レーザー加熱領域はゲート電極に対して自己整合的に選択でき、ゲート電極自体の加熱を伴わないため、ゲート電極の形状劣化や極薄ゲート絶縁膜を介したゲート電極添加不純物の漏洩拡散、さらにはゲート絶縁膜劣化等の不良を生じることはない。従って、半導体装置の更なる微細化高集積化が可能となり、半導体装置の更なる低消費電力化、高速動作化を可能にする効果がある。
また、本発明によれば、同一半導体基板内にバイポーラトランジスタとＩＧＦＥＴが混在して構成された所謂ＢＩＣＭＯＳにおいて、高性能バイポーラトランジスタの製造に最適な熱処理条件と高性能ＩＧＦＥＴ製造に最適な熱処理条件を同一半導体基板内で独立に選択実施することができるため、高性能バイポーラトランジスタと高性能ＩＧＦＥＴを同一半導体基板内で製造できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の製造工程を示す断面図。
【図２】従来のトランジスタのレーザー熱処理工程を示す断面図。
【図３】本発明の第１の実施の形態による半導体装置の製造工程順を示す断面図。
【図４】本発明の第１の実施の形態による半導体装置の製造工程順を示す断面図。
【図５】本発明の第１の実施の形態による半導体装置の製造工程順を示す断面図。
【図６】本発明の第１の実施の形態による半導体装置の完成断面図。
【図７】本発明の第２の実施の形態による半導体装置の製造工程順を示す断面図。
【図８】本発明の第２の実施の形態による半導体装置の製造工程順を示す断面図。
【図９】本発明の第２の実施の形態による半導体装置の製造工程順を示す断面図。
【図１０】本発明の第２の実施の形態による半導体装置の製造工程順を示す断面図。
【図１１】本発明の第２の実施の形態による半導体装置の完成断面図。
【図１２】本発明の第３の実施の形態による半導体装置の製造工程順を示す断面図。
【図１３】本発明の第４の実施の形態による半導体装置の製造工程順を示す断面図。
【図１４】本発明の第３及び第４の実施の形態による半導体装置の完成断面図。
【図１５】本発明の第５の実施の形態による半導体装置の製造工程順を示す断面図。
【図１６】本発明の第５の実施の形態による半導体装置の製造工程順を示す断面図。
【図１７】本発明の第５の実施の形態による半導体装置の製造工程順を示す断面図。
【図１８】本発明の第５の実施の形態による半導体装置の完成断面図。
【図１９】本発明の第６の実施の形態による半導体装置の製造工程途中を示す断面図。
【図２０】本発明の第７の実施の形態による半導体装置の完成断面図。
【図２１】本発明の第８の実施の形態による半導体装置の製造工程順を示す断面図。
【図２２】本発明の第８の実施の形態による半導体装置の製造工程順を示す断面図。
【図２３】本発明の第８の実施の形態による半導体装置の製造工程順を示す断面図。
【図２４】本発明の第８の実施の形態による半導体装置の完成断面図。
【図２５】本発明の第９の実施の形態による半導体装置の製造工程順を示す断面図。
【図２６】本発明の第９の実施の形態による半導体装置の製造工程順を示す断面図。
【図２７】本発明の第９の実施の形態による半導体装置の完成断面図。
【図２８】本発明の第１０の実施の形態による半導体装置の完成断面図。
【図２９】本発明の第１１の実施の形態による半導体装置の完成断面図。
【図３０】本発明の第１２の実施の形態による製造工程中の半導体装置断面図。
【図３１】本発明の第１３の実施の形態による製造工程中の半導体装置断面図。
【図３２】本発明の第１３の実施の形態による製造工程中の半導体装置断面図。
【符号の説明】
１…半導体基板、２…素子間分離絶縁膜、３…ゲート絶縁膜、４…ゲート電極、５…ソース拡散層、６…レーザーエネルギー吸収膜、７…反応防止膜、８…反射防止膜、３９…表面保護膜（又はＡｌ酸化膜）、４０…Ｓｉ酸化膜、４１，４４…シリコン窒化膜、５０…深い高濃度ソース拡散層、５２…深い高濃度ドレイン拡散層、５５…浅い高濃度ソース拡散層、５６…浅い高濃度ドレイン拡散層、５８…浅い非晶質層、５９…深い非晶質層、６５…保護絶縁膜、７２…ゲート側壁絶縁膜、８１…Ｓｉ膜、８５，９１…配線層間絶縁膜、８６，９０…コンタクト孔内配線金属、８７…ソース電極、８８…ドレイン電極、８９…金属珪化膜、１００…単結晶Ｓｉ膜、１０１…支持基板、１０５…埋め込み酸化膜、１９９…高濃度拡散層、２００…高濃度埋め込み層、２０１…コレクタ領域、２０２…ＳｉＧｅベース引出し電極、２０３…ＳｉＧｅベース領域、２０４…多結晶Ｓｉベース引出し電極、２０５，２０６…絶縁膜、２１０…多結晶Ｓｉエミッタ引出し電極、２１１…コレクタ電極、２１２…エミッタ電極、２１３…ベース電極、４００…ダミーゲート電極、５００，５２０…深い矩形高濃度拡散層、５５０，５６０…極浅の矩形高濃度拡散層。
Claims (32)
- 半導体基板表面上の所定領域に設けられた半導体膜からなるゲート部と、
前記半導体膜をマスクとして、前記半導体基板の内部に選択的に不純物を導入することにより形成された不純物導入層からなるソース・ドレイン領域とを含む半導体装置において、
レーザー光の照射により、前記ゲート部およびゲート部直下の領域は溶融化されず、前記不純物導入層は溶融化され、再固相化された層からなることを特徴とする半導体装置。 - 半導体基板表面上の所定領域に設けられた半導体膜からなるゲート部と、
前記半導体膜をマスクとして、前記半導体基板の内部に選択的に不純物を導入することにより形成された不純物導入層からなるソース・ドレイン領域とを含む半導体装置において、
前記不純物導入層は、前記半導体基板の主表面に直交する少なくとも一断面において矩形高濃度不純物分布を有する不純物層からなることを特徴とする半導体装置。 - 半導体基板中に形成された第１導電型を有する第１領域と、
前記第１領域に隣接して設けられた第２導電型を有する第２領域と、
前記第１領域上の所定領域に設けられた半導体膜からなるゲート部と、
前記半導体膜をマスクとして、前記第１領域に選択的に第２導電型を有する不純物を導入することにより形成された第１の不純物導入層からなるソース・ドレイン領域と、
前記第２領域上の所定領域に設けられた半導体膜からなるゲート部と、
前記半導体膜をマスクとして、前記第２領域に選択的に第１導電型を有する不純物を導入することにより形成された第２の不純物導入層からなるソース・ドレイン領域とを含む半導体装置において、
前記第１及び第２の不純物導入層は、前記半導体基板の主表面に直交する少なくとも一断面において矩形高濃度不純物分布を有する不純物層からなることを特徴とする半導体装置。 - 前記半導体基板は、絶縁膜上に載置されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
- 絶縁ゲート型電界効果トランジスタとバイポーラ型トランジスタが同一半導体基板上に形成されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
- 前記ソース・ドレイン領域と前記領域を電気的に接続する電極との間に半導体膜、シリコン珪化膜あるいは金属膜の内の少なくとも１種類の膜が存在していることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
- 半導体基板表面上の所定領域に半導体膜を設ける工程と、
前記半導体膜をマスクとして不純物を前記半導体基板内部に選択的に導入することにより不純物導入層を形成する工程と、
前記半導体膜に隣接して前記不純物導入層上に所定の波長を有するレーザー光に対して前記レーザー光のエネルギーを吸収するレーザーエネルギー吸収膜を設ける工程とを備え、
前記レーザー光を照射することにより前記不純物導入層を溶融し、再固相化することを特徴とする半導体装置の製造方法。 - 半導体基板表面上の所定領域に半導体膜を設ける工程と、
前記半導体膜をマスクとして不純物を前記半導体基板内部に選択的に導入することにより不純物導入層を形成する工程と、
前記半導体膜に隣接して前記不純物導入層上に所定の波長を有するレーザー光に対して前記レーザー光のエネルギーを吸収するレーザーエネルギー吸収膜を設ける工程と、
前記半導体膜および前記レーザーエネルギー吸収膜上に堆積された反応防止膜を介して反射防止膜を設ける工程とを備え、
前記反射防止膜に対して、前記レーザー光を照射することにより前記不純物導入層を溶融し、再固相化することを特徴とする半導体装置の製造方法。 - 前記半導体基板は、絶縁膜上に形成されていることを特徴とする請求項７又は８のいずれかに記載の半導体装置の製造方法。
- 前記レーザー光は、前記半導体膜を透過したレーザー光の相対光強度が前記半導体基板内部においてｅ−２まで減衰する深さが、前記不純物導入層の深さより深くなるような波長を有することを特徴とする請求項７又は８のいずれかに記載の半導体装置の製造方法。
- 前記不純物導入層の形成工程から前記レーザー光を照射する工程までの間に設けられた製膜工程は、前記不純物導入層の非晶質化した領域が再結晶化しない程度の熱処理温度に設定されていることを特徴とする請求項７又は８のいずれかに記載の半導体装置の製造方法。
- 前記レーザーエネルギー吸収膜は、金属積層膜であることを特徴とする請求項７又は８のいずれかに記載の半導体装置の製造方法。
- 前記反射防止膜は、前記レーザーエネルギー吸収膜を前記半導体膜の膜厚まで研磨し、平坦化された膜上に形成されていることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記反射防止膜は、多結晶膜であることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記反射防止膜は、その膜厚が前記レーザーエネルギー吸収膜中におけるレーザー光のエネルギー吸収率が最大となるように設定されていることを特徴とする請求項８に記載の半導体装置の製造方法。
- 照射レーザー光の波長をλとし、反射防止膜の屈折率をｎと定義すると、前記反射防止膜のソース拡散層上における垂直方向膜厚は、レーザーエネルギー吸収膜における照射レーザーエネルギー吸収率が最大となる膜厚のうちで最小のものに対してλ／（２ｎ）だけ厚い膜厚に設定されたことを特徴とする請求項８に記載の半導体装置の製造方法。
- 半導体基板上に設けられたゲート絶縁膜を介してゲート電極およびゲート保護膜を積層してなるゲート部を形成する工程と、
前記ゲート部をマスクとして第１の導電型を有する不純物を前記半導体基板内部に選択的に導入することにより浅い接合を有する第１の不純物拡散層を形成する工程と、
前記ゲート部の側壁に絶縁膜を選択的に残置し、ゲート側壁絶縁膜を形成する工程と、
前記ゲート部および前記ゲート側壁絶縁膜を導入マスクとして第１の導電型を有する不純物を前記第１の不純物拡散層の一部と重なるように導入し、深い接合を有する第２の不純物拡散層を形成する工程と、
Ａｌを含む材料またはＡｌ及びシリコン窒化膜を含む材料からなる第１絶縁膜を前記半導体基板上の全面に堆積する工程と、
前記ゲート部よりも厚い膜厚を有する第２絶縁膜を堆積する工程と、
前記第２絶縁膜の表面を前記ゲート保護膜が露出するまで平坦化する工程と、
前記ゲート側壁絶縁膜を含むゲート部上および前記第２の不純物拡散層上に堆積された前記第２絶縁膜を除去し、前記第１絶縁膜を露出させる工程と、
前記第１絶縁膜を除去し、前記第２の不純物拡散層表面の一部が露出するように開口部を形成する工程と、
前記開口部上に所定の波長を有するレーザー光に対して前記レーザー光のエネルギーを吸収するレーザーエネルギー吸収膜を選択的に設ける工程と、
前記レーザーエネルギー吸収膜上にレーザー光反射防止膜を被覆する工程と、
前記レーザー光反射防止膜上にレーザー光を照射し、前記第１および前記第２の不純物拡散層を溶融し、再固相化する工程とを有することを特徴とする半導体装置の製造方法。 - 半導体基板上に設けられたゲート絶縁膜を介してゲート電極およびゲート保護膜を積層してなるゲート部を形成する工程と、
前記ゲート部をマスクとして第１の導電型を有する不純物を前記半導体基板内部に選択的に導入することにより浅い接合を有する第１の不純物拡散層を形成する工程と、
前記ゲート部の側壁に絶縁膜を選択的に残置し、ゲート側壁絶縁膜を形成する工程と、
Ａｌを含む材料またはＡｌ及びシリコン窒化膜を含む材料からなる第１絶縁膜を前記半導体基板上の全面に堆積する工程と、
前記ゲート部よりも厚い膜厚を有する第２絶縁膜を堆積する工程と、
前記第２絶縁膜の表面を前記ゲート保護膜が露出するまで平坦化する工程と、
前記ゲート側壁絶縁膜を含むゲート部上および前記不純物拡散層上に堆積された前記第２絶縁膜を除去し、前記第１絶縁膜を露出させる工程と、
前記第１絶縁膜を除去し、前記第１の不純物拡散層表面の一部が露出するように開口部を形成する工程と、
前記開口部上に所定の波長を有するレーザー光に対して前記レーザー光のエネルギーを吸収するレーザーエネルギー吸収膜を選択的に設ける工程と、
前記レーザーエネルギー吸収膜上にレーザー光反射防止膜を被覆する工程と、
前記レーザー光反射防止膜上にレーザー光を照射し、前記第１の不純物拡散層を溶融し、再固相化する工程と
前記レーザーエネルギー吸収膜とレーザー光反射防止膜を選択的に除去することにより、前記第１の不純物拡散表面が露出するように開口部を設け、前記開口部にシリコン膜を選択的に残置する工程と、
前記シリコン膜の一部を珪化する工程とを有することを特徴とする半導体装置の製造方法。 - 前記半導体基板は、絶縁膜上に形成されていることを特徴とする請求項１７又は１８の何れかに記載の半導体装置の製造方法。
- 前記第１の不純物拡散層を形成する工程から前記再固相化する工程までの間に設けられた製膜工程の熱処理温度は、前記第１および第２の不純物拡散層の非晶質化層の少なくとも一部が結晶化しない程度の温度であることを特徴とする請求項１７に記載の半導体装置の製造方法。
- 前記第１の不純物拡散層を形成する工程から前記再固相化する工程までの間に設けられた製膜工程の熱処理温度は、４００℃を超えない温度であることを特徴とする請求項１７又は１８に記載の半導体装置の製造方法。
- 前記レーザーエネルギー吸収膜は、金属積層膜であることを特徴とする請求項１７又は１８の何れかに記載の半導体装置の製造方法。
- 前記レーザー光は、波長１０６４ｎｍを有する固体レーザーからの照射光であることを特徴とする請求項７又は８のいずれかに記載の半導体装置の製造方法。
- 前記反射防止膜は、Ｓｉ膜、Ｇｅ膜、又はＳｉＧｅ混合膜であることを特徴とする請求項１７又は１８の何れかに記載の半導体装置の製造方法。
- 照射レーザー光の波長をλとし、反射防止膜の屈折率をｎと定義すると、前記反射防止膜のソース拡散層上における垂直方向膜厚は、レーザーエネルギー吸収膜における照射レーザーエネルギー吸収率が最大となる膜厚のうちで最小のものに対してλ／（２ｎ）だけ厚い膜厚に設定されたことを特徴とする請求項１７又は１８の何れかに記載の半導体装置の製造方法。
- バイポーラトランジスタが混載された半導体基板において、
前記第１および第２不純物拡散層の表面が露出するように形成された開口部が、前記バイポーラトランジスタのエミッタ引出し電極領域にも設けられ、
前記第１および第２不純物拡散層と前記バイポーラトランジスタのエミッタ引出し電極領域との開口部に、前記レーザーエネルギー吸収膜を選択的に残置することにより、
前記レーザー光の照射により前記第１および第２不純物拡散層と前記エミッタ引出し電極領域が一括して活性化熱処理されることを特徴とする請求項１７に記載の半導体装置の製造方法。 - 前記レーザーエネルギー吸収膜を選択的に残置した開口部において前記レーザー光の照射によって前記第１および第２不純物拡散層の活性化熱処理が施され、前記レーザーエネルギー吸収膜が残置されていないゲート電極を含む領域においては活性化熱処理が施されないことを特徴とする請求項１７に記載の半導体装置の製造方法。
- バイポーラトランジスタおよびＩＧＦＥＴが混載された半導体基板において、
ＩＧＦＥＴ形成予定領域に形成されたゲート電極とバイポーラ形成予定領域に形成されたエミッタ引出し電極に高濃度不純物を添加し、前記ゲート電極および前記エミッタ引出し電極に対して高温短時間熱処理を施して活性化を行なう工程と、
前記ＩＧＦＥＴ形成予定領域において、
前記ゲート電極をイオン注入マスクとして前記半導体基板に第１および第２不純物拡散層を形成する工程と、
前記ゲート電極および前記エミッタ引出し電極を含む領域を覆うように保護膜を堆積する工程と、
前記第１および第２不純物拡散層の表面が露出するように前記保護膜を選択的に除去し開口部を形成する工程と、
前記開口部に前記レーザーエネルギー吸収膜を選択的に残置する工程と、
前記レーザー光の照射により前記第１および第２不純物拡散層を活性化熱処理する工程とを有することを特徴とする請求項１７に記載の半導体装置の製造方法。 - 前記レーザー光の照射により活性化すべき不純物拡散領域を複数有し、
前記半導体基板の表面上における前記不純物拡散領域の面積を異にする場合、
前記複数の不純物拡散領域に対して前記面積に相応した照射条件で、前記不純物拡散領域が少なくとも１回以上レーザー光照射されることを特徴とする請求項１７又は１８の何れかに記載の半導体装置の製造方法。 - 前記シリコン膜は、コリメータ・スパッタ法、遠隔スパッタ法、触媒化学気相反応法、或いはイオン化蒸着法の何れかの方法により形成されたことを特徴とする請求項１８に記載の半導体装置の製造方法。
- 前記シリコン膜は、前記開口部の露出された半導体基板表面上に、選択的に堆積されることを特徴とする請求項１８に記載の半導体装置の製造方法。
- 半導体基板上に設けられたゲート絶縁膜を介してゲート電極およびゲート保護膜を積層してなるゲート部を形成する工程と、
前記ゲート部をマスクとして第１の導電型を有する不純物を前記半導体基板内部に選択的に導入することにより浅い接合を有する第１の不純物拡散層を形成する工程と、
前記ゲート部の側壁に絶縁膜を選択的に残置し、ゲート側壁絶縁膜を形成する工程と、
前記ゲート部および前記ゲート側壁絶縁膜を導入マスクとして第１の導電型を有する不純物を前記第１の不純物拡散層の一部と重なるように導入し、深い接合を有する第２の不純物拡散層を形成する工程と、
Ａｌを含む材料またはＡｌ及びシリコン窒化膜を含む材料からなる第１絶縁膜を前記半導体基板上の全面に堆積する工程と、
前記ゲート部よりも厚い膜厚を有する第２絶縁膜を堆積する工程と、
前記第２絶縁膜の表面を前記ゲート保護膜が露出するまで平坦化する工程と、
前記ゲート側壁絶縁膜を含むゲート部上および前記第２の不純物拡散層上に堆積された前記第２絶縁膜を除去し、前記第１絶縁膜を露出させる工程と、
前記第１絶縁膜を除去し、前記第２の不純物拡散層表面の一部が露出するように開口部を形成する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160431A JP2004363355A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
| US10/790,765 US20040245583A1 (en) | 2003-06-05 | 2004-03-03 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003160431A JP2004363355A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363355A true JP2004363355A (ja) | 2004-12-24 |
Family
ID=33487482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003160431A Withdrawn JP2004363355A (ja) | 2003-06-05 | 2003-06-05 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040245583A1 (ja) |
| JP (1) | JP2004363355A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278925A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2009529245A (ja) * | 2006-03-08 | 2009-08-13 | アプライド マテリアルズ インコーポレイテッド | 基板に形成された熱処理構造用の方法および装置 |
| US7670885B2 (en) | 2008-02-08 | 2010-03-02 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin-film semiconductor device and method for manufacturing the same |
| JP2014060423A (ja) * | 2006-03-08 | 2014-04-03 | Applied Materials Inc | 基板に形成された熱処理構造用の方法および装置 |
| US9082885B2 (en) | 2013-05-30 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor chip bonding apparatus and method of forming semiconductor device using the same |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6787836B2 (en) * | 2002-08-21 | 2004-09-07 | International Business Machines Corporation | Integrated metal-insulator-metal capacitor and metal gate transistor |
| JP2005101196A (ja) * | 2003-09-24 | 2005-04-14 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US7105400B2 (en) * | 2003-09-30 | 2006-09-12 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor device |
| EP1524684B1 (en) * | 2003-10-17 | 2010-01-13 | Imec | Method for providing a semiconductor substrate with a layer structure of activated dopants |
| DE102005004708B4 (de) * | 2005-02-02 | 2006-11-02 | Atmel Germany Gmbh | Verfahren zur Herstellung integrierter Schaltkreise mit mindestens einem Silizium-Germanium-Heterobipolartransistor |
| JP4117020B2 (ja) * | 2005-08-03 | 2008-07-09 | フェトン株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
| US20070037326A1 (en) * | 2005-08-09 | 2007-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow source/drain regions for CMOS transistors |
| US7648871B2 (en) * | 2005-10-21 | 2010-01-19 | International Business Machines Corporation | Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same |
| KR100657130B1 (ko) * | 2005-12-27 | 2006-12-13 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| DE102006007052B3 (de) * | 2006-02-15 | 2007-09-27 | Infineon Technologies Austria Ag | Erzeugung von Halbleiterzonen mit steilem Dotierprofil |
| WO2007130916A2 (en) * | 2006-05-01 | 2007-11-15 | Applied Materials, Inc. | A method of ultra-shallow junction formation using si film alloyed with carbon |
| US7416949B1 (en) * | 2007-02-14 | 2008-08-26 | Texas Instruments Incorporated | Fabrication of transistors with a fully silicided gate electrode and channel strain |
| US8859377B2 (en) | 2007-06-29 | 2014-10-14 | Texas Instruments Incorporated | Damage implantation of a cap layer |
| KR101039918B1 (ko) * | 2010-03-30 | 2011-06-09 | 엘지이노텍 주식회사 | 태양전지 및 이의 제조방법 |
| US8586460B2 (en) | 2010-09-23 | 2013-11-19 | Varian Semiconductor Equipment Associates, Inc. | Controlling laser annealed junction depth by implant modification |
| JP5848680B2 (ja) * | 2011-11-22 | 2016-01-27 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| US9853148B2 (en) * | 2016-02-02 | 2017-12-26 | Taiwan Semiconductor Manufacturing Company Ltd. | Power MOSFETs and methods for manufacturing the same |
| US9875972B1 (en) * | 2016-07-14 | 2018-01-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device structure and method for forming the same |
| US10431670B2 (en) * | 2016-12-15 | 2019-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Source and drain formation technique for fin-like field effect transistor |
| DE102017126937B4 (de) | 2016-12-15 | 2024-09-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Verfahren zur Ausbildung von Source und Drain für Fin-Feldeffekttransistoren |
| US10283361B1 (en) | 2017-11-29 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Blocking structures on isolation structures |
| KR20210148674A (ko) * | 2020-06-01 | 2021-12-08 | 에스케이하이닉스 주식회사 | 하드마스크를 이용한 반도체 장치 및 그의 제조 방법 |
| US11695042B2 (en) | 2021-04-08 | 2023-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Transistor contacts and methods of forming the same |
| CN119750487B (zh) * | 2024-12-24 | 2026-01-20 | 中国航空工业集团公司西安飞行自动控制研究所 | 一种超厚结构和超小结构间隙的mems器件及加工方法 |
-
2003
- 2003-06-05 JP JP2003160431A patent/JP2004363355A/ja not_active Withdrawn
-
2004
- 2004-03-03 US US10/790,765 patent/US20040245583A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278925A (ja) * | 2005-03-30 | 2006-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2009529245A (ja) * | 2006-03-08 | 2009-08-13 | アプライド マテリアルズ インコーポレイテッド | 基板に形成された熱処理構造用の方法および装置 |
| JP2014060423A (ja) * | 2006-03-08 | 2014-04-03 | Applied Materials Inc | 基板に形成された熱処理構造用の方法および装置 |
| US10141191B2 (en) | 2006-03-08 | 2018-11-27 | Applied Materials, Inc. | Method of thermal processing structures formed on a substrate |
| US10840100B2 (en) | 2006-03-08 | 2020-11-17 | Applied Materials, Inc. | Method of thermal processing structures formed on a substrate |
| US7670885B2 (en) | 2008-02-08 | 2010-03-02 | Advanced Lcd Technologies Development Center Co., Ltd. | Thin-film semiconductor device and method for manufacturing the same |
| US9082885B2 (en) | 2013-05-30 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor chip bonding apparatus and method of forming semiconductor device using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040245583A1 (en) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004363355A (ja) | 半導体装置及びその製造方法 | |
| US7682892B2 (en) | MOS device and process having low resistance silicide interface using additional source/drain implant | |
| JP4814498B2 (ja) | 半導体基板の製造方法 | |
| US6274488B1 (en) | Method of forming a silicide region in a Si substrate and a device having same | |
| US7800182B2 (en) | Semiconductor devices having pFET with SiGe gate electrode and embedded SiGe source/drain regions and methods of making the same | |
| US7598147B2 (en) | Method of forming CMOS with Si:C source/drain by laser melting and recrystallization | |
| US7247547B2 (en) | Method of fabricating a field effect transistor having improved junctions | |
| US20030146458A1 (en) | Semiconductor device and process for forming same | |
| US20040016969A1 (en) | Silicon on isulator (SOI) transistor and methods of fabrication | |
| US8021950B1 (en) | Semiconductor wafer processing method that allows device regions to be selectively annealed following back end of the line (BEOL) metal wiring layer formation | |
| JP2009094369A (ja) | 半導体装置およびその製造方法 | |
| TW200939353A (en) | Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method | |
| KR20090019693A (ko) | 스트레인된 반도체 장치 및 이의 제조 방법 | |
| KR20040029423A (ko) | 반도체 게이트의 도핑 방법 | |
| US6420264B1 (en) | Method of forming a silicide region in a Si substrate and a device having same | |
| CN107452684B (zh) | 增强源极/漏极区的表面掺杂浓度的方法 | |
| US20070246781A1 (en) | Mos semiconductor device and method of fabricating the same | |
| JP2010021525A (ja) | 半導体装置の製造方法 | |
| JP2004047608A (ja) | 半導体装置及びその製造方法 | |
| US20090032881A1 (en) | Semiconductor devices and methods of fabricating the same in which a mobility change of the major carrier is induced through stress applied to the channel | |
| US8546259B2 (en) | Nickel silicide formation for semiconductor components | |
| JP2004014815A (ja) | 半導体装置及びその製造方法 | |
| EP1439579B1 (en) | Process for manufacturing a memory device, in particular a phase change memory, including a silicidation step | |
| KR100835521B1 (ko) | 반도체 소자의 구조 및 그의 제조방법 | |
| JP5010589B2 (ja) | 半導体デバイス製造方法及びその方法により製造した半導体デバイスを備えた半導体集積回路チップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |