JP2004354768A

JP2004354768A - Display module

Info

Publication number: JP2004354768A
Application number: JP2003153339A
Authority: JP
Inventors: Hiroaki Nakaminami; 宏章中南; Hiroshi Nakama; 啓史中間
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-05-29
Filing date: 2003-05-29
Publication date: 2004-12-16

Abstract

【課題】ＣＯＧ方式による駆動回路の実装を低コスト化するとともに、駆動電源電圧および信号の供給の信頼性を向上させる。
【解決手段】液晶表示パネル１０におけるアクティブマトリクス基板１１のガラス基板のソース側側縁部の表面上に、複数のソース駆動用ＩＣ１４が、ソース側側縁部に沿って実装されており、ソース側側縁部の表面上に、各ソース駆動用ＩＣ１４に沿って、複数のソース側低抵抗配線１６ａが設けられている。各ソース側低抵抗配線１６ａと、ソース駆動用ＩＣ１４とが入力端子配線１９によって接続されており、複数のソース側低抵抗配線１６ａに、駆動用電源電圧およびソース信号が供給されて、駆動用電源電圧およびソース信号が、複数の入力端子配線１９によって、各ソース側駆動用ＩＣ１４に供給される。
【選択図】図２An object of the present invention is to reduce the cost of mounting a driving circuit by a COG method and improve the reliability of supply of a driving power supply voltage and a signal.
A plurality of source driving ICs (14) are mounted on a source-side edge of a glass substrate of an active matrix substrate (11) in a liquid crystal display panel (10) along the source-side edge. A plurality of source-side low-resistance wirings 16a are provided on the surface of the side edge along each source driving IC 14. Each source-side low-resistance wiring 16a and the source driving IC 14 are connected by an input terminal wiring 19, and a driving power supply voltage and a source signal are supplied to a plurality of source-side low-resistance wirings 16a. The voltage and the source signal are supplied to each source-side driving IC 14 by a plurality of input terminal wirings 19.
[Selection] Figure 2

Description

【０００１】
【発明の属する技術分野】
本発明は、表示パネルの周縁部に、表示パネルを駆動するための駆動回路が実装された表示モジュールに関し、さらに詳述すれば、表示パネルを構成するガラス基板上に駆動回路がＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式で実装された表示モジュールに関する。
【０００２】
【従来の技術】
大型の液晶表示装置を構成する液晶表示パネルには、通常、ガラス基板が用いられており、また、液晶表示パネルを駆動するための駆動回路（ドライバ）が、液晶表示パネルを構成するガラス基板の周縁部に、ＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）方式によって設けられている。
【０００３】
以下に、ＴＣＰ方式によって、液晶表示パネルの周縁部に駆動回路が設けられた液晶表示モジュールについて説明する。
【０００４】
図３は、従来のＴＣＰ方式によって駆動回路が液晶表示パネルに実装された液晶表示モジュールの構成を模式的に示す平面図である。
【０００５】
この液晶表示モジュールの液晶表示パネル３０は、長方形状のアクティブマトリクス基板３１と、このアクティブマトリクス基板３１よりも一回り小さな長方形状に形成された対向基板１２との間に液晶層（図示せず）が封入されて構成されている。アクティブマトリクス基板３１は、ガラス基板上に、ｘ方向（ガラス基板の長手方向）に沿って相互に平行に形成された複数のゲート配線と、ｙ方向（ガラス基板の幅方向）に沿って相互に平行に形成された複数のソース配線とが設けられている。各ゲート配線と各ソース配線とによって囲まれた各領域内には、画素電極がそれぞれ設けられており、各ゲート配線と各ソース配線との交点の近傍には、各画素電極およびその交点を形成する各ゲート配線およびソース配線に接続されたＴＦＴ等のスイッチング素子がそれぞれ設けられている。
【０００６】
アクティブマトリクス基板３１に液晶層を挟んで配置される対向基板３２は、アクティブマトリクス基板３１のガラス基板におけるｘ方向に沿った一方の側縁部およびｙ方向に沿った一方の側縁部がそれぞれ露出するように、アクティブマトリクス基板３１に対して配置されている。対向基板３１は、ガラス基板における液晶層側の表面に対向電極が設けられている。
【０００７】
アクティブマトリクス基板３１におけるｙ方向に沿って露出状態になったガラス基板の側縁部（以下、ゲート側側縁部とする）には、複数のゲート駆動用ＴＣＰ３８がｙ方向に沿って適当な間隔をあけて設けられており、ｘ方向に沿って露出状態になったガラス基板の側縁部（以下、ソース側側縁部とする）には、複数のソース駆動用ＴＣＰ３４がｘ方向に沿って適当な間隔をあけて設けられている。
【０００８】
各ゲート駆動用ＴＣＰ３８および各ソース駆動用ＴＣＰ３４は、異方性導電膜（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ：以下、ＡＣＦと称する）によって、アクティブマトリクス基板１１を構成するガラス基板にそれぞれ接続されている。
【０００９】
各ゲート駆動用ＴＣＰ３８には、複数本のゲート配線の端子部がそれぞれ接続されており、各ゲート駆動用ＴＣＰ３８からは、ゲート配線の各端子部を介して、ゲート配線のそれぞれにゲート信号が供給される。
【００１０】
アクティブマトリクス基板３１におけるゲート側側縁部の側方には、ゲート側ＰＷＢ（ＰｒｉｎｔｅｄＷｉｒｉｎｇＢｏａｒｄ：プリント配線基板）３３が、ゲート側側縁部に沿って配置されており、ゲート側ＰＷＢ３３に設けられた配線（図示せず）が、各ゲート駆動用ＴＣＰ３８にそれぞれ接続されている。
【００１１】
ゲート側ＰＷＢ３３の一方の端部には、ゲート側ＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ：フレキシブルプリント配線回路）３６の一端部がＡＣＦによって接続されており、ゲート側ＦＰＣ３６の他端部は、外部回路基板（図示せず）に接続されている。ゲート側ＦＰＣ３６には、外部回路基板から、駆動用電源電圧およびゲート信号が供給されて、駆動用電源電圧およびゲート信号が、ゲート側ＦＰＣ３６に設けられた配線によって、各ゲート駆動用ＴＣＰ３８にそれぞれ供給される。
【００１２】
各ソース駆動用ＴＣＰ３４には、複数本のソース配線のそれぞれに対してソース信号を供給するように、ソース配線の各端部に設けられた端子部がそれぞれ接続されている。
【００１３】
アクティブマトリクス基板３１におけるソース側側縁部の側方には、ソース側ＰＷＢ（ＰｒｉｎｔｅｄＷｉｒｉｎｇＢｏａｒｄ：プリント配線基板）３５が配置されており、ソース側ＰＷＢ３５に設けられた配線（図示せず）が、各ソース駆動用ＴＣＰ３４にそれぞれ接続されている。
【００１４】
ソース側ＰＷＢ３５の一方の端部には、ソース側ＦＰＣ３７の一端部がＡＣＦによって接続されており、ソース側ＦＰＣ３７の他端部は、外部回路基板（図示せず）に接続されている。ソース側ＦＰＣ３７には、外部回路基板から、駆動用電源電圧およびソース信号が供給されて、駆動用電源電圧およびソース信号がソース側ＦＰＣ３７に設けられた配線によって、各ソース駆動用ＴＣＰ３４にそれぞれ供給される。
【００１５】
このような構成のＴＣＰ方式の液晶表示モジュールは、長期にわたって量産化されているが、必要とされる部品数が多く、それにより、材料費、実装のための加工費等が高くなって、経済性が損なわれるという問題がある。
【００１６】
近年、部品点数の削減および実装のためのコストの削減によって、液晶表示モジュールの信頼性をさらに向上させるために、駆動回路をＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式で実装した表示モジュールが多用されるようになっている。以下に、駆動回路をＣＯＧ方式で実装した表示モジュールについて説明する。
【００１７】
図４は、従来のＣＯＧ方式の液晶表示モジュールの構成を模式的に示す平面図である。この液晶表示モジュールは、図３に示す液晶表示モジュールにおける液晶表示パネル３０と同様の構成の液晶表示パネル３０を有しており、図３に示すゲート側ＰＷＢ３３およびソース側ＰＷＢ３５、ゲート駆動用ＴＣＰ３８およびソース駆動用ＴＣＰ３４等が使用されずに、ガラス基板のゲート側側縁部に複数のゲート駆動用ＩＣ４１がＣＯＧ方式で実装されるとともに、ガラス基板のソース側側縁部に複数のソース駆動用ＩＣ４２がＣＯＧ方式で実装されている。
【００１８】
ソース側側縁部には、ゲート側側縁部に近接してＦＰＣ４３の一端部が接続されており、ＦＰＣ４３の他端部が外部回路基板（図示せず）に接続されている。ＦＰＣ４には、外部回路基板からゲート側駆動用電源電圧およびゲート信号と、ソース側駆動用電源電圧およびソース信号とが供給されるようになっている。ＦＰＣ４３に供給されるゲート側の駆動用電源電圧およびゲート信号は、ガラス基板のゲート側側縁部に設けられたゲート側配線パターン４４を経由して、各ゲート駆動用ＩＣ４２に順番に供給されるようになっている。各ゲート駆動用ＩＣ４２は、ゲート側配線パターン４４上に、例えばＡＣＦによって実装されている。
【００１９】
同様に、ＦＰＣ４３に供給されるソ−ス側駆動用電源電圧およびソース信号も、ガラス基板のソース側側縁部に設けられたソース側配線パターン４５を経由して、各ソース駆動用ＩＣ４２に順番に供給されるようになっている。各ソース駆動用ＩＣ４２も、ソース側配線パターン４５上に、例えばＡＣＦによって実装されている。
【００２０】
このような構成のＣＯＧ方式の液晶表示モジュールでは、ゲート側配線パターン４４およびソース側配線パターン４５は、複数の配線によってそれぞれ構成されており、各配線上に、ゲート駆動用ＩＣ４１およびソース駆動用ＩＣ４２がそれぞれ設けられている。このために、各配線は、通常、数千オングストローム程度の厚さの導電膜によってそれぞれ形成されている。
【００２１】
しかしながら、このように、ガラス基板上に数千オングストローム程度の厚さで薄く形成される導電膜は、シート抵抗が高く、各配線が長くなるほど、供給される電圧の低下が大きくなるという問題がある。従って、各配線によって、各ゲート駆動用ＩＣ４１および各ソース駆動用ＩＣ４２に対してそれぞれ順番に駆動用の電源電圧および信号を供給すると、各配線が長くなることにより、駆動用の電源電圧および信号が大きく低下することになる。その結果、電源電圧および信号が最終的に供給されるゲート駆動用ＩＣ４１およびソース駆動用ＩＣ４２には、所定の電圧が供給されず、そのゲート駆動用ＩＣ４１およびソース駆動用ＩＣ４２が正常に動作しないおそれがある。
【００２２】
このような問題を解決するＣＯＧ方式の液晶表示モジュールも開発されており、その構成を、図５および図６に示す。
【００２３】
図５に示す液晶表示モジュールでは、図４に示す液晶表示モジュールとは異なり、ガラス基板のゲート側側縁部に設けられたゲート駆動用ＩＣ４１に駆動用電源電圧およびゲート信号を供給するゲート側配線パターン４４がゲート側側縁部に設けられずに、ゲート側側縁部の側方に配置されたゲート側ＦＰＣ４６上に設けられている。同様に、ソース側側縁部に設けられたソース駆動用ＩＣ４２に駆動用電源電圧およびソース信号を供給するソース側配線パターン４５が、ガラス基板のソース側側縁部に設けられずに、ソース側側縁部の側方に配置されたソース側ＦＰＣ４７上に設けられている。
【００２４】
ゲート側ＦＰＣ４６は、ゲート側側縁部のほぼ全長にわたる２０ｃｍ以上の長さを有している。ゲート側ＦＰＣ４６は、ゲート側側縁部における各ゲート駆動用ＩＣ４１の近傍においてのみ、ゲート側側縁部にそれぞれ接続されている。また、ソース側ＦＰＣ４７も、ソース側側縁部のほぼ全長にわたる２０ｃｍ以上の長さを有しており、ソース側側縁部における各ソース駆動用ＩＣ４３の近傍においてのみ、ソース側側縁部にそれぞれ接続されている。
【００２５】
図６は、図５における破線にて囲まれた部分を拡大して示す平面図である。図６に示すように、ソース側ＦＰＣ４７に設けられたソース側配線パターン４５は、複数本（７本）のソース側配線４５ａによって構成されている。各ソース側配線４５ａには、ソース側ＦＰＣ４７におけるソース側側縁部との接続部分において、入力配線４８がそれぞれ接続されている。各入力配線４８は、各ソース側配線４５ａとはそれぞれ直交するように設けられて、ガラス基板のソース側側縁部に設けられたソース側駆動用ＩＣ４２に接続されている。各入力配線４８は、ソース側配線４５ａとは、絶縁層を介して積層状態に形成されており、接続されるソース側配線４５ａ以外のソース側配線４５ａとは絶縁状態になっている。各入力配線４８は、絶縁層に設けられた開口部を介して、所定のソース側配線４５ａとそれぞれ接続されている。
【００２６】
ソース側ＦＰＣ４７には、各入力配線４８の端部に接続されたＦＰＣ側端子４９がそれぞれ設けられている。また、ソース駆動用ＩＣ４２に設けられた各入力端子部４２ａには、アクティブマトリクス基板３１のガラス基板上に設けられたパネル側端子３９がそれぞれ接続されており、各パネル側端子３９と各ＦＰＣ側端子４９とが、それぞれ相互に接続されている。
【００２７】
ソース駆動用ＩＣ４２の出力端子部４２ｂには、アクティブマトリクス基板３１に設けられた複数本のソース配線の各端部にそれぞれ設けられたソース配線端子部３８がそれぞれ接続されている。
【００２８】
ゲート側側縁部においても、同様の構成によって、各ゲート駆動用ＩＣ４１とゲート側ＦＰＣ４６とが接続されている。
【００２９】
このような構成の液晶表示モジュールでは、各ゲート駆動用ＩＣ４１および各ソース駆動用ＩＣ４２に電源電圧等を供給する配線をガラス基板上に設ける必要がなく、従って、シート抵抗が高い導電膜を配線として用いる必要がない。その結果、各ゲート駆動用ＩＣ４１および各ソース駆動用ＩＣ４２のそれぞれに対して、電圧の低下が抑制された駆動用電圧および信号を供給することができる。
【００３０】
しかしながら、このような構成の液晶表示モジュールでは、各ゲート駆動用ＩＣ４１およびソース駆動用ＩＣ４２に対して電圧を供給するために、ゲート側ＦＰＣ４６およびソース側ＦＰＣ４７をそれぞれ用いている。ゲート側ＦＰＣ４６およびソース側ＦＰＣ４７は、配線同士を２層以上の多層構造に形成し、しかも、２０ｃｍ以上の長さにわたって形成する必要があるために、非常に高価になる。このため、駆動回路の実装のためのコストが高くなり、経済性が損なわれるという問題がある。
【００３１】
このような問題を解決するために、特許文献１（特開平１１−１５３９７１号公報）には、図７および図８に示す液晶表示モジュールが開示されている。
【００３２】
図７は、ＣＯＧ方式によって駆動回路が実装された特許文献１に開示の液晶表示モジュールの周縁部の構成を模式的に示す平面図、図８は、図７のＢ−Ｂ線における断面図である。
【００３３】
この液晶表示モジュールでは、アクティブマトリクス基板３１を構成するガラス基板のゲート側側縁部およびソース側側縁部に、第１の配線パターン５３が形成されており、この第１の配線パターン５３上に、複数の駆動用ＩＣ（半導体集積回路チップ）５２がそれぞれ設けられている。また、ガラス基板のゲート側およびソース側の側縁部の裏面には、抵抗値の低い第２の配線パターン５５が設けられており、各駆動用ＩＣ５２間に位置する第１の配線パターン５３部分と、第２の配線パターン５５とが、導電性薄膜によって形成された複数の配線部分５６ａを有する可撓性フィルム５６によって電気的に接続されている。
【００３４】
各駆動用ＩＣ５２間に位置する第１の配線パターン５３部分は、絶縁膜５７によって覆われているが、可撓性フィルム５６の各配線部分５６ａに接続される部分に開口部５７ａが形成されて、第１の配線パターン５３の各配線と可撓性フィルム５６の各配線部分５６ａの一端部とが、金属バンプ電極５８ａによって、それぞれ接続されている。可撓性フィルム５６の各配線部分５６ａの他端部と第２の配線パターン５５の各配線とは、金属バンプ電極５８ｂによってそれぞれ接続されている。
【００３５】
第１の配線パターン５３は、表示パネル３０上のトランジスタ、走査線等を形成する際に同時に形成される。そして、第１の配線パターン５３を覆う絶縁層５７に部分的に開口部５７ａを設けて、互いに平行な複数本の第１の配線パターン５３と、それに交差する互いに平行な可撓性フィルム５６の各導電性薄膜５６ａとを金属バンプ電極５８ａによってそれぞれ接続する。
【００３６】
このような構成の液晶表示モジュールでは、表示パネル３０裏面に低抵抗な第２の配線パターン５５を形成し、表示パネル３０表面の第１の配線パターン５３と第２の配線パターン５５とを、可撓性フィルム５６の配線部分５６ａによって電気的に接続しているために、図５および図６に示すように、２０ｃｍ以上の長さにわたる高価なゲート側ＦＰＣ４６およびソース側ＦＰＣ４７を設ける必要がなく、経済性が向上する。
【００３７】
【特許文献１】
特開平１１−１５３９７１号公報
【００３８】
【発明が解決しようとする課題】
しかしながら、図７および図８に示す液晶表示モジュールでは、第１の配線パターン５３と第２の配線パターン５５とを電気的に接続するために、配線部分５６ａを有する可撓性フィルム５６が必要となり、低抵抗配線である第２の配線パターン５５を形成する工程とは別に、可撓性フィルム５６を準備して接続する必要がある。従って、部品点数の増加によるコストアップ、接続工程の複雑化によって、信頼性が低下するという問題が生じる。
【００３９】
また、相互に平行になった各第２の配線パターン５５と、各第２の配線パターンと直交する可撓性フィルム５６の各配線部分５６ａとの接続は、第２の配線パターン５５に絶縁層が形成されていないために、容易ではないという問題がある。例えば、第２の配線パターン５５を銀ペースト等の塗布可能な導電性樹脂を用いて形成した場合には、形成された第２の配線パターン５５全体が露出しているために、このように全体が露出した第２の配線パターン５５に対して可撓性フィルム５６の全ての配線部分５６ａとが電気的に接続されるおそれがある。第２の配線パターン５５として、導電性薄膜が形成された導電性テープを用いた場合にも、同様の問題が生じる。
【００４０】
本発明は、このような問題を解決するものであり、その目的は、駆動回路の実装構造が簡潔であり、実装のための加工コストを低減すると共に、信頼性の高い表示モジュールを提供することにある。
【００４１】
【課題を解決するための手段】
本発明の表示モジュールは、ガラス基板を有する表示パネルと、該表示パネルを駆動するために、該表示パネルにおけるガラス基板の側縁部上に、該側縁部に沿って実装された複数の駆動回路と、該ガラス基板の側縁部における前記各駆動回路が実装された面上に配置され、前記表示パネルの駆動用電源電圧および信号が供給される複数の低抵抗配線と、前記各駆動回路に対して、前記複数の低抵抗配線に供給される駆動用電源電圧および信号をそれぞれ供給するために、前記複数の低抵抗配線および各駆動回路を接続するように前記ガラス基板上に設けられた複数の入力端子配線と、を備え、そのことにより上記目的が達成される。
【００４２】
前記駆動用電源電圧および信号が、前記側縁部に接続されたＦＰＣから前記複数の低抵抗配線に供給される。
【００４３】
前記各低抵抗配線は、前記複数の駆動回路に沿って配置されている。
【００４４】
前記各入力端子配線は、前記各低抵抗配線とは絶縁層を介して積層状態になっている。
【００４５】
前記各入力端子配線は、前記各低抵抗配線に沿った第１直線部分と、該第１直線部分から接続される駆動回路に延出する第２直線部分とをそれぞれ有する。
【００４６】
前記各入力端子配線の第１直線部分と、前記各低抵抗配線とが、各第１直線部分に沿って前記絶縁層に設けられた開口部を介してそれぞれ電気的に接続されている。
【００４７】
【発明の実施の形態】
以下に、本発明の実施の形態を、図面に基づいて説明する。
【００４８】
図１は、本発明の表示モジュールの実施形態の一例である液晶表示モジュールの構成を示す概略平面図である。この液晶表示モジュールは、液晶表示パネル１０と、複数のゲート駆動用（ゲート駆動回路）ＩＣ１３と、複数のソース駆動用ＩＣ（ソース駆動回路）１４と、外部の駆動回路基板から供給される駆動用電源電圧および所定の信号を各ゲート駆動用ＩＣ１３および各ソース駆動用ＩＣ１４に供給するＦＰＣ１７とを有している。
【００４９】
液晶表示パネル１０は、長方形状のアクティブマトリクス基板１１と、このアクティブマトリクス基板１１よりも一回り小さな長方形状に形成された対向基板１２との間に液晶層（図示せず）が封入されて構成されている。アクティブマトリクス基板１１は、ガラス基板上に、ｘ方向（ガラス基板の長手方向）に沿って相互に平行に形成された複数のゲート配線と、ｙ方向（ガラス基板の幅方向）に沿って相互に平行に形成された複数のソース配線とが設けられている。各ゲート配線と各ソース配線とによって囲まれた各領域内には、画素電極がそれぞれ設けられており、各ゲート配線と各ソース配線との交点の近傍には、各画素電極およびその交点を形成する各ゲート配線およびソース配線に接続されたＴＦＴ等のスイッチング素子がそれぞれ設けられている。
【００５０】
アクティブマトリクス基板１１に液晶層を挟んで配置される対向基板１２は、アクティブマトリクス基板１１のガラス基板におけるｘ方向に沿った一方の側縁部およびｙ方向に沿った一方の側縁部がそれぞれ露出するように、アクティブマトリクス基板１１に対して配置されている。対向基板１１を構成するガラス基板には、液晶層側の表面に対向電極が設けられている。
【００５１】
アクティブマトリクス基板１１におけるｙ方向に沿って露出状態になったガラス基板の側縁部（以下、ゲート側側縁部とする）には、複数のゲート駆動用ＩＣ１３が、ｙ方向に沿って所定の間隔をあけて、ＣＯＧ方式によって実装されている。各ゲート駆動用ＩＣ１３は、異方性導電膜（ＡＣＦ）によってガラス基板上に接続されている。各ゲート駆動用ＩＣ１３は、それぞれ、複数本のゲート配線に対してゲート信号を出力するようになっている。
【００５２】
また、アクティブマトリクス基板１１におけるｘ方向に沿って露出状態になったガラス基板の側縁部（以下、ソース側側縁部とする）には、複数のソース駆動用ＩＣ１４が、ｘ方向に沿って所定の間隔をあけて、ＣＯＧ方式で実装されている。各ソース駆動用ＩＣ１４は、異方性導電膜（ＡＣＦ）によってガラス基板上に接続されている。各ソース駆動用ＩＣ１４は、それぞれ、複数本のソース配線に対してソース信号を出力するようになっている。
【００５３】
ソース側側縁部における各ソース駆動用ＩＣ１４よりもさらに外側の側縁部には、各ソース駆動用ＩＣが実装されたガラス基板の表面と同一の表面に、ソース側低抵抗配線パターン１６がｘ方向に沿って設けられている。ソース側低抵抗配線パターン１６の一方の端部は、ゲート側側縁部およびソース側側縁部の交点近傍に位置している。ソース側低抵抗配線パターン１６は、複数本のソース側低抵抗配線１６ａ（図２（ａ）参照）によって構成されている。ソース側低抵抗配線１６ａは、可撓性フィルムに厚み１０μｍ程度の銅薄膜等の金属配線を設けて構成されており、ガラス基板に対してＡＣＦ（異方性導電膜）によってそれぞれ接着されている。
【００５４】
ゲート側側縁部における各ゲート駆動用ＩＣ１３よりもさらに外側の側縁部には、各ゲート駆動用ＩＣ１３が実装されたガラス基板の表面と同一の表面に、ゲート側低抵抗配線パターン１５がｙ方向に沿って設けられている。ゲート側低抵抗配線パターン１５の一方の端部は、ゲート側側縁部およびソース側側縁部の交点近傍に位置している。ゲート側低抵抗配線パターン１５は、ソース側低抵抗配線パターン１６と同様に、複数本のゲート側低抵抗配線によって構成されている。ゲート側低抵抗配線も、可撓性フィルムに厚み１０μｍ程度の銅薄膜等の金属配線を設けて構成されており、ガラス基板に対してＡＣＦ（異方性導電膜）によってそれぞれ接着されている。
【００５５】
アクティブマトリクス基板１１を構成するガラス基板のソース側側縁部には、ゲート側側縁部に近接して、ＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ：フレキシブル回路基板）１７の一端部が接続されており、ＦＰＣ１７の他端部は、外部回路基板（図示せず）に接続されている。
【００５６】
ＦＰＣ１７には、外部回路基板から、ゲート側駆動電源電圧およびゲート信号電圧と、ソース側駆動電源電圧および画像信号電圧とがそれぞれ供給されるようになっている。ＦＰＣ１７に供給されるゲート側駆動電源電圧およびゲート信号電圧は、ゲート側低抵抗配線パターン１５の各ゲート側低抵抗配線に供給され、ＦＰＣ１７に供給されるソース側駆動電源電圧および画像信号電圧は、ソース側低抵抗配線パターン１６の各ゲート側低抵抗配線１６ａに供給される。
【００５７】
図２（ａ）は、図１における破線で囲まれた部分の拡大図、図２（ｂ）は、図２（ａ）のＡ−Ａ線における断面図である。図２（ａ）に示すように、ソース側低抵抗配線パターン１６は、複数本（本実施形態では６本）のソース側低抵抗配線１６ａによって構成されている。
【００５８】
アクティブマトリクス基板１１におけるガラス基板のソース側側縁部上に設けられる各ソース側低抵抗配線１６ａは、ＡＣＦ２２によってガラス基板に接着されている。
【００５９】
各ソース駆動用ＩＣ１４には、複数の出力端子部１４ｂがそれぞれ設けられており、各出力端子部１４ｂには、ソース配線端子部１８ａがそれぞれ接続されている。各ソース配線端子部１８ａは、アクティブマトリクス基板１１に設けられたソース配線１８の各端部にそれぞれ設けられている。
【００６０】
また、アクティブマトリクス基板１１を構成するガラス基板のソース側側縁部上には、各ソース駆動用ＩＣ１４の配置位置にそれぞれ近接して、各ソース駆動用ＩＣ１４にそれぞれ接続される所定本数（６本）のソース側入力端子配線１９が設けられている。
【００６１】
各ソース側入力端子配線１９は、各ソース側低抵抗配線１６ａに沿って積層状態になった第１直線部分１９ａと、各第１直線部分１９ａから各ソース駆動用ＩＣ１４に向かって延出するように各第１直線部分１９ａに対して直角に屈曲された第２直線部分１９ｂとによってそれぞれ構成されている。各第２直線部分１９ｂは、各ソース駆動用ＩＣ１４に設けられた入力端子部１４ａにそれぞれ接続されている。第２直線部分１９ｂは、交差するソース側入力端子配線１９とは、絶縁層２１（図２（ｂ）参照）を介して積層状態になっている。
【００６２】
各ソース側低抵抗配線１６ａと絶縁層２１を介して積層状態になった各ソース側入力端子配線１９の第１直線部分１９ａとは、絶縁層２１に設けられた開口部２１ａを介して電気的に接続されている。開口部２１ａは、各第１直線部分１９ａと各ソース側低抵抗配線１６ａとを電気的に接続している。
【００６３】
ソース側低抵抗配線１６ａの厚みは、ソース側低抵抗配線１６ａの幅、表示パネル１０のサイズ等によって設定されるソース側低抵抗配線の長さ、要求される抵抗の許容値等によって適宜設定される。
【００６４】
なお、図示しないが、アクティブマトリクス基板１１を構成するガラス基板上のゲート側側縁部においても、ゲート側低抵抗配線パターン１５を構成する複数本のゲート側低抵抗配線が、それぞれゲート側入力端子配線を介して各ゲート駆動用ＩＣ１３の入力端子部にそれぞれ接続されるとともに、各ゲート駆動用ＩＣ１３のそれぞれの出力端子が、アクティブマトリクス基板１１に設けられた複数本のゲート配線の各端部のゲート配線端子部にそれぞれ接続されている。各ゲート側入力端子配線も、各ゲート側低抵抗配線に沿って積層状態になった第１直線部分と、各第１直線部分に対して直角に屈曲する第２直線部分とによってそれぞれ構成されている。第２直線部分は、ゲート駆動用ＩＣ１３に設けられた各入力端子部にそれぞれ接続されている。
【００６５】
このような構成の本発明の液晶表示モジュールでは、アクティブマトリクス基板１１のガラス基板上に実装された各ソース側駆動用ＩＣ１４に、ＦＰＣ１７から、そのガラス基板上に設けられたソース側低抵抗配線１６ａおよびソース側入力端子配線１９を介して、駆動用電源電圧およびソース信号が供給される。各ソース側駆動用ＩＣ１４に供給された駆動用電源電圧およびソース信号は、各ソース側駆動用ＩＣ１４からソース配線にそれぞれ供給される。
【００６６】
このように、ガラス基板上に設けられたソース側低抵抗配線１６ａによって、駆動用電源電圧およびソース信号がそれぞれ供給されて、各ソース側駆動用ＩＣ１４に対して、ソース側入力端子配線１９を介して供給されるために、ソース側低抵抗配線１６ａを薄く構成する必要がなく、ソース側低抵抗配線１６ａを確実に低抵抗化することができ、供給される電圧が低下することを抑制できる。しかも、各ソース側駆動用ＩＣ１４に電圧を供給するための配線を形成したＦＰＣを設ける必要がなく、また、図７および図８に示すような可撓性フィルムを使用する必要もない。
【００６７】
各ゲート側駆動用ＩＣ１３にも、同様に、ガラス基板上に設けられたゲート側低抵抗配線およびゲート側入力端子配線を介して、ＦＰＣ１７から各ゲート側駆動用ＩＣ１３に駆動用電源電圧およびゲート信号が供給されて、各ゲート側駆動用ＩＣ１３からゲート配線にそれぞれ供給される。従って、各ゲート側駆動用ＩＣ１３に電圧を供給するためのＦＰＣ等の部品を設ける必要がない。
【００６８】
これにより、各ゲート側駆動用ＩＣ１３およびソース側駆動用ＩＣ１４の実装に使用される部品数が削減され、実装のための加工工程が複雑化するおそれがなく、信頼性および経済性が著しく向上する。
【００６９】
各ソース側入力端子配線１９は、各ソース側低抵抗配線１６ａとは絶縁層２１を介して積層状態になっており、ソース側入力端子配線１９とソース側低抵抗配線１６ａとは、絶縁層２１に設けられた開口部２１ａ内のＡＣＦ２２によって電気的に接続されている。従って、ソース側入力端子配線１９とソース側低抵抗配線１５ａとを、相互に絶縁状態で交差させることができ、しかも、ソース側入力端子配線１９とソース側低抵抗配線１６ａとを容易に接続することができる。ゲート側の入力端子配線と低抵抗配線も同様である。
【００７０】
ソース側入力端子配線１９の第１直線部分１９ａは、ソース側低抵抗配線１６ａに沿った状態になっており、その第１直線部分１９ａに沿って形成された開口部２１ａを介して、ソース側低抵抗配線１６ａに電気的に接続されている。これにより、ソース側入力端子配線１９とソース側低抵抗配線１６ａとを大きな面積で相互に接続することができ、両者を確実に接続することができる。ゲート側の入力端子配線と低抵抗配線も同様である。
【００７１】
また、ゲート側入力端子配線を液晶表示パネル１０のゲート配線と同時に形成し、絶縁層およびその開口部を、液晶表示パネル１０の絶縁膜および開口部と同時に形成し、さらには、ソース側入力端子配線１９を、表示パネル１０のソース配線と同時に形成するようにしてもよい。これにより、製造工程がさらに簡略化され、経済性がさらに向上する。
【００７２】
なお、上記実施形態では、低抵抗配線として、可撓性フィルムに銅薄膜等の金属配線を形成したものを用いて、ＡＣＦにより液晶表示パネルのガラス基板に実装する構成としたが、低抵抗配線は、他の方法で形成することもできる。例えば、銀ペースト等の塗布可能な導電性樹脂によって液晶表示パネルのガラス基板上に塗布して形成する方法等も用いることができる。
【００７３】
【発明の効果】
本発明の表示モジュールは、このように、ガラス基板上に実装された駆動回路に対して、ガラス基板上の低抵抗配線および入力端子配線を利用して、駆動用電源電圧および信号を供給することができるために、部品点数が少なく、製造も容易でありに、経済性および信頼性が著しく向上する。
【図面の簡単な説明】
【図１】本発明の表示モジュールの実施形態の一例を示す概略平面図である。
【図２】（ａ）は図１の部分拡大図、（ｂ）は（ａ）のＡ−Ａ線における断面図である。
【図３】従来のＴＣＰ方式の表示モジュールの構造を示す概略平面図である。
【図４】従来のＣＯＧ方式の表示モジュールの構造を示す概略平面図である。
【図５】従来の他のＣＯＧ方式の表示モジュールの構造を示す概略平面図である。
【図６】図５の部分拡大図である。
【図７】従来の他のＣＯＧ方式の表示モジュールにおける表示パネルの周縁部の構造を示す概略平面図である。
【図８】図７のＢ−Ｂ線における断面図である。
【符号の説明】
１０液晶表示パネル
１１アクティブマトリクス基板
１２対向基板
１３ゲート駆動用ＩＣ
１４ソース駆動用ＩＣ
１５ゲート側低抵抗配線パターン
１６ソース側低抵抗配線パターン
１６ａソース側低抵抗配線
１７ＦＰＣ
１８ソース配線
１９入力端子配線
１９ａ第１直線部分
１９ｂ第２直線部分
２１絶縁層
２１ａ開口部
２２ＡＣＦ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display module in which a drive circuit for driving a display panel is mounted on a peripheral portion of a display panel. More specifically, a drive circuit is provided with a COG (Chip On) on a glass substrate constituting the display panel. (Glass) method.
[0002]
[Prior art]
Generally, a glass substrate is used for a liquid crystal display panel constituting a large liquid crystal display device, and a driving circuit (driver) for driving the liquid crystal display panel is provided with a glass substrate constituting the liquid crystal display panel. The peripheral portion is provided by a TCP (Tape Carrier Package) method.
[0003]
Hereinafter, a liquid crystal display module in which a driving circuit is provided on a peripheral portion of a liquid crystal display panel by a TCP method will be described.
[0004]
FIG. 3 is a plan view schematically showing a configuration of a liquid crystal display module in which a driving circuit is mounted on a liquid crystal display panel by a conventional TCP method.
[0005]
The liquid crystal display panel 30 of this liquid crystal display module has a liquid crystal layer (not shown) between a rectangular active matrix substrate 31 and a counter substrate 12 formed in a rectangular shape slightly smaller than the active matrix substrate 31. Is enclosed. The active matrix substrate 31 includes a plurality of gate wirings formed on the glass substrate in parallel with each other along the x direction (longitudinal direction of the glass substrate) and mutually with each other along the y direction (width direction of the glass substrate). A plurality of source wirings formed in parallel are provided. Each pixel electrode is provided in each region surrounded by each gate line and each source line, and each pixel electrode and its intersection are formed near the intersection of each gate line and each source line. Switching elements such as TFTs connected to the respective gate wirings and source wirings are provided.
[0006]
The opposing substrate 32 disposed on the active matrix substrate 31 with the liquid crystal layer interposed therebetween has one exposed side edge of the glass substrate of the active matrix substrate 31 along the x direction and one side edge along the y direction. To the active matrix substrate 31. The counter substrate 31 is provided with a counter electrode on the surface of the glass substrate on the liquid crystal layer side.
[0007]
A plurality of gate driving TCPs 38 are provided at appropriate intervals along the y-direction on a side edge (hereinafter, referred to as a gate side edge) of the glass substrate of the active matrix substrate 31 exposed in the y-direction. A plurality of source driving TCPs 34 are provided along the x-direction along a side edge (hereinafter, referred to as a source-side side edge) of the glass substrate exposed in the x-direction. They are provided at appropriate intervals.
[0008]
Each gate driving TCP 38 and each source driving TCP 34 are connected to a glass substrate constituting the active matrix substrate 11 by an anisotropic conductive film (hereinafter, referred to as ACF).
[0009]
Terminal portions of a plurality of gate lines are connected to each of the gate driving TCPs 38, and a gate signal is supplied to each of the gate lines from each of the gate driving TCPs 38 through the respective terminal portions of the gate lines. Is done.
[0010]
A gate-side PWB (Printed Wiring Board: Printed Wiring Board) 33 is arranged along the gate-side side edge of the active matrix substrate 31 on the side of the gate-side side edge, and is provided on the gate-side PWB 33. The wiring (not shown) is connected to each of the gate driving TCPs 38.
[0011]
One end of a gate-side PWB 33 is connected to one end of a gate-side FPC (Flexible Printed Circuit) 36 by an ACF, and the other end of the gate-side FPC 36 is connected to an external circuit board (see FIG. (Not shown). A driving power supply voltage and a gate signal are supplied to the gate-side FPC 36 from an external circuit board, and the driving power supply voltage and the gate signal are supplied to the respective gate driving TCPs 38 by wiring provided on the gate-side FPC 36. Is done.
[0012]
Each source driving TCP 34 is connected to a terminal provided at each end of the source wiring so as to supply a source signal to each of the plurality of source wirings.
[0013]
A source-side PWB (Printed Wiring Board: printed wiring board) 35 is arranged on the side of the source-side side edge of the active matrix substrate 31, and wiring (not shown) provided on the source-side PWB 35 is provided. Each of them is connected to each source driving TCP 34.
[0014]
One end of a source-side FPC 37 is connected to one end of the source-side PWB 35 by an ACF, and the other end of the source-side FPC 37 is connected to an external circuit board (not shown). The source-side FPC 37 is supplied with a driving power supply voltage and a source signal from an external circuit board, and the driving power-supply voltage and the source signal are supplied to the respective source driving TCPs 34 by wiring provided on the source-side FPC 37. You.
[0015]
The TCP type liquid crystal display module having such a configuration has been mass-produced for a long period of time, but requires a large number of parts, thereby increasing material costs, processing costs for mounting, etc. There is a problem that the property is impaired.
[0016]
In recent years, in order to further improve the reliability of the liquid crystal display module by reducing the number of components and the cost for mounting, a display module in which a drive circuit is mounted by a COG (Chip On Glass) method is often used. Has become. Hereinafter, a display module in which a drive circuit is mounted by a COG method will be described.
[0017]
FIG. 4 is a plan view schematically showing a configuration of a conventional COG type liquid crystal display module. This liquid crystal display module has a liquid crystal display panel 30 having the same configuration as the liquid crystal display panel 30 in the liquid crystal display module shown in FIG. 3, and includes a gate side PWB 33 and a source side PWB 35 shown in FIG. A plurality of gate driving ICs 41 are mounted on the gate side edge of the glass substrate by the COG method without using the source driving TCP 34 and the like, and a plurality of source driving ICs 42 are mounted on the source side edge of the glass substrate. Are implemented by the COG method.
[0018]
One end of the FPC 43 is connected to the source side edge near the gate side edge, and the other end of the FPC 43 is connected to an external circuit board (not shown). The FPC 4 is supplied with a gate-side drive power supply voltage and a gate signal and a source-side drive power supply voltage and a source signal from an external circuit board. The gate-side drive power supply voltage and gate signal supplied to the FPC 43 are sequentially supplied to each gate drive IC 42 via a gate-side wiring pattern 44 provided on the gate-side edge of the glass substrate. It has become. Each gate driving IC 42 is mounted on the gate-side wiring pattern 44 by, for example, an ACF.
[0019]
Similarly, the source-side drive power supply voltage and the source signal supplied to the FPC 43 are sequentially transmitted to each source drive IC 42 via the source-side wiring pattern 45 provided on the source-side edge of the glass substrate. It is supplied to. Each source drive IC 42 is also mounted on the source side wiring pattern 45 by, for example, an ACF.
[0020]
In the liquid crystal display module of the COG mode having such a configuration, the gate-side wiring pattern 44 and the source-side wiring pattern 45 are respectively formed by a plurality of wirings, and the gate driving IC 41 and the source driving IC 42 Are provided respectively. For this purpose, each wiring is usually formed of a conductive film having a thickness of about several thousand angstroms.
[0021]
However, such a thin conductive film formed on a glass substrate with a thickness of about several thousand angstroms has a problem that the sheet resistance is high and the supply voltage is greatly reduced as the length of each wiring is increased. . Accordingly, when the power supply voltage and the signal for driving are sequentially supplied to each of the gate driving IC 41 and each of the source driving ICs 42 by each wiring, respectively, the wiring becomes long, and the power supply voltage and the signal for driving become longer. It will be greatly reduced. As a result, a predetermined voltage is not supplied to the gate driving IC 41 and the source driving IC 42 to which the power supply voltage and the signal are finally supplied, and the gate driving IC 41 and the source driving IC 42 may not operate normally. There is.
[0022]
A COG liquid crystal display module that solves such a problem has also been developed, and the configuration is shown in FIGS.
[0023]
The liquid crystal display module shown in FIG. 5 is different from the liquid crystal display module shown in FIG. 4 in that a gate side wiring for supplying a driving power supply voltage and a gate signal to a gate driving IC 41 provided on a gate side edge of a glass substrate. The pattern 44 is not provided on the gate side edge but is provided on the gate FPC 46 arranged on the side of the gate side edge. Similarly, the source side wiring pattern 45 for supplying the drive power supply voltage and the source signal to the source drive IC 42 provided on the source side side edge is not provided on the source side side edge of the glass substrate. It is provided on the source-side FPC 47 arranged on the side of the side edge.
[0024]
The gate-side FPC 46 has a length of 20 cm or more over substantially the entire length of the gate-side side edge. The gate-side FPC 46 is connected to the gate-side edge only in the vicinity of each gate driving IC 41 at the gate-side edge. Further, the source-side FPC 47 also has a length of 20 cm or more over substantially the entire length of the source-side side edge, and is provided near the source-side IC 43 only in the vicinity of each source drive IC 43 at the source-side side edge. It is connected.
[0025]
FIG. 6 is an enlarged plan view showing a portion surrounded by a broken line in FIG. As shown in FIG. 6, the source-side wiring pattern 45 provided on the source-side FPC 47 includes a plurality of (seven) source-side wirings 45a. An input wiring 48 is connected to each of the source-side wirings 45a at a connection portion with a source-side edge of the source-side FPC 47. Each input wiring 48 is provided so as to be orthogonal to each source-side wiring 45a, and is connected to a source-side driving IC 42 provided at a source-side edge of the glass substrate. Each input wiring 48 is formed in a stacked state with the source-side wiring 45a via an insulating layer, and is insulated from the source-side wiring 45a other than the connected source-side wiring 45a. Each input wiring 48 is connected to a predetermined source-side wiring 45a via an opening provided in the insulating layer.
[0026]
The source-side FPC 47 is provided with FPC-side terminals 49 connected to the ends of the input wirings 48, respectively. Further, the panel terminals 39 provided on the glass substrate of the active matrix substrate 31 are connected to the input terminals 42a provided on the source driving IC 42, respectively. The terminals 49 are connected to each other.
[0027]
The output terminal 42 b of the source drive IC 42 is connected to the source wiring terminal 38 provided at each end of the plurality of source wirings provided on the active matrix substrate 31.
[0028]
Also at the gate side edge, each gate drive IC 41 and the gate side FPC 46 are connected by the same configuration.
[0029]
In the liquid crystal display module having such a configuration, it is not necessary to provide a wiring for supplying a power supply voltage or the like to each of the gate driving ICs 41 and each of the source driving ICs 42 on the glass substrate. Therefore, a conductive film having a high sheet resistance is used as the wiring. No need to use. As a result, it is possible to supply a driving voltage and a signal whose voltage reduction is suppressed to each of the gate driving IC 41 and each of the source driving ICs 42.
[0030]
However, in the liquid crystal display module having such a configuration, the gate-side FPC 46 and the source-side FPC 47 are used to supply voltages to the respective gate driving ICs 41 and the source driving ICs 42. The gate-side FPC 46 and the source-side FPC 47 are very expensive because the wires must be formed in a multilayer structure of two or more layers and have a length of 20 cm or more. For this reason, there is a problem in that the cost for mounting the drive circuit is increased, and the economy is impaired.
[0031]
In order to solve such a problem, Patent Document 1 (Japanese Patent Laid-Open No. 11-153971) discloses a liquid crystal display module shown in FIGS. 7 and 8.
[0032]
FIG. 7 is a plan view schematically showing a configuration of a peripheral portion of a liquid crystal display module disclosed in Patent Document 1 in which a driving circuit is mounted by a COG method, and FIG. 8 is a cross-sectional view taken along line BB of FIG. is there.
[0033]
In this liquid crystal display module, a first wiring pattern 53 is formed on a gate side edge and a source side edge of a glass substrate constituting the active matrix substrate 31, and the first wiring pattern 53 is formed on the first wiring pattern 53. , A plurality of driving ICs (semiconductor integrated circuit chips) 52 are provided. Further, a second wiring pattern 55 having a low resistance value is provided on the back surface of the side edge of the gate side and the source side of the glass substrate, and a portion of the first wiring pattern 53 located between the driving ICs 52 is provided. And the second wiring pattern 55 are electrically connected by a flexible film 56 having a plurality of wiring portions 56a formed of a conductive thin film.
[0034]
The portion of the first wiring pattern 53 located between the driving ICs 52 is covered with the insulating film 57, but an opening 57a is formed in a portion of the flexible film 56 connected to each wiring portion 56a. Each of the wirings of the first wiring pattern 53 and one end of each of the wiring portions 56a of the flexible film 56 are connected by a metal bump electrode 58a. The other end of each wiring portion 56a of the flexible film 56 and each wiring of the second wiring pattern 55 are connected by a metal bump electrode 58b.
[0035]
The first wiring pattern 53 is formed at the same time when transistors, scanning lines, and the like on the display panel 30 are formed. An opening 57a is partially provided in the insulating layer 57 covering the first wiring pattern 53, and a plurality of first wiring patterns 53 parallel to each other and a flexible film 56 parallel to each other are formed. Each conductive thin film 56a is connected to a corresponding one of the metal bump electrodes 58a.
[0036]
In the liquid crystal display module having such a configuration, the second wiring pattern 55 having a low resistance is formed on the back surface of the display panel 30, and the first wiring pattern 53 and the second wiring pattern 55 on the surface of the display panel 30 are connected to each other. Since they are electrically connected by the wiring portions 56a of the flexible film 56, there is no need to provide expensive gate-side FPCs 46 and source-side FPCs 47 over a length of 20 cm or more, as shown in FIGS. The economy is improved.
[0037]
[Patent Document 1]
JP-A-11-153971
[0038]
[Problems to be solved by the invention]
However, in the liquid crystal display module shown in FIGS. 7 and 8, a flexible film 56 having a wiring portion 56a is required to electrically connect the first wiring pattern 53 and the second wiring pattern 55. In addition to the step of forming the second wiring pattern 55 which is a low-resistance wiring, it is necessary to prepare and connect a flexible film 56. Therefore, there is a problem that reliability is lowered due to an increase in cost due to an increase in the number of parts and an increase in complexity of a connection process.
[0039]
The connection between each of the second wiring patterns 55 which are parallel to each other and each of the wiring portions 56a of the flexible film 56 which is orthogonal to each of the second wiring patterns is made by connecting an insulating layer to the second wiring pattern 55. However, there is a problem that it is not easy because no is formed. For example, when the second wiring pattern 55 is formed by using a conductive resin such as a silver paste, which can be applied, the formed second wiring pattern 55 is entirely exposed. There is a possibility that all of the wiring portions 56a of the flexible film 56 are electrically connected to the second wiring pattern 55 where is exposed. A similar problem occurs when a conductive tape on which a conductive thin film is formed is used as the second wiring pattern 55.
[0040]
An object of the present invention is to solve such a problem, and an object of the present invention is to provide a display module which has a simple structure for mounting a drive circuit, reduces processing costs for mounting, and has high reliability. It is in.
[0041]
[Means for Solving the Problems]
The display module according to the present invention includes a display panel having a glass substrate, and a plurality of driving units mounted on and along the side edge of the glass substrate in the display panel to drive the display panel. A circuit, a plurality of low-resistance wirings arranged on a side edge of the glass substrate on which the driving circuits are mounted, to which a power supply voltage and a signal for driving the display panel are supplied; In order to supply a driving power supply voltage and a signal to be supplied to the plurality of low-resistance wirings, respectively, the plurality of low-resistance wirings and the driving circuits are provided on the glass substrate so as to be connected to each other. And a plurality of input terminal wirings, whereby the object is achieved.
[0042]
The driving power supply voltage and the signal are supplied to the plurality of low resistance wires from an FPC connected to the side edge.
[0043]
Each of the low-resistance wirings is arranged along the plurality of drive circuits.
[0044]
Each of the input terminal wirings is laminated with each of the low-resistance wirings via an insulating layer.
[0045]
Each of the input terminal wirings has a first linear part extending along each of the low-resistance wirings and a second linear part extending from the first linear part to a drive circuit connected thereto.
[0046]
A first straight line portion of each of the input terminal wires is electrically connected to each of the low-resistance wires via an opening provided in the insulating layer along each first straight line portion.
[0047]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[0048]
FIG. 1 is a schematic plan view showing a configuration of a liquid crystal display module which is an example of a display module according to an embodiment of the present invention. This liquid crystal display module includes a liquid crystal display panel 10, a plurality of gate driving (gate driving circuit) ICs 13, a plurality of source driving ICs (source driving circuits) 14, and a driving circuit supplied from an external driving circuit board. An FPC 17 that supplies a power supply voltage and a predetermined signal to each of the gate driving ICs 13 and each of the source driving ICs 14 is provided.
[0049]
The liquid crystal display panel 10 has a configuration in which a liquid crystal layer (not shown) is sealed between a rectangular active matrix substrate 11 and a counter substrate 12 formed in a rectangular shape slightly smaller than the active matrix substrate 11. Have been. The active matrix substrate 11 includes a plurality of gate wirings formed on a glass substrate in parallel with each other along an x direction (longitudinal direction of the glass substrate) and a plurality of gate wirings along a y direction (width direction of the glass substrate). A plurality of source wirings formed in parallel are provided. Each pixel electrode is provided in each region surrounded by each gate line and each source line, and each pixel electrode and its intersection are formed near the intersection of each gate line and each source line. Switching elements such as TFTs connected to the respective gate wirings and source wirings are provided.
[0050]
The opposing substrate 12 disposed on the active matrix substrate 11 with the liquid crystal layer interposed therebetween has one exposed side edge of the glass substrate of the active matrix substrate 11 along the x direction and one side edge along the y direction. To the active matrix substrate 11. A counter electrode is provided on the surface of the glass substrate constituting the counter substrate 11 on the liquid crystal layer side.
[0051]
A plurality of gate driving ICs 13 are provided along the y-direction on a side edge (hereinafter, referred to as a gate-side side edge) of the glass substrate exposed in the y-direction on the active matrix substrate 11. It is implemented by the COG method at intervals. Each gate driving IC 13 is connected on a glass substrate by an anisotropic conductive film (ACF). Each of the gate driving ICs 13 outputs a gate signal to a plurality of gate wirings.
[0052]
Further, a plurality of source driving ICs 14 are provided along the x direction on the side edge portion (hereinafter, referred to as a source side edge portion) of the glass substrate exposed in the x direction on the active matrix substrate 11. They are mounted by a COG method at predetermined intervals. Each source driving IC 14 is connected on a glass substrate by an anisotropic conductive film (ACF). Each source driving IC 14 outputs a source signal to a plurality of source wirings.
[0053]
On a side edge of the source-side side edge portion that is further outside than the source drive ICs 14, a source-side low-resistance wiring pattern 16 is formed on the same surface as the surface of the glass substrate on which the source drive ICs are mounted. It is provided along the direction. One end of the source-side low-resistance wiring pattern 16 is located near the intersection of the gate-side edge and the source-side edge. The source-side low-resistance wiring pattern 16 includes a plurality of source-side low-resistance wirings 16a (see FIG. 2A). The source-side low-resistance wiring 16a is formed by providing a metal film such as a copper thin film having a thickness of about 10 μm on a flexible film, and is bonded to a glass substrate by an ACF (anisotropic conductive film). .
[0054]
A gate-side low-resistance wiring pattern 15 is provided on the same side of the glass substrate on which the gate-driving ICs 13 are mounted on the side-edges further outward than the gate-driving ICs 13 on the gate-side side edges. It is provided along the direction. One end of the gate-side low-resistance wiring pattern 15 is located near the intersection of the gate-side edge and the source-side edge. The gate-side low-resistance wiring pattern 15 is composed of a plurality of gate-side low-resistance wirings, like the source-side low-resistance wiring pattern 16. The gate-side low-resistance wiring is also formed by providing a metal wiring such as a copper thin film having a thickness of about 10 μm on a flexible film, and is bonded to a glass substrate by an ACF (anisotropic conductive film).
[0055]
One end of an FPC (Flexible Printed Circuit) 17 is connected to a source-side edge of the glass substrate constituting the active matrix substrate 11 near the gate-side edge. The other end is connected to an external circuit board (not shown).
[0056]
The FPC 17 is supplied with a gate-side drive power supply voltage and a gate signal voltage, and a source-side drive power supply voltage and an image signal voltage from an external circuit board. The gate-side driving power supply voltage and the gate signal voltage supplied to the FPC 17 are supplied to each gate-side low-resistance wiring of the gate-side low-resistance wiring pattern 15, and the source-side driving power supply voltage and the image signal voltage supplied to the FPC 17 are: It is supplied to each gate side low resistance wiring 16a of the source side low resistance wiring pattern 16.
[0057]
FIG. 2A is an enlarged view of a portion surrounded by a broken line in FIG. 1, and FIG. 2B is a cross-sectional view taken along line AA in FIG. 2A. As shown in FIG. 2A, the source-side low-resistance wiring pattern 16 includes a plurality of (six in this embodiment) source-side low-resistance wiring 16a.
[0058]
Each source-side low-resistance wiring 16 a provided on the source-side edge of the glass substrate in the active matrix substrate 11 is bonded to the glass substrate by the ACF 22.
[0059]
Each of the source driving ICs 14 is provided with a plurality of output terminals 14b, and each of the output terminals 14b is connected to a source wiring terminal 18a. Each source wiring terminal 18 a is provided at each end of the source wiring 18 provided on the active matrix substrate 11.
[0060]
In addition, on a source side edge of the glass substrate constituting the active matrix substrate 11, a predetermined number (6 pieces) connected to each source driving IC 14 is provided in close proximity to the arrangement position of each source driving IC 14. ) Is provided.
[0061]
Each source-side input terminal wiring 19 extends from the first linear portion 19a to each source driving IC 14 in a stacked state along each source-side low-resistance wiring 16a. And a second linear portion 19b bent at a right angle to each first linear portion 19a. Each second linear portion 19b is connected to an input terminal portion 14a provided in each source driving IC 14. The second straight portion 19b is laminated with the intersecting source-side input terminal wiring 19 via the insulating layer 21 (see FIG. 2B).
[0062]
Each of the source-side low-resistance wires 16a and the first linear portion 19a of each of the source-side input terminal wires 19 stacked via the insulating layer 21 are electrically connected to each other via the opening 21a provided in the insulating layer 21. It is connected to the. The opening 21a electrically connects each first straight line portion 19a to each source-side low-resistance wiring 16a.
[0063]
The thickness of the source-side low-resistance wiring 16a is appropriately set according to the width of the source-side low-resistance wiring 16a, the length of the source-side low-resistance wiring set by the size of the display panel 10, the required allowable value of resistance, and the like. You.
[0064]
Although not shown, a plurality of gate-side low-resistance wirings forming the gate-side low-resistance wiring pattern 15 are also connected to the gate-side input terminals at the gate-side edge on the glass substrate forming the active matrix substrate 11. Each of the gate driving ICs 13 is connected to an input terminal portion of each of the gate driving ICs 13 via wiring, and each of the output terminals of each of the gate driving ICs 13 is connected to an end of each of a plurality of gate wirings provided on the active matrix substrate 11. Each is connected to a gate wiring terminal. Each gate-side input terminal wiring is also constituted by a first linear portion laminated along each gate-side low resistance wiring, and a second linear portion bent at a right angle to each first linear portion. I have. The second straight line portion is connected to each input terminal provided on the gate drive IC 13.
[0065]
In the liquid crystal display module of the present invention having such a configuration, the source-side driving ICs 14 mounted on the glass substrate of the active matrix substrate 11 are connected to the source-side low-resistance wiring 16 a provided on the glass substrate by the FPC 17. In addition, a driving power supply voltage and a source signal are supplied through the source-side input terminal wiring 19. The driving power supply voltage and the source signal supplied to each source-side driving IC 14 are supplied from each source-side driving IC 14 to a source wiring.
[0066]
In this manner, the driving power supply voltage and the source signal are supplied by the source-side low-resistance wiring 16 a provided on the glass substrate, respectively, and the source-side driving ICs 14 are supplied to the source-side driving ICs 14 via the source-side input terminal wiring 19. Since the source-side low-resistance wiring 16a is not required to be thin, the resistance of the source-side low-resistance wiring 16a can be reliably reduced, and the supplied voltage can be prevented from lowering. Moreover, there is no need to provide an FPC in which wiring for supplying a voltage to each source-side driving IC 14 is formed, and it is not necessary to use a flexible film as shown in FIGS.
[0067]
Similarly, a driving power supply voltage and a gate signal are transmitted from the FPC 17 to each of the gate-side driving ICs 13 via the gate-side low resistance wiring and the gate-side input terminal wiring provided on the glass substrate. Is supplied from each gate-side driving IC 13 to the gate wiring. Therefore, there is no need to provide a component such as an FPC for supplying a voltage to each gate-side driving IC 13.
[0068]
As a result, the number of components used for mounting each of the gate-side driving ICs 13 and the source-side driving ICs 14 is reduced, and there is no fear that the processing steps for mounting are complicated, and the reliability and economy are significantly improved. .
[0069]
Each source-side input terminal wiring 19 is laminated with each source-side low-resistance wiring 16a via an insulating layer 21. The source-side input terminal wiring 19 and the source-side low-resistance wiring 16a are Are electrically connected by the ACF 22 in the opening 21a provided in the opening 21a. Therefore, the source-side input terminal wiring 19 and the source-side low-resistance wiring 15a can cross each other in an insulated state, and the source-side input terminal wiring 19 and the source-side low-resistance wiring 16a are easily connected. be able to. The same applies to the input terminal wiring on the gate side and the low resistance wiring.
[0070]
The first linear portion 19a of the source-side input terminal wiring 19 is in a state along the source-side low-resistance wiring 16a, and is connected to the source-side input terminal wiring 19 via an opening 21a formed along the first linear portion 19a. It is electrically connected to the low resistance wiring 16a. As a result, the source-side input terminal wiring 19 and the source-side low-resistance wiring 16a can be connected to each other with a large area, and both can be reliably connected. The same applies to the input terminal wiring on the gate side and the low resistance wiring.
[0071]
Further, the gate-side input terminal wiring is formed simultaneously with the gate wiring of the liquid crystal display panel 10, the insulating layer and the opening thereof are formed simultaneously with the insulating film and the opening of the liquid crystal display panel 10, and further, the source-side input terminal is formed. The wiring 19 may be formed simultaneously with the source wiring of the display panel 10. This further simplifies the manufacturing process and further improves economics.
[0072]
In the above-described embodiment, the low-resistance wiring is configured such that a metal film such as a copper thin film is formed on a flexible film and mounted on the glass substrate of the liquid crystal display panel by the ACF. Can be formed by other methods. For example, a method of applying a conductive resin such as a silver paste on a glass substrate of a liquid crystal display panel using a coatable conductive resin and the like can be used.
[0073]
【The invention's effect】
The display module of the present invention supplies the drive power supply voltage and the signal to the drive circuit mounted on the glass substrate by using the low-resistance wiring and the input terminal wiring on the glass substrate. Therefore, the number of parts is small, the production is easy, and the economy and reliability are remarkably improved.
[Brief description of the drawings]
FIG. 1 is a schematic plan view showing an example of an embodiment of a display module of the present invention.
2A is a partially enlarged view of FIG. 1, and FIG. 2B is a cross-sectional view taken along line AA of FIG.
FIG. 3 is a schematic plan view showing the structure of a conventional display module of the TCP system.
FIG. 4 is a schematic plan view showing the structure of a conventional COG display module.
FIG. 5 is a schematic plan view showing the structure of another conventional COG display module.
FIG. 6 is a partially enlarged view of FIG. 5;
FIG. 7 is a schematic plan view showing a structure of a peripheral portion of a display panel in another conventional COG type display module.
FIG. 8 is a sectional view taken along line BB of FIG. 7;
[Explanation of symbols]
10 LCD panel
11 Active matrix substrate
12 Counter substrate
13 Gate drive IC
14 Source drive IC
15 Gate side low resistance wiring pattern
16 Source side low resistance wiring pattern
16a source side low resistance wiring
17 FPC
18 source wiring
19 Input terminal wiring
19a First straight line part
19b 2nd straight line part
21 Insulating layer
21a opening
22 ACF

Claims

A display panel having a glass substrate;
A plurality of drive circuits mounted on and along the side edge of the glass substrate in the display panel to drive the display panel;
A plurality of low-resistance wirings arranged on a side edge portion of the glass substrate on which the driving circuits are mounted, and supplied with a driving power supply voltage and a signal for the display panel;
On the glass substrate, the plurality of low-resistance wirings and the respective driving circuits are connected so that the driving power supply voltage and the signal supplied to the plurality of low-resistance wirings are supplied to the respective driving circuits. A plurality of input terminal wiring provided in
A display module comprising:

The display module according to claim 1, wherein the driving power supply voltage and the signal are supplied to the plurality of low-resistance wires from an FPC connected to the side edge.

The display module according to claim 1, wherein each of the low-resistance wirings is arranged along the plurality of drive circuits.

The display module according to claim 1, wherein each of the input terminal wirings is laminated with each of the low-resistance wirings via an insulating layer.

5. The input terminal wiring according to claim 4, wherein each of the input terminal wirings has a first linear part extending along each of the low-resistance wirings, and a second linear part extending from the first linear part to a driving circuit connected thereto. 6. Display module.

The first linear portion of each of the input terminal wirings and each of the low-resistance wirings are electrically connected to each other through an opening provided in the insulating layer along each of the first linear portions. 6. The display module according to 5.