【０００１】
【発明の属する技術分野】
本発明は半導体ウェーハの製造方法に係わり、特にエッジ研磨を行う前に半導体ウェーハをＨ２Ｏ２洗浄する洗浄工程が設けられた半導体ウェーハの製造方法に関する。
【０００２】
【従来の技術】
一般に、半導体ウェーハの製造には、半導体ウェーハの周辺部を研磨するエッジ研磨工程が設けられ、このエッジ研磨工程には、主として化学機械研磨（ＣＭＰ）が用いられており、エッジ面を研磨布と研磨剤スラリーを用いて鏡面研磨することが行われており、スラリーとしては、ＰＨ１０〜１２程度のアルカリ溶液にＳｉＯ２を含有したものが使用され、ＳｉＯ２によるメカニカル要素とアルカリ溶液によるケミカル要素の両要素の組合わせにより研磨するようになっている。
【０００３】
図３に示すように、従来の半導体ウェーハの製造工程においては、スライス工程Ｐ１で円板形状にスライスされた半導体ウェーハを、ベベリング工程Ｐ２により周辺部の面取り研削を行い、さらに、ラッピング工程Ｐ３を行い、その後、エッジ研磨工程Ｐ６を、エッチング工程Ｐ４の後に行っており、上記エッジ研磨工程Ｐ６は、図２に示すような一般的なＣＭＰ方式のエッジ研磨装置１が用いられ、研磨布２を貼り付けたドラム３を高速回転させ、半導体ウェーハＷを押し当てて研磨を行っており、両者の接触部にはスラリーＳが供給される。
【０００４】
このようなエッジ研磨装置１において、ドラム３が高速回転しているためスラリーＳの飛散は避けられず、ウェーハ面にスラリーが付着する。半導体ウェーハＷに付着したスラリーＳは、ウェーハ面の局所的エッチングの原因となり、面研磨工程Ｐ７による片面研磨ウェーハの場合、表面側はエッジ研磨後に研磨されるため、局所的なエッチングは除去できるが、研磨を行わない裏面側には、局所的なエッチング痕が発生し、その後に行われる洗浄・乾燥工程Ｐ８を経ても裏面の汚れとして残存して、外観歩留を低下させる原因となっている。
【０００５】
【発明が解決しようとする課題】
そこで、半導体ウェーハの裏面側に局所的なエッチング痕の発生がなくて、汚れがなく、外観歩留が向上する半導体ウェーハの製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の１つの態様によれば、半導体ウェーハの面取りされた周辺部を研磨するエッジ研磨工程を有する半導体ウェーハの製造工程において、前記エッジ研磨工程前に前記半導体ウェーハ全体をＨ２Ｏ２洗浄する工程が設けられたことを特徴とする半導体ウェーハの製造方法が提供される。これにより、半導体ウェーハの裏面側に局所的なエッチング痕の発生がなくて、汚れがなく、外観歩留が向上する半導体ウェーハの製造方法が実現される。
【０００７】
好適な一例では、上記Ｈ２Ｏ２濃度は８重量％以上で、かつ、その薬液温度は６０℃以上である。これにより、ウェーハ面に極めて薄い酸化膜が形成され、この酸化膜が確実に保護膜となり、裏面の汚れが防止される。
【０００８】
【発明の実施の形態】
以下、本発明に係わる半導体ウェーハの製造方法の実施形態について添付図面を参照して説明する。
【０００９】
図１は本発明に係わる半導体ウェーハの製造方法の工程フロー図である。
【００１０】
図１に示すように、本発明に係わる半導体ウェーハの製造方法は、例えば、シリコン単結晶のインゴットをスライスし円板状のシリコンウェーハを得るスライス工程Ｐ１と、ウェーハ側面にカケやチップが発生するのを防止するために周辺部の面取り研削を行うベベリング工程Ｐ２と、スライシングで生じた表面の凹凸を平滑にし、加工歪みの深さを均一にし、さらに、ウェーハ内及びウェーハ間の厚さを均一にするラッピング工程Ｐ３と、加工歪層や不純物を除去するエッチング工程Ｐ４と、ウェーハ全体をＨ２Ｏ２洗浄する工程Ｐ５と、このＨ２Ｏ２洗浄工程Ｐ５後に行われ、前記ベベリング工程Ｐ２で面取り研削が行われた周辺部を研磨するエッジ研磨工程Ｐ６と、面研磨工程Ｐ７と、洗浄・乾燥工程Ｐ８とを有している。
【００１１】
上記ベベリング工程Ｐ２は、ウェーハ周辺を面取り加工する工程である。このベベリング工程Ｐ２を必要とするのは、単結晶シリコンが非常に脆い上に特定の結晶軸方向に割れやすいために、デバイスプロセスでの搬送中にウェーハ側面にカケやチップが発生しやすく、欠けたシリコン片はゴミとなり、デバイスの特性悪化や歩留不良の原因となり、これらの原因を除去するために周辺部の面取り研削を行うためである。
【００１２】
上記エッジ研磨工程Ｐ６は、周辺部を研磨する工程である。このエッジ研磨工程Ｐ６を必要とするのは、ベベリング工程Ｐ２において、面取り研削された周辺部から欠けたシリコン片がゴミとなり、デバイスの特性悪化や歩留不良の原因となるのを防止するためである。
【００１３】
エッジ研磨工程Ｐ６は、図２に示すように、一般的なＣＭＰ方式のエッジ研磨装置１が用いられ、研磨布２を貼り付けたドラム３を高速回転させ、半導体ウェーハＷを押し当てて研磨を行っており、両者の接触部にはスラリーＳが供給される。
【００１４】
このようなエッジ研磨工程Ｐ６に先行して、Ｈ２Ｏ２洗浄工程Ｐ５が行われる。Ｈ２Ｏ２洗浄工程Ｐ５は、用いられるＨ２Ｏ２の濃度が８重量％以上で、かつ、その薬液温度は６０℃以上であるのが好ましい。これにより、ウェーハ面に極めて薄い酸化膜が形成され、この酸化膜が確実に保護膜となり、裏面の汚れを防止することができる。濃度が８重量％より小さいと、保護膜として十分にその機能を発揮するような酸化膜を形成することが難しい。また、薬液温度が６０℃より小さいと、反応時間を要し、また、裏面汚れ発生率の改善度合が小さくなる。
【００１５】
Ｈ２Ｏ２洗浄工程Ｐ５により、半導体ウェーハ全体のＨ２Ｏ２洗浄が行われるため、ウェーハ面に極めて薄い酸化膜が形成され、この酸化膜が保護膜となり、エッジ研磨工程Ｐ６におけるエッジ研磨中にスラリーがウェーハに飛散して裏面に付着しても、スラリーＳがウェーハ面の局所的エッチングの原因とならず、面研磨工程Ｐ７による片面研磨ウェーハの場合でも、面研磨される表面側はもとより、裏面側も、その後に行われる洗浄・乾燥工程Ｐ８を経て確実に洗浄されて、裏面にも汚れが残存せず、外観歩留が向上する。
【００１６】
【実施例】
試験１：図１に示すような本発明に係わる半導体ウェーハの製造方法を用い、下記条件で半導体ウェーハの製造を行い、裏面汚れの発生状態を調べ、さらに、図３に示すような従来例と比較した。
【００１７】
条件：Ｈ２Ｏ２は８重量％、液温６５℃
結果：表１に示す。
【表１】
【００１８】
表１からもわかるように、実施例では投入数１００枚に対して、不良品の発生が認められず、裏面の汚れを確実に防止でき、歩留の向上が図れることがわかった。これは、半導体ウェーハに対してＨ２Ｏ２洗浄を施すことにより、極めて薄い酸化膜が形成され、この酸化膜が保護膜となり、エッジ研磨中に飛散したスラリーによる局所的なエッチング汚れが抑制されるものと考えられる。
【００１９】
従来例は、投入数１００枚に対して、７９枚の裏面の汚れが発生することがわかった。
【００２０】
試験２：試験１において、Ｈ２Ｏ２の濃度、及び液温を変化させて、各投入数１００枚の洗浄を行い、その後、エッジ研磨を行って、裏面の汚れの発生割合を調べた。
【００２１】
結果：表２に示す。
【表２】
【００２２】
表２からもわかるように、Ｈ２Ｏ２の４重量％、薬液温度５５℃で洗浄を行う場合には、裏面汚れ発生率３３（％）と比較的大きくなるが、それでも、Ｈ２Ｏ２洗浄を行わない試験１における従来例の裏面汚れ発生率７９（％）に対しては、低減していることがわかった。また、Ｈ２Ｏ２濃度が、４重量％であっても、薬液温度を６０℃に上げていくことにより、裏面汚れ発生率が改善されることがわかった。また、薬液温度が５５℃であっても、Ｈ２Ｏ２濃度が８重量％以上になると、裏面汚れ発生率が改善されることがわかった。さらに、Ｈ２Ｏ２濃度が８重量％以上、薬液温度が６０℃以上では、裏面汚れ発生率が０（％）となり、全く裏面汚れが発生しないことがわかった。
【００２３】
【発明の効果】
本発明に係わる半導体ウェーハの製造方法によれば、半導体ウェーハの裏面側に局所的なエッチング痕の発生がなくて、汚れがなく、外観歩留が向上する半導体ウェーハの製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明に係わる半導体ウェーハの製造方法の工程フロー図。
【図２】一般的なエッジ研磨装置の概念図。
【図３】従来の半導体ウェーハの製造方法の工程フロー図。
【符号の説明】
１ エッジ研磨装置
２ 研磨布
３ ドラム
Ｗ 半導体ウェーハ
Ｓ スラリー[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor wafer, and more particularly to a method for manufacturing a semiconductor wafer provided with a cleaning step of cleaning the semiconductor wafer with H 2 O 2 before performing edge polishing.
[0002]
[Prior art]
Generally, in manufacturing a semiconductor wafer, an edge polishing step for polishing a peripheral portion of the semiconductor wafer is provided. In the edge polishing step, mainly, chemical mechanical polishing (CMP) is used, and an edge surface is formed with a polishing cloth. have been made to be mirror-polished by using an abrasive slurry, the slurry is used that contains SiO2 in an alkaline solution of about pH 10-12, both of chemical elements by mechanical elements and alkaline solution by SiO 2 Polishing is performed by a combination of elements.
[0003]
As shown in FIG. 3, in a conventional semiconductor wafer manufacturing process, a semiconductor wafer sliced into a disc shape in a slicing process P1 is subjected to chamfering grinding of a peripheral portion in a beveling process P2, and further, a lapping process P3 is performed. After that, the edge polishing step P6 is performed after the etching step P4. In the edge polishing step P6, a general CMP type edge polishing apparatus 1 as shown in FIG. The attached drum 3 is rotated at a high speed, and the semiconductor wafer W is pressed against to perform polishing, and a slurry S is supplied to a contact portion between the two.
[0004]
In such an edge polishing apparatus 1, since the drum 3 rotates at a high speed, scattering of the slurry S is inevitable, and the slurry adheres to the wafer surface. The slurry S attached to the semiconductor wafer W causes local etching of the wafer surface. In the case of a single-side polished wafer in the surface polishing step P7, the surface side is polished after edge polishing, so that local etching can be removed. On the back side where polishing is not performed, local etching marks are generated and remain as stains on the back side even after the subsequent cleaning / drying step P8, which causes a reduction in the appearance yield. .
[0005]
[Problems to be solved by the invention]
Accordingly, it is an object of the present invention to provide a method of manufacturing a semiconductor wafer in which no etching marks are locally generated on the rear surface side of the semiconductor wafer, there is no contamination, and the appearance yield is improved.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, according to one aspect of the present invention, in a semiconductor wafer manufacturing process having an edge polishing process of polishing a chamfered peripheral portion of a semiconductor wafer, the entire semiconductor wafer is provided before the edge polishing process. Provided with a step of H 2 O 2 cleaning of the semiconductor wafer. As a result, a semiconductor wafer manufacturing method is realized in which there is no local etching mark on the back side of the semiconductor wafer, no contamination, and an improved external appearance yield.
[0007]
In a preferred example, the H 2 O 2 concentration is 8% by weight or more, and the temperature of the chemical is 60 ° C. or more. As a result, an extremely thin oxide film is formed on the wafer surface, and this oxide film reliably serves as a protective film, thereby preventing the back surface from being stained.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an embodiment of a method of manufacturing a semiconductor wafer according to the present invention will be described with reference to the accompanying drawings.
[0009]
FIG. 1 is a process flow chart of a method for manufacturing a semiconductor wafer according to the present invention.
[0010]
As shown in FIG. 1, the method for manufacturing a semiconductor wafer according to the present invention includes, for example, a slicing step P1 in which a silicon single crystal ingot is sliced to obtain a disk-shaped silicon wafer, and chips and chips are generated on the side surface of the wafer. Beveling process P2 to perform chamfering grinding of the peripheral part in order to prevent the unevenness of the surface caused by slicing, to make the depth of the processing strain uniform, and to further uniform the thickness within the wafer and between the wafers Is performed after the lapping step P3, the etching step P4 for removing the processing strain layer and impurities, the step P5 for cleaning the entire wafer with H 2 O 2, and the H 2 O 2 cleaning step P5. It has an edge polishing step P6 for polishing the peripheral portion where the chamfering has been performed, a surface polishing step P7, and a cleaning / drying step P8.
[0011]
The beveling step P2 is a step of chamfering the periphery of the wafer. This beveling step P2 is necessary because single crystal silicon is very brittle and easily cracks in a specific crystal axis direction, so that chips and chips are likely to be generated on the side surface of the wafer during transfer in a device process, and chipping occurs. The silicon pieces which have become dust cause deterioration of device characteristics and poor yield, and chamfering of the peripheral portion is performed to remove these causes.
[0012]
The edge polishing step P6 is a step of polishing a peripheral portion. The need for the edge polishing step P6 is to prevent chipping of the silicon chips chipped from the chamfered and grounded peripheral portion into dust in the beveling step P2, which causes deterioration in device characteristics and yield failure. is there.
[0013]
In the edge polishing step P6, as shown in FIG. 2, a general CMP type edge polishing apparatus 1 is used, and the drum 3 on which the polishing cloth 2 is adhered is rotated at a high speed, and the semiconductor wafer W is pressed to perform polishing. The slurry S is supplied to a contact portion between the two.
[0014]
Prior to such an edge polishing step P6, an H 2 O 2 cleaning step P5 is performed. In the H 2 O 2 cleaning step P5, the concentration of H 2 O 2 used is preferably 8% by weight or more, and the temperature of the chemical solution is preferably 60 ° C. or more. As a result, an extremely thin oxide film is formed on the wafer surface, and this oxide film reliably serves as a protective film, thereby preventing the back surface from being stained. If the concentration is less than 8% by weight, it is difficult to form an oxide film that sufficiently exhibits its function as a protective film. On the other hand, when the temperature of the chemical solution is lower than 60 ° C., a reaction time is required, and the degree of improvement in the rate of occurrence of back surface dirt decreases.
[0015]
In the H 2 O 2 cleaning process P5, H 2 O 2 cleaning of the entire semiconductor wafer is performed, so that an extremely thin oxide film is formed on the wafer surface, and this oxide film serves as a protective film, and during the edge polishing in the edge polishing process P6. Even if the slurry scatters on the wafer and adheres to the back surface, the slurry S does not cause local etching of the wafer surface, and even in the case of a single-side polished wafer in the surface polishing step P7, not only the front side to be polished but also the surface side Also, the rear surface side is surely cleaned through a cleaning / drying step P8 to be performed thereafter, so that no stain remains on the rear surface, and the appearance yield is improved.
[0016]
【Example】
Test 1: A semiconductor wafer was manufactured under the following conditions by using the semiconductor wafer manufacturing method according to the present invention as shown in FIG. 1, and the state of occurrence of back surface contamination was examined. Compared.
[0017]
Conditions: H 2 O 2 is 8% by weight, liquid temperature is 65 ° C.
Results: shown in Table 1.
[Table 1]
[0018]
As can be seen from Table 1, in the example, no defective product was observed for 100 sheets inserted, and it was found that contamination on the back surface could be reliably prevented and the yield could be improved. This is because an extremely thin oxide film is formed by performing H 2 O 2 cleaning on a semiconductor wafer, and this oxide film becomes a protective film, and local etching contamination due to slurry scattered during edge polishing is suppressed. It is considered to be.
[0019]
In the conventional example, it was found that 79 sheets of the back surface were stained for 100 sheets inserted.
[0020]
Test 2: In test 1, the H 2 O 2 concentration and the liquid temperature were changed to wash 100 pieces each, and thereafter, edge polishing was performed to check the generation ratio of stains on the back surface.
[0021]
Results: shown in Table 2.
[Table 2]
[0022]
As can be seen from Table 2, when cleaning is performed at 4% by weight of H 2 O 2 and at a chemical solution temperature of 55 ° C., the occurrence of back surface contamination is relatively large, 33%, but still H 2 O 2 It was found that the rate of occurrence of back surface contamination of the conventional example in Test 1 in which cleaning was not performed was 79 (%), which was reduced. In addition, even when the H 2 O 2 concentration was 4% by weight, it was found that increasing the temperature of the chemical solution to 60 ° C. improved the rate of occurrence of back surface contamination. In addition, even when the temperature of the chemical solution was 55 ° C., it was found that when the H 2 O 2 concentration was 8% by weight or more, the occurrence rate of back surface contamination was improved. Further, it was found that when the H 2 O 2 concentration was 8% by weight or more and the temperature of the chemical solution was 60 ° C. or more, the rate of occurrence of back surface contamination was 0 (%), and no back surface contamination occurred.
[0023]
【The invention's effect】
According to the method of manufacturing a semiconductor wafer according to the present invention, it is possible to provide a method of manufacturing a semiconductor wafer that has no local etching marks on the back surface side of the semiconductor wafer, is free from contamination, and has improved appearance yield. it can.
[Brief description of the drawings]
FIG. 1 is a process flow chart of a method for manufacturing a semiconductor wafer according to the present invention.
FIG. 2 is a conceptual diagram of a general edge polishing apparatus.
FIG. 3 is a process flow chart of a conventional semiconductor wafer manufacturing method.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Edge polishing apparatus 2 Polishing cloth 3 Drum W Semiconductor wafer S Slurry