JP2004221574A - バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法 - Google Patents
バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法 Download PDFInfo
- Publication number
- JP2004221574A JP2004221574A JP2003433827A JP2003433827A JP2004221574A JP 2004221574 A JP2004221574 A JP 2004221574A JP 2003433827 A JP2003433827 A JP 2003433827A JP 2003433827 A JP2003433827 A JP 2003433827A JP 2004221574 A JP2004221574 A JP 2004221574A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- bypass capacitor
- contact
- mounting
- solder pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】 信号発生源30およびその出力端子に接続されたプローブP1と、電圧検出手段40および同電圧検出手段の各電圧入力端子に接続されたプローブP2,P3とを含み、プローブP3をガードプローブとして、プローブP1とプローブP2とをバイパスコンデンサ20の各電極端子22,23が接続されるハンダパッド11,12に接触させ、プローブP3をプローブP2が接触しているハンダパッド11側の例えば電源パターン13に接触させた状態で、信号発生源30より所定の電圧を発生させ、電圧検出手段40にてプローブP2とP3との間の電圧Vを検出する。V≠0で実装,V=0で非実装。
【選択図】 図1
Description
11,12 ハンダパッド
13 電源パターン
14 GNDパターン
15,16 スルーホール
20 バイパスコンデンサ
21 コンデンサ本体
22,23 電極端子
30 電圧発生部
40 電圧計
100 多層基板
110,120 回路パターン
P1〜P5 プローブ
Th スルーホール
Claims (7)
- 回路基板に形成されている電源パターンに含まれるハンダパッドとグランドパターンに含まれるハンダパッドとの間に実装されるバイパスコンデンサの有無を検査するバイパスコンデンサの実装・非実装検査方法において、
信号発生源およびその出力端子に接続される第1プローブと、電圧検出手段および同電圧検出手段の各電圧入力端子に接続される第2プローブ,第3プローブとを含み、上記第3プローブをガードプローブとして、上記第1プローブと上記第2プローブとを上記バイパスコンデンサの各電極端子が接続されるハンダパッドに接触させるとともに、上記第3プローブを上記第2プローブが接触している上記ハンダパッド側の上記電源パターンもしくは上記グランドパターンのいずれか一方のパターンに接触させた状態で、上記信号発生源より所定の測定信号を発生させ、上記電圧検出手段にて上記第2プローブと上記第3プローブとの間の電圧を検出して上記バイパスコンデンサの有無を検査することを特徴とするバイパスコンデンサの実装・非実装検査方法。 - 回路基板に形成されている電源パターンに含まれるハンダパッドとグランドパターンに含まれるハンダパッドとの間に、その複数個が互いに並列として実装されるバイパスコンデンサの有無を検査するバイパスコンデンサの実装・非実装検査方法において、
信号発生源およびその出力端子に接続される第1プローブと、電圧検出手段および同電圧検出手段の各電圧入力端子に接続される第2プローブ,第3プローブとを含み、上記第3プローブをガードプローブとして、検査対象として任意に選ばれた一つの特定バイパスコンデンサの一方の電極端子が接続されるハンダパッドに上記第2プローブを接触させ、上記第3プローブを上記第2プローブが接触している上記ハンダパッド側の上記電源パターンもしくは上記グランドパターンのいずれか一方のパターンに接触させるとともに、上記第1プローブを上記特定バイパスコンデンサの他方の電極端子が接続されるハンダパッドと同電位の所定箇所に接触させた状態で、上記信号発生源より所定の測定信号を発生させ、上記電圧検出手段にて上記第2プローブと上記第3プローブとの間の電圧を検出して上記バイパスコンデンサの有無を検査することを特徴とするバイパスコンデンサの実装・非実装検査方法。 - 上記第1プローブを接触させる上記所定箇所が上記特定バイパスコンデンサの他方の電極端子が接続されるハンダパッド側の上記電源パターンもしくは上記グランドパターンのいずれか他方のパターンまたは上記他方のパターンに含まれる他のバイパスコンデンサ接続用のハンダパッドである請求項2に記載のバイパスコンデンサの実装・非実装検査方法。
- 回路基板に形成されている電源パターンに含まれるハンダパッドとグランドパターンに含まれるハンダパッドとの間に、その複数個が互いに並列として実装されるバイパスコンデンサの有無を検査するバイパスコンデンサの実装・非実装検査方法において、
信号発生源およびその出力端子に接続される第1プローブと、電圧検出手段および同電圧検出手段の各電圧入力端子に接続される第2プローブ,第3プローブとを含み、上記第3プローブをガードプローブとして、検査対象として任意に選ばれた一つの特定バイパスコンデンサの一方の電極端子が接続されるハンダパッドに上記第2プローブを接触させ、上記第3プローブを上記第2プローブが接触している上記ハンダパッド側の上記電源パターンもしくは上記グランドパターンのいずれか一方のパターンに接触させるとともに、上記第1プローブを上記第3プローブの接触箇所と同電位の所定箇所に接触させた状態で、上記信号発生源より所定の測定信号を発生させ、上記電圧検出手段にて上記第2プローブと上記第3プローブとの間の電圧を検出して上記バイパスコンデンサの有無を検査することを特徴とするバイパスコンデンサの実装・非実装検査方法。 - 上記第1プローブを接触させる上記所定箇所が上記第3プローブを接触させた上記電源パターンもしくは上記グランドパターンのいずれか一方のパターンまたは上記一方のパターンに含まれる他のバイパスコンデンサ接続用のハンダパッドである請求項4に記載のバイパスコンデンサの実装・非実装検査方法。
- 上記回路基板が多層基板で、上記ハンダパッドが上記回路基板の一方の面に形成され、上記電源パターンおよびグランドパターンが上記回路基板の他方の面に形成され、それらがスルーホールを介して接続されている場合において、上記第3プローブを上記回路基板の他方の面に電気的に接触可能に露出している上記スルーホールの端面に接触させる請求項1ないし5のいずれか1項に記載のバイパスコンデンサの実装・非実装検査方法。
- 異なる2層にそれぞれ形成されている第1および第2回路パターン同士を同電位となるように接続する複数のスルーホールを備えている多層基板のスルーホール断線検出方法において、
信号発生源およびその出力端子に接続された第1プローブと、電圧検出手段および同電圧検出手段の各電圧入力端子に接続された第2プローブ,第3プローブと、ガーディング用の第4プローブとを備え、上記第3プローブと上記第4プローブとを接地に接続し、検査する上記スルーホールをTN,その周りに存在する所定の2つのスルーホールをTN−1,TN+1として、
上記第1回路パターン側において上記第1プローブを上記スルーホールTNに接触させるとともに、上記第2回路パターン側において上記第2プローブを上記スルーホールTNに、上記第3プローブを上記スルーホールをTN−1に、上記第4プローブを上記スルーホールをTN+1にそれぞれ接触させ、
上記信号発生源より所定の測定信号を発生させ、上記電圧検出手段にて上記第2プローブと上記第3プローブとの間の電圧を検出して上記スルーホールの断線を検査することを特徴とする多層基板のスルーホール断線検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003433827A JP4411064B2 (ja) | 2002-12-27 | 2003-12-26 | バイパスコンデンサの実装・非実装検査方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002379623 | 2002-12-27 | ||
| JP2003433827A JP4411064B2 (ja) | 2002-12-27 | 2003-12-26 | バイパスコンデンサの実装・非実装検査方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009218593A Division JP4982543B2 (ja) | 2002-12-27 | 2009-09-24 | 多層基板のスルーホール断線検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004221574A true JP2004221574A (ja) | 2004-08-05 |
| JP4411064B2 JP4411064B2 (ja) | 2010-02-10 |
Family
ID=32911251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003433827A Expired - Fee Related JP4411064B2 (ja) | 2002-12-27 | 2003-12-26 | バイパスコンデンサの実装・非実装検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4411064B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237299A (ja) * | 2005-02-25 | 2006-09-07 | Kyocera Corp | 配線基板 |
| JP2010216827A (ja) * | 2009-03-13 | 2010-09-30 | Hioki Ee Corp | 回路基板の良否判定方法 |
| JP2012189354A (ja) * | 2011-03-09 | 2012-10-04 | Hioki Ee Corp | コンデンサの実装状態判別装置およびコンデンサの実装状態判別方法 |
| JP5509362B1 (ja) * | 2013-03-22 | 2014-06-04 | 太陽誘電株式会社 | 部品内蔵回路基板及びその検査方法 |
| JP2015082585A (ja) * | 2013-10-23 | 2015-04-27 | 富士通株式会社 | プリント基板の製造方法、プリント基板ユニットの製造方法及びプリント基板 |
-
2003
- 2003-12-26 JP JP2003433827A patent/JP4411064B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006237299A (ja) * | 2005-02-25 | 2006-09-07 | Kyocera Corp | 配線基板 |
| JP2010216827A (ja) * | 2009-03-13 | 2010-09-30 | Hioki Ee Corp | 回路基板の良否判定方法 |
| JP2012189354A (ja) * | 2011-03-09 | 2012-10-04 | Hioki Ee Corp | コンデンサの実装状態判別装置およびコンデンサの実装状態判別方法 |
| JP5509362B1 (ja) * | 2013-03-22 | 2014-06-04 | 太陽誘電株式会社 | 部品内蔵回路基板及びその検査方法 |
| US8912802B2 (en) | 2013-03-22 | 2014-12-16 | Taiyo Yuden Co., Ltd. | Component-embedded circuit substrate and method of inspecting the same |
| JP2015082585A (ja) * | 2013-10-23 | 2015-04-27 | 富士通株式会社 | プリント基板の製造方法、プリント基板ユニットの製造方法及びプリント基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4411064B2 (ja) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6933730B2 (en) | Methods and apparatus for testing continuity of electrical paths through connectors of circuit assemblies | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| EP0653642A1 (en) | System for measuring the integrity of an electrical contact | |
| JP2012149914A (ja) | プリント基板劣化検査装置および劣化検査方法 | |
| JP2004221574A (ja) | バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法 | |
| US7280370B2 (en) | Electronic package and circuit board having segmented contact pads | |
| JP4200182B2 (ja) | 回路基板検査装置 | |
| JP4982543B2 (ja) | 多層基板のスルーホール断線検出方法 | |
| JPH07104026A (ja) | 実装部品の半田付け不良検出方法 | |
| JPH1164428A (ja) | 部品検査装置 | |
| KR101432925B1 (ko) | 집적 회로의 부착을 위한 방법 및 장치 | |
| JP3227697B2 (ja) | 回路基板の検査方法及び装置 | |
| JP4231682B2 (ja) | バイパスコンデンサの実装検査方法 | |
| JP4876026B2 (ja) | 基板検査装置 | |
| JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
| JP4292013B2 (ja) | 回路基板検査装置 | |
| CN103543374A (zh) | 基板检查装置及基板检查方法 | |
| JP5404113B2 (ja) | 回路基板の良否判定方法 | |
| KR101454924B1 (ko) | 평가용 샘플 인쇄회로기판 | |
| EP1914558A2 (en) | Method to test transparent - to - test capacitors | |
| JP2011158347A (ja) | 半導体装置および検査システム | |
| JP2007315789A (ja) | 半導体集積回路およびその実装検査方法 | |
| JPH10190181A (ja) | プリント基板及びその検査方法 | |
| JP2008060162A (ja) | ランドパターンの設計の適否を試験する実装試験装置及びその実装試験方法 | |
| US9648727B2 (en) | Fault detection optimized electronic circuit and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090722 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091015 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4411064 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141120 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |