JP2004200762A

JP2004200762A - Video signal processing system, video signal processing apparatus and method, recording medium, and program

Info

Publication number: JP2004200762A
Application number: JP2002363744A
Authority: JP
Inventors: Susumu Tsuchida; 進土田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-12-16
Filing date: 2002-12-16
Publication date: 2004-07-15
Anticipated expiration: 2022-12-16
Also published as: JP4320543B2

Abstract

<P>PROBLEM TO BE SOLVED: To always perform a stable operation at a high speed in encryption and decryption of a video signal. <P>SOLUTION: A selector 43 acquires an encrypted video signal and a control code. In the midst of switching the video signal, the selector 43 transmits the control code to a selector 53, and the selector 53 outputs the control code. When not in the midst of switching the video signal, the selector 43 transmits the encrypted video signal to an exclusive OR circuit 52, wherein the encrypted video signal is decrypted. The selector 53 outputs the decrypted video signal. The video signal processing system or the like disclosed herein is applicable to digital television systems. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラムに関し、特に、同期のずれに起因する不安定な状態が発生しても、高速に安定した処理を行なうことができるようにした映像信号処理システム、映像信号処理装置および方法、記録媒体、並びにプログラムに関する。
【０００２】
【従来の技術】
近年、家庭内で確保することができる設置スペース等を考慮して、より迫力のある映像を得るために、大型、かつ、薄型で構成されるテレビジョン受像機や背面投射型プロジェクタ装置が普及してきている。
【０００３】
これらのテレビジョン受像機および背面投射型プロジェクタ装置は、技術進歩に伴い、過去のものと比較してかなり薄型化されている。また、従来のCRT（Cathode Ray Tube）の代わりに、液晶またはPDP(Plasma Display Panel)のようなフラットディスプレイパネルを用いた表示装置も増加している。フラットディスプレイパネルにおいては、ディスプレイを壁に掛けて、TV（テレビジョン）チューナユニットは別体型として、その接続をケーブルで行なう方法が提案されている。
【０００４】
さらに、HDTV（High Definition Television）用のDVD（Digital Versatile Disc）なども提案されている。
【０００５】
しかしながら、HDTV用のDVD等においては、ディジタル信号処理が行なわれており、現状のＤ（Digital）端子のようなアナログ信号による接続方式では、一旦アナログ信号に戻した後、再度、ディスプレイ側でディジタル信号に変換して表示装置（例えば、HDTVの表示部分）の駆動を行なうことになり（例えば、特許文献１参照）、このD（Digital）/A（Analog）変換とA/D変換における信号劣化が発生することとなり好ましくない。
【０００６】
そこで、現在のＰＣ（Personal Computer）と液晶ディスプレイの接続で主流になっているディジタル信号による接続方式を、テレビジョン受像機などのコンスーマ機器においても採用することが提案されている。
【０００７】
しかしながら、ディジタル信号接続においては、ディジタル信号のまま複製されてしまった場合、画質劣化が全くない状態で、高価な映画ソフトなどの複製物が簡単に作成できてしまうことになるため、このディジタル信号接続を実現するコネクタ部分の映像信号や音声信号を重畳した映像信号には、いわゆる著作権保護のための暗号化処理が必要となる。
【０００８】
この暗号化処理では、最初に一般的な認証処理が行なわれる。すなわち、送信側と受信側のそれぞれにおいて、共通の秘密の暗号鍵として、例えば、数１０ビットの秘密の数字列が数１０組保持される。公開鍵により、その中の任意の約半分の数値列が選択されて、新たな乱数列が生成される。次に、送信機器は、この数値列を調べて、相手の受信機器が、これから伝送しようとする信号を受信する権限を持つか否かを確認し、正しく認定された受信機器であることを判定する。
【０００９】
その後、送信機器は、映像信号の同期を取るための基準となる水平と垂直の同期信号を用いて、この数値列を乱数発生回路で巡回させ、この乱数列を用いてディジタル映像信号をランダムに反転させて暗号化し、伝送する。受信側は、同一の数値列を用いた乱数列を生成し、その映像信号を再び反転することにより、暗号化された信号を復号して、元の正しい映像信号の表示を行なう。
【００１０】
このとき、送信側と受信側は、同一の数値列より暗号鍵を生成し、映像信号のピクセルクロックによる垂直同期信号期間の数１０クロック分だけ本鍵により乱数列を巡回発生させて、一旦、その値をフレーム鍵値として記憶する。そして、その乱数列は、次に入ってくる映像ライン毎の水平同期信号期間の数１０クロック分において、同様に巡回させて停止される。その後、その値は次段の巡回シフトレジスタ回路に導かれ、有効映像信号の表示期間分のピクセルクロックにより、暗号化用の乱数列として発生される。
【００１１】
従って、有効映像信号の表示期間の開始点が、ESD（Electro-Static Discharge、すなわち、静電気放電）等の雑音により多少変動してエラーが発生したとしても、次のライン用の乱数生成においては、１つ前の水平同期信号期間に作られた乱数列が用いられることになるので、復号が継続して乱れるということはない。
【００１２】
また、水平同期信号に雑音が混入したり、水平同期信号そのものが欠落した場合には、それぞれ乱数生成の数値列が１ライン分だけ余計に進んだり、逆に、送れたりするが、この場合においても、次のフレーム（インターレス信号の場合には、次のフィールド）では、１つ前の垂直同期信号期間に記憶されていた数値列を利用して乱数列生成動作が行なわれることになるので、画面上部で数ライン分が乱れたとしても、正常に復号できなくなることによる表示画像の乱れは最悪でも１フレーム（またはフィールド）以内に収まることになる。
【００１３】
しかしながら、垂直同期信号に雑音が混入したり、垂直同期信号そのものが欠落した場合、一旦記憶されたフレーム鍵値である乱数列自体も同期が外れることになり、それにより、復号エラーによる表示画像の乱れが長時間継続することになる。ただし、一般的には、送信側は、１２８フレーム程度の周期で、受信側の接続機器が継続して正当であることを確認するために、乱数生成の基準値として用いられる秘密の値を常に検査して、乱数生成の基準値をリセットしているために、最長でも２秒（１２８フレーム）程度の復号エラーに収まる。
【００１４】
【特許文献１】
特開２００１−３６７２３号公報
【００１５】
【発明が解決しようとする課題】
ところで、スクランブルされたMPEG(Moving Picture Experts Group)２方式のディジタルテレビジョン放送等においては、チャンネル切り換え時などに数１０フレーム分の圧縮された映像信号を取り込んでからデコードおよびディスクランブルが行なわれるために、約２秒間、無画無音状態が継続することがある。その結果、これに、暗号化処理と復号処理のエラーが加わると、最長４秒間、無画無音状態、もしくは、暗号化された乱数（単なるノイズ信号に見える画像）状態が継続することとなり、好ましくないという課題があった。
【００１６】
また、ディジタル放送においては、特に、コマーシャル番組で、高解像度信号の放送から通常信号の放送に、もしくは、逆方向に信号が切り換わる「まだら放送」と呼ばれる放送が行なわれることがあるが、このような場合においても、暗号の復号処理が送れた場合、「まだら放送」が表示されないという課題があった。
【００１７】
本発明はこのような状況に鑑みてなされたものであり、映像信号の暗号化および復号において、同期のずれに起因する不安定な状態が発生しても、常に高速に安定した動作をすることができるようにするものである。
【００１８】
【課題を解決するための手段】
本発明の第1の映像信号処理システムは、映像信号の切り換えを検出する検出手段と、映像信号を垂直同期パルスに同期して暗号化する暗号化手段と、映像信号の垂直同期パルス、検出手段により検出された映像信号の切り換えを示す切換信号、および暗号化手段により暗号化された映像信号を送信する送信手段と、送信手段により送信された垂直同期パルス、切換信号、および暗号化された映像信号を受信する受信手段と、受信手段により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号手段とを備え、送信手段は、切換信号に基づいて、映像信号の切り換え中である否かを判定し、映像信号の切り換え中ではないと判定した場合、映像信号を送信することを特徴とする。
【００１９】
検出手段、暗号化手段、および送信手段は、第１の映像信号処理装置により構成され、受信手段と復号手段は、第２の映像信号処理装置により構成されるようにすることができる。
【００２０】
送信手段および受信手段による通信は、ディジタルインターフェースを介して行なわれるようにすることができる。
【００２１】
本発明の第１の映像信号処理方法は、映像信号の切り換えを検出する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、映像信号の垂直同期パルス、検出ステップの処理により検出された映像信号の切り換えを示す切換信号、および暗号化ステップの処理により暗号化された映像信号を送信する送信ステップと、送信ステップの処理により送信された垂直同期パルス、切換信号、および暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとを含み、送信ステップの処理は、切換信号に基づいて、映像信号の切り換え中である否かを判定し、映像信号の切り換え中ではないと判定した場合、映像信号を送信することを特徴とする。
【００２２】
本発明の第１の記録媒体に記録されているプログラムは、映像信号の切り換えを検出する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、映像信号の垂直同期パルス、検出ステップの処理により検出された映像信号の切り換えを示す切換信号、および暗号化ステップの処理により暗号化された映像信号を送信する送信ステップと、送信ステップの処理により送信された垂直同期パルス、切換信号、および暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとを含み、送信ステップの処理は、切換信号に基づいて、映像信号の切り換え中である否かを判定し、映像信号の切り換え中ではないと判定した場合、映像信号を送信することを特徴とする。
【００２３】
本発明の第１のプログラムは、映像信号の切り換えを検出する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、映像信号の垂直同期パルス、検出ステップの処理により検出された映像信号の切り換えを示す切換信号、および暗号化ステップの処理により暗号化された映像信号を送信する送信ステップと、送信ステップの処理により送信された垂直同期パルス、切換信号、および暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとを含み、送信ステップの処理は、切換信号に基づいて、映像信号の切り換え中である否かを判定し、映像信号の切り換え中ではないと判定した場合、映像信号を送信する処理をコンピュータに実行させることを特徴とする。
【００２４】
本発明の第１の映像信号処理装置は、映像信号の切り換えを検出する検出手段と、映像信号を垂直同期パルスに同期して暗号化する暗号化手段と、映像信号の垂直同期パルス、検出手段により検出された映像信号の切り換えを示す切換信号、および暗号化手段により暗号化された映像信号を送信する送信手段とを備え、送信手段は、切換信号に基づいて、映像信号の切り換え中である否かを判定し、映像信号の切り換え中ではないと判定した場合、映像信号を送信することを特徴とする。
【００２５】
本発明の第２の映像信号処理方法は、映像信号の切り換えを検出する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、映像信号の垂直同期パルス、検出ステップの処理により検出された映像信号の切り換えを示す切換信号、および暗号化ステップの処理により暗号化された映像信号を送信する送信ステップとを含み、送信ステップの処理は、切換信号に基づいて、映像信号の切り換え中である否かを判定し、映像信号の切り換え中ではないと判定した場合、映像信号を送信することを特徴とする。
【００２６】
本発明の第２の記録媒体に記録されているプログラムは、映像信号の切り換えを検出する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、映像信号の垂直同期パルス、検出ステップの処理により検出された映像信号の切り換えを示す切換信号、および暗号化ステップの処理により暗号化された映像信号を送信する送信ステップとを含み、送信ステップの処理は、切換信号に基づいて、映像信号の切り換え中である否かを判定し、映像信号の切り換え中ではないと判定した場合、映像信号を送信することを特徴とする。
【００２７】
本発明の第２のプログラムは、映像信号の切り換えを検出する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、映像信号の垂直同期パルス、検出ステップの処理により検出された映像信号の切り換えを示す切換信号、および暗号化ステップの処理により暗号化された映像信号を送信する送信ステップとを含み、送信ステップの処理は、切換信号に基づいて、映像信号の切り換え中である否かを判定し、映像信号の切り換え中ではないと判定した場合、映像信号を送信する処理をコンピュータに実行させることを特徴とする。
【００２８】
本発明の第２の映像信号処理装置は、映像信号の垂直同期パルス、映像信号の切り換えを示す切換信号、および暗号化された映像信号を受信する受信手段と、受信手段により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号手段とを備えることを特徴とする。
【００２９】
本発明の第３の映像信号処理方法は、映像信号の垂直同期パルス、映像信号の切り換えを示す切換信号、および暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとを含むことを特徴とする。
【００３０】
本発明の第３の記録媒体に記録されているプログラムは、映像信号の垂直同期パルス、映像信号の切り換えを示す切換信号、および暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとを含むことを特徴とする。
【００３１】
本発明の第３のプログラムは、映像信号の垂直同期パルス、映像信号の切り換えを示す切換信号、および暗号化された映像信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとをコンピュータに実行させることを特徴とする。
【００３２】
本発明の第２の映像信号処理システムは、映像信号の切り換えを検出し、切換信号を出力する検出手段と、映像信号を垂直同期パルスに同期して暗号化する暗号化手段と、切換信号に基づいて、暗号化手段により暗号化された映像信号または制御信号を選択する第1の選択手段と、垂直同期パルスを送信するとともに、第1の選択手段により選択された、暗号化された映像信号または制御信号を送信する送信手段と、送信手段により送信された垂直同期パルスを受信するとともに、暗号化された映像信号または制御信号を受信する受信手段と、受信手段により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号手段とを備え、第1の選択手段は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、暗号化手段により暗号化された映像信号を選択することを特徴とする。
【００３３】
送信手段は、切換信号もさらに送信し、受信手段は、切換信号もさらに受信し、受信手段により受信された切換信号に基づいて、復号手段により復号された映像信号または受信手段により受信された制御信号を選択する第２の選択手段と、第２の選択手段により選択された、復号された映像信号または制御信号を出力する出力手段とをさらに備え、第２の選択手段は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、映像信号を選択するようにすることができる。
【００３４】
検出手段、暗号化手段、第１の選択手段、および送信手段は、第１の映像信号処理装置により構成され、受信手段、復号手段、第２の選択手段、および出力手段は、第２の映像信号処理装置により構成されるようにすることができる。
【００３５】
送信手段および受信手段による通信は、ディジタルインターフェースを介して行なわれるようにすることができる。
【００３６】
制御信号は、映像信号の表示のフォーマットを規定する信号であるようにすることができる。
【００３７】
本発明の第４の映像信号処理方法は、映像信号の切り換えを検出し、切換信号を出力する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、切換信号に基づいて、暗号化ステップの処理により暗号化された映像信号または制御信号を選択する第1の選択ステップと、垂直同期パルスを送信するとともに、第1の選択ステップの処理により選択された、暗号化された映像信号または制御信号を送信する送信ステップと、送信ステップの処理により送信された垂直同期パルスを受信するとともに、暗号化された映像信号または制御信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとを含み、第1の選択ステップの処理は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、暗号化ステップの処理により暗号化された映像信号を選択することを特徴とする。
【００３８】
本発明の第４の記録媒体に記録されているプログラムは、映像信号の切り換えを検出し、切換信号を出力する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、切換信号に基づいて、暗号化ステップの処理により暗号化された映像信号または制御信号を選択する第1の選択ステップと、垂直同期パルスを送信するとともに、第1の選択ステップの処理により選択された、暗号化された映像信号または制御信号を送信する送信ステップと、送信ステップの処理により送信された垂直同期パルスを受信するとともに、暗号化された映像信号または制御信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとを含み、第1の選択ステップの処理は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、暗号化ステップの処理により暗号化された映像信号を選択することを特徴とする。
【００３９】
本発明の第４のプログラムは、映像信号の切り換えを検出し、切換信号を出力する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、切換信号に基づいて、暗号化ステップの処理により暗号化された映像信号または制御信号を選択する第1の選択ステップと、垂直同期パルスを送信するとともに、第1の選択ステップの処理により選択された、暗号化された映像信号または制御信号を送信する送信ステップと、送信ステップの処理により送信された垂直同期パルスを受信するとともに、暗号化された映像信号または制御信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップとを含み、第1の選択ステップの処理は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、暗号化ステップの処理により暗号化された映像信号を選択する処理をコンピュータに実行させることを特徴とする。
【００４０】
本発明の第３の映像信号処理装置は、映像信号の切り換えを検出し、切換信号を出力する検出手段と、映像信号を垂直同期パルスに同期して暗号化する暗号化手段と、切換信号に基づいて、暗号化手段により暗号化された映像信号または制御信号を選択する選択手段と、垂直同期パルスを送信するとともに、選択手段により選択された、暗号化された映像信号または制御信号を送信する送信手段とを備え、選択手段は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、暗号化手段により暗号化された映像信号を選択することを特徴とする。
【００４１】
本発明の第５の映像信号処理方法は、映像信号の切り換えを検出し、切換信号を出力する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、切換信号に基づいて、暗号化ステップの処理により暗号化された映像信号または制御信号を選択する選択ステップと、垂直同期パルスを送信するとともに、選択ステップの処理により選択された、暗号化された映像信号または制御信号を送信する送信ステップとを含み、選択ステップの処理は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、暗号化ステップの処理により暗号化された映像信号を選択することを特徴とする。
【００４２】
本発明の第５の記録媒体に記録されているプログラムは、映像信号の切り換えを検出し、切換信号を出力する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、切換信号に基づいて、暗号化ステップの処理により暗号化された映像信号または制御信号を選択する選択ステップと、垂直同期パルスを送信するとともに、選択ステップの処理により選択された、暗号化された映像信号または制御信号を送信する送信ステップとを含み、選択ステップの処理は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、暗号化ステップの処理により暗号化された映像信号を選択することを特徴とする。
【００４３】
本発明の第５のプログラムは、映像信号の切り換えを検出し、切換信号を出力する検出ステップと、映像信号を垂直同期パルスに同期して暗号化する暗号化ステップと、切換信号に基づいて、暗号化ステップの処理により暗号化された映像信号または制御信号を選択する選択ステップと、垂直同期パルスを送信するとともに、選択ステップの処理により選択された、暗号化された映像信号または制御信号を送信する送信ステップとを含み、選択ステップの処理は、切換信号により映像信号の切り換え中であると判定した場合、制御信号を選択し、映像信号の切り換え中ではないと判定した場合、暗号化ステップの処理により暗号化された映像信号を選択する処理をコンピュータに実行させることを特徴とする。
【００４４】
本発明の第４の映像信号処理装置は、映像信号の垂直同期パルスを受信するとともに、暗号化された映像信号または制御信号を受信する受信手段と、受信手段により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号手段と、映像信号の切り換え中ではない場合、復号手段により復号された映像信号を選択し、映像信号の切り換え中である場合、受信手段により受信された制御信号を選択する選択手段と、選択手段により選択された、復号された映像信号または制御信号を出力する出力手段とを備えることを特徴とする。
【００４５】
受信手段は、映像信号の切り換えを示す切換信号をさらに受信し、選択手段は、切換信号に基づいて映像信号または制御信号を選択するようにすることができる。
【００４６】
本発明の第６の映像信号処理方法は、映像信号の垂直同期パルスを受信するとともに、暗号化された映像信号または制御信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップと、映像信号の切り換え中ではない場合、復号ステップの処理により復号された映像信号を選択し、映像信号の切り換え中である場合、受信ステップの処理により受信された制御信号を選択する選択ステップと、選択ステップの処理により選択された、復号された映像信号または制御信号を出力する出力ステップとを含むことを特徴とする。
【００４７】
本発明の第６の記録媒体に記録されているプログラムは、映像信号の垂直同期パルスを受信するとともに、暗号化された映像信号または制御信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップと、映像信号の切り換え中ではない場合、復号ステップの処理により復号された映像信号を選択し、映像信号の切り換え中である場合、受信ステップの処理により受信された制御信号を選択する選択ステップと、選択ステップの処理により選択された、復号された映像信号または制御信号を出力する出力ステップとを含むことを特徴とする。
【００４８】
本発明の第６のプログラムは、映像信号の垂直同期パルスを受信するとともに、暗号化された映像信号または制御信号を受信する受信ステップと、受信ステップの処理により受信された垂直同期パルスに同期して、暗号化されている映像信号を復号する復号ステップと、映像信号の切り換え中ではない場合、復号ステップの処理により復号された映像信号を選択し、映像信号の切り換え中である場合、受信ステップの処理により受信された制御信号を選択する選択ステップと、選択ステップの処理により選択された、復号された映像信号または制御信号を出力する出力ステップとをコンピュータに実行させることを特徴とする。
【００４９】
第１の本願発明においては、映像信号の切り換えが検出され、映像信号が垂直同期パルスに同期して暗号化される。映像信号の切り換え中ではない場合、映像信号の垂直同期パルスおよび切換信号とともに、暗号化された映像信号が送信され、受信される。そして、受信された垂直同期パルスに同期して、暗号化されている映像信号が復号される。
【００５０】
第２の本願発明においては、映像信号の切り換えが検出され、映像信号が垂直同期パルスに同期して暗号化される。映像信号の切り換え中ではない場合、映像信号の垂直同期パルスおよび切換信号とともに、暗号化された映像信号が送信される。
【００５１】
第３の本願発明においては、映像信号の垂直同期パルスおよび映像信号の切り換えを示す切換信号とともに、暗号化された映像信号が受信される。そして、受信された垂直同期パルスに同期して、暗号化されている映像信号が復号される。
【００５２】
第４の本願発明においては、映像信号の切り換えが検出され、映像信号が垂直同期パルスに同期して暗号化される。映像信号の切り換え中ではない場合、映像信号の垂直同期パルスとともに、暗号化された映像信号が送信され、映像信号の切り換え中である場合、映像信号の垂直同期パルスとともに、制御信号が送信され、受信される。受信された暗号化された映像信号は、垂直同期パルスに同期して復号される。
【００５３】
第５の本願発明においては、映像信号の切り換えが検出され、映像信号が垂直同期パルスに同期して暗号化される。映像信号の切り換え中ではない場合、映像信号の垂直同期パルスとともに、暗号化された映像信号が送信され、映像信号の切り換え中である場合、映像信号の垂直同期パルスとともに、制御信号が送信される。
【００５４】
第６の本願発明においては、映像信号の垂直同期パルスとともに、暗号化された映像信号または制御信号が受信される。暗号化された映像信号は、垂直同期パルスに同期して、復号される。そして、映像信号の切り換え中ではない場合、映像信号を出力し、映像信号の切り換え中である場合、制御信号を出力する。
【００５５】
【発明の実施の形態】
図１は、本発明を適用した映像信号処理システム１の構成例を表わしている。
【００５６】
この構成例においては、例えば、液晶ディスプレイやPDPなど、壁掛け型の表示装置の形態を考えた場合、送信装置１１（送信側）は、DTV（Digital Television）チューナ２１、暗号化処理部２２、DVD(Digital Versatile Disc)プレーヤ２３、および、暗号化処理部２４により構成され、表示装置１２（受信側）は、セレクタ３１、復号処理部３２、映像信号処理部３３、映像信号駆動部３４、走査部３５、および表示パネル３６により構成される。なお、図中、ステップを表わす記号は、後述する図２乃至図４のフローチャートの処理のステップを表わしている。
【００５７】
DTVチューナ２１は、図示せぬアンテナにより受信されたMPEG２の方式のディジタル放送信号を受信して、復調し、復調して得られた映像信号を、暗号化処理部２２に供給する。また、DTVチューナ２１は、ユーザによりチャンネルが切り換えられている最中であるか否かを検出し、チャンネルの切り換えを示す切換信号を暗号化処理部２２に供給する。さらに、DTVチューナ２１は、後述する表示フォーマットを規定する制御コードを、暗号化処理部２２に供給する。
【００５８】
DVDプレーヤ２３は、図示せぬDVDを再生し、取得したディジタルビデオ信号（映像信号）を、暗号化処理部２４に供給する。また、DVDプレーヤ２３は、ユーザにより映像信号が切り換えられた（再生場面が変化した）か否かを検出し、映像信号の切り換えを示す切換信号を暗号化処理部２４に供給する。さらに、DVDプレーヤ２３は、表示フォーマットを規定する制御コードを、暗号化処理部２４に供給する。
【００５９】
暗号化処理部２２と暗号化処理部２４は、DTVチューナ２１により供給された映像信号、または、DVDプレーヤ２３により供給された映像信号をそれぞれ暗号化する。この暗号化処理は、図５乃至図７を参照して後述する。
【００６０】
暗号化処理部２２および暗号化処理部２４は、ディジタルインターフェース２５により、表示装置１２のセレクタ３１と接続されており、DTVチューナ２１により供給された切換信号、または、DVDプレーヤ２３により供給された切換信号に基づいて選択された、暗号化された映像信号または制御コードを、このディジタルインターフェース２５を介して、セレクタ３１に供給する（詳細は、図５を参照して説明する）。ディジタルインターフェース２５では、ディジタル映像信号およびブランキング期間に重畳された音声信号が暗号化されており、この信号の状態では、このラインを経由したVTR（Video Tape Recorder）等への違法コピーができない（コピーしても復号できないので、利用できない）ようになっている。
【００６１】
暗号化処理部２２および暗号化処理部２４は、後述するH/V制御信号と切換信号を、映像信号または制御コードとともに送信する。H/V制御信号、切換信号、および制御コードは暗号化されないが、映像信号は暗号化される。
【００６２】
セレクタ３１は、暗号化処理部２２からの信号または暗号化処理部２４からの信号の一方を、ユーザからの指示に基づいて、選択し、復号処理部３２に供給する。復号処理部３２は、入力された信号のうち、H/V制御信号に含まれる垂直制御パルスに同期して、暗号化されている映像信号の復号処理を実行する。この復号処理は、図８と図９を参照して後述する。
【００６３】
映像信号処理部３３は、復号された映像信号が供給された場合、復号された映像信号を処理し、ユーザからの指示に基づくブライト（輝度）、カラー、ヒュー（色相）、および、コントラスト（色彩）の調整の他、ホワイトバランスの調整を行ない、表示パネル（表示素子）３６に最適な信号レベルに変換し、水平（ライン）方向の映像信号駆動部３４に供給する。また、映像信号処理部３３は、制御コードが供給された場合、制御コードに応じて、走査部３５を制御し、同期回復後の表示パネル３６の表示フォーマットを設定させる。
【００６４】
映像信号駆動部３４は、映像信号処理部３３から供給された映像信号に基づいて、表示パネル３６を駆動する。
【００６５】
また、映像信号処理部３３は、復号された映像信号から同期を取るための水平同期信号および垂直同期信号を取得し、これを、表示パネル３６の走査部３５に供給する。走査部３５は、１水平ライン方向の駆動毎に垂直方向のライン数を順次下げていき、１フレーム分の映像信号に対応する画像を表示するように制御する。
【００６６】
表示パネル３６は、映像信号駆動部３４と走査部３５の制御に基づいて、供給された映像信号に基づく表示を行なう。
【００６７】
次に、図２乃至図４を参照して、図１の映像信号処理システム１における映像表示処理を説明する。なお、この処理は、ユーザにより、DTVチューナ２１またはDVDプレーヤ２３に、再生処理が指令されたとき、開始される。
【００６８】
ステップＳ１において、DTVチューナ２１は、ユーザによってチャンネルが切り換えられている最中であるか否か（クロック再生用の不図示のＰＬＬ（Phase Locked Loop）の引き込み動作が完了したか否か）を検出し、切り換え中である場合、切換信号を暗号化処理部２２に供給する。この切換信号は、チャンネルの切り換え中である場合、論理Ｌ（０）とされ、チャンネルの切り換え中ではない場合、論理Ｈ（１）とされる。
【００６９】
ステップＳ２において、DTVチューナ２１は、表示フォーマットを規定する制御コードを、暗号化処理部２２に供給する。映像信号の切り換えにより同期信号にずれが生じ、その後、同期が回復した場合、映像信号処理部３３は、この制御コードに基づいて、走査部３５を制御して、所定の表示フォーマットで、表示パネル３６に画像を表示させることができる。
【００７０】
即ち、DTVチューナ２１は、SDTV（Standard Definition Television）の７２０×４８０iの映像信号を送信する場合、例えば３ビットの制御コード「００１」を暗号化処理部２２に供給し、HDTV（High Definition Television）の１９２０×１０８０ｉの映像信号を送信する場合は、「０１１」の制御コードを暗号化処理部２２に供給する。映像信号処理部３３は、「００１」の制御コードが供給された場合、走査部３５を制御し、表示パネル３６に、SDTVに対応する表示を行なわせ、「０１１」の制御コードが供給された場合、HDTVに対応する表示を行わせる。
【００７１】
ステップＳ３において、DTVチューナ２１は、図示せぬアンテナにより受信されたMPEG２の方式のディジタル放送信号を受信して、復調し、復調して得られた映像信号を、暗号化処理部２２に供給する。
【００７２】
ステップＳ４において、暗号化処理部２２は、DTVチューナ２１により供給された映像信号を暗号化し、切換信号に応じて、暗号化された映像信号または制御コードの一方を選択し、H/V制御信号と切換信号とともに、ディジタルインターフェース２５を介して、セレクタ３１に供給する。なお、この暗号化処理の詳細は、図６と図７のフローチャートを参照して後述する。
【００７３】
ステップＳ５において、DVDプレーヤ２３は、ユーザによって映像信号が切り換えられて（再生場面が変化して）いる最中であるか否かを検出し、切り換え中である場合、切換信号を暗号化処理部２４に供給する。この切換信号は、映像信号の切り換え中である場合、論理Ｌ（０）とされ、映像信号の切り換え中ではない場合、論理Ｈ（１）とされる。この切換信号に基づいて、切り換え時における乱れた映像信号の送信を禁止したり、映像信号に代えて、制御コードを送信させることができる。
【００７４】
なお、暗号化処理部２４に映像信号が切り換えられたことを検出する検出部を設け、その検出部に切換信号を発生させるようにしてもよい。
【００７５】
ステップＳ６において、DVDプレーヤ２３は、表示フォーマットを規定する制御コードを、暗号化処理部２４に供給する。
【００７６】
チャンネルやディスクでの再生映像信号が切り換えられたとき、切り換え前と後では、同期信号は同期しないので、正しい暗号化ができないことになる。また、切り換え前後において、表示フォーマットがSDTVとHDTVの一方から他方に変更される場合がある。そこで、切り換え中に、切り換え後の映像信号の制御コードを送信しておくことで、表示装置１２に迅速に表示を開始させることが可能となる。
【００７７】
ステップＳ７において、DVDプレーヤ２３は、図示せぬDVDを再生し、取得したディジタルビデオ信号（映像信号）を、暗号化処理部２４に供給する。ステップＳ８において、暗号化処理部２４は、DVDプレーヤ２３により供給された映像信号を暗号化し、切換信号に応じて、暗号化された映像信号、または制御コードの一方を選択し、H/V制御信号と切換信号とともに、ディジタルインターフェース２５を介して、セレクタ３１に供給する。
【００７８】
なお、実際には、ステップＳ１乃至ステップＳ４の処理、または、ステップＳ５乃至ステップＳ８の処理のうち、ユーザに指令された方の処理が実行される。
【００７９】
ステップＳ９において、セレクタ３１は、ユーザからの指示に基づいて、暗号化処理部２２からの信号、または暗号化処理部２４からの信号の一方を選択し、復号処理部３２に供給する。
【００８０】
ステップＳ１０において、復号処理部３２は、セレクタ３１により供給されたH/V制御信号に含まれる垂直制御パルスに基づいて、暗号化されている映像信号を復号する。なお、この復号処理の詳細は、図８と図９のフローチャートを参照して後述する。
【００８１】
ステップＳ１１において、復号処理部３２は、切換信号に応じて、復号した映像信号、または制御コードの一方を選択し、映像信号処理部３３に供給する。映像信号処理部３３に制御コードが供給された場合、映像信号処理部３３は、制御コードに応じて、走査部３５を制御し、同期回復後の表示パネル３６の表示フォーマットを設定させる。
【００８２】
映像信号処理部３３に映像信号が供給された場合、ステップＳ１２において、映像信号処理部３３は、供給された映像信号に対して、所定の信号処理を行なう。具体的には、映像信号処理部３３は、映像信号に対して、ブライト（輝度）、カラー、ヒュー（色相）、および、コントラスト（色彩）などのユーザコントロールに基づく調整と、ホワイトバランスの調整を行ない、表示パネル（表示素子）３６に最適な信号レベルに変換する。
【００８３】
ステップＳ１３において、映像信号処理部３３は、処理した映像信号を映像信号駆動部３４に供給する。ステップＳ１４において、映像信号処理部３３は、映像信号処理を行なった映像信号から同期を取るための水平同期信号および垂直同期信号を取得し、これを、表示パネル３６の走査部３５に供給する。
【００８４】
ステップＳ１５において、映像信号駆動部３４は、映像信号処理部３３から供給された、映像信号に基づいて、表示パネル３６を駆動する。ステップＳ１６において、走査部３５は、供給された水平同期信号および垂直同期信号に基づいて、１水平ライン方向の駆動毎に垂直方向のライン数を順次下げていき、１フレーム分の映像信号に対応する画像を表示するように制御する。
【００８５】
ステップＳ１７において、表示パネル３６は、映像信号駆動部３４と走査部３５の制御に基づいて、供給された映像信号に基づく映像を表示し、処理を終了する。
【００８６】
なお、ステップＳ１１で制御コードが映像信号処理部３３に供給された場合、ステップＳ１２乃至Ｓ１７の映像表示処理は行われない。
【００８７】
次に、図５乃至図９を参照して、図１の暗号化処理部２２と復号処理部３２における処理を説明する。最初に、図５を参照して、図１の暗号化処理部２２と復号処理部３２の機能的構成を説明する。なお、暗号化処理部２４における処理は、暗号化処理部２２における場合と同様であるので、その説明は省略する。
【００８８】
暗号化処理部２２は、暗号化用乱数生成部４１、排他的論理和回路４２、セレクタ４３、アンド回路４４、およびオア回路４５により構成されており、復号処理部３２は、復号用乱数生成部５１、排他的論理和回路５２、およびセレクタ５３により構成されている。セレクタ４３とセレクタ５３は、DTVチューナ２１から供給される切換信号によって制御される。なお、図５の例の場合、ディジタルインターフェース２５とセレクタ３１を省略している。また、図中、ステップを表わす記号は、後述する図６乃至図９のフローチャートの処理を表わしている。
【００８９】
次に、図６と図７のフローチャートを参照して、暗号化処理部２２における暗号化処理について説明する。このフローチャートは、上述した図２のステップＳ４の処理を詳細に説明するものである。なお、この処理は、暗号化処理部２２に、DTVチューナ２１から映像信号、切換信号、および制御コードが供給されてきたとき開始される。
【００９０】
ステップＳ５１において、暗号化用乱数生成部４１は、暗号化する映像信号（例えば、映像信号のストリームデータ）を取得する。ステップＳ５２において、暗号化用乱数生成部４１は、取得した映像信号に含まれる垂直同期信号、水平同期信号、および画素信号に同期して、垂直制御パルス、水平制御パルス、およびピクセルクロックを生成する。
【００９１】
ステップＳ５３において、暗号化用乱数生成部４１は、送信側（送信装置１１）の秘密鍵（暗号化用乱数生成部４１は、送信側の秘密鍵を保持している）に基づいて、乱数列を生成する。具体的には、秘密鍵から初期化用の数値列が生成され、ステップＳ５２で生成された垂直制御パルス、水平制御パルス、およびピクセルクロックに基づく巡回駆動により、乱数列が生成される。
【００９２】
ステップＳ５４において、暗号化用乱数生成部４１は、生成した乱数列を排他的論理和回路４２に供給する。なお、ステップＳ５１乃至ステップＳ５４の乱数列生成処理の詳細は、図１３と図１４のフローチャートを参照して後述する。
【００９３】
ステップＳ５５において、セレクタ４３は、DTVチューナ２１から、オア回路４５を介して、制御コードを取得する。ステップＳ５６において、排他的論理和回路４２は、アンド回路４４とオア回路４５を介して、暗号化する映像信号を取得するとともに、ステップＳ５４の処理により暗号化用乱数生成部４１から供給された乱数列を取得する。
【００９４】
ただし実際には、アンド回路４４に供給された暗号化する映像信号は、切換信号が論理Ｈ（１）である場合（チャンネルの切り換え中である場合）オア回路４５に出力され、排他的論理和回路４２に供給される。一方、切換信号が論理Ｌ（０）の場合（チャンネルの切り換え中ではない場合）、アンド回路４４は導通せず、オア回路４５は、供給された制御コードを、セレクタ４３に供給する。
【００９５】
なお、オア回路４５より出力された制御コードは、排他的論理和回路４２にも供給されるが、その排他的論理和回路４２の出力は、最終的にセレクタ４３により選択されないので、またオア回路４５より出力された映像信号は、セレクタ４３に直接供給されるが、その映像信号はセレクタ４３により最終的には選択されないので、それぞれ無視することができる。
【００９６】
ステップＳ５７において、排他的論理和回路４２は、暗号化用乱数生成部４１から供給された乱数列（ステップＳ５３の処理により、暗号化用乱数生成部４１により生成された乱数列）と映像信号の排他的論理和を演算することで、映像信号を暗号化する。
【００９７】
ステップＳ５８において、排他的論理和回路４２は、暗号化した映像信号をセレクタ４３に供給する。ステップＳ５９において、セレクタ４３は、図２のステップＳ１でDTVチューナ２１から供給された切換信号を取得する。
【００９８】
ステップＳ６０において、セレクタ４３は、取得した切換信号により、チャンネルが切り換えられている最中であるか否かを判定する。チャンネルの切り換え中である（切換信号が論理Ｌ（０）である）と判定した場合、セレクタ４３は、処理をステップＳ６１に進め、ステップＳ５５の処理でセレクタ４３に供給された制御コードを選択し、復号処理部３２に送信する。
【００９９】
なお、セレクタ４３の切り換え時に、暗号化されていない映像信号（ステップＳ５５の処理でセレクタ４３が取得する信号）が、ディジタルインターフェース２５上に漏れる場合は、セキュリティ上の問題があるため、暗号化されていない映像信号にミュートを行う。
【０１００】
ステップＳ６０において、チャンネルの切り換え中ではない（切換信号が論理Ｈ（１）である）と判定した場合、セレクタ４３は、処理をステップＳ６２に進め、ステップＳ５８の処理でセレクタ４３に供給された、暗号化された映像信号を選択し、復号処理部３２に送信する。
【０１０１】
ステップＳ６３において、暗号化用乱数生成部４１は、映像信号の垂直制御パルス、水平制御パルス、およびピクセルクロックからなるH/V制御信号を、復号処理部３２の復号用乱数生成部５１に供給する。ステップＳ６４において、セレクタ４３は、ステップＳ５９で取得した切換信号を、復号処理部３２に送信する（暗号化用乱数生成部４１によりH/V制御信号と共に送信させるようにしてもよい）。
【０１０２】
次に、図８と図９のフローチャートを参照して、図６と図７の暗号化処理部２２の処理に対応する復号処理部３２における復号処理について説明する。このフローチャートは、上述した図３のステップＳ１０の処理を詳細に説明するものである。なお、この処理は、復号処理部３２に、暗号化処理部２２から暗号化された映像信号または制御コード、H/V制御信号、および切換信号が供給されてきたとき開始される。
【０１０３】
ステップＳ１０１において、復号用乱数生成部５１は、暗号化処理部２２により供給された（図７のステップＳ６３の処理）H/V制御信号（垂直制御パルス、水平制御パルス、およびピクセルクロックからなる信号）を取得する。
【０１０４】
ステップＳ１０２において、復号用乱数生成部５１は、取得した垂直制御パルスと保持している鍵に基づいて、乱数列を生成する。上述した暗号化用乱数生成部４１と同様に、復号用乱数生成部５１は、送信側の秘密鍵に対応する鍵を保持しており、この鍵から生成した同一の初期値を、映像信号の垂直制御パルス（暗号化用乱数生成部４１により供給された垂直制御パルス）、水平制御パルス、およびピクセルクロックに基づき巡回駆動することで、乱数列を生成する。このとき、生成された乱数列は、送信側の暗号化用乱数生成部４１が生成した乱数列と同じものとなる。
【０１０５】
ステップＳ１０３において、復号用乱数生成部５１は、生成した乱数列を排他的論理和回路５２に供給する。ステップＳ１０４において、セレクタ５３は、暗号化処理部２２により供給された（図７のステップＳ６１の処理により送信された）制御コードを取得する。実際には、暗号化された映像信号もセレクタ５３に直接供給されるが、その映像信号は最終的には、選択出力されないので無視することができる。
【０１０６】
ステップＳ１０５において、排他的論理和回路５２は、暗号化処理部２２により供給された（図７のステップＳ６２の処理により送信された）映像信号を取得する。制御コードも、排他的論理和回路５２に入力されるが、そのときの排他的論理和回路５２の出力は最終的には選択出力されないので、無視することができる。
【０１０７】
ステップＳ１０６において、排他的論理和回路５２は、取得した映像信号と、復号用乱数生成部５１から供給された乱数列（ステップＳ１０３）の排他的論理和を演算することで、暗号化された映像信号のビットを、復号する（暗号化用乱数生成部４１により生成される乱数列と復号用乱数生成部５１により生成される乱数列は、同一であるので、暗号化された映像信号は、暗号化前の映像信号に戻すことができる）。
【０１０８】
ステップＳ１０７において、排他的論理和回路５２は、復号した映像信号をセレクタ５３に供給する。ステップＳ１０８において、セレクタ５３は、図７のステップＳ６４で送信された切換信号を取得する。
【０１０９】
ステップＳ１０９において、セレクタ５３は、切換信号に基づいて、チャンネルが切り換えられている最中であるか否かを判定する。チャンネルの切り換え中（切換信号が論理Ｌ（０）の信号である）と判定した場合、セレクタ５３は、処理をステップＳ１１０に進め、ステップＳ１０４で取得された制御コードを、映像信号処理部３３に出力する。
【０１１０】
このように、切換信号に基づいて、映像信号と制御コードを確実に分離検出することができる。また、切り換え時における映像信号の出力を禁止することで、乱れた映像が表示されるのを防止できる。
【０１１１】
ステップＳ１０９において、セレクタ５３は、チャンネルの切り換え中ではない（切換信号が論理Ｈ（１）である）と判定した場合、処理をステップＳ１１１に進め、ステップＳ１０７で供給された、復号された映像信号または制御コードを、映像信号処理部３３に出力する。
【０１１２】
このように、制御コードを出力することで、走査部３５と映像信号駆動部３４に、切り換え後の映像信号の表示フォーマットに設定を変更させることができる。その結果、その後、映像信号が入力されたとき、迅速に表示を開始させることができる。
【０１１３】
以上の処理は、全ての映像信号を復号するまで実行される。
【０１１４】
図６乃至図９の処理により、チャンネル（映像信号）が切り換えられている最中である場合、または再生映像信号が切り換えられている最中である場合、表示フォーマットを規定する制御コードが、暗号化されず表示装置１２に送信されるので、表示パネル３６に迅速に表示を復帰させ、安定した動作を行わせることができる。また、チャンネルの切り換えによる同期のズレがなくなった後、暗号化した映像信号が送信されるので、暗号化と復号を常に高速に行うことができる。
【０１１５】
次に、図１０を参照して、暗号化用乱数生成部４１および復号用乱数生成部５１が乱数列生成の為に有するLFSR（Linear Feedback Shift Register）の原理的構成について説明する。
【０１１６】
図１０のLFSR８０は、フリップフロップ８１乃至フリップフロップ８４、並びに、排他的論理和回路９０により構成されている。フリップフロップ８１乃至８４は、出力が後段に入力されるように、縦属接続されており、フリップフロップ８１の出力８１Ｑと、フリップフロップ８４の出力８４Ｑが、排他的論理和回路９０に入力されている。また、排他的論理和回路９０の出力が、乱数列として出力されるとともに、スイッチ９１を介してフリップフロップ８１に入力されている。
【０１１７】
LFSR８０は、Ｍ系列（線形最大周期列）の乱数を発生する回路であり、例えば、図１０に示されるように、４ビットの乱数を発生する場合には、１番目（フリップフロップ８１）と４番目（フリップフロップ８４）のラッチ出力を排他的論理和回路９０に入力させることにより、ｘ⁴＋ｘ＋１の式に基づく、２の４乗、すなわち、１５クロック周期の乱数列を発生することが可能となる。このとき、LFSR８０の各フリップフロップ（フリップフロップ８１乃至フリップフロップ８４）において出力される乱数列を図１１に示す。
【０１１８】
図１１において、縦軸はクロック数を示しており、横軸は、各フリップフロップの出力を示している。すなわち、８１Ｑは、フリップフロップ８１の出力であり、８２Ｑは、フリップフロップ８２の出力であり、８３Ｑは、フリップフロップ８３の出力であり、８４Ｑは、フリップフロップ８４の出力である。リセット時において、８１Ｑ乃至８４Ｑの値が全て１とされた後、クロックが入力される毎にフリップフロップ８１乃至８４の出力８１Ｑ乃至８４Ｑは、図１１に示される値を出力する。
【０１１９】
クロックが入力される毎に、排他的論理和回路９０が出力する値が乱数となる。この値は、フリップフロップ８１によりラッチされ、以後、後段のフリップフロップ８２乃至８４に順次転送されるので、各フリップフロップ８１乃至８４の出力（例えば、フリップフロップ８１の出力８１Ｑ）が、乱数列となる。ラッチ回路（フリップフロップ８１乃至フリップフロップ８４）の段数を増やすことにより、乱数列の周期を長くすることができる。例えば、１０個のラッチ回路（フリップフロップ）を用いた場合、２の１０乗、すなわち、１０２３クロックの周期の乱数を生成することができる。
【０１２０】
また、LFSR８０において、スイッチ９１を端子９２側に切り換え、端子９２から初期値を入力することで、フリップフロップ８１乃至８４に任意の初期値を設定することができる。
【０１２１】
フリップフロップ８１乃至８４として、セット・リセット型のラッチ回路を用いれば、任意の乱数列の初期値をロードすることができる。これにより、一周期のうちの、任意のタイミングで始まる出力乱数列を発生することができる。
【０１２２】
図１２は、暗号化用乱数生成部４１の基本的な構成例を示す図である。実際には、暗号化用乱数生成部４１は、各種ビットをシャッフリングして、よりランダム性の高い乱数を発生しているが、その部分の説明は省略する。
【０１２３】
暗号化用乱数生成部４１は、図１０に示されるような構成のLFSRを有するLFSRモジュールを複数個（図１２の例の場合、LFSRモジュール１１１、LFSRモジュール１１２、およびLFSRモジュール１１３の３個）備えている。LFSRモジュール１１１は、ロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される初期値をロードし、以後、垂直制御パルス生成部１３２からフレーム周期で垂直制御パルスがクロックとして入力される毎に数値列（乱数）を発生し、LFSRモジュール１１２に初期値として供給する。
【０１２４】
LFSRモジュール１１２は、水平制御パルス生成部１５１から水平走査周期で水平制御パルスがクロックとして入力される毎に、LFSRモジュール１１１から供給される数値列を初期値として数値列（乱数）を発生し、LFSRモジュール１１３に初期値として供給する。アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２からイネーブル信号が入力されたとき導通し、水平制御パルス生成部１５１が生成する水平制御パルスをLFSRモジュール１１２に供給する。
【０１２５】
LFSRモジュール１１３は、ピクセルクロック生成部１７１からアンド回路１７３を介してピクセル周期でピクセルクロックが入力される毎に、LFSRモジュール１１２から供給される数値列を初期値とする数値列（乱数）を生成し、排他的論理和回路４２に出力する。
【０１２６】
アンド回路１７３は、水平表示領域イネーブル信号生成部１７２よりイネーブル信号が入力されたとき導通して、ピクセルクロック生成部１７１より出力されたピクセルクロックをLFSRモジュール１１３に供給する。
【０１２７】
垂直制御パルス生成部１３２は、DTVチューナ２１より入力された映像信号（送信する映像信号）に含まれる垂直同期信号に同期して垂直制御パルスを生成する。垂直制御パルス生成部１３２により生成された垂直制御パルスは、LFSRモジュール１１１に供給される他、ロードパルス生成部１３３、および垂直表示領域イネーブル信号生成部１５２に入力される。ロードパルス生成部１３３は、垂直制御パルス生成部１３２から供給された垂直制御パルスに基づいて、１２８フレームを１サイクルとして計数し、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻るとき（係数値が１２８に達したとき）、ロードパルスを生成し、LFSRモジュール１１１に供給する。
【０１２８】
垂直表示領域イネーブル信号生成部１５２は、垂直制御パルス生成部１３２から供給された垂直制御パルスの位置を基準にして、有効な垂直表示領域に対応する垂直表示領域イネーブル信号を生成し、アンド回路１５３に供給する。
【０１２９】
水平制御パルス生成部１５１は、DTVチューナ２１により入力された映像信号に含まれる水平同期信号に同期して、水平制御パルスを生成する。水平制御パルス生成部１５１により生成された水平制御パルスは、アンド回路１５３を介してLFSRモジュール１１２に供給される他、水平表示領域イネーブル信号生成部１７２に入力される。水平表示領域イネーブル信号生成部１７２は、水平制御パルスの位置を基準にして、有効な水平表示領域に対応する水平表示領域イネーブル信号を生成し、アンド回路１７３に供給する。
【０１３０】
ピクセルクロック生成部１７１は、DTVチューナ２１により入力された映像信号に含まれる画素信号に同期して、ピクセルクロックを生成する。ピクセルクロックは、アンド回路１７３を介してLFSRモジュール１１３に入力される。
【０１３１】
H/V制御信号生成部１４１は、垂直制御パルス、水平制御パルス、およびピクセルクロックから、H/V制御信号を生成する。
【０１３２】
次に、図１３と図１４のフローチャートを参照して、図１２の暗号化用乱数生成部４１における乱数生成処理を説明する。このフローチャートは、図６のステップＳ５１乃至ステップＳ５４の処理を詳細に説明するものである。なお、この処理は、暗号化用乱数生成部４１に対して、暗号化する映像信号が入力されたとき開始される。
【０１３３】
ステップＳ１５１において、垂直制御パルス生成部１３２は、DTVチューナ２１により入力された映像信号（送信する映像信号）に含まれる垂直同期信号に同期して、垂直制御パルスを生成する。垂直制御パルス生成部１３２は、生成した垂直制御パルスをLFSRモジュール１１１、ロードパルス生成部１３３、および垂直表示領域イネーブル信号生成部１５２に供給する。
【０１３４】
ステップＳ１５２において、水平制御パルス生成部１５１は、DTVチューナ２１により入力された映像信号に含まれる水平同期信号に同期して、水平制御パルスを生成する。水平制御パルス生成部１５１は、生成した水平制御パルスを、アンド回路１５３、および水平表示領域イネーブル信号生成部１７２に供給する。
【０１３５】
ステップＳ１５３において、ピクセルクロック生成部１７１は、DTVチューナ２１により入力された映像信号に含まれる画素信号に同期して、ピクセルクロックを生成する。ピクセルクロック生成部１７１は、生成したピクセルクロックをアンド回路１７３に供給する。
【０１３６】
ステップＳ１５４において、ロードパルス生成部１３３は、垂直制御パルスに基づいて、１２８フレームを１サイクルとして計数し、計数したフレーム数が１２８フレーム（約２秒）から１フレームに戻ったとき（１サイクルの周期が経過したとき）、ロードパルスを生成して、LFSRモジュール１１１に供給する。なお、この乱数生成処理の開始時には、初期値はLFSRモジュール１１１にあらかじめセットされている。
【０１３７】
ステップＳ１５５において、初期化用数値列生成部１３１は、あらかじめ設定記億されている秘密鍵に基づいて、初期化用の数値列を生成し、LFSRモジュール１１１に供給する。
【０１３８】
ステップＳ１５６において、LFSRモジュール１１１は、ステップＳ１５４の処理によりロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される（ステップＳ１５５の処理）初期値をロードする。
【０１３９】
ステップＳ１５７において、LFSRモジュール１１１は、ステップＳ１５６の処理によりロードした初期値に基づいて、数値列（乱数）を生成する。以後、LFSRモジュール１１１は、垂直制御パルス生成部１３２からフレーム周期で垂直制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、フレーム毎に生成される数値列となる。
【０１４０】
ステップＳ１５８において、LFSRモジュール１１１は、生成した数値列をLFSRモジュール１１２に供給する。
【０１４１】
ステップＳ１５９において、垂直表示領域イネーブル信号生成部１５２は、ステップＳ１５１の処理により垂直制御パルス生成部１３２から供給された垂直制御パルスに基づいて、垂直表示領域イネーブル信号を生成する。具体的には、入力された垂直制御パルスの位置を基準にして、いま対象としているラインが、有効な垂直表示領域であるか否かが判定され、垂直表示領域内である場合には論理Ｈ（１）の信号が出力され、垂直表示領域内でない場合には論理Ｌ（０）の信号が出力される。垂直表示領域イネーブル信号生成部１５２は、生成した垂直表示領域イネーブル信号をアンド回路１５３に供給する。
【０１４２】
ステップＳ１６０において、アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２から供給された垂直表示領域イネーブル信号が論理Ｈ（１）のとき導通し、論理Ｌ（０）のとき、非導通となる。具体的には、アンド回路１５３は、垂直表示領域イネーブル信号生成部１５２からイネーブル信号（論理Ｈ（１））が入力されたとき導通し、水平制御パルス生成部１５１が生成する水平制御パルス（ステップＳ１５２）をLFSRモジュール１１２に供給する。アンイネーブル信号（論理Ｌ（０）のイネーブル信号）が入力されたとき、アンド回路１５３は、非導通となる。
【０１４３】
ステップＳ１６１において、LFSRモジュール１１２は、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される（ステップＳ１５２とステップＳ１６０）と、LFSRモジュール１１１から供給される数値列（ステップＳ１５８の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール１１２は、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、１ライン毎に生成される数値列となる。
【０１４４】
ステップＳ１６２において、LFSRモジュール１１２は、生成した数値列をLFSRモジュール１１３に供給する。
【０１４５】
ステップＳ１６３において、水平表示領域イネーブル信号生成部１７２は、ステップＳ１５２の処理により水平制御パルス生成部１５１から供給された水平制御パルスに基づいて、水平表示領域イネーブル信号を生成する。具体的には、入力される水平制御パルスの位置を基準にして、有効な水平表示領域内のタイミングのとき、Ｈ（１）の信号が出力され、有効な水平表示領域のタイミングでないとき、Ｌ（０）の信号が出力される。水平表示領域イネーブル信号生成部１７２は、生成した水平表示領域イネーブル信号をアンド回路１７３に供給する。
【０１４６】
ステップＳ１６４において、アンド回路１７３は、水平表示領域イネーブル信号生成部１７２から供給された水平表示領域イネーブル信号に基づいて導通する。具体的には、アンド回路１７３は、水平表示領域イネーブル信号生成部１７２からイネーブル信号（論理Ｈ（１））が入力されたとき導通し、ピクセルクロック生成部１７１が生成するピクセルクロック（ステップＳ１５３）をLFSRモジュール１１３に供給する。アンドイネーブル信号（論理Ｌ（０））のイネーブル信号）が入力されたとき、アンド回路１７３は非導通となる。
【０１４７】
ステップＳ１６５において、LFSRモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される（ステップＳ１５３とステップＳ１６４）と、LFSRモジュール１１２から供給される数値列（ステップＳ１６２の処理）を初期値として数値列（乱数）を生成する。以後、LFSRモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。この数値列は、画素毎に生成される数値列となる。
【０１４８】
ステップＳ１６６において、LFSRモジュール１１３は、生成した数値列（乱数）を、排他的論理和回路４２に出力する。ステップＳ１６７において、H/V制御信号生成部１４１は、垂直制御パルス、水平制御パルス、およびピクセルクロックからH/V制御信号を生成し、暗号化せずに、表示装置１２に送信する。
【０１４９】
以上のようにして、LFSRモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列（乱数）を生成する。このときの初期値、すなわち、各ラインの左端（先頭）のピクセルの数値列は、LFSRモジュール１１２が出力する数値列（乱数）に基づいて設定される。LFSRモジュール１１３が、ピクセルクロック生成部１７１からのピクセルクロックに基づいて、１ライン分の数値列を生成し終えると、LFSRモジュール１１２から、次のラインの左端（先頭）のピクセルの初期値が入力される。それにより、再び、LFSRモジュール１１３は、ピクセルクロック生成部１７１からピクセルクロックがクロックとして入力される毎に数値列を生成する。
【０１５０】
LFSRモジュール１１２が、水平制御パルス生成部１５１からの水平制御パルスに基づいて、１フレーム分の各ラインの左端（先頭）の数値列を生成し終えると、垂直制御パルスがLFSRモジュール１１１から、次のフレームの第１ライン（先頭）の初期値が入力される。その初期値に基づいて、再び、LFSRモジュール１１２は、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列を生成する。
【０１５１】
LFSRモジュール１１１は、初期化用数値列生成部１３１が出力した値を初期として、水平制御パルス生成部１５１から水平制御パルスがクロックとして入力される毎に数値列（乱数）を生成する。そして、LFSRモジュール１１１は、１２８フレーム毎にロードパルス生成部１３３からロードパルスが入力されたとき、初期化用数値列生成部１３１から供給される初期値を再びロードする。
【０１５２】
このように、１ライン毎、１フレーム毎、または１２８フレーム毎に、初期値が設定されるので、発生する乱数にエラーが発生したとしても、１ライン毎、１フレーム毎、または１２８フレーム毎に乱数が初期化される。従って、エラーが後方に伝搬することが抑制される。
【０１５３】
送信側（送信装置１１）の暗号化用乱数生成部４１においては、各ラインの開始点毎、各フレームの開始点毎、並びに、１２８フレーム毎に乱数列の更新がなされているが、受信側の復号用乱数生成部５１も同様に、それに応じて、ラインの開始点毎、フレームの開始点毎、並びに、１２８フレーム毎の同期化を行ない、暗号化の場合と全く同じ乱数列を生成するようにしている。その構成を、図１５を参照して説明する。
【０１５４】
図１５は、復号用乱数生成部５１の基本的な構成例を示す図である。上述したように、送信側（送信装置１１）の排他的論理和回路４２から出力された暗号化された映像信号は、セレクタ４３を介して、受信側（表示装置１２）の排他的論理和回路５２に受信される。また、送信側の暗号化用乱数生成部４１から出力された垂直制御パルス、水平制御パルス、およびピクセルクロックからなるH/V制御信号は、受信側の復号用乱数生成部５１により受信される。
【０１５５】
図１５を図１２と比較して明らかなように、図１５の復号用乱数生成部５１は、図１２の暗号化用乱数生成部４１と、基本的に同様の構成とされている。
【０１５６】
すなわち、図１２の暗号化用乱数生成部４１の初期化用数値列生成部１３１、LFSRモジュール１１１乃至１１３、ロードパルス生成部１３３、垂直表示領域イネーブル信号１５２、水平表示領域イネーブル信号生成部１７２、並びに、アンド回路１５３，１７３に対応して、復号用乱数生成部５１は、初期化用数値列生成部３３１、LFSRモジュール３０１乃至３０３、ロードパルス生成部３３２、垂直表示領域イネーブル信号生成部３５２、水平表示領域イネーブル信号生成部３５４、並びに、アンド回路３５３，３５５を有している。対応する名称のものは対応する機能を有している。
【０１５７】
ただし、暗号化用乱数生成部４１のH/V制御信号生成部１４１に対応する生成部は必要がないので、図１５の復号用乱数生成部５１には設けられていない。また、H/V制御信号として、垂直制御パルス、水平制御パルス、ピクセルクロックが暗号化用乱数生成部４１から送信され、垂直制御パルス生成部１３２、水平制御パルス生成部１５１、およびピクセルクロック生成部１７１に対応する生成部は必要がないので、図１５の復号用乱数生成部５１には設けられず、代わりに抽出部３５１が設けられている。抽出部３５１は、供給されたH/V制御信号から、垂直制御パルス、水平制御パルス、およびピクセルクロックを抽出し、各部に供給する。
【０１５８】
即ち、垂直制御パルスは、LFSRモジュール３０１に供給される他、ロードパルス生成部３３２、および垂直表示領域イネーブル信号生成部３５２に供給される。水平制御パルスは、アンド回路３５３を介してLFSRモジュール３０２に供給される他、水平表示領域イネーブル信号生成部３５４に供給される。ピクセルクロックは、アンド回路３５５を介してLFSRモジュール３０３に供給される。
【０１５９】
なお、図１５の復号用乱数生成部５１における復号用乱数生成処理については、上述した図１３と図１４のフローチャートに示される場合と同様であるので、その説明は省略する。ただし、ステップＳ１５１乃至ステップＳ１５３の垂直制御パルス、水平制御パルス、およびピクセルクロックの生成処理は実行されず、上述したように、抽出部３５１が、供給されたH/V制御信号から、垂直制御パルス、水平制御パルス、およびピクセルクロックを抽出し、各部に供給する。また、ステップＳ１６７のH/V制御信号生成、送信処理は実行されない。
【０１６０】
このように、１２８フレーム毎に乱数生成部（暗号用乱数生成部４１および復号用乱数生成部５１）をリセットするようにしたので、暗号化された映像信号の復号において、同期のずれに起因して復号不可能となる状態をより迅速に回復することができる。
【０１６１】
以上、本発明を送信装置１１と表示装置１２からなるデジタルテレビジョンシステムとしての映像信号処理システムに適用した場合について説明したが、送信側の装置は、DTVチューナやDVDプレーヤに限らず、各種の信号を送信する機能を有する装置で構成することができ、受信側の装置も、表示装置に限らず、記録装置、その他の信号を受信する機能を有する装置で構成することができる。
【０１６２】
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、上述した処理は、図１６に示されるようなパーソナルコンピュータ６００により実行される。
【０１６３】
図１６において、CPU（Central Processing Unit）６０１は、ROM(Read Only Memory)６０２に記憶されているプログラム、または、記憶部６０８からRAM(Random Access Memory)６０３にロードされたプログラムに従って各種の処理を実行する。RAM６０３にはまた、CPU６０１が各種の処理を実行する上において必要なデータなどが適宜記憶される。
【０１６４】
CPU６０１、ROM６０２、およびRAM６０３は、内部バス６０４を介して相互に接続されている。この内部バス６０４にはまた、入出力インターフェース６０５も接続されている。
【０１６５】
入出力インターフェース６０５には、キーボード、マウスなどよりなる入力部６０６、CRT，LCD（Liquid Crystal Display）などよりなるディスプレイ、並びにスピーカなどよりなる出力部６０７、ハードディスクなどより構成される記憶部６０８、モデム、ターミナルアダプタなどより構成される通信部６０９が接続されている。通信部６０９は、電話回線やCATVを含む各種のネットワークを介しての通信処理を行なう。
【０１６６】
入出力インターフェース６０５にはまた、必要に応じてドライブ６１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、あるいは半導体メモリなどによりなるリムーバブルメディア６２１が適宜装着され、それから読み出されたコンピュータプログラムが、必要に応じて記憶部６０８にインストールされる。
【０１６７】
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば、汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【０１６８】
この記録媒体は、図１６に示されるように、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されているリムーバブルメディア６２１よりなるパッケージメディアにより構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM６０２や記憶部６０８が含まれるハードディスクなどで構成される。
【０１６９】
なお、本明細書において、コンピュータプログラムを記述するステップは、記載された順序に従って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１７０】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表わすものである。
【０１７１】
【発明の効果】
以上の如く、第１の本願発明によれば、暗号化された映像信号を復号するシステムを実現することができる。特に、映像信号の切り換えにより同期のずれが発生する場合であっても、乱れた映像の送受信を防止し、高速に安定して動作するシステムを実現することができる。
【０１７２】
第２の本願発明によれば、送信する暗号化された映像信号を、受信側で常に安定して復号させることができる。特に、映像信号の切り換えにより同期のずれが発生する場合、乱れた映像信号の送信を禁止することができる。
【０１７３】
第３の本願発明によれば、暗号化された映像信号を復号する装置を実現することができる。特に、映像信号の切り換えにより同期のずれが発生する場合、乱れた映像信号の出力を防ぐことができる。
【０１７４】
第４の本願発明によれば、暗号化された映像信号を復号するシステムを実現することができる。特に、映像信号の切り換えにより同期のズレが発生する場合であっても、迅速に映像信号の表示を開始させることができる。
【０１７５】
第５の本願発明によれば、送信する暗号化された映像信号を、受信側で常に安定して復号させることができる。特に、映像信号の切り換えにより同期のずれが発生する場合、乱れた映像信号の送信を禁止しつつ、受信側に迅速に表示を開始させることができる。
【０１７６】
第６の本願発明によれば、暗号化された映像信号を復号する装置を実現することができる。特に、映像信号の切り換えにより同期のズレが発生する場合でも、制御信号を確実に検出することができる。また、制御信号により、迅速に映像の表示を開始することができる。
【図面の簡単な説明】
【図１】本発明を適用した映像信号処理システムの構成例を示すブロック図である。
【図２】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図３】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図４】図１の映像信号処理システムにおける映像表示処理を説明するフローチャートである。
【図５】図１の暗号化処理部と復号処理部の機能的構成を示すブロック図である。
【図６】図５の暗号化処理部における暗号化処理を説明するフローチャートである。
【図７】図５の暗号化処理部における暗号化処理を説明するフローチャートである。
【図８】図５の復号処理部における復号処理を説明するフローチャートである。
【図９】図５の復号処理部における復号処理を説明するフローチャートである。
【図１０】LFSRの原理的構成を示すブロック図である。
【図１１】図１０のLFSRの各フリップフロップにおいて出力される乱数列を示す図である。
【図１２】図５の暗号化用乱数生成部の基本的な構成例を示すブロック図である。
【図１３】図１２の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１４】図１２の暗号化用乱数生成部における乱数生成処理を説明するフローチャートである。
【図１５】図５の復号用乱数生成部の基本的な構成例を示すブロック図である。
【図１６】パーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
２２暗号化処理部，２４暗号化処理部，３２復号処理部，３３映像信号処理部，４１暗号化用乱数生成部，４２排他的論理和回路，４３セレクタ，５１復号用乱数生成部，５２排他的論理和回路，５３セレクタ，８０ LFSR，１１１ LFSRモジュール，１１２ LFSRモジュール，１１３ LFSRモジュール，１３１初期化用数値列生成部，１３２垂直制御パルス生成部，１３３ロードパルス生成部，１４１ H/V制御信号生成部，１５１水平制御パルス生成部，１５２垂直表示領域イネーブル信号生成部，１７１ピクセルクロック生成部，１７２水平表示領域イネーブル信号生成部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a video signal processing system, a video signal processing device and method, a recording medium, and a program, and more particularly to performing high-speed and stable processing even when an unstable state due to a synchronization error occurs. The present invention relates to a video signal processing system, a video signal processing device and method, a recording medium, and a program that can be used.
[0002]
[Prior art]
In recent years, large and thin television receivers and rear projection type projector devices have become widespread in order to obtain more powerful images in consideration of the installation space and the like that can be secured at home. ing.
[0003]
These television receivers and rear projection type projector devices have become considerably thinner than those of the past in accordance with technological progress. In addition, a display device using a flat display panel such as a liquid crystal or a PDP (Plasma Display Panel) instead of a conventional CRT (Cathode Ray Tube) is increasing. In a flat display panel, a method has been proposed in which a display is hung on a wall and a TV (television) tuner unit is formed as a separate type, and the connection is performed by a cable.
[0004]
Further, a DVD (Digital Versatile Disc) for HDTV (High Definition Television) and the like have been proposed.
[0005]
However, digital signal processing is performed in HDTV DVDs and the like. In the current connection method using an analog signal such as a D (Digital) terminal, the digital signal is once returned to an analog signal and then returned to the display side. A display device (for example, a display portion of an HDTV) is driven by converting the signal into a signal (for example, see Patent Literature 1), and signal degradation in D (Digital) / A (Analog) conversion and A / D conversion is performed. Is generated, which is not preferable.
[0006]
Therefore, it has been proposed to adopt a connection method based on digital signals, which is currently mainstream in connecting a personal computer (PC) and a liquid crystal display, to a consumer device such as a television receiver.
[0007]
However, in the digital signal connection, if the digital signal is copied as it is, it is possible to easily create a copy of expensive movie software or the like without any image quality deterioration. A video signal on which a video signal and an audio signal of a connector portion for realizing the connection are superimposed requires an encryption process for so-called copyright protection.
[0008]
In this encryption processing, first, general authentication processing is performed. That is, each of the transmitting side and the receiving side holds, for example, several tens of sets of a secret number sequence of several tens of bits as a common secret encryption key. An arbitrary half of the numerical sequence is selected by the public key, and a new random number sequence is generated. Next, the transmitting device examines the numerical sequence to determine whether the other receiving device has the right to receive the signal to be transmitted, and determines that the receiving device is a correctly recognized receiving device. I do.
[0009]
Thereafter, the transmitting device uses a horizontal and vertical synchronization signal as a reference for synchronizing the video signal, circulates this numerical sequence in a random number generation circuit, and uses this random number sequence to randomly convert the digital video signal. Invert, encrypt, and transmit. The receiving side generates a random number sequence using the same numerical value sequence, inverts the video signal again, decrypts the encrypted signal, and displays the original correct video signal.
[0010]
At this time, the transmitting side and the receiving side generate an encryption key from the same numerical sequence, and generate a random number sequence using this key cyclically for several tens of clocks of the vertical synchronization signal period based on the pixel clock of the video signal. The value is stored as a frame key value. Then, the random number sequence is similarly circulated and stopped for several tens of clocks of the horizontal synchronization signal period for each of the next incoming video lines. Thereafter, the value is guided to the next cyclic shift register circuit, and is generated as a random number sequence for encryption by the pixel clock for the display period of the effective video signal.
[0011]
Therefore, even if the start point of the display period of the effective video signal slightly fluctuates due to noise such as ESD (Electro-Static Discharge, that is, electrostatic discharge), even if an error occurs, in the random number generation for the next line, Since the random number sequence generated in the immediately preceding horizontal synchronizing signal period is used, the decoding is not continuously disturbed.
[0012]
When noise is mixed in the horizontal synchronizing signal or the horizontal synchronizing signal itself is lost, the numerical sequence of random number generation is advanced by one line, or conversely, sent. However, in the next frame (in the case of an interlace signal, the next field), a random number sequence generation operation is performed using the numerical value sequence stored in the immediately preceding vertical synchronization signal period. Even if several lines are disturbed in the upper part of the screen, the distorted display image due to the inability to decode normally falls within one frame (or field) at worst.
[0013]
However, if noise is mixed into the vertical synchronization signal or the vertical synchronization signal itself is lost, the random number sequence itself, which is the frame key value once stored, is also out of synchronization, and as a result, the displayed image due to a decoding error is lost. The disturbance will continue for a long time. However, in general, the transmitting side always sets a secret value used as a reference value for random number generation in a cycle of about 128 frames in order to confirm that the connected device on the receiving side is continuously valid. Since the inspection is performed and the reference value of the random number generation is reset, the decoding error is within 2 seconds (128 frames) at the longest.
[0014]
[Patent Document 1]
JP 2001-36723 A
[0015]
[Problems to be solved by the invention]
By the way, in a scrambled digital television broadcast of the Moving Picture Experts Group (MPEG) 2 method, decoding and descrambling are performed after taking in several tens of frames of compressed video signals at the time of channel switching or the like. In some cases, the non-picture silent state may continue for about 2 seconds. As a result, if errors in the encryption processing and the decryption processing are added to this, the state of no image and no sound or the state of an encrypted random number (image that looks like a simple noise signal) continues for up to 4 seconds, which is preferable. There was a problem that there was not.
[0016]
In digital broadcasting, particularly, in a commercial program, a broadcast called a "mottle broadcast" in which a signal is switched from a high-resolution signal broadcast to a normal signal broadcast or a signal is switched in the opposite direction may be performed. Even in such a case, there is a problem that the "mottle broadcast" is not displayed when the encryption decryption processing is sent.
[0017]
The present invention has been made in view of such a situation, and in performing encryption and decryption of a video signal, even if an unstable state occurs due to a synchronization deviation, stable operation is always performed at high speed. Is to be able to do.
[0018]
[Means for Solving the Problems]
A first video signal processing system according to the present invention includes: a detection unit that detects switching of a video signal; an encryption unit that encrypts the video signal in synchronization with a vertical synchronization pulse; a vertical synchronization pulse of the video signal; A transmission signal for transmitting a video signal encrypted by the encryption means, the switching signal indicating the switching of the video signal detected by the transmission means, a vertical synchronization pulse transmitted by the transmission means, the switching signal, and the encrypted video. Receiving means for receiving a signal, and decoding means for decoding an encrypted video signal in synchronization with a vertical synchronization pulse received by the receiving means, wherein the transmitting means outputs a video signal based on the switching signal. It is characterized in that it is determined whether or not the video signal is being switched, and if it is determined that the video signal is not being switched, the video signal is transmitted.
[0019]
The detection unit, the encryption unit, and the transmission unit may be configured by a first video signal processing device, and the reception unit and the decryption unit may be configured by a second video signal processing device.
[0020]
Communication by the transmitting means and the receiving means can be performed via a digital interface.
[0021]
A first video signal processing method according to the present invention includes a detection step of detecting switching of a video signal, an encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse, a vertical synchronization pulse of the video signal, and a detection step. A switching signal indicating switching of the video signal detected by the processing of the above, a transmitting step of transmitting the video signal encrypted by the processing of the encryption step, a vertical synchronization pulse transmitted by the processing of the transmitting step, a switching signal, And a receiving step of receiving the encrypted video signal, and a decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step, the processing of the transmitting step Determines whether or not the video signal is being switched based on the switching signal, and determines that the video signal is not being switched, And transmitting the image signal.
[0022]
The program recorded on the first recording medium of the present invention includes a detecting step of detecting switching of a video signal, an encrypting step of encrypting the video signal in synchronization with a vertical synchronization pulse, and a vertical synchronization of the video signal. A pulse, a switching signal indicating switching of the video signal detected by the processing of the detection step, a transmission step of transmitting the video signal encrypted by the processing of the encryption step, and a vertical synchronization pulse transmitted by the processing of the transmission step A switching signal, a receiving step of receiving the encrypted video signal, and a decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step, The transmission step determines whether or not the video signal is being switched based on the switching signal, and determines whether or not the video signal is being switched. If it is determined that, and transmits the video signal.
[0023]
A first program according to the present invention includes a detection step of detecting switching of a video signal, an encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse, and a processing of a vertical synchronization pulse of the video signal and a detection step. A transmitting step of transmitting a switching signal indicating switching of the detected video signal and a video signal encrypted by the processing of the encrypting step; a vertical synchronization pulse transmitted by the processing of the transmitting step; a switching signal; A receiving step of receiving the decoded video signal, and a decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step. It is determined whether or not the video signal is being switched based on the signal, and if it is determined that the video signal is not being switched, Characterized in that to execute a process of transmitting to the computer.
[0024]
A first video signal processing apparatus according to the present invention includes: a detection unit that detects switching of a video signal; an encryption unit that encrypts a video signal in synchronization with a vertical synchronization pulse; a vertical synchronization pulse of the video signal; And a transmitting unit for transmitting the video signal encrypted by the encrypting unit. The transmitting unit is switching the video signal based on the switching signal. If it is determined that the video signal is not being switched, the video signal is transmitted.
[0025]
According to a second video signal processing method of the present invention, a detection step of detecting switching of a video signal, an encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse, a vertical synchronization pulse of the video signal, a detection step And a transmitting step of transmitting the video signal encrypted by the processing of the encryption step. The processing of the transmitting step includes the steps of: It is characterized in that it is determined whether or not the signal is being switched, and if it is determined that the video signal is not being switched, the video signal is transmitted.
[0026]
The program recorded on the second recording medium of the present invention includes a detecting step of detecting switching of a video signal, an encrypting step of encrypting the video signal in synchronization with a vertical synchronization pulse, and a vertical synchronization of the video signal. A pulse, a switching signal indicating switching of the video signal detected by the processing of the detecting step, and a transmitting step of transmitting the video signal encrypted by the processing of the encrypting step. Then, it is determined whether or not the video signal is being switched, and if it is determined that the video signal is not being switched, the video signal is transmitted.
[0027]
A second program according to the present invention includes a detection step of detecting switching of a video signal, an encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse, and processing of a vertical synchronization pulse of the video signal and a detection step. A switching signal indicating switching of the detected video signal, and a transmission step of transmitting the video signal encrypted by the processing of the encryption step, wherein the processing of the transmission step switches the video signal based on the switching signal. It is characterized in that the computer is caused to execute a process of transmitting a video signal when it is determined whether or not the video signal is being switched, and when it is determined that the video signal is not being switched.
[0028]
A second video signal processing apparatus according to the present invention includes a receiving unit for receiving a vertical synchronization pulse of a video signal, a switching signal indicating switching of the video signal, and an encrypted video signal, and a vertical synchronization signal received by the receiving unit. Decoding means for decoding an encrypted video signal in synchronization with the pulse.
[0029]
A third video signal processing method according to the present invention includes a receiving step of receiving a vertical synchronization pulse of a video signal, a switching signal indicating switching of a video signal, and an encrypted video signal, and a receiving step of receiving the encrypted video signal. Decoding a video signal that has been encrypted in synchronization with the vertical synchronization pulse.
[0030]
The program recorded on the third recording medium of the present invention includes a receiving step of receiving a vertical synchronization pulse of a video signal, a switching signal indicating switching of the video signal, and an encrypted video signal, and a process of the receiving step. And a decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the control unit.
[0031]
According to a third program of the present invention, a vertical synchronization pulse of a video signal, a switching signal indicating switching of a video signal, a receiving step of receiving an encrypted video signal, and a vertical synchronization pulse received by the processing of the receiving step And a decrypting step of decrypting the encrypted video signal in synchronization with the computer.
[0032]
A second video signal processing system according to the present invention includes: a detection unit that detects switching of a video signal and outputs a switching signal; an encryption unit that encrypts a video signal in synchronization with a vertical synchronization pulse; Based on the first selection means for selecting a video signal or control signal encrypted by the encryption means, and transmits a vertical synchronization pulse, the encrypted video signal selected by the first selection means Or transmitting means for transmitting a control signal, receiving the vertical synchronization pulse transmitted by the transmitting means, receiving means for receiving an encrypted video signal or control signal, and receiving the vertical synchronization pulse transmitted by the receiving means. Decoding means for decoding an encrypted video signal in synchronization with the control signal. If the first selection means determines that the video signal is being switched by the switching signal, the first selection means outputs the control signal. Select, if it is determined that it is not in switching of video signals, and selects the video signal encrypted by the encryption means.
[0033]
The transmitting means further transmits the switching signal, and the receiving means further receives the switching signal. Based on the switching signal received by the receiving means, the video signal decoded by the decoding means or the control signal received by the receiving means. A second selection unit for selecting a signal; and an output unit for outputting a decoded video signal or a control signal selected by the second selection unit. When it is determined that the signal is being switched, the control signal is selected, and when it is determined that the video signal is not being switched, the video signal can be selected.
[0034]
The detecting unit, the encrypting unit, the first selecting unit, and the transmitting unit are configured by a first video signal processing device, and the receiving unit, the decrypting unit, the second selecting unit, and the output unit are configured to output the second video signal. It can be constituted by a signal processing device.
[0035]
Communication by the transmitting means and the receiving means can be performed via a digital interface.
[0036]
The control signal may be a signal that defines a display format of the video signal.
[0037]
According to a fourth video signal processing method of the present invention, a detection step of detecting switching of a video signal and outputting a switching signal; an encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse; Based on the first selection step of selecting a video signal or control signal encrypted by the processing of the encryption step, and transmitting the vertical synchronization pulse, the encryption selected by the processing of the first selection step A transmitting step of transmitting an encoded video signal or control signal, a receiving step of receiving the vertical synchronization pulse transmitted by the processing of the transmitting step, and receiving an encrypted video signal or control signal, and a processing of the receiving step Decoding the video signal that is encrypted in synchronization with the vertical synchronization pulse received by the When the switching signal determines that the video signal is being switched, the control signal is selected. When it is determined that the video signal is not being switched, the video signal encrypted by the encryption step processing is selected. It is characterized by doing.
[0038]
A program recorded on a fourth recording medium according to the present invention includes a detecting step of detecting switching of a video signal and outputting a switching signal, and an encrypting step of encrypting the video signal in synchronization with a vertical synchronization pulse. Based on the switching signal, a first selection step of selecting a video signal or a control signal encrypted by the processing of the encryption step, and transmitting a vertical synchronization pulse, which is selected by the processing of the first selection step. A transmitting step of transmitting an encrypted video signal or control signal, and a receiving step of receiving the vertical synchronization pulse transmitted by the processing of the transmitting step and receiving the encrypted video signal or control signal, In synchronization with the vertical synchronization pulse received by the processing of the receiving step, including a decrypting step of decrypting the encrypted video signal, In the process of the selection step (1), when it is determined that the video signal is being switched by the switching signal, the control signal is selected, and when it is determined that the video signal is not being switched, the control signal is encrypted by the process of the encryption step. The selected video signal is selected.
[0039]
According to a fourth program of the present invention, a detection step of detecting switching of a video signal and outputting a switching signal; an encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse; A first selection step of selecting a video signal or a control signal encrypted by the processing of the encryption step, and transmitting a vertical synchronization pulse, and the encrypted video selected by the processing of the first selection step. A transmitting step of transmitting a signal or a control signal, and receiving the vertical synchronization pulse transmitted by the processing of the transmitting step, a receiving step of receiving an encrypted video signal or a control signal, and a receiving step of receiving the encrypted video signal or control signal. A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronizing pulse. When it is determined by the switching signal that the video signal is being switched, the control signal is selected. When it is determined that the video signal is not being switched, the process of selecting the video signal encrypted by the encryption step process is performed. It is characterized by being executed by a computer.
[0040]
A third video signal processing device of the present invention detects a switching of a video signal and outputs a switching signal, an encryption unit that encrypts the video signal in synchronization with a vertical synchronization pulse, A selecting unit for selecting a video signal or a control signal encrypted by the encrypting unit based on the transmitting unit, transmitting a vertical synchronization pulse and transmitting the encrypted video signal or the control signal selected by the selecting unit; Transmission means, the selection means selects a control signal when it is determined that the video signal is being switched by the switching signal, and is encrypted by the encryption means when it is determined that the video signal is not being switched. The selected video signal is selected.
[0041]
A fifth video signal processing method according to the present invention includes a detection step of detecting switching of a video signal and outputting a switching signal; an encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse; A selecting step of selecting a video signal or a control signal encrypted by the processing of the encrypting step based on the encrypted video signal or control selected by the processing of the selecting step while transmitting the vertical synchronization pulse. And a transmitting step of transmitting a signal. When the switching signal determines that the video signal is being switched, the control signal is selected, and when it is determined that the video signal is not being switched, the encryption is performed. The video signal encrypted by the processing of the encryption step is selected.
[0042]
The program recorded on the fifth recording medium of the present invention includes a detecting step of detecting switching of a video signal and outputting a switching signal, and an encrypting step of encrypting the video signal in synchronization with a vertical synchronization pulse. A selection step of selecting a video signal or a control signal encrypted by the processing of the encryption step based on the switching signal, and transmitting a vertical synchronization pulse, and selecting the encrypted signal selected by the processing of the selection step. A transmitting step of transmitting a video signal or a control signal. The processing of the selecting step includes selecting a control signal and determining that the video signal is not being switched when the switching signal determines that the video signal is being switched. In this case, the video signal encrypted by the processing of the encryption step is selected.
[0043]
According to a fifth program of the present invention, a detection step of detecting switching of a video signal and outputting a switching signal; an encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse; A selection step of selecting a video signal or control signal encrypted by the processing of the encryption step; transmitting a vertical synchronization pulse; and transmitting an encrypted video signal or control signal selected by the processing of the selection step. And transmitting the video signal. If it is determined that the video signal is being switched by the switching signal, the control signal is selected, and if it is determined that the video signal is not being switched, the encryption step is performed. It is characterized by causing a computer to execute a process of selecting a video signal encrypted by the process.
[0044]
A fourth video signal processing apparatus according to the present invention includes a receiving unit that receives a vertical synchronization pulse of a video signal, receives an encrypted video signal or a control signal, and synchronizes with the vertical synchronization pulse received by the receiving unit. And a decoding unit for decoding the encrypted video signal, and a video signal decoded by the decoding unit when the video signal is not being switched, and a receiving unit when the video signal is being switched. It is characterized by comprising selecting means for selecting the received control signal, and output means for outputting the decoded video signal or control signal selected by the selecting means.
[0045]
The receiving means may further receive a switching signal indicating switching of the video signal, and the selecting means may select the video signal or the control signal based on the switching signal.
[0046]
A sixth video signal processing method according to the present invention includes a receiving step of receiving a vertical synchronization pulse of a video signal and receiving an encrypted video signal or control signal, and a vertical synchronization pulse received by the processing of the receiving step. A decoding step of decoding the encrypted video signal in synchronization with the video signal, and if the video signal is not being switched, the video signal decrypted by the processing of the decryption step is selected, and the video signal is being switched. , A selecting step of selecting a control signal received by the processing of the receiving step, and an outputting step of outputting a decoded video signal or a control signal selected by the processing of the selecting step.
[0047]
The program recorded on the sixth recording medium of the present invention receives the vertical synchronizing pulse of the video signal, receives the encrypted video signal or the control signal, and receives the program by the processing of the receiving step. A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse, and, if the video signal is not being switched, selecting the video signal decoded by the processing of the decryption step, and switching the video signal. If it is in the middle, it includes a selecting step of selecting a control signal received by the processing of the receiving step, and an output step of outputting a decoded video signal or control signal selected by the processing of the selecting step. And
[0048]
A sixth program of the present invention receives a vertical synchronization pulse of a video signal, receives an encrypted video signal or a control signal, and synchronizes with the vertical synchronization pulse received by the processing of the reception step. A decoding step of decoding the encrypted video signal, and selecting a video signal decoded by the processing of the decoding step if the video signal is not being switched, and receiving the video signal if the video signal is being switched. And the output step of outputting the decoded video signal or control signal selected by the processing of the selecting step.
[0049]
In the first aspect of the present invention, switching of the video signal is detected, and the video signal is encrypted in synchronization with the vertical synchronization pulse. When the video signal is not being switched, the encrypted video signal is transmitted and received together with the vertical synchronization pulse of the video signal and the switching signal. Then, the encrypted video signal is decrypted in synchronization with the received vertical synchronization pulse.
[0050]
In the second aspect of the present invention, switching of the video signal is detected, and the video signal is encrypted in synchronization with the vertical synchronization pulse. When the video signal is not being switched, the encrypted video signal is transmitted together with the vertical synchronization pulse of the video signal and the switching signal.
[0051]
In the third aspect of the present invention, an encrypted video signal is received together with a vertical synchronization pulse of the video signal and a switching signal indicating switching of the video signal. Then, the encrypted video signal is decrypted in synchronization with the received vertical synchronization pulse.
[0052]
In the fourth aspect of the present invention, switching of the video signal is detected, and the video signal is encrypted in synchronization with the vertical synchronization pulse. When the video signal is not being switched, the encrypted video signal is transmitted together with the vertical synchronization pulse of the video signal, and when the video signal is being switched, the control signal is transmitted together with the vertical synchronization pulse of the video signal, Received. The received encrypted video signal is decrypted in synchronization with the vertical synchronization pulse.
[0053]
In the fifth aspect of the present invention, switching of the video signal is detected, and the video signal is encrypted in synchronization with the vertical synchronization pulse. When the video signal is not being switched, the encrypted video signal is transmitted together with the vertical synchronization pulse of the video signal, and when the video signal is being switched, the control signal is transmitted together with the vertical synchronization pulse of the video signal. .
[0054]
In the sixth invention of the present application, an encrypted video signal or control signal is received together with the vertical synchronization pulse of the video signal. The encrypted video signal is decrypted in synchronization with the vertical synchronization pulse. Then, when the video signal is not being switched, the video signal is output, and when the video signal is being switched, the control signal is output.
[0055]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 shows a configuration example of a video signal processing system 1 to which the present invention is applied.
[0056]
In this configuration example, for example, when a form of a wall-mounted display device such as a liquid crystal display or a PDP is considered, the transmission device 11 (transmission side) includes a DTV (Digital Television) tuner 21, an encryption processing unit 22, and a DVD. (Digital Versatile Disc) A player 23 and an encryption processing unit 24, and the display device 12 (reception side) includes a selector 31, a decryption processing unit 32, a video signal processing unit 33, a video signal driving unit 34, and a scanning unit. 35 and a display panel 36. In the drawings, the symbols representing the steps represent the steps of the processing in the flowcharts of FIGS. 2 to 4 described later.
[0057]
The DTV tuner 21 receives an MPEG2 digital broadcast signal received by an antenna (not shown), demodulates the digital broadcast signal, and supplies the demodulated video signal to the encryption processing unit 22. Further, the DTV tuner 21 detects whether the channel is being switched by the user or not, and supplies a switching signal indicating the channel switching to the encryption processing unit 22. Further, the DTV tuner 21 supplies a control code that defines a display format described later to the encryption processing unit 22.
[0058]
The DVD player 23 reproduces a DVD (not shown) and supplies the obtained digital video signal (video signal) to the encryption processing unit 24. Further, the DVD player 23 detects whether or not the video signal has been switched by the user (the playback scene has changed), and supplies a switching signal indicating the switching of the video signal to the encryption processing unit 24. Further, the DVD player 23 supplies a control code defining a display format to the encryption processing unit 24.
[0059]
The encryption processing unit 22 and the encryption processing unit 24 encrypt the video signal supplied by the DTV tuner 21 or the video signal supplied by the DVD player 23, respectively. This encryption processing will be described later with reference to FIGS.
[0060]
The encryption processing unit 22 and the encryption processing unit 24 are connected to the selector 31 of the display device 12 by the digital interface 25, and the switching signal supplied by the DTV tuner 21 or the switching signal supplied by the DVD player 23 The encrypted video signal or control code selected based on the signal is supplied to the selector 31 via the digital interface 25 (details will be described with reference to FIG. 5). In the digital interface 25, the digital video signal and the audio signal superimposed during the blanking period are encrypted. In this signal state, illegal copying to a VTR (Video Tape Recorder) or the like via this line is not possible ( It cannot be used because it cannot be decrypted even if copied.)
[0061]
The encryption processing unit 22 and the encryption processing unit 24 transmit a later-described H / V control signal and a switching signal together with a video signal or a control code. The H / V control signal, the switching signal, and the control code are not encrypted, but the video signal is encrypted.
[0062]
The selector 31 selects one of the signal from the encryption processing unit 22 and the signal from the encryption processing unit 24 based on an instruction from the user, and supplies the selected signal to the decryption processing unit 32. The decryption processing unit 32 performs decryption processing of the encrypted video signal in synchronization with the vertical control pulse included in the H / V control signal among the input signals. This decoding process will be described later with reference to FIGS.
[0063]
When a decoded video signal is supplied, the video signal processing unit 33 processes the decoded video signal, and outputs a bright (luminance), a color, a hue (hue), and a contrast (color) based on an instruction from a user. ), The white balance is adjusted, the signal level is converted to an optimum signal level for the display panel (display element) 36, and the signal level is supplied to the video signal drive unit 34 in the horizontal (line) direction. Further, when the control code is supplied, the video signal processing unit 33 controls the scanning unit 35 according to the control code to set the display format of the display panel 36 after the synchronization recovery.
[0064]
The video signal driving unit 34 drives the display panel 36 based on the video signal supplied from the video signal processing unit 33.
[0065]
Further, the video signal processing unit 33 obtains a horizontal synchronization signal and a vertical synchronization signal for synchronizing from the decoded video signal, and supplies them to the scanning unit 35 of the display panel 36. The scanning unit 35 sequentially reduces the number of lines in the vertical direction each time driving is performed in one horizontal line direction, and controls to display an image corresponding to a video signal for one frame.
[0066]
The display panel 36 performs display based on the supplied video signal under the control of the video signal drive unit 34 and the scanning unit 35.
[0067]
Next, the video display processing in the video signal processing system 1 of FIG. 1 will be described with reference to FIGS. This process is started when the user instructs the DTV tuner 21 or the DVD player 23 to perform a reproduction process.
[0068]
In step S1, the DTV tuner 21 detects whether or not the channel is being switched by the user (whether or not a pull-in operation of a PLL (Phase Locked Loop, not shown) for clock reproduction has been completed). If the switching is being performed, a switching signal is supplied to the encryption processing unit 22. This switching signal is set to logic L (0) when the channel is being switched, and is set to logic H (1) when the channel is not being switched.
[0069]
In step S2, the DTV tuner 21 supplies a control code defining a display format to the encryption processing unit 22. When a shift occurs in the synchronization signal due to the switching of the video signal, and then the synchronization is restored, the video signal processing unit 33 controls the scanning unit 35 based on the control code to display the display panel in a predetermined display format. An image can be displayed on 36.
[0070]
That is, when transmitting a 720 × 480i video signal of SDTV (Standard Definition Television), the DTV tuner 21 supplies, for example, a 3-bit control code “001” to the encryption processing unit 22, and transmits the HDTV (High Definition Television). When transmitting the 1920 × 1080i video signal, the control code “011” is supplied to the encryption processing unit 22. When the control code “001” is supplied, the video signal processing unit 33 controls the scanning unit 35 to cause the display panel 36 to perform display corresponding to the SDTV, and the control code “011” is supplied. In this case, the display corresponding to the HDTV is performed.
[0071]
In step S3, the DTV tuner 21 receives and demodulates the MPEG-2 digital broadcast signal received by an antenna (not shown), and supplies the demodulated video signal to the encryption processing unit 22. .
[0072]
In step S4, the encryption processing unit 22 encrypts the video signal supplied by the DTV tuner 21, selects one of the encrypted video signal and the control code according to the switching signal, and outputs the H / V control signal. Is supplied to the selector 31 via the digital interface 25 together with the switching signal. The details of this encryption processing will be described later with reference to the flowcharts of FIGS.
[0073]
In step S5, the DVD player 23 detects whether or not the video signal is being switched by the user (the playback scene is changing). If the switching is in progress, the DVD player 23 outputs the switching signal to the encryption processing unit. 24. The switching signal is set to logic L (0) when the video signal is being switched, and is set to logic H (1) when the video signal is not being switched. Based on this switching signal, transmission of a disturbed video signal at the time of switching can be prohibited, or a control code can be transmitted instead of the video signal.
[0074]
The encryption processing unit 24 may be provided with a detection unit that detects that the video signal has been switched, and the detection unit may generate a switching signal.
[0075]
In step S6, the DVD player 23 supplies a control code defining the display format to the encryption processing unit 24.
[0076]
When the playback video signal on the channel or the disc is switched, the synchronization signal is not synchronized before and after the switching, so that correct encryption cannot be performed. Before and after switching, the display format may be changed from one of SDTV and HDTV to the other. Therefore, by transmitting the control code of the video signal after the switching during the switching, the display device 12 can promptly start the display.
[0077]
In step S7, the DVD player 23 plays a DVD (not shown) and supplies the obtained digital video signal (video signal) to the encryption processing unit 24. In step S8, the encryption processing unit 24 encrypts the video signal supplied by the DVD player 23, selects one of the encrypted video signal and the control code according to the switching signal, and performs H / V control. The signal and the switching signal are supplied to the selector 31 via the digital interface 25.
[0078]
In practice, the process of step S1 to step S4 or the process of step S5 to step S8 which is instructed by the user is executed.
[0079]
In step S9, the selector 31 selects one of the signal from the encryption processing unit 22 and the signal from the encryption processing unit 24 based on the instruction from the user, and supplies the selected signal to the decryption processing unit 32.
[0080]
In step S10, the decryption processing unit 32 decrypts the encrypted video signal based on the vertical control pulse included in the H / V control signal supplied by the selector 31. The details of the decoding process will be described later with reference to the flowcharts of FIGS.
[0081]
In step S11, the decoding processing unit 32 selects one of the decoded video signal and the control code according to the switching signal, and supplies the selected video signal or the control code to the video signal processing unit 33. When the control code is supplied to the video signal processing unit 33, the video signal processing unit 33 controls the scanning unit 35 according to the control code to set the display format of the display panel 36 after the synchronization recovery.
[0082]
When a video signal is supplied to the video signal processing unit 33, the video signal processing unit 33 performs predetermined signal processing on the supplied video signal in step S12. Specifically, the video signal processing unit 33 adjusts the video signal based on user controls such as bright (luminance), color, hue (hue), and contrast (color), and adjusts white balance. And converts the signal level into an optimal signal level for the display panel (display element) 36.
[0083]
In step S13, the video signal processing unit 33 supplies the processed video signal to the video signal driving unit 34. In step S14, the video signal processing unit 33 acquires a horizontal synchronization signal and a vertical synchronization signal for synchronizing from the video signal on which the video signal processing has been performed, and supplies this to the scanning unit 35 of the display panel 36.
[0084]
In step S15, the video signal driver 34 drives the display panel 36 based on the video signal supplied from the video signal processor 33. In step S16, based on the supplied horizontal synchronization signal and vertical synchronization signal, the scanning unit 35 sequentially reduces the number of lines in the vertical direction each time driving in one horizontal line direction corresponds to the video signal for one frame. Is controlled so as to display the desired image.
[0085]
In step S17, the display panel 36 displays an image based on the supplied image signal under the control of the image signal driving unit 34 and the scanning unit 35, and ends the processing.
[0086]
When the control code is supplied to the video signal processing unit 33 in step S11, the video display processing in steps S12 to S17 is not performed.
[0087]
Next, processing in the encryption processing unit 22 and the decryption processing unit 32 in FIG. 1 will be described with reference to FIGS. First, a functional configuration of the encryption processing unit 22 and the decryption processing unit 32 of FIG. 1 will be described with reference to FIG. Note that the processing in the encryption processing unit 24 is the same as that in the encryption processing unit 22, and a description thereof will be omitted.
[0088]
The encryption processing unit 22 includes an encryption random number generation unit 41, an exclusive OR circuit 42, a selector 43, an AND circuit 44, and an OR circuit 45. The decryption processing unit 32 includes a decryption random number generation unit. 51, an exclusive OR circuit 52, and a selector 53. The selector 43 and the selector 53 are controlled by a switching signal supplied from the DTV tuner 21. In the case of FIG. 5, the digital interface 25 and the selector 31 are omitted. In the drawings, symbols representing steps represent processes of flowcharts shown in FIGS. 6 to 9 described later.
[0089]
Next, the encryption processing in the encryption processing unit 22 will be described with reference to the flowcharts in FIGS. This flowchart explains in detail the process of step S4 in FIG. 2 described above. This process is started when a video signal, a switching signal, and a control code are supplied from the DTV tuner 21 to the encryption processing unit 22.
[0090]
In step S51, the random number generator for encryption 41 acquires a video signal to be encrypted (for example, stream data of a video signal). In step S52, the encryption random number generation unit 41 generates a vertical control pulse, a horizontal control pulse, and a pixel clock in synchronization with the vertical synchronization signal, the horizontal synchronization signal, and the pixel signal included in the obtained video signal. .
[0091]
In step S53, the encryption random number generation unit 41 generates a random number sequence based on the secret key of the transmission side (transmission device 11) (the encryption random number generation unit 41 holds the transmission side secret key). Generate Specifically, a numerical sequence for initialization is generated from the secret key, and a random number sequence is generated by cyclic driving based on the vertical control pulse, the horizontal control pulse, and the pixel clock generated in step S52.
[0092]
In step S54, the encryption random number generation unit 41 supplies the generated random number sequence to the exclusive OR circuit 42. The details of the random number sequence generation processing in steps S51 to S54 will be described later with reference to the flowcharts in FIGS.
[0093]
In step S55, the selector 43 acquires a control code from the DTV tuner 21 via the OR circuit 45. In step S56, the exclusive OR circuit 42 acquires the video signal to be encrypted via the AND circuit 44 and the OR circuit 45, and the random number supplied from the random number generator 41 for encryption by the processing in step S54. Get a column.
[0094]
However, actually, the video signal to be encrypted supplied to the AND circuit 44 is output to the OR circuit 45 when the switching signal is logic H (1) (when the channel is being switched), and the exclusive OR is performed. The signal is supplied to a circuit 42. On the other hand, when the switching signal is logic L (0) (when the channel is not being switched), the AND circuit 44 does not conduct, and the OR circuit 45 supplies the supplied control code to the selector 43.
[0095]
The control code output from the OR circuit 45 is also supplied to the exclusive OR circuit 42. However, since the output of the exclusive OR circuit 42 is not finally selected by the selector 43, The video signal output from 45 is directly supplied to the selector 43, but since the video signal is not finally selected by the selector 43, it can be ignored.
[0096]
In step S57, the exclusive OR circuit 42 generates the random number sequence supplied from the encryption random number generation unit 41 (the random number sequence generated by the encryption random number generation unit 41 by the processing in step S53) and the video signal. The video signal is encrypted by calculating exclusive OR.
[0097]
In step S58, the exclusive OR circuit 42 supplies the encrypted video signal to the selector 43. In step S59, the selector 43 acquires the switching signal supplied from the DTV tuner 21 in step S1 of FIG.
[0098]
In step S60, the selector 43 determines whether or not the channel is being switched based on the obtained switching signal. When it is determined that the channel is being switched (the switching signal is logic L (0)), the selector 43 advances the process to step S61, and selects the control code supplied to the selector 43 in the process of step S55. , To the decryption processing unit 32.
[0099]
When a video signal that has not been encrypted (a signal obtained by the selector 43 in the process of step S55) leaks onto the digital interface 25 when the selector 43 is switched, there is a security problem. Mutes video signals that are not being played.
[0100]
If it is determined in step S60 that the channel is not being switched (the switching signal is logic H (1)), the selector 43 advances the process to step S62, and is supplied to the selector 43 in the process of step S58. The encrypted video signal is selected and transmitted to the decryption processing unit 32.
[0101]
In step S63, the encryption random number generation unit 41 supplies the H / V control signal including the vertical control pulse, the horizontal control pulse, and the pixel clock of the video signal to the decryption random number generation unit 51 of the decryption processing unit 32. . In step S64, the selector 43 transmits the switching signal obtained in step S59 to the decryption processing unit 32 (may be transmitted by the encryption random number generation unit 41 together with the H / V control signal).
[0102]
Next, the decryption processing in the decryption processing unit 32 corresponding to the processing of the encryption processing unit 22 in FIGS. 6 and 7 will be described with reference to the flowcharts in FIGS. This flowchart explains the processing of step S10 in FIG. 3 described above in detail. This process is started when the encrypted video signal or control code, the H / V control signal, and the switching signal are supplied from the encryption processing unit 22 to the decryption processing unit 32.
[0103]
In step S101, the decryption random number generation unit 51 supplies the H / V control signal (the signal including the vertical control pulse, the horizontal control pulse, and the pixel clock) supplied by the encryption processing unit 22 (the process of step S63 in FIG. 7). ) To get.
[0104]
In step S102, the decryption random number generation unit 51 generates a random number sequence based on the acquired vertical control pulse and the held key. Similarly to the encryption random number generation unit 41 described above, the decryption random number generation unit 51 holds a key corresponding to the secret key on the transmission side, and uses the same initial value generated from this key as the video signal. A random number sequence is generated by cyclic driving based on a vertical control pulse (vertical control pulse supplied by the encryption random number generation unit 41), a horizontal control pulse, and a pixel clock. At this time, the generated random number sequence is the same as the random number sequence generated by the encryption random number generation unit 41 on the transmission side.
[0105]
In step S103, the decoding random number generation unit 51 supplies the generated random number sequence to the exclusive OR circuit 52. In step S104, the selector 53 acquires the control code supplied by the encryption processing unit 22 (transmitted by the process of step S61 in FIG. 7). Actually, the encrypted video signal is also directly supplied to the selector 53, but the video signal is not selected and output in the end and can be ignored.
[0106]
In step S105, the exclusive OR circuit 52 acquires the video signal supplied by the encryption processing unit 22 (transmitted by the processing in step S62 in FIG. 7). The control code is also input to the exclusive OR circuit 52, but since the output of the exclusive OR circuit 52 at that time is not finally selected and output, it can be ignored.
[0107]
In step S106, the exclusive OR circuit 52 calculates the exclusive OR of the obtained video signal and the random number sequence (step S103) supplied from the decoding random number generation unit 51, thereby obtaining the encrypted video signal. The bit of the signal is decrypted (since the random number sequence generated by the encryption random number generation unit 41 and the random number sequence generated by the decryption random number generation unit 51 are the same, the encrypted video signal is Can be returned to the original video signal).
[0108]
In step S107, the exclusive OR circuit 52 supplies the decoded video signal to the selector 53. In step S108, the selector 53 acquires the switching signal transmitted in step S64 in FIG.
[0109]
In step S109, the selector 53 determines whether or not the channel is being switched based on the switching signal. If it is determined that the channel is being switched (the switching signal is a logical L (0) signal), the selector 53 advances the process to step S110, and sends the control code obtained in step S104 to the video signal processing unit 33. Output.
[0110]
Thus, the video signal and the control code can be reliably separated and detected based on the switching signal. In addition, by prohibiting the output of the video signal at the time of switching, it is possible to prevent a distorted video from being displayed.
[0111]
If the selector 53 determines in step S109 that the channel is not being switched (the switching signal is logic H (1)), the process proceeds to step S111, and the decoded video signal supplied in step S107 is output. Alternatively, the control code is output to the video signal processing unit 33.
[0112]
By outputting the control code in this manner, the scanning unit 35 and the video signal driving unit 34 can change the setting to the display format of the switched video signal. As a result, when a video signal is subsequently input, display can be started quickly.
[0113]
The above processing is executed until all the video signals are decoded.
[0114]
According to the processing of FIGS. 6 to 9, when the channel (video signal) is being switched or when the reproduced video signal is being switched, the control code that defines the display format is encrypted. Since the display is transmitted to the display device 12 without being converted, the display can be promptly restored on the display panel 36 and a stable operation can be performed. Further, after the synchronization deviation due to the switching of the channel is eliminated, the encrypted video signal is transmitted, so that the encryption and decryption can always be performed at high speed.
[0115]
Next, with reference to FIG. 10, a description will be given of a principle configuration of an LFSR (Linear Feedback Shift Register) that the encryption random number generation unit 41 and the decryption random number generation unit 51 have for generating a random number sequence.
[0116]
The LFSR 80 in FIG. 10 includes flip-flops 81 to 84 and an exclusive OR circuit 90. The flip-flops 81 to 84 are cascade-connected so that the output is input to the subsequent stage. The output 81Q of the flip-flop 81 and the output 84Q of the flip-flop 84 are input to the exclusive OR circuit 90. I have. The output of the exclusive OR circuit 90 is output as a random number sequence and is input to the flip-flop 81 via the switch 91.
[0117]
The LFSR 80 is a circuit that generates an M-sequence (linear maximum periodic sequence) random number. For example, as shown in FIG. 10, when generating a 4-bit random number, the first (flip-flop 81) and the fourth By inputting the latch output of the (th flip-flop 84) to the exclusive OR circuit 90, x ^Four Based on the formula of + x + 1, it is possible to generate a random number sequence of 2 to the fourth power, that is, a 15-clock cycle. FIG. 11 shows a random number sequence output from each flip-flop (the flip-flops 81 to 84) of the LFSR 80 at this time.
[0118]
In FIG. 11, the vertical axis indicates the number of clocks, and the horizontal axis indicates the output of each flip-flop. That is, 81Q is the output of the flip-flop 81, 82Q is the output of the flip-flop 82, 83Q is the output of the flip-flop 83, and 84Q is the output of the flip-flop 84. At the time of reset, after all the values of 81Q to 84Q are set to 1, the outputs 81Q to 84Q of the flip-flops 81 to 84 output the values shown in FIG. 11 every time a clock is input.
[0119]
Each time a clock is input, the value output by the exclusive OR circuit 90 becomes a random number. This value is latched by the flip-flop 81 and subsequently transferred to the subsequent flip-flops 82 to 84, so that the output of each of the flip-flops 81 to 84 (for example, the output 81Q of the flip-flop 81) is a random number sequence. Become. By increasing the number of latch circuits (flip-flops 81 to 84), the cycle of the random number sequence can be lengthened. For example, when ten latch circuits (flip-flops) are used, a random number having a period of 2 to the 10th power, that is, a period of 1023 clocks can be generated.
[0120]
Further, in the LFSR 80, by switching the switch 91 to the terminal 92 side and inputting an initial value from the terminal 92, an arbitrary initial value can be set in the flip-flops 81 to 84.
[0121]
If a set / reset type latch circuit is used as the flip-flops 81 to 84, an initial value of an arbitrary random number sequence can be loaded. Thus, an output random number sequence starting at an arbitrary timing in one cycle can be generated.
[0122]
FIG. 12 is a diagram illustrating a basic configuration example of the encryption random number generation unit 41. Actually, the random number generator for encryption 41 shuffles various bits to generate a random number with higher randomness, but the description of that part is omitted.
[0123]
The encryption random number generation unit 41 includes a plurality of LFSR modules having LFSRs having a configuration as shown in FIG. 10 (three LFSR modules 111, LFSR modules 112, and LFSR modules 113 in the example of FIG. 12). Have. When the load pulse is input from the load pulse generator 133, the LFSR module 111 loads the initial value supplied from the initialization value sequence generator 131, and thereafter, loads the vertical value from the vertical control pulse generator 132 at the frame period. Each time a control pulse is input as a clock, a numerical sequence (random number) is generated and supplied to the LFSR module 112 as an initial value.
[0124]
The LFSR module 112 generates a numerical sequence (random number) with the numerical sequence supplied from the LFSR module 111 as an initial value every time a horizontal control pulse is input as a clock in the horizontal scanning period from the horizontal control pulse generation unit 151, It is supplied to the LFSR module 113 as an initial value. The AND circuit 153 conducts when an enable signal is input from the vertical display area enable signal generator 152, and supplies the LFSR module 112 with a horizontal control pulse generated by the horizontal control pulse generator 151.
[0125]
The LFSR module 113 generates a numerical sequence (random number) with the numerical sequence supplied from the LFSR module 112 as an initial value every time a pixel clock is input at a pixel cycle from the pixel clock generating unit 171 via the AND circuit 173. Then, it outputs the result to the exclusive OR circuit 42.
[0126]
The AND circuit 173 conducts when an enable signal is input from the horizontal display area enable signal generation unit 172, and supplies the pixel clock output from the pixel clock generation unit 171 to the LFSR module 113.
[0127]
The vertical control pulse generator 132 generates a vertical control pulse in synchronization with a vertical synchronization signal included in the video signal (video signal to be transmitted) input from the DTV tuner 21. The vertical control pulse generated by the vertical control pulse generator 132 is supplied to the LFSR module 111, and is also input to the load pulse generator 133 and the vertical display area enable signal generator 152. The load pulse generation unit 133 counts 128 frames as one cycle based on the vertical control pulse supplied from the vertical control pulse generation unit 132, and returns the counted frame number from 128 frames (about 2 seconds) to one frame. At this time (when the coefficient value reaches 128), a load pulse is generated and supplied to the LFSR module 111.
[0128]
The vertical display area enable signal generation section 152 generates a vertical display area enable signal corresponding to an effective vertical display area based on the position of the vertical control pulse supplied from the vertical control pulse generation section 132, and an AND circuit 153. To supply.
[0129]
The horizontal control pulse generator 151 generates a horizontal control pulse in synchronization with a horizontal synchronization signal included in the video signal input by the DTV tuner 21. The horizontal control pulse generated by the horizontal control pulse generator 151 is supplied to the LFSR module 112 via the AND circuit 153, and is also input to the horizontal display area enable signal generator 172. The horizontal display area enable signal generation unit 172 generates a horizontal display area enable signal corresponding to an effective horizontal display area based on the position of the horizontal control pulse, and supplies it to the AND circuit 173.
[0130]
The pixel clock generation unit 171 generates a pixel clock in synchronization with a pixel signal included in the video signal input by the DTV tuner 21. The pixel clock is input to the LFSR module 113 via the AND circuit 173.
[0131]
The H / V control signal generator 141 generates an H / V control signal from the vertical control pulse, the horizontal control pulse, and the pixel clock.
[0132]
Next, the random number generation processing in the encryption random number generation unit 41 of FIG. 12 will be described with reference to the flowcharts of FIGS. This flowchart explains in detail the processing of steps S51 to S54 in FIG. This process is started when a video signal to be encrypted is input to the encryption random number generation unit 41.
[0133]
In step S151, the vertical control pulse generator 132 generates a vertical control pulse in synchronization with the vertical synchronization signal included in the video signal (the video signal to be transmitted) input by the DTV tuner 21. The vertical control pulse generator 132 supplies the generated vertical control pulse to the LFSR module 111, the load pulse generator 133, and the vertical display area enable signal generator 152.
[0134]
In step S152, the horizontal control pulse generator 151 generates a horizontal control pulse in synchronization with a horizontal synchronization signal included in the video signal input by the DTV tuner 21. The horizontal control pulse generator 151 supplies the generated horizontal control pulse to the AND circuit 153 and the horizontal display area enable signal generator 172.
[0135]
In step S153, the pixel clock generation unit 171 generates a pixel clock in synchronization with a pixel signal included in the video signal input by the DTV tuner 21. The pixel clock generator 171 supplies the generated pixel clock to the AND circuit 173.
[0136]
In step S154, the load pulse generation unit 133 counts 128 frames as one cycle based on the vertical control pulse, and returns the counted number of frames from 128 frames (about 2 seconds) to one frame (one cycle). When the cycle has elapsed), a load pulse is generated and supplied to the LFSR module 111. At the start of the random number generation process, an initial value is set in the LFSR module 111 in advance.
[0137]
In step S155, the initialization value sequence generation unit 131 generates a value sequence for initialization based on the secret key set and stored in advance, and supplies the value sequence to the LFSR module 111.
[0138]
In step S156, when the load pulse is input from the load pulse generation unit 133 in the processing of step S154, the LFSR module 111 loads the initial value supplied from the initialization numerical sequence generation unit 131 (processing of step S155). I do.
[0139]
In step S157, the LFSR module 111 generates a numerical sequence (random number) based on the initial value loaded by the processing in step S156. Thereafter, the LFSR module 111 generates a numerical sequence (random number) each time a vertical control pulse is input as a clock from the vertical control pulse generator 132 in a frame cycle. This numerical sequence is a numerical sequence generated for each frame.
[0140]
In step S158, the LFSR module 111 supplies the generated numerical sequence to the LFSR module 112.
[0141]
In step S159, the vertical display area enable signal generation unit 152 generates a vertical display area enable signal based on the vertical control pulse supplied from the vertical control pulse generation unit 132 in the processing of step S151. Specifically, based on the position of the input vertical control pulse, it is determined whether the target line is in a valid vertical display area or not. The signal of (1) is output, and when it is not within the vertical display area, a signal of logic L (0) is output. The vertical display area enable signal generation section 152 supplies the generated vertical display area enable signal to the AND circuit 153.
[0142]
In step S160, the AND circuit 153 is turned on when the vertical display area enable signal supplied from the vertical display area enable signal generation unit 152 is logic H (1), and is turned off when it is logic L (0). Specifically, the AND circuit 153 is turned on when an enable signal (logic H (1)) is input from the vertical display area enable signal generation unit 152, and the horizontal control pulse (step) generated by the horizontal control pulse generation unit 151 S152) is supplied to the LFSR module 112. When an unenable signal (enable signal of logic L (0)) is input, the AND circuit 153 is turned off.
[0143]
In step S161, when the horizontal control pulse is input as a clock from the horizontal control pulse generator 151 (steps S152 and S160), the LFSR module 112 converts the numerical sequence supplied from the LFSR module 111 (the process of step S158). Generate a numerical sequence (random number) as an initial value. Thereafter, the LFSR module 112 generates a numerical sequence (random number) each time the horizontal control pulse is input from the horizontal control pulse generator 151 as a clock. This numerical sequence is a numerical sequence generated for each line.
[0144]
In step S162, the LFSR module 112 supplies the generated numerical sequence to the LFSR module 113.
[0145]
In step S163, the horizontal display area enable signal generation section 172 generates a horizontal display area enable signal based on the horizontal control pulse supplied from the horizontal control pulse generation section 151 by the processing in step S152. Specifically, based on the position of the input horizontal control pulse, a signal of H (1) is output when the timing is within the valid horizontal display area, and when the timing is not within the valid horizontal display area, L (L) is output. The signal of (0) is output. The horizontal display area enable signal generation unit 172 supplies the generated horizontal display area enable signal to the AND circuit 173.
[0146]
In step S164, the AND circuit 173 conducts based on the horizontal display area enable signal supplied from the horizontal display area enable signal generation unit 172. Specifically, the AND circuit 173 conducts when an enable signal (logic H (1)) is input from the horizontal display area enable signal generation unit 172, and the pixel clock generated by the pixel clock generation unit 171 (step S153). Is supplied to the LFSR module 113. When an AND enable signal (logic L (0)) is input, the AND circuit 173 is turned off.
[0147]
In step S165, when the pixel clock is input as a clock from the pixel clock generation unit 171 (steps S153 and S164), the LFSR module 113 initializes the numerical sequence (the processing in step S162) supplied from the LFSR module 112 to the initial value. To generate a numerical sequence (random number). Thereafter, the LFSR module 113 generates a numerical sequence (random number) each time the pixel clock is input from the pixel clock generation unit 171 as a clock. This numerical sequence is a numerical sequence generated for each pixel.
[0148]
In step S166, the LFSR module 113 outputs the generated numerical sequence (random number) to the exclusive OR circuit 42. In step S167, the H / V control signal generation unit 141 generates an H / V control signal from the vertical control pulse, the horizontal control pulse, and the pixel clock, and transmits the H / V control signal to the display device 12 without encryption.
[0149]
As described above, the LFSR module 113 generates a numerical sequence (random number) each time the pixel clock is input from the pixel clock generation unit 171 as a clock. The initial value at this time, that is, the numerical sequence of the pixels at the left end (head) of each line is set based on the numerical sequence (random number) output from the LFSR module 112. When the LFSR module 113 finishes generating a numerical sequence for one line based on the pixel clock from the pixel clock generator 171, the LFSR module 112 inputs the initial value of the leftmost (leading) pixel of the next line. Is done. Thereby, the LFSR module 113 generates a numerical sequence again each time the pixel clock is input from the pixel clock generation unit 171 as a clock.
[0150]
When the LFSR module 112 finishes generating the numerical sequence at the left end (head) of each line for one frame based on the horizontal control pulse from the horizontal control pulse generator 151, the vertical control pulse is sent from the LFSR module 111 to the next. The initial value of the first line (the head) of the frame is input. Based on the initial value, the LFSR module 112 again generates a numerical sequence each time a horizontal control pulse is input from the horizontal control pulse generator 151 as a clock.
[0151]
The LFSR module 111 generates a numerical sequence (random number) each time a horizontal control pulse is input from the horizontal control pulse generating unit 151 as a clock, with the value output from the initializing numerical sequence generator 131 as an initial value. Then, when a load pulse is input from the load pulse generation unit 133 every 128 frames, the LFSR module 111 loads the initial value supplied from the initialization value sequence generation unit 131 again.
[0152]
As described above, since the initial value is set for every line, every frame, or every 128 frames, even if an error occurs in the generated random number, every 1 line, every frame, or every 128 frames A random number is initialized. Therefore, propagation of the error backward is suppressed.
[0153]
In the random number generator 41 for encryption on the transmitting side (transmitting apparatus 11), the random number sequence is updated for each starting point of each line, each starting point of each frame, and every 128 frames. Similarly, the decryption random number generation unit 51 performs synchronization at each line start point, at each frame start point, and at every 128 frames, and generates exactly the same random number sequence as in the case of encryption. Like that. The configuration will be described with reference to FIG.
[0154]
FIG. 15 is a diagram illustrating a basic configuration example of the decoding random number generation unit 51. As described above, the encrypted video signal output from the exclusive OR circuit 42 on the transmitting side (transmitting device 11) is supplied to the exclusive OR circuit on the receiving side (display device 12) via the selector 43. 52. The H / V control signal including the vertical control pulse, the horizontal control pulse, and the pixel clock output from the encryption random number generation unit 41 on the transmission side is received by the decryption random number generation unit 51 on the reception side.
[0155]
As is clear from comparing FIG. 15 with FIG. 12, the decryption random number generation unit 51 of FIG. 15 has basically the same configuration as the encryption random number generation unit 41 of FIG.
[0156]
That is, the initialization numerical sequence generator 131, the LFSR modules 111 to 113, the load pulse generator 133, the vertical display area enable signal 152, the horizontal display area enable signal generator 172 of the encryption random number generator 41 of FIG. In addition, corresponding to the AND circuits 153 and 173, the decoding random number generation unit 51 includes an initialization value sequence generation unit 331, LFSR modules 301 to 303, a load pulse generation unit 332, a vertical display area enable signal generation unit 352, A horizontal display area enable signal generator 354 and AND circuits 353 and 355 are provided. Those with corresponding names have corresponding functions.
[0157]
However, since a generation unit corresponding to the H / V control signal generation unit 141 of the encryption random number generation unit 41 is not required, it is not provided in the decryption random number generation unit 51 of FIG. Also, a vertical control pulse, a horizontal control pulse, and a pixel clock are transmitted from the encryption random number generation unit 41 as H / V control signals, and the vertical control pulse generation unit 132, the horizontal control pulse generation unit 151, and the pixel clock generation unit Since the generation unit corresponding to 171 is not required, it is not provided in the decoding random number generation unit 51 of FIG. 15, but an extraction unit 351 is provided instead. The extraction unit 351 extracts a vertical control pulse, a horizontal control pulse, and a pixel clock from the supplied H / V control signal, and supplies the extracted components to each unit.
[0158]
That is, the vertical control pulse is supplied to the LFSR module 301, and is also supplied to the load pulse generator 332 and the vertical display area enable signal generator 352. The horizontal control pulse is supplied to the LFSR module 302 via the AND circuit 353 and also to the horizontal display area enable signal generation unit 354. The pixel clock is supplied to the LFSR module 303 via the AND circuit 355.
[0159]
Note that the decryption random number generation processing in the decryption random number generation unit 51 of FIG. 15 is the same as that shown in the flowcharts of FIGS. 13 and 14 described above, and a description thereof will be omitted. However, the generation processing of the vertical control pulse, the horizontal control pulse, and the pixel clock in steps S151 to S153 is not performed, and as described above, the extraction unit 351 determines the vertical control pulse from the supplied H / V control signal. , A horizontal control pulse, and a pixel clock are extracted and supplied to each unit. Further, the H / V control signal generation and transmission processing of step S167 is not executed.
[0160]
As described above, the random number generation unit (the encryption random number generation unit 41 and the decryption random number generation unit 51) is reset every 128 frames. As a result, a state in which decoding becomes impossible can be recovered more quickly.
[0161]
The case where the present invention is applied to the video signal processing system as the digital television system including the transmitting device 11 and the display device 12 has been described above. However, the transmitting device is not limited to a DTV tuner or a DVD player, and may be various types. It can be constituted by a device having a function of transmitting a signal, and the device on the receiving side can be constituted by not only a display device but also a recording device and other devices having a function of receiving a signal.
[0162]
The above-described series of processes can be executed by hardware or can be executed by software. In this case, the above-described processing is executed by a personal computer 600 as shown in FIG.
[0163]
In FIG. 16, a CPU (Central Processing Unit) 601 performs various processes according to a program stored in a ROM (Read Only Memory) 602 or a program loaded from a storage unit 608 into a RAM (Random Access Memory) 603. Execute. The RAM 603 also appropriately stores data necessary for the CPU 601 to execute various processes.
[0164]
The CPU 601, the ROM 602, and the RAM 603 are connected to each other via an internal bus 604. The internal bus 604 is also connected to an input / output interface 605.
[0165]
The input / output interface 605 includes an input unit 606 including a keyboard and a mouse, a display including a CRT, an LCD (Liquid Crystal Display), an output unit 607 including a speaker, a storage unit 608 including a hard disk, and a modem. And a communication unit 609 including a terminal adapter and the like. The communication unit 609 performs communication processing via various networks including a telephone line and CATV.
[0166]
A drive 610 is connected to the input / output interface 605 as necessary, and a removable medium 621 composed of a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory is appropriately mounted. It is installed in the storage unit 608 as needed.
[0167]
When a series of processing is executed by software, a program constituting the software executes various functions by installing a computer built in dedicated hardware or installing various programs. For example, it is installed on a general-purpose personal computer or the like from a network or a recording medium.
[0168]
As shown in FIG. 16, this recording medium is constituted not only by a package medium consisting of a removable medium 621 on which the program is recorded but also distributed to provide the user with the program, separately from the computer. And a hard disk including a ROM 602 and a storage unit 608 in which a program is recorded, which is provided to the user in a state where the program is incorporated in the apparatus main body in advance.
[0169]
In this specification, a step of describing a computer program refers to not only a process performed in chronological order according to the described order, but also a process executed in parallel or individually even if not necessarily performed in chronological order. Is also included.
[0170]
Also, in this specification, a system represents the entire device including a plurality of devices.
[0171]
【The invention's effect】
As described above, according to the first aspect of the present invention, a system for decrypting an encrypted video signal can be realized. In particular, even when synchronization is lost due to switching of video signals, transmission and reception of disturbed video can be prevented, and a system that operates stably at high speed can be realized.
[0172]
According to the second aspect of the present invention, the encrypted video signal to be transmitted can always be stably decrypted on the receiving side. In particular, when a synchronization shift occurs due to switching of the video signal, transmission of the disturbed video signal can be prohibited.
[0173]
According to the third aspect of the present invention, an apparatus for decrypting an encrypted video signal can be realized. In particular, when a synchronization shift occurs due to the switching of the video signal, it is possible to prevent the output of the disturbed video signal.
[0174]
According to the fourth aspect of the present invention, a system for decrypting an encrypted video signal can be realized. In particular, even when the synchronization shift occurs due to the switching of the video signal, the display of the video signal can be started quickly.
[0175]
According to the fifth aspect of the present invention, the encrypted video signal to be transmitted can always be stably decrypted on the receiving side. In particular, when synchronization is lost due to switching of the video signal, it is possible to promptly start the display on the receiving side while prohibiting the transmission of the disturbed video signal.
[0176]
According to the sixth aspect of the present invention, it is possible to realize an apparatus for decrypting an encrypted video signal. In particular, even when a synchronization shift occurs due to switching of the video signal, the control signal can be reliably detected. In addition, the display of an image can be started quickly by the control signal.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration example of a video signal processing system to which the present invention has been applied.
FIG. 2 is a flowchart illustrating a video display process in the video signal processing system of FIG. 1;
FIG. 3 is a flowchart illustrating a video display process in the video signal processing system of FIG. 1;
FIG. 4 is a flowchart illustrating a video display process in the video signal processing system of FIG. 1;
FIG. 5 is a block diagram illustrating a functional configuration of an encryption processing unit and a decryption processing unit in FIG. 1;
FIG. 6 is a flowchart illustrating an encryption process in an encryption processing unit in FIG. 5;
FIG. 7 is a flowchart illustrating an encryption process in an encryption processing unit in FIG. 5;
FIG. 8 is a flowchart illustrating a decoding process in a decoding processing unit in FIG. 5;
FIG. 9 is a flowchart illustrating a decoding process in the decoding processing unit in FIG. 5;
FIG. 10 is a block diagram showing a basic configuration of an LFSR.
11 is a diagram showing a random number sequence output from each flip-flop of the LFSR in FIG. 10;
12 is a block diagram illustrating a basic configuration example of a random number generator for encryption in FIG. 5;
FIG. 13 is a flowchart illustrating a random number generation process in an encryption random number generation unit in FIG. 12;
14 is a flowchart illustrating a random number generation process in the encryption random number generation unit in FIG. 12;
15 is a block diagram illustrating a basic configuration example of a decoding random number generation unit in FIG. 5;
FIG. 16 is a block diagram illustrating a configuration example of a personal computer.
[Explanation of symbols]
Reference Signs List 22 encryption processing unit, 24 encryption processing unit, 32 decryption processing unit, 33 video signal processing unit, 41 random number generation unit for encryption, 42 exclusive OR circuit, 43 selector, 51 random number generation unit for decryption, 52 exclusive Logical OR circuit, 53 selector, 80 LFSR, 111 LFSR module, 112 LFSR module, 113 LFSR module, 131 initialization numerical sequence generator, 132 vertical control pulse generator, 133 load pulse generator, 141 H / V control Signal generator, 151 horizontal control pulse generator, 152 vertical display area enable signal generator, 171 pixel clock generator, 172 horizontal display area enable signal generator

Claims

In a video signal processing system that processes a video signal,
Detecting means for detecting switching of the video signal;
Encryption means for encrypting the video signal in synchronization with a vertical synchronization pulse,
The vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal detected by the detection unit, and a transmission unit that transmits the video signal encrypted by the encryption unit,
A receiving unit that receives the vertical synchronization pulse, the switching signal, and the encrypted video signal transmitted by the transmitting unit;
In synchronization with the vertical synchronization pulse received by the receiving means, comprising a decoding means for decoding the encrypted video signal,
The transmitting means determines whether or not the video signal is being switched based on the switching signal, and transmits the video signal when it is determined that the video signal is not being switched. Video signal processing system.

The detection unit, the encryption unit, and the transmission unit are configured by a first video signal processing device,
The video signal processing system according to claim 1, wherein the receiving unit and the decoding unit are configured by a second video signal processing device.

The video signal processing system according to claim 1, wherein the communication by the transmitting unit and the receiving unit is performed via a digital interface.

In a video signal processing method of a video signal processing system that processes a video signal,
A detecting step of detecting switching of the video signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
The vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal detected by the processing of the detection step, and a transmission step of transmitting the video signal encrypted by the processing of the encryption step,
A receiving step of receiving the vertical synchronization pulse, the switching signal, and the encrypted video signal transmitted by the processing of the transmitting step,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
The processing of the transmitting step determines whether or not the video signal is being switched based on the switching signal, and transmits the video signal when it is determined that the video signal is not being switched. Video signal processing method.

A program for processing a video signal,
A detecting step of detecting switching of the video signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
The vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal detected by the processing of the detection step, and a transmission step of transmitting the video signal encrypted by the processing of the encryption step,
A receiving step of receiving the vertical synchronization pulse, the switching signal, and the encrypted video signal transmitted by the processing of the transmitting step,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
The processing of the transmitting step determines whether or not the video signal is being switched based on the switching signal, and transmits the video signal when it is determined that the video signal is not being switched. Recording medium on which a computer-readable program is recorded.

A program for processing a video signal,
A detecting step of detecting switching of the video signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
The vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal detected by the processing of the detection step, and a transmission step of transmitting the video signal encrypted by the processing of the encryption step,
A receiving step of receiving the vertical synchronization pulse, the switching signal, and the encrypted video signal transmitted by the processing of the transmitting step,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
The processing of the transmitting step determines whether or not the video signal is being switched based on the switching signal, and if it is determined that the video signal is not being switched, the processing of transmitting the video signal is performed by a computer. A program characterized by being executed by a user.

In a video signal processing device that processes a video signal,
Detecting means for detecting switching of the video signal;
Encryption means for encrypting the video signal in synchronization with a vertical synchronization pulse,
The vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal detected by the detection unit, and a transmission unit that transmits the video signal encrypted by the encryption unit,
The transmitting means determines whether or not the video signal is being switched based on the switching signal, and transmits the video signal when it is determined that the video signal is not being switched. Video signal processing device.

In a video signal processing method of a video signal processing device that processes a video signal,
A detecting step of detecting switching of the video signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
The vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal detected by the processing of the detection step, and a transmission step of transmitting the video signal encrypted by the processing of the encryption step Including
The processing of the transmitting step determines whether or not the video signal is being switched based on the switching signal, and transmits the video signal when it is determined that the video signal is not being switched. Video signal processing method.

A program for processing a video signal,
A detecting step of detecting switching of the video signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
The vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal detected by the processing of the detection step, and a transmission step of transmitting the video signal encrypted by the processing of the encryption step Including
The processing of the transmitting step determines whether or not the video signal is being switched based on the switching signal, and transmits the video signal when it is determined that the video signal is not being switched. Recording medium on which a computer-readable program is recorded.

A program for processing a video signal,
A detecting step of detecting switching of the video signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
The vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal detected by the processing of the detection step, and a transmission step of transmitting the video signal encrypted by the processing of the encryption step Including
The processing of the transmitting step determines whether or not the video signal is being switched based on the switching signal, and if it is determined that the video signal is not being switched, the processing of transmitting the video signal is performed by a computer. A program characterized by being executed by a user.

In a video signal processing device that processes a video signal,
A vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal, and receiving means for receiving the encrypted video signal,
A decoding means for decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the receiving means.

In a video signal processing method of a video signal processing device that processes a video signal,
A vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal, and a receiving step of receiving the encrypted video signal;
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received in the processing of the receiving step.

A program for processing a video signal,
A vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal, and a receiving step of receiving the encrypted video signal;
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step. recoding media.

A program for processing a video signal,
A vertical synchronization pulse of the video signal, a switching signal indicating switching of the video signal, and a receiving step of receiving the encrypted video signal;
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received in the processing of the receiving step.

In a video signal processing system that processes a video signal,
Detecting means for detecting the switching of the video signal and outputting a switching signal;
Encryption means for encrypting the video signal in synchronization with a vertical synchronization pulse,
Based on the switching signal, first selecting means for selecting the video signal or control signal encrypted by the encrypting means,
Transmitting the vertical synchronization pulse, selected by the first selecting means, transmitting means for transmitting the encrypted video signal or control signal,
Receiving means for receiving the vertical synchronization pulse transmitted by the transmitting means, and receiving the encrypted video signal or the control signal,
In synchronization with the vertical synchronization pulse received by the receiving means, comprising a decoding means for decoding the encrypted video signal,
The first selection means selects the control signal when it is determined that the video signal is being switched by the switching signal, and determines that the video signal is not being switched by the encryption means. A video signal processing system, wherein the encrypted video signal is selected.

The transmitting means further transmits the switching signal,
The receiving means further receives the switching signal,
A second selecting unit that selects the video signal decoded by the decoding unit or the control signal received by the receiving unit based on the switching signal received by the receiving unit;
Output means for outputting the decoded video signal or control signal selected by the second selection means,
The second selection means selects the control signal when it is determined by the switching signal that the video signal is being switched, and selects the video signal when it is determined that the video signal is not being switched. The video signal processing system according to claim 15, wherein:

The detection unit, the encryption unit, the first selection unit, and the transmission unit are configured by a first video signal processing device,
17. The video signal processing system according to claim 16, wherein the receiving unit, the decoding unit, the second selection unit, and the output unit are configured by a second video signal processing device.

16. The video signal processing system according to claim 15, wherein communication by said transmission unit and said reception unit is performed via a digital interface.

The video signal processing system according to claim 15, wherein the control signal is a signal that defines a display format of the video signal.

In a video signal processing method of a video signal processing system that processes a video signal,
A detecting step of detecting the switching of the video signal and outputting a switching signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
Based on the switching signal, a first selection step of selecting the video signal or control signal encrypted by the processing of the encryption step,
Transmitting the vertical synchronization pulse, the transmission step of transmitting the encrypted video signal or control signal selected by the process of the first selection step,
Receiving the vertical synchronization pulse transmitted by the processing of the transmitting step, receiving the encrypted video signal or the control signal,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
The process of the first selecting step includes selecting the control signal when it is determined that the video signal is being switched by the switching signal, and determining that the video signal is not being switched when the encryption is performed. A video signal processing method, wherein the video signal encrypted by the processing of the step is selected.

A program for processing a video signal,
A detecting step of detecting the switching of the video signal and outputting a switching signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
Based on the switching signal, a first selection step of selecting the video signal or control signal encrypted by the processing of the encryption step,
Transmitting the vertical synchronization pulse, the transmission step of transmitting the encrypted video signal or control signal selected by the process of the first selection step,
Receiving the vertical synchronization pulse transmitted by the processing of the transmitting step, receiving the encrypted video signal or the control signal,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
The process of the first selecting step includes: selecting the control signal when it is determined that the video signal is being switched by the switching signal; A recording medium on which a computer-readable program is recorded, wherein the video signal encrypted by the processing of the step is selected.

A program for processing a video signal,
A detecting step of detecting the switching of the video signal and outputting a switching signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
Based on the switching signal, a first selection step of selecting the video signal or control signal encrypted by the processing of the encryption step,
Transmitting the vertical synchronization pulse, the transmission step of transmitting the encrypted video signal or control signal selected by the process of the first selection step,
Receiving the vertical synchronization pulse transmitted by the processing of the transmitting step, receiving the encrypted video signal or the control signal,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
The process of the first selecting step includes selecting the control signal when it is determined that the video signal is being switched by the switching signal, and determining that the video signal is not being switched when the encryption is performed. A program for causing a computer to execute a process of selecting the video signal encrypted by the process of the step.

In a video signal processing device that processes a video signal,
Detecting means for detecting the switching of the video signal and outputting a switching signal;
Encryption means for encrypting the video signal in synchronization with a vertical synchronization pulse,
Selection means for selecting the video signal or control signal encrypted by the encryption means based on the switching signal;
Transmitting the vertical synchronization pulse, selected by the selection means, comprising a transmitting means for transmitting the encrypted video signal or control signal,
The selecting means selects the control signal when it is determined by the switching signal that the video signal is being switched, and is encrypted by the encrypting means when it is determined that the video signal is not being switched. A video signal processing device for selecting the video signal.

In a video signal processing method of a video signal processing device that processes a video signal,
A detecting step of detecting the switching of the video signal and outputting a switching signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
A selection step of selecting the video signal or control signal encrypted by the processing of the encryption step based on the switching signal;
Transmitting the vertical synchronization pulse, the transmission step of transmitting the encrypted video signal or control signal selected by the processing of the selection step,
The processing of the selecting step includes selecting the control signal when it is determined that the video signal is being switched by the switching signal, and performing the processing of the encryption step when determining that the video signal is not being switched. A video signal processing method, wherein the video signal encrypted by the following is selected.

A program for processing a video signal,
A detecting step of detecting the switching of the video signal and outputting a switching signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
A selection step of selecting the video signal or control signal encrypted by the processing of the encryption step based on the switching signal;
Transmitting the vertical synchronization pulse, the transmission step of transmitting the encrypted video signal or control signal selected by the processing of the selection step,
The processing of the selecting step includes selecting the control signal when it is determined that the video signal is being switched by the switching signal, and performing the processing of the encryption step when determining that the video signal is not being switched. A recording medium on which a computer-readable program is recorded, wherein the video signal encrypted by the computer is selected.

A program for processing a video signal,
A detecting step of detecting the switching of the video signal and outputting a switching signal;
An encryption step of encrypting the video signal in synchronization with a vertical synchronization pulse,
A selection step of selecting the video signal or control signal encrypted by the processing of the encryption step based on the switching signal;
Transmitting the vertical synchronization pulse, the transmission step of transmitting the encrypted video signal or control signal selected by the processing of the selection step,
The processing of the selecting step includes selecting the control signal when it is determined that the video signal is being switched by the switching signal, and performing the processing of the encryption step when determining that the video signal is not being switched. A program for causing a computer to execute a process of selecting the video signal encrypted by the computer.

In a video signal processing device that processes a video signal,
Receiving means for receiving the vertical synchronization pulse of the video signal, and receiving the encrypted video signal or control signal,
In synchronization with the vertical synchronization pulse received by the receiving means, decoding means for decoding the encrypted video signal,
When the video signal is not being switched, the video signal decoded by the decoding unit is selected.When the video signal is being switched, the selection unit is configured to select the control signal received by the receiving unit. ,
An output unit that outputs the decoded video signal or the control signal selected by the selection unit.

The receiving means further receives a switching signal indicating switching of the video signal,
28. The video signal processing apparatus according to claim 27, wherein the selection unit selects the video signal or the control signal based on the switching signal.

In a video signal processing method of a video signal processing device that processes a video signal,
Receiving a vertical synchronization pulse of the video signal, receiving the encrypted video signal or control signal,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
When the switching of the video signal is not being performed, the video signal decoded by the processing of the decoding step is selected. When the video signal is being switched, the control signal received by the processing of the receiving step is selected. A selection step to
Outputting the decoded video signal or the control signal selected by the processing of the selecting step.

A program for processing a video signal,
Receiving a vertical synchronization pulse of the video signal, receiving the encrypted video signal or control signal,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
When the switching of the video signal is not being performed, the video signal decoded by the processing of the decoding step is selected. When the video signal is being switched, the control signal received by the processing of the receiving step is selected. A selection step to
An output step of outputting the decoded video signal or the control signal selected by the processing of the selecting step, wherein the computer-readable program is recorded.

A program for processing a video signal,
Receiving a vertical synchronization pulse of the video signal, receiving the encrypted video signal or control signal,
A decoding step of decoding the encrypted video signal in synchronization with the vertical synchronization pulse received by the processing of the receiving step,
When the switching of the video signal is not being performed, the video signal decoded by the processing of the decoding step is selected. When the video signal is being switched, the control signal received by the processing of the receiving step is selected. A selection step to
An output step of outputting the decoded video signal or the control signal selected by the processing of the selection step.