JP2004289071A - Wiring board and method of manufacturing the same, semiconductor device, electronic device, and electronic equipment - Google Patents
Wiring board and method of manufacturing the same, semiconductor device, electronic device, and electronic equipment Download PDFInfo
- Publication number
- JP2004289071A JP2004289071A JP2003082276A JP2003082276A JP2004289071A JP 2004289071 A JP2004289071 A JP 2004289071A JP 2003082276 A JP2003082276 A JP 2003082276A JP 2003082276 A JP2003082276 A JP 2003082276A JP 2004289071 A JP2004289071 A JP 2004289071A
- Authority
- JP
- Japan
- Prior art keywords
- electrical connection
- wiring board
- wire
- substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/01515—
-
- H10W72/075—
-
- H10W72/5522—
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】配線基板の設計自由度を向上させることにある。
【解決手段】配線基板は、複数の貫通穴を有する基板10と、基板10上に形成され、複数の配線21と複数の電気的接続部とを有する配線パターン20と、複数の電気的接続部のうち、第1の電気的接続部22と、第1の電気的接続部22から離れた位置に設けられた第2の電気的接続部26とを電気的に接続するワイヤ30と、を含む。第1の電気的接続部22は、複数の貫通穴のうち第1の貫通穴12にオーバーラップしてなり、第2の電気的接続部26は、複数の貫通穴のうち第2の貫通穴16にオーバーラップしてなる。ワイヤ30の一方の端部は、第1の貫通穴12内で第1の電気的接続部22の裏面にボンディングされ、ワイヤ30の他方の端部は、第2の貫通穴16内で第2の電気的接続部26の裏面にボンディングされてなる。
【選択図】 図3An object of the present invention is to improve design flexibility of a wiring board.
A wiring board includes a substrate having a plurality of through holes, a wiring pattern formed on the substrate and having a plurality of wirings and a plurality of electrical connection portions, and a plurality of electrical connection portions. And a wire 30 that electrically connects the first electrical connection portion 22 and the second electrical connection portion 26 provided at a position distant from the first electrical connection portion 22. . The first electrical connection portion 22 overlaps the first through hole 12 among the plurality of through holes, and the second electrical connection portion 26 includes the second through hole among the plurality of through holes. 16 overlaps. One end of the wire 30 is bonded to the back surface of the first electrical connection portion 22 in the first through hole 12, and the other end of the wire 30 is bonded to the second end in the second through hole 16. Is bonded to the back surface of the electrical connection part 26 of the first embodiment.
[Selection diagram] FIG.
Description
【0001】
【発明の属する技術分野】
本発明は、配線基板及びその製造方法、半導体装置、電子デバイス並びに電子機器に関する。
【0002】
【従来の技術】
【0003】
【特許文献1】
特開平6−188559号公報
【0004】
【発明の背景】
電気光学パネル(例えば液晶パネル)に半導体チップを電気的に接続する技術として適用されるCOF(Chip On Film)実装では、電気光学パネルに接続する配線基板として、両面配線基板が使用されることがある。これによれば、各配線を電気的に独立させた状態で交差させることが可能になるので、配線基板の設計自由度が高い。しかし、両面配線基板では、配線加工(フォトリソグラフィ技術など)を基板の両面に行い、スルーホールも必要となるので、製造工程が手間でコストがかかる。したがって、製造工程が簡単かつ低コストの配線基板が要求されている。
【0005】
本発明の目的は、配線基板の設計自由度を向上させることにある。
【0006】
【課題を解決するための手段】
(1)本発明に係る配線基板は、複数の貫通穴を有する基板と、
前記基板上に形成され、複数の配線と複数の電気的接続部とを有する配線パターンと、
前記複数の電気的接続部のうち、第1の電気的接続部と、前記第1の電気的接続部から離れた位置に設けられた第2の電気的接続部とを電気的に接続するワイヤと、
を含み、
前記第1の電気的接続部は、前記複数の貫通穴のうち第1の貫通穴にオーバーラップしてなり、
前記第2の電気的接続部は、前記複数の貫通穴のうち第2の貫通穴にオーバーラップしてなり、
前記ワイヤの一方の端部は、前記第1の貫通穴内で前記第1の電気的接続部の裏面にボンディングされ、
前記ワイヤの他方の端部は、前記第2の貫通穴内で前記第2の電気的接続部の裏面にボンディングされてなる。本発明によれば、ワイヤによって、例えば、複数の配線を電気的に独立させた状態で互いに交差させることができる。すなわち、ワイヤによって、実質的に多層配線を実現することができるので、配線基板の設計自由度が大幅に向上する。また、貫通穴内にワイヤをボンディングするので、基板の厚みを省略して、ワイヤの高さを抑えることができる。さらに、ワイヤがボンディング部以外で配線パターンと接触するのを防止して、ワイヤの電気的不良を確実に防止することができる。
(2)この配線基板において、
前記複数の配線のうち少なくとも1つは、前記第1及び第2の電気的接続部の間の領域を通るように引き回され、
前記ワイヤは、前記少なくとも1つの配線を跨いで形成されていてもよい。
(3)この配線基板において、
前記第1及び第2の電気的接続部は、それぞれ複数設けられ、
前記ワイヤは、それぞれの前記第1及び第2の電気的接続部を電気的に接続していてもよい。
(4)この配線基板において、
前記複数の第1の電気的接続部は、複数列に配列され、隣同士の第1の電気的接続部は、千鳥状に配置され、
前記複数の第2の電気的接続部は、複数列に配列され、隣同士の第2の電気的接続部は、千鳥状に配置されていてもよい。これによれば、見かけ上の接続ピッチを広くすることができるので、基板の限られた領域内で複数の電気的接続部を密集させて設けることができる。
(5)この配線基板において、
前記複数のワイヤのうち少なくとも2つは、互いに交差して形成されていてもよい。これによれば、さらなる多層配線が可能になり、配線基板の設計自由度がさらに向上する。
(6)この配線基板において、
前記ワイヤは、導電線と、前記導電線の表面を覆う絶縁被覆と、を含んでもよい。これによれば、導電線の絶縁が図れるので、例えば、ワイヤの封止部を省略することができ、これによって、例えば、基板のフレキシブル性を大幅に向上させることができる。
(7)この配線基板において、
前記ワイヤを封止する封止部をさらに含んでもよい。こうすることで、ワイヤなどの電気的ショートを防止することができる。
(8)この配線基板において、
前記封止部は、前記ワイヤのそれぞれの端部を封止していてもよい。これによれば、ワイヤの全体を封止する場合よりも、例えば、基板のフレキシブル性が向上する。
(9)この配線基板において、
前記複数の電気的接続部は、設計変更を可能にする少なくとも1つのセレクト端子を含み、
前記第1及び第2の電気的接続部のいずれか1つは、前記少なくとも1つのセレクト端子から選択されたものであってもよい。これによれば、配線基板の設計変更が可能になるので、その設計自由度を大幅に向上させることができる。
(10)この配線基板において、
前記基板は、屈曲可能なフレキシブル基板であってもよい。
(11)この配線基板において、
前記ワイヤは、第1のワイヤであり、
前記複数の電気的接続部のうち、第3の電気的接続部と、前記第3の電気的接続部から離れた位置に設けられた第4の電気的接続部とを電気的に接続する第2のワイヤをさらに含み、
前記第2のワイヤの一方の端部は、前記第3の電気的接続部における前記基板とは反対を向く表面にボンディングされ、
前記第2のワイヤの他方の端部は、前記第4の電気的接続部における前記基板とは反対を向く表面にボンディングされていてもよい。これによれば、基板の両面を使用できるので、さらなる多層配線が可能になり、配線基板の設計自由度がさらに向上する。
(12)この配線基板において、
前記第1及び第2の電気的接続部は、前記配線よりも幅が拡大してなるランドであってもよい。これによれば、ワイヤを電気的接続の領域が広いランドに接続するので、両者の電気的接続が安定する。
(13)本発明に係る半導体装置は、
上記配線基板と、
前記配線パターンに電気的に接続された半導体チップと、
を含む。
(14)本発明に係る電子デバイスは、
上記半導体装置と、
前記半導体装置の前記配線パターンに電気的に接続された電気光学パネルと、
を含む。
(15)本発明に係る電子機器は、上記電子デバイスを含む。
(16)本発明に係る配線基板の製造方法は、複数の貫通穴を有する基板上に形成され、複数の配線と複数の電気的接続部とを有する配線パターンのうち、第1の電気的接続部にワイヤの一方の端部をボンディングし、前記第1の電気的接続部から離れた位置に設けられた第2の電気的接続部に前記ワイヤの他方の端部をボンディングすることを含み、
前記第1の電気的接続部は、前記複数の貫通穴のうち第1の貫通穴にオーバーラップしてなり、
前記第2の電気的接続部は、前記複数の貫通穴のうち第2の貫通穴にオーバーラップしてなり、
前記ボンディング工程で、前記ワイヤの一方の端部を、前記第1の貫通穴内で前記第1の電気的接続部の裏面にボンディングし、前記ワイヤの他方の端部を、前記第2の貫通穴内で前記第2の電気的接続部の裏面にボンディングする。本発明によれば、ワイヤによって、例えば、複数の配線を電気的に独立させた状態で互いに交差させることができる。すなわち、ワイヤによって、実質的に多層配線を実現することができるので、配線基板の設計自由度が大幅に向上する。また、貫通穴内にワイヤをボンディングするので、基板の厚みを省略して、ワイヤの高さを抑えることができる。さらに、ワイヤがボンディング部以外で配線パターンと接触するのを防止して、ワイヤの電気的不良を確実に防止することができる。
【0007】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。なお、各図面において、作図の便宜上、配線21が省略されている部分があるが、配線21は適宜連続している。
【0008】
(電子デバイス・半導体装置)
図1は、本発明の実施の形態に係る電子デバイスを示す図である。電子デバイス1は、半導体装置3を含む。半導体装置3は、後述する配線基板(基板10を含む)に半導体チップ60,62が実装されたものである。
【0009】
電子デバイス1は、電気的情報信号を視覚的に認識できる光情報信号に変換する表示装置であってもよい。電子デバイス1は、電気光学パネル100をさらに含む。電気光学パネル(例えば表示パネル)100として、例えば、液晶パネル、プラズマディスプレイパネル、エレクトロルミネッセンスディスプレイパネルなどが挙げられる。電気光学パネル100は、基板(例えばガラス基板)102を含み、基板102に形成されている複数の端子(図示しない)と、半導体装置3の複数の端子(配線パターン20)とがオーバーラップして互いに電気的に接続されている。
【0010】
図1に示す例では、基板10には、図示しない第1のパターン(配線パターン20の一部)に半導体チップ(第1のドライバ)60が電気的に接続され、図示しない第2のパターン(配線パターン20の一部)に他の半導体チップ(第2のドライバ)62が電気的に接続されている。アクティブマトリクス型の液晶装置では、第1及び第2のパターンのいずれか一方は走査電極であり、他方は信号電極である。第1及び第2のパターンは、電気光学パネル100の1辺側に接続されている。その場合、基板10の限られた領域内で第1及び第2のパターン(配線パターン20)を形成することが要求されるが、このような場合に、本実施の形態に係る配線基板を適用すると効果的である。
【0011】
(配線基板)
図2及び図3は、本発明の実施の形態に係る配線基板の一部を示す図である。この配線基板は、基板10と、配線パターン20と、ワイヤ30と、を含む。
【0012】
基板10は、ベース基板である。本実施の形態では、基板10は、屈曲可能な(例えば平面的に重なるように屈曲可能な)フレキシブル基板である。フレキシブル基板は、有機系の材料(例えば樹脂(ポリマー))で形成され、例えば、ポリイミド基板又はポリエステル基板などであってもよい。基板10は、COF(Chip On Film)用のフレキシブル基板であってもよい。変形例として、基板10は、リジッド基板であってもよく、無機系の材料を少なくとも一部に含むものであってもよい。なお、基板10は、単層基板であってもよいし、多層基板(例えば2層又は3層基板)であってもよい。多層基板の場合、上下の層間に接着材料が介在してもよい。
【0013】
本実施の形態では、配線パターン20は、基板10上(例えば基板10の一方の面)に形成されている。配線パターン20は、導電材料で構成され、例えば金属をエッチングして形成してもよい。配線パターン20は、複数層で形成されてもよく、例えば、銅(Cu)系のコア層と、金(Au)系の表面層と、を有してもよい。あるいは、銅系及び金系の各層の間に、ニッケル(Ni)系の中間層を介在させてもよい。後述するワイヤ30が金系のワイヤである場合には、金同士の拡散によって、ワイヤ30と配線パターン20との電気的な接続を図ることができる。
【0014】
配線パターン20は、複数の配線21と、複数の電気的接続部(図2では第1及び第2の電気的接続部22,26)とを含む。それぞれの電気的接続部は、いずれかの配線21に電気的に接続されている。電気的接続部は、ランドであってもよい。ランドは、後述するワイヤボンディングに要する幅よりも拡大していることが好ましい。そのため、ランドは配線21よりもその幅が拡大していることが好ましい。こうすることで、電気的接続の領域を広く確保できるので、電気的接続が安定する。ランドの形状は、四角形又は円形のいずれであってもよい。本実施の形態では、電気的接続部はランドであるが、本発明はこれに限定されず、電気的接続部は配線21とほぼ同じ幅を有する配線21そのものであってもよい。
【0015】
基板10は、複数の貫通穴(図3では第1及び第2の貫通穴12,16)を有する。貫通穴は、配線パターン20とオーバーラップしている。詳しくは、図3に示すように、第1の電気的接続部22は、第1の貫通穴12にオーバーラップし、第2の電気的接続部26は、第2の貫通穴16にオーバーラップしている。第1の電気的接続部22(又は第2の電気的接続部26)は、第1の貫通穴12(又は第2の貫通穴16)の開口を塞いでもよい。第1の電気的接続部22(又は第2の電気的接続部26)は、ランドであってもよく、第1の貫通穴12(又は第2の貫通穴16)の幅よりも大きい幅を有してもよい。あるいは、第1の電気的接続部22(又は第2の電気的接続部26)は、第1の貫通穴12(又は第2の貫通穴16)の幅よりも小さい幅を有してもよい。その場合、第1の貫通穴12(又は第2の貫通穴16)の開口の一部は、塞がれないようになる。
【0016】
ワイヤ30は、導電線である。ワイヤ30は、ジャンパ部品(配線)と呼ぶこともできる。ワイヤ30は、半導体チップのワイヤボンディングで使用されるもの(例えば金系のワイヤ)であってもよい。ワイヤ30は、導電線全体が剥き出しになっていてもよい。
【0017】
ワイヤ30は、第1の電気的接続部22と、第2の電気的接続部26とを電気的に接続している。第2の電気的接続部26は、第1の電気的接続部22から離れた位置に設けられている。図3に示すように、ワイヤ30の一方の端部は、第1の貫通穴12内で第1の電気的接続部22の裏面(基板10を向く面)にボンディングされ、ワイヤ30の他方の端部は、第2の貫通穴16内で第2の電気的接続部26の裏面(基板10を向く面)にボンディングされている。すなわち、ワイヤ30は、基板10における配線パターン20とは反対側に引き出されている。これによれば、貫通穴内にワイヤ30をボンディングするので、基板10の厚みを省略して、ワイヤ30の高さを抑えることができる。また、ワイヤ30がボンディング部以外で配線パターン20と接触するのを防止して、ワイヤ30の電気的不良を確実に防止することができる。さらに、ワイヤ30は基板10の裏面側に形成することで、基板10の表面側(配線パターン20側)を平坦にすることができるので、例えば、基板10の表面側に電子部品が搭載しやすいなど組立工程を円滑に行うことができる。
【0018】
少なくとも1つ(図2では複数)の配線21が第1及び第2の電気的接続部22,26の間の領域を通るように引き回されている場合、ワイヤ30は、その配線21を跨いで(その配線21と非接触になるように)形成されている。すなわち、ワイヤ30は、第1及び第2の電気的接続部22,26の間の領域の配線21の下方を通過するように形成されている。こうすることで、複数の配線を電気的に独立させた状態で互いに交差させることができ、配線パターンの設計自由度を高めることができる。変形例として、ワイヤ30は、図示しない電子部品を跨いで(その電子部品と非接触になるように)形成されてもよい。
【0019】
図3に示すように、第1及び第2の電気的接続部22,26のいずれか一方には、バンプが設けられてもよい。例えば、第1の電気的接続部22にワイヤ30のファーストボンディングを行った場合、第1の電気的接続部22上には、ワイヤ30の一部がバンプとして残る。このように、バンプ上にボンディングを行なうことで、ワイヤループ高さを低く抑えることができる。
【0020】
図2に示す例では、第1及び第2の電気的接続部22,26は、それぞれ複数設けられ、ワイヤ30は、それぞれ(1対)の第1及び第2の電気的接続部22,26を電気的に接続している。図2に示すように、複数のワイヤ30は、互いに交差しない方向(例えば平行方向)に引き出されてもよい。
【0021】
複数の電気的接続部は、設計変更を可能にする少なくとも1つのセレクト端子を含み、第1及び第2の電気的接続部22,26のいずれか1つは、そのセレクト端子から選択されたものであってもよい。セレクト端子の選択は、複数からいずれか1つを選択する形態であってもよいし、1つしか存在しないものを(取捨選択の結果として)選択する形態であってもよい。例えば、それぞれ異なる数値の電気信号を供給する複数のセレクト端子を用意し、それらから最適な数値の電気信号を供給するセレクト端子を、第1又は第2の電気的接続部22,26として選択してもよい。これによれば、基板10に配線パターン20を形成した後に、配線基板の設計変更が可能になるので、その設計自由度を大幅に向上させることができる。したがって、客先ごとの仕様に合わせた複数種類の配線基板を、効率良く製造することができる。
【0022】
基板10における配線パターン20の形成面には、図示しないレジスト(例えばソルダレジスト)が形成されていてもよい。配線パターン20の表面(基板10とは反対を向く面)をレジストで覆ってもよい。レジストによって、配線パターン20の酸化、腐食及び電気的不良を防止することができる。
【0023】
図3に示す例では、配線基板は、ワイヤ30を封止する封止部42をさらに含む。封止部42は、絶縁材料(例えば樹脂)で形成されている。封止部42は、ポッティングモールドでもよいし、トランスファーモールドで成形してもよい。封止部42は、ワイヤ30の全体を封止してもよい。複数のワイヤ30がある場合、封止部42はワイヤ30ごとに封止してもよいし、複数のワイヤ30を一括して封止してもよい。封止部42は、第1及び第2の電気的接続部22,26も封止する。こうすることで、ワイヤ30などの電気的ショートを防止することができる。
【0024】
本実施の形態によれば、ワイヤ30の一方の端部は、第1の貫通穴12内で第1の電気的接続部22の裏面にボンディングされ、ワイヤ30の他方の端部は、第2の貫通穴16内で第2の電気的接続部26の裏面にボンディングされている。こうすることで、複数の配線を電気的に独立させた状態で互いに交差させることができる。すなわち、ワイヤ30によって、実質的に多層配線(立体配線)を実現することができるので、配線基板の設計自由度が大幅に向上する。特に、上述したように基板10の限られた領域内で高密度な配線の引き回しが要求される場合に、本実施の形態に係る配線基板を使用すると効果的である。また、高コストで製造に手間のかかる両面又は多層配線基板を使用しなくてもよいので、低コストかつ製造が簡単な配線基板を提供することができる。
【0025】
図4〜図8は、本発明の実施の形態に係る配線基板の変形例を示す図である。
【0026】
第1変形例として、図4に示すように、複数の第1の電気的接続部22,23,24と、複数の第2の電気的接続部26,27,28とは、それぞれ複数列で配列されてもよい。第1の電気的接続部を例にして詳しく説明すると、第1及び第2の電気的接続部22,26の間の領域を通る少なくとも1つ(図4では2つ)の配線21側から順に、複数の第1の電気的接続部22が第1の列を形成し、複数の第1の電気的接続部23が第2の列を形成し、複数の第1の電気的接続部24が第3の列を形成している。それぞれの列の電気的接続部は、直線状に配置されてもよい。隣同士の列の電気的接続部(例えば第1及び第2の列の第1の電気的接続部22,23あるいは第2及び第3の列の第1の電気的接続部23,24)は、千鳥状に配置されている。さらに、第1及び第3の列の第1の電気的接続部22,24も千鳥状に配置されている。それぞれの第1の電気的接続部22,23,24は、いずれかの第1の貫通穴12,13,14とオーバーラップしている。これらのことは、複数の第2の電気的接続部26,27,28についても同様である。なお、それぞれの第2の電気的接続部26,27,28は、いずれかの第2の貫通穴16,17,18とオーバーラップしている。これによれば、見かけ上の接続ピッチを広くすることができるので、基板10の限られた領域内で複数の電気的接続部を密集させて設けることができる。
【0027】
図4に示すように、例えば、ワイヤ30によって、第1の列の複数の第1の電気的接続部22と、第3の列の複数の第2の電気的接続部28とを電気的に接続してもよい。詳しくは、ワイヤ30の一方の端部は、第1の貫通穴12内で第1の電気的接続部22の裏面にボンディングされ、ワイヤ30の他方の端部は、第2の貫通穴18内で第2の電気的接続部28の裏面にボンディングされてもよい。また、同様にして、ワイヤ30によって、第2の列の複数の第1の電気的接続部23と、第2の列の複数の第2の電気的接続部27とを電気的に接続してもよい。さらに、同様にして、ワイヤ30によって、第3の列の複数の第1の電気的接続部24と、第1の列の複数の第2の電気的接続部26とを電気的に接続してもよい。これによれば、複数のワイヤ30を互いに交差しない方向(例えば平行方向)に引き出すことができ、ワイヤ30同士の電気的ショートを防止することができる。
【0028】
第2変形例として、図5に示すように、複数のワイヤ30,36は、互いに交差して形成してもよい。図5に示す例では、第1及び第2の電気的接続部22,26の間の領域(配線21が通る領域)の下方で、複数のワイヤ30,36が互いに交差している。複数のワイヤ30,36は、互いに直交方向に引き出してもよい。ワイヤ30は、ワイヤ36とは非接触になっている。例えば、ワイヤ30のループ高さを、ワイヤ36のループ高さよりも高くなるようにしてもよい。なお、図5に示す例とは別に、3つ以上のワイヤを互いに交差させてもよい。これによれば、さらなる多層配線が可能になり、配線基板の設計自由度がさらに向上する。
【0029】
第3変形例として、図6に示すように、導電線(例えば金線)52と、導電線52の表面を覆う絶縁被覆(例えば樹脂被覆)54と、を含むワイヤ50を使用してもよい。詳しくは、ワイヤ50は、導電線52の周面が絶縁被覆54で覆われている。これによれば、導電線52の絶縁が図れるので、例えば、封止部42を省略することができ、これによって、基板10のフレキシブル性を大幅に向上させることができる。したがって、基板10の屈曲が容易になる。
【0030】
ワイヤ50のうち、第1及び第2の電気的接続部22,26のそれぞれの端部では、導電線が剥き出しになっていてもよい。その場合、図7に示すように、封止部44は、ワイヤ50のそれぞれの端部(ボンディング部)を封止してもよい。封止部44は、第1及び第2の貫通穴12,16内にも設けられる。封止部44は、第1及び第2の電気的接続部22,26のそれぞれも封止してもよい。こうすることで、ワイヤ50などの電気的ショートを防止するとともに、ワイヤ50及び電気的接続部の機械的接続の信頼性を向上させることができる。また、ワイヤ50の全体を封止する場合よりも、基板10のフレキシブル性が向上するので、例えば基板10の屈曲が容易になる。
【0031】
第4変形例として、図8に示すように、基板10における配線パターン20とは反対側にワイヤ30が形成され、基板10における配線パターン20側にワイヤ130が形成されてもよい。すなわち、基板10の両面に、ジャンパ部品としてのワイヤ30,130が設けられてもよい。図8に示す例では、ワイヤ130の一方の端部は、第3の電気的接続部122における基板10とは反対を向く表面にボンディングされ、ワイヤ130の他方の端部は、第4の電気的接続部126における基板10とは反対を向く表面にボンディングされている。ワイヤ30,130は、図8に示すように、互いに交差しない方向(例えば平行方向)に引き出されてもよいし、互いに交差する方向(例えば直交方向)に引き出されてもよい。これによれば、基板10の両面を使用できるので、さらなる多層配線が可能になり、配線基板の設計自由度がさらに向上する。
【0032】
(配線基板の製造方法・半導体装置の製造方法)
本実施の形態に係る配線基板の製造方法は、基板10上の配線パターン20のうち、第1の電気的接続部22にワイヤ30の一方の端部をボンディングし、第2の電気的接続部26にワイヤ30の他方の端部をボンディングする(図2参照)。詳しくは、ワイヤ30の一方の端部を、第1の貫通穴12内で第1の電気的接続部22の裏面(基板10を向く面)にボンディングし、ワイヤ30の他方の端部を、第2の貫通穴16内で第2の電気的接続部26の裏面(基板10を向く面)にボンディングする(図3参照)。その後、必要に応じて、ワイヤ30を封止する(図2参照)。また、上述の配線基板に半導体チップを搭載して半導体装置を製造してもよい。基板10の複数の貫通穴(第1及び第2の貫通穴12,16)は、パンチ、レーザ又は化学的手段によって形成することができる。また、配線パターン20のうち、第1及び第2の貫通穴12,16によって露出する部分には、メッキ処理(ニッケルメッキ及び金メッキ)を施すことが好ましい。なお、その他の事項及び効果は、上述の電子デバイス、半導体装置及び配線基板において説明した内容から導くことができるので省略する。
【0033】
本発明の実施の形態に係る電子機器として、図9にはノート型パーソナルコンピュータ1000が示され、図10には携帯電話2000が示されている。これらの電子機器は、上述の電子デバイス、半導体装置又は配線基板を有する。
【0034】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図1】図1は、本発明の実施の形態に係る電子デバイスを示す図である。
【図2】図2は、本発明の実施の形態に係る配線基板を示す図である。
【図3】図3は、本発明の実施の形態に係る配線基板を示す図である。
【図4】図4は、本発明の実施の形態に係る配線基板の第1変形例を示す図である。
【図5】図5は、本発明の実施の形態に係る配線基板の第2変形例を示す図である。
【図6】図6は、本発明の実施の形態に係る配線基板の第3変形例を示す図である。
【図7】図7は、本発明の実施の形態に係る配線基板の第3変形例を示す図である。
【図8】図8は、本発明の実施の形態に係る配線基板の第4変形例を示す図である。
【図9】図9は、本発明の実施の形態に係る電子機器を示す図である。
【図10】図10は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
1…電子デバイス 3…半導体装置 10…基板 12…第1の貫通穴
13…第1の貫通穴 14…第1の貫通穴 16…第2の貫通穴
17…第2の貫通穴 18…第2の貫通穴 20…配線パターン
21…配線 22…第1の電気的接続部 23…第1の電気的接続部
24…第1の電気的接続部 26…第2の電気的接続部
27…第2の電気的接続部 28…第2の電気的接続部
30…ワイヤ 36…ワイヤ 42…封止部 44…封止部 50…ワイヤ
52…導電線 54…絶縁被覆 60…半導体チップ 62…半導体チップ
100…電気光学パネル 122…第1の電気的接続部
126…第2の電気的接続部 130…ワイヤ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a wiring board and a method for manufacturing the same, a semiconductor device, an electronic device, and an electronic apparatus.
[0002]
[Prior art]
[0003]
[Patent Document 1]
JP-A-6-188559
BACKGROUND OF THE INVENTION
In COF (Chip On Film) mounting applied as a technique for electrically connecting a semiconductor chip to an electro-optical panel (for example, a liquid crystal panel), a double-sided wiring board may be used as a wiring board connected to the electro-optical panel. is there. According to this, it is possible to cross each wiring in a state of being electrically independent, so that the degree of freedom in designing the wiring board is high. However, in the case of a double-sided wiring board, wiring processing (such as a photolithography technique) is performed on both sides of the board, and through holes are also required. Therefore, there is a demand for a low-cost wiring board with a simple manufacturing process.
[0005]
An object of the present invention is to improve the degree of freedom in designing a wiring board.
[0006]
[Means for Solving the Problems]
(1) A wiring board according to the present invention includes: a board having a plurality of through holes;
A wiring pattern formed on the substrate and having a plurality of wirings and a plurality of electrical connection portions,
A wire for electrically connecting a first electrical connection of the plurality of electrical connections with a second electrical connection provided at a position distant from the first electrical connection; When,
Including
The first electrical connection portion overlaps a first through hole of the plurality of through holes,
The second electrical connection portion overlaps a second through hole of the plurality of through holes,
One end of the wire is bonded to the back surface of the first electrical connection in the first through hole,
The other end of the wire is bonded to the back surface of the second electrical connection in the second through hole. According to the present invention, for example, a plurality of wirings can cross each other by a wire in a state of being electrically independent. That is, since multilayer wiring can be substantially realized by the wires, the degree of freedom in designing the wiring board is greatly improved. Further, since the wire is bonded in the through hole, the thickness of the substrate can be omitted, and the height of the wire can be suppressed. Further, it is possible to prevent the wire from coming into contact with the wiring pattern at a portion other than the bonding portion, and it is possible to reliably prevent the wire from being electrically defective.
(2) In this wiring board,
At least one of the plurality of wires is routed through a region between the first and second electrical connections,
The wire may be formed across the at least one wiring.
(3) In this wiring board,
A plurality of the first and second electrical connection portions are provided, respectively;
The wires may electrically connect the respective first and second electrical connections.
(4) In this wiring board,
The plurality of first electrical connection portions are arranged in a plurality of rows, adjacent first electrical connection portions are arranged in a staggered manner,
The plurality of second electrical connection units may be arranged in a plurality of rows, and adjacent second electrical connection units may be arranged in a staggered manner. According to this, the apparent connection pitch can be widened, so that a plurality of electrical connection portions can be densely provided within a limited region of the substrate.
(5) In this wiring board,
At least two of the plurality of wires may be formed to cross each other. According to this, further multilayer wiring becomes possible, and the degree of freedom in designing the wiring board is further improved.
(6) In this wiring board,
The wire may include a conductive wire and an insulating coating covering a surface of the conductive wire. According to this, since the conductive wire can be insulated, for example, the sealing portion of the wire can be omitted, and thus, for example, the flexibility of the substrate can be greatly improved.
(7) In this wiring board,
The semiconductor device may further include a sealing unit that seals the wire. By doing so, it is possible to prevent an electric short circuit of a wire or the like.
(8) In this wiring board,
The sealing portion may seal each end of the wire. According to this, for example, the flexibility of the substrate is improved as compared with the case where the entire wire is sealed.
(9) In this wiring board,
The plurality of electrical connections include at least one select terminal that allows a design change,
One of the first and second electrical connection units may be selected from the at least one select terminal. According to this, since the design of the wiring board can be changed, the degree of freedom in the design can be greatly improved.
(10) In this wiring board,
The substrate may be a flexible substrate that can be bent.
(11) In this wiring board,
The wire is a first wire;
Among the plurality of electrical connection portions, a third electrical connection portion electrically connects a third electrical connection portion and a fourth electrical connection portion provided at a position distant from the third electrical connection portion. Two wires, further comprising:
One end of the second wire is bonded to a surface of the third electrical connection facing away from the substrate;
The other end of the second wire may be bonded to a surface of the fourth electrical connection facing away from the substrate. According to this, since both surfaces of the substrate can be used, further multi-layer wiring becomes possible, and the degree of freedom in designing the wiring substrate is further improved.
(12) In this wiring board,
The first and second electrical connection portions may be lands having a width larger than that of the wiring. According to this, since the wire is connected to the land having a wide electrical connection area, the electrical connection between the two is stabilized.
(13) The semiconductor device according to the present invention comprises:
Said wiring board,
A semiconductor chip electrically connected to the wiring pattern,
including.
(14) The electronic device according to the present invention includes:
The semiconductor device;
An electro-optical panel electrically connected to the wiring pattern of the semiconductor device;
including.
(15) An electronic apparatus according to the present invention includes the above electronic device.
(16) In the method for manufacturing a wiring board according to the present invention, the first electrical connection among the wiring patterns formed on the substrate having the plurality of through holes and having the plurality of wirings and the plurality of electrical connection portions. Bonding one end of a wire to the first portion and bonding the other end of the wire to a second electrical connection provided at a position remote from the first electrical connection;
The first electrical connection portion overlaps a first through hole of the plurality of through holes,
The second electrical connection portion overlaps a second through hole of the plurality of through holes,
In the bonding step, one end of the wire is bonded to the back surface of the first electrical connection portion in the first through hole, and the other end of the wire is bonded in the second through hole. Is bonded to the back surface of the second electrical connection portion. According to the present invention, for example, a plurality of wirings can cross each other by a wire in a state of being electrically independent. That is, since multilayer wiring can be substantially realized by the wires, the degree of freedom in designing the wiring board is greatly improved. Further, since the wire is bonded in the through hole, the thickness of the substrate can be omitted, and the height of the wire can be suppressed. Further, it is possible to prevent the wire from coming into contact with the wiring pattern at a portion other than the bonding portion, and it is possible to reliably prevent the wire from being electrically defective.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that, in each drawing, the
[0008]
(Electronic devices and semiconductor devices)
FIG. 1 is a diagram showing an electronic device according to an embodiment of the present invention. The electronic device 1 includes a semiconductor device 3. The semiconductor device 3 is one in which semiconductor chips 60 and 62 are mounted on a wiring substrate (including the substrate 10) described later.
[0009]
The electronic device 1 may be a display device that converts an electrical information signal into a visually recognizable optical information signal. The electronic device 1 further includes an electro-
[0010]
In the example shown in FIG. 1, a semiconductor chip (first driver) 60 is electrically connected to a first pattern (part of the wiring pattern 20) on the
[0011]
(Wiring board)
2 and 3 are views showing a part of the wiring board according to the embodiment of the present invention. The wiring board includes a
[0012]
The
[0013]
In the present embodiment, the
[0014]
The
[0015]
The
[0016]
The
[0017]
The
[0018]
When at least one (a plurality of wires in FIG. 2)
[0019]
As shown in FIG. 3, a bump may be provided on one of the first and second
[0020]
In the example shown in FIG. 2, a plurality of first and second
[0021]
The plurality of electrical connections include at least one select terminal that allows a design change, and one of the first and second
[0022]
A resist (not shown) (for example, a solder resist) may be formed on the surface of the
[0023]
In the example illustrated in FIG. 3, the wiring board further includes a sealing
[0024]
According to the present embodiment, one end of
[0025]
4 to 8 are views showing modified examples of the wiring board according to the embodiment of the present invention.
[0026]
As a first modified example, as shown in FIG. 4, a plurality of first
[0027]
As shown in FIG. 4, for example,
[0028]
As a second modification, as shown in FIG. 5, the plurality of
[0029]
As a third modification, as shown in FIG. 6, a
[0030]
At each end of the first and second
[0031]
As a fourth modification, as shown in FIG. 8, the
[0032]
(Method of Manufacturing Wiring Board / Method of Manufacturing Semiconductor Device)
In the method of manufacturing a wiring board according to the present embodiment, one end of a
[0033]
As an electronic apparatus according to an embodiment of the present invention, FIG. 9 shows a notebook
[0034]
The present invention is not limited to the embodiments described above, and various modifications are possible. For example, the invention includes configurations substantially the same as the configurations described in the embodiments (for example, a configuration having the same function, method, and result, or a configuration having the same object and result). Further, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. Further, the invention includes a configuration having the same operation and effect as the configuration described in the embodiment, or a configuration capable of achieving the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.
[Brief description of the drawings]
FIG. 1 is a diagram showing an electronic device according to an embodiment of the present invention.
FIG. 2 is a diagram showing a wiring board according to the embodiment of the present invention.
FIG. 3 is a diagram showing a wiring board according to the embodiment of the present invention.
FIG. 4 is a diagram showing a first modification of the wiring board according to the embodiment of the present invention;
FIG. 5 is a diagram showing a second modification of the wiring board according to the embodiment of the present invention.
FIG. 6 is a diagram showing a third modification of the wiring board according to the embodiment of the present invention.
FIG. 7 is a diagram showing a third modification of the wiring board according to the embodiment of the present invention;
FIG. 8 is a diagram showing a fourth modification of the wiring board according to the embodiment of the present invention.
FIG. 9 is a diagram showing an electronic apparatus according to the embodiment of the present invention.
FIG. 10 is a diagram showing an electronic apparatus according to the embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Electronic device 3 ...
Claims (16)
前記基板上に形成され、複数の配線と複数の電気的接続部とを有する配線パターンと、
前記複数の電気的接続部のうち、第1の電気的接続部と、前記第1の電気的接続部から離れた位置に設けられた第2の電気的接続部とを電気的に接続するワイヤと、
を含み、
前記第1の電気的接続部は、前記複数の貫通穴のうち第1の貫通穴にオーバーラップしてなり、
前記第2の電気的接続部は、前記複数の貫通穴のうち第2の貫通穴にオーバーラップしてなり、
前記ワイヤの一方の端部は、前記第1の貫通穴内で前記第1の電気的接続部の裏面にボンディングされ、
前記ワイヤの他方の端部は、前記第2の貫通穴内で前記第2の電気的接続部の裏面にボンディングされてなる配線基板。A substrate having a plurality of through holes,
A wiring pattern formed on the substrate and having a plurality of wirings and a plurality of electrical connection portions,
A wire for electrically connecting a first electrical connection of the plurality of electrical connections with a second electrical connection provided at a position distant from the first electrical connection; When,
Including
The first electrical connection portion overlaps a first through hole of the plurality of through holes,
The second electrical connection portion overlaps a second through hole of the plurality of through holes,
One end of the wire is bonded to the back surface of the first electrical connection in the first through hole,
A wiring board, wherein the other end of the wire is bonded to a back surface of the second electrical connection portion in the second through hole.
前記複数の配線のうち少なくとも1つは、前記第1及び第2の電気的接続部の間の領域を通るように引き回され、
前記ワイヤは、前記少なくとも1つの配線を跨いで形成されてなる配線基板。The wiring board according to claim 1,
At least one of the plurality of wires is routed through a region between the first and second electrical connections,
A wiring board, wherein the wires are formed so as to straddle the at least one wiring.
前記第1及び第2の電気的接続部は、それぞれ複数設けられ、
前記ワイヤは、それぞれの前記第1及び第2の電気的接続部を電気的に接続してなる配線基板。The wiring board according to claim 1 or 2,
A plurality of the first and second electrical connection portions are provided, respectively;
A wiring board, wherein the wires electrically connect the first and second electrical connection portions.
前記複数の第1の電気的接続部は、複数列に配列され、隣同士の第1の電気的接続部は、千鳥状に配置され、
前記複数の第2の電気的接続部は、複数列に配列され、隣同士の第2の電気的接続部は、千鳥状に配置されてなる配線基板。The wiring board according to claim 3,
The plurality of first electrical connection portions are arranged in a plurality of rows, adjacent first electrical connection portions are arranged in a staggered manner,
A wiring board, wherein the plurality of second electrical connection portions are arranged in a plurality of rows, and adjacent second electrical connection portions are arranged in a staggered manner.
前記複数のワイヤのうち少なくとも2つは、互いに交差して形成されてなる配線基板。The wiring board according to claim 3 or 4,
A wiring board, wherein at least two of the plurality of wires are formed to cross each other.
前記ワイヤは、導電線と、前記導電線の表面を覆う絶縁被覆と、を含む配線基板。The wiring board according to any one of claims 1 to 5,
The wiring board includes: a conductive line; and an insulating coating covering a surface of the conductive line.
前記ワイヤを封止する封止部をさらに含む配線基板。The wiring board according to any one of claims 1 to 6,
A wiring board further including a sealing portion for sealing the wire.
前記封止部は、前記ワイヤのそれぞれの端部を封止してなる配線基板。The wiring board according to claim 7,
The wiring board, wherein the sealing portion seals each end of the wire.
前記複数の電気的接続部は、設計変更を可能にする少なくとも1つのセレクト端子を含み、
前記第1及び第2の電気的接続部のいずれか1つは、前記少なくとも1つのセレクト端子から選択されたものである配線基板。The wiring board according to any one of claims 1 to 8,
The plurality of electrical connections include at least one select terminal that allows a design change,
A wiring board, wherein one of the first and second electrical connection portions is selected from the at least one select terminal.
前記基板は、屈曲可能なフレキシブル基板である配線基板。The wiring board according to any one of claims 1 to 9,
The wiring substrate is a flexible substrate that can be bent.
前記ワイヤは、第1のワイヤであり、
前記複数の電気的接続部のうち、第3の電気的接続部と、前記第3の電気的接続部から離れた位置に設けられた第4の電気的接続部とを電気的に接続する第2のワイヤをさらに含み、
前記第2のワイヤの一方の端部は、前記第3の電気的接続部における前記基板とは反対を向く表面にボンディングされ、
前記第2のワイヤの他方の端部は、前記第4の電気的接続部における前記基板とは反対を向く表面にボンディングされてなる配線基板。The wiring board according to any one of claims 1 to 10,
The wire is a first wire;
Among the plurality of electrical connection portions, a third electrical connection portion electrically connects a third electrical connection portion and a fourth electrical connection portion provided at a position distant from the third electrical connection portion. Two wires, further comprising:
One end of the second wire is bonded to a surface of the third electrical connection facing away from the substrate;
A wiring substrate, wherein the other end of the second wire is bonded to a surface of the fourth electrical connection portion facing away from the substrate.
前記第1及び第2の電気的接続部は、前記配線よりも幅が拡大してなるランドである配線基板。The wiring board according to any one of claims 1 to 11,
The wiring board, wherein the first and second electrical connection portions are lands having a width larger than that of the wiring.
前記配線パターンに電気的に接続された半導体チップと、
を含む半導体装置。A wiring board according to any one of claims 1 to 12,
A semiconductor chip electrically connected to the wiring pattern,
Semiconductor device including:
前記半導体装置の前記配線パターンに電気的に接続された電気光学パネルと、
を含む電子デバイス。A semiconductor device according to claim 13,
An electro-optical panel electrically connected to the wiring pattern of the semiconductor device;
Electronic devices including.
前記第1の電気的接続部は、前記複数の貫通穴のうち第1の貫通穴にオーバーラップしてなり、
前記第2の電気的接続部は、前記複数の貫通穴のうち第2の貫通穴にオーバーラップしてなり、
前記ボンディング工程で、前記ワイヤの一方の端部を、前記第1の貫通穴内で前記第1の電気的接続部の裏面にボンディングし、前記ワイヤの他方の端部を、前記第2の貫通穴内で前記第2の電気的接続部の裏面にボンディングする配線基板の製造方法。One end of a wire is bonded to a first electrical connection portion of a wiring pattern formed on a substrate having a plurality of through holes and having a plurality of wirings and a plurality of electrical connection portions, Bonding the other end of the wire to a second electrical connection provided at a location remote from the one electrical connection;
The first electrical connection portion overlaps a first through hole of the plurality of through holes,
The second electrical connection portion overlaps a second through hole of the plurality of through holes,
In the bonding step, one end of the wire is bonded to the back surface of the first electrical connection portion in the first through hole, and the other end of the wire is bonded in the second through hole. And a method of manufacturing a wiring board to be bonded to a back surface of the second electrical connection portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003082276A JP2004289071A (en) | 2003-03-25 | 2003-03-25 | Wiring board and method of manufacturing the same, semiconductor device, electronic device, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003082276A JP2004289071A (en) | 2003-03-25 | 2003-03-25 | Wiring board and method of manufacturing the same, semiconductor device, electronic device, and electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004289071A true JP2004289071A (en) | 2004-10-14 |
Family
ID=33295610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003082276A Pending JP2004289071A (en) | 2003-03-25 | 2003-03-25 | Wiring board and method of manufacturing the same, semiconductor device, electronic device, and electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004289071A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095805A1 (en) * | 2005-03-09 | 2006-09-14 | Hitachi Kyowa Engineering Co., Ltd. | Electronic circuit and method for manufacturing same |
| JP2010532562A (en) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | Low resistance through-wafer vias |
-
2003
- 2003-03-25 JP JP2003082276A patent/JP2004289071A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006095805A1 (en) * | 2005-03-09 | 2006-09-14 | Hitachi Kyowa Engineering Co., Ltd. | Electronic circuit and method for manufacturing same |
| JP2006253289A (en) * | 2005-03-09 | 2006-09-21 | Hitachi Kyowa Engineering Co Ltd | Electronic circuit and manufacturing method thereof |
| JP2010532562A (en) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | Low resistance through-wafer vias |
| US8871641B2 (en) | 2007-07-05 | 2014-10-28 | ÅAC Microtec AB | Low resistance through-wafer via |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004343030A (en) | Printed circuit board, method of manufacturing the same, and circuit module provided with the printed circuit board | |
| US7087987B2 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| CN100492638C (en) | Stack package of semiconductor device | |
| KR20190050171A (en) | Flexible circuit board and chip pakage comprising the same, and electronic device comprising the same | |
| JP2006073925A (en) | Semiconductor device | |
| CN102256435A (en) | Multilayer printed circuit board using flexible interconnect structure, and method of making same | |
| US6896173B2 (en) | Method of fabricating circuit substrate | |
| JP5692473B1 (en) | Component built-in board and communication module | |
| JP3977072B2 (en) | Wiring board, semiconductor device, and manufacturing method thereof | |
| US11197377B2 (en) | Flexible circuit board and method for producing same | |
| JP3736639B2 (en) | Semiconductor device, electronic device and manufacturing method thereof | |
| JP2004289071A (en) | Wiring board and method of manufacturing the same, semiconductor device, electronic device, and electronic equipment | |
| JP2004221404A (en) | Wiring board and method of manufacturing the same, semiconductor device, electronic module, and electronic equipment | |
| JP3722224B2 (en) | Semiconductor chip, semiconductor device, and method of manufacturing semiconductor device | |
| US20030159282A1 (en) | Wiring board and method of fabricating the same, semiconductor device, and electronic instrument | |
| JP2004289070A (en) | Wiring board and method of manufacturing the same, semiconductor device, electronic device, and electronic equipment | |
| JP2004289069A (en) | Wiring board and its manufacturing method, semiconductor device and its manufacturing method, electronic device and electronic equipment | |
| JP2005340294A (en) | WIRING BOARD AND ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, ELECTRONIC DEVICE, AND ELECTRONIC DEVICE | |
| CN115529745B (en) | Circuit board and manufacturing method thereof | |
| US20250031313A1 (en) | Flexible circuit board and method of fabricating the same | |
| JP2005340292A (en) | WIRING BOARD AND ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD, ELECTRONIC DEVICE, AND ELECTRONIC DEVICE | |
| CN101316479B (en) | Circuit board and manufacturing method thereof | |
| KR20090083614A (en) | Printed circuit board | |
| CN1529358A (en) | Ball grid array package and printed circuit board used by same | |
| JP4438940B2 (en) | Wiring board, semiconductor device, electronic device and electronic equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090603 |