JP2004288814A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

Abstract

【課題】電気的な信頼性が高く、また、実装性に優れた半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【解決手段】半導体装置は、第１の半導体チップ１０と、第１の半導体チップ１０に搭載された第２の半導体チップ４０と、第１の半導体チップ１０と第２の半導体チップ４０との間に形成された、第１の半導体チップ１０と第２の半導体チップ４０とを電気的に接続する電気的接続部３４と有する。第１の半導体チップ１０における第２の半導体チップ４０が搭載される面の、第２の半導体チップ４０から露出する部分には、複数の突起電極２０が形成されてなる。
【選択図】 図９

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【従来の技術】
【０００３】
【特許文献１】
特開２０００−１１４２０６号公報
【０００４】
【発明の背景】
以前から、積層された複数の半導体チップを有する半導体装置が知られている。このとき、半導体チップの電極が、配線等と電気的に接続しやすい形状であれば、基板などへの実装性を高めることができ、半導体装置の電気的な接続信頼性を高めることができる。
【０００５】
本発明の目的は、電気的な信頼性の高く、また、実装性に優れた半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、第１の半導体チップと、
前記第１の半導体チップに搭載された第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に形成された、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する電気的接合部と、
を有し、
前記第１の半導体チップにおける前記第２の半導体チップが搭載される面の、前記第２の半導体チップから露出する部分には、複数の突起電極が形成されてなる。本発明によれば、第１の半導体チップにおける第２の半導体チップから露出する部分には、突起電極が形成されてなる。そのため、回路基板などに実装することが容易で、電気的な接続信頼性の高い半導体装置を提供することができる。
（２）本発明に係る半導体装置は、第１の半導体チップと、
前記第１の半導体チップに搭載された第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に形成された、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する電気的接合部と、
配線パターンを有する基板と、
ワイヤと、
を有し、
前記第１の半導体チップにおける前記第２の半導体チップが搭載される面の、前記第２の半導体チップから露出する部分には、複数の突起電極が形成されてなり、
前記第１及び第２の半導体チップは、前記基板に搭載されてなり、
前記ワイヤによって、前記配線パターンと前記突起電極とが電気的に接続されてなる。本発明によれば、第１の半導体チップにおける第２の半導体チップから露出する部分には、突起電極が形成されてなる。そのため、半導体チップと配線とをワイヤによって電気的に接続することが容易となり、電気的な接続信頼性の高い半導体装置を提供することができる。
（３）この半導体装置において、
前記基板は凹部を有し、
前記第１の半導体チップの少なくとも一部は、前記凹部内に配置されていてもよい。これによれば、半導体装置の厚みを薄くすることができるため、実装性に優れた半導体装置を提供することができる。
（４）この半導体装置において、
前記第１の半導体チップの前記第２の半導体チップと対向する面とは反対側の面は、前記凹部の底面と接触していてもよい。
（５）この半導体装置において、
前記基板は放熱部を有し、
前記第１の半導体チップは、前記放熱部に接触していてもよい。
（６）本発明に係る半導体装置は、第１の半導体チップと、
前記第１の半導体チップに搭載された第２の半導体チップと、
前記第１の半導体チップと前記第２の半導体チップとの間に形成された、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する電気的接合部と、
配線パターンを有する基板と、
を有し、
前記第１の半導体チップにおける前記第２の半導体チップが搭載される面の、前記第２の半導体チップから露出する部分には、複数の突起電極が形成されてなり、
前記突起電極は、前記配線パターンに対向して電気的に接続されてなる。本発明によれば、第１の半導体チップにおける第２の半導体チップから露出する部分には、突起電極が形成されてなる。そのため、半導体チップと配線とを電気的に接続することが容易となり、電気的な接続信頼性の高い半導体装置を提供することができる。
（７）この半導体装置において、
前記基板は、凹部と、前記凹部の底面に形成された開口と、を有し、
前記第１の半導体チップの少なくとも一部は、前記凹部内に配置されてなり、
前記第２の半導体チップの少なくとも一部は、前記開口内に配置されていてもよい。これによれば、半導体装置の厚みを薄くすることができるため、実装性に優れた半導体装置を提供することができる。
（８）この半導体装置において、
前記第１の半導体チップの外形は、前記第２の半導体チップの外形よりも大きくてもよい。
（９）本発明に係る回路基板には、上記半導体装置が実装されてもよい。
（１０）本発明に係る電子機器は、上記半導体装置を有してもよい。
（１１）本発明に係る半導体装置の製造方法は、（ａ）第１の半導体チップに、第１の突起電極と第２の突起電極とを形成すること、
（ｂ）第２の半導体チップに第３の突起電極を形成すること、及び、
（ｃ）前記第１の半導体チップにおける前記第１の突起電極が形成された領域に前記第２の半導体チップを搭載し、前記第１の突起電極と前記第３の突起電極とを対向させて電気的に接続すること、
を含む。本発明によれば、第１の半導体チップにおける第２の半導体チップから露出する部分には、第２の突起電極が形成される。そのため、回路基板などに実装することが容易で、電気的な接続信頼性の高い半導体装置を製造することができる。
（１２）本発明に係る半導体装置の製造方法は、（ａ）第１の半導体チップに、第１の突起電極と第２の突起電極とを形成すること、
（ｂ）第２の半導体チップに第３の突起電極を形成すること、
（ｃ）前記第１の半導体チップにおける前記第１の突起電極が形成された領域に前記第２の半導体チップを搭載し、前記第１の突起電極と前記第３の突起電極とを対向させて電気的に接続すること、
（ｄ）前記第１の半導体チップと前記第２の半導体チップとを、配線パターンを有する基板に搭載すること、及び、
（ｅ）前記第２の突起電極と前記配線パターンとを、ワイヤによって電気的に接続すること、
を含む。本発明によれば、第１の半導体チップにおける第２の半導体チップから露出する部分には、第２の突起電極が形成される。これによって、半導体チップと配線とをワイヤによって電気的に接続することが容易となるため、電気的な接続信頼性の高い半導体装置を製造することができる。
（１３）この半導体装置の製造方法において、
前記（ｅ）工程で、前記ワイヤの一部を前記配線パターンにボンディングした後に、前記ワイヤの他の一部を前記第２の突起電極にボンディングしてもよい。これによれば、ワイヤのループを低くすることができるため、厚みが薄く、実装性に優れた半導体装置を製造することができる。
（１４）この半導体装置の製造方法において、
前記基板は凹部を有し、
前記（ｄ）工程で、前記第１の半導体チップの少なくとも一部を前記凹部内に配置してもよい。これによれば、厚みが薄く、実装性に優れた半導体装置を製造することができる。
（１５）この半導体装置の製造方法において、
前記（ｄ）工程で、前記第１の半導体チップの前記第２の半導体チップと対向する面とは反対側の面を、前記凹部の底面と接触させてもよい。
（１６）この半導体装置の製造方法において、
前記基板は放熱部を有し、
前記（ｄ）工程で、前記第１の半導体チップを前記放熱部と接触させてもよい。
（１７）本発明に係る半導体装置の製造方法は、（ａ）第１の半導体チップに、第１の突起電極と第２の突起電極とを形成すること、
（ｂ）第２の半導体チップに第３の突起電極を形成すること、
（ｃ）前記第１の半導体チップにおける前記第１の突起電極が形成された領域に前記第２の半導体チップを搭載し、前記第１の突起電極と前記第３の突起電極とを対向させて電気的に接続すること、及び、
（ｄ）前記第２の突起電極を、基板に形成された配線パターンに対向させて電気的に接続すること、
を含む。本発明によれば、第１の半導体チップにおける第２の半導体チップから露出する部分には、第２の突起電極が形成される。そのため、半導体チップと配線とを対向させて電気的に接続することが容易となるため、電気的な接続信頼性の高い半導体装置を製造することができる。
（１８）この半導体装置の製造方法において、
前記基板は、凹部と、前記凹部の底面に形成された開口と、を有し、
前記（ｄ）工程で、前記第１の半導体チップの少なくとも一部を前記凹部内に配置し、前記第２の半導体チップの少なくとも一部を前記開口内に配置してもよい。これによれば、厚みの薄い、実装性に優れた半導体装置を製造することができる。
（１９）この半導体装置の製造方法において、
前記（ａ）工程で、前記第１の突起電極と前記第２の突起電極とをほぼ同じ高さに形成してもよい。
（２０）この半導体装置の製造方法において、
前記（ａ）工程で、前記第１の突起電極と前記第２の突起電極とを一括して形成してもよい。
（２１）この半導体装置の製造方法において、
前記（ａ）工程で、前記第１の突起電極と前記第２の突起電極との高さの差を５μｍ以内にしてもよい。
（２２）この半導体装置の製造方法において、
前記（ａ）工程で、前記第１の突起電極を前記第２の突起電極よりも高くしてもよい。
（２３）この半導体装置の製造方法において、
前記第１の突起電極は、第１の金属層と、前記第１の金属層上に形成された第２の金属層と、を含み、
前記第２の突起電極は、第３の金属層と、前記第３の金属層上に形成された第４の金属層と、を含み、
前記第１の金属層と前記第３の金属層とを同一の組成で形成し、
前記第２の金属層と前記第４の金属層とを同一の組成で形成してもよい。
（２４）この半導体装置の製造方法において、
前記第２の金属層上に他の金属層を形成することをさらに含んでもよい。
（２５）この半導体装置の製造方法において、
前記（ｃ）工程の前に、前記第１の半導体チップの電気的特性を検査してもよい。これによれば、第１の半導体チップに第２の半導体チップを搭載する前に、第１の半導体チップの電気的特性の検査を行う。すなわち、検査時には第１の半導体チップは、第１及び第２の突起電極を有する。このとき、第１及び第２の突起電極を、その高さがほぼ同じか、あるいは、高さの差が５μｍ以下になるように形成すれば、第１の半導体チップの検査を容易に行うことができるため、信頼性の高い半導体装置を製造することができる。
（２６）この半導体装置の製造方法において、
前記第１の半導体チップの外形は、前記第２の半導体チップの外形よりも大きくてもよい。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。
【０００８】
（第１の実施の形態）
図１〜図９は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法について説明するための図である。
【０００９】
はじめに、第１の半導体チップ１０を用意する。なお、第１の半導体チップ１０をウエハの状態で用意して、以下の工程を行ってもよい。半導体チップ１０は集積回路を有してもよい。半導体チップ１０の平面形状は矩形をなすことが一般的であるが、特に限定されるものではない。第１の半導体チップ１０は、パッド２２を有してもよい（図１参照）。パッド２２は、例えばＡｌで形成されてもよい。パッド２２は、第１の半導体チップ１０の一方の面に、複数行複数列に並んで形成されてもよい。
【００１０】
次に、第１の半導体チップ１０に、複数の突起電極２０を形成する。はじめに、パッド２２を有する第１の半導体チップ１０に、シード層２４を形成する。図２に示すように、シード層２４は、第１の半導体チップ１０のパッド２２が形成された面の全面に設けられてもよい。シード層２４は、例えば、Ｔｉ，ＴｉＮ，ＴｉＷで形成してもよい。次に、シード層２４上に、レジスト２６を形成する（図３参照）。レジスト２６は、パッド２２とオーバーラップしないように形成してもよい。レジスト２６は、シード層２４上に形成された平坦なレジスト層から、その一部を取り除くようにパターニングすることで形成してもよい。パターニングすることによって、パッド２２とオーバーラップする領域のレジスト層を取り除いてもよい。レジスト層は、露光及び現像することで、パターニングしてもよい。あるいは、予めパッド２２とオーバーラップする領域を避けて、レジスト２６を形成してもよい。次に、シード層２４上の、レジスト２６から露出する部分（パッド２２とオーバーラップする部分）に金属層２８を形成する（図４参照）。金属層２８は、電解メッキによって形成してもよい。シード層２４を第１の半導体チップ１０の全面に形成することで、複数の金属層２８を一括して形成することが可能となる。金属層２８は、単一の金属層で形成してもよく、あるいは、複数の金属層を積層して金属層２８を形成してもよい。次に、レジスト２６を除去する（図５参照）。最後に、金属層２８から露出した部分のシード層２４を除去して、複数の突起電極２０を形成してもよい（図６参照）。金属層２８をマスクとして利用して、シード層２４の一部を除去してもよい。なお、同様の工程によって、第２の半導体チップ４０に、第３の突起電極４２を形成してもよい。
【００１１】
第１の半導体チップ１０に形成された突起電極２０は、第１の突起電極３０と第２の突起電極３２とを含む。後の工程（第１の半導体チップ１０に第２の半導体チップ４０を搭載する工程）で、第２の半導体チップ４０とオーバーラップする領域に形成された突起電極２０を、第１の突起電極３０としてもよく、第２の半導体チップ４０から露出する領域（露出部１４）に形成された突起電極２０を第２の突起電極３２としてもよい。例えば、第１の突起電極３０は、第１の半導体チップ１０の中央付近に配置されてもよく、第２の突起電極３２は、第１の突起電極３０を囲むように、第１の半導体チップ１０の周縁部付近に配置されてもよい。第１の突起電極３０と第２の突起電極３２とを、ほぼ同じ高さになるように形成してもよい。あるいは、第１の突起電極３０と第２の突起電極３２との高さの差が、５μｍ以内になるように形成してもよい。また、上述したように、第１及び第２の突起電極３０，３２を、一括して形成してもよい。
【００１２】
上述したように、金属層２８は単一の層で形成されてもよく、複数の金属層が積層されて形成されてもよい。複数の金属層を積層して、金属層２８を形成する場合、第１の突起電極３０を、シード層２４上に形成された第１の金属層と、第１の金属層上に形成された第２の金属層とを有するように形成してもよい。また、第２の突起電極３２を、シード層２４上に形成された第３の金属層と、第３の金属層上に形成された第４の金属層とを有するように形成してもよい。このとき、第１の金属層と第３の金属層とを同一の組成で形成してもよい。そして、第２の金属層と第４の金属層とを同一の組成で形成してもよい。各層を同一の組成で形成することで、突起電極２０を一括で形成することが可能となり、効率よく半導体装置を製造することができる。例えば、第１及び第３の金属層をニッケル（Ｎｉ）によって形成し、第２及び第４の金属層を金（Ａｕ）によって形成してもよい。なお、第２の金属層上に、図示しない他の金属層（例えばハンダ）を形成してもよい。このとき、第１の突起電極３０が第２の突起電極３２よりも高くなるように、突起電極２０を形成してもよい。なお、他の金属層の高さが５μｍ以内になるように、該他の金属層を形成してもよい。これにより、第１の突起電極３０と第３の突起電極４２との接合が容易となる。
【００１３】
次に、第１及び第２の半導体チップ１０，４０の電気的特性を検査してもよい。本検査工程は、第１の半導体チップ１０に第２の半導体チップ４０を搭載する前に行ってもよい。また、本工程は、第１及び第２の半導体チップ１０，４０に、突起電極を形成した後に行ってもよい。これにより、電気的な接続信頼性の高い半導体装置を製造することができる。図７は、検査工程を示す図である。検査工程では、検査治具３６に形成された複数の微細なニードル３８を突起電極２０に接触させて、その電気的特性を検査する。第１の突起電極３０と第２の突起電極３２とをほぼ同じ高さに形成することで、あるいは、それらの高さの差が５μｍ以内になるように形成することで、全ての突起電極２０にニードル３８を接触させることができるため、信頼性の高い検査を行うことができ、信頼性の高い半導体装置を製造することができる。
【００１４】
次に、第１の半導体チップ１０における第１の突起電極３０が形成された領域に、第２の半導体チップ４０を搭載し、第１の突起電極３０と第３の突起電極４２とを対向させて電気的に接続する（図８参照）。例えば、第１の突起電極３０と第３の突起電極４２とが対向するように、第１及び第２の半導体チップ１０，４０の位置あわせを行う。このとき、第２の突起電極３２を、第２の半導体チップ４０から露出させてもよい。そして、第１の突起電極３０と第３の突起電極４２とを接触させて、加熱、加圧する金属接合によって、第１の突起電極３０と第３の突起電極４２とを電気的に接続してもよい。あるいは、ＡＣＦ（異方性導電フィルム）や、ＡＣＰ（異方性導電ペースト）を利用して、第１の突起電極３０と第３の突起電極４２との間に導電粒子を介在させることで、第１の突起電極３０と第３の突起電極４２とを電気的に接続してもよい。なお、第１の半導体チップ１０の外形は、第２の半導体チップ４０の外形よりも大きくてもよい。
【００１５】
本実施の形態に係る半導体装置の製造方法によると、第１の半導体チップ１０の第２の半導体チップ４０から露出した部分（露出部１４）に、突起電極２０（詳しくは、第２の突起電極３２）が形成される。これにより、突起電極２０を容易に電気的接続に使用することが可能となるため、実装性に優れた、電気的な接続信頼性の高い半導体装置を製造することができる。
【００１６】
以上の工程によって、半導体装置１を製造することができる。なお、図９は、半導体装置１の断面図である。半導体装置１は、第１の半導体チップ１０と、第１の半導体チップ１０に搭載された第２の半導体チップ４０と、第１の半導体チップ１０と第２の半導体チップ４０との間に形成された電気的接合部３４と、を有する。電気的接合部３４は、第１及び第２の半導体チップ１０，４０を電気的に接続する役割を果たすものである。電気的接合部３４は、積層された複数の金属層によって形成されていてもよい。具体的には、電気的接合部３４は、上述の第１の突起電極３０と第３の突起電極４２とが結合して、あるいは、導電粒子を介して電気的に接続されたものであってもよい。
【００１７】
半導体装置１は、複数の突起電極２０を有する。突起電極２０は、第１の半導体チップ１０における第２の半導体チップ４０が搭載される面の、第２の半導体チップ４０から露出する部分（露出部１４）に形成されてなる。すなわち、第１の半導体チップ１０の第２の突起電極３２を、突起電極２０と称してもよい。これによると、第１の半導体チップ１０の露出部１４に突起電極２０が配置されるため、突起電極２０を、容易に配線基板等と電気的に接続させることができる。すなわち、容易に電気的な接続を図ることが可能な、実装性の高い半導体装置を提供することができる。なお、図９に示すように、半導体装置１は樹脂層５０を有してもよい。これにより、各電気的接合部３４にかかる応力を軽減することができるため、応力等に対する信頼性の高い半導体装置を提供することができる。
【００１８】
なお、本実施の形態に係る半導体装置は、上述の製造方法から選択したいずれかの特定事項から導かれる構成を含み、本実施の形態に係る半導体装置の効果は、上述の効果を備える。
【００１９】
（第２の実施の形態）
以下、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用することができる。
【００２０】
本実施の形態に係る半導体装置の製造方法は、基板６０に、第１及び第２の半導体チップ１０，４０を搭載することを含む。基板６０は、配線パターン６２を有する。第１及び第２の半導体チップ１０，４０は、既に説明した内容を適用することができる。そして、第１及び第２の半導体チップ１０，４０は、半導体装置１として構成されていてもよい。
【００２１】
基板６０の材料は特に限定されるものではない。基板６０は、例えば、有機系又は無機系のいずれの材料で形成されていてもよく、これらの複合構造からなるものであってもよい。有機系の基板として、例えば、ポリエチレンテレフタレート（ＰＥＴ）からなる基板を使用してもよい。また、無機系の材料から形成された基板６０として、例えばセラミック基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。また、基板６０は、異なる材料からなる２つ以上の部品から形成されてもよい。例えば、基板６０の一部に、第１及び第２の半導体チップ１０，４０よりも放熱性の高い部材を使用すれば、放熱部を有する基板６０を形成することができる。このとき、第１の半導体チップ１０を、該放熱部と接触させてもよい。また、基板６０の形状も、特に限定されるものではなく、例えば、基板６０は凹部６４を有してもよい。第１の基板６６に、開口を有する第２の基板６８を搭載することで、凹部６４を有する基板６０を形成してもよい。すなわち、基板６０は、第１の基板６６と第２の基板６８とから形成されてもよい。このとき、第１の基板６６は、第１及び第２の半導体チップ１０，４０よりも放熱性の高い部材であってもよい。
【００２２】
基板６０は配線パターン６２を有する。配線パターン６２は、例えば、銅箔などの金属箔を接着剤を介して基板６０に貼り付けて、フォトリソグラフィを適用した後にエッチングして形成してもよい。あるいは、スパッタリング等を利用して、配線パターン６２を形成してもよい。また、無電解メッキで配線パターン６２を形成するアディティブ法を適用して、配線パターン６２を形成してもよい。基板６０が、第１の基板６６と第２の基板６８とからなる場合、配線パターン６２は、第２の基板６８に形成してもよい。
【００２３】
次に、第１の半導体チップ１０の第２の半導体チップ４０から露出した部分（露出部１４）に形成された第２の突起電極３２と、配線パターン６２とを、ワイヤ７０によって電気的に接続する。ワイヤ７０は、既に公知となっているいずれのボンディングツールを使用して形成してもよい。また、ワイヤ７０として、既に公知となっているいずれのワイヤを適用してもよい。本発明に係る半導体装置の製造方法によると、第２の突起電極３４は露出部１４に形成される。そのため、容易にワイヤ７０を第２の突起電極３４にボンディングすることができ、電気的な接続信頼性の高い半導体装置を製造することができる。なお、第１の半導体チップ１０は突起電極２０を有することから、第１の半導体チップ１０側にいわゆるセカンドボンディングを行っても、第１の半導体チップ１０にダメージを与えることを防止することができる。そのため、ワイヤ７０の一部７２を配線パターン６２にボンディングし、その後、ワイヤ７０の他の一部７４を第２の突起電極３４にボンディングすることによって、ワイヤ７０を形成することができる。これによると、ワイヤ７０のループの高さを低くすることができるため、厚みが薄く、実装性に優れた半導体装置を製造することができる。
【００２４】
なお、基板６０が凹部６４を有する場合、第１の半導体チップ１０の少なくとも一部が凹部６４内に配置されるように、第１及び第２の半導体チップ１０，４０（半導体装置１）を基板６０に搭載してもよい。これによると、半導体装置の厚みを薄くすることができるため、さらに実装性に優れた半導体装置を製造することができる。また、第１の半導体チップ１０の第２の半導体チップ４０と対向する面とは反対側の面１１が凹部６４の底面６５（第１の基板６６）と接触するように、第１及び第２の半導体チップ１０，４０を搭載してもよい。また、基板６０が放熱部を有するとき、第１の半導体チップ１０の面１１が放熱部に接触するように、第１及び第２の半導体チップ１０，４０を搭載してもよい。これによると、放熱性に優れた、信頼性の高い半導体装置を製造することができる。第１の基板６６を放熱性の高い部材で形成して、第１の半導体チップ１０の面１１を凹部６４の底面６５に接触させてもよい。
【００２５】
最後に、外部端子６３を形成してもよい。外部端子６３は、配線パターン６２と電気的に接続されるように形成する。外部端子６３は、例えばハンダによって形成してもよい。
【００２６】
以上の工程によって、半導体装置２を製造することができる。図１０は、半導体装置２の断面図である。半導体装置２は、第１の半導体チップ１０と、第１の半導体チップ１０に搭載された第２の半導体チップ４０と、第１の半導体チップ１０と第２の半導体チップ４０との間に形成された電気的接合部３４と、を有する。電気的接合部３４は、第１及び第２の半導体チップ１０，４０を電気的に接続する役割を果たすものである。そして、第１の半導体チップ１０の露出部１４には、複数の突起電極２０（第２の突起電極３２）が形成されてなる。すなわち、本実施の形態に係る半導体装置２は、上述した半導体装置１を有する。
【００２７】
半導体装置２は、基板６０を有する。基板６０には、配線パターン６２が形成されてなる。基板６０には、第１の半導体チップ１０及び第２の半導体チップ４０が搭載されてなる。すなわち、基板６０には、上述した半導体装置１が搭載されてなる。基板６０は凹部６４を有してもよく、このとき、第１の半導体チップ１０の少なくとも一部は、凹部６４内に配置されていてもよい。これにより、厚みが薄く、実装性に優れた半導体装置を提供することができる。
【００２８】
半導体装置２は、ワイヤ７０を有する。配線パターン６２と第１の半導体チップ１０の突起電極２０とは、ワイヤ７０によって電気的に接続されてなる。上述したように、突起電極２０は、半導体装置１を構成する半導体チップ１０の露出部１４に形成されてなる。そのため、ワイヤ７０と突起電極２０（第２の突起電極３２）との接合が安定した、電気的な接続信頼性の高い半導体装置を提供することができる。
【００２９】
半導体装置２は、さらに、樹脂層５２を有してもよい。これにより、ワイヤ７０等を保護することが可能な、信頼性の高い半導体装置を提供することができる。なお、図１１には、上述した半導体装置２を実装した回路基板１０００が示されている。また、半導体装置２を有する電子機器として、図１２にはノート型パーソナルコンピュータ２０００が示され、図１３には携帯電話３０００が示されている。
【００３０】
（第３の実施の形態）
以下、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を説明する。なお、本実施の形態でも、既に説明した内容を可能な限り適用することができる。
【００３１】
本実施の形態に係る半導体装置の製造方法では、第１及び第２の半導体チップ１０，４０を、基板８０に搭載することを含む。基板８０には配線パターン８２が形成されている。そして、第１及び第２の半導体チップ１０，４０は、半導体装置１として構成されていてもよい。
【００３２】
基板８０の材料は特に限定されず、先に説明した基板６０の内容を適用してもよい。また、基板８０の形状も特に限定されないが、基板８０は凹部８４を有してもよく、凹部８４の底面には開口８５が形成されていてもよい。開口８５を有する第１の基板８７に、開口を有する第２の基板８８を搭載することで、凹部８４と、開口８５とを有する基板８０を形成してもよい。第２の基板８８は、図１３に示すように、複数層に形成された配線パターン８２を有してもよい。
【００３３】
本実施の形態に係る半導体装置の製造方法では、第２の突起電極３２を、基板８０に形成された配線パターン８２に対向させて電気的に接続する。例えば、第２の突起電極３２と配線パターン８２とを接触させて、加熱、加圧する金属接合によって、第２の突起電極３２と配線パターン８２とを電気的に接続してもよい。あるいは、ＡＣＦ（異方性導電フィルム）や、ＡＣＰ（異方性導電ペースト）を利用して、第２の突起電極３２と配線パターン８２との間に導電粒子（図示せず）を介在させることで、第２の突起電極３２と配線パターン８２とを電気的に接続してもよい。本発明に係る半導体装置の製造方法によると、突起電極２０（第２の突起電極３２）を配線パターン８２と対向させて電気的に接続させる。第２の突起電極３２は、第１の半導体チップ１０の露出部１４に形成されてなるため、これを配線パターン８２と対向させることが容易となり、電気的な接続信頼性の高い半導体装置を製造することができる。
【００３４】
なお、基板８０が、凹部８４と、凹部８４の底面に形成された開口８５を有する場合、第１の半導体チップ１０の少なくとも一部が凹部８４内に配置され、第２の半導体チップ４０の少なくとも一部が開口８５内に配置されるように、半導体装置１を搭載してもよい。これによれば、厚みの薄い、実装性に優れた半導体装置を製造することができる。
【００３５】
最後に、外部端子８３を形成してもよい。外部端子８３は、配線パターン８２と電気的に接続されるように形成する。外部端子８３は、例えばハンダによって形成してもよい。
【００３６】
以上の工程によって、半導体装置３を製造することができる。図１３は、半導体装置３の断面図である。半導体装置３は、第１の半導体チップ１０と、第１の半導体チップ１０に搭載された第２の半導体チップ４０と、第１の半導体チップ１０と第２の半導体チップ４０との間に形成された電気的接合部３４と、を有する。電気的接合部３４は、第１及び第２の半導体チップ１０，４０を電気的に接続する役割を果たすものである。そして、第１の半導体チップ１０の露出部１４には、複数の突起電極２０（第２の突起電極３２）が形成されてなる。すなわち、本実施の形態に係る半導体装置３は、上述した半導体装置１を有する。
【００３７】
半導体装置３は、基板８０を有する。基板８０には、配線パターン８２が形成されてなる。そして、第１の半導体チップ１０の突起電極２０（第２の突起電極３４）は、配線パターン８２に対向して電気的に接続されてなる。上述したように、突起電極２０（第２の突起電極３４）は、半導体装置１を構成する第１の半導体チップ１０の露出部１４に形成されてなる。そのため、突起電極２０（第２の突起電極３４）と配線パターン８２とが安定して接続した、信頼性の高い半導体装置を提供することができる。なお、基板８０は、凹部８４と、凹部８４の底面に形成された開口８５と、を有してもよい。このとき、第１の半導体チップ１０の少なくとも一部は凹部８４内に配置されていてもよく、第２の半導体チップ４０の少なくとも一部は開口８５内に配置されていてもよい。これにより、厚みの薄い、実装性に優れた半導体装置を提供することができる。
【００３８】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】図１は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図２】図２は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図３】図３は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図４】図４は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図５】図５は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図６】図６は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図７】図７は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図８】図８は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図９】図９は、本発明を適用した第１の実施の形態に係る半導体装置の製造方法を示す図である。
【図１０】図１０は、本発明を適用した第２の実施の形態に係る半導体装置の製造方法を示す図である。
【図１１】図１１は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図１２】図１２は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１３】図１３は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図１４】図１４は、本発明を適用した第３の実施の形態に係る半導体装置の製造方法を示す図である。
【符号の説明】
１０ 第１の半導体チップ、 ２０ 突起電極、 ３０ 第１の突起電極、３２ 第２の突起電極、 ３４ 電気的接続部、 ４０ 第２の半導体チップ、 ４２ 第３の突起電極

Claims (26)

1. 第１の半導体チップと、
   前記第１の半導体チップに搭載された第２の半導体チップと、
   前記第１の半導体チップと前記第２の半導体チップとの間に形成された、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する電気的接合部と、
   を有し、
   前記第１の半導体チップにおける前記第２の半導体チップが搭載される面の、前記第２の半導体チップから露出する部分には、複数の突起電極が形成されてなる半導体装置。
2. 第１の半導体チップと、
   前記第１の半導体チップに搭載された第２の半導体チップと、
   前記第１の半導体チップと前記第２の半導体チップとの間に形成された、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する電気的接合部と、
   配線パターンを有する基板と、
   ワイヤと、
   を有し、
   前記第１の半導体チップにおける前記第２の半導体チップが搭載される面の、前記第２の半導体チップから露出する部分には、複数の突起電極が形成されてなり、
   前記第１及び第２の半導体チップは、前記基板に搭載されてなり、
   前記ワイヤによって、前記配線パターンと前記突起電極とが電気的に接続されてなる半導体装置。
3. 請求項２記載の半導体装置において、
   前記基板は凹部を有し、
   前記第１の半導体チップの少なくとも一部は、前記凹部内に配置されてなる半導体装置。
4. 請求項３記載の半導体装置において、
   前記第１の半導体チップの前記第２の半導体チップと対向する面とは反対側の面は、前記凹部の底面と接触してなる半導体装置。
5. 請求項２から請求項４のいずれかに記載の半導体装置において、
   前記基板は放熱部を有し、
   前記第１の半導体チップは、前記放熱部に接触してなる半導体装置。
6. 第１の半導体チップと、
   前記第１の半導体チップに搭載された第２の半導体チップと、
   前記第１の半導体チップと前記第２の半導体チップとの間に形成された、前記第１の半導体チップと前記第２の半導体チップとを電気的に接続する電気的接合部と、
   配線パターンを有する基板と、
   を有し、
   前記第１の半導体チップにおける前記第２の半導体チップが搭載される面の、前記第２の半導体チップから露出する部分には、複数の突起電極が形成されてなり、
   前記突起電極は、前記配線パターンに対向して電気的に接続されてなる半導体装置。
7. 請求項６記載の半導体装置において、
   前記基板は、凹部と、前記凹部の底面に形成された開口と、を有し、
   前記第１の半導体チップの少なくとも一部は、前記凹部内に配置されてなり、
   前記第２の半導体チップの少なくとも一部は、前記開口内に配置されてなる半導体装置。
8. 請求項１から請求項７のいずれかに記載の半導体装置において、
   前記第１の半導体チップの外形は、前記第２の半導体チップの外形よりも大きい半導体装置。
9. 請求項１から請求項８のいずれかに記載の半導体装置が実装された回路基板。
10. 請求項１から請求項８のいずれかに記載の半導体装置を有する電子機器。
11. （ａ）第１の半導体チップに、第１の突起電極と第２の突起電極とを形成すること、
    （ｂ）第２の半導体チップに第３の突起電極を形成すること、及び、
    （ｃ）前記第１の半導体チップにおける前記第１の突起電極が形成された領域に前記第２の半導体チップを搭載し、前記第１の突起電極と前記第３の突起電極とを対向させて電気的に接続すること、
    を含む半導体装置の製造方法。
12. （ａ）第１の半導体チップに、第１の突起電極と第２の突起電極とを形成すること、
    （ｂ）第２の半導体チップに第３の突起電極を形成すること、
    （ｃ）前記第１の半導体チップにおける前記第１の突起電極が形成された領域に前記第２の半導体チップを搭載し、前記第１の突起電極と前記第３の突起電極とを対向させて電気的に接続すること、
    （ｄ）前記第１の半導体チップと前記第２の半導体チップとを、配線パターンを有する基板に搭載すること、及び、
    （ｅ）前記第２の突起電極と前記配線パターンとを、ワイヤによって電気的に接続すること、
    を含む半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｅ）工程で、前記ワイヤの一部を前記配線パターンにボンディングした後に、前記ワイヤの他の一部を前記第２の突起電極にボンディングする半導体装置の製造方法。
14. 請求項１２又は請求項１３記載の半導体装置の製造方法において、
    前記基板は凹部を有し、
    前記（ｄ）工程で、前記第１の半導体チップの少なくとも一部を前記凹部内に配置する半導体装置の製造方法。
15. 請求項１４記載の半導体装置の製造方法において、
    前記（ｄ）工程で、前記第１の半導体チップの前記第２の半導体チップと対向する面とは反対側の面を、前記凹部の底面と接触させる半導体装置の製造方法。
16. 請求項１２から請求項１５のいずれかに記載の半導体装置の製造方法において、
    前記基板は放熱部を有し、
    前記（ｄ）工程で、前記第１の半導体チップを前記放熱部と接触させる半導体装置の製造方法。
17. （ａ）第１の半導体チップに、第１の突起電極と第２の突起電極とを形成すること、
    （ｂ）第２の半導体チップに第３の突起電極を形成すること、
    （ｃ）前記第１の半導体チップにおける前記第１の突起電極が形成された領域に前記第２の半導体チップを搭載し、前記第１の突起電極と前記第３の突起電極とを対向させて電気的に接続すること、及び、
    （ｄ）前記第２の突起電極を、基板に形成された配線パターンに対向させて電気的に接続すること、
    を含む半導体装置の製造方法。
18. 請求項１７記載の半導体装置の製造方法において、
    前記基板は、凹部と、前記凹部の底面に形成された開口と、を有し、
    前記（ｄ）工程で、前記第１の半導体チップの少なくとも一部を前記凹部内に配置し、前記第２の半導体チップの少なくとも一部を前記開口内に配置する半導体装置の製造方法。
19. 請求項１１から請求項１８のいずれかに記載の半導体装置の製造方法において、
    前記（ａ）工程で、前記第１の突起電極と前記第２の突起電極とをほぼ同じ高さに形成する半導体装置の製造方法。
20. 請求項１９記載の半導体装置の製造方法において、
    前記（ａ）工程で、前記第１の突起電極と前記第２の突起電極とを一括して形成する半導体装置の製造方法。
21. 請求項１１から請求項１８のいずれかに記載の半導体装置の製造方法において、
    前記（ａ）工程で、前記第１の突起電極と前記第２の突起電極との高さの差を５μｍ以内にする半導体装置の製造方法。
22. 請求項２１記載の半導体装置の製造方法において、
    前記（ａ）工程で、前記第１の突起電極を前記第２の突起電極よりも高くする半導体装置の製造方法。
23. 請求項１１から請求項２２のいずれかに記載の半導体装置の製造方法において、
    前記第１の突起電極は、第１の金属層と、前記第１の金属層上に形成された第２の金属層と、を含み、
    前記第２の突起電極は、第３の金属層と、前記第３の金属層上に形成された第４の金属層と、を含み、
    前記第１の金属層と前記第３の金属層とを同一の組成で形成し、
    前記第２の金属層と前記第４の金属層とを同一の組成で形成する半導体装置の製造方法。
24. 請求項２２を引用する請求項２３記載の半導体装置の製造方法において、
    前記第２の金属層上に他の金属層を形成することをさらに含む半導体装置の製造方法。
25. 請求項１１から請求項２４のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程の前に、前記第１の半導体チップの電気的特性を検査する半導体装置の製造方法。
26. 請求項１１から請求項２５のいずれかに記載の半導体装置の製造方法において、
    前記第１の半導体チップの外形は、前記第２の半導体チップの外形よりも大きい半導体装置の製造方法。

Images