JP2004274865A - Overcurrent protection circuit - Google Patents
Overcurrent protection circuit Download PDFInfo
- Publication number
- JP2004274865A JP2004274865A JP2003061412A JP2003061412A JP2004274865A JP 2004274865 A JP2004274865 A JP 2004274865A JP 2003061412 A JP2003061412 A JP 2003061412A JP 2003061412 A JP2003061412 A JP 2003061412A JP 2004274865 A JP2004274865 A JP 2004274865A
- Authority
- JP
- Japan
- Prior art keywords
- detection
- overcurrent
- circuit
- main current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明はパワートランジスタに過電流が流れ、パワートランジスタが破壊されるのを保護する過電流保護回路に関する。
【0002】
【従来の技術】
テレビジョン受像機あるいはオーディオ機器等の電源に商業電源から必要とする直流電圧が容易に得られることからスイッチング電源回路が多く用いられている。斯かるスイッチング電源回路等に用いられるパワートランジスタに過電流が流れるとパワートランジスタは破壊されるので、過電流が流れたことを検出して保護する必要がある。
【0003】
図3は従来の過電流保護回路の回路図である。パワーMOSトランジスタ1のゲート電極にはゲートコントロール回路2を介してパルス信号が加えられる。ゲートコントロール回路2とアース間には保護用トラスンジスタ3のコレクタ・ソースが接続されている。
【0004】
また保護用トランジスタ3のゲート電極はパワートランジスタ1のドレイン電極に接続されている。パワートランジスタ1のドレイン電極には負荷抵抗4が接続されている。
【0005】
今パワートランジスタ1のドレイン・ソース間に流れると、ドレイン電極の電圧が上昇する。従ってパワートランジスタ1のドレイン電極端子の電圧VDSは
VDS=IDS×R
ここで、IDSはパワートランジスタ1のドレイン・ソース電流
Rは負荷抵抗の抵抗値である。
【0006】
負荷抵抗Rを1Ωとしおけば、パワートランジスタ3のドレイン・ソース電流IDSが1Aになると、パワートランジスタ1のドレイン電極端子の端子電圧VDSは1Vとなる。1A以上の電流であるドレイン・ソース電流IDSが流れると、ドレイン電極端子の端子電圧VDSが1V以上となる。端子電圧VDSが1V以上となると過電流であると設定し、保護用トランジスタ3をオフさせ、ゲートコントロール回路2を不動作させるため、パワートランジスタ1は不動作されて破壊から保護する。
【0007】
ところで図4に示すように、パワートランジスタ1のドレイン・ソース電極間は電源投入前に無限大の抵抗値であるため、パワートランジスタ1のドレイン電極端子は1V以上となる。これは過電流が流れたのと同じ状態を呈し保護用トランジスタ3がオンされ、ゲートコントロール回路2をオフしてしまうために、起動できないこととなる。
【0008】
そこで、図4に示す電源投入時T0からT1の期間、例えばコンデンサ5を接続する等し、その間保護用トランジスタ3がオンされないようにしている。しかし負荷が短絡されているとき等には前述の電源投入時T0からT1の期間にパワートランジスタ1に過電流が流れることがある。前述した通り、起動状態T0からT1の期間は保護用トランジスタ3が強制的にオフされているので、過電流に対する保護動作が働かずパワートランジスタ1を破壊してしまう。
【0009】
図5は斯かる欠点を除去したものである。パワーMOSトランジスタ7は同一半導体チップ上に主電流素子7aと共に検出素子7bとが設けられている。主電流素子7aと検出素子7bはユニットセルがW:1(例えば100:1)となるように分割され並列接続されている。
【0010】
図6の等価回路で示すように、主電流素子7aと検出素子7bはゲート電極が接続され、パルス状のゲート信号が加えられる。またドレイン電極も共に接続され負荷8への電流が流れる。検出素子7bのソース電極には検出抵抗9が接続されているが、主電流素子7aのソース電極はそのままアースし損失がないようにしている。検出素子7bのソース電極と検出抵抗9との接続点には過電流検出用トランジスタ10が接続されている。
【0011】
ゲート電極にパルス状のゲート信号が加わるごとにパワーMOSトランジスタ7の主電流素子7aと検出素子7bがオンし、主電流素子7aのドレイン・ソースを介して負荷8に負荷電流Idを供給する。そしてパワーMOSトランジスタ7の検出素子7bのドレイン・ソースにも負荷電流Idに比例した検出電流Ikが流れる。
【0012】
主電流素子7aのドレイン・ソース間に過大な負荷電流Idが流れると、検出電流Ikも増加し、検出素子7bに接続された検出抵抗9の検出電位も高まり、過電流設定値を超えると過電流検出用トランジスタ10がオンされる。それによりゲートコントロール回路2が不動作されるので、パワーMOSトランジスタ7も不動作され過電流から保護される。
【0013】
前述の検出素子7bに接続された検出抵抗9の検出電位は正常の起動時には過電流設定値を超えることがないので、過電流検出用トランジスタ10がオンされることない。そして負荷が短絡されている等して起動時に過電流が流れたときには検出抵抗9の検出電位が過電流設定値を超え、過電流検出用トランジスタ10がオンし、ゲートコントロール回路2が不動作される。ゲートコントロール回路2が不動作されることによりパワートランジスタ7も不動作され過電流から保護される。
【0014】
しかし主電流素子7aのソース端子S1と検出素子7bの検出端子S2との間に電圧降下(検出電圧VK)が発生するので、主電流素子7aのドレイン・ソース間に印加される電圧VDS1と検出素子7bのドレイン・ソース間に印加される電圧VDS2とが検出電圧VKだけ異なる。即ち
VDS2=VDS1−VK
となる。このため検出素子7bに実際に流れる電流は、主電流素子7aと検出素子7bのユニットセルの分割比(100:1)によらなくなり、パワートランジスタ7に流れる過電流を正確には検出されないこととなる。
【0015】
【特許文献1】
特開2001−211059号公報
【0016】
【発明が解決しようとする課題】
図3に示すような、パワーMOSトランジスタ1のゲート電極に接続されたゲートコントロール回路2とアース間には保護用トラスンジスタ3のコレクタ・ソースを接続する。そして保護用トランジスタ3のベース電極にパワーMOSトランジスタ1のドレイン電圧を加えている。そして負荷の短絡等により過電流が生じ、ドレイン電圧が設定値を超えたとき保護用トランジスタ3をオンし、ゲートコントロール回路2を不動作させてワーMOSトランジスタ1をオフさせ過電流から保護している。
【0017】
このようにパワーMOSトランジスタ1のドレイン電極を検出する過電流保護回路では起動時に誤動作しないようにするため、過電流保護が動作しないようにしている。従って起動時に過電流が流れたときには過電流保護回路が動作せず、パワーMOSトランジスタが破壊してしまう。
【0018】
また図5に示すような、パワーMOSトランジスタ7を同一半導体チップ上に主電流素子7aと検出素子7bとが設け、主電流素子7aと検出素子7bが100:1となるように分割され並列接続する。そして検出素子7bのソース電極に接続された検出抵抗9に生じる検出電圧が設定値を超えたとき、過電流検出用トランジスタ10をオンし、過電流保護するものにおいては、パワーMOSトランジスタ7の主電流素子7aと検出素子7b間の端子間に電位差が生じ、検出素子の検出端子では過電流を正確に検出できないこととなる。
【0019】
【課題を解決するための手段】
本発明は起動時に過電流が生じても過電流保護回路が動作されるようにすると共に、過電流を正確に検出できるようにするもので、
主電流が流れる主電流素子と主電流に応じた検出電流が流れる検出素子を有し、負荷に負荷電流を供給するゲート制御型のパワートランジスタと、前記検出素子に流れる電流に基づいて過電流を検出する第1の検出回路と、前記主電流素子に流れる電流に基づいて過電流を検出する第2の検出回路と、前記第1の検出回路と第2の検出回路が共に過電流を検出したときに、パワートランジスタを不動作させるゲートコントロール回路とよりなる過電流保護回路を提供する。
【0020】
また本発明は主電流が流れる主電流素子と主電流に応じた検出電流が流れる検出素子を有し、負荷に主電流素子に流れる電流を供給するゲート制御型のパワートランジスタと、前記検出素子に接続された検出抵抗の検出電圧と基準電圧とを比較する第1の検出回路と、前記主電流素子に接続された負荷への電圧と基準電圧とを比較する第2の検出回路と、前記第1の検出回路と第2の検出回路からの出力信号および前記パワートランジスタのゲート電極に加えられるゲート信号が共に加えられたときに過電流保護信号を発生する保護信号発生回路とよりなり、前記保護信号発生回路の過電流保護信号でゲートコントロール回路を不動作させ、それによりパワートランジスタを不動作させる過電流より保護する過電流保護回路を提供する。
【0021】
さらに前記第1および第2の検出回路はオペアンプであり、一方の入力端子に加えられる基準電圧の大きさを選定して過電流の検出値を定める過電流保護回路を提供する。
【0022】
【発明の実施の形態】
本発明の実施の形態を図1および図2を参照して詳細に説明する。
【0023】
図1において、パワーMOSトランジスタ11は同一半導体チップに主電流が流れる主電流素子11aと主電流に応じた検出電流が流れる検出素子11bが設けられている。主電流素子11aと検出素子11bはユニットセルがW:1(例えば100:1)となるように分割され並列接続されている。
【0024】
図2にパワーMOSトランジスタ11の等価回路を示す。主電流素子11aと検出素子11bはドレイン電極が接続され共に負荷12に接続されている。同様に主電流素子11aと検出素子11bのゲート電極も接続され、共にゲートコントロール回路13に接続されている。ゲートコントロール回路13からはパルス状のゲート信号Gが発生され、主電流素子11aと検出素子11bのゲート電極に加えられ、パワーMOSトランジスタ11をオン・オフさせ所定の負荷電圧が得られるようにしている。
【0025】
パワーMOSトランジスタ11の検出素子11bのソース電極には検出抵抗14が接続されているが、主電流素子11aのソース電極はそのままアースし損失がないようにしている。
【0026】
第1のオペアンプからなる第1の検出回路16の+端子は検出抵抗14の検出端子S2に接続され、−端子には基準電圧原17接続されている。そして+端子に加えられる検出端子S2で検出される検出電圧Vkが−端子に加えられる基準電圧源17の基準電圧ref1より大きいとき第1の検出回路16から出力信号を発生する。
【0027】
また第2のオペアンプからなる第2の検出回路18の+端子はパワーMOSトランジスタ11の主電流素子11aのドレイン電極端子Dに接続され、−端子には基準電圧原19接続されている。第1の検出回路16と同様に+端子に加えられるパワーMOSトランジスタ11のドレイン電圧Vdが−端子に加えられる基準電圧源19の基準電圧ref2より大きいとき第2の検出回路18から出力信号を発生する。
【0028】
従って第1の基準電圧源17の基準電圧ref1および第2の基準電圧源19の基準電圧ref2は過電流を検出することが出来るような電圧の大きさに選定している。
【0029】
保護信号発生回路20の入力端子には第1の検出回路16および第2の検出回路18の出力信号とゲートコントロール回路13に加えられるゲート信号が加えられ、入力端子に加えられるこれら信号が全てハイレベルとなると過電流保護信号が発生する。
【0030】
本発明の過電流保護回路は上述のような構成をなしており、電源スイッチ(図示せず)を投入するとVDDが加えられ、パワーMOSトランジスタ11は動作状態にされる。またゲートコントロール回路13からパルス状のゲート信号が発生し、パワーMOSトランジスタ11の主電流素子11aおよび検出素子11bのゲート電極に加えられる。パワーMOSトランジスタ11の主電流素子11aおよび検出素子11bはゲート電極にゲート信号が加えられる毎にオンされ、ゲート信号のデューティを選定することにより負荷12に必要な大きさの負荷電圧を供給する。
【0031】
図2に示すように、主電流素子11aおよび検出素子11bには例えば100:1のユニット比にされていると、主電流素子11aのドレイン・ソース間の抵抗は1Ωで、検出素子11bのドレイン・ソース間の抵抗は100Ωとなる。
従って主電流素子11aのドレイン・ソース間に流れる負荷電流Idと検出素子11bのドレイン・ソース間に流れる検出電流の比は100:1となる。
【0032】
起動状態ではドレイン電極端子Dのドレイン電圧Vdは高いので、第2の検出回路18の+入力端子に加わるドレイン電圧Vdは基準電圧源19の基準電圧ref2より大きくなるので出力信号を発生し、保護信号発生回路20に出力信号が加えられる。
【0033】
しかし正常な起動時はパワーMOSトランジスタ11の検出素子11bのドレイン・ソース間に流れる検出電流Idは少なく、検出抵抗14の検出端子S2に検出される検出電圧Vkは小さい。起動時に検出素子11bに流れる検出電流によって検出端子S2に生じる第1の検出回路16の+入力端子に加わる検出電圧Vkは基準電圧源17の基準電圧ref1より小さくなるようにしているので、第1の検出回路16から出力信号が発生しない。
【0034】
従って保護信号発生回路20から過電流保護信号が発生することがないので、ゲートコントロール回路13は正常動作を続け、パワーMOSトランジスタ11にゲート信号を加える。パワーMOSトランジスタ11はゲート信号が加わる毎にオンに負荷電圧を高めていく。
【0035】
もし起動時に負荷12がショートしている等してパワーMOSトランジスタ11の主電流素子11aに過電流Idが流れる。すると検出素子11bにもユニット比に比例した検出電流Ikが流れる。過負荷電流Idが1A以上流れたときに過電流保護を動作させるようにするには、検出電流Ikは0.01A以上であるので、検出抵抗14の抵抗値を1Ωとすると、検出電圧Vkが0.01V以上になる。
【0036】
従って基準電圧源17の基準電圧を0.01V以下にしておけば、検出電流が0.01A以上となると第1の検出回路16から出力信号が生じる。前述したように、起動時は第2の検出回路18からも出力信号が発生しているため、保護信号発生回路20にゲートコントロール回路13に加えられるパルス信号が加えられたときに保護制御信号を発生するので、ゲートコントロール回路13は不動作される。それゆえにゲートコントロール回路13からはゲート信号が発生されず、パワーMOSトランジスタ11をオフさせるので、パワーMOSトランジスタ11は過電流から保護される。
【0037】
正常な動作状態ではゲートコントロール回路13からのゲート信号にてパワーMOSトランジスタ11はオン・オフ動作を繰返し、負荷12に必要とする負荷電圧を供給する。
【0038】
正常な動作状態ではパワーMOSトランジスタ11のドレイン電圧Vdは低く、第2の検出回路18に接続された基準電圧源19の基準電圧ref2より小さいので、第2の検出回路18からは出力信号を発生しない。
【0039】
一方パワーMOSトランジスタ11の検出素子11bのドレイン・ソース間にも主電流Idに比例して検出電流Ikが流れる。検出電流Ikが流れることにより、検出端子S2に検出電圧Vkが生じる。検出端子S2に検出された検出電圧Vkは第1の検出回路16の+入力端子に加わる。
【0040】
検出電圧Vkは正常状態では基準電圧源17の基準電圧ref1より小さいため、第1の検出回路16から出力信号は発生しない。しかし正常状態の上限である過電流認識状態では基準電圧源17の基準電圧ref1より大きくなるようにしているため、第1の検出回路16から出力信号が発生する。
【0041】
この過電流認識状態ではまだ第2の検出回路18からは出力信号が発生しないので、保護信号発生回路20からは過電流保護信号が発生せず、過電流保護動作をすることがない。
【0042】
何等かの原因でパワーMOSトランジスタ11に過電流(例えば1A以上)が流れると、パワーMOSトランジスタ11のドレイン電圧Vd(1V以上)は高まり、第2の検出回路18に接続された基準電圧源19の基準電圧ref2より大きくなるので、第2の検出回路18からは出力信号を発生する。
【0043】
またこの過電流状態では前述したように、検出端子S2に生じる検出電圧Vkが基準電圧源17の基準電圧ref1より大きくなるようにしているので、第1の検出回路16からも出力信号が発生している。
【0044】
従って第2の検出回路18から出力信号が発生すると、保護信号発生回路20の入力端子に加えられる第1の検出回路16および第2の検出回路18からの出力信号が加わるので、保護信号発生回路20にパルス信号が加えられたときに過電流保護信号を発生する。
【0045】
保護信号発生回路20からの過電流保護信号がゲートコントロール回路13に加えられると、ゲートコントロール回路13は不動作される。それゆえにゲートコントロール回路13からはゲート信号が発生されず、パワーMOSトランジスタ11をオフさせるので、パワーMOSトランジスタ11は過電流から保護される。
【0046】
【発明の効果】
本発明の過電流保護回路はパワーMOSトランジスタに主電流が流れる主電流素子と主電流に応じた検出電流が流れる検出素子を形成し、検出素子に流れる電流に基づいて過電流を検出する第1の検出回路と、主電流素子に流れる電流に基づいて過電流を検出する第2の検出回路とを設け、ゲートコントロール回路を第1の検出回路と第2の検出回路が共に過電流を検出したときに不動作させる。
【0047】
従って、従来のようにパワーMOSトランジスタのドレイン電圧で過電流を検出していたものでは起動時に誤動作するため過電流検出機能を不動作させる必要があったが、そのような必要がないので、起動時に過電流が発生しても過電流を検出しパワーMOSトランジスタが破壊するのを防止できる。
【0048】
また正常な動作時にパワーMOSトランジスタに過電流が流れたときには、過電流が流れたことをパワーMOSトランジスタのドレイン電圧で検出し、過電流保護動作を開始するので、従来パワーMOSトランジスタの検出素子に流れる検出電流により過電流検出していたときの過電流開始動作遅れを無くすことができる。
【図面の簡単な説明】
【図1】本発明の過電流保護回路のブロック図である。
【図2】本発明の過電流保護回路に用いたパワーMOSトランジスタの等価回路図である。
【図3】従来の過電流保護回路のブロック図である。
【図4】従来の過電流保護回路の動作を説明する波形図である。
【図5】従来の過電流保護回路のブロック図である。
【図6】従来の過電流保護回路に用いたパワーMOSトランジスタの等価回路図である。
【符号の説明】
11 パワーMOSトランジスタ
11a 主電流素子
11b 検出素子
13 ゲートコントロール回路
14 検出抵抗
16 第1の検出回路
18 第2の検出回路
20 保護信号発生回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an overcurrent protection circuit for protecting an overcurrent from flowing through a power transistor and destroying the power transistor.
[0002]
[Prior art]
A switching power supply circuit is often used because a required DC voltage can be easily obtained from a commercial power supply as a power supply for a television receiver or audio equipment. When an overcurrent flows through a power transistor used in such a switching power supply circuit or the like, the power transistor is destroyed. Therefore, it is necessary to detect and protect the overcurrent from flowing.
[0003]
FIG. 3 is a circuit diagram of a conventional overcurrent protection circuit. A pulse signal is applied to the gate electrode of the
[0004]
The gate electrode of the protection transistor 3 is connected to the drain electrode of the
[0005]
When the current flows between the drain and the source of the
Here, IDS is the drain-source current R of the
[0006]
If the load resistor R and 1 [Omega, the drain-source current I DS of the power transistor 3 is 1A, the terminal voltage V DS of the drain electrode terminal of the
[0007]
By the way, as shown in FIG. 4, since the resistance between the drain and source electrodes of the
[0008]
Therefore, for example, the capacitor 5 is connected during the period from T0 to T1 when the power is turned on as shown in FIG. 4 so that the protection transistor 3 is not turned on during that period. However, when the load is short-circuited or the like, an overcurrent may flow through the
[0009]
FIG. 5 removes such a drawback. The power MOS transistor 7 has a main current element 7a and a
[0010]
As shown in the equivalent circuit of FIG. 6, the main current element 7a and the
[0011]
Each time a pulsed gate signal is applied to the gate electrode, the main current element 7a and the
[0012]
When an excessive load current Id flows between the drain and the source of the main current element 7a, the detection current Ik also increases, the detection potential of the detection resistor 9 connected to the
[0013]
Since the detection potential of the detection resistor 9 connected to the
[0014]
However, since a voltage drop (detection voltage VK) occurs between the source terminal S1 of the main current element 7a and the detection terminal S2 of the
It becomes. Therefore, the current actually flowing through the
[0015]
[Patent Document 1]
JP 2001-2111059 A
[Problems to be solved by the invention]
As shown in FIG. 3, a collector / source of a protection transistor 3 is connected between the
[0017]
As described above, in the overcurrent protection circuit that detects the drain electrode of the
[0018]
Further, as shown in FIG. 5, a power MOS transistor 7 is provided with a main current element 7a and a
[0019]
[Means for Solving the Problems]
The present invention enables the overcurrent protection circuit to be operated even when an overcurrent occurs at the time of startup, and enables the overcurrent to be accurately detected.
A gate-controlled power transistor that has a main current element through which a main current flows and a detection element through which a detection current corresponding to the main current flows, and supplies a load current to a load; and an overcurrent based on the current flowing through the detection element. A first detection circuit for detecting, a second detection circuit for detecting an overcurrent based on a current flowing through the main current element, and both the first detection circuit and the second detection circuit have detected an overcurrent. Sometimes, an overcurrent protection circuit including a gate control circuit for disabling a power transistor is provided.
[0020]
Further, the present invention has a main current element through which a main current flows, a detection element through which a detection current according to the main current flows, and a gate control type power transistor that supplies a current flowing through the main current element to a load; A first detection circuit for comparing a detection voltage of the connected detection resistor with a reference voltage, a second detection circuit for comparing a voltage to a load connected to the main current element with a reference voltage, A protection signal generating circuit for generating an overcurrent protection signal when the output signal from the first detection circuit and the output signal from the second detection circuit and the gate signal applied to the gate electrode of the power transistor are applied together. Provided is an overcurrent protection circuit for inactivating a gate control circuit by an overcurrent protection signal of a signal generation circuit, thereby protecting the power transistor from overcurrent that inactivates the power transistor.
[0021]
Further, the first and second detection circuits are operational amplifiers, and provide an overcurrent protection circuit that determines the overcurrent detection value by selecting the magnitude of a reference voltage applied to one input terminal.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described in detail with reference to FIGS.
[0023]
In FIG. 1, a power MOS transistor 11 is provided with a main current element 11a through which a main current flows in the same semiconductor chip and a detection element 11b through which a detection current according to the main current flows. The main current element 11a and the detection element 11b are divided and connected in parallel so that the unit cell becomes W: 1 (for example, 100: 1).
[0024]
FIG. 2 shows an equivalent circuit of the power MOS transistor 11. The main current element 11a and the detection element 11b have drain electrodes connected thereto and are both connected to the
[0025]
The detection resistor 14 is connected to the source electrode of the detection element 11b of the power MOS transistor 11, but the source electrode of the main current element 11a is grounded as it is to prevent loss.
[0026]
The + terminal of the first detection circuit 16 composed of the first operational amplifier is connected to the detection terminal S2 of the detection resistor 14, and the-terminal is connected to the
[0027]
The + terminal of the second detection circuit 18 composed of a second operational amplifier is connected to the drain electrode terminal D of the main current element 11a of the power MOS transistor 11, and the-terminal is connected to the
[0028]
Therefore, the reference voltage ref1 of the first
[0029]
The output signals of the first detection circuit 16 and the second detection circuit 18 and the gate signal applied to the
[0030]
The overcurrent protection circuit of the present invention has the above-described configuration. When a power switch (not shown) is turned on, VDD is applied, and the power MOS transistor 11 is turned on. Further, a pulse-like gate signal is generated from the
[0031]
As shown in FIG. 2, when the main current element 11a and the detection element 11b have a unit ratio of, for example, 100: 1, the resistance between the drain and source of the main current element 11a is 1Ω, and the drain current of the detection element 11b is -The resistance between the sources is 100Ω.
Therefore, the ratio of the load current Id flowing between the drain and source of the main current element 11a to the detection current flowing between the drain and source of the detection element 11b is 100: 1.
[0032]
In the activated state, the drain voltage Vd of the drain electrode terminal D is high, and the drain voltage Vd applied to the + input terminal of the second detection circuit 18 becomes higher than the reference voltage ref2 of the
[0033]
However, during normal startup, the detection current Id flowing between the drain and source of the detection element 11b of the power MOS transistor 11 is small, and the detection voltage Vk detected at the detection terminal S2 of the detection resistor 14 is small. Since the detection voltage Vk applied to the + input terminal of the first detection circuit 16 generated at the detection terminal S2 by the detection current flowing through the detection element 11b at the time of startup is made smaller than the reference voltage ref1 of the
[0034]
Therefore, since the overcurrent protection signal is not generated from the protection signal generation circuit 20, the
[0035]
If the
[0036]
Therefore, if the reference voltage of the
[0037]
In a normal operation state, the power MOS transistor 11 repeats the on / off operation by the gate signal from the
[0038]
In a normal operation state, the drain voltage Vd of the power MOS transistor 11 is low and smaller than the reference voltage ref2 of the
[0039]
On the other hand, the detection current Ik also flows between the drain and source of the detection element 11b of the power MOS transistor 11 in proportion to the main current Id. When the detection current Ik flows, a detection voltage Vk is generated at the detection terminal S2. The detection voltage Vk detected at the detection terminal S2 is applied to the + input terminal of the first detection circuit 16.
[0040]
Since the detection voltage Vk is smaller than the reference voltage ref1 of the
[0041]
In this overcurrent recognition state, no output signal is generated from the second detection circuit 18 yet, so no overcurrent protection signal is generated from the protection signal generation circuit 20 and no overcurrent protection operation is performed.
[0042]
When an overcurrent (for example, 1 A or more) flows through the power MOS transistor 11 for some reason, the drain voltage Vd (1 V or more) of the power MOS transistor 11 increases, and the
[0043]
Further, in this overcurrent state, as described above, the detection voltage Vk generated at the detection terminal S2 is set to be higher than the reference voltage ref1 of the
[0044]
Therefore, when an output signal is generated from the second detection circuit 18, the output signals from the first detection circuit 16 and the second detection circuit 18 applied to the input terminal of the protection signal generation circuit 20 are added. An overcurrent protection signal is generated when a pulse signal is applied to 20.
[0045]
When the overcurrent protection signal from the protection signal generation circuit 20 is applied to the
[0046]
【The invention's effect】
An overcurrent protection circuit according to the present invention forms a main current element through which a main current flows through a power MOS transistor and a detection element through which a detection current according to the main current flows, and detects an overcurrent based on a current flowing through the detection element. And a second detection circuit for detecting an overcurrent based on the current flowing in the main current element, and the first detection circuit and the second detection circuit both detect the overcurrent as the gate control circuit. Sometimes not work.
[0047]
Therefore, in the case where the overcurrent is detected by the drain voltage of the power MOS transistor as in the related art, the overcurrent detection function has to be disabled since the malfunction occurs at the time of startup. Even if an overcurrent occurs sometimes, the overcurrent can be detected and the power MOS transistor can be prevented from being destroyed.
[0048]
Also, when an overcurrent flows through the power MOS transistor during normal operation, the overcurrent is detected by the drain voltage of the power MOS transistor and an overcurrent protection operation is started. It is possible to eliminate the delay of the overcurrent start operation when the overcurrent is detected by the flowing detection current.
[Brief description of the drawings]
FIG. 1 is a block diagram of an overcurrent protection circuit according to the present invention.
FIG. 2 is an equivalent circuit diagram of a power MOS transistor used in the overcurrent protection circuit of the present invention.
FIG. 3 is a block diagram of a conventional overcurrent protection circuit.
FIG. 4 is a waveform diagram illustrating an operation of a conventional overcurrent protection circuit.
FIG. 5 is a block diagram of a conventional overcurrent protection circuit.
FIG. 6 is an equivalent circuit diagram of a power MOS transistor used in a conventional overcurrent protection circuit.
[Explanation of symbols]
Reference Signs List 11 power MOS transistor 11a main current element
Claims (3)
前記検出素子に主電流に比例して流れる電流に基づいて過電流を検出する第1の検出回路と、
前記主電流素子に流れる電流に基づいて過電流を検出する第2の検出回路と、
前記第1の検出回路と第2の検出回路が共に過電流を検出したときに、パワートランジスタを不動作させるゲートコントロール回路とよりなることを特徴とする過電流保護回路。A gate-controlled power transistor that has a main current element through which a main current flows and a detection element through which a detection current according to the main current flows, and supplies a load current to a load;
A first detection circuit that detects an overcurrent based on a current flowing in proportion to a main current in the detection element,
A second detection circuit that detects an overcurrent based on a current flowing through the main current element;
An overcurrent protection circuit, comprising: a gate control circuit for disabling a power transistor when both the first detection circuit and the second detection circuit detect an overcurrent.
前記検出素子に接続された検出抵抗に生じる検出電圧と基準電圧とを比較する第1の検出回路と、
前記主電流素子に接続された負荷への電圧と基準電圧とを比較する第2の検出回路と、
前記第1の検出回路と第2の検出回路からの出力信号および前記パワートランジスタのゲート電極に加えられるゲート電極信号が共に加えられたときに過電流保護信号を発生する保護信号発生回路とよりなり、
前記保護信号発生回路より発生される過電流保護信号でゲートコントロール回路を不動作させ、それによりパワートランジスタを不動作させ過電流より保護することを特徴とする過電流保護回路。A gate-controlled power transistor having a main current element through which a main current flows and a detection element through which a detection current corresponding to the main current flows, and supplying a load current to a load;
A first detection circuit that compares a detection voltage generated at a detection resistor connected to the detection element with a reference voltage;
A second detection circuit that compares a voltage to a load connected to the main current element with a reference voltage;
A protection signal generating circuit for generating an overcurrent protection signal when an output signal from the first detection circuit and the second detection circuit and a gate electrode signal applied to the gate electrode of the power transistor are both applied. ,
An overcurrent protection circuit characterized in that a gate control circuit is deactivated by an overcurrent protection signal generated by the protection signal generation circuit, thereby deactivating a power transistor to protect against overcurrent.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003061412A JP2004274865A (en) | 2003-03-07 | 2003-03-07 | Overcurrent protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003061412A JP2004274865A (en) | 2003-03-07 | 2003-03-07 | Overcurrent protection circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004274865A true JP2004274865A (en) | 2004-09-30 |
Family
ID=33123643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003061412A Pending JP2004274865A (en) | 2003-03-07 | 2003-03-07 | Overcurrent protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004274865A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103795381A (en) * | 2012-10-26 | 2014-05-14 | 三星电机株式会社 | Protection circuit and gate driving circuit for semiconductor switching device |
| WO2020145029A1 (en) * | 2019-01-09 | 2020-07-16 | 株式会社デンソー | Power distribution control device |
| JP2020136875A (en) * | 2019-02-18 | 2020-08-31 | 富士電機株式会社 | Semiconductor module and drive circuit |
| JP2020527905A (en) * | 2017-07-18 | 2020-09-10 | 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 | Clock signal output circuit and liquid crystal display device |
-
2003
- 2003-03-07 JP JP2003061412A patent/JP2004274865A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103795381A (en) * | 2012-10-26 | 2014-05-14 | 三星电机株式会社 | Protection circuit and gate driving circuit for semiconductor switching device |
| JP2020527905A (en) * | 2017-07-18 | 2020-09-10 | 深▲セン▼市▲華▼星光▲電▼半▲導▼体▲顕▼示技▲術▼有限公司 | Clock signal output circuit and liquid crystal display device |
| WO2020145029A1 (en) * | 2019-01-09 | 2020-07-16 | 株式会社デンソー | Power distribution control device |
| JP2020136875A (en) * | 2019-02-18 | 2020-08-31 | 富士電機株式会社 | Semiconductor module and drive circuit |
| JP7326762B2 (en) | 2019-02-18 | 2023-08-16 | 富士電機株式会社 | Semiconductor modules and drive circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7196890B2 (en) | Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry | |
| CN107546729B (en) | Surge protection circuit | |
| CN109841607B (en) | Power supply clamp for electrostatic discharge (ESD) protection with circuitry to control clamp timeout behavior | |
| US20090154035A1 (en) | ESD Protection Circuit | |
| US8427804B2 (en) | Power amplifier | |
| CN107424988B (en) | ESD protection method and ESD protection circuit | |
| JP2003318713A (en) | Load drive apparatus | |
| JP2009130949A (en) | Power supply control circuit | |
| US20220200590A1 (en) | Short circuit detection circuit | |
| JP2008259283A (en) | Gate drive circuit | |
| JP2004274865A (en) | Overcurrent protection circuit | |
| JP4957916B2 (en) | Semiconductor device drive circuit | |
| JP2011507477A (en) | Integrated circuit having a DC-DC converter | |
| CN110967568A (en) | Electrostatic discharge detection device | |
| JP4040013B2 (en) | Switching circuit, audio signal reproducing apparatus using the same, and switching element protection method | |
| EP2092639B1 (en) | True current limit | |
| JP4913376B2 (en) | Semiconductor integrated circuit device | |
| US6624995B2 (en) | Semiconductor device and method of activating a protection circuit with a sampling pulse | |
| JP2006039812A (en) | Dc stabilized power supply circuit | |
| JP2002140122A (en) | Regulator circuit | |
| US20080129262A1 (en) | Switching power supply source | |
| KR100582383B1 (en) | Overvoltage Protection Circuit of Terminal | |
| US20070050687A1 (en) | Watchdog monitoring circuit and method for controlling energization of the load using the watchdog monitoring circuit | |
| JP2004186735A (en) | Bias circuit for semiconductor device | |
| JP2007128380A (en) | Power source ic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20051226 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |