JP2004274791A - 双方向電圧変換機 - Google Patents
双方向電圧変換機 Download PDFInfo
- Publication number
- JP2004274791A JP2004274791A JP2004142720A JP2004142720A JP2004274791A JP 2004274791 A JP2004274791 A JP 2004274791A JP 2004142720 A JP2004142720 A JP 2004142720A JP 2004142720 A JP2004142720 A JP 2004142720A JP 2004274791 A JP2004274791 A JP 2004274791A
- Authority
- JP
- Japan
- Prior art keywords
- port
- voltage level
- signal
- bidirectional
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 60
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 108
- 230000001413 cellular effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 239000013065 commercial product Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/20—Repeater circuits; Relay circuits
- H04L25/24—Relay circuits using discharge tubes or semiconductor devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Bidirectional Digital Transmission (AREA)
Abstract
【課題】ハードウェアの制約から読み／書き制御線路に対応できる電子装置の提供。
【解決手段】双方向電圧変換器１０２は、第１ポート２００と、第２ポート２０２と、第１および第２ポート間に結合された双方向変換器回路２０８〜２１５とを備える。第１および第２ポートは、それぞれ第１電圧レベルおよび第２電圧レベルで信号を通信する。第１ポートにおいて第１電圧レベルで入力された第１ポート信号が検出されると、双方向変換器回路は、第１ポート信号を第２ポートにおける第２電圧レベルに変換し、第２ポートにおける信号の第１ポートへの変換を禁止する。第２ポートにおいて第２電圧レベルで入力された第２ポート信号が検出されると、双方向変換器回路は、第２ポート信号を第１ポートにおける第１電圧レベルに変換し、第１ポートにおける信号の第２ポート２０２への変換を禁止する。
【選択図】図３
【解決手段】双方向電圧変換器１０２は、第１ポート２００と、第２ポート２０２と、第１および第２ポート間に結合された双方向変換器回路２０８〜２１５とを備える。第１および第２ポートは、それぞれ第１電圧レベルおよび第２電圧レベルで信号を通信する。第１ポートにおいて第１電圧レベルで入力された第１ポート信号が検出されると、双方向変換器回路は、第１ポート信号を第２ポートにおける第２電圧レベルに変換し、第２ポートにおける信号の第１ポートへの変換を禁止する。第２ポートにおいて第２電圧レベルで入力された第２ポート信号が検出されると、双方向変換器回路は、第２ポート信号を第１ポートにおける第１電圧レベルに変換し、第１ポートにおける信号の第２ポート２０２への変換を禁止する。
【選択図】図３
Description
本発明は、一般に電圧変換機に関し、さらに詳しくは、双方向の電圧変換機に関する。
電子システムは、異なる電圧レベルで動作する電子装置をインターフェイスするために電圧変換機を採用する。このような電圧変換機は、データ転送を容易にするために、ときとして双方向である。既存の双方向電圧変換機は、データ通信の方向を制御するために、読み／書き制御線路を利用する。読み／書き制御線路は、双方向電圧変換機に結合された電子装置の１つにより制御される。
ハードウェアの制約により、読み／書き制御線路に対応することのできない電子装置がある。既存の規格品のケーブルも、読み／書き制御線路に対応しない。従って、読み／書き制御線路を利用しない双方向電圧変換機が必要である。低価格の個別部品を用いて双方向電圧変換機を実現することも利益をもたらす。
双方向電圧変換器は、第１ポート，第２ポートおよび第１ポートと第２ポートとの間に結合された双方向変換器回路を備える。第１および第２ポートは、それぞれ第１電圧レベルおよび第２電圧レベルで信号を通信する。第２電圧レベルは、第１電圧レベルとは異なる。第１ポートにおいて第１電圧レベルで入力された第１ポート信号が検出されると、双方向変換器回路は、第１ポート信号を第２ポートの第２電圧レベルに変換して、第２ポートの信号の第１ポートへの変換を禁止する。第２ポートにおいて第２電圧レベルで入力された第２ポート信号が検出されると、双方向変換器回路は、第２ポート信号を第１ポートの第１電圧レベルに変換して、第１ポートの信号の第２ポートへの変換を禁止する。従来の技術とは異なり、双方向電圧変換器によって、互換性のない電圧レベルを持つ２つの電子装置が、別の制御線路を用いることなく双方向配線上で通信することができる。
図１は、双方向電圧変換器１０２を採用する電子システム１００を示す。電子システム１００は、電子装置１０４，配線１０６，電子装置１０８および配線１１０を備える。電子装置１０４は、３V などの第１電圧レベルで動作する。配線１０６は、第１電圧レベルで信号を転送する。電子装置１０８は、５V などの第２電圧レベルで動作する。配線１１０は、第２電圧レベルで信号を転送する。電子装置１０４は、配線１０６を介して、双方向電圧変換器１０２に切り離し可能に結合される。電子装置１０８は、配線１１０を介して、双方向電圧変換器１０２に切り離し可能に結合される。双方向電圧変換器１０２により、電子装置１０４，１０８は、配線１１０，１０６上で通信を行うことができ、このとき配線１１０，１０６は変換用読み／書き線路などの変換とは別の方向制御線路を用いずに、単独の双方向配線を形成する。
電子装置１０４，１０８は、互換性のあるプロトコルを用いて通信を行う。このようなプロトコルにより、どのようなデータ衝突があっても、通信を回復することができる。電子装置１０４は、配線１０６上に第１電圧レベルを有する通信信号を出力する。双方向電圧変換器１０２は、これらの信号の電圧レベルを第２電圧レベルに変換して、変換された信号を配線１１０を介して電子装置１０８に結合する。電子装置１０８は、配線１１０上に第２電圧レベルを有する通信信号を出力する。双方向電圧変換器１０２は、これらの信号の電圧レベルを第１電圧レベルに変換して、変換された信号を配線１０６を介して電子装
置１０４に結合する。
電子装置１０４，１０８はそれぞれ、セルラ無線電話，セルラ基地局，双方向無線機，ページャ，パーソナル・デジタル・アシスタント，コンピュータ，モデム，パーソナル・コンピュータ・メモリ・カード国際協会（PCMCIA:Personal Computer Memory Card International Association）カード，加入者識別モジュール（SIM:subscriber identify module）カード，SIM カード・リーダ，スマート・カード，スマート・カード・リーダ，地上電話，バッテリ・チャージャなどを含む複数の電子装置のうち任意の１つとすることができ、ここで用いる「装置」という言葉はこれらやその同等品のそれぞれを指すものとする。電子装置１０４，１０８のうち１つのフィールド・サービスを、電子システム１００を介して行うことができる。たとえば、電子システム１００を用いて、セルラ無線電話システムの識別子と動作データ（電子シリアル番号(ESN:Electronic Serial Number)および／または番号割当モジュール(NAM:Number Assignment Module)データ）を、修理しなければならないセルラ無線電話である電子装置１０４から、代替品のセルラ無線電話である電子装置１０８に対して、双方向電圧変換器１０２を介して転送することができる。電子システム１００を用いて、このようなセルラ無線電話システムの識別子と動作データを、コンピュータまたは専用のプログラミング・ボックスである電子装置１０４から、セルラ無線電話である電子装置１０８に、双方向電圧変換器１０２を介してプログラミングすることもできる。電子システム１００を用いて、個別の試験装置またはそのラック全体である電子装置１０８を、双方向電圧変換器１０２を介して結合することにより、電子装置１０４の動作を試験することもできる。
双方向電圧変換器１０２，配線１１０および電子装置１０８を、商品としてパッケージ化して、電子装置１０４と互換性のあるアクセサリ１１２などのアクセサリとすることもできる。図１においては、アクセサリ１１２によって構成される電子回路構成が電子装置１０８として図示され、電子装置１０４の電圧レベルとは異なる電圧レベルにおいて動作する。アクセサリ１１２は、配線１０６を介して電子装置１０４に切り離し可能に結合される。アクセサリ１１２は、セルラ無線電話用のハンドフリー・アクセサリなどの自動車用アクセサリ，モデムまたはPCMCIAカードなどのデータ・アクセサリまたはその他の同様のアクセサリとすることができる。
別の方向制御線路を用いずに、個別の部品だけにより実現される双方向電圧変換器１０２は図２に示される。図２の双方向電圧変換器１０２は、ポート２００，２０２と、プルアップ回路２０８〜２１１と、バッファ２１２〜２１５とを備える双方向変換器回路によって構成される。
ポート２００，２０２は、それぞれ配線１０６，１１０の電圧レベルにより特徴化される。ポート２００，２０２は、それぞれ配線１０６，１１０から、変換された信号を受信する。ポート２００は、配線１０６，プルアップ回路２０８およびバッファ２１２，２１３，２１４に結合される。ポート２０２は、配線１１０，プルアップ回路２１０およびバッファ２１２，２１３，２１５に結合される。
バッファ２１２，２１３は、ポート２００，２０２の信号の電圧レベルを変換する。バッファ２１２，２１３は、単方向性であり、それぞれ入力２１６，２１８と、出力２２０，２２２と、イネーブル・ポート２２４，２２６とを備える。バッファ２１２の入力２１６とバッファ２１３の出力２２２とは、ポート２００に結合される。バッファ２１２の出力２２０とバッファ２１３の入力２１８とは、ポート２０２に結合される。バッファ２１２，２１３のイネーブル・ポート２２４，２２６は、それぞれ、バッファ２１４，２１５に結合される。
バッファ２１４，２１５は、バッファ２１２，２１３の変換の方向を制御する。バッファ２１４，２１５は、単方向性であり、それぞれ入力２３２，２３４と、出力２３６，２３８とイネーブル・ポート２４０，２４２とを備える。バッファ２１４の入力２３４は、ポート２００に結合される。バッファ２１５の入力２３４は、ポート２０２に結合される。バッファ２１４の出力２３６は、バッファ２１５のイネーブル・ポート２４２，プルアップ回路２０９およびバッファ２１３のイネーブル・ポート２２６に結合される。バッファ
２１５の出力２３８は、バッファ２１４のイネーブル・ポート２４０，プルアップ回路２１１およびバッファ２１２のイネーブル・ポート２２４に結合される。
バッファ２１２，２１３，２１４，２１５は、非反転開放ドレインまたは開放コレクタ・バッファである。バッファ２１２，２１３，２１４，２１５は、イネーブル・ポート２２４，２２６，２４０，２４２がそれぞれ高電圧レベルに引き上げられると動作可能になり信号の電圧レベルを変換する。バッファ２１２，２１３，２１４，２１５は、イネーブル・ポート２２４，２２６，２４０，２４２がそれぞれ低電圧レベルに引き下げられると、動作不能になる。
双方向電圧変換器１０２は、ポート２００またはポート２０２のいずれにも変換すべき信号がないときはアイドル状態にある。アイドル状態では、プルアップ回路２０８，２１０は、配線１０６，１１０とポート２００，２０２をそれぞれ必要な電圧レベルまで引き上げる。双方向電圧変換器１０２が３V ないし５V の変換器であると、プルアップ回路２０８は、配線１０６とポート２００を３V に引き上げ、プルアップ回路２１０は、配線１１０とポート２０２とを５V に引き上げる。プルアップ回路２０９，２１１は、イネーブル・ポート２２４，２２６，２４０，２４２をそれぞれ高電圧レベルまで引き上げることにより、バッファ２１２，２１３，２１４，２１５を動作可能にする。
変換すべき信号がポート２００に発すると、バッファ２１４がオンになる。オンになると、バッファ２１４はバッファ２１３のイネーブル・ポート２２６とバッファ２１５のイネーブル・ポート２４２の両方を低電圧レベルに駆動する。これにより、バッファ２１３，２１５が動作不能になり、ポート２０２において入力された信号のポート２００への通信が禁止される。禁止されると、信号の電圧レベルはバッファ２１２によりポート２０２および配線１１０を特徴化する電圧レベルに変換される。変換された信号がポート２０２に出力される。ポート２００からポート２０２への変換の間にバッファ２１３，２１５を動作不能にすることにより、変換された信号またはポート２０２の別の信号が、バッファ２１３を動作不能にすること、さらに／あるいはバッファ２１３を通じてポート２００および配線１０６を引き下げてラッチすることを防ぐ。
変換すべき信号がポート２０２に発すると、バッファ２１５がオンになる。オンになると、バッファ２１５はバッファ２１２のイネーブル・ポート２２４とバッファ２１４のイネーブル・ポート２４０の両方を低電圧レベルに駆動する。これにより、バッファ２１２，２１４が動作不能になり、ポート２００において入力された信号のポート２０２への通信が禁止される。次に、信号の電圧レベルはバッファ２１３によりポート２００および配線１０６を特徴化する電圧レベルに変換される。ポート２０２からポート２００への変換の間にバッファ２１２，２１４を動作不能にすることにより、変換された信号またはポート２００の別の信号が、バッファ２１２を動作不能にすること、さらに／あるいはバッファ２１２を通じてポート２０２および配線１１０を引き下げてラッチすることを防ぐ。
変換すべき信号がポート２００，２０２に同時に発すると、すべてのバッファ２１２，２１３，２１４，２１５は動作不能になる。ポート２００，２０２の信号が図１のそれぞれの電子装置１０４，１０８により解放されるまで、バッファ２１２，２１３，２１４，２１５は動作不能のままになる。
バッファを動作不能にすることとは別に、バッファ２１２，２１３を作成して、バッファ２１４，２１４の伝播遅延より大きい伝播遅延を持つようにすることで、双方向電圧変換器１０２のラッチアップまたはロックアップがさらに回避される。作成とは別に、伝播遅延は追加の遅延バッファをバッファ２１２，２１３と直列に結合することにより増大させることができる。
図２の双方向電圧変換器１０２の回路図を図３に示す。バッファ２１２，２１３は、それぞれトランジスタ３００，３０２とトランジスタ３０４，３０６を備える。バッファ２１４，２１５は、それぞれトランジスタ３０８，３１０を備える。トランジスタ３００，３０２，３０４，３０６，３０８，３１０のそれぞれは、好ましくはn チャネル・エンハンスド・モードMOSFET（金属酸化物半導体電界効果トランジスタ）であり、ゲートと、ドレインと、さらに電気的接地に結合される相互に結合されたベースおよびソースとを備える
。
トランジスタ３００，３０２，３０４，３０６，３０８，３１０は、以下のように接続される。バッファ２１２のトランジスタ３００のゲートは、ポート２００に結合される。トランジスタ３００のドレインは、バッファ２１２のトランジスタ３０２のゲートと、バッファ２１４のトランジスタ３０８のゲートと、バッファ２１５のトランジスタ３１０のドレインとに結合される。バッファ２１２のトランジスタ３０２のドレインは、ポート２０２に結合される。バッファ２１３のトランジスタ３０４のゲートはポート２０２に結合される。トランジスタ３０４のドレインは、バッファ２１３のトランジスタ３０６のゲートと、バッファ２１５のトランジスタ３１０のゲートと、バッファ２１４のトランジスタ３０８のドレインとに結合される。バッファ２１３のトランジスタ３０６のドレインは、ポート２００に結合される。バッファ２１４のトランジスタ３０８のドレインは、バッファ２１５のトランジスタ３１０のゲートに結合される。トランジスタ３１０のドレインは、トランジスタ３０８のゲートに結合される。
プルアップ回路２０８〜２１１は、各電源＋V １，＋V ２，＋V ３，＋V ４と各抵抗R １，R ２，R ３，R ４とを備える。プルアップ回路２０８は、ポート２００と、バッファ２１３のトランジスタ３０６のドレインとに結合される。プルアップ回路２０９は、それぞれ、バッファ２１３，２１５のトランジスタ３０４，３０８のゲートと、それぞれバッファ２１３，２１４のトランジスタ３０４，３０８のドレインとに結合される。プルアップ回路２１０は、ポート２０２と、バッファ２１２のトランジスタ３０２のドレインとに結合される。プルアップ回路２１１は、それぞれバッファ２１２，２１４のトランジスタ３０２，３０８のゲートと、それぞれバッファ２１２，２１５のトランジスタ３００，３１０のドレインとに結合される。双方向電圧変換器１０２が３V ないし５V の変換器である場合は、電源＋V １，＋V ２，＋V ３，＋V ４に関して適切な値は、それぞれ３V ，５V ，５V ，５V であり、抵抗R １，R ２，R ３，R ４に関する適切な値は１０k Ωである。アイドル状態では、ポート２００は、プルアップ回路２０８とトランジスタ３０６の開放ドレインとを介して、電圧＋V １まで引き上げられる。同様に、ポート２０２は、プルアップ回路２１０とトランジスタ３０２の開放ドレインとを介して、電圧＋V ３まで引き上げられる。バッファ２１２，２１３，２１４，２１５は、プルアップ回路２０９，２１１とトランジスタ３００，３０４，３０８，３１０の開放ドレインとを介して有効に動作可能になる。
ポート２００で信号により変換が開始されると、バッファ２１２のトランジスタ３００のゲートの電圧が低レベルになる。これによってトランジスタ３００がオンになり、トランジスタ３００のドレインは高電圧レベルになる。トランジスタ３００のドレインが高電圧レベルになると、トランジスタ３０２，３０８のゲートの電圧も高レベルになる。これに応答して、トランジスタ３０２，３０８のドレインは、低電圧レベルに引き下げられる。トランジスタ３０２のドレインが低レベルに引き下げられることにより、信号が変換され、変換された信号はポート２０２に通信される。トランジスタ３０８のドレインを低レベルに引き下げると、トランジスタ３０４のドレインとトランジスタ３０６，３１０のゲートとを低電圧レベルにセットすることにより、トランジスタ３０４，３０６，３１０が動作不能になる。トランジスタ３０６，３１０のドレインは、開放状態になる。ポート２０２で信号により変換が開始されると、バッファ２１３のトランジスタ３０４のゲートの電圧が低レベルになる。これによってトランジスタ３０４がオンになり、トランジスタ３０４のドレインは高電圧レベルになる。トランジスタ３０４のドレインが高電圧レベルになると、トランジスタ３０６，３１０のゲートの電圧も高レベルになる。これに応答して、トランジスタ３０６，３１０のドレインは、低電圧レベルに引き下げられる。トランジスタ３０６のドレインが低レベルに引き下げられることにより、信号が変換され、変換された信号はポート２００に通信される。トランジスタ３１０のドレインを低レベルに引き下げると、トランジスタ３００のドレインとトランジスタ３０２，３０８のゲートとを低電圧レベルにセットすることにより、トランジスタ３００，３０２，３０８が動作不能になる。トランジスタ３０２，３０８のドレインは、開放状態になる。ポート２００，２０２
の両方で信号により変換が同時に開始されると、トランジスタ３００，３０４は、それぞれトランジスタ３０８，３１０を駆動して、トランジスタ３０８，３１０のドレインが同時に低電圧レベルに引き下げられる。これにより、トランジスタ３０２，３０６のドレインが開放状態になる。トランジスタ３０２，３０６は、ポート２００，２０２の信号が図１のそれぞれの電子装置１０４，１０８により解放されるまでこの状態にとどまる。
これも別の方向性制御線路を用いずに実現される双方向電圧変換器１０２の代替の実施例を図４に示す。図４の双方向電圧変換器１０２は、ポート４００，４０２と、バッファ４０４〜４０７と、プログラミング可能論理装置（PLD ）４０８と、クロック４１０と、プルアップ回路４１２〜４１５とを備える双方向変換器回路によって構成される。ポート４００，４０２は、それぞれ配線１０６，１１０の電圧レベルにより特徴化される。ポート４００，４０２は、それぞれ配線１０６，１１０から変換されるデータ信号を受信する。バッファ４０４は、ポート４００で変換される着信データ信号の存在を検出する比較器として動作する。バッファ４０４は、入力４１６と出力４１８を備える。バッファ４０４の入力４１６は、ポート４００とプルアップ回路４１２とに結合される。バッファ４０４の出力４１８は、プルアップ回路４１３とPLD ４０８のポートIN１とに結合される。変換されるデータ信号がバッファ４０４により検出されると、高電圧レベルがポートIN１に出力され、そうでない場合は低電圧レベルがポートIN１に出力される。
バッファ４０５は、ポート４０２を発するデータ信号の電圧レベルを変換する。バッファ４０５は、入力４２０と出力４２２を備える。バッファ４０５の入力４２０は、PLD ４０８のポートOUT １に結合される。バッファ４０５の出力４２２は、ポート４００とプルアップ回路４１２とに結合される。PLD ４０８によってポートOUT １が高電圧レベルにセットされると、バッファ４０５がオンになり、ポート４０２に発するデータ信号を、放出される被変換データ信号に変換する。PLD ４０８によりポートOUT １が低電圧レベルにセットされると、バッファ４０５はオフのままになる。
バッファ４０６は、ポート４０２で変換される着信データ信号の存在を検出する比較器として動作する。バッファ４０６は、入力４２４と出力４２６とを備える。バッファ４０６の入力４２４は、ポート４０２とプルアップ回路４１５とに結合される。バッファ４０６の出力４２６は、プルアップ回路４１４とPLD ４０８のポートIN２とに結合される。変換されるデータ信号がバッファ４０６により検出されると、高電圧レベルがポートIN２に出力され、そうでない場合は低電圧レベルがポートIN２に出力される。
バッファ４０７は、ポート４００を発するデータ信号の電圧レベルを変換する。バッファ４０７は、入力４２８と出力４３０とを備える。バッファ４０７の入力４２８は、PLD ４０８のポートOUT ２に結合される。バッファ４０７の出力４３０は、ポート４０２とプルアップ回路４１５とに結合される。PLD ４０８によってポートOUT ２が高電圧レベルにセットされると、バッファ４０７がオンになり 、ポート４００に発するデータ信号を、放
出される被変換データ信号に変換する。PLD ４０８によりポートOUT ２が低電圧レベルにセットされると、バッファ４０７はオフのままになる。
PLD ４０８は、図５に示される状態装置５００により双方向電圧変換器１０２のデータ信号変換の方向を制御する。状態装置５００は、図４のPLD ４０８に記憶されるソフトウェアにより実現される。状態装置５００の各状態は、データ信号変換の方向を表す。ブロック５０２は、データ信号変換が行われないアイドル状態を示す。ブロック５０４は、図４のポート４００において受信されたデータ信号が変換され、図４のポート４０２に出力される状態を示す。ブロック５０６は、図４のポート４０２において受信されたデータ信号が変換され、ポート４０２に出力される状態を示す。ブロック５０８は、不正状態を示す。ブロック５０８に到達した場合は、状態装置５００はブロック５０２に戻る。
状態装置５００は、クロック４１０によりPLD ４０８に提供される連続した一連のクロック・パルスに従って同期的に動作する。状態の評価と移行は、クロック・パルス検出のたびに起こる。図４のPLD ４０８のポートIN１，IN２，OUT １，OUT ２の電圧レベルに基づいて状態の移行が起こる。状態装置５００は、ポートIN１，IN２，OUT １，OUT ２が、図５に００／００と示される低電圧レベルにある場合は、ブロック５０２にとどまる。１１
／００と示されるようにポートIN１，IN２が高電圧レベルにあり、ポートOUT １，OUT ２が低電圧レベルにある場合も、状態装置５００はブロック５０２にとどまる。１０／００と示されるようにポートIN１が高電圧レベルにあり、ポートIN２，OUT １，OUT ２が低電圧レベルにある場合は、状態装置５００はブロック５０２からブロック５０４に移動する。０１／００と示されるようにポートIN２が高電圧レベルにあり、ポートIN１，OUT １，OUT ２が低電圧レベルにある場合は、状態装置５００はブロック５０２からブロック５０６に移動する。
状態装置５００は、図５に１０／０１と示されるように、図４のポートIN１，OUT ２が高電圧レベルにあり、図４のポートIN２，OUT １が低電圧レベルにある場合は、ブロック５０４にとどまる。１１／０１と示されるようにポートIN１，IN２，OUT ２が高電圧レベルにあり、ポートOUT １が低電圧レベルにある場合も、状態装置５００はブロック５０４にとどまる。０１／０１と示されるようにポートIN２，OUT ２が高電圧レベルにあり、ポートIN１，OUT １が低電圧レベルにある場合は、状態装置５００はブロック５０４からブロック５０２に移動する。００／０１と示されるようにポートOUT ２が高電圧レベルにあり、ポートIN１，IN２，OUT １が低電圧レベルにある場合にも、状態装置５００はブロック５０４からブロック５０２に移動する。
状態装置５００は、図５に０１／１０と示されるように、図４のポートIN２，OUT １が高電圧レベルにあり、図４のポートIN１，OUT ２が低電圧レベルにある場合は、ブロック５０６にとどまる。１１／１０と示されるようにポートIN１，IN２，OUT １が高電圧レベルにあり、ポートOUT ２が低電圧レベルにある場合も、状態装置５００はブロック５０６にとどまる。１０／１０と示されるようにポートIN１，OUT １が高電圧レベルにあり、ポートI N２，OUT ２が低電圧レベルにある場合は、状態装置５００はブロック５０６からブ
ロック５０２に移動する。００／１０と示されるようにポートOUT １が高電圧レベルにあり、ポートIN１，IN ２，OUT ２が低電圧レベルにある場合にも、状態装置５００はブロ
ック５０６からブロック５０２に移動する。
状態装置５００は、PLD ４０８を介して実現されるが、マイクロプロセッサや、フリップフロップなどの個別の部品を用いても状態装置５００を実現することができることが認識頂けよう。
図４の双方向電圧変換器１０２の部分的回路図を図６に示す。バッファ４０４，４０６は、それぞれ、比較器５００，５０２を備える。バッファ４０５，４０７は、それぞれ、トランジスタ５０４，５０６を備える。プルアップ回路４１２〜４１５は、それぞれの電源＋V １，＋V ２，＋V ３，＋V ４と、それぞれの抵抗R １，R ２，R ３，R ４とを備える。双方向電圧変換器１０２が３V ないし５V の変換器である場合は、電源＋V １，＋V ２，＋V ３，＋V ４に関して適切な値は、それぞれ３V ，５V ，５V ，５V であり、抵抗R １，R ２，R ３，R ４に関する適切な値は、それぞれ１００ｋΩ，１０k Ω，１０k Ω，１５k Ωである。抵抗R １〜R ４に関して、他の値を用いることができることは理解頂けよう。
比較器５００，５０２は、それぞれポート４００，４０２とPLD ４０８との間に結合され、それぞれのポート４００，４０２から着信するデータ信号の電圧レベルを、それぞれの電圧基準＋５V ，＋６V から得られる電圧レベルと比較する。抵抗R ６に関連するポート４００における着信データ信号の電圧レベルが、＋V ５，抵抗R ５，R ７，R ８から得られる電圧レベルおよび比較器５００の出力電圧レベルより大きいか、それとほぼ等しい場合は、比較器５００は、PLD ４０８のポートIN１に低電圧レベルを出力する。抵抗R １０に関連するポート４０２における着信データ信号の電圧レベルが、＋V ６，抵抗R ９，R １１，R １２から得られる電圧レベルおよび比較器５０２の出力電圧レベルより大きいか、それとほぼ等しい場合は、比較器５０２は、PLD ４０８のポートIN２に低電圧レベルを出力する。双方向電圧変換器１０２が３V ないし５V の変換器である場合は、電圧基準＋V ５，＋V ６に関して適切な値は、それぞれ３V ，５V であり、抵抗R ５，R ６，R ７，R ８，R ９，R １０，R １１，R １２に関する適切な値は、それぞれ１０k Ω，１０k Ω，１０k Ω，１００k Ω，１０k Ω，１０k Ω，１０k Ω，１００k Ωである。抵抗R ５
〜R １２に関して、他の値を用いることができることは理解頂けよう。
トランジスタ５０４，５０６は、PLD ４０８に応答して、ポート４０２，４００から着信するデータ信号をそれぞれ変換し、変換されたデータ信号を、それぞれポート４００，４０２に結合する。トランジスタ５０４，５０６は、ベース，コレクタおよびエミッタを備える開放コレクタ・バイポーラ接合トランジスタである。トランジスタ５０４，５０６のベースは、それぞれPLD ４０８のポートOUT １，OUT ２に結合される。ポート４０２からの着信信号を変換しようとする場合は、PLD ４０８がポートOUT ２を介して高電圧信号を出力し、トランジスタ５０６をオンにする。トランジスタ５０６は、抵抗R １５，R １６と共にポート４０２の着信信号の変換された電圧レベルを生成する。ポート４００からの着信信号を変換しようとする場合は、PLD ４０８はポートOUT １を介して高電圧信号を出力し、トランジスタ５０４をオンにする。トランジスタ５０４は、抵抗R １３，R １４と共にポート４０２の着信信号の変換された電圧レベルを生成する。双方向電圧変換器１０２が３V ないし５V の変換器である場合は、抵抗R １３，R４，R １５，R １６に関する
適切な値は、それぞれ２．２k Ω，１０k Ω，２．２k Ω，１０k Ωである。抵抗R １３〜R １６に関して、他の値を用いることができることは理解頂けよう。
双方向電圧変換器１０２は、図１ないし図６においては、１つの配線に引き出された状態で図示される。すなわち、配線１０６，１１０は、単独の双方向配線である。上記の実行例は、モトローラ社により製造販売される無線電話製品に用いられる３線バス（Three-Wire Bus）などの複数配線を採用するバスとも互換性のあることが理解頂けよう。たとえば、図２および図３の実施例全体を、多重線路バスの各追加線路に関して複製することができる。あるいは、バッファを反復させて、図２のバッファ２１４などの１つのバッファを用いてある方向のバッファを制御し、図２のバッファ２１５などの別のバッファを用いて別の方向のバッファを制御することもできる。図４ないし図６の実施例に関しては、PLD およびクロックを除くすべての部品を、多重線路バスの各追加線路毎に複製することができる。すなわち、線路を追加するたびに、４つのバッファ，４つのプルアップ回路および１つの状態装置が必要になる。
従って、互換性のない電圧レベルを有する２つの電子装置が、別の方向性制御線路を用いずに単独の双方向配線上で通信することを可能にする双方向電圧変換器を実現することができる。これにより、既存のケーブルに追加の配線を加えたり、電子装置に追加のハードウェアを加えずに、双方向電圧変換器を利用することができる。双方向電圧変換器は、同期状態装置または個別の部品を利用して、ポートにおける信号の検出のみに基づいて、データ変換の方向を決定することができる。データの方向が決定されると、双方向電圧変換器は、データを変換するために用いられていない変換器部分を動作不能にすることにより、ラッチアップを防ぐ。
電子装置１０４，１０８は、互換性のあるプロトコルを用いて通信を行う。このようなプロトコルにより、どのようなデータ衝突があっても、通信を回復することができる。電子装置１０４は、配線１０６上に第１電圧レベルを有する通信信号を出力する。双方向電圧変換器１０２は、これらの信号の電圧レベルを第２電圧レベルに変換して、変換された信号を配線１１０を介して電子装置１０８に結合する。電子装置１０８は、配線１１０上に第２電圧レベルを有する通信信号を出力する。双方向電圧変換器１０２は、これらの信号の電圧レベルを第１電圧レベルに変換して、変換された信号を配線１０６を介して電子装
置１０４に結合する。
電子装置１０４，１０８はそれぞれ、セルラ無線電話，セルラ基地局，双方向無線機，ページャ，パーソナル・デジタル・アシスタント，コンピュータ，モデム，パーソナル・コンピュータ・メモリ・カード国際協会（PCMCIA:Personal Computer Memory Card International Association）カード，加入者識別モジュール（SIM:subscriber identify module）カード，SIM カード・リーダ，スマート・カード，スマート・カード・リーダ，地上電話，バッテリ・チャージャなどを含む複数の電子装置のうち任意の１つとすることができ、ここで用いる「装置」という言葉はこれらやその同等品のそれぞれを指すものとする。電子装置１０４，１０８のうち１つのフィールド・サービスを、電子システム１００を介して行うことができる。たとえば、電子システム１００を用いて、セルラ無線電話システムの識別子と動作データ（電子シリアル番号(ESN:Electronic Serial Number)および／または番号割当モジュール(NAM:Number Assignment Module)データ）を、修理しなければならないセルラ無線電話である電子装置１０４から、代替品のセルラ無線電話である電子装置１０８に対して、双方向電圧変換器１０２を介して転送することができる。電子システム１００を用いて、このようなセルラ無線電話システムの識別子と動作データを、コンピュータまたは専用のプログラミング・ボックスである電子装置１０４から、セルラ無線電話である電子装置１０８に、双方向電圧変換器１０２を介してプログラミングすることもできる。電子システム１００を用いて、個別の試験装置またはそのラック全体である電子装置１０８を、双方向電圧変換器１０２を介して結合することにより、電子装置１０４の動作を試験することもできる。
双方向電圧変換器１０２，配線１１０および電子装置１０８を、商品としてパッケージ化して、電子装置１０４と互換性のあるアクセサリ１１２などのアクセサリとすることもできる。図１においては、アクセサリ１１２によって構成される電子回路構成が電子装置１０８として図示され、電子装置１０４の電圧レベルとは異なる電圧レベルにおいて動作する。アクセサリ１１２は、配線１０６を介して電子装置１０４に切り離し可能に結合される。アクセサリ１１２は、セルラ無線電話用のハンドフリー・アクセサリなどの自動車用アクセサリ，モデムまたはPCMCIAカードなどのデータ・アクセサリまたはその他の同様のアクセサリとすることができる。
別の方向制御線路を用いずに、個別の部品だけにより実現される双方向電圧変換器１０２は図２に示される。図２の双方向電圧変換器１０２は、ポート２００，２０２と、プルアップ回路２０８〜２１１と、バッファ２１２〜２１５とを備える双方向変換器回路によって構成される。
ポート２００，２０２は、それぞれ配線１０６，１１０の電圧レベルにより特徴化される。ポート２００，２０２は、それぞれ配線１０６，１１０から、変換された信号を受信する。ポート２００は、配線１０６，プルアップ回路２０８およびバッファ２１２，２１３，２１４に結合される。ポート２０２は、配線１１０，プルアップ回路２１０およびバッファ２１２，２１３，２１５に結合される。
バッファ２１２，２１３は、ポート２００，２０２の信号の電圧レベルを変換する。バッファ２１２，２１３は、単方向性であり、それぞれ入力２１６，２１８と、出力２２０，２２２と、イネーブル・ポート２２４，２２６とを備える。バッファ２１２の入力２１６とバッファ２１３の出力２２２とは、ポート２００に結合される。バッファ２１２の出力２２０とバッファ２１３の入力２１８とは、ポート２０２に結合される。バッファ２１２，２１３のイネーブル・ポート２２４，２２６は、それぞれ、バッファ２１４，２１５に結合される。
バッファ２１４，２１５は、バッファ２１２，２１３の変換の方向を制御する。バッファ２１４，２１５は、単方向性であり、それぞれ入力２３２，２３４と、出力２３６，２３８とイネーブル・ポート２４０，２４２とを備える。バッファ２１４の入力２３４は、ポート２００に結合される。バッファ２１５の入力２３４は、ポート２０２に結合される。バッファ２１４の出力２３６は、バッファ２１５のイネーブル・ポート２４２，プルアップ回路２０９およびバッファ２１３のイネーブル・ポート２２６に結合される。バッファ
２１５の出力２３８は、バッファ２１４のイネーブル・ポート２４０，プルアップ回路２１１およびバッファ２１２のイネーブル・ポート２２４に結合される。
バッファ２１２，２１３，２１４，２１５は、非反転開放ドレインまたは開放コレクタ・バッファである。バッファ２１２，２１３，２１４，２１５は、イネーブル・ポート２２４，２２６，２４０，２４２がそれぞれ高電圧レベルに引き上げられると動作可能になり信号の電圧レベルを変換する。バッファ２１２，２１３，２１４，２１５は、イネーブル・ポート２２４，２２６，２４０，２４２がそれぞれ低電圧レベルに引き下げられると、動作不能になる。
双方向電圧変換器１０２は、ポート２００またはポート２０２のいずれにも変換すべき信号がないときはアイドル状態にある。アイドル状態では、プルアップ回路２０８，２１０は、配線１０６，１１０とポート２００，２０２をそれぞれ必要な電圧レベルまで引き上げる。双方向電圧変換器１０２が３V ないし５V の変換器であると、プルアップ回路２０８は、配線１０６とポート２００を３V に引き上げ、プルアップ回路２１０は、配線１１０とポート２０２とを５V に引き上げる。プルアップ回路２０９，２１１は、イネーブル・ポート２２４，２２６，２４０，２４２をそれぞれ高電圧レベルまで引き上げることにより、バッファ２１２，２１３，２１４，２１５を動作可能にする。
変換すべき信号がポート２００に発すると、バッファ２１４がオンになる。オンになると、バッファ２１４はバッファ２１３のイネーブル・ポート２２６とバッファ２１５のイネーブル・ポート２４２の両方を低電圧レベルに駆動する。これにより、バッファ２１３，２１５が動作不能になり、ポート２０２において入力された信号のポート２００への通信が禁止される。禁止されると、信号の電圧レベルはバッファ２１２によりポート２０２および配線１１０を特徴化する電圧レベルに変換される。変換された信号がポート２０２に出力される。ポート２００からポート２０２への変換の間にバッファ２１３，２１５を動作不能にすることにより、変換された信号またはポート２０２の別の信号が、バッファ２１３を動作不能にすること、さらに／あるいはバッファ２１３を通じてポート２００および配線１０６を引き下げてラッチすることを防ぐ。
変換すべき信号がポート２０２に発すると、バッファ２１５がオンになる。オンになると、バッファ２１５はバッファ２１２のイネーブル・ポート２２４とバッファ２１４のイネーブル・ポート２４０の両方を低電圧レベルに駆動する。これにより、バッファ２１２，２１４が動作不能になり、ポート２００において入力された信号のポート２０２への通信が禁止される。次に、信号の電圧レベルはバッファ２１３によりポート２００および配線１０６を特徴化する電圧レベルに変換される。ポート２０２からポート２００への変換の間にバッファ２１２，２１４を動作不能にすることにより、変換された信号またはポート２００の別の信号が、バッファ２１２を動作不能にすること、さらに／あるいはバッファ２１２を通じてポート２０２および配線１１０を引き下げてラッチすることを防ぐ。
変換すべき信号がポート２００，２０２に同時に発すると、すべてのバッファ２１２，２１３，２１４，２１５は動作不能になる。ポート２００，２０２の信号が図１のそれぞれの電子装置１０４，１０８により解放されるまで、バッファ２１２，２１３，２１４，２１５は動作不能のままになる。
バッファを動作不能にすることとは別に、バッファ２１２，２１３を作成して、バッファ２１４，２１４の伝播遅延より大きい伝播遅延を持つようにすることで、双方向電圧変換器１０２のラッチアップまたはロックアップがさらに回避される。作成とは別に、伝播遅延は追加の遅延バッファをバッファ２１２，２１３と直列に結合することにより増大させることができる。
図２の双方向電圧変換器１０２の回路図を図３に示す。バッファ２１２，２１３は、それぞれトランジスタ３００，３０２とトランジスタ３０４，３０６を備える。バッファ２１４，２１５は、それぞれトランジスタ３０８，３１０を備える。トランジスタ３００，３０２，３０４，３０６，３０８，３１０のそれぞれは、好ましくはn チャネル・エンハンスド・モードMOSFET（金属酸化物半導体電界効果トランジスタ）であり、ゲートと、ドレインと、さらに電気的接地に結合される相互に結合されたベースおよびソースとを備える
。
トランジスタ３００，３０２，３０４，３０６，３０８，３１０は、以下のように接続される。バッファ２１２のトランジスタ３００のゲートは、ポート２００に結合される。トランジスタ３００のドレインは、バッファ２１２のトランジスタ３０２のゲートと、バッファ２１４のトランジスタ３０８のゲートと、バッファ２１５のトランジスタ３１０のドレインとに結合される。バッファ２１２のトランジスタ３０２のドレインは、ポート２０２に結合される。バッファ２１３のトランジスタ３０４のゲートはポート２０２に結合される。トランジスタ３０４のドレインは、バッファ２１３のトランジスタ３０６のゲートと、バッファ２１５のトランジスタ３１０のゲートと、バッファ２１４のトランジスタ３０８のドレインとに結合される。バッファ２１３のトランジスタ３０６のドレインは、ポート２００に結合される。バッファ２１４のトランジスタ３０８のドレインは、バッファ２１５のトランジスタ３１０のゲートに結合される。トランジスタ３１０のドレインは、トランジスタ３０８のゲートに結合される。
プルアップ回路２０８〜２１１は、各電源＋V １，＋V ２，＋V ３，＋V ４と各抵抗R １，R ２，R ３，R ４とを備える。プルアップ回路２０８は、ポート２００と、バッファ２１３のトランジスタ３０６のドレインとに結合される。プルアップ回路２０９は、それぞれ、バッファ２１３，２１５のトランジスタ３０４，３０８のゲートと、それぞれバッファ２１３，２１４のトランジスタ３０４，３０８のドレインとに結合される。プルアップ回路２１０は、ポート２０２と、バッファ２１２のトランジスタ３０２のドレインとに結合される。プルアップ回路２１１は、それぞれバッファ２１２，２１４のトランジスタ３０２，３０８のゲートと、それぞれバッファ２１２，２１５のトランジスタ３００，３１０のドレインとに結合される。双方向電圧変換器１０２が３V ないし５V の変換器である場合は、電源＋V １，＋V ２，＋V ３，＋V ４に関して適切な値は、それぞれ３V ，５V ，５V ，５V であり、抵抗R １，R ２，R ３，R ４に関する適切な値は１０k Ωである。アイドル状態では、ポート２００は、プルアップ回路２０８とトランジスタ３０６の開放ドレインとを介して、電圧＋V １まで引き上げられる。同様に、ポート２０２は、プルアップ回路２１０とトランジスタ３０２の開放ドレインとを介して、電圧＋V ３まで引き上げられる。バッファ２１２，２１３，２１４，２１５は、プルアップ回路２０９，２１１とトランジスタ３００，３０４，３０８，３１０の開放ドレインとを介して有効に動作可能になる。
ポート２００で信号により変換が開始されると、バッファ２１２のトランジスタ３００のゲートの電圧が低レベルになる。これによってトランジスタ３００がオンになり、トランジスタ３００のドレインは高電圧レベルになる。トランジスタ３００のドレインが高電圧レベルになると、トランジスタ３０２，３０８のゲートの電圧も高レベルになる。これに応答して、トランジスタ３０２，３０８のドレインは、低電圧レベルに引き下げられる。トランジスタ３０２のドレインが低レベルに引き下げられることにより、信号が変換され、変換された信号はポート２０２に通信される。トランジスタ３０８のドレインを低レベルに引き下げると、トランジスタ３０４のドレインとトランジスタ３０６，３１０のゲートとを低電圧レベルにセットすることにより、トランジスタ３０４，３０６，３１０が動作不能になる。トランジスタ３０６，３１０のドレインは、開放状態になる。ポート２０２で信号により変換が開始されると、バッファ２１３のトランジスタ３０４のゲートの電圧が低レベルになる。これによってトランジスタ３０４がオンになり、トランジスタ３０４のドレインは高電圧レベルになる。トランジスタ３０４のドレインが高電圧レベルになると、トランジスタ３０６，３１０のゲートの電圧も高レベルになる。これに応答して、トランジスタ３０６，３１０のドレインは、低電圧レベルに引き下げられる。トランジスタ３０６のドレインが低レベルに引き下げられることにより、信号が変換され、変換された信号はポート２００に通信される。トランジスタ３１０のドレインを低レベルに引き下げると、トランジスタ３００のドレインとトランジスタ３０２，３０８のゲートとを低電圧レベルにセットすることにより、トランジスタ３００，３０２，３０８が動作不能になる。トランジスタ３０２，３０８のドレインは、開放状態になる。ポート２００，２０２
の両方で信号により変換が同時に開始されると、トランジスタ３００，３０４は、それぞれトランジスタ３０８，３１０を駆動して、トランジスタ３０８，３１０のドレインが同時に低電圧レベルに引き下げられる。これにより、トランジスタ３０２，３０６のドレインが開放状態になる。トランジスタ３０２，３０６は、ポート２００，２０２の信号が図１のそれぞれの電子装置１０４，１０８により解放されるまでこの状態にとどまる。
これも別の方向性制御線路を用いずに実現される双方向電圧変換器１０２の代替の実施例を図４に示す。図４の双方向電圧変換器１０２は、ポート４００，４０２と、バッファ４０４〜４０７と、プログラミング可能論理装置（PLD ）４０８と、クロック４１０と、プルアップ回路４１２〜４１５とを備える双方向変換器回路によって構成される。ポート４００，４０２は、それぞれ配線１０６，１１０の電圧レベルにより特徴化される。ポート４００，４０２は、それぞれ配線１０６，１１０から変換されるデータ信号を受信する。バッファ４０４は、ポート４００で変換される着信データ信号の存在を検出する比較器として動作する。バッファ４０４は、入力４１６と出力４１８を備える。バッファ４０４の入力４１６は、ポート４００とプルアップ回路４１２とに結合される。バッファ４０４の出力４１８は、プルアップ回路４１３とPLD ４０８のポートIN１とに結合される。変換されるデータ信号がバッファ４０４により検出されると、高電圧レベルがポートIN１に出力され、そうでない場合は低電圧レベルがポートIN１に出力される。
バッファ４０５は、ポート４０２を発するデータ信号の電圧レベルを変換する。バッファ４０５は、入力４２０と出力４２２を備える。バッファ４０５の入力４２０は、PLD ４０８のポートOUT １に結合される。バッファ４０５の出力４２２は、ポート４００とプルアップ回路４１２とに結合される。PLD ４０８によってポートOUT １が高電圧レベルにセットされると、バッファ４０５がオンになり、ポート４０２に発するデータ信号を、放出される被変換データ信号に変換する。PLD ４０８によりポートOUT １が低電圧レベルにセットされると、バッファ４０５はオフのままになる。
バッファ４０６は、ポート４０２で変換される着信データ信号の存在を検出する比較器として動作する。バッファ４０６は、入力４２４と出力４２６とを備える。バッファ４０６の入力４２４は、ポート４０２とプルアップ回路４１５とに結合される。バッファ４０６の出力４２６は、プルアップ回路４１４とPLD ４０８のポートIN２とに結合される。変換されるデータ信号がバッファ４０６により検出されると、高電圧レベルがポートIN２に出力され、そうでない場合は低電圧レベルがポートIN２に出力される。
バッファ４０７は、ポート４００を発するデータ信号の電圧レベルを変換する。バッファ４０７は、入力４２８と出力４３０とを備える。バッファ４０７の入力４２８は、PLD ４０８のポートOUT ２に結合される。バッファ４０７の出力４３０は、ポート４０２とプルアップ回路４１５とに結合される。PLD ４０８によってポートOUT ２が高電圧レベルにセットされると、バッファ４０７がオンになり 、ポート４００に発するデータ信号を、放
出される被変換データ信号に変換する。PLD ４０８によりポートOUT ２が低電圧レベルにセットされると、バッファ４０７はオフのままになる。
PLD ４０８は、図５に示される状態装置５００により双方向電圧変換器１０２のデータ信号変換の方向を制御する。状態装置５００は、図４のPLD ４０８に記憶されるソフトウェアにより実現される。状態装置５００の各状態は、データ信号変換の方向を表す。ブロック５０２は、データ信号変換が行われないアイドル状態を示す。ブロック５０４は、図４のポート４００において受信されたデータ信号が変換され、図４のポート４０２に出力される状態を示す。ブロック５０６は、図４のポート４０２において受信されたデータ信号が変換され、ポート４０２に出力される状態を示す。ブロック５０８は、不正状態を示す。ブロック５０８に到達した場合は、状態装置５００はブロック５０２に戻る。
状態装置５００は、クロック４１０によりPLD ４０８に提供される連続した一連のクロック・パルスに従って同期的に動作する。状態の評価と移行は、クロック・パルス検出のたびに起こる。図４のPLD ４０８のポートIN１，IN２，OUT １，OUT ２の電圧レベルに基づいて状態の移行が起こる。状態装置５００は、ポートIN１，IN２，OUT １，OUT ２が、図５に００／００と示される低電圧レベルにある場合は、ブロック５０２にとどまる。１１
／００と示されるようにポートIN１，IN２が高電圧レベルにあり、ポートOUT １，OUT ２が低電圧レベルにある場合も、状態装置５００はブロック５０２にとどまる。１０／００と示されるようにポートIN１が高電圧レベルにあり、ポートIN２，OUT １，OUT ２が低電圧レベルにある場合は、状態装置５００はブロック５０２からブロック５０４に移動する。０１／００と示されるようにポートIN２が高電圧レベルにあり、ポートIN１，OUT １，OUT ２が低電圧レベルにある場合は、状態装置５００はブロック５０２からブロック５０６に移動する。
状態装置５００は、図５に１０／０１と示されるように、図４のポートIN１，OUT ２が高電圧レベルにあり、図４のポートIN２，OUT １が低電圧レベルにある場合は、ブロック５０４にとどまる。１１／０１と示されるようにポートIN１，IN２，OUT ２が高電圧レベルにあり、ポートOUT １が低電圧レベルにある場合も、状態装置５００はブロック５０４にとどまる。０１／０１と示されるようにポートIN２，OUT ２が高電圧レベルにあり、ポートIN１，OUT １が低電圧レベルにある場合は、状態装置５００はブロック５０４からブロック５０２に移動する。００／０１と示されるようにポートOUT ２が高電圧レベルにあり、ポートIN１，IN２，OUT １が低電圧レベルにある場合にも、状態装置５００はブロック５０４からブロック５０２に移動する。
状態装置５００は、図５に０１／１０と示されるように、図４のポートIN２，OUT １が高電圧レベルにあり、図４のポートIN１，OUT ２が低電圧レベルにある場合は、ブロック５０６にとどまる。１１／１０と示されるようにポートIN１，IN２，OUT １が高電圧レベルにあり、ポートOUT ２が低電圧レベルにある場合も、状態装置５００はブロック５０６にとどまる。１０／１０と示されるようにポートIN１，OUT １が高電圧レベルにあり、ポートI N２，OUT ２が低電圧レベルにある場合は、状態装置５００はブロック５０６からブ
ロック５０２に移動する。００／１０と示されるようにポートOUT １が高電圧レベルにあり、ポートIN１，IN ２，OUT ２が低電圧レベルにある場合にも、状態装置５００はブロ
ック５０６からブロック５０２に移動する。
状態装置５００は、PLD ４０８を介して実現されるが、マイクロプロセッサや、フリップフロップなどの個別の部品を用いても状態装置５００を実現することができることが認識頂けよう。
図４の双方向電圧変換器１０２の部分的回路図を図６に示す。バッファ４０４，４０６は、それぞれ、比較器５００，５０２を備える。バッファ４０５，４０７は、それぞれ、トランジスタ５０４，５０６を備える。プルアップ回路４１２〜４１５は、それぞれの電源＋V １，＋V ２，＋V ３，＋V ４と、それぞれの抵抗R １，R ２，R ３，R ４とを備える。双方向電圧変換器１０２が３V ないし５V の変換器である場合は、電源＋V １，＋V ２，＋V ３，＋V ４に関して適切な値は、それぞれ３V ，５V ，５V ，５V であり、抵抗R １，R ２，R ３，R ４に関する適切な値は、それぞれ１００ｋΩ，１０k Ω，１０k Ω，１５k Ωである。抵抗R １〜R ４に関して、他の値を用いることができることは理解頂けよう。
比較器５００，５０２は、それぞれポート４００，４０２とPLD ４０８との間に結合され、それぞれのポート４００，４０２から着信するデータ信号の電圧レベルを、それぞれの電圧基準＋５V ，＋６V から得られる電圧レベルと比較する。抵抗R ６に関連するポート４００における着信データ信号の電圧レベルが、＋V ５，抵抗R ５，R ７，R ８から得られる電圧レベルおよび比較器５００の出力電圧レベルより大きいか、それとほぼ等しい場合は、比較器５００は、PLD ４０８のポートIN１に低電圧レベルを出力する。抵抗R １０に関連するポート４０２における着信データ信号の電圧レベルが、＋V ６，抵抗R ９，R １１，R １２から得られる電圧レベルおよび比較器５０２の出力電圧レベルより大きいか、それとほぼ等しい場合は、比較器５０２は、PLD ４０８のポートIN２に低電圧レベルを出力する。双方向電圧変換器１０２が３V ないし５V の変換器である場合は、電圧基準＋V ５，＋V ６に関して適切な値は、それぞれ３V ，５V であり、抵抗R ５，R ６，R ７，R ８，R ９，R １０，R １１，R １２に関する適切な値は、それぞれ１０k Ω，１０k Ω，１０k Ω，１００k Ω，１０k Ω，１０k Ω，１０k Ω，１００k Ωである。抵抗R ５
〜R １２に関して、他の値を用いることができることは理解頂けよう。
トランジスタ５０４，５０６は、PLD ４０８に応答して、ポート４０２，４００から着信するデータ信号をそれぞれ変換し、変換されたデータ信号を、それぞれポート４００，４０２に結合する。トランジスタ５０４，５０６は、ベース，コレクタおよびエミッタを備える開放コレクタ・バイポーラ接合トランジスタである。トランジスタ５０４，５０６のベースは、それぞれPLD ４０８のポートOUT １，OUT ２に結合される。ポート４０２からの着信信号を変換しようとする場合は、PLD ４０８がポートOUT ２を介して高電圧信号を出力し、トランジスタ５０６をオンにする。トランジスタ５０６は、抵抗R １５，R １６と共にポート４０２の着信信号の変換された電圧レベルを生成する。ポート４００からの着信信号を変換しようとする場合は、PLD ４０８はポートOUT １を介して高電圧信号を出力し、トランジスタ５０４をオンにする。トランジスタ５０４は、抵抗R １３，R １４と共にポート４０２の着信信号の変換された電圧レベルを生成する。双方向電圧変換器１０２が３V ないし５V の変換器である場合は、抵抗R １３，R４，R １５，R １６に関する
適切な値は、それぞれ２．２k Ω，１０k Ω，２．２k Ω，１０k Ωである。抵抗R １３〜R １６に関して、他の値を用いることができることは理解頂けよう。
双方向電圧変換器１０２は、図１ないし図６においては、１つの配線に引き出された状態で図示される。すなわち、配線１０６，１１０は、単独の双方向配線である。上記の実行例は、モトローラ社により製造販売される無線電話製品に用いられる３線バス（Three-Wire Bus）などの複数配線を採用するバスとも互換性のあることが理解頂けよう。たとえば、図２および図３の実施例全体を、多重線路バスの各追加線路に関して複製することができる。あるいは、バッファを反復させて、図２のバッファ２１４などの１つのバッファを用いてある方向のバッファを制御し、図２のバッファ２１５などの別のバッファを用いて別の方向のバッファを制御することもできる。図４ないし図６の実施例に関しては、PLD およびクロックを除くすべての部品を、多重線路バスの各追加線路毎に複製することができる。すなわち、線路を追加するたびに、４つのバッファ，４つのプルアップ回路および１つの状態装置が必要になる。
従って、互換性のない電圧レベルを有する２つの電子装置が、別の方向性制御線路を用いずに単独の双方向配線上で通信することを可能にする双方向電圧変換器を実現することができる。これにより、既存のケーブルに追加の配線を加えたり、電子装置に追加のハードウェアを加えずに、双方向電圧変換器を利用することができる。双方向電圧変換器は、同期状態装置または個別の部品を利用して、ポートにおける信号の検出のみに基づいて、データ変換の方向を決定することができる。データの方向が決定されると、双方向電圧変換器は、データを変換するために用いられていない変換器部分を動作不能にすることにより、ラッチアップを防ぐ。
Claims (6)
- 第１電圧レベルにおいて信号を通信する第１ポート（２００）；
前記第１電圧レベルとは異なる第２電圧レベルにおいて信号を通信する第２ポート（２０２）；
および前記第１ポートと前記第２ポートとに結合された双方向変換器回路（２０８〜２１５）であって、前記第１ポートにおいて前記第１電圧レベルで入力された第１ポート信号を検出すると、前記第１ポート信号を前記第２ポートにおける前記第２電圧レベルに変換し、前記第２ポートの前記第１ポートへの信号の変換を禁止し、前記第２ポートにおいて前記第２電圧レベルで入力された第２ポート信号を検出すると、前記第２ポート信号を前記第１ポートにおける前記第１電圧レベルに変換し、前記第１ポートの前記第２ポートへの信号の変換を禁止する双方向変換器回路；
によって構成されることを特徴とする双方向電圧変換器（１０２）。 - 前記双方向変換器回路が、前記第１ポート信号および前記第２ポート信号のうちの第１信号を検出し、前記第１信号が存在する間は前記第１ポート信号および前記第２信号のうち他者の通信を禁止する回路構成（２１４，２１５）によって構成される請求項１記載の双方向電圧変換器。
- 前記検出回路が個別の部品によって構成される請求項２記載の双方向電圧変換器。
- 前記検出回路が状態装置（５００）によって構成される請求項２記載の双方向電圧変
換器。 - 前記双方向電圧変換器が、前記第１の電圧レベルで信号を通信する入出力ポートを有する第１の装置と、前記第２の電圧レベルで信号を通信する入出力ポートを有する第２の装置との間に結合されるよう適合されたアダプタの部分として組み込まれる請求項１記載の双方向電圧変換器。
- 前記第１ポート及び前記第２ポートの各々は、通常、開放コレクタまたは開放ドレイン出力ポートの少なくとも一方を含む請求項１記載の双方向電圧変換器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US58320996A | 1996-01-03 | 1996-01-03 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8357591A Division JPH09200034A (ja) | 1996-01-03 | 1996-12-26 | 双方向電圧変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004274791A true JP2004274791A (ja) | 2004-09-30 |
Family
ID=24332142
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8357591A Ceased JPH09200034A (ja) | 1996-01-03 | 1996-12-26 | 双方向電圧変換器 |
| JP2004142720A Pending JP2004274791A (ja) | 1996-01-03 | 2004-05-12 | 双方向電圧変換機 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8357591A Ceased JPH09200034A (ja) | 1996-01-03 | 1996-12-26 | 双方向電圧変換器 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US5877633A (ja) |
| JP (2) | JPH09200034A (ja) |
| KR (2) | KR970060980A (ja) |
| CN (1) | CN1065084C (ja) |
| AR (1) | AR005337A1 (ja) |
| BR (1) | BR9700064B1 (ja) |
| CA (1) | CA2192426C (ja) |
| FR (1) | FR2743219A1 (ja) |
| GB (1) | GB2308933B (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6212402B1 (en) * | 1996-11-04 | 2001-04-03 | Telefonaktiebolaget Lm Ericsson | System connector |
| US6046605A (en) * | 1997-09-19 | 2000-04-04 | Hewlett-Packard Company | Bidirectional asynchronous open collector buffer |
| TW466395B (en) * | 1998-07-16 | 2001-12-01 | Via Tech Inc | Signal conversion circuit having dynamically adjusted reference voltage and chipset using the same |
| GB9817193D0 (en) * | 1998-08-07 | 1998-10-07 | Mitel Semiconductor Ltd | Circuits for providing B1-directional data communication |
| US6172523B1 (en) * | 1998-09-30 | 2001-01-09 | Lucent Technologies Inc. | Apparatus and method for converting a non-logic-family signal level to a logic-family signal level |
| US6597197B1 (en) * | 1999-08-27 | 2003-07-22 | Intel Corporation | I2C repeater with voltage translation |
| US7682245B2 (en) * | 2000-02-29 | 2010-03-23 | Igt | Name your prize game playing methodology |
| US20070129139A1 (en) * | 2000-02-29 | 2007-06-07 | Igt | On demand prize/bonus system |
| US6362654B1 (en) * | 2000-08-17 | 2002-03-26 | U.S. Philips Corporation | Bidirectional repeater using high and low threshold detection |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US6897492B2 (en) * | 2002-02-04 | 2005-05-24 | Ixys Corporation | Power device with bi-directional level shift circuit |
| US6930514B2 (en) * | 2002-09-30 | 2005-08-16 | Lsi Logic Corporation | Method and apparatus for transferring data between data buses |
| US6847230B2 (en) * | 2003-03-04 | 2005-01-25 | Dell Products L.P. | Information handling system featuring a BJT-based bi-directional level translator |
| US7065662B2 (en) * | 2003-03-10 | 2006-06-20 | Dell Products L.P. | Information handling system featuring a power-based current limiting circuit |
| US6822480B1 (en) * | 2003-09-02 | 2004-11-23 | Micrel, Incorporated | Bi-directional bus level translator |
| KR100539921B1 (ko) * | 2003-12-05 | 2005-12-28 | 삼성전자주식회사 | 양방향 신호 레벨 변환 회로 |
| US20050174158A1 (en) * | 2004-02-06 | 2005-08-11 | Khan Qadeer A. | Bidirectional level shifter |
| US7098693B2 (en) * | 2004-08-31 | 2006-08-29 | International Business Machines Corporation | Bi-directional voltage translator |
| US7292067B2 (en) * | 2005-05-13 | 2007-11-06 | Itt Manufacturing Enterprises, Inc. | Method and apparatus for buffering bi-directional open drain signal lines |
| US7288962B2 (en) * | 2006-02-08 | 2007-10-30 | Kyocera Wireless Corp. | Level shifting multiplexing circuit for connecting a two conductor full duplex bus to a bidirectional single conductor bus |
| US20080076528A1 (en) * | 2006-09-08 | 2008-03-27 | Igt | Instant anonymous account creation |
| US7967677B2 (en) | 2006-11-08 | 2011-06-28 | Igt | Gaming system and method for providing virtual drawings |
| US8684846B2 (en) * | 2006-11-10 | 2014-04-01 | Igt | Dynamic display systems for gaming machines |
| US8337314B2 (en) * | 2006-11-10 | 2012-12-25 | Igt | Systems and methods for improving a button assembly |
| US8070609B2 (en) | 2006-11-10 | 2011-12-06 | Igt | Flexibly configurable button panels for gaming machines |
| TWI449333B (zh) * | 2006-12-22 | 2014-08-11 | Fairchild Semiconductor | 雙向訊號介面及相關系統及方法 |
| US7786759B2 (en) * | 2006-12-22 | 2010-08-31 | Fairchild Semiconductor Corporation | Bidirectional signal interface and related system and method |
| US20090048022A1 (en) * | 2007-08-13 | 2009-02-19 | Igt | Dynamic reconfiguration of promotional programs |
| US7755412B2 (en) * | 2008-04-01 | 2010-07-13 | Kyocera Corporation | Bi-directional level shifted interrupt control |
| US8441298B1 (en) | 2008-07-01 | 2013-05-14 | Cypress Semiconductor Corporation | Analog bus sharing using transmission gates |
| WO2010060804A1 (en) * | 2008-11-25 | 2010-06-03 | Arcelik Anonim Sirketi | A level translation circuit |
| US9448964B2 (en) * | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8487655B1 (en) | 2009-05-05 | 2013-07-16 | Cypress Semiconductor Corporation | Combined analog architecture and functionality in a mixed-signal array |
| US8179161B1 (en) * | 2009-05-05 | 2012-05-15 | Cypress Semiconductor Corporation | Programmable input/output circuit |
| US9612987B2 (en) * | 2009-05-09 | 2017-04-04 | Cypress Semiconductor Corporation | Dynamically reconfigurable analog routing circuits and methods for system on a chip |
| US8531228B2 (en) * | 2011-03-01 | 2013-09-10 | Nxp B.V. | Bidirectional input/output circuit |
| US20130021084A1 (en) * | 2011-07-18 | 2013-01-24 | Honeywell International Inc. | Low voltage sensors with integrated level translators |
| DE102011084509B4 (de) * | 2011-10-14 | 2014-11-06 | Infineon Technologies Ag | Schnittstellenschaltung und Verfahren zum Freigeben eines Ausgangstreibers der Schnittstellenschaltung |
| FR2999834B1 (fr) * | 2012-12-17 | 2015-03-06 | Thales Sa | Circuit d'echange de donnees bidirectionnel |
| US20170208825A1 (en) * | 2016-01-21 | 2017-07-27 | Alan Backus | Gaseous transfer device |
| CN105655709B (zh) * | 2016-01-29 | 2018-10-16 | 深圳飞特尔科技有限公司 | 干扰消除电路和天线阵列 |
| US10636477B2 (en) | 2016-09-30 | 2020-04-28 | Xtremelux Corporation | Digital-unit interface |
| CN112769428B (zh) * | 2019-11-04 | 2024-08-30 | 广东美芝制冷设备有限公司 | 电子设备和双向电平转换通讯方法及电路 |
| US11101789B2 (en) * | 2019-12-19 | 2021-08-24 | Rockwell Automation Technologies, Inc. | Systems and methods for providing bi-directional signal level shifting |
| EP4099570B1 (en) | 2021-06-01 | 2025-01-22 | Nexperia B.V. | Open-drain bus repeater and system comprising the same |
| EP4099569A1 (en) * | 2021-06-01 | 2022-12-07 | Nexperia B.V. | Open-drain bus repeater and system comprising the same |
| TWI801141B (zh) * | 2022-02-18 | 2023-05-01 | 瑞昱半導體股份有限公司 | 雙向訊號轉換電路 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2708385B1 (de) * | 1977-02-26 | 1977-12-29 | Neumann Elektronik Gmbh | Schaltungseinrichtung zur bidirektionalen, gleichstrommaessigen koppelung zweier elektrischer systeme unterschiedlicher eingangs- oder ausgangsspannung |
| US4361876A (en) * | 1978-09-05 | 1982-11-30 | Motorola, Inc. | Microcomputer with logic for selectively disabling serial communications |
| JPS60252979A (ja) * | 1984-05-30 | 1985-12-13 | Oki Electric Ind Co Ltd | Ｃｍｏｓ入出力回路 |
| US4624006A (en) * | 1985-05-10 | 1986-11-18 | Linear Technology Corporation | Bidirectional shift register using parallel inverters with adjustable transconductance |
| US5084637A (en) * | 1989-05-30 | 1992-01-28 | International Business Machines Corp. | Bidirectional level shifting interface circuit |
| US5113337A (en) * | 1991-02-08 | 1992-05-12 | General Electric Company | High power factor power supply |
| US5428800A (en) * | 1991-10-30 | 1995-06-27 | I-Cube, Inc. | Input/output (I/O) bidirectional buffer for interfacing I/O ports of a field programmable interconnection device with array ports of a cross-point switch |
| US5300835A (en) * | 1993-02-10 | 1994-04-05 | Cirrus Logic, Inc. | CMOS low power mixed voltage bidirectional I/O buffer |
| US5406140A (en) * | 1993-06-07 | 1995-04-11 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
| US5521531A (en) * | 1993-12-13 | 1996-05-28 | Nec Corporation | CMOS bidirectional transceiver/translator operating between two power supplies of different voltages |
| US5455526A (en) * | 1994-08-10 | 1995-10-03 | Cirrus Logic, Inc. | Digital voltage shifters and systems using the same |
-
1996
- 1996-12-09 CA CA002192426A patent/CA2192426C/en not_active Expired - Fee Related
- 1996-12-18 GB GB9626271A patent/GB2308933B/en not_active Expired - Fee Related
- 1996-12-20 FR FR9615727A patent/FR2743219A1/fr active Pending
- 1996-12-26 JP JP8357591A patent/JPH09200034A/ja not_active Ceased
- 1996-12-27 KR KR1019960073956A patent/KR970060980A/ko active Granted
- 1996-12-27 KR KR1019960073956A patent/KR100232507B1/ko not_active Expired - Lifetime
- 1996-12-30 AR ARP960105976A patent/AR005337A1/es unknown
-
1997
- 1997-01-03 BR BRPI9700064-7A patent/BR9700064B1/pt not_active IP Right Cessation
- 1997-01-03 CN CN971003033A patent/CN1065084C/zh not_active Expired - Lifetime
- 1997-04-15 US US08/839,732 patent/US5877633A/en not_active Expired - Lifetime
-
2004
- 2004-05-12 JP JP2004142720A patent/JP2004274791A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| BR9700064B1 (pt) | 2009-05-05 |
| MX9700071A (es) | 1997-07-31 |
| KR970060980A (ko) | 1997-08-12 |
| GB2308933A (en) | 1997-07-09 |
| BR9700064A (pt) | 1999-02-23 |
| CN1065084C (zh) | 2001-04-25 |
| AR005337A1 (es) | 1999-04-28 |
| CA2192426C (en) | 2000-08-01 |
| FR2743219A1 (fr) | 1997-07-04 |
| GB9626271D0 (en) | 1997-02-05 |
| CA2192426A1 (en) | 1997-07-04 |
| CN1209678A (zh) | 1999-03-03 |
| US5877633A (en) | 1999-03-02 |
| GB2308933B (en) | 2000-11-15 |
| JPH09200034A (ja) | 1997-07-31 |
| KR100232507B1 (ko) | 1999-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004274791A (ja) | 双方向電圧変換機 | |
| KR101559885B1 (ko) | 데이터 쌍 및 스페어 쌍의 이더넷을 통한 전력공급(PoE) | |
| EP1213657A2 (en) | Dual interface serial bus | |
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| KR20040053228A (ko) | 고속의 디지털 인터페이스들을 위하여 저간섭 시그널링스킴들을 지원하는 다중 모드 입/출력 회로 | |
| JPH1093416A (ja) | 双方向電圧変換器 | |
| KR970049625A (ko) | 주변장치 선택 시스템 | |
| CN1795635B (zh) | 信号传输装置、供电系统和串行通信装置 | |
| JP2004506979A (ja) | 高低閾値検出を有する双方向リピータ | |
| US6654351B1 (en) | Configurable multi-protocol vehicle communication circuit and method | |
| CN112654525B (zh) | 用于产生唤醒信号的装置和方法以及充电接口 | |
| US5974051A (en) | System interprocessor communication using media independent interface-based channel | |
| CN208424392U (zh) | 一种有源以太网设备的串口设计电路及有源以太网设备 | |
| JP2008547320A (ja) | ２ワイヤ・シリアル・リンクのための連続パワー転送方法 | |
| JPH08275253A (ja) | ２つのステーション間のシリアルデータ交換装置 | |
| EP0300263B1 (en) | Weak/strong bus driver | |
| JPS62193435A (ja) | 直列デ−タ伝送回路装置 | |
| US7353307B2 (en) | Linking addressable shadow port and protocol for serial bus networks | |
| GB2349286A (en) | A bidirectional voltage translator using a programmable logic device | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| US5982815A (en) | Circuit for setting a device into a test mode by changing a first port to a fixed clock and a second port to a non-fixed clock | |
| JPH0654909B2 (ja) | ２値メッセージを直列通信バスで送信する方法および装置 | |
| JP3979693B2 (ja) | モデム装置 | |
| JP2004241914A (ja) | データ通信装置及びデータ通信方法 | |
| US20240330231A1 (en) | Communication interface chip and address extension circuit thereof |