[go: up one dir, main page]

JP2004273940A - パターン形成方法およびパターン形成装置 - Google Patents

パターン形成方法およびパターン形成装置 Download PDF

Info

Publication number
JP2004273940A
JP2004273940A JP2003065404A JP2003065404A JP2004273940A JP 2004273940 A JP2004273940 A JP 2004273940A JP 2003065404 A JP2003065404 A JP 2003065404A JP 2003065404 A JP2003065404 A JP 2003065404A JP 2004273940 A JP2004273940 A JP 2004273940A
Authority
JP
Japan
Prior art keywords
film
pattern
resist
antireflection film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003065404A
Other languages
English (en)
Inventor
Shigeo Irie
重夫 入江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Leading Edge Technologies Inc
Original Assignee
Semiconductor Leading Edge Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Leading Edge Technologies Inc filed Critical Semiconductor Leading Edge Technologies Inc
Priority to JP2003065404A priority Critical patent/JP2004273940A/ja
Publication of JP2004273940A publication Critical patent/JP2004273940A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】Fレーザ光を用いて、被加工基板に所望のパターンを形成することのできるパターン形成方法およびパターン形成装置を提供する。
【解決手段】被加工基板の上に反射防止膜を形成する工程と、この反射防止膜の上にレジスト膜を形成する工程と、このレジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、レジスト膜に現像処理を施すことによってレジストパターンを形成する工程と、このレジストパターンをマスクとした反射防止膜のエッチングによって反射防止膜パターンを形成する工程と、この反射防止膜パターンに硬化処理を施す工程と、硬化処理後の反射防止膜パターンをマスクとして被加工基板をエッチングする工程とを有する。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は、パターン形成方法およびパターン形成装置に関し、より詳しくは、Fレーザを光源とする露光機を用いたパターン形成方法およびパターン形成装置に関する。
【0002】
【従来の技術】
近年、半導体装置の集積度の増加に伴い個々の素子の寸法は微小化が進み、各素子を構成する配線やゲートなどの幅も微細化されている。
【0003】
この微細化を支えているフォトリソグラフィ技術には、被加工基板表面にレジスト組成物を塗布してレジスト膜を形成する工程、光を照射して所定のレジストパターンを露光することによりレジストパターン潜像を形成する工程、必要に応じ加熱処理する工程、次いでこれを現像して所望のレジストパターンを形成する工程、および、このレジストパターンをマスクとして被加工基板に対してエッチングなどの加工を行う工程が含まれる。
【0004】
このようなフォトリソグラフィ技術を用いて、微細なデザイン・ルールを有する半導体装置を製造するに際しては、微細なレジストパターンを形成することが必要となる。
【0005】
レジストパターンの微細化を図る手段の一つとして、上記のレジストパターン潜像を形成する際に使用される露光光の短波長化が進められている。
【0006】
従来、例えば64Mビットまでの集積度のDRAM(Dynamic Random Access Memory)の製造には、高圧水銀灯のi線(波長:365nm)が光源として使用されてきた。近年では、256メガビットDRAMの量産プロセスには、KrF(フッ化クリプトン)エキシマレーザ(波長:248nm)を露光光源として用いた技術が実用化されている。また、1ギガビット以上の集積度を持つDRAMの製造には、ArF(フッ化アルゴン)エキシマレーザ(波長:193nm)の実用化が検討されている。さらに、100nm以下のデザイン・ルールに対応する微細パターンを実現する技術として、より波長の短いF(フッ素)レーザ(波長:157nm)を露光光源として用いることが考えられている。
【0007】
しかしながら、上記のレジストパターン潜像を形成する工程においては、従来より次のような問題があった。
【0008】
その1つは、レジスト膜に露光光を照射した場合、レジスト膜内部に光の多重干渉による定在波が発生し、これによりレジスト膜の膜厚方向に露光ムラが生じるというものである。このような露光ムラは、レジストパターンの形状劣化を引き起こし、パターン解像度の低下を招く。
【0009】
2つ目は、被加工基板に段差がある場合の露光光の反射の問題である。レジスト膜に露光光を照射すると、露光光はレジスト膜中を進んで行き、下地の非加工基板との界面で反射する。このとき、被加工基板の表面が水平である場合には、光は入射方向と反対の方向に反射する。一方、被加工基板の表面に段差があり、露光光がこの段差部で反射する場合には、光は段差部の傾斜角に対応して種々の方向に反射する。これにより、反射光が本来露光しない領域(マスクで遮蔽された領域)にも進入してその部分のレジスト膜を露光してしまい、所望のレジストパターンを形成することができなくなる。
【0010】
このような問題を解消するために、従来より、被加工基板とレジスト膜との間に反射防止膜を介在させる方法(Bottom Anti Reflective Coating Method,以下、BARC法という。)が用いられている。この方法によれば、レジスト膜を透過した露光光は、反射防止膜に吸収されて界面で反射しないようになる。
【0011】
図11〜図12を用いて、BARC法によるフォリソグラフィ工程について説明する。
【0012】
まず、半導体基板60の上に形成された被加工膜61上に、反射防止膜62を形成する(図11(a))。次に、反射防止膜62の上にレジスト膜63を形成し(図11(b))、マスク64を介して露光光65を照射する(図11(c))。続いて、現像処理を行い、レジストパターン66を形成する(図12(a))。その後、レジストパターン66をマスクとして、反射防止膜62をドライエッチングし、反射防止膜パターン67を形成する(図12(b))。さらに、レジストパターン66をマスクとして被加工膜61をドライエッチングして、所望の被加工膜パターン68を形成する(図12(c))。最後に、レジストパターン66および反射防止膜パターン67を除去して、図12(d)の構造とする。
【0013】
【発明が解決しようとする課題】
ところで、BARC法により、Fレーザを露光光源としてレジスト膜を露光する場合には次のような問題がある。
【0014】
レーザの発振波長は157nmと短波長であるために、レジスト膜には、このような短波長の光を透過する高い透明性が必要とされる。しかしながら、従来、Fレーザに対応するレジスト膜はなかった。そこで、KrFエキシマレーザまたはArFエキシマレーザに対応するレジスト膜を用い、これにFレーザ光を照射すると、波長157nmの光に対するレジスト膜の透過率が低いために露光光がレジスト膜の底部まで十分に到達せず、所望のレジストパターンを形成することができないという問題があった。
【0015】
この場合、レジスト膜の膜厚を小さくすると露光光をレジスト膜の底部まで到達させることが可能となる。しかし、このように薄いレジストパターンをマスクとして反射防止膜および被加工基板のエッチング処理を行うと、これらのパターニングが終了する前に、レジストパターンがエッチングによって消失してしまうという問題があった。さらに、反射防止膜の膜厚を小さくしてレジストパターンの消失を防ごうとすると、露光光の反射が大きくなり反射防止膜としての機能が果たせなくなるという問題もあった。
【0016】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、従来使用されてきたレジストを用いて、Fレーザを光源とする露光機により、被加工基板に所望のパターンを形成することのできるパターン形成方法およびパターン形成装置を提供することにある。
【0017】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【0018】
【課題を解決するための手段】
本発明のパターン形成方法は、被加工基板の上に反射防止膜を形成する工程と、この反射防止膜の上にレジスト膜を形成する工程と、このレジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、レジスト膜に現像処理を施すことによってレジストパターンを形成する工程と、このレジストパターンをマスクとした反射防止膜のエッチングによって反射防止膜パターンを形成する工程と、この反射防止膜パターンに硬化処理を施す工程と、硬化処理後の反射防止膜パターンをマスクとして被加工基板をエッチングする工程とを有することを特徴とする。硬化処理は、加熱処理または紫外線照射処理とすることができる。また、加熱と紫外線照射とが同じに行われる処理とすることもできる。さらに、硬化処理は、電子線照射処理とすることもできる。
【0019】
また、本発明のパターン形成方法は、被加工基板の上に反射防止膜を形成する工程と、この反射防止膜の表面にホウ素、ヒ素およびゲルマニウムよりなる群から選ばれるいずれか1の原子を導入する工程と、原子が導入された反射防止膜の上にレジスト膜を形成する工程と、このレジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、レジスト膜に現像処理を施すことによってレジストパターンを形成する工程と、このレジストパターンをマスクとした反射防止膜のエッチングによって反射防止膜パターンを形成する工程と、この反射防止膜パターンをマスクとして被加工基板をエッチングする工程とを有することを特徴とする。反射防止膜への原子の導入は、イオン注入法を用いて行うことができる。また、導入する原子のプラズマ中に反射防止膜を曝すことによっても行うことができる。
【0020】
本発明のパターン形成方法においては、反射防止膜をノボラック系樹脂組成物から形成することができる。また、露光光は波長157nmのFレーザ光とすることができる。さらに、レジスト膜は、KrFレジスト膜またはArFレジスト膜とすることができる。
【0021】
本発明のパターン形成方法においては、被加工基板はタングステン膜を有し、このタングステン膜上に反射防止膜が形成されていて、反射防止膜パターンをマスクとしてタングステン膜をエッチングすることができる。
【0022】
また、本発明のパターン形成方法においては、被加工基板はタングステン膜およびこのタングステン膜の上に形成された無機膜を有し、この無機膜の上に反射防止膜が形成されていて、反射防止膜パターンをマスクとして無機膜をエッチングすることができる。
【0023】
本発明のパターン形成装置は、被加工基板上に形成された反射防止膜をエッチングして反射防止膜パターンを形成するドライエッチング部と、この反射防止膜パターンに紫外線照射を行う紫外線照射部と、ドライエッチング部と紫外線照射部との間で被加工基板を搬送する搬送手段とを有することを特徴とする。紫外線照射部はさらに熱を発生するものとすることができる。また、ドライエッチング部と紫外線照射部とを、同一の真空チャンバ内に配置することができる。
【0024】
【発明の実施の形態】
実施の形態1.
図1〜図4を用いて、本実施の形態によるパターン形成方法およびパターン形成装置について説明する。
【0025】
まず、被加工基板として、タングステン膜が形成された半導体基材を準備する。例えば、図1(a)に示すように、半導体基材1上に、化学気相成長法(Chemical Vaper Deposition,以下、CVDという。)などによってタングステン(W)膜2を形成する。タングステン膜2は、例えば、70nmのデザイン・ルールに対応するトランジスタのゲート電極材料として用いられる。
【0026】
半導体基材1としては、例えば、素子分離領域やソースまたはドレインとなる拡散層などが形成されたシリコン基板上に、二酸化シリコン(SiO)膜などのゲート絶縁膜が形成されたものを用いることができる。
【0027】
半導体基材1上に形成する膜は、タングステン膜に限られるものではない。例えば、モリブデン(Mo)、タンタル(Ta)またはチタン(Ti)などの他の導電膜を形成してもよい。さらに、ゲート電極材料に限らず、半導体装置の製造工程で用いられてパターニングを必要とする膜であれば、他の膜を形成してもよい。
【0028】
次に、図1(b)に示すように、タングステン膜2の上に反射防止膜3を形成する。本実施の形態においては、屈折率nが1.60≦n≦1.90であり、消衰係数kが0.12≦kの反射防止膜であることが好ましい。また、10nm以上で200nm以下の膜厚であることが好ましい。
【0029】
また、本実施の形態における反射防止膜3は、有機材料を主成分とするものが好ましく用いられる。有機材料は、熱硬化性樹脂、光硬化性樹脂および電子線硬化性樹脂のいずれであってもよい。また、光硬化性樹脂組成物は、ラジカル重合を利用して硬化するものであってもよいし、光により発生した酸により硬化するものであってもよい。
【0030】
次に、図1(c)に示すように、反射防止膜3の上にレジスト膜4を形成する。レジスト膜4の形成は、例えばスピンコート法などを用いて行うことができる。また、レジスト膜4の膜厚は、半導体装置の製造工程に応じた所定の膜厚とすることができるが、本実施の形態のパターン形成方法によれば、従来より小さい膜厚とすることが可能となる。
【0031】
本発明において使用されるレジスト膜は、ポジ型のレジスト膜であってもよいし、ネガ型のレジスト膜であってもよい。また、光によって反応するレジスト膜であってもよいし、電子線によって反応するレジスト膜であってもよい。例えば、KrFエキシマレーザ用レジスト(KrFレジストともいう。以下、同じ。)として使用される、ポリヒドロキシスチレンなどのポリビニルフェノール系のレジストや、ArFエキシマレーザ用レジスト(ArFレジストともいう。以下、同じ。)として使用される、ポリメチルメタクリル酸などのポリアクリル酸系のレジストを使用することができる。
【0032】
次に、図2(a)に示すように、所定のマスク5を介してレジスト膜4に露光光6を照射する。露光装置としては、例えば、Fレーザを光源とする露光装置を用いることができる。また、マスク5は、所望の線幅のレジストパターンに対応したものを用いることができる。
【0033】
この露光は、レジスト膜4に所定のレジストパターン潜像を形成することを目的として行うものである。すなわち、レジスト膜4に露光光を照射することによって、図2(a)に示すように、レジスト膜4内に露光部41と未露光部42とからなるレジストパターン潜像が形成される。
【0034】
次に、露光後の半導体基材に対して加熱処理を行う。加熱処理は、密閉式の加熱炉またはホットプレートなどを用いて行うことができる。
【0035】
加熱処理工程を終えた後は、レジスト膜に現像処理を施す。現像は、例えば、テトラメチルアンモニウムハイドロオキサイド水溶液を用いたアルカリ現像などによって行うことができる。
【0036】
例えば、ポジ型のレジスト膜を用いた場合、露光部41ではアルカリ可溶性ポリマー構造が形成される一方、未露光部42ではアルカリ不溶性ポリマー構造となっている。したがって、アルカリ現像処理を行うことによって、露光部41のみが現像液に溶解して除去される結果、図2(b)に示すようなレジストパターン7が形成される。
【0037】
次に、半導体基材に付着した現像液および現像液に溶解したレジストをリンス液によって洗い流す。具体的には、半導体基材上にリンス液をシャワー状またはスプレー状に吐出することによって洗い流すことができる。現像液としてアルカリ水溶液を用いた場合には、リンス液として例えば純水を使用することができる。
【0038】
リンス液によって現像液および現像液に溶解したレジストを洗い流した後は、乾燥によってリンス液を除去する。例えば、半導体基材を高速で回転させることによって乾燥を行うことができる。
【0039】
次に、レジストパターン7をマスクとして反射防止膜3をドライエッチングして、図2(c)に示すような反射防止膜パターン8を形成する。この際、反射防止膜3のエッチングが進行してタングステン膜2が露出すると略同時に、レジストパターン7がエッチングによって消失するようにエッチング条件を設定することが好ましい。
【0040】
本実施の形態では、図3(a)に示すように、反射防止膜のエッチング終了後、形成された反射防止膜パターン8に紫外線9を照射することを特徴としている。反射防止膜の種類に応じて、紫外線照射でなく電子線照射を行ってもよいし、あるいは加熱処理を行ってもよい。また、これらを組み合わせて行ってもよい。
【0041】
このような処理を行うことにより、反射防止膜を形成する樹脂の硬化を進行させ、後工程でのドライエッチングに対する耐性を向上させることができる。具体的には、反射防止膜のエッチングレートが、下地のタングステン膜のエッチングレートよりも大きくなるようにする。
【0042】
例えば、反射防止膜の形成材料として熱硬化性樹脂組成物を用いた場合には、反射防止膜パターンに加熱処理を行う。加熱処理の条件は、樹脂の硬化反応が起こるような温度および時間とする。
【0043】
また、反射防止膜の形成材料として光硬化性樹脂組成物を用いた場合には、反射防止膜パターンに紫外線照射を行う。照射する光の波長および照射量は、樹脂の硬化が起こるような条件とする。
【0044】
さらに、反射防止膜の形成材料として電子線硬化性樹脂組成物を用いた場合には、反射防止膜に適当なエネルギーの電子線を照射する。
【0045】
以上のような処理を反射防止膜に行うことにより、反射防止膜を形成している樹脂の架橋密度が高まるなどして、ドライエッチング耐性を高めることができる。尚、反射防止膜の種類によって、例えば、加熱と紫外線照射とが同時に行われるようにしてもよい。
【0046】
本実施の形態においては、硬化による体積収縮の大きい材料を用いて形成された反射防止膜は、加熱または紫外線若しくは電子線の照射後のパターン寸法の変動が大きくなることから好ましくない。したがって、硬化による体積収縮の小さい樹脂組成物により形成された反射防止膜を用いることが好ましい。
【0047】
例えば、加熱硬化性のノボラック系樹脂組成物を用いて形成した反射防止膜であれば、加熱処理後のパターンのシュリンク(寸法縮小)がほとんどないので、露光後のパターンサイズを維持することが可能である。
【0048】
次に、反射防止膜パターン8をマスクとしてタングステン膜2をドライエッチングして、図3(b)に示すようなタングステン膜パターン10を形成する。
【0049】
このように、本実施の形態においては、レジストパターンではなく反射防止膜パターンをマスクとして、タングステン膜のエッチングを行う。これは、反射防止膜パターンの硬化反応を進めて耐エッチング性を向上させたことにより、反射防止膜パターンがタングステン膜エッチングの際のマスクとして十分に使用することができるようになったことに対応するものである。これにより、レジストパターンは反射防止膜をエッチングする際のマスクとしてのみ使用されればよいので、レジスト膜の膜厚を従来より小さいものとすることが可能となる。したがって、KrFエキシマレーザやArFエキシマレーザに対応したレジストを用い、Fレーザを光源として露光した場合であっても、レジスト底部まで十分に露光することが可能となる。
【0050】
タングステン膜パターンを形成した後は、不要となった反射防止膜パターンを除去して図3(c)に示す構造とする。
【0051】
1つの例として、被加工基板上に、膜厚50nmのタングステン膜を形成した。次に、タングステン膜の上に、熱硬化性のノボラック系樹脂組成物を塗布し、205℃で60秒間加熱することにより、膜厚120nmの反射防止膜を形成した。続いて、ポリビニルフェノール系のレジスト組成物を塗布し、130℃で60秒間加熱することにより、膜厚80nmのレジスト膜を形成した。
【0052】
次に、Fレーザを光源とする露光機を用い、マスクを介してレジスト膜を露光した。露光後、130℃で90秒間加熱を行った。続いて、濃度2.38%のテトラメチルアンモニウムハイドロオキサイド溶液を用いて現像し、レジストパターンを形成した。
【0053】
次に、レジストパターンをマスクとして、反射防止膜のドライエッチングを行った。エッチングガスとしては、窒素と酸素の混合ガスを用いた。この際、下地のタングステン膜が露出すると略同時に、レジストパターンが完全にエッチングされるようにした。
【0054】
次に、波長365nmの紫外線を発生するランプを用いて、反射防止膜パターンに紫外線を60秒間照射した。その後、反射防止膜パターンをマスクとして、タングステン膜のドライエッチングを行った。エッチングガスとしては、六フッ化硫黄と窒素の混合ガスを用いた。
【0055】
最後に、酸素プラズマで反射防止膜パターンを除去することによって、良好な微細パターンのゲート電極構造を得た。
【0056】
本実施の形態のパターン形成方法によれば、反射防止膜パターンの硬化処理を行うことによって、反射防止膜パターンをマスクとしてタングステン膜のエッチングを行うことができる。したがって、レジストパターンは反射防止膜をエッチングする際のマスクとしてのみ使用すればよいので、レジスト膜の膜厚を小さくすることができる。これにより、KrFエキシマレーザやArFエキシマレーザに対応するレジストを用いて、Fレーザを光源とする露光機により露光した場合であっても、レジスト膜の底部まで十分に露光光を到達させることが可能となる。また、反射防止膜の膜厚を小さくする必要がなくなるので、露光光の反射を防いで良好なレジストパターンを形成することができる。
【0057】
図4(a)〜(c)は、本実施の形態におけるパターン形成装置の一例である。このパターン形成装置は、被加工基板上に形成された反射防止膜をエッチングして反射防止膜パターンを形成するドライエッチング部と、反射防止膜パターンに紫外線照射を行う紫外線照射部と、ドライエッチング部と紫外線照射部との間で被加工基板を搬送する搬送手段とを有することを特徴としている。
【0058】
図に示すように、本実施の形態にかかるパターン形成装置100は、真空チャンバ11内に、ドライエッチング部12と、紫外線照射部13とを有する。また、真空チャンバ11には、真空チャンバ11内にエッチングガスを導入する導入口14と、真空チャンバ11内で発生したガスなどを排気する排気口15とが設けられている。
【0059】
ドライエッチング部12は、接地された上部電極16と、上部電極16と対向する位置に所定の間隔をおいて配置された下部電極17とを有する。下部電極17は、高周波(RF)電源18に接続している。また、下部電極17は、基板載置台を兼ねているとともに、横方向に移動可能なステージ19上に設置されている。すなわち、ステージ19は、ドライエッチング部12と紫外線照射部13との間で、下部電極17の上に載置された基板を搬送する搬送手段としての役割を有している。
【0060】
一方、紫外線照射部13は、紫外線を発生するランプ部20を有する。
【0061】
まず、図4(a)を参照しながら、反射防止膜のエッチングを行う工程について説明する。
【0062】
下部電極17の上に、被加工基板21を載置する。被加工基板21は、本実施の形態により形成されたタングステン膜(図示せず)を有している。また、被加工基板21上には、反射防止膜およびレジストパターン(図示せず)が形成されており、レジストパターンが上部電極16側に向くようにして載置される。
【0063】
次に、導入口14からエッチングガスGを所定の流量で導入する。そして、下部電極17に高周波を印加すると、プラズマ放電域22に到達したエッチングガスがプラズマ化する。このプラズマガスを用い、レジストパターンをマスクとして、反射防止膜の異方性エッチングを行う。エッチングにより発生したガスや余剰のエッチングガスGは、排気口15から真空チャンバ11の外へ排出される。
【0064】
反射防止膜のエッチングを終了した後は、続いて反射防止膜パターンの硬化処理を行う。図4(b)を参照しながら、反射防止膜パターンの硬化処理について説明する。
【0065】
ステージ19によって下部電極17を図の左方向に移動し、被加工基板21が紫外線照射部13に設けられたランプ部20の下に位置するようにする(図4(b))。ランプ部20には、反射防止膜を形成する樹脂の硬化に適当な紫外線を照射するランプが設けられている。ここで、紫外線照射部13は、被加工基板に紫外線を照射するとともに、ランプ部20からの放射熱によって被加工基板21を加熱することのできるものであることが好ましい。例えば、高圧水銀ランプ、超高圧水銀ランプ、低圧水銀ランプまたはメタルハライドランプなどを用いて、ランプ部を構成することができる。尚、分解反応が起こることを防ぐために、ランプ部にフィルタを用いて、短波長(例えば、200nm以下の波長)の光をカットするようにしてもよい。
【0066】
そして、硬化処理によって発生したガスGは、排気口15から真空チャンバ11の外へ排出される。
【0067】
本実施の形態のパターン形成装置によれば、紫外線照射部において反射防止膜パターンに紫外線を照射することによって、反射防止膜を形成する光硬化性樹脂の硬化を進行させることができる。また、反射防止膜が、加熱硬化性樹脂から形成されている場合であっても、紫外線照射部で発生する放射熱によって樹脂の硬化を進行させることができる。
【0068】
本実施の形態において行う硬化処理は、既にある程度硬化している樹脂に対して行うものであって、その目的はドライエッチング耐性を高めることにある。したがって、樹脂組成物を硬化して反射防止膜を形成する場合に比較すると、硬化条件はそれほど厳密なものである必要はない。したがって、熱硬化性のノボラック系樹脂組成物から形成された反射防止膜であっても、紫外線照射の際に発生する熱によって硬化を進めることができ、本発明の目的を達成することができる。
【0069】
以上述べたように、本実施の形態のパターン形成装置によれば、放射熱を発生するランプを用いた紫外線照射部を設けることによって、光硬化性樹脂および熱硬化性樹脂の両方に対して、硬化を進めて耐エッチング性を向上させることができる。
【0070】
但し、反射防止膜が光硬化性の樹脂から形成されている場合において、被加工基板に熱が加わるのが好ましくない場合には、ランプ部に冷却手段を設けることが好ましい。例えば、ランプ部を冷却することによって、被加工基板上での温度上昇を抑えることができる。
【0071】
また、反射防止膜が熱硬化性の樹脂から形成されている場合において、被加工基板に紫外線が照射されることが好ましくない場合には、紫外線照射部に代えて加熱処理部を有するパターン形成装置とする。例えば、図4(a)〜(c)のランプ部に代えてヒータ部を設ける。これにより、反射防止膜に対して加熱処理のみを行うことができる。
【0072】
さらに、紫外線照射部と加熱処理部とを併せ持つパターン形成装置であってもよい。例えば、図4(a)〜(c)の装置において、下部電極17の下にヒータ(図示せず)を配置する。反射防止膜が光硬化性樹脂から形成されている場合には、ヒータの電源をオフとした状態で紫外線照射部13において紫外線照射を行う。この際、冷却手段(図示せず)によってランプ部20からの放射熱の発生を抑えるようにすれば、被加工基板が加熱されるのを防ぐことができる。一方、反射防止膜が熱硬化性樹脂から形成されている場合には、ヒータの電源をオンにして加熱処理を行う。この場合、ドライエッチング処理後、ステージ19によって、下部電極17をドライエッチング部12から紫外線照射部13へ移動させる必要はない。
【0073】
また、図4(a)〜(c)の装置において、紫外線照射部13に代えて電子線照射部(図示せず)を設けてもよい。これにより、電子線硬化性樹脂から形成されている反射防止膜の硬化処理を行うことが可能となる。
【0074】
反射防止膜パターンの硬化処理を終えた後は、続いて被加工基板のエッチング工程を行う。具体的には、本実施の形態にしたがって形成されたタングステン膜のエッチング処理を行う。図4(c)を参照しながら、このエッチング処理について説明する。
【0075】
まず、図4(b)で紫外線照射部13にある下部電極17を、ステージ19によって図の右方向へ移動させて、図4(c)に示す配置とする。これにより、被加工基板21を再びドライエッチング部12に位置させることができる。
【0076】
次に、導入口14からエッチングガスGを所定の流量で導入する。そして、下部電極17に高周波を印加すると、プラズマ放電域22に到達したエッチングガスがプラズマ化する。このプラズマガスを用い、反射防止膜パターンをマスクとして、タングステン膜の異方性エッチングを行う。エッチングにより発生したガスや余剰のエッチングガスGは、排気口15から真空チャンバ11の外へ排出される。
【0077】
このように、本実施の形態のパターン形成装置によれば、反射防止膜のエッチング処理、硬化処理およびタングステン膜のエッチング処理を同一のチャンバ内で行うことができる。これにより、スループットを向上させることができるとともに、異物の付着などを防いで歩留まりを向上させることが可能となる。
【0078】
尚、ドライエッチング部と紫外線照射部とは、必ずしも同一のチャンバ内に配置されている必要はない。両者の間で被加工基板を搬送する搬送手段があれば、異なるチャンバ内に設けられていてもよい。
【0079】
実施の形態2.
図5〜図7を用いて、本実施の形態によるパターン形成方法について説明する。本実施の形態では、実施の形態1と異なり、タングステン膜と反射防止膜との間に窒化シリコン膜を形成することを特徴としている。
【0080】
まず、被加工基板として、タングステン膜が形成された半導体基材を準備する。例えば、図5(a)に示すように、半導体基材25上に、CVD法などによってタングステン(W)膜26を形成する。タングステン膜26は、例えば、70nmのデザイン・ルールに対応するトランジスタのゲート電極材料として用いられる。
【0081】
半導体基材25としては、例えば、素子分離領域やソースまたはドレインとなる拡散層などが形成されたシリコン基板上に、二酸化シリコン(SiO)膜などのゲート絶縁膜が形成されたものを用いることができる。
【0082】
半導体基材25上に形成する膜は、タングステン膜に限られるものではない。例えば、モリブデン(Mo)、タンタル(Ta)またはチタン(Ti)などの他の導電膜を形成してもよい。さらに、ゲート電極材料に限らず、半導体装置の製造工程で用いられてパターニングを必要とする膜であれば、他の膜を形成してもよい。
【0083】
次に、図5(b)に示すように、タングステン膜26の上に窒化シリコン膜27を形成する。窒化シリコン膜27は、タングステン膜をエッチングする際のマスクとして使用され、例えばCVD法などによって形成することができる。尚、タングステン膜の上に形成する膜は、窒化シリコン膜以外の他の無機膜(例えば、酸化シリコン膜など。)であってもよい。
【0084】
次に、図5(c)に示すように、窒化シリコン膜27の上に反射防止膜28を形成し、続いてレジスト膜29を形成する。
【0085】
本実施の形態においては、屈折率nが1.60≦n≦1.90であり、消衰係数kが0.12≦kの反射防止膜であることが好ましい。また、10nm以上で200nm以下の膜厚であることが好ましい。反射防止膜を形成する樹脂組成物は実施の形態1と同様のものを用いることができるが、特にノボラック系樹脂組成物を用いることが好ましい。
【0086】
また、レジスト膜29は、実施の形態1と同様のものを用いることができる。例えば、KrFエキシマレーザまたはArFエキシマレーザを光源とする露光機に対応したレジストを用いることができる。
【0087】
レジスト膜29の形成は、例えばスピンコート法などを用いて行うことができる。また、レジスト膜29の膜厚は、半導体装置の製造工程に応じた所定の膜厚とすることができるが、本実施の形態のパターン形成方法によれば、従来より小さい膜厚とすることが可能となる。
【0088】
次に、図6(a)に示すように、所定のマスク30を介してレジスト膜29に露光光31を照射する。露光装置としては、例えば、Fレーザを光源とする露光装置を用いることができる。また、マスクは、所望の線幅のレジストパターンに対応したものを用いることができる。
【0089】
この露光は、レジスト膜29に所定のレジストパターン潜像を形成することを目的として行うものである。すなわち、レジスト膜29に露光光を照射することによって、図6(a)に示すように、レジスト膜29内に露光部291と未露光部292とからなるレジストパターン潜像が形成される。
【0090】
次に、露光後の半導体基材に対して加熱処理を行う。加熱処理は、密閉式の加熱炉またはホットプレートなどを用いて行うことができる。
【0091】
加熱処理工程を終えた後は、レジスト膜に現像処理を施す。現像は、例えば、テトラメチルアンモニウムハイドロオキサイド水溶液を用いたアルカリ現像などによって行うことができる。
【0092】
例えば、ポジ型のレジスト膜を用いた場合、露光部291ではアルカリ可溶性ポリマー構造が形成される一方、未露光部292ではアルカリ不溶性ポリマー構造となっている。したがって、アルカリ現像処理を行うことによって、露光部292のみが現像液に溶解して除去される結果、図6(b)に示すようなレジストパターン32が形成される。
【0093】
次に、半導体基材に付着した現像液および現像液に溶解したレジストをリンス液によって洗い流す。具体的には、半導体基材上にリンス液をシャワー状またはスプレー状に吐出することによって洗い流すことができる。現像液としてアルカリ水溶液を用いた場合には、リンス液として例えば純水を使用することができる。
【0094】
リンス液によって現像液および現像液に溶解したレジストを洗い流した後は、乾燥によってリンス液を除去する。例えば、半導体基材を高速で回転させることによって乾燥を行うことができる。
【0095】
次に、レジストパターン32をマスクとして反射防止膜28をドライエッチングして、図6(c)に示すような反射防止膜パターン33を形成する。この際、反射防止膜28のエッチングが進行して窒化シリコン膜27が露出すると略同時に、レジストパターン32がエッチングによって消失するようにエッチング条件を設定することが好ましい。この場合、反射防止膜がノボラック型エポキシ樹脂から形成されている場合には、窒素(N)と酸素(O)の混合ガスまたはテトラフルオロメタン(CF)と酸素の混合ガスをエッチングガスとして用いることができる。
【0096】
次に、実施の形態1と同様にして、反射防止膜のエッチング終了後、形成された反射防止膜パターン33に紫外線34を照射する(図7(a))。尚、反射防止膜の種類に応じて、紫外線照射でなく電子線照射を行ってもよいし、あるいは加熱処理を行ってもよい。また、これらを組み合わせて行ってもよい。
【0097】
このような処理を行うことにより、反射防止膜を形成する樹脂の硬化を進行させ、後工程でのドライエッチングに対する耐性を向上させることができる。具体的には、反射防止膜のエッチングレートが、下地の窒化シリコン膜のエッチングレートよりも大きくなるようにする。
【0098】
反射防止膜を形成する材料は、実施の形態1と同様に、硬化による体積収縮の小さい樹脂組成物であることが好ましい。例えば、加熱硬化性のノボラック系樹脂組成物であれば、加熱処理後のパターンのシュリンク(寸法縮小)がほとんどないので、露光後のパターンサイズを維持することが可能である。
【0099】
次に、反射防止膜パターン33をマスクとして窒化シリコン膜27をドライエッチングして、図7(b)に示すような窒化シリコン膜パターン35を形成する。この場合、エッチングガスとしては、例えば、テトラフルオロメタン(CF)、酸素(O)およびジフルオロメタン(CH)の混合ガスまたはテトラフルオロメタンと酸素の混合ガスを用いることができる。
【0100】
尚、テトラフルオロメタンと酸素の混合ガスを用いた場合には、反射防止膜のエッチングおよび窒化シリコン膜のエッチングを共通のエッチングガスとすることができる。
【0101】
次に、窒化シリコン膜パターン35をマスクとしてタングステン膜26のエッチングを行い、タングステン膜パターン36を形成する(図7(c))。エッチングガスとしては、例えば六フッ化硫黄(SF)と窒素(N)の混合ガスを用いることができる。
【0102】
1つの例として、被加工基板上に、膜厚50nmのタングステン膜を形成した。次に、タングステン膜の上に、CVD法を用いて膜厚70nmの窒化シリコン膜を形成した。
【0103】
次に、窒化シリコン膜の上に、熱硬化性のノボラック系樹脂組成物を塗布し、205℃で60秒間加熱することにより、膜厚100nmの反射防止膜を形成した。続いて、ポリビニルフェノール系のレジスト組成物を塗布し、130℃で60秒間加熱することにより、膜厚60nmのレジスト膜を形成した。
【0104】
次に、Fレーザを光源とする露光機を用い、マスクを介してレジスト膜を露光した。露光後、130℃で90秒間加熱を行った。続いて、濃度2.38%のテトラメチルアンモニウムハイドロオキサイド溶液を用いて現像し、レジストパターンを形成した。
【0105】
次に、レジストパターンをマスクとして、反射防止膜のドライエッチングを行った。エッチングガスとしては、窒素と酸素の混合ガスを用いた。この際、下地の窒化シリコン膜が露出すると略同時に、レジストパターンが完全にエッチングされるようにした。
【0106】
次に、波長365nmの紫外線を発生するランプを用いて、反射防止膜パターンに紫外線を60秒間照射した。その後、反射防止膜パターンをマスクとして、窒化シリコン膜のドライエッチングを行った。エッチングガスとしては、テトラフルオロメタン、酸素およびジフルオロメタンの混合ガスを用いた。
【0107】
次に、窒化シリコン膜をマスクとして、タングステン膜のドライエッチングを行った。エッチングガスとしては、六フッ化硫黄と窒素の混合ガスを用いた。以上の工程により、良好な微細パターンのゲート電極構造を得た。
【0108】
本実施の形態のパターン形成方法によれば、反射防止膜パターンの硬化処理を行うことによって、反射防止膜パターンをマスクとした窒化シリコン膜のエッチングが可能となる。また、タングステン膜は、窒化シリコン膜パターンをマスクとしてエッチングされる。したがって、レジストパターンは反射防止膜をエッチングする際のマスクとしてのみ使用すればよいので、レジスト膜の膜厚を小さくすることができる。これにより、KrFエキシマレーザやArFエキシマレーザに対応するレジストを用いて、Fレーザを光源とする露光機により露光した場合であっても、レジスト膜の底部まで十分に露光光を到達させることが可能となる。また、反射防止膜の膜厚を小さくする必要がなくなるので、露光光の反射を防いで良好なレジストパターンを形成することができる。
【0109】
また、本実施の形態における反射防止膜のエッチング処理、反射防止膜パターンの硬化処理、窒化シリコン膜のエッチング処理およびタングステン膜のエッチング処理は、実施の形態1で説明したパターン形成装置100を用いて好ましく行うことができる.
【0110】
以下に、図4のパターン形成装置100を本実施の形態に適用した場合について説明する。尚、図4(a)〜(c)における被加工基板21は、本実施の形態の方法に従ってレジストパターン形成工程までを終えたものであるとする。
【0111】
まず、被加工基板21をドライエッチング部12に置く(図4(a))。そして、導入口14からエッチングガスGを導入して反射防止膜のエッチングを行う。次に、ステージ19を紫外線照射部13へ移動し、被加工基板21に硬化処理を行う(図4(b))。その後、ステージ19をドライエッチング部12へ移動し、窒化シリコン膜のエッチング処理を行う(図4(c))。続いて、(必要に応じて)エッチングガスの入れ替えを行い、タングステン膜のエッチングを行う。
【0112】
このように、反射防止膜のエッチング処理からタングステン膜のエッチング処理までを同一のチャンバ内で行うことによって、スループットを向上させることができるとともに、異物の付着などを防いで歩留まりを向上させることが可能となる。
【0113】
実施の形態3.
図8〜図10を用いて、本実施の形態によるパターン形成方法について説明する。本実施の形態では、反射防止膜の表面にエッチングレートを遅くする原子を導入することを特徴としている。
【0114】
まず、被加工基板として、タングステン膜が形成された半導体基材を準備する。例えば、図8(a)に示すように、半導体基材40上に、CVD法などによってタングステン(W)膜41を形成する。タングステン膜41は、例えば、70nmのデザイン・ルールに対応するトランジスタのゲート電極材料として用いられる。
【0115】
半導体基材40としては、例えば、素子分離領域やソースまたはドレインとなる拡散層などが形成されたシリコン基板上に、二酸化シリコン(SiO)膜などのゲート絶縁膜が形成されたものを用いることができる。
【0116】
半導体基材40上に形成する膜は、タングステン膜に限られるものではない。例えば、モリブデン(Mo)、タンタル(Ta)またはチタン(Ti)などの他の導電膜を形成してもよい。さらに、ゲート電極材料に限らず、半導体装置の製造工程で用いられてパターニングを必要とする膜であれば、他の膜を形成してもよい。
【0117】
次に、図8(b)に示すように、タングステン膜41の上に反射防止膜42を形成する。本実施の形態においては、屈折率nが1.60≦n≦1.90であり、消衰係数kが0.12≦kの反射防止膜であることが好ましい。また、10nm以上で200nm以下の膜厚であることが好ましい。反射防止膜を形成する樹脂組成物は実施の形態1と同様のものを用いることができるが、特にノボラック系樹脂組成物を用いることが好ましい。
【0118】
本実施の形態においては、反射防止膜42を形成した後、その表面に反射防止膜42のエッチングレートを遅くする原子を導入することを特徴としている。具体的には、反射防止膜42のエッチングレートが、下地のタングステン膜41のエッチングレートよりも大きくなるようにする。
【0119】
反射防止膜のエッチングレートを遅くする原子としては、例えば、ホウ素(B)、ヒ素(As)またはゲルマニウム(Ge)などが挙げられる。このような原子を反射防止膜に導入することによって、導入した部分における反射防止膜の構造を変化させて、ドライエッチング耐性を向上させることが可能となる。
【0120】
反射防止膜42への原子の導入は、例えば、図8(c)に示すように、イオン注入法を用いて行うことができる。本実施の形態は、反射防止膜表面のドライエッチング耐性を向上させることを目的としており、半導体装置の電気的特性には影響を及ぼさないことが好ましい。したがって、イオン注入は、打ち込みエネルギーを低くして、反射防止膜42の表面にのみ注入層43が形成されるようにする。具体的な注入層43の厚さは、ドライエッチングの条件などに応じて適宜設定することが好ましい。
【0121】
また、反射防止膜への原子の導入は、反射防止膜をプラズマ処理することによっても行うことができる。例えば、反射防止膜をホウ素プラズマ中に曝すことによって、反射防止膜の表面にホウ素を導入することができる。この方法によれば、表面近傍にのみ原子を導入することができるので、半導体装置の電気的特性に影響を与えるおそれがない。
【0122】
次に、図9(a)に示すように、表面の改質処理を終えた反射防止膜44の上にレジスト膜45を形成する。レジスト膜45は、実施の形態1と同様のものを用いることができる。例えば、KrFエキシマレーザまたはArFエキシマレーザを光源とする露光機に対応したレジストが挙げられる。
【0123】
レジスト膜45の形成は、例えばスピンコート法などによって行うことができる。また、レジスト膜45の膜厚は、半導体装置の製造工程に応じた所定の膜厚とすることができるが、本実施の形態のパターン形成方法によれば、従来より小さい膜厚とすることが可能となる。
【0124】
次に、図9(b)に示すように、所定のマスク46を介してレジスト膜45に露光光47を照射する。露光装置としては、例えば、Fレーザを光源とする露光装置を用いることができる。また、マスク46は、所望の線幅のレジストパターンに対応したものを用いることができる。
【0125】
この露光は、レジスト膜45に所定のレジストパターン潜像を形成することを目的として行うものである。すなわち、レジスト膜45に露光光を照射することによって、図9(b)に示すように、レジスト膜45内に露光部451と未露光部452とからなるレジストパターン潜像が形成される。
【0126】
次に、露光後の半導体基材に対して加熱処理を行う。加熱処理は、密閉式の加熱炉またはホットプレートなどを用いて行うことができる。
【0127】
加熱処理工程を終えた後は、レジスト膜に現像処理を施す。現像は、例えば、テトラメチルアンモニウムハイドロオキサイド水溶液を用いたアルカリ現像などによって行うことができる。
【0128】
例えば、ポジ型レジストを用いた場合、露光部451ではアルカリ可溶性ポリマー構造が形成される一方、未露光部452ではアルカリ不溶性ポリマー構造となっている。したがって、アルカリ現像処理を行うことによって、露光部451のみが現像液に溶解して除去される結果、図9(c)に示すようなレジストパターン48が形成される。
【0129】
次に、半導体基材に付着した現像液および現像液に溶解したレジストをリンス液によって洗い流す。具体的には、半導体基材上にリンス液をシャワー状またはスプレー状に吐出することによって洗い流すことができる。現像液としてアルカリ水溶液を用いた場合には、リンス液として例えば純水を使用することができる。
【0130】
リンス液によって現像液および現像液に溶解したレジストを洗い流した後は、乾燥によってリンス液を除去する。例えば、半導体基材を高速で回転させることによって乾燥を行うことができる。
【0131】
次に、レジストパターン48をマスクとして反射防止膜44をドライエッチングして、図10(a)に示すような反射防止膜パターン49を形成する。この際、反射防止膜44のエッチングが進行してタングステン膜41が露出すると略同時に、レジストパターン48がエッチングによって消失するようにエッチング条件を設定することが好ましい。反射防止膜がノボラック型エポキシ樹脂から形成されている場合には、窒素(N)と酸素(O)の混合ガスまたはテトラフルオロメタン(CF)と酸素の混合ガスをエッチングガスとして用いることができる。
【0132】
次に、反射防止膜パターン49をマスクとして、タングステン膜41のエッチングを行う。本実施の形態によれば、反射防止膜44の表面にエッチングレートを遅くする原子を導入するので、ドライエッチング耐性の高い反射防止膜パターン49を得ることができる。したがって、レジストパターン48ではなく、反射防止膜パターン49をマスクとして、タングステン膜41のエッチングを行うことができる。
【0133】
以上の工程によって、図10(b)に示すようなタングステン膜パターン50を得ることができる。
【0134】
本実施の形態のパターン形成方法によれば、反射防止膜の改質処理を行うことによって、反射防止膜のドライエッチング耐性を向上させることができる。これにより、反射防止膜パターンをマスクとしてタングステン膜のエッチングを行うことができる。レジストパターンは反射防止膜をエッチングする際のマスクとしてのみ使用すればよいので、レジスト膜の膜厚を小さくすることができる。したがって、KrFエキシマレーザやArFエキシマレーザに対応するレジストを用いて、Fレーザを光源とする露光機により露光した場合であっても、レジスト膜の底部まで十分に露光光を到達させることが可能となる。また、反射防止膜の膜厚を小さくする必要がなくなるので、露光光の反射を防いで良好なレジストパターンを形成することができる。
【0135】
本実施の形態においては、タングステン膜の上に反射防止膜を形成したが、本実施の形態はこれに限られるものではない。実施の形態2と同様に、タングステン膜と反射防止膜の間に窒化シリコン膜などの無機膜を設け、反射防止膜パターンをマスクとして無機膜をエッチングした後、形成した無機膜パターンをマスクとしてタングステン膜をエッチングしてもよい。この場合、反射防止膜のエッチングレートが、下地の無機膜のエッチングレートよりも大きくなるようにする。
【0136】
無機膜が窒化シリコン膜であって、反射防止膜がノボラック系樹脂組成物から形成されている場合には、テトラフルオロメタン(CF)と酸素(O)の混合ガスをエッチングガスとして用いることによって、反射防止膜のエッチングと窒化シリコン膜のエッチングを連続して行うことができる。この場合、1の方法によれば、レジストパターンをマスクとしてこれらの膜をエッチングすることができる。また、他の方法によれば、まず、レジストパターンをマスクとして反射防止膜のエッチングを行い、レジストパターンがエッチングによって消失した段階で、反射防止膜をマスクとして窒化シリコン膜のエッチングを行うこともできる。
【0137】
【発明の効果】
本発明によれば、反射防止膜パターンの硬化処理を行うことによって、そのドライエッチング耐性を向上させることができる。これにより、反射防止膜パターンをマスクとして下地膜のエッチングを行うことができ、レジストパターンは反射防止膜をエッチングする際のマスクとしてのみ使用すればよいので、レジスト膜の膜厚を小さくすることができる。また、反射防止膜の膜厚を小さくする必要がないので、界面での露光光の反射を効果的に抑制することができる。
【0138】
また、本発明によれば、反射防止膜のエッチング処理、硬化処理および被加工基板のエッチング処理を同一のチャンバ内で行うパターン形成装置を用いる。したがって、スループットを向上させることができるとともに、異物の付着などを防いで歩留まりを向上させることも可能となる。
【0139】
さらに、本発明によれば、反射防止膜の改質処理を行うことによって、反射防止膜のドライエッチング耐性を向上させることができる。これにより、反射防止膜パターンをマスクとして下地膜のエッチングを行うことができ、レジストパターンは反射防止膜をエッチングする際のマスクとしてのみ使用すればよいので、レジスト膜の膜厚を小さくすることができる。
【図面の簡単な説明】
【図1】(a)〜(c)は、実施の形態1にかかるパターン形成方法の工程を示す断面図である。
【図2】(a)〜(c)は、実施の形態1にかかるパターン形成方法の工程を示す断面図である。
【図3】(a)〜(c)は、実施の形態1にかかるパターン形成方法の工程を示す断面図である。
【図4】(a)〜(c)は、本発明にかかるパターン形成装置の一例を示す断面図である。
【図5】(a)〜(c)は、実施の形態2にかかるパターン形成方法の工程を示す断面図である。
【図6】(a)〜(c)は、実施の形態2にかかるパターン形成方法の工程を示す断面図である。
【図7】(a)〜(c)は、実施の形態2にかかるパターン形成方法の工程を示す断面図である。
【図8】(a)〜(c)は、実施の形態3にかかるパターン形成方法の工程を示す断面図である。
【図9】(a)〜(c)は、実施の形態3にかかるパターン形成方法の工程を示す断面図である。
【図10】(a)および(b)は、実施の形態3にかかるパターン形成方法の工程を示す断面図である。
【図11】(a)〜(c)は、従来のパターン形成方法の工程を示す断面図である。
【図12】(a)〜(d)は、従来のパターン形成方法の工程を示す断面図である。
【符号の説明】
1,25,40 半導体基材、 2,26,41 タングステン膜、 3,28,42 反射防止膜、 4,29,45 レジスト膜、 5,30,46 マスク、 6,31,47 露光光、 7,32,48 レジストパターン、 8,33,49 反射防止膜パターン、 9,34 紫外線、 10,36,50タングステン膜パターン、 12 ドライエッチング部、 13 紫外線照射部、 21 被加工基板、 27 窒化シリコン膜、 35 窒化シリコン膜パターン、 43 注入層、 100 パターン形成装置。

Claims (14)

  1. 被加工基板の上に反射防止膜を形成する工程と、
    前記反射防止膜の上にレジスト膜を形成する工程と、
    前記レジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、
    前記レジスト膜に現像処理を施すことによってレジストパターンを形成する工程と、
    前記レジストパターンをマスクとした前記反射防止膜のエッチングによって反射防止膜パターンを形成する工程と、
    前記反射防止膜パターンに硬化処理を施す工程と、
    前記硬化処理後の反射防止膜パターンをマスクとして前記被加工基板をエッチングする工程とを有することを特徴とするパターン形成方法。
  2. 前記硬化処理は、加熱処理および/または紫外線照射処理である請求項1に記載のパターン形成方法。
  3. 前記硬化処理は電子線照射処理である請求項1に記載のパターン形成方法。
  4. 被加工基板の上に反射防止膜を形成する工程と、
    前記反射防止膜の表面にホウ素、ヒ素およびゲルマニウムよりなる群から選ばれるいずれか1の原子を導入する工程と、
    前記原子が導入された反射防止膜の上にレジスト膜を形成する工程と、
    前記レジスト膜に所定のマスクを介して露光光を照射することによってレジストパターン潜像を形成する工程と、
    前記レジスト膜に現像処理を施すことによってレジストパターンを形成する工程と、
    前記レジストパターンをマスクとした前記反射防止膜のエッチングによって反射防止膜パターンを形成する工程と、
    前記反射防止膜パターンをマスクとして前記被加工基板をエッチングする工程とを有することを特徴とするパターン形成方法。
  5. イオン注入法を用いて前記原子の導入を行う請求項4に記載のパターン形成方法。
  6. 前記原子のプラズマ中に前記反射防止膜を曝して前記原子の導入を行う請求項4に記載のパターン形成方法。
  7. 前記反射防止膜はノボラック系樹脂組成物から形成されている請求項1〜6のいずれか1に記載のパターン形成方法。
  8. 前記露光光は波長157nmのFレーザ光である請求項1〜7のいずれか1に記載のパターン形成方法。
  9. 前記レジスト膜は、KrFレジスト膜またはArFレジスト膜である請求項1〜8のいずれか1に記載のパターン形成方法。
  10. 前記被加工基板はタングステン膜を有し、該タングステン膜上に前記反射防止膜が形成されていて、
    前記反射防止膜パターンをマスクとして前記タングステン膜をエッチングする請求項1〜9のいずれか1に記載のパターン形成方法。
  11. 前記被加工基板はタングステン膜および該タングステン膜の上に形成された無機膜を有し、該無機膜の上に前記反射防止膜が形成されていて、
    前記反射防止膜パターンをマスクとして前記無機膜をエッチングする請求項1〜9のいずれか1に記載のパターン形成方法。
  12. 被加工基板上に形成された反射防止膜をエッチングして反射防止膜パターンを形成するドライエッチング部と、
    前記反射防止膜パターンに紫外線照射を行う紫外線照射部と、
    前記ドライエッチング部と前記紫外線照射部との間で前記被加工基板を搬送する搬送手段とを有することを特徴とするパターン形成装置。
  13. 前記紫外線照射部がさらに熱を発生する請求項12に記載のパターン形成装置。
  14. 前記ドライエッチング部と前記紫外線照射部とが同一の真空チャンバ内に配置されている請求項12または請求項13に記載のパターン形成装置。
JP2003065404A 2003-03-11 2003-03-11 パターン形成方法およびパターン形成装置 Pending JP2004273940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003065404A JP2004273940A (ja) 2003-03-11 2003-03-11 パターン形成方法およびパターン形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003065404A JP2004273940A (ja) 2003-03-11 2003-03-11 パターン形成方法およびパターン形成装置

Publications (1)

Publication Number Publication Date
JP2004273940A true JP2004273940A (ja) 2004-09-30

Family

ID=33126437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003065404A Pending JP2004273940A (ja) 2003-03-11 2003-03-11 パターン形成方法およびパターン形成装置

Country Status (1)

Country Link
JP (1) JP2004273940A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123842A (ja) * 2005-09-29 2007-05-17 Renesas Technology Corp 半導体装置の製造方法
JP2008070819A (ja) * 2006-09-15 2008-03-27 Hoya Corp マスクブランク及びマスク
JP2009088225A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
WO2011062162A1 (ja) * 2009-11-17 2011-05-26 株式会社日立ハイテクノロジーズ 試料処理装置、試料処理システム及び試料の処理方法
JP2017083656A (ja) * 2015-10-28 2017-05-18 ウシオ電機株式会社 露光装置
WO2020138092A1 (ja) * 2018-12-28 2020-07-02 日産化学株式会社 水素ガスを用いた前処理によるレジスト下層膜のエッチング耐性を向上する方法
CN116107156A (zh) * 2023-04-11 2023-05-12 深圳市龙图光罩股份有限公司 掩模版刻蚀设备、方法、系统及计算机可读存储介质
CN116134585A (zh) * 2020-07-27 2023-05-16 株式会社斯库林集团 基板处理方法、基板处理装置以及处理液

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123842A (ja) * 2005-09-29 2007-05-17 Renesas Technology Corp 半導体装置の製造方法
KR101279270B1 (ko) * 2005-09-29 2013-06-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP2008070819A (ja) * 2006-09-15 2008-03-27 Hoya Corp マスクブランク及びマスク
KR101399568B1 (ko) 2006-09-15 2014-05-26 닛산 가가쿠 고교 가부시키 가이샤 마스크 블랭크 및 마스크
JP2009088225A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
WO2011062162A1 (ja) * 2009-11-17 2011-05-26 株式会社日立ハイテクノロジーズ 試料処理装置、試料処理システム及び試料の処理方法
JPWO2011062162A1 (ja) * 2009-11-17 2013-04-04 株式会社日立ハイテクノロジーズ 試料処理装置、試料処理システム及び試料の処理方法
US9390941B2 (en) 2009-11-17 2016-07-12 Hitachi High-Technologies Corporation Sample processing apparatus, sample processing system, and method for processing sample
JP2017083656A (ja) * 2015-10-28 2017-05-18 ウシオ電機株式会社 露光装置
WO2020138092A1 (ja) * 2018-12-28 2020-07-02 日産化学株式会社 水素ガスを用いた前処理によるレジスト下層膜のエッチング耐性を向上する方法
CN116134585A (zh) * 2020-07-27 2023-05-16 株式会社斯库林集团 基板处理方法、基板处理装置以及处理液
CN116107156A (zh) * 2023-04-11 2023-05-12 深圳市龙图光罩股份有限公司 掩模版刻蚀设备、方法、系统及计算机可读存储介质

Similar Documents

Publication Publication Date Title
US8158335B2 (en) High etch resistant material for double patterning
US8153350B2 (en) Method and material for forming high etch resistant double exposure patterns
TWI483079B (zh) Pattern formation method
US6716571B2 (en) Selective photoresist hardening to facilitate lateral trimming
CN106154767B (zh) 使用收缩和生长来减小极紫外敏感度的方法
KR100188508B1 (ko) 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
TW202205020A (zh) 用以增強euv微影效能的曝光前光阻固化
CN100510958C (zh) 图形形成方法
US9263284B2 (en) Line width roughness improvement with noble gas plasma
US20100093172A1 (en) Method of forming fine patterns of a semiconductor device
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
US8551689B2 (en) Methods of manufacturing semiconductor devices using photolithography
JP4818524B2 (ja) 半導体素子の感光膜パターンの形成方法
KR0170558B1 (ko) 반도체장치의 제조방법
US7258965B2 (en) Pre-exposure of patterned photoresist films to achieve critical dimension reduction during temperature reflow
US7611825B2 (en) Photolithography method to prevent photoresist pattern collapse
JP2004273940A (ja) パターン形成方法およびパターン形成装置
US6815359B2 (en) Process for improving the etch stability of ultra-thin photoresist
CN101122749A (zh) 光刻图形的形成方法
US6162586A (en) Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
KR101078719B1 (ko) 반도체 소자의 제조방법
JPH0757995A (ja) レジストパターン形成方法
TW201248685A (en) Method for via formation in a semiconductor device
JP2004279570A (ja) パターン形成方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050512

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050729

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050811