【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、ウェット洗浄後の半導体ウエハの乾燥工程に適用して有効な技術に関する。
【０００２】
【従来の技術】
ドライエッチング工程、イオン注入工程、スパッタ・ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）成膜工程などの半導体製造工程においては、半導体ウエハに０．１μｍ〜数μｍ程度の大きさのパーティクルが吸着しやすい。そこで半導体ウエハを洗浄してパーティクルを取り除き、パーティクルを起因とするパターン欠陥、絶縁膜の耐圧不良、局所的なイオン注入不良などの半導体デバイスの特性不良の発生を防いでいる。
【０００３】
パーティクルを取り除く洗浄としては、一般に高圧ジェット洗浄が用いられている。これは枚葉式洗浄装置を用い、二酸化炭素（以下、ＣＯ２と記す）を溶解した純水からなる洗浄液を数ＭＰａの水圧をかけて半導体ウエハにスプレイする洗浄方法である。純水の比抵抗が高いため、純水のみを用いると半導体ウエハに静電気が発生して半導体デバイスにダメージを与える。この静電気の発生を抑えるために添加物、例えばＣＯ２ガスを純水に溶かし込んでいる。
【０００４】
洗浄後は、枚葉式乾燥装置を用い、半導体ウエハを３０００ｒｐｍ以上の回転数で高速回転させ、その回転で生ずる遠心力を利用して洗浄液を吹き飛ばす、いわゆるスピンドライ（振切乾燥）により半導体ウエハを乾燥させている。
【０００５】
なお、半導体ウエハを回転させる方法としては、以下に記す方法がある。例えば、太陽歯車と、太陽歯車の中心に固定されて太陽歯車を回転させる回転駆動軸と、自転しながら太陽歯車の周りを公転する遊星歯車と、遊星歯車の回転中心に固定された回転軸と、回転軸の回転とともにスピン回転するように回転軸に固定された回転支持板とを具備し、エッチング処理すべき半導体ウエハを回転支持板に１枚ずつセットしてスピン回転させながらエッチング、水洗および乾燥を実施する方法が開示されている（例えば、特許文献１参照）。
【０００６】
また、シリコン基板を回転させて、そのシリコン基板上への現像液の液盛り形成、純水洗浄、回転処理による純水除去処理を行う半導体装置の現像処理において、シリコン基板を、スピンモータに接続されたチャックにその回転中心に対して偏心させた状態で支持し、シリコン基板を偏心運動回転をさせた状態で現像液吐出、純水吐出、純水除去処理を行う手段が開示されている（例えば、特許文献２参照）。
【０００７】
また、表面から裏面に抜ける連通孔を有する平板状のテーブルと、このテーブルの表面に植立された複数の支持ピンと、テーブルの外周に沿う表面に点列状態で植立されたストッパーピンとでなるチャック本体と、チャック本体を半導体ウエハとともに水平方向に回転する回転軸とを有し、チャック本体とともに回転して連通孔内を減圧し、この連通孔により半導体ウエハを吸着するファンを備えて構成されたスピンチャックが開示されている（例えば、特許文献３参照）。
【０００８】
【特許文献１】
特開平１０−２２３６０３号公報
【０００９】
【特許文献２】
特開平１０−１４４５８９号公報
【００１０】
【特許文献３】
特開平６−３７０８２号公報
【００１１】
【発明が解決しようとする課題】
以下は、本発明者らによって検討された多層配線技術であり、その概要は次のとおりである。
【００１２】
まず、アルミニウム系材料を主導体層とする第１配線を形成する。この第１配線の上部にはバリア材として機能する窒化チタン（以下、ＴｉＮと記す）膜が形成されている。続いて第１配線の上層に酸化シリコン膜を堆積した後、レジストパターンをマスクとし、フッ化炭素（以下、ＣＦと記す）系ガス、例えばＣＦ４ガスを含む反応ガスを用いたドライエッチングにより、酸化シリコン膜に第１配線に達する接続孔を形成する。続いて枚葉式洗浄装置を用いて、洗浄液、例えばＣＯ２を溶解した純水を半導体ウエハにスプレイする高圧ジェット洗浄を行い、半導体ウエハ上のパーティクルを除去した後、枚葉式乾燥装置を用いて、スピンドライで半導体ウエハを乾燥させる。
【００１３】
次に、接続孔の内部を含む酸化シリコン膜の上層にスパッタ法でＴｉＮ膜を堆積し、さらに接続孔を埋め込むタングステン膜をＣＶＤ法で堆積した後、接続孔以外の領域のＴｉＮ膜およびタングステン膜を除去して、接続孔の内部にＴｉＮ膜およびタングステン膜からなるプラグを形成する。続いてアルミニウム系材料を主導体層とする第２配線を形成する。
【００１４】
しかしながら、上記方法により形成された多層配線において、第１配線とプラグとの間で導通がとれなくなる不良が発生し、半導体製品の製造歩留まりが低下するという問題が生じた。この導通不良は半導体ウエハの中央部で発生したことから、高圧ジェット洗浄後のスピンドライにおける洗浄液の乾燥不良に起因すると推測された。
【００１５】
すなわち、スピンドライでは、半導体ウエハの中央部の遠心力は半導体ウエハの外周部の遠心力よりも小さいため、半導体ウエハの中央部の接続孔の内部に入ったＣＯ２溶解の洗浄液が吹き飛ばされず、接続孔の底部に残留しやすい。このため半導体ウエハの中央部では、ドライエッチング後に接続孔の側壁または底に付着したフッ素イオン、洗浄液に含まれるＣＯ２、ＴｉＮ膜のチタン、反応生成物であるポリマーなどの残留成分が、残留した洗浄液の中で互いに反応して、接続孔の底部に変質層を形成する。自然乾燥で水分は除去されるが、変質層はそのまま残り、次工程でタングステン膜をＣＶＤ法で堆積する際に、半導体ウエハは４００℃程度に加熱されるため、変質層が気化して接続孔の底部に隙間が形成される。その結果第１配線とプラグとの間で導通がとれなくなると考えられる。
【００１６】
本発明の目的は、半導体ウエハを洗浄した後の乾燥工程において、乾燥不足に起因した製造歩留まりの低下を防ぐことのできる技術を提供することにある。
【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１９】
本発明は、パターニングされたレジスト膜をマスクとし、ＣＦ系ガスを含む反応ガスを用いたドライエッチングにより半導体ウエハ上の被エッチング材を加工する工程と、アッシングによりレジスト膜を除去する工程と、フッ素イオンおよびポリマーを除去する薬液が添加された洗浄液を用いて半導体ウエハを洗浄し、パーティクルを除去する工程と、半導体ウエハを回転させて前記洗浄液を吹き飛ばし、半導体ウエハを乾燥させる工程とを有するものである。
【００２０】
本発明は、半導体ウエハを載置した回転支持板の回転中心と半導体ウエハの中心とをほぼ一致させて回転支持板を回転させた後、回転支持板の回転中心と半導体ウエハの中心とをずらして回転支持板を回転させ、半導体ウエハ上の洗浄液を吹き飛ばして半導体ウエハを乾燥させるものである。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
なお、本願において、半導体装置というときは、特に単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明記された場合を除き、ＳＯＩ（ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）基板やＴＦＴ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）液晶製造用基板などといった他の基板上に作られるものを含むものとする。
【００２３】
さらに、以下の実施の形態において、要素の数等（個数、数値、量、範囲などを含む）に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定される場合を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等を含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合を除き、必ずしも必須のものではないことはいうまでもない。
【００２４】
同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明記した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形成などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
（実施の形態１）
本発明の実施の形態１をＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスの製造方法に適用した場合について、図１〜図８に示す半導体基板の要部断面図を用いて説明する。
【００２６】
まず、図１に示すように、例えばｐ型の単結晶シリコンからなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１を用意し、半導体基板１の主面に素子分離領域２を形成する。続いてパターニングされたレジスト膜をマスクとして不純物をイオン注入し、ｐウェル３およびｎウェル４を形成する。ｐウェル３にはｐ型不純物、例えばボロンをイオン注入し、ｎウェル４にはｎ型不純物、例えばリンをイオン注入する。この後、各ウェル領域にＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のしきい値を制御するための不純物をイオン注入してもよい。
【００２７】
次に、半導体基板１の表面に熱酸化法で酸化シリコン膜を形成し、さらに多結晶シリコン膜および酸化シリコン膜を順次ＣＶＤ法で堆積して積層膜を形成し、パターニングされたレジスト膜をマスクとして上記積層膜をエッチングする。これにより、酸化シリコン膜からなるゲート絶縁膜５、多結晶シリコンからなるゲート電極６および酸化シリコン膜からなるキャップ絶縁膜７を下層から順に形成する。
【００２８】
なお、ｎ型またはｐ型不純物をＭＩＳＦＥＴのチャネル型に応じてドープしてもよい。すなわちｎチャネルＭＩＳＦＥＴのゲート電極６にはｎ型不純物を、ｐチャネルＭＩＳＦＥＴのゲート電極６にはｐ型不純物をドープしてもよい。この場合イオン注入法を用いることができる。またゲート電極６の上部に高融点金属シリサイド膜を積層してもよく、バリアメタル層を介してタングステン等の金属層を形成してもよい。これらによりゲート電極６の抵抗値を低減し、ＭＩＳＦＥＴの動作速度を向上することができる。
【００２９】
次に、半導体基板１上に、例えばＣＶＤ法で酸化シリコン膜を堆積した後、この酸化シリコン膜を異方性エッチングすることにより、ゲート電極６の側壁にサイドウォールスペーサ８を形成する。その後、パターニングされたレジスト膜をマスクとしてｐウェル３にｎ型不純物、例えばリンまたはヒ素をイオン注入し、ゲート電極６の両側のｐウェル３にｎ型半導体領域９を形成する。ｎ型半導体領域９は、ゲート電極６およびサイドウォールスペーサ８に対して自己整合的に形成され、ｎチャネルＭＩＳＦＥＴのソース・ドレインとして機能する。
【００３０】
同様に、パターニングされたレジスト膜をマスクとしてｎウェル４にｐ型不純物、例えばフッ化ボロンをイオン注入し、ゲート電極６の両側のｎウェル４にｐ型半導体領域１０を形成する。ｐ型半導体領域１０は、ゲート電極６およびサイドウォールスペーサ８に対して自己整合的に形成され、ｐチャネルＭＩＳＦＥＴのソース・ドレインとして機能する。
【００３１】
なお、サイドウォールスペーサ８の形成前に低濃度の不純物半導体領域を形成し、サイドウォールスペーサ８の形成後に高濃度の不純物半導体領域を形成して、ＭＩＳＦＥＴのソース・ドレインを、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造としてもよい。
【００３２】
次に、図２に示すように、半導体基板１上にスパッタ法またはＣＶＤ法で酸化シリコン膜を堆積した後、その酸化シリコン膜を、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で研磨することにより、表面が平坦化された層間絶縁膜１１を形成する。続いてパターニングされたレジスト膜をマスクとしたエッチングによって層間絶縁膜１１に接続孔１２を形成する。この接続孔１２は、ｎ型半導体領域９またはｐ型半導体領域１０上などの必要部分に形成する。
【００３３】
次に、接続孔１２の内部を含む半導体基板１の全面にＴｉＮ膜を、例えばスパッタ法またはＣＶＤ法で堆積し、さらに接続孔１２を埋め込むタングステン膜を、例えばＣＶＤ法で堆積する。その後、接続孔１２以外の領域のＴｉＮ膜およびタングステン膜を、例えばＣＭＰ法により除去して、接続孔１２の内部にＴｉＮ膜およびタングステン膜からなるプラグ１３を形成する。
【００３４】
次に、半導体基板１上に、例えば銅およびシリコンが添加されたアルミニウム膜１４ａ、およびバリア材として機能するＴｉＮ膜１４ｂを順次堆積した後、パターニングされたレジスト膜をマスクとしてＴｉＮ膜１４ｂおよびアルミニウム膜１４ａを順次エッチングし、アルミニウム膜１４ａを主導体層とする第１層目の配線１４を形成する。アルミニウム膜１４ａおよびＴｉＮ膜１４ｂは、例えばスパッタ法またはＣＶＤ法により形成できる。
【００３５】
次に、図３に示すように、半導体基板１上に絶縁膜１５を形成し、さらに絶縁膜１５上にパターニングされたレジスト膜１６を形成する。絶縁膜１５は、例えばＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ：Ｓｉ（ＯＣ２Ｈ５）４）とオゾン（Ｏ３）とをソースガスに用いたプラズマＣＶＤ法によって堆積されたＴＥＯＳ酸化膜とすることができる。
【００３６】
次に、図４に示すように、レジスト膜１６をマスクとし、反応ガスにＣＦ系ガス、例えばＣＦ４ガスまたはＣ４Ｆ８ガスを含む反応ガスを用いたドライエッチングによって絶縁膜１５に接続孔１７を形成する。このドライエッチングにより接続孔１７の底部にＴｉＮ膜１４ｂが露出し、残留成分、例えばドライエッチングで使用したＣＦ系ガスのフッ素がイオン化したフッ素イオンおよび反応生成物であるポリマーが接続孔１７の側壁および底部（ＴｉＮ膜１４ｂ上）に付着する。
【００３７】
次に、図５に示すように、アッシングによりレジスト膜１６を除去した後、枚葉式洗浄装置を用い、高圧ジェット洗浄により半導体基板１を洗浄してパーティクルを除去する。この洗浄では、フッ素イオンおよびポリマーを除去できる薬液、例えばアンモニアを添加し、さらにＣＯ２を溶解した純水からなる洗浄液を用いる。その後、枚葉式乾燥装置を用い、半導体基板１を３０００ｒｐｍ以上の回転数で高速回転させ、その回転で生ずる遠心力を利用して洗浄液を吹き飛ばす、いわゆるスピンドライにより半導体基板１を乾燥させる。
【００３８】
このスピンドライによる半導体基板１の乾燥では、半導体基板１の中央部において、半導体基板１の回転による遠心力で吹き飛ばされなかったＣＯ２溶解の洗浄液１８が接続孔１７の内部に残留することがある。しかし、洗浄液１８にはフッ素イオンおよびポリマーを除去できる薬液が添加されているので、接続孔１７の内部にはフッ素イオンおよびポリマーが除去された洗浄液１８が残留しており、変質層の形成を抑制することができる。なおスピンドライにより半導体基板１を乾燥させた後、氷酢酸を添加した洗浄液で半導体基板１を洗浄してもよい。
【００３９】
次に、図６に示すように、自然乾燥により接続孔１７の内部に残留していた洗浄液１８が除去されて、接続孔１７の内部のＴｉＮ膜１４ｂの上部に自然酸化膜１９が形成される。
【００４０】
次に、図７に示すように、接続孔１７の内部を含む半導体基板１の全面にＴｉＮ膜を、例えばスパッタ法またはＣＶＤ法で堆積し、さらに接続孔１７を埋め込むタングステン膜を、例えばＣＶＤ法で堆積する。その後、接続孔１７以外の領域のＴｉＮ膜およびタングステン膜を、例えばＣＭＰ法により除去して、接続孔１７の内部にＴｉＮ膜およびタングステン膜からなるプラグ２０を形成する。例えばタングステン膜を堆積する際に半導体基板１を４００℃程度に加熱しても、変質層の形成が抑制されているので、変質層の気化による隙間の形成は起こり難く、また自然酸化膜１９は、ＴｉＮ膜を堆積する前のスパッタエッチングで除去されることから、配線１４とプラグ２０との間で良好な導通をとることができる。
【００４１】
次に、図８に示すように、半導体基板１上に、例えばアルミニウム膜を形成し、このアルミニウム膜をパターニングされたレジスト膜をマスクとしてエッチングし、第２層目の配線２１を形成する。その後、パッシベーション膜で半導体基板１上を覆うことにより、ＣＭＯＳデバイスが略完成する。
【００４２】
なお、本実施の形態１では、本発明を、パーティクルを除去する高圧ジェット洗浄の洗浄液に適用した場合について説明したが、いかなる洗浄方法の洗浄液にも適用することができる。
【００４３】
また、本実施の形態１では、本発明を、ＣＭＯＳデバイスの接続孔１７を形成した後の洗浄に適用した場合について説明したが、いかなる半導体装置のいかなる製造工程の洗浄にも適用することができる。
【００４４】
また、本実施の形態１では、第１層目の配線１４のバリア材として、ＴｉＮ膜１４ｂを例示したが、チタンタングステン（ＴｉＷ）膜またはモリブデンシリサイド（ＭｏＳｉ）膜などを用いることができる。
【００４５】
このように、本実施の形態１によれば、スピンドライによって半導体基板１を乾燥させる際、遠心力で吹き飛ばされなかったＣＯ２溶解の洗浄液１８が半導体基板１の中央部の接続孔１７の底部に残留しても、洗浄液１８に添加された薬液によってフッ素イオンおよびポリマーが除去されるので、接続孔１７の底部での変質層の形成を抑制することができる。従って変質層の気化による隙間の形成が起こり難いので、配線１４と接続孔１７の内部のプラグ２０との間で良好な導通をとることができる。
【００４６】
（実施の形態２）
本発明の実施の形態２である枚葉式乾燥装置の概略構成の模式図を図９に示す。図９（ａ）は上面図であり、図９（ｂ）は同図（ａ）のＡ−Ａ′線における断面図である。
【００４７】
半導体ウエハを載置するための回転支持板２２の中心には、下方に延出した回転軸２３が固定されている。回転軸２３の回転中心から回転駆動軸が下方に向かって延設されており、モータによって回転駆動されるようになっている。回転支持板２２の外周部には、半導体ウエハを固定するためのチャックピン２４が配設されている。ここでは回転支持板２２の３箇所にそれぞれ３つのチャックピン２４を設けている。さらに回転支持板２２の周りを囲んで飛散防止壁２５が設けられている。
【００４８】
チャックピン２４は可動式であり、回転支持板２２の中心に向かって移動させることができる。チャックピン２４を移動させることにより回転支持板２２に載置された半導体ウエハを移動させて、回転支持板２２の回転中心と半導体ウエハの中心とをずらすことができる。
【００４９】
この枚葉式乾燥装置では、図１０および図１１に示す２つの状態で、半導体ウエハを回転させる。図１０（ａ）は、第１の状態における枚葉式乾燥装置の上面模式図、図１０（ｂ）は、同図（ａ）のＢ−Ｂ′線における断面図であり、図１１（ａ）は、第２の状態における枚葉式乾燥装置の上面模式図、図１１（ｂ）は、同図（ａ）のＣ−Ｃ′線における断面図である。
【００５０】
図１０に示す第１の状態では、半導体ウエハ２６の中心が、半導体ウエハ２６を載置した回転支持板２２の回転中心（図中、＋で示す）とほぼ一致している。半導体ウエハ２６は、チャックピン２４で押さえつけられて固定されている。この第１の状態で、半導体ウエハ２６の固定が確認された後、回転軸２３を回転させ、例えば３０００ｒｐｍ以上で回転支持板２２を高速回転させて、スピンドライにより半導体ウエハ２６を乾燥させる。しかしながら、半導体ウエハ２６の中央部では遠心力で吹き飛ばされなかった洗浄液が残り、乾燥不足領域２７が生ずる場合がある。
【００５１】
図１１に示す第２の状態では、半導体ウエハ２６の中心が、半導体ウエハ２６を載置した回転支持板２２の回転中心（図中、＋で示す）からずれている。すなわち前記第１の状態で半導体ウエハ２６を乾燥させた後、チャックピン２４が半導体ウエハ２６で掴まれた状態で、チャックピン２４を機械的に移動させることにより、半導体ウエハ２６を回転支持板２２内でスライドさせ、半導体ウエハ２６の中心と回転支持板２２の中心とを５〜１５ｍｍ程度ずらし、続いてこの第２の状態で、例えば３０００ｒｐｍ以上の回転数で回転支持板２２を高速回転させて、スピンドライにより半導体ウエハ２６を乾燥させる。
【００５２】
第１の状態で生じた乾燥不足領域２７は、第２の状態では回転支持板２２の回転中心とずれていることから、この乾燥不足領域２７に残留した洗浄液は遠心力で吹き飛ばされる。従って、まず第１の状態で半導体ウエハ２６を回転させ、次いで第２の状態で半導体ウエハ２６を回転させることにより、半導体ウエハ２６の全面で遠心力が働くので、半導体ウエハ２６の中央部において洗浄液が残留することがなく、乾燥不足を防ぐことができる。ここでいう洗浄液とは、純水またはアルカリ系の薬液、酸系の薬液、有機系薬液等をいう。
【００５３】
なお、本実施の形態２では、第１および第２の状態での回転支持板２２の回転数を３０００ｒｐｍ以上としたが、第１の状態と第２の状態とでの回転数を変えてもよい。また、半導体ウエハ２６をスライドさせている第１の状態と第２の状態との間の回転数を１０００ｒｐｍ以下、例えば５００ｒｐｍ程度に遅くしてもよい。
【００５４】
また、本実施の形態２では、回転支持板２２の３箇所にそれぞれ３つのチャックピン２４を設けているが、この形態に限定されるものではない。例えば、回転支持板２２の外周部に等間隔で複数のチャックピン２４を設けてもよい。
【００５５】
このように、本実施の形態２によれば、スピンドライによって半導体ウエハ２６を乾燥させる際、回転支持板２２の回転中心と半導体ウエハ２６の中心とをずらすことのできる機能を備えた枚葉式乾燥装置を用い、回転支持板２２の回転中心と半導体ウエハ２６の中心とがほぼ一致する第１の状態と、回転支持基板２２の回転中心と半導体ウエハ２６の中心とがずれた第２の状態とで半導体ウエハ２６を回転させることにより、半導体ウエハ２６の全面で遠心力を働かせることができるので、洗浄液の残留をなくすことができて半導体ウエハ２６の乾燥不足を防ぐことができる。
【００５６】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００５７】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００５８】
スピンドライによって半導体ウエハを乾燥させる際、遠心力で吹き飛ばされなかったＣＯ２溶解の洗浄液が接続孔の底部に残留しても、洗浄液に添加された薬液によって洗浄液内のフッ化イオンおよびポリマーが除去されて、変質層の形成を抑制することができる。またスピンドライによって半導体ウエハを乾燥させる際、回転支持板の回転中心と半導体ウエハの中心とがほぼ一致する第１の状態と、回転支持板の回転中心と半導体ウエハの中心とがずれた第２の状態とで半導体ウエハを回転させることにより、半導体ウエハの全面で遠心力を働かせることができるので、洗浄液の残留をなくすことができる。これらにより、乾燥不足に起因した製造歩留まりの低下を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図２】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図３】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図４】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図５】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図６】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図７】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図８】本発明の実施の形態１であるＣＭＯＳデバイスの製造方法を示す半導体基板の要部断面図である。
【図９】本発明の実施の形態２である枚葉式乾燥装置の概略構成の模式図である。（ａ）は上面図、（ｂ）は同図（ａ）のＡ−Ａ′線における断面図である。
【図１０】本発明の実施の形態２である枚葉式乾燥装置の概略構成の模式図である。（ａ）は上面図、（ｂ）は同図（ａ）のＢ−Ｂ′線における断面図である。
【図１１】
本発明の実施の形態２である枚葉式乾燥装置の概略構成の模式図である。（ａ）は上面図、（ｂ）は同図（ａ）のＣ−Ｃ′線における断面図である。
【符号の説明】
１ 半導体基板
２ 素子分離領域
３ ｐウェル
４ ｎウェル
５ ゲート絶縁膜
６ ゲート電極
７ キャップ絶縁膜
８ サイドウォールスペーサ
９ ｎ型半導体領域
１０ ｐ型半導体領域
１１ 層間絶縁膜
１２ 接続孔
１３ プラグ
１４ 配線
１４ａ アルミニウム膜
１４ｂ ＴｉＮ膜
１５ 絶縁膜
１６ レジスト膜
１７ 接続孔
１８ 洗浄液
１９ 自然酸化膜
２０ プラグ
２１ 配線
２２ 回転支持板
２３ 回転軸
２４ チャックピン
２５ 飛散防止壁
２６ 半導体ウエハ
２７ 乾燥不足領域[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a technology for manufacturing a semiconductor integrated circuit device, and more particularly to a technology effective when applied to a drying process of a semiconductor wafer after wet cleaning.
[0002]
[Prior art]
In a semiconductor manufacturing process such as a dry etching process, an ion implantation process, and a sputtering / CVD (Chemical Vapor Deposition) film forming process, particles having a size of about 0.1 μm to several μm are easily adsorbed on a semiconductor wafer. Therefore, the semiconductor wafer is cleaned to remove particles, thereby preventing the occurrence of characteristic defects of the semiconductor device such as pattern defects caused by the particles, withstand voltage failure of the insulating film, and local ion implantation failure.
[0003]
In general, high-pressure jet cleaning is used as cleaning for removing particles. This is a cleaning method in which a single wafer type cleaning apparatus is used to spray a cleaning liquid composed of pure water in which carbon dioxide (hereinafter referred to as CO 2 ) is dissolved on a semiconductor wafer by applying a water pressure of several MPa. Since the specific resistance of pure water is high, if only pure water is used, static electricity is generated on the semiconductor wafer and damages semiconductor devices. In order to suppress the generation of static electricity, an additive, for example, CO 2 gas is dissolved in pure water.
[0004]
After the cleaning, the semiconductor wafer is rotated at a high speed of 3000 rpm or more using a single-wafer drying apparatus, and the cleaning liquid is blown off using centrifugal force generated by the rotation. Has been dried.
[0005]
As a method of rotating the semiconductor wafer, there is a method described below. For example, a sun gear, a rotation drive shaft fixed to the center of the sun gear and rotating the sun gear, a planetary gear that revolves around the sun gear while rotating, and a rotation shaft fixed to the rotation center of the planetary gear A rotation support plate fixed to the rotation shaft so as to spin with the rotation of the rotation shaft. The semiconductor wafers to be etched are set one by one on the rotation support plate, and the semiconductor wafer is spin-rotated for etching, washing, and washing. A method for performing drying is disclosed (for example, see Patent Document 1).
[0006]
In addition, the silicon substrate is connected to a spin motor in a semiconductor device developing process in which a silicon substrate is rotated and a developing solution is formed on the silicon substrate, pure water is removed, and pure water is removed by a rotation process. There is disclosed means for supporting the chuck eccentrically with respect to the center of rotation of the chuck and performing a developing solution discharge, a pure water discharge, and a pure water removal process while the silicon substrate is eccentrically rotated. For example, see Patent Document 2).
[0007]
Also, a flat table having a communication hole extending from the front surface to the back surface, a plurality of support pins planted on the surface of the table, and a stopper pin planted in a dotted line on the surface along the outer periphery of the table. It has a chuck main body, and a rotating shaft that rotates the chuck main body together with the semiconductor wafer in the horizontal direction, and is provided with a fan that rotates with the chuck main body to decompress the inside of the communication hole, and sucks the semiconductor wafer through the communication hole. (See, for example, Patent Document 3).
[0008]
[Patent Document 1]
JP-A-10-223603
[Patent Document 2]
JP-A-10-144589
[Patent Document 3]
JP-A-6-37082
[Problems to be solved by the invention]
The following is a multilayer wiring technology studied by the present inventors, and the outline is as follows.
[0012]
First, a first wiring having an aluminum-based material as a main conductor layer is formed. A titanium nitride (hereinafter, referred to as TiN) film functioning as a barrier material is formed on the first wiring. Subsequently, after a silicon oxide film is deposited on the first wiring, a dry etching is performed using a resist gas as a mask and a reactive gas including a carbon fluoride (hereinafter, referred to as CF) -based gas, for example, a CF 4 gas. A connection hole reaching the first wiring is formed in the silicon oxide film. Subsequently, using a single-wafer cleaning apparatus, high-pressure jet cleaning is performed by spraying a cleaning liquid, for example, pure water in which CO 2 is dissolved on the semiconductor wafer, to remove particles on the semiconductor wafer, and then using a single-wafer drying apparatus. Then, the semiconductor wafer is dried by spin drying.
[0013]
Next, a TiN film is deposited on the silicon oxide film including the inside of the contact hole by a sputtering method, and a tungsten film for filling the contact hole is deposited by a CVD method. Is removed to form a plug made of a TiN film and a tungsten film inside the connection hole. Subsequently, a second wiring having an aluminum-based material as a main conductor layer is formed.
[0014]
However, in the multilayer wiring formed by the above-described method, a failure occurs in which electrical continuity cannot be established between the first wiring and the plug, resulting in a problem that the production yield of semiconductor products is reduced. Since this conduction failure occurred at the center of the semiconductor wafer, it was presumed that the conduction failure was caused by poor drying of the cleaning liquid in spin drying after high-pressure jet cleaning.
[0015]
That is, in the spin-drying, centrifugal force in the central portion of the semiconductor wafer is smaller than the centrifugal force of the outer peripheral portion of the semiconductor wafer, the cleaning liquid containing the CO 2 dissolved in the connection hole in the central portion of the semiconductor wafer is not blown away, It is likely to remain at the bottom of the connection hole. For this reason, in the central portion of the semiconductor wafer, residual components such as fluorine ions adhered to the side wall or the bottom of the connection hole after dry etching, CO 2 contained in the cleaning solution, titanium of the TiN film, and a polymer as a reaction product remained. They react with each other in the cleaning liquid to form a deteriorated layer at the bottom of the connection hole. Although moisture is removed by natural drying, the altered layer remains as it is, and when the tungsten film is deposited in the next step by the CVD method, the semiconductor wafer is heated to about 400 ° C. A gap is formed at the bottom of the. As a result, it is considered that electrical continuity cannot be established between the first wiring and the plug.
[0016]
An object of the present invention is to provide a technique capable of preventing a decrease in manufacturing yield due to insufficient drying in a drying step after cleaning a semiconductor wafer.
[0017]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0018]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0019]
The present invention provides a process of processing a material to be etched on a semiconductor wafer by dry etching using a patterned resist film as a mask and a reactive gas containing a CF-based gas, a process of removing the resist film by ashing, and a process of removing fluorine by ashing. Cleaning the semiconductor wafer using a cleaning solution to which a chemical solution for removing ions and polymers has been added, removing particles, and rotating the semiconductor wafer to blow off the cleaning solution and drying the semiconductor wafer. is there.
[0020]
According to the present invention, the rotation center of the rotation support plate on which the semiconductor wafer is placed is substantially coincident with the center of the semiconductor wafer, and the rotation support plate is rotated. Then, the rotation center of the rotation support plate is shifted from the center of the semiconductor wafer. The rotating support plate is rotated to blow off the cleaning liquid on the semiconductor wafer to dry the semiconductor wafer.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and repeated description thereof will be omitted.
[0022]
In the present application, a semiconductor device refers not only to a device formed on a single crystal silicon substrate but also to a SOI (silicon on insulator) substrate or a thin film transistor (TFT) unless otherwise specified. ) Includes those made on other substrates such as liquid crystal manufacturing substrates.
[0023]
Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, amount, range, etc.), unless otherwise specified and unless otherwise limited in principle to a specific number in principle The number is not limited to the specific number, and may be more than or less than the specific number. Furthermore, in the embodiments described below, the components (including the element steps and the like) are not necessarily essential unless otherwise specified and considered to be essential in principle. Not even.
[0024]
Similarly, in the following embodiments, when referring to the shape, the positional relationship, and the like of the components, the formation and the like of the components and the like are substantially performed unless otherwise specified and in principle, it is considered that this is not clearly the case. And those similar to or similar to This is the same for the above numerical values and ranges.
[0025]
(Embodiment 1)
A case where the first embodiment of the present invention is applied to a method of manufacturing a CMOS (Complementary Metal Oxide Semiconductor) device will be described with reference to cross-sectional views of main parts of a semiconductor substrate shown in FIGS.
[0026]
First, as shown in FIG. 1, a semiconductor substrate (semiconductor wafer processed into a thin circular plate) 1 made of, for example, p-type single crystal silicon is prepared, and an element isolation region 2 is formed on the main surface of the semiconductor substrate 1. I do. Subsequently, impurities are ion-implanted using the patterned resist film as a mask to form a p-well 3 and an n-well 4. A p-type impurity, for example, boron is ion-implanted into the p-well 3, and an n-type impurity, for example, phosphorus is ion-implanted into the n-well 4. Thereafter, impurities for controlling the threshold value of a MISFET (Metal Insulator Semiconductor Field Effect Transistor) may be ion-implanted into each well region.
[0027]
Next, a silicon oxide film is formed on the surface of the semiconductor substrate 1 by a thermal oxidation method, and a polycrystalline silicon film and a silicon oxide film are sequentially deposited by a CVD method to form a laminated film, and the patterned resist film is used as a mask. Then, the laminated film is etched. Thus, a gate insulating film 5 made of a silicon oxide film, a gate electrode 6 made of polycrystalline silicon, and a cap insulating film 7 made of a silicon oxide film are formed in this order from the bottom.
[0028]
Note that an n-type or p-type impurity may be doped according to the channel type of the MISFET. That is, the gate electrode 6 of the n-channel MISFET may be doped with an n-type impurity, and the gate electrode 6 of the p-channel MISFET may be doped with a p-type impurity. In this case, an ion implantation method can be used. Further, a refractory metal silicide film may be laminated on the gate electrode 6, or a metal layer such as tungsten may be formed via a barrier metal layer. Thus, the resistance value of the gate electrode 6 can be reduced, and the operating speed of the MISFET can be improved.
[0029]
Next, after depositing a silicon oxide film on the semiconductor substrate 1 by, for example, the CVD method, the silicon oxide film is anisotropically etched to form a sidewall spacer 8 on the side wall of the gate electrode 6. Thereafter, an n-type impurity, for example, phosphorus or arsenic is ion-implanted into the p-well 3 using the patterned resist film as a mask to form an n-type semiconductor region 9 in the p-well 3 on both sides of the gate electrode 6. The n-type semiconductor region 9 is formed in a self-aligned manner with respect to the gate electrode 6 and the sidewall spacer 8, and functions as a source / drain of the n-channel MISFET.
[0030]
Similarly, a p-type impurity, for example, boron fluoride is ion-implanted into the n-well 4 using the patterned resist film as a mask to form a p-type semiconductor region 10 in the n-well 4 on both sides of the gate electrode 6. The p-type semiconductor region 10 is formed in a self-aligned manner with respect to the gate electrode 6 and the sidewall spacer 8, and functions as a source / drain of the p-channel MISFET.
[0031]
Note that a low-concentration impurity semiconductor region is formed before the formation of the sidewall spacer 8, and a high-concentration impurity semiconductor region is formed after the formation of the sidewall spacer 8, so that the source / drain of the MISFET is so-called LDD (Lightly Doped). (Drain) structure.
[0032]
Next, as shown in FIG. 2, after depositing a silicon oxide film on the semiconductor substrate 1 by a sputtering method or a CVD method, the silicon oxide film is polished by, for example, a CMP (Chemical Mechanical Polishing) method, so that the surface is polished. Is formed to make the interlayer insulating film 11 flat. Subsequently, a connection hole 12 is formed in the interlayer insulating film 11 by etching using the patterned resist film as a mask. The connection hole 12 is formed in a necessary portion such as on the n-type semiconductor region 9 or the p-type semiconductor region 10.
[0033]
Next, a TiN film is deposited on the entire surface of the semiconductor substrate 1 including the inside of the contact hole 12 by, for example, a sputtering method or a CVD method, and a tungsten film for filling the contact hole 12 is deposited by, for example, a CVD method. Thereafter, the TiN film and the tungsten film in the region other than the connection hole 12 are removed by, for example, a CMP method, and a plug 13 made of the TiN film and the tungsten film is formed inside the connection hole 12.
[0034]
Next, on the semiconductor substrate 1, for example, an aluminum film 14a to which, for example, copper and silicon are added, and a TiN film 14b functioning as a barrier material are sequentially deposited, and then, using the patterned resist film as a mask, the TiN film 14b and the aluminum film 14a are sequentially etched to form a first-layer wiring 14 having the aluminum film 14a as a main conductor layer. The aluminum film 14a and the TiN film 14b can be formed by, for example, a sputtering method or a CVD method.
[0035]
Next, as shown in FIG. 3, an insulating film 15 is formed on the semiconductor substrate 1, and a patterned resist film 16 is formed on the insulating film 15. The insulating film 15 can be, for example, a TEOS oxide film deposited by a plasma CVD method using TEOS (Tetra Ethyl Ortho Silicate: Si (OC 2 H 5 ) 4 ) and ozone (O 3 ) as a source gas. .
[0036]
Next, as shown in FIG. 4, using the resist film 16 as a mask, a connection hole is formed in the insulating film 15 by dry etching using a reactive gas containing a CF-based gas, for example, a CF 4 gas or a C 4 F 8 gas as a reactive gas. 17 is formed. The TiN film 14b is exposed at the bottom of the connection hole 17 by the dry etching, and residual components, for example, fluorine ions ionized by fluorine of the CF-based gas used in the dry etching and a polymer as a reaction product are formed on the side wall of the connection hole 17 and It adheres to the bottom (on the TiN film 14b).
[0037]
Next, as shown in FIG. 5, after the resist film 16 is removed by ashing, the semiconductor substrate 1 is cleaned by high-pressure jet cleaning using a single-wafer cleaning apparatus to remove particles. In this cleaning, a chemical solution capable of removing fluorine ions and a polymer, for example, ammonia is added, and a cleaning solution made of pure water in which CO 2 is further dissolved is used. Thereafter, the semiconductor substrate 1 is rotated at a high speed of 3000 rpm or more using a single-wafer drying apparatus, and the semiconductor substrate 1 is dried by so-called spin drying, in which the cleaning liquid is blown off by using the centrifugal force generated by the rotation.
[0038]
In the drying of the semiconductor substrate 1 by the spin drying, the CO 2 -dissolved cleaning liquid 18 that has not been blown off by the centrifugal force due to the rotation of the semiconductor substrate 1 may remain in the connection hole 17 in the center of the semiconductor substrate 1. . However, since a chemical solution capable of removing fluorine ions and polymers is added to the cleaning solution 18, the cleaning solution 18 from which fluorine ions and polymers have been removed remains inside the connection holes 17, and the formation of an altered layer is suppressed. can do. After the semiconductor substrate 1 is dried by spin drying, the semiconductor substrate 1 may be washed with a cleaning solution to which glacial acetic acid has been added.
[0039]
Next, as shown in FIG. 6, the cleaning liquid 18 remaining inside the connection hole 17 is removed by natural drying, and a natural oxide film 19 is formed on the TiN film 14b inside the connection hole 17. .
[0040]
Next, as shown in FIG. 7, a TiN film is deposited on the entire surface of the semiconductor substrate 1 including the inside of the connection hole 17 by, for example, a sputtering method or a CVD method, and further a tungsten film for filling the connection hole 17 is formed by, for example, a CVD method. Is deposited. Thereafter, the TiN film and the tungsten film in the region other than the connection hole 17 are removed by, for example, a CMP method, and a plug 20 made of the TiN film and the tungsten film is formed inside the connection hole 17. For example, even if the semiconductor substrate 1 is heated to about 400 ° C. when depositing the tungsten film, the formation of the altered layer is suppressed, so that the formation of the gap due to the vaporization of the altered layer hardly occurs. And the TiN film is removed by sputter etching before the TiN film is deposited, so that good conduction between the wiring 14 and the plug 20 can be obtained.
[0041]
Next, as shown in FIG. 8, an aluminum film, for example, is formed on the semiconductor substrate 1, and the aluminum film is etched using the patterned resist film as a mask to form a second-layer wiring 21. Thereafter, by covering the semiconductor substrate 1 with a passivation film, a CMOS device is substantially completed.
[0042]
In the first embodiment, the case where the present invention is applied to a cleaning liquid for high-pressure jet cleaning for removing particles is described, but the present invention can be applied to a cleaning liquid of any cleaning method.
[0043]
In the first embodiment, the case where the present invention is applied to cleaning after forming the connection hole 17 of the CMOS device has been described. However, the present invention can be applied to cleaning in any manufacturing process of any semiconductor device. .
[0044]
In the first embodiment, the TiN film 14b is exemplified as the barrier material of the first-layer wiring 14, but a titanium tungsten (TiW) film or a molybdenum silicide (MoSi) film can be used.
[0045]
As described above, according to the first embodiment, when the semiconductor substrate 1 is dried by spin-drying, the CO 2 -dissolved cleaning liquid 18 that is not blown off by the centrifugal force is applied to the bottom of the connection hole 17 in the center of the semiconductor substrate 1. However, since fluorine ions and the polymer are removed by the chemical solution added to the cleaning liquid 18, the formation of an altered layer at the bottom of the connection hole 17 can be suppressed. Therefore, a gap is hardly formed due to the vaporization of the deteriorated layer, so that good conduction can be established between the wiring 14 and the plug 20 inside the connection hole 17.
[0046]
(Embodiment 2)
FIG. 9 shows a schematic diagram of a schematic configuration of a single-wafer drying apparatus according to Embodiment 2 of the present invention. FIG. 9A is a top view, and FIG. 9B is a cross-sectional view taken along line AA ′ in FIG. 9A.
[0047]
A rotating shaft 23 extending downward is fixed to the center of the rotating support plate 22 for mounting the semiconductor wafer. A rotation drive shaft extends downward from the rotation center of the rotation shaft 23, and is driven to rotate by a motor. A chuck pin 24 for fixing a semiconductor wafer is provided on an outer peripheral portion of the rotation support plate 22. Here, three chuck pins 24 are provided at three positions of the rotation support plate 22, respectively. Further, a scattering prevention wall 25 is provided so as to surround the rotation support plate 22.
[0048]
The chuck pin 24 is movable, and can be moved toward the center of the rotation support plate 22. By moving the chuck pins 24, the semiconductor wafer placed on the rotary support plate 22 can be moved, so that the center of rotation of the rotary support plate 22 and the center of the semiconductor wafer can be shifted.
[0049]
In this single-wafer drying apparatus, the semiconductor wafer is rotated in the two states shown in FIGS. FIG. 10A is a schematic top view of the single-wafer drying apparatus in the first state, and FIG. 10B is a cross-sectional view taken along line BB ′ of FIG. 11) is a schematic top view of the single-wafer drying apparatus in the second state, and FIG. 11B is a cross-sectional view taken along line CC ′ of FIG.
[0050]
In the first state shown in FIG. 10, the center of the semiconductor wafer 26 substantially coincides with the center of rotation (indicated by + in the figure) of the rotary support plate 22 on which the semiconductor wafer 26 is placed. The semiconductor wafer 26 is fixed by being pressed down by the chuck pins 24. In this first state, after it is confirmed that the semiconductor wafer 26 is fixed, the rotation shaft 23 is rotated, the rotation support plate 22 is rotated at a high speed of, for example, 3000 rpm or more, and the semiconductor wafer 26 is dried by spin drying. However, the cleaning liquid that has not been blown off by the centrifugal force remains in the central portion of the semiconductor wafer 26, and an insufficiently dried area 27 may occur.
[0051]
In the second state shown in FIG. 11, the center of the semiconductor wafer 26 is shifted from the center of rotation (indicated by + in the figure) of the rotary support plate 22 on which the semiconductor wafer 26 is placed. That is, after the semiconductor wafer 26 is dried in the first state, the chuck pins 24 are mechanically moved while the chuck pins 24 are gripped by the semiconductor wafer 26, so that the semiconductor wafer 26 is And the center of the semiconductor wafer 26 and the center of the rotation support plate 22 are shifted by about 5 to 15 mm. Then, in the second state, the rotation support plate 22 is rotated at a high speed of, for example, 3000 rpm or more. Then, the semiconductor wafer 26 is dried by spin drying.
[0052]
Since the under-dried region 27 generated in the first state is shifted from the rotation center of the rotation support plate 22 in the second state, the cleaning liquid remaining in the under-dried region 27 is blown off by centrifugal force. Therefore, by rotating the semiconductor wafer 26 in the first state and then rotating the semiconductor wafer 26 in the second state, a centrifugal force acts on the entire surface of the semiconductor wafer 26, so that the cleaning liquid is applied at the center of the semiconductor wafer 26. Does not remain, and insufficient drying can be prevented. The cleaning liquid referred to here means pure water or an alkaline chemical, an acid chemical, an organic chemical, or the like.
[0053]
In the second embodiment, the rotation speed of the rotation support plate 22 in the first and second states is set to 3000 rpm or more, but the rotation speed in the first state and the second state may be changed. Good. Further, the number of rotations between the first state and the second state in which the semiconductor wafer 26 is slid may be reduced to 1000 rpm or less, for example, about 500 rpm.
[0054]
Further, in the second embodiment, three chuck pins 24 are provided at three positions of the rotation support plate 22, however, the present invention is not limited to this embodiment. For example, a plurality of chuck pins 24 may be provided at equal intervals on the outer peripheral portion of the rotation support plate 22.
[0055]
As described above, according to the second embodiment, when the semiconductor wafer 26 is dried by spin drying, the single-wafer type having the function of shifting the rotation center of the rotation support plate 22 and the center of the semiconductor wafer 26 is provided. A first state in which the rotation center of the rotation support plate 22 is substantially coincident with the center of the semiconductor wafer 26 using the drying device, and a second state in which the rotation center of the rotation support substrate 22 is deviated from the center of the semiconductor wafer 26. By rotating the semiconductor wafer 26 between the above steps, a centrifugal force can be exerted on the entire surface of the semiconductor wafer 26, so that the residual cleaning liquid can be eliminated and insufficient drying of the semiconductor wafer 26 can be prevented.
[0056]
As described above, the invention made by the inventor has been specifically described based on the embodiment of the invention. However, the invention is not limited to the embodiment and can be variously modified without departing from the gist thereof. Needless to say, there is.
[0057]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0058]
When a semiconductor wafer is dried by spin-drying, even if a cleaning solution of CO 2 dissolution which has not been blown off by centrifugal force remains at the bottom of the connection hole, fluoride ions and polymers in the cleaning solution are removed by the chemical solution added to the cleaning solution. Thus, the formation of the altered layer can be suppressed. Further, when the semiconductor wafer is dried by spin drying, a first state in which the rotation center of the rotation support plate substantially coincides with the center of the semiconductor wafer, and a second state in which the rotation center of the rotation support plate is deviated from the center of the semiconductor wafer. By rotating the semiconductor wafer in the state described above, centrifugal force can be exerted on the entire surface of the semiconductor wafer, so that the residual cleaning liquid can be eliminated. As a result, it is possible to prevent a decrease in manufacturing yield due to insufficient drying.
[Brief description of the drawings]
FIG. 1 is a fragmentary cross-sectional view of a semiconductor substrate, illustrating a method for manufacturing a CMOS device according to Embodiment 1 of the present invention;
FIG. 2 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the method for manufacturing the CMOS device according to the first embodiment of the present invention;
FIG. 3 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the method for manufacturing the CMOS device according to the first embodiment of the present invention;
FIG. 4 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the method for manufacturing the CMOS device according to the first embodiment of the present invention;
FIG. 5 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the method for manufacturing the CMOS device according to the first embodiment of the present invention;
FIG. 6 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the method for manufacturing the CMOS device according to the first embodiment of the present invention;
FIG. 7 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the method for manufacturing the CMOS device according to the first embodiment of the present invention;
FIG. 8 is a fragmentary cross-sectional view of the semiconductor substrate, illustrating the method for manufacturing the CMOS device according to the first embodiment of the present invention;
FIG. 9 is a schematic diagram of a schematic configuration of a single-wafer drying apparatus according to a second embodiment of the present invention. (A) is a top view, and (b) is a cross-sectional view taken along line AA 'in (a) of FIG.
FIG. 10 is a schematic diagram of a schematic configuration of a single-wafer drying apparatus according to a second embodiment of the present invention. (A) is a top view, and (b) is a cross-sectional view taken along line BB 'in (a) of FIG.
FIG. 11
It is a schematic diagram of a schematic configuration of a single-wafer drying apparatus according to a second embodiment of the present invention. (A) is a top view, and (b) is a cross-sectional view taken along the line CC ′ in (a) of FIG.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 semiconductor substrate 2 element isolation region 3 p-well 4 n-well 5 gate insulating film 6 gate electrode 7 cap insulating film 8 sidewall spacer 9 n-type semiconductor region 10 p-type semiconductor region 11 interlayer insulating film 12 connection hole 13 plug 14 wiring 14 a Aluminum film 14b TiN film 15 Insulating film 16 Resist film 17 Connection hole 18 Cleaning liquid 19 Natural oxide film 20 Plug 21 Wiring 22 Rotation support plate 23 Rotation shaft 24 Chuck pin 25 Shatter prevention wall 26 Semiconductor wafer 27 Under-dried area