JP2004273571A - Resin-sealed semiconductor device - Google Patents
Resin-sealed semiconductor device Download PDFInfo
- Publication number
- JP2004273571A JP2004273571A JP2003059145A JP2003059145A JP2004273571A JP 2004273571 A JP2004273571 A JP 2004273571A JP 2003059145 A JP2003059145 A JP 2003059145A JP 2003059145 A JP2003059145 A JP 2003059145A JP 2004273571 A JP2004273571 A JP 2004273571A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit chip
- resin
- die pad
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/073—
-
- H10W72/075—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W90/736—
-
- H10W90/756—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】ダイパッドの両面に集積回路チップを設けた樹脂封止型半導体装置において、ワイヤーボンディングする金属細線のパターン自由にできるようにする。
【解決手段】リードフレーム20のダイパッド21の両面に取付けられ、且つ外部電極引出し用のボンディングパッド25A・・・、29A・・・が対応する前記アウターリード31A・・・、31C・・・に金属細線32A・・・、32C・・・に接続された第1および第2の集積回路チップ24、27と、第1および第2の集積回路チップ24、27のダイパッド21に取付けられたのと反対面に取付けられた金属板26、30とよりなる。
【選択図】 図1In a resin-sealed semiconductor device having an integrated circuit chip provided on both surfaces of a die pad, a pattern of a thin metal wire to be wire-bonded can be freely set.
Kind Code: A1 A metal is attached to outer leads (31A, 31C,...) Attached to both surfaces of a die pad (21) of a lead frame (20) and corresponding to bonding pads (25A, 29A,. The first and second integrated circuit chips 24 and 27 connected to the fine wires 32A... 32C are opposite to those attached to the die pad 21 of the first and second integrated circuit chips 24 and 27. It comprises metal plates 26 and 30 attached to the surface.
[Selection diagram] Fig. 1
Description
【0001】
【発明の属する技術分野】
本発明は実装効率を高めるために、リードフレームのダイパッドの両面に夫々集積回路チップが取付けられた樹脂封止型半導体装置に関する。
【0002】
【従来の技術】
集積回路チップはトランスファ−モールド法を用いモールド樹脂でモールドし保護している。モールド樹脂でモールドするにあたって集積回路チップはリードフレームのダイパッドに取付けられる。通常は集積回路チップがリードフレームのダイパッドの上面または底面のいずれかの面に1つだけ取付けられる。そして取付けられた集積回路チップの各ボンディングパッドはモールドされたモールド樹脂より外部に突出するアウターリードに電気的に接続される。しかし最近複数のチップを1パッケージ化し実装効率を高めているが、この場合にリードフレームのダイパッド両面に集積回路チップが取付けられることが多く行われるようになった。
【0003】
図12から図16までは従来のリードフレームのダイパッド両面に集積回路チップを取付けた樹脂封止型半導体装置の製造過程を示す断面図である。
【0004】
図12に示すように、銅で形成されているリードフレームのダイパッド1を支持部材2の中央支持部2A、2Aに支持する。支持部材2の中央支持部2A、2Aに支持されたダイパッド1の第1面に接着剤3で第1の集積回路チップ4を接着する。第1の集積回路チップ4は例えばマイクロプロセッサで信号を取出す又は加える外部電極引出し用の多数のボンディングパッド5A、5B・・・が設けられている。
【0005】
図13に示すように、第1の集積回路チップ4が取付けられたダイパッド1を裏返し、ダイパッド1の2面を上向きにして支持部材2の中央支持部2A、2Aに支持する。上向きにされたダイ・パッド1の第2面に第2の集積回路チップ7を接着剤8で接着する。第2の集積回路チップ7にも外部電極引出し用の多くのボンディングパッド9A、9B・・・を有する。
【0006】
図14に示すように、再び第1の集積回路チップ4を上向きにし、第1の集積回路チップ4のボンディングパッド5A、5B・・・と支持部材2の周辺支持部2B、2Bの支持されたリードフレームのアウターリード11A、11B・・・とを金属細線12A、12B・・・でもってワイヤーボンディングし、集積回路チップ4のボンディングパッド5A、5Bを外部電極に引出す。
【0007】
図15に示すように、再度第2の集積回路7を上向きにし、外部電極引出し用のボンディングパッド9A、9B・・・と支持部材2の周辺支持部2B、2Bに支持されたリードフレームのアウターリード11C、11D・・・とを金属細線12C、12D・・・でワイヤーボンディングする。
【0008】
図16に示すように、ダイパッド1に取付けられた第1の集積回路チップ4と第2の集積回路チップ7とをアウターリード11A、11B、11C、11D・・・が外部に突出するようにモールド樹脂14で封止する。
【0009】
封止するには例えば、ダイパッド1に取付けられた第1の集積回路チップ4と第2の集積回路チップ7とをアウターリード11A、11B、11C、11D・・・が外部に突出するようにモールド成形金型に入れ、そのモールド成形金型にモールド樹脂を流し込みトランスファ−モールドする。
【0010】
【特許文献1】
特表平10−506226号公報
【0011】
【発明が解決しようとする課題】
リードフレームのダイパッドの両面に集積回路チップを取付けた場合、第1の集積回路チップのボンディングパッド5A、5B・・・とアウターリード11A、11B・・・をワイヤーボンディングした後、集積回路チップ7のボンディングパッド9A、9B・・・とアウターリード11C、11D・・・をワイヤーボンディングするときに、支持部材2の中央支持部2Aに先にワイヤーボンディングした金属細線12A、12B・・・が触れる恐れがある。金属細線12A、12B・・・が第1の集積回路チップ4の表面に当たらないようにするため、第1の集積回路チップ4のボンディングパッド5A、5B・・・とアウターリード11A、11B・・・をワイヤーボンディングする金属細線12A、12B・・・のパターンが限定される。
【0012】
図17(A)はダイパッド1の第1面に取付けられる第1の集積回路チップ4のボンディングパッド5A、5B・・・を図面X方向に沿うように設け、図面Y方向に従う方向には設けていない。
【0013】
第2の集積回路チップ7のボンディングパッド9A、9B・・・とアウターリード11C、11D・・・をワイヤーボンディングするが、そのときにダイパッド1を支持部材2の中央支持部2Aに支持させる場合、ボンディングパッド5A、5Bが設けられていない第1の集積回路チップ4のX方向が中央支持部2Aに位置されボンディングパッド5A、5B・・・とアウターリード11A、11B・・・とをワイヤーボンディングした金属細線12A、12B・・・が当たらないようにしている。
【0014】
また図18(A)はダイパッド1の第1面に取付けられる第1の集積回路チップ4のボンディングパッド5A、5B・・・を図面Y方向に沿うように設け、図面X方向に従う方向には設けていない。
【0015】
第2の集積回路チップ7のボンディングパッド9A、9B・・・とアウターリード11C、11D・・・を金属細線12A、12B・・・でもってワイヤーボンディングするが、そのときはダイパッド1を支持部材2の中央支持部2Aに支持させた場合、ボンディングパッド5A、5Bが設けられていない集積回路チップ4のY方向が中央支持部2Aに位置され、ボンディングパッド5A、5B・・・とアウターリード11A、11B・・・とをワイヤーボンディングした金属細線12A、12B・・・が当たらないようにしている。
【0016】
さらに図19(A)はダイパッド1の第1面に取付けられる第1の集積回路チップ4に4箇所程、ボンディングパッド5A、5B・・・を設けていない。そして第2の集積回路チップ7のボンディングパッド9A、9B・・・とアウターリード11C、11D・・・を金属細線12A、12B・・・でもってワイヤーボンディングする。
【0017】
そのときにダイパッド1を支持部材2の中央支持部2Aに支持させた場合、ボンディングパッド5A、5Bが設けられていない4箇所が中央支持部2Aに位置され、第1の集積回路チップ4のボンディングパッド5A、5B・・・とアウターリード11A、11B・・・とをワイヤーボンディングした金属細線12A、12B・・・が当たらないようにしている。
【0018】
尚、図17(B)、図18(B)および図19(B)に示すように、ダイパッド1の第2面に取付けた第2の集積回路チップ7のボンディングパッド5A、5B・・・とアウターリード11C、11D・・・とをワイヤーボンディングした金属細線12C、12D・・・は第1の集積回路チップにワイヤーボンディングした後からワイヤーボンディングするので、支持部材の中央支持部に影響されず自由にパターンを選択できる。このようにダイパッドの両面に集積回路チップを設けた場合はワイヤーボンディングする金属細線12A、12B・・・のパターンが限定される。
【0019】
前述の集積回路チップはモールド樹脂でモールドしているので、また放熱を良くする必要がある。
【0020】
【課題を解決するための手段】
本発明はダイパッドの両面に集積回路チップを設けた樹脂封止型半導体装置において、第1の集積回路チップのボンディングパッドとアウターリードとをワイヤーボンディングする金属細線のパターンを支持部材に影響されないようにしたもので、
ダイパッドおよび複数のアウターリードを有するリードフレームと、前記リードフレームのダイパッドの両面に夫々取付けられ、且つ外部電極引出し用のボンディングパッドが対応する前記アウターリードに接続された第1および第2の集積回路チップと、前記第1および第2の集積回路チップのダイパッドに取付けられたのと反対面に取付けられた金属板と、前記アウターリードが外部に突出されるように第1及び第2の集積回路をモールドするモールド樹脂とよりなる樹脂封止型半導体装置を提供する。
【0021】
【発明の実施の形態】
本発明の樹脂封止型半導体装置を図1から図11に従って説明する。
【0022】
図1は本発明の樹脂封止型半導体装置の断面図である。
【0023】
リードフレーム20はダイパッド21と複数のアウターリード31A、31B、31C、31Dを有する。リードフレーム20のダイパッド21の第1面には接着剤23で第1の集積回路チップ24が接着されている。第1の集積回路チップ24に有する外部電極引出し用のボンディングパッド25A、25B・・とアウターリード31A、31C・・とは金属細線32A、32B・・でもってワイヤーボンディングされている。
【0024】
本発明の樹脂封止型半導体装置の特徴とするところは前述したように、第1の集積回路チップ24のダイパッド21に取付けられたのと反対面には放熱兼保護用の金属板26が取付けられている。金属板26は放熱効果を上げるため銅で形成されている。
【0025】
リードフレーム20のダイパッド21の第2面には接着剤28で第2の集積回路チップ27が接着されている。第1の集積回路チップ27に有する外部電極引出し用のボンディングパッド29A、29B・・とアウターリード31B、31D・・とは金属細線32C、32D・・でもってワイヤーボンディングされている。
【0026】
第2の集積回路チップ27のダイパッド21に取付けられたのと反対面にも放熱兼保護用の金属板30が取付けられている。第1の集積回路チップ24および第2の集積回路チップ27等はアウターリード31A、31B、31C、31Dのみが外部に露出されるようにしてその他はモールド樹脂33でモールドされている。
【0027】
本発明の樹脂封止型半導体装置は以下のようにして製造される。
【0028】
図2は本発明の樹脂封止型半導体装置に用いられたリードフレームである。リードフレーム20は鋼または銅で形成される。リードフレーム20はダイパッド21と複数のアウターリード31A、31B、31C、31D・・・とを有する。
【0029】
図3〜図5は本発明の樹脂封止型半導体装置に用いられた金属板26(30)の製造過程を示す斜視図である。
【0030】
図3に示すように、ダイシングシート16に銅等の熱伝導率の大きい金属大板17を貼付する。さらにダイシングシート16に添付された金属大板17にダイアタッチ材18を添付する。ダイアタッチ材18は両面が粘着性を有し、シート型のダイアタッチ材18自体が金属大板17に貼付される一方、後述するように、細分化された金属板26(30)を集積回路チップ24(27)に貼付するときに使用される。
【0031】
次ぎに図4に示すように、ダイシングシート16に貼付された金属大板17をダイアタッチ材18と共にダイシングする。金属大板17は細かく裁断された金属板26(30)、26(30)となるが、ダイシングシート16に貼付されているのでばらばらになることはない。
【0032】
さらに図5に示すように、ダイシングシート16を引延ばし、前述したばらばらにされた金属板26(30)がダイシングシート16より取外し易いようにしている。
【0033】
図6は集積回路チップ24(27)毎にダイジングされた半導体ウエハー19である。
【0034】
図7は前述された集積回路チップ24(27)に図5でダイシングされた金属板26(30)を貼付する状態を示す平面図である。半導体ウエハー19をダイシングされたままの状態にある集積回路チップ24(27)にダイシングシート16に貼付されたままダイアタッチ材18をウエハー19の集積回路チップ24(27)の表面に貼付し、金属板26(30)を集積回路チップ24(27)の表面に取付ける。
【0035】
図8〜図11は本発明のリードフレーム20のダイパッド21の両面に集積回路チップを取付けた樹脂封止型半導体装置の製造過程を示す断面図である。
【0036】
図8に示すように、鋼または銅で形成されているリードフレーム20のダイパッド21の第1面に接着剤23で第1の集積回路チップ24を接着する。
【0037】
第1の集積回路チップ24は例えばマイクロプロセッサあるいはメモリで信号を取出す又は加えるため、外部電極引出し用の多数のボンディングパッド25A、25B・・・が設けられている。
【0038】
次に図9に示すように、第1の集積回路チップ24が取付けられたダイパッド21を裏返し第2面を上向きにする。そして第1の集積回路チップ24の表面に取付けられた金属板26を支持部材22の台部22Aに支持する。
【0039】
上向きにされたダイ・チップ21の第2面に第2の集積回路チップ27を接着剤28で接着する。第1の集積回路チップ24と同様に第2の集積回路チップ27の表面にも放熱兼保護用の金属板30が予め取付けられている。
【0040】
図10に示すように、支持部材22の台部22Aに第2の集積回路チップ26の表面に設けられた金属板30を支持する。そして第1の集積回路24のボンディングパッド25A、25B・・・とリードフレーム20のアウターリード31A、31B・・・とを金属細線32A、32B・・・でもってワイヤーボンディングする。
【0041】
ボンディングパッド25A、25B・・・とアウターリード31A、31B・・・とを金属細線32A、32B・・・でもってワイヤーボンディングする第1の集積回路チップ27のボンディングパッド25A、25B・・・は対応するアウターリード31A、31B・・・に接続され、外部回路と信号の授受を行うことができる。
【0042】
図11に示すように、ボンディングパッド25A、25B・・・とアウターリード31A、31B・・・とを金属細線32A、32B・・・でもってワイヤーボンディングした第1の集積回路チップ24を下向きになるように、ダイパッド21を再び逆向きにして、支持部材22の台部22Aに第1の集積回路チップ24の表面に設けられた金属板26を載せ支持し、第2の集積回路27が上向きになるように支持する。
【0043】
この場合に支持部材22の台部22Aの板厚と金属板26の板厚の和が金属細線32A、32B・・の高さより大きくなるようにしている。従って図15に示すように、従来では金属細線が支持部材の中央支持部に触れる恐れがあるため、金属細線のパターンが制限された。しかし本発明では第1の集積回路チップ24の表面に設けられた金属板26を支持部材22の台部22Aに載せ支持するので、金属細線32A、32B・・・の如何なる配線パターンでも影響されない。
【0044】
上向きにされた第2の集積回路チップ27のボンディングパッド29A、29B・・・とリードフレームのアウターリード11C、11D・・・とを金属細線32C、32D・・・でワイヤーボンディングする。
【0045】
最後に第1の集積回路チップ24および第2の集積回路チップ27等をアウターリード31A、31B、31C、31D・・が外部に露出されるようにモールド樹脂33でモールドすることにより、図1に示す本発明の樹脂封止型半導体装置ができあがる。
【0046】
【発明の効果】
本発明の樹脂封止型半導体装置はリードフレームのダイパッドの両面に取付けられ、且つ外部電極引出し用のボンディングパッドが対応する前記アウターリードに接続された第1および第2の集積回路チップのダイパッドに取付けられたのと反対面に取付けられた金属板を設けた。
【0047】
そしてダイパッドの1面に取付けられた第1の集積回路チップのボンディングパッドとアウターリードとを金属細線でボンディングした後、反対面に取付けられた第2の集積回路チップのボンディングパッドとアウターリードとを金属細線でボンディングするため、第2の集積回路チップが上になるようにダイパッド全体を裏返したとき、支持部材には第1の集積回路チップの表面に取付けた金属板が当たり支持される。
【0048】
従って従来のように、支持部材の中央支持部でダイパッドを支持する必要がないので、第1の集積回路チップのボンディングパッドとアウターリードとをボンディングする金属細線のパターンが自由に設定できる。
【0049】
また、金属板は熱伝導率が高い銅で形成したので、集積回路チップをモールド樹脂でモールドしても効率的に放熱できる。
【図面の簡単な説明】
【図1】本発明の樹脂封止型半導体装置の断面図である。
【図2】本発明の樹脂封止型半導体装置に用いられたリードフレームの平面図である。
【図3】本発明の樹脂封止型半導体装置に用いられた金属板の製造過程を示す斜視図である。
【図4】図2と同じく本発明の樹脂封止型半導体装置に用いられた金属板の製造過程を示す斜視図である。
【図5】本発明の樹脂封止型半導体装置に用いられた金属板の製造過程を示す斜視図である。
【図6】本発明の樹脂封止型半導体装置に用いられた集積回路チップのウエハーの状態を示す平面図である。
【図7】図5に示したウエハーの状態の集積回路チップに金属板を取付けた状態を示す平面図である。
【図8】本発明の樹脂封止型半導体装置の製造過程を示す断面図である。
【図9】本発明の樹脂封止型半導体装置の製造過程を示す断面図である。
【図10】本発明の樹脂封止型半導体装置の製造過程を示す断面図である。
【図11】本発明の樹脂封止型半導体装置の製造過程を示す断面図である。
【図12】従来の樹脂封止型半導体装置の製造過程を示す断面図である。
【図13】従来の樹脂封止型半導体装置の製造過程を示す断面図である。
【図14】従来の樹脂封止型半導体装置の製造過程を示す断面図である。
【図15】従来の樹脂封止型半導体装置の製造過程を示す断面図である。
【図16】従来の樹脂封止型半導体装置の断面図である。
【図17】従来の樹脂封止型半導体装置の集積回路のボンディングパッドとアウターリードとをワイヤーボンィングしたパターン図で、図17(A)は第1の集積回路チップを上にしたときの平面図、図17(B)は第2の集積回路チップを上にしたときの平面図である。
【図18】従来の樹脂封止型半導体装置の集積回路のボンディングパッドとアウターリードとをワイヤーボンィングしたパターン図で、図18(A)は第1の集積回路チップを上にしたときの平面図、図18(B)は第2の集積回路チップを上にしたときの平面図である。
【図19】従来の樹脂封止型半導体装置の集積回路のボンディングパッドとアウターリードとをワイヤーボンィングしたパターン図で、図19(A)は第1の集積回路チップを上にしたときの平面図、図19(B)は第2の集積回路チップを上にしたときの平面図である。
【符号の説明】
16 ダイシングシート
18 ダイアタッチ材
20 リードフレーム
21 ダイパッド
22 支持部材
24 第1の集積回路チップ
26 金属板
27 第2の集積回路チップ
30 金属板
31A、31B、31C、31D・・・ アウターリード
33 モールド樹脂[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a resin-sealed semiconductor device in which integrated circuit chips are attached to both surfaces of a die pad of a lead frame in order to enhance mounting efficiency.
[0002]
[Prior art]
The integrated circuit chip is protected by molding with a molding resin using a transfer molding method. In molding with a molding resin, an integrated circuit chip is attached to a die pad of a lead frame. Usually, only one integrated circuit chip is mounted on either the top or bottom surface of the die pad of the lead frame. Each bonding pad of the mounted integrated circuit chip is electrically connected to an outer lead projecting outside from the molded resin. Recently, however, a plurality of chips are packaged in one package to improve mounting efficiency. In this case, an integrated circuit chip is often mounted on both surfaces of a die pad of a lead frame.
[0003]
12 to 16 are cross-sectional views showing a process of manufacturing a resin-sealed semiconductor device in which an integrated circuit chip is attached to both surfaces of a die pad of a conventional lead frame.
[0004]
As shown in FIG. 12, a
[0005]
As shown in FIG. 13, the
[0006]
As shown in FIG. 14, the first
[0007]
As shown in FIG. 15, the second integrated
[0008]
As shown in FIG. 16, the first
[0009]
For sealing, for example, the first
[0010]
[Patent Document 1]
Japanese Unexamined Patent Publication No. Hei 10-506226
[Problems to be solved by the invention]
When the integrated circuit chip is attached to both sides of the die pad of the lead frame, the
[0012]
In FIG. 17A,
[0013]
Are bonded by wire bonding to the bonding
[0014]
FIG. 18A shows
[0015]
.. Of the second
[0016]
19A, the
[0017]
When the
[0018]
Incidentally, as shown in FIGS. 17 (B), 18 (B) and 19 (B), the
[0019]
Since the above-mentioned integrated circuit chip is molded with a molding resin, it is necessary to improve heat radiation.
[0020]
[Means for Solving the Problems]
The present invention provides a resin-encapsulated semiconductor device having an integrated circuit chip provided on both sides of a die pad, so that a pattern of a thin metal wire for wire bonding between a bonding pad of the first integrated circuit chip and an outer lead is not affected by a support member. What did
A lead frame having a die pad and a plurality of outer leads, and first and second integrated circuits respectively attached to both surfaces of the die pad of the lead frame, and bonding pads for leading external electrodes connected to the corresponding outer leads. A chip, a metal plate attached to a surface opposite to a die pad of the first and second integrated circuit chips, and first and second integrated circuits such that the outer leads are projected outside. And a resin-sealed semiconductor device comprising a molding resin for molding the resin.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
The resin-sealed semiconductor device of the present invention will be described with reference to FIGS.
[0022]
FIG. 1 is a sectional view of a resin-sealed semiconductor device according to the present invention.
[0023]
The
[0024]
As described above, the resin-encapsulated semiconductor device of the present invention is characterized in that a
[0025]
A second
[0026]
A
[0027]
The resin-sealed semiconductor device of the present invention is manufactured as follows.
[0028]
FIG. 2 shows a lead frame used in the resin-sealed semiconductor device of the present invention. The
[0029]
3 to 5 are perspective views showing a process of manufacturing the metal plate 26 (30) used in the resin-sealed semiconductor device of the present invention.
[0030]
As shown in FIG. 3, a
[0031]
Next, as shown in FIG. 4, the
[0032]
Further, as shown in FIG. 5, the dicing
[0033]
FIG. 6 shows a
[0034]
FIG. 7 is a plan view showing a state where the metal plate 26 (30) diced in FIG. 5 is attached to the above-described integrated circuit chip 24 (27). The die attach material 18 is stuck to the surface of the integrated circuit chip 24 (27) of the
[0035]
8 to 11 are cross-sectional views showing a process of manufacturing a resin-sealed semiconductor device in which integrated circuit chips are attached to both surfaces of a
[0036]
As shown in FIG. 8, a first
[0037]
The first
[0038]
Next, as shown in FIG. 9, the
[0039]
The second
[0040]
As shown in FIG. 10, the
[0041]
The
[0042]
As shown in FIG. 11, the first
[0043]
In this case, the sum of the thickness of the
[0044]
The
[0045]
Finally, the first
[0046]
【The invention's effect】
The resin-encapsulated semiconductor device of the present invention is attached to the die pads of the first and second integrated circuit chips which are attached to both sides of the die pad of the lead frame and the external electrode lead bonding pads are connected to the corresponding outer leads. A metal plate was provided on the opposite side of the mounting.
[0047]
After bonding the bonding pad of the first integrated circuit chip attached to one surface of the die pad to the outer lead with a thin metal wire, the bonding pad of the second integrated circuit chip attached to the opposite surface and the outer lead are connected. When the entire die pad is turned over so that the second integrated circuit chip faces upward for bonding with the thin metal wires, the supporting member is supported by the metal plate attached to the surface of the first integrated circuit chip.
[0048]
Therefore, unlike the related art, there is no need to support the die pad at the center support portion of the support member, so that the pattern of the thin metal wire for bonding the bonding pad of the first integrated circuit chip and the outer lead can be set freely.
[0049]
Further, since the metal plate is formed of copper having a high thermal conductivity, heat can be efficiently dissipated even if the integrated circuit chip is molded with a molding resin.
[Brief description of the drawings]
FIG. 1 is a sectional view of a resin-sealed semiconductor device of the present invention.
FIG. 2 is a plan view of a lead frame used in the resin-encapsulated semiconductor device of the present invention.
FIG. 3 is a perspective view showing a manufacturing process of a metal plate used in the resin-sealed semiconductor device of the present invention.
FIG. 4 is a perspective view showing a manufacturing process of a metal plate used in the resin-sealed semiconductor device of the present invention, similarly to FIG. 2;
FIG. 5 is a perspective view showing a manufacturing process of a metal plate used for the resin-sealed semiconductor device of the present invention.
FIG. 6 is a plan view showing a state of a wafer of an integrated circuit chip used in the resin-encapsulated semiconductor device of the present invention.
7 is a plan view showing a state where a metal plate is attached to the integrated circuit chip in a state of the wafer shown in FIG. 5;
FIG. 8 is a cross-sectional view showing the process of manufacturing the resin-encapsulated semiconductor device of the present invention.
FIG. 9 is a cross-sectional view showing the process of manufacturing the resin-encapsulated semiconductor device of the present invention.
FIG. 10 is a sectional view showing a manufacturing process of the resin-sealed semiconductor device of the present invention.
FIG. 11 is a cross-sectional view showing the process of manufacturing the resin-sealed semiconductor device of the present invention.
FIG. 12 is a sectional view showing a manufacturing process of a conventional resin-encapsulated semiconductor device.
FIG. 13 is a sectional view showing a manufacturing process of a conventional resin-encapsulated semiconductor device.
FIG. 14 is a sectional view showing a manufacturing process of a conventional resin-encapsulated semiconductor device.
FIG. 15 is a cross-sectional view showing a manufacturing process of a conventional resin-encapsulated semiconductor device.
FIG. 16 is a sectional view of a conventional resin-encapsulated semiconductor device.
17A and 17B are pattern diagrams in which bonding pads and outer leads of an integrated circuit of a conventional resin-encapsulated semiconductor device are wire-bonded, and FIG. 17A is a plan view when a first integrated circuit chip is on the top; FIG. 17B is a plan view when the second integrated circuit chip is facing upward.
FIG. 18 is a pattern diagram in which bonding pads and outer leads of an integrated circuit of a conventional resin-encapsulated semiconductor device are wire-bonded, and FIG. 18 (A) is a plan view when a first integrated circuit chip is on top; FIG. 18B is a plan view when the second integrated circuit chip is facing upward.
FIG. 19 is a pattern diagram in which bonding pads and outer leads of an integrated circuit of a conventional resin-encapsulated semiconductor device are wire-bonded, and FIG. 19 (A) is a plan view when a first integrated circuit chip is on top; FIG. 19B is a plan view when the second integrated circuit chip is facing upward.
[Explanation of symbols]
16 Dicing sheet 18 Die attach
Claims (3)
前記リードフレームのダイパッドの両面に各々取付けられ、且つ外部電極引出し用のボンディングパッドが対応する前記アウターリードに接続された第1および第2の集積回路チップと、
前記第1および第2の集積回路チップのダイパッドに取付けられたのと反対面に取付けられた金属板と、
前記アウターリードが外部に突出されるようにして第1及び第2の集積回路チップをモールドするモールド樹脂とよりなることを特徴とする樹脂封止型半導体装置。A lead frame having a die pad and a plurality of outer leads,
First and second integrated circuit chips respectively attached to both surfaces of a die pad of the lead frame, and bonding pads for leading external electrodes connected to the corresponding outer leads;
A metal plate mounted on a surface of the first and second integrated circuit chips opposite to the die pad;
A resin-encapsulated semiconductor device, comprising: a molding resin for molding the first and second integrated circuit chips so that the outer leads project outside.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059145A JP2004273571A (en) | 2003-03-05 | 2003-03-05 | Resin-sealed semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059145A JP2004273571A (en) | 2003-03-05 | 2003-03-05 | Resin-sealed semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273571A true JP2004273571A (en) | 2004-09-30 |
Family
ID=33122063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059145A Pending JP2004273571A (en) | 2003-03-05 | 2003-03-05 | Resin-sealed semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273571A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015072487A1 (en) * | 2013-11-14 | 2015-05-21 | Jnc株式会社 | Electromagnetic-wave-absorbing heat dissipation sheet |
| CN112289755A (en) * | 2019-07-23 | 2021-01-29 | 珠海格力电器股份有限公司 | TO packaging structure and packaging method |
-
2003
- 2003-03-05 JP JP2003059145A patent/JP2004273571A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015072487A1 (en) * | 2013-11-14 | 2015-05-21 | Jnc株式会社 | Electromagnetic-wave-absorbing heat dissipation sheet |
| CN112289755A (en) * | 2019-07-23 | 2021-01-29 | 珠海格力电器股份有限公司 | TO packaging structure and packaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7968982B2 (en) | Thermal enhanced upper and dual heat sink exposed molded leadless package | |
| US9218987B2 (en) | Method for top-side cooled semiconductor package with stacked interconnection plates | |
| KR100731007B1 (en) | Stacked Semiconductor Packages | |
| US7061079B2 (en) | Chip package structure and manufacturing method thereof | |
| US7381593B2 (en) | Method and apparatus for stacked die packaging | |
| US7902649B2 (en) | Leadframe for leadless package, structure and manufacturing method using the same | |
| WO2004004005A1 (en) | Semiconductor device and its manufacturing method | |
| US6483181B2 (en) | Multi-chip package | |
| US6495908B2 (en) | Multi-chip semiconductor package | |
| US7141867B2 (en) | Quad flat non-leaded package | |
| CN100541748C (en) | Lead frame, semiconductor chip package, and method for manufacturing the package | |
| US20060063306A1 (en) | Semiconductor package having a heat slug and manufacturing method thereof | |
| TW200644205A (en) | An integrated circuit package device with improved bond pad connections, a leadframe and an electronic device | |
| JP2003110080A (en) | Semiconductor device | |
| JP3628058B2 (en) | Resin-sealed semiconductor device | |
| JP2004273571A (en) | Resin-sealed semiconductor device | |
| JP3565114B2 (en) | Resin-sealed semiconductor device | |
| KR100782225B1 (en) | Leadframe and semiconductor package with die pads with depressions | |
| KR100268756B1 (en) | A structure of seperat type diepad for leadframe | |
| JP2885786B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100819794B1 (en) | Lead frame and semiconductor package manufacturing method using the same | |
| JPH07283358A (en) | Packaged integrated circuit and method of packaging integrated circuit | |
| JPH04241444A (en) | semiconductor equipment | |
| JP2003174137A (en) | Semiconductor device and manufacturing method thereof | |
| JPH11150134A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090127 |